JP5066943B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP5066943B2 JP5066943B2 JP2007053600A JP2007053600A JP5066943B2 JP 5066943 B2 JP5066943 B2 JP 5066943B2 JP 2007053600 A JP2007053600 A JP 2007053600A JP 2007053600 A JP2007053600 A JP 2007053600A JP 5066943 B2 JP5066943 B2 JP 5066943B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- crystal display
- film transistor
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
この発明は液晶表示装置に関する。 The present invention relates to a liquid crystal display device.
従来の液晶表示装置には、薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがほぼ方形枠状のシール材を介して貼り合わされ、シール材の内側における両パネル間に液晶が封入され、薄膜トランジスタパネル下にバックライトが配置されたものがある(例えば、特許文献1参照)。 In a conventional liquid crystal display device, a thin film transistor panel and a counter panel disposed on the thin film transistor panel are bonded to each other through a substantially rectangular frame-shaped sealing material, and liquid crystal is sealed between the two panels inside the sealing material. Some have a backlight disposed under the thin film transistor panel (see, for example, Patent Document 1).
上記従来の液晶表示装置における薄膜トランジスタパネルは、薄膜トランジスタ基板と、薄膜トランジスタ基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、薄膜トランジスタ基板上に設けられ、ゲート電極に接続された走査ラインと、薄膜トランジスタ基板上に設けられ、ドレイン電極に接続されたデータラインと、薄膜トランジスタ基板上に設けられ、ソース電極に接続された画素電極とを備えた構造となっている。 The thin film transistor panel in the conventional liquid crystal display device includes a thin film transistor substrate, a thin film transistor having a gate electrode, a source electrode, and a drain electrode provided on the thin film transistor substrate, and a scanning line provided on the thin film transistor substrate and connected to the gate electrode. And a data line provided on the thin film transistor substrate and connected to the drain electrode, and a pixel electrode provided on the thin film transistor substrate and connected to the source electrode.
この場合、ゲート電極および走査ラインはタンタルによって形成されている。ソース電極、ドレイン電極およびデータラインはITOによって形成されている。画素電極は、ITOからなる透過用画素電極部と、銀合金からなる反射用画素電極部とからなっている。一方、対向パネルの対向基板下において走査ラインおよびデータラインに対応する部分にはブラックマトリクスが設けられている。 In this case, the gate electrode and the scanning line are formed of tantalum. The source electrode, the drain electrode and the data line are made of ITO. The pixel electrode includes a transmissive pixel electrode portion made of ITO and a reflective pixel electrode portion made of a silver alloy. On the other hand, a black matrix is provided in a portion corresponding to the scan line and the data line under the counter substrate of the counter panel.
ところで、上記従来の液晶表示装置では、透過型として使用するとき、バックライトからの光が透過用画素電極部等を透過して対向パネルの上面側に出射され、表示が行なわれる。このとき、バックライトからの光が反射用画素電極部で反射され、この反射光がバックライトでさらに反射され、この反射光が透過用画素電極部を透過すると、この透過光が表示に寄与することになる。 By the way, in the conventional liquid crystal display device, when it is used as a transmissive type, light from the backlight is transmitted through the transmissive pixel electrode portion and the like and emitted to the upper surface side of the counter panel to perform display. At this time, the light from the backlight is reflected by the reflection pixel electrode part, and this reflected light is further reflected by the backlight. When this reflected light passes through the transmission pixel electrode part, this transmitted light contributes to display. It will be.
しかしながら、上記従来の液晶表示装置では、走査ラインが反射率が低いタンタルによって形成されているため、バックライトからの光が走査ラインでほとんど反射されず、またデータラインが透明なITOによって形成され、対向基板下においてデータラインに対応する部分にブラックマトリクスが設けられているため、バックライトからの光がデータラインを透過してもブラックマトリクスでほとんど反射されず、光利用効率が悪いという問題があった。 However, the conventional liquid crystal display device is formed, since the scanning lines are formed by the low reflectance tantalum, not light from the backlight is mostly reflected by the scan line and the data line is a transparent ITO Since the black matrix is provided in the part corresponding to the data line under the counter substrate, even if the light from the backlight passes through the data line, it is hardly reflected by the black matrix, and the light use efficiency is poor. was there.
そこで、この発明は、光利用効率を良くすることができる液晶表示装置を提供することを目的とする。 Accordingly, an object of the present invention is to provide a liquid crystal display device capable of improving the light utilization efficiency.
上述した目的を達成するため、この発明の液晶表示装置の一様態は、薄膜トランジスタパネルと該薄膜トランジスタパネル上に対向配置された対向パネルとがシール材を介して貼り合わされ、前記シール材の内側における前記両パネル間に液晶が封入され、前記薄膜トランジスタパネル下にバックライトが配置された液晶表示装置において、前記薄膜トランジスタパネルは、薄膜トランジスタ基板と、前記薄膜トランジスタ基板の上面に形成された第1反射膜と、前記第1反射膜を含む前記薄膜トランジスタ基板を覆って設けられた絶縁膜と、前記絶縁膜上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記絶縁膜上に設けられ、前記ゲート電極に接続された走査ラインと、前記絶縁膜上に設けられ、前記ドレイン電極に接続されたデータラインと、前記絶縁膜上に設けられ、前記ソース電極に接続された画素電極と、を備え、前記第1反射膜は、少なくとも前記走査ライン下および前記データライン下に設けられるとともに、互いに分離して設けられている、ことを特徴とするものである。 In order to achieve the above-described object, according to one aspect of the liquid crystal display device of the present invention, a thin film transistor panel and a counter panel disposed opposite to each other on the thin film transistor panel are bonded to each other through a sealing material, and the inside of the sealing material is In a liquid crystal display device in which liquid crystal is sealed between both panels and a backlight is disposed under the thin film transistor panel, the thin film transistor panel includes a thin film transistor substrate, a first reflective film formed on an upper surface of the thin film transistor substrate, a first reflecting film insulating film provided to cover the thin film transistor substrate comprising, provided on the insulating film, and a thin film transistor having a gate electrode, a source electrode and a drain electrode provided on the insulating film, the gate and scan lines connected to the electrode provided on the insulating film A data line connected to the drain electrode, provided on the insulating film, and a pixel electrode connected to the source electrode, the first reflective film, under at least the scanning lines and the data lines under And provided separately from each other .
この発明によれば、薄膜トランジスタ基板上において少なくとも走査ライン下およびデータライン下に反射膜を設けることにより、または、薄膜トランジスタが逆スタガ型であるとき、薄膜トランジスタ基板の上面に反射膜を兼ねたゲート電極および走査ラインを設け、且つ、少なくともデータライン下における薄膜トランジスタ基板の上面に反射膜を設けることにより、あるいは、薄膜トランジスタがスタガ型であるとき、薄膜トランジスタ基板の上面に反射膜を兼ねたソース電極、ドレイン電極およびデータラインを設け、且つ、少なくとも走査ライン下における薄膜トランジスタ基板の上面に反射膜を設けることにより、光利用効率を良くすることができる。 According to the present invention, the gate electrode serving as the reflective film is provided on the upper surface of the thin film transistor substrate by providing the reflective film on the thin film transistor substrate at least under the scanning line and the data line, or when the thin film transistor is an inverted stagger type. By providing a scanning line and providing a reflective film on the upper surface of the thin film transistor substrate at least under the data line, or when the thin film transistor is a staggered type, a source electrode, a drain electrode, and a reflective film on the upper surface of the thin film transistor substrate, and By providing the data line and providing the reflective film on the upper surface of the thin film transistor substrate at least below the scanning line, the light use efficiency can be improved.
(第1実施形態)
図1はこの発明の第1実施形態としての液晶表示装置の要部の断面図を示し、図2は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図1は図2のI−I線に沿う部分の断面図に相当する。この液晶表示装置は、薄膜トランジスタパネル1と該薄膜トランジスタパネル1上に対向配置された対向パネル31とがほぼ方形枠状のシール材(図示せず)を介して貼り合わされ、シール材の内側における両パネル1、31間に液晶41が封入され、薄膜トランジスタパネル1下にバックライト42が配置された構造となっている。
(First embodiment)
FIG. 1 shows a cross-sectional view of a main part of a liquid crystal display device as a first embodiment of the present invention, and FIG. 2 shows a transmission plan view of a part of a thin film transistor panel of the liquid crystal display device. In this case, FIG. 1 corresponds to a cross-sectional view taken along line II in FIG. In this liquid crystal display device, a thin
まず、図2を参照して、薄膜トランジスタパネル1の平面的な構造について説明する。薄膜トランジスタパネル1はガラス等からなる薄膜トランジスタ基板2を備えている。薄膜トランジスタ基板2上には複数の走査ライン3および複数のデータライン4がマトリクス状に設けられている。この場合、複数の走査ライン3は行方向に延びて設けられ、複数のデータライン4は列方向に延びて設けられている。
First, the planar structure of the thin
薄膜トランジスタ基板2上において走査ライン3とデータライン4とで囲まれた領域内には長方形状の画素電極5が設けられている。ここで、図2を明確にする目的で、画素電極5の縁部に斜めの短い実線のハッチングが記入されている(以下、同様)。画素電極5はスイッチング素子としての薄膜トランジスタ6を介して走査ライン3およびデータライン4に接続されている。
A
薄膜トランジスタ基板2上には複数の補助容量ライン7が行方向に延びて設けられている。画素電極5との間で補助容量部を形成するための補助容量ライン7は当該画素電極5の上辺部と重ね合わされている。この場合、補助容量ライン7のデータライン4と交差する部分の幅はその他の部分の幅よりも狭くなっている(図5参照)。
On the thin
次に、図1および図2を参照して説明する。薄膜トランジスタ基板2の上面の所定の箇所には銀や銀合金等の高反射性金属からなる第1〜第4の反射膜8a、8b、8c、8dが設けられている。第1〜第4の反射膜8a、8b、8c、8dについては、後で説明する。第1〜第4の反射膜8a、8b、8c、8dを含む薄膜トランジスタ基板2の上面には窒化シリコン等からなる下層絶縁膜9が設けられている。
Next, a description will be given with reference to FIGS. First to fourth
下層絶縁膜9の上面の所定の箇所にはクロム等からなるゲート電極10(図5参照)および該ゲート電極10に接続された走査ライン3が設けられている。下層絶縁膜9の上面の他の所定の箇所にはクロム等からなる補助容量ライン7が設けられている。ゲート電極10、走査ライン3および補助容量ライン7を含む薄膜トランジスタ基板2の上面には窒化シリコン等からなるゲート絶縁膜11が設けられている。
A gate electrode 10 (see FIG. 5) made of chromium or the like and a
ゲート電極10上におけるゲート絶縁膜11の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜12が設けられている。半導体薄膜12の上面ほぼ中央部には窒化シリコン等からなるチャネル保護膜13が設けられている。チャネル保護膜13の上面両側およびその両側における半導体薄膜12の上面にはn型アモルファスシリコンからなるオーミックコンタクト層14、15が設けられている。
A semiconductor
オーミックコンタクト層14、15の上面にはクロム等からなるソース電極16およびドレイン電極17が設けられている。ゲート絶縁膜11の上面の所定の箇所にはクロム等からなるデータライン4がドレイン電極17に接続されて設けられている。ここで、薄膜トランジスタ6は、逆スタガ型であり、ゲート電極10、ゲート絶縁膜11、半導体薄膜12、チャネル保護膜13、オーミックコンタクト層14、15、ソース電極16およびドレイン電極17により構成されている。
A
薄膜トランジスタ6およびデータライン4を含むゲート絶縁膜11の上面には窒化シリコン等からなるオーバーコート膜18が設けられている。オーバーコート膜18の上面の所定の箇所にはITO等からなる画素電極5が設けられている。画素電極5は、オーバーコート膜18に設けられたコンタクトホール19を介してソース電極16に接続されている。画素電極5を含むオーバーコート膜18の上面には配向膜20が設けられている。薄膜トランジスタ基板2の下面には偏光板21が設けられている。
An
一方、対向パネル31はガラス等からなる対向基板32を備えている。対向基板32の下面にはブラックマトリクス33、カラーフィルタ34、ITO等からなる対向電極35および配向膜36が設けられている。ブラックマトリクス33については、後で説明する。対向基板32の上面には偏光板37が設けられている。
On the other hand, the
バックライト42は、導光板43の下面に反射層44が設けられ、導光板43の一端面の外側に発光ダイオード等からなる光源(図示せず)が設けられた構造となっている。そして、光源が点灯すると、光源からの光が導光板43で導光され且つ反射層44で反射された後に導光板43の上面からそのほぼ垂直上方に出射されるようになっている。
The
ここで、図3は図1および図2に示す第1〜第4の反射膜8a、8b、8c、8d等を説明するために示す平面図である。第1、第2の反射膜8a、8bは互いに連続して行方向に延びて設けられている。第3の反射膜8cは、相隣接する第1、第2の反射膜8a、8b間において列方向に延びて設けられている。第4の反射膜8dは、第1の反射膜8aの上辺の所定の箇所から上方に突出するように設けられている。この場合、第1〜第4の反射膜8a、8b、8c、8dは互いに連続するように形成されている。
Here, FIG. 3 is a plan view for explaining the first to fourth
そして、第1、第2の反射膜8a、8bは、図2に示すゲート電極10を含む走査ライン3、補助容量ライン7およびその間の隙間のすべてと重ね合わされている。第3の反射膜8cは、相隣接する第1、第2の反射膜8a、8b間において、図2に示すデータライン4のすべてと重ね合わされている。第4の反射膜8dは、図2に示すソース電極16のうちゲート電極10の上方に突出された部分のすべてと重ね合わされている。
The first and second
次に、図3を参照して、ブラックマトリクス33について説明する。図3において画素電極5よりもやや小さめの二点鎖線で示すものは、ブラックマトリクス33の開口部33aを示す。ブラックマトリクス33の開口部33aの外側領域に遮光性の金属材料が配置されており、内側領域が開口された領域である。この場合、ブラックマトリクス33は、第1〜第4の反射膜8a、8b、8c、8dと画素電極5との間の隙間から、バックライト42からの光が漏れるのを防止するためのものである。
Next, the
そして、この液晶表示装置では、バックライト42を点灯させると、バックライト42からの光が偏光板21、薄膜トランジスタ基板2、下層絶縁膜9、ゲート絶縁膜11、オーバーコート膜18、画素電極5、配向膜20、液晶41、配向膜36、対向電極35、カラーフィルタ34、対向基板32および偏光板37を透過して偏光板37の上面側に出射され、これにより表示を行なう。
In this liquid crystal display device, when the
ところで、このような表示を行なっている状態において、バックライト42からの光が第1〜第4の反射膜8a、8b、8c、8dの下面に照射されると、その反射光が薄膜トランジスタ基板2、偏光板21および導光板43を透過して反射層44で反射され、この反射光の少なくとも一部が表示に寄与することとなり、光利用効率を良くすることができる。なお、第1〜第4の反射膜8a、8b、8c、8dは電気的にどことも接続されていないようにしてもよく、また走査ライン3、データライン4および補助容量ライン7のいずれかと同じ電位あるいはそれらと異なる電位を与えるようにしてもよい。
By the way, when light from the
(第2実施形態)
図4はこの発明の第2実施形態としての液晶表示装置の要部の断面図を示し、図5は同液晶表示装置の薄膜トランジスタパネルの一部の透過平面図を示す。この場合、図4は図5のIV−IV線に沿う部分の断面図に相当する。また、図6は図4および図5に示す反射膜を説明するために示す平面図である。
(Second Embodiment)
FIG. 4 shows a cross-sectional view of a main part of a liquid crystal display device as a second embodiment of the present invention, and FIG. 5 shows a transmission plan view of a part of a thin film transistor panel of the liquid crystal display device. In this case, FIG. 4 corresponds to a cross-sectional view taken along line IV-IV in FIG. FIG. 6 is a plan view for explaining the reflective film shown in FIGS.
この液晶表示装置において、図1〜図3に示す液晶表示装置と異なる点は、第1〜第4の反射膜8a、8b、8c、8dを互いに分離した点である。この場合、第1の反射膜8aは、ゲート電極10を含む走査ライン3のすべてと重ね合わされている。第2の反射膜8bは、補助容量ライン7のすべてと重ね合わされている。
This liquid crystal display device is different from the liquid crystal display device shown in FIGS. 1 to 3 in that the first to fourth
このようにした場合には、走査ライン3、補助容量ライン7、データライン4およびソース電極16が第1〜第4の反射膜8a、8b、8c、8dを介して互いに寄生容量を持つのを防止することができる。なお、第1、第2の反射膜8a、8bは電気的にどことも接続されていないようにしてもよく、また適当な電位を与えるようにしてもよい。
In this case, the
(第3実施形態)
図7はこの発明の第3実施形態としての液晶表示装置の要部の断面図を示す。この液晶表示装置において、図4に示す液晶表示装置と異なる点は、下層絶縁膜9を省略し、薄膜トランジスタ基板2の上面に第1〜第4の反射膜8a、8b、8c、8dを設け、第1の反射膜8aの上面にゲート電極10を含む走査ライン3を設け、第2の反射膜8bの上面に補助容量ライン7を設けた点である。
(Third embodiment)
FIG. 7 shows a cross-sectional view of a main part of a liquid crystal display device as a third embodiment of the present invention. In this liquid crystal display device, the difference from the liquid crystal display device shown in FIG. 4 is that the lower insulating
このようにした場合には、下層絶縁膜9を有していないので、下層絶縁膜9を成膜するための工程が不要となり、その分だけ工程数を低減することができる。また、ゲート電極10を含む走査ライン3および補助容量ライン7は、実質的には、第1、第2の反射膜8a、8bを有する2層構造となるので、その配線抵抗が低下し、時定数を小さくすることができる。なお、第3の反射膜8cは電気的にどことも接続されていないようにしてもよく、また適当な電位を与えるようにしてもよい。
In this case, since the lower insulating
(第4実施形態)
図8はこの発明の第4実施形態としての液晶表示装置の要部の断面図を示す。この液晶表示装置において、図7に示す液晶表示装置と異なる点は、第1、第2の反射膜8a、8bを省略し、ゲート電極10を含む走査ライン3および補助容量ライン7を第3、第4の反射膜8c、8dと共に銀や銀合金等の高反射性金属によって形成し、ゲート電極10を含む走査ライン3および補助容量ライン7に反射膜を兼ねさせた点である。
(Fourth embodiment)
FIG. 8 shows a cross-sectional view of a main part of a liquid crystal display device as a fourth embodiment of the present invention. This liquid crystal display device is different from the liquid crystal display device shown in FIG. 7 in that the first and second
このようにした場合には、ゲート電極10を含む走査ライン3、補助容量ライン7および第3、第4の反射膜8c、8dを同一の工程で形成することができるので、図7に示す場合と比較して、その分だけ工程数を低減することができる。なお、第3の反射膜8cは電気的にどことも接続されていないようにしてもよく、また適当な電位を与えるようにしてもよい。
In this case, the
(第5実施形態)
図9はこの発明の第5実施形態としての液晶表示装置の要部の断面図を示す。この液晶表示装置において、図1に示す液晶表示装置と大きく異なる点は、薄膜トランジスタ6をスタガ型とした点である。
(Fifth embodiment)
FIG. 9 shows a cross-sectional view of a main part of a liquid crystal display device as a fifth embodiment of the present invention. This liquid crystal display device is greatly different from the liquid crystal display device shown in FIG. 1 in that the
すなわち、薄膜トランジスタ6は、下層絶縁膜9の上面に設けられたクロム等からなるソース電極16およびドレイン電極17と、ソース電極16およびドレイン電極17の上面に設けられたn型アモルファスシリコンからなるオーミックコンタクト層14、15と、オーミックコンタクト層14、15の上面およびその間の下層絶縁膜9の上面に設けられたアモルファスシリコンからなる半導体薄膜12と、半導体薄膜12上におけるゲート絶縁膜11の上面に設けられたクロム等からなるゲート電極10と、により構成されている。
That is, the
この場合、ゲート電極10に接続された走査ライン3および補助容量ライン7は、ゲート絶縁膜11の上面にクロム等によって形成されて設けられている。ドレイン電極17に接続されたデータライン4は、下層絶縁膜9の上面にクロム等によって形成されて設けられている。画素電極5は、ゲート絶縁膜11およびオーバーコート膜18に設けられたコンタクトホール19を介してソース電極16に接続されている。
In this case, the
なお、このようなスタガ型の薄膜トランジスタ6を備えた液晶表示装置において、図10に示すこの発明の第6実施形態のように、第1〜第4の反射膜8a、8b、8c、8dを互いに分離するようにしてもよい。
In the liquid crystal display device having such a staggered
また、図11に示すこの発明の第7実施形態のように、下層絶縁膜9を省略し、第3の反射膜8cの上面にドレイン電極17を含むデータライン4を設け、第4の反射膜8dの上面にソース電極16を設けるようにしてもよい。この場合、ゲート電極10を除く走査ライン3下における薄膜トランジスタ基板2の上面には第1の反射膜8a(図示せず)が設けられている。
Further, as in the seventh embodiment of the present invention shown in FIG. 11, the lower insulating
さらに、図12に示すこの発明の第8実施形態のように、ドレイン電極17を含むデータライン4およびソース電極16を第2の反射膜8b(およびゲート電極10を除く走査ライン3下における薄膜トランジスタ基板2の上面に設けられた第1の反射膜8a)と共に銀や銀合金等の高反射性金属によって形成するようにしてもよい。
Further, as in the eighth embodiment of the present invention shown in FIG. 12, the
1 薄膜トランジスタパネル
2 薄膜トランジスタ基板
3 走査ライン
4 データライン
5 画素電極
6 薄膜トランジスタ
7 補助容量ライン
8a、8b、8c、8d 第1〜第4の反射膜
9 下層絶縁膜
10 ゲート電極
11 ゲート絶縁膜
12 半導体薄膜
13 チャネル保護膜
14、15 オーミックコンタクト層
16 ソース電極
17 ドレイン電極
18 オーバーコート膜
20 配向膜
21 偏光板
31 対向パネル
32 対向基板
33 ブラックマトリクス
34 カラーフィルタ
35 対向電極
36 配向膜
37 偏光板
41 液晶
42 バックライト
43 導光板
44 反射層
DESCRIPTION OF
Claims (9)
前記薄膜トランジスタパネルは、
薄膜トランジスタ基板と、
前記薄膜トランジスタ基板の上面に形成された第1反射膜と、
前記第1反射膜を含む前記薄膜トランジスタ基板を覆って設けられた絶縁膜と、
前記絶縁膜上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、
前記絶縁膜上に設けられ、前記ゲート電極に接続された走査ラインと、
前記絶縁膜上に設けられ、前記ドレイン電極に接続されたデータラインと、
前記絶縁膜上に設けられ、前記ソース電極に接続された画素電極と、
を備え、
前記第1反射膜は、少なくとも前記走査ライン下および前記データライン下に設けられるとともに、互いに分離して設けられている、
ことを特徴とする液晶表示装置。 A thin film transistor panel and a counter panel disposed on the thin film transistor panel are bonded to each other through a sealing material, a liquid crystal is sealed between the two panels inside the sealing material, and a backlight is disposed under the thin film transistor panel. In the liquid crystal display device
The thin film transistor panel is:
A thin film transistor substrate;
A first reflective film formed on an upper surface of the thin film transistor substrate;
An insulating film provided to cover the thin film transistor substrate including the first reflective film;
A thin film transistor provided on the insulating film and having a gate electrode, a source electrode and a drain electrode;
A scanning line provided on the insulating film and connected to the gate electrode;
A data line provided on the insulating film and connected to the drain electrode;
A pixel electrode provided on the insulating film and connected to the source electrode;
With
The first reflective film is provided at least under the scan line and the data line, and is provided separately from each other.
A liquid crystal display device characterized by the above.
前記ソース電極下に第2反射膜が前記第1反射膜と分離して設けられていることを特徴とする液晶表示装置。A liquid crystal display device, wherein a second reflective film is provided separately from the first reflective film under the source electrode.
前記第2反射膜は、互いに分離して設けられていることを特徴とする液晶表示装置。The liquid crystal display device, wherein the second reflective films are provided separately from each other.
前記絶縁膜上に補助容量ラインがさらに設けられ、前記補助容量ライン下に第3反射膜が前記第1反射膜と分離して設けられていることを特徴とする液晶表示装置。 In the invention of claim 2 ,
An auxiliary capacitance line is further provided on the insulating film , and a third reflective film is provided separately from the first reflective film under the auxiliary capacitance line.
前記第3反射膜は、互いに分離して設けられていることを特徴とする液晶表示装置。The liquid crystal display device, wherein the third reflective film is provided separately from each other.
前記第1反射膜、前記第2反射膜及び前記第3反射膜は同一の層に形成されていることを特徴とする液晶表示装置。The liquid crystal display device, wherein the first reflective film, the second reflective film, and the third reflective film are formed in the same layer.
前記第1反射膜、前記第2反射膜及び前記第3反射膜は銀又は銀合金を含むことを特徴とする液晶表示装置。The liquid crystal display device, wherein the first reflective film, the second reflective film, and the third reflective film contain silver or a silver alloy.
前記薄膜トランジスタは逆スタガ型であることを特徴とする液晶表示装置。The liquid crystal display device, wherein the thin film transistor is an inverted stagger type.
前記薄膜トランジスタはスタガ型であることを特徴とする液晶表示装置。The liquid crystal display device, wherein the thin film transistor is a staggered type.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053600A JP5066943B2 (en) | 2007-03-05 | 2007-03-05 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053600A JP5066943B2 (en) | 2007-03-05 | 2007-03-05 | Liquid crystal display |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008216607A JP2008216607A (en) | 2008-09-18 |
JP2008216607A5 JP2008216607A5 (en) | 2010-03-11 |
JP5066943B2 true JP5066943B2 (en) | 2012-11-07 |
Family
ID=39836723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007053600A Expired - Fee Related JP5066943B2 (en) | 2007-03-05 | 2007-03-05 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5066943B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10989957B2 (en) | 2017-06-08 | 2021-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5740278B2 (en) | 2011-10-11 | 2015-06-24 | 株式会社ジャパンディスプレイ | Liquid crystal display |
JP2016095336A (en) * | 2014-11-12 | 2016-05-26 | 株式会社ジャパンディスプレイ | Liquid crystal display device |
JP7218467B2 (en) * | 2018-03-23 | 2023-02-06 | 株式会社ジャパンディスプレイ | Display device |
JP7083675B2 (en) * | 2018-03-23 | 2022-06-13 | 株式会社ジャパンディスプレイ | Display device |
JP2021144190A (en) * | 2020-03-13 | 2021-09-24 | シャープ株式会社 | Display device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4403633B2 (en) * | 2000-05-10 | 2010-01-27 | ソニー株式会社 | Liquid crystal display device and manufacturing method thereof |
JP2003029295A (en) * | 2001-07-11 | 2003-01-29 | Sony Corp | Liquid crystal display device |
-
2007
- 2007-03-05 JP JP2007053600A patent/JP5066943B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10989957B2 (en) | 2017-06-08 | 2021-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
JP2008216607A (en) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4356750B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP4799952B2 (en) | Liquid crystal display | |
JP5548488B2 (en) | LCD panel | |
US10338714B2 (en) | Display device | |
JP5066943B2 (en) | Liquid crystal display | |
US10634945B2 (en) | Reflective liquid crystal display | |
US12025898B2 (en) | Display device | |
JP5066940B2 (en) | Liquid crystal display | |
KR101389923B1 (en) | Array substrate having high aperture ratio, liquid crystal display, and method of manufacturing the same | |
JP2007155962A (en) | Liquid crystal display device | |
US10168581B2 (en) | Display device | |
JP2009069443A (en) | Liquid crystal display | |
WO2014054558A1 (en) | Semiconductor device and display device | |
JP2009151285A (en) | Liquid crystal display device and method for manufacturing the same | |
JP4496600B2 (en) | Electro-optical device and projector | |
TWI451177B (en) | Active device, pixel structure, driving circuit and display panel | |
KR20080060889A (en) | An array substrate of liquid crystal display device and the method for fabricating thereof | |
KR100844005B1 (en) | Transflective liquid crystal display device | |
JP5207947B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP4784104B2 (en) | Liquid crystal display | |
JP5288726B2 (en) | Liquid crystal display | |
JP2009169162A (en) | Liquid crystal display | |
JP7175840B2 (en) | Display device | |
JP5070743B2 (en) | Thin film transistor panel and liquid crystal display device | |
JP4951890B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |