JP5059628B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5059628B2 JP5059628B2 JP2008003029A JP2008003029A JP5059628B2 JP 5059628 B2 JP5059628 B2 JP 5059628B2 JP 2008003029 A JP2008003029 A JP 2008003029A JP 2008003029 A JP2008003029 A JP 2008003029A JP 5059628 B2 JP5059628 B2 JP 5059628B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- light
- light emitting
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 98
- 229910052710 silicon Inorganic materials 0.000 claims description 98
- 239000010703 silicon Substances 0.000 claims description 98
- 239000000758 substrate Substances 0.000 claims description 39
- 230000005669 field effect Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 56
- 238000000034 method Methods 0.000 description 48
- 229910021417 amorphous silicon Inorganic materials 0.000 description 47
- 238000004519 manufacturing process Methods 0.000 description 40
- 239000010408 film Substances 0.000 description 29
- 239000000377 silicon dioxide Substances 0.000 description 29
- 235000012239 silicon dioxide Nutrition 0.000 description 29
- 230000008569 process Effects 0.000 description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 14
- 239000011521 glass Substances 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 239000003086 colorant Substances 0.000 description 7
- 239000002086 nanomaterial Substances 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005424 photoluminescence Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 235000019640 taste Nutrition 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 231100000206 health hazard Toxicity 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、シリコンを用いた発光素子に関するものであり、特に、極薄シリコン膜を用いた発光素子に関する。
エジソンによる白熱灯をはじめ、蛍光灯、LED(Light Emitting Diode)、 有機EL(electroluminescence)など我々の生活には様々な発光素子が存在し、それぞれ長所と短所を有しており、照明、テレビ、ディスプレーなどをはじめとした種々の用途に応じて使い分けられている。なかでも化合物半導体を用いたLEDでは、電流を光に変換する量子効率が高いため、高輝度かつ低消費電力の発光素子として使われている。最近では、化合物半導体の結晶成長技術が進展してきているため、２０世紀中には不可能と思われていた青色の発光ダイオードも広く使われるようになっており、たとえば、信号機などに実用化されている。青色が実現できるようになったことで、化合物半導体からなるLEDで三原色をすべて表現できるようになったため、化合物半導体と蛍光対材料を組合わせることによって、白色を表示する事ができるようになった。
このため、携帯電話用液晶ディスプレーのバックライト用光源として、化合物半導体によるLEDは広く普及している。化合物半導体によるLEDは、量子効率が高く消費電力が低いなどの性能が高いという長所があるが、化合物半導体基板が高価であることから、製造コストが高くなる事から、一般には大面積には向かない。ただし、駅や空港などの公共施設でみかける巨大なディスプレー用途には化合物半導体を用いたLEDを使う事もできる。ディスプレーや照明などの用途として、最近注目されているLEDは、有機半導体を用いた有機EL素子（または、Organic LED、 OLEDと省略される事もある）である。有機EL素子の研究は、1980年代後半から爆発的に研究が進展した。きっかけとなったのは、C. W. Tangらの非特許文献1であり、彼らは、有機薄膜の上下に電極を形成した構造に電流を流す事で高効率発光させる事に成功した。しかしながら、有機EL素子も当初は寿命が短く、実用化には至らなかった。最近になってようやく、有機半導体材料、素子構造、封止技術などが進展してきたため、携帯電話などへの搭載がはじまり、いよいよテレビへの適用が真剣に検討されるようになってきた。
上述のようにLED技術は、日々進化を続けており、低コスト、高効率、低消費電力、大面積、高信頼性なLEDを作るための研究開発が行われている。
LEDの発光材料としては、半導体が使われているが、半導体として最も使われている材料はシリコンである。地球上の地表付近に存在する元素の割合はクラーク数として知られているが、シリコンのクラーク数は25.8%と酸素の49.5%についで、地球の表面上に２番目に豊富に存在する元素である。必然的に、製造コストは安く、高純度化する技術も確立しているため、LSI(Large Scale Integration)などエレクトロニクスを支える基板材料としてシリコンが使われているのは周知の通りである。シリコンには、半導体材料として種々の優れた性質があるが、高効率に発光しにくいという唯一ともいえる欠点がある。これは、シリコンがバルク状態では、間接遷移型半導体である事に起因する。シリコンを発光材料として使う事ができれば、より安く、より高信頼の発光素子を大量に製造する事が可能となるため、その産業的な意義が甚大である事は言うまでもない。
LEDの発光材料としては、半導体が使われているが、半導体として最も使われている材料はシリコンである。地球上の地表付近に存在する元素の割合はクラーク数として知られているが、シリコンのクラーク数は25.8%と酸素の49.5%についで、地球の表面上に２番目に豊富に存在する元素である。必然的に、製造コストは安く、高純度化する技術も確立しているため、LSI(Large Scale Integration)などエレクトロニクスを支える基板材料としてシリコンが使われているのは周知の通りである。シリコンには、半導体材料として種々の優れた性質があるが、高効率に発光しにくいという唯一ともいえる欠点がある。これは、シリコンがバルク状態では、間接遷移型半導体である事に起因する。シリコンを発光材料として使う事ができれば、より安く、より高信頼の発光素子を大量に製造する事が可能となるため、その産業的な意義が甚大である事は言うまでもない。
そこで、シリコンを光らせようという研究開発が数多く行われている。中でも、非特許文献2でL. T. Canhamが提唱した量子閉じ込め効果によって発光効率を高めるという研究は数多く行われている。量子閉じ込め効果とは、ポーラスシリコンやナノ結晶シリコンなどの低次元構造によって電子状態が変わる効果であり、量子閉じ込め効果によって、バルク状態では発光しないシリコンが低次元ナノ構造では発光するようになる。実際、フォトルミネッセンスによって高効率に発光する事が数多く報告されている。たとえば、非特許文献3には、アモルファス・シリコンと二酸化シリコンの積層構造において高効率のフォトルミネッセンスを観測している。
しかしながら、低次元ナノ構造にすると電流を注入しにくくなるという問題がある。これは、シリコンの表面は非常に酸化されやすいため、酸化されると二酸化シリコンというバンドギャップの大きい絶縁体となってしまう事から生じている。つまり、バルクでは光らないシリコンを高効率で光らせようとすると低次元ナノ構造にする必要があり、より低次元の微細構造にすればするほど発光効率は上がるものの、それだけシリコンナノ構造の周囲に絶縁膜が覆われやすくなるため、電流が流せなくなる。これは、本質的な問題であるため、このジレンマを解消する事は非常に困難だと考えられてきた。従来のデバイスは、たとえば、極薄シリコン薄膜と二酸化シリコンの積層構造において、垂直に電流を流すようにしていたため、絶縁体である二酸化シリコンをトンネルさせることによってしかキャリアを注入する事ができなかった。上下にｐ型とｎ型の電極を形成するというのは、化合物半導体や有機半導体を使ったLEDにも共通の構造であり、そのような構造を用いたシリコンLEDは極めて効率が悪かった。
ところが、我々のグループは、進展してきたシリコンの微細加工技術を使えば、この本質的なジレンマから容易に開放されるデバイス構造を発案した。それが、特許文献1（特開2007-294628号公報）で開示した水平電流注入型の極薄単結晶シリコン発光素子である。この素子は、SOI(Silicon-On-Insulator)基板上で(100)面を表面結晶構造とする単結晶シリコンを酸化工程によって局所的に薄くする事で、２次元ナノ構造を作製している。量子閉じ込め効果を有する２次元単結晶シリコン薄膜が、二酸化シリコン絶縁膜を介さずに、高濃度にドーピングされた厚いシリコン電極に接続されているため、直接接続されているため、高効率に電流を注入する事ができる。その結果、シリコンを発光材料とした高効率の発光素子を実現する事に成功した。シリコン素子は元来プレーナー構造をしており、平面状に作製する事が適している。従って、LEDで一般的な縦型構造を９０度回転させた平面構造にするという発想を取り入れる事によって、よりシリコンLEDに適したデバイス構造を考案する事ができる。
L. T. Canham、 アプライド・フィジックス・レターズ(Appl. Phys. Lett.)、 1990年、 57巻、 pp. 1046〜1048
D. J. Lockwood、 Z. H. Lu、 and J.M. Baribeau、フィジカル・レヴュー・レターズ(Phys. Rev. Lett.)、 1996年、 76巻、 pp. 539〜541
上述のように、特許文献1で開示した極薄単結晶シリコン発光ダイオードは、直接電流注入可能なシリコン発光素子という優れた特徴を有している。しかしながら、単結晶シリコンを発光層としているため、基板として高価なSOI基板を使う必要があり製造コストが高くなるという課題があった。
また、ディスプレーなどの大画面の表示素子にはコストが高くなるばかりでなく、技術的にも300mm以上のSOI基板は市販されていないため、大画面ディスプレーやテレビなどの大型基板には適用できないという課題があった。
また、ディスプレーなどの大画面の表示素子にはコストが高くなるばかりでなく、技術的にも300mm以上のSOI基板は市販されていないため、大画面ディスプレーやテレビなどの大型基板には適用できないという課題があった。
加えて、シリコンを可視発光させるためには、数nm以下のナノ構造を形成するという原子層レベルでの制御が必要となる。従って、均一にかつ高歩留まりで多数のLEDを集積化させたディスプレーであるアクティブ・マトリックス(active matrix)型ディスプレーを作製する事が困難であるという課題があった。特に、シリコンナノ構造の閉じ込め方向の大きさが0.5nmでもズレてしまうと発光波長が変わってしまうため、たとえば、青色と表示すべき場所が緑色と表示されてしまうなどの問題があった。従って、設計からの微細な変動が生じた場合にも不良品とならないよりロバストなデバイス設計をする必要があるという課題があった。
また、シリコン以外の材料、たとえば、化合物半導体を用いて、LEDを作製する上では、たとえ白色を表示する事ができてもコストが高くなるという問題があった。従って、蛍光灯のように安い照明器具を代換できるほどの低コスト白色LEDをシリコン材料を用いて実現したいという課題があった。
また、特許文献1で開示した極薄単結晶シリコン発光ダイオードは、線発光素子であるため、pn接合またはpin接合が直線形状であると画素の直線状接合部でのみ発光がおこり画素全面の輝度を大きくできないという問題があった。従って、画素全体が明るくなるように発光ダイオードのより広い領域で発光が生じるようにしたいという課題があった。
また、有機ELのように次世代フラットパネルディスプレーの有力候補と考えられている自発光のLEDにおいては有機物が電気を流すと壊れやすく信頼性が低いという問題があった。従って、LSIやTFT（Thin-Film-Transistor)として豊富な実用化実績のあるシリコンを用いて信頼性の高い発光LEDを実現したいという課題があった。
加えて、従来の有機ELなどの発光素子では、縦構造のpn接合である事を反映して光を取り出す部分の電極として透明電極を用いる必要があった。ところが、透明電極として通常使われるITO(Indium-Tin-Oxide)に使われるインジウムは希少金属であり、コストが高いばかりでなく資源枯渇の可能性があり、なおかつ、インジウムは健康被害の影響を与える懸念があるなどの環境負荷増大の恐れがある。従って、ITOなどの透明電極を導入しないで希少金属を用いず環境負荷の小さい材料を用いて発光素子を開発したいという課題があった。
加えて、従来の有機ELなどの発光素子では、縦構造のpn接合である事を反映して光を取り出す部分の電極として透明電極を用いる必要があった。ところが、透明電極として通常使われるITO(Indium-Tin-Oxide)に使われるインジウムは希少金属であり、コストが高いばかりでなく資源枯渇の可能性があり、なおかつ、インジウムは健康被害の影響を与える懸念があるなどの環境負荷増大の恐れがある。従って、ITOなどの透明電極を導入しないで希少金属を用いず環境負荷の小さい材料を用いて発光素子を開発したいという課題があった。
本発明は、上記従来の課題を鑑みてなされたものであり、その目的は、上記課題をすべてを解消する事にある。すなわち、通常のシリコン・プロセスを用いて容易に形成可能な低コスト作製方法によって、シリコンやガラスなどの基板上に、非晶質または多結晶のシリコン薄膜を発光層とする発光素子及びその製造方法を提供する事にある。また、本発明の別の目的は、シリコンを発光層とする可視発光ディスプレー及びその製造方法を提供する事にある。また、本発明の別の目的は、画素全体を明るくするためのシリコンを発光層とする発光素子及びその製造方法を提供する事にある。また、本発明の別の目的は、照明や表示に使う事の出来る白色または任意の色を表示できる発光素子及びその製造方法を提供する事にある。
また、本発明の別の目的は、製造工程において膜厚などの設計パラメータが設計値から変動した場合にも発光波長が設計値から大きく変動しないロバストな発光素子及びその製造方法を提供する事にある。また、本発明の別の目的は、透明電極や希少金属を用いず環境負荷の小さく地球上に豊富に存在するシリコンと酸素を主材料とした発光素子及びその製造方法を提供する事にある。
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すすれば、以下のとおりである。
本発明による発光素子は、電子を注入する第１の電極部と、正孔を注入する第２の電極部と、第１の電極部及び第２の電極部と電気的に接続された発光部を備え、発光部を単層または複数の層から構成される非晶質または多結晶のシリコンとし、該シリコンの少なくとも一方向の大きさを数nmとする事を特徴とする発光素子とする。
本発明による発光素子は、電子を注入する第１の電極部と、正孔を注入する第２の電極部と、第１の電極部及び第２の電極部と電気的に接続された発光部を備え、発光部を単層または複数の層から構成される非晶質または多結晶のシリコンとし、該シリコンの少なくとも一方向の大きさを数nmとする事を特徴とする発光素子とする。
発光層として非晶質や多結晶のシリコンを用いる事は(100)を表面構造とする単結晶シリコンを用いる事より、キャリアが再結合するまでの寿命が長くなるが、直接変調レーザなどの超高速デバイスを作製せず、表示などディスプレー用途を主目的としたLED応用には問題にならない。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
本発明によれば、シリコンなどの基板上に通常のシリコン・プロセスを用いて容易に形成可能な自発光のシリコン発光ディスプレーを安価に提供する事ができる。特に、発光層として非晶質や多結晶のシリコンを用いる事ため、高価なSOI基板を用いる必要がないため、コストを大幅に低減させる事ができる。
本発明によれば、シリコンなどの基板上に通常のシリコン・プロセスを用いて容易に形成可能な自発光のシリコン発光ディスプレーを安価に提供する事ができる。特に、発光層として非晶質や多結晶のシリコンを用いる事ため、高価なSOI基板を用いる必要がないため、コストを大幅に低減させる事ができる。
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、理解を分かりやすくするように図面を作製したため、主要部を強調するなどしており、必ずしも正確に縮尺を合せているわけではない。また、本実施例で紹介する方法以外にも、材料や製造工程の組合せを変える等、多くの変更が可能である事は言うまでもない。
本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成したシリコン発光ディスプレー及びその製造方法を開示する。本発明に基づくシリコン発光ダイオードは、略してSiLEDとしサイレッドと命名した。
図１に、本発明に基づくシリコン発光ディスプレーの基本回路図を示す。肝心の発光部となるSiLEDには、赤、緑、青、の三原色を表示するため３種類のLEDが用意されており、それぞれ(R)、(G)、(B)と記載した。これら３つのサブピクセルをまとめてひとつのピクセルが構成されており、ピクセルが多数集積化されて全体としてディスプレーを構成している。もちろん、フルカラー表示をする必要がない場合には、赤、緑、青、の何れか、またはこれらの何れかの色を組合わせたディスプレーを作製しても差し支えない。また、スイッチなど点灯・点滅・非点灯のみを実現したい場合には、ひとつのSiLEDのみで良い事も自明である。
図１の回路はアクティブ・マトリックス型で、各サブピクセルには画素を選択するための選択トランジスタ(Trselect)とSiLEDを駆動するための駆動トランジスタ(Trdrive)の２つのトランジスタが入っており、選択トランジスタ(Trselect)で保持容量(Cstrage)への電荷の出し入れによって駆動トランジスタ(Trdrive)におけるゲート電圧のオン・オフを切り替えている。図１の回路では、電源を供給するデータ線Vsupplyと輝度データを供給するデータ線Vdataを縦に配線し、選択トランジスタ(Trselect)を駆動するためのゲート線VselectとSiLEDの一方の電極に接続したグランド線Vgroundを横に配線した。もちろん、配線の縦横の配置はこれに限定されるものではない。本実施例では、横×縦で1920×1080ヶの画素を駆動するように配線を施しフル・ハイビジョン・ディスプレーを実現した。
まず、シリコン基板1を用意し、選択トランジスタ(Trselect)、駆動トランジスタ(Trdrive)、保持容量(Cstrage)を公知のトランジスタ製造方法で作製した。本実施例では、基板として単結晶のシリコン基板を用いて単結晶シリコンをチャネルとする高性能トランジスタを作製したが、ガラス基板を用いてアモルファス・シリコンや多結晶シリコンをチャネルとするTFTを選択トランジスタや駆動トランジスタとしても差し支えない。また、酸化物半導体などの材料をトランジスタに用いても差し支えない。基板としてガラス基板を用い、トランジスタとして透明酸化物半導体を用いた場合には、発光部となるSiLEDも厚さを薄くして透明とできるため、ディスプレーをほぼ完全に透明にすることができる。
透明ディスプレーは、自動車のフロントガラスへ装着したディスプレーや窓ガラスそのものをディスプレーとして使うなど新たな応用として期待できる。単結晶シリコンや多結晶シリコンを基板として用いる利点はディスプレーを駆動するドライバなどの大規模集積回路(LSI)をディスプレー・パネルと同時に作製できる点にある。本実施例では、選択トランジスタ(Trselect)も駆動トランジスタ(Trdrive)もともに高速動作が可能なn型チャネルトランジスタによって作製したが、p型チャネルトランジスタとしても差し支えない。本実施例で用いた選択トランジスタ(Trselect)、駆動トランジスタ(Trdrive)に用いたチャネル長は0.1μmと小さいため高性能であるが、コスト低減のため、よりチャネル長の大きいトランジスタを用いても差し支えない。実際、本実施例ではディスプレーの周辺にドライバ回路（図示せず）を集積化させた。ガラス基板を用いたアモルファス・シリコンによるTFTを用いる場合にはコストを低減できるという利点がある。
本発明によるSiLEDとSiLEDを用いたディスプレーでは、これら公知のトランジスタ技術を活用する事で低消費電力のアクティブ・マトリックス・ディスプレーを実現できるが、たとえ、トランジスタを用いなくても、SiLEDそもののがダイオードでもあるため、縦横に配線されたアレイによって画素を選択することができパッシブ・マトリックス・ディスプレーを実現する事もできる。
次に、SiLEDの製造工程を開示する。図２から図９が本実施例に基づくSiLEDの製造工程順を表す断面模式図である。
図２に示すように、シリコン基板1上に二酸化シリコン2、多結晶シリコン3、二酸化シリコン4を堆積させた。ここで、図２には図示していないが、選択トランジスタ(Trselect)、駆動トランジスタ(Trdrive)、保持容量(Cstrage)はそれぞれ、シリコン基板1上で多結晶シリコン3より下に形成することによって、画素における発光部分の面積を大きくする事ができる。選択トランジスタや駆動トランジスタを多結晶シリコン3によって形成するなど、SiLEDと同層に形成する場合には発光部分の面積を小さくさせてしまうデメリットがあるものの製造プロセス数を低減させるなど製造にかかるコストを低減できるという利点がある。多結晶シリコン3のかわりに非晶質シリコンを用いても差し支えない。非晶質シリコンを用いる場合には多結晶シリコンを用いる場合と比較して移動度が低下するため抵抗が増大するが、プロセス温度を下げる事ができるなどのメリットもある。
図２に示すように、シリコン基板1上に二酸化シリコン2、多結晶シリコン3、二酸化シリコン4を堆積させた。ここで、図２には図示していないが、選択トランジスタ(Trselect)、駆動トランジスタ(Trdrive)、保持容量(Cstrage)はそれぞれ、シリコン基板1上で多結晶シリコン3より下に形成することによって、画素における発光部分の面積を大きくする事ができる。選択トランジスタや駆動トランジスタを多結晶シリコン3によって形成するなど、SiLEDと同層に形成する場合には発光部分の面積を小さくさせてしまうデメリットがあるものの製造プロセス数を低減させるなど製造にかかるコストを低減できるという利点がある。多結晶シリコン3のかわりに非晶質シリコンを用いても差し支えない。非晶質シリコンを用いる場合には多結晶シリコンを用いる場合と比較して移動度が低下するため抵抗が増大するが、プロセス温度を下げる事ができるなどのメリットもある。
次に、図３に示すように、既存のホトリソグラフィー技術を用いたレジストパターニング後にイオン注入し、然る後にレジストを除去して活性化アニールを施す事によって、所望の領域にのみ不純物をドーピングしたp型Si電極5とn型Si電極6を形成した。
次に、HFを用いた洗浄工程によって、二酸化シリコン4を除去した後、既存のホトリソグラフィー技術を用いたレジストパターニング後に多結晶シリコン3に対してドライエッチングを施すことによってp型Si電極5とn型Si電極6を加工した図４に示した状態にした。
次に、CVD（Chemical Vapor Deposition）法によって、極薄非晶質シリコン7を全面に堆積させた図５の状態にした。極薄非晶質シリコンを堆積させるための方法は、CVD法のほかにスパッタ法など多くの別の方法も知られているが、微細な凹凸が存在する場合にも膜が断絶することなく堆積されるCVD法が望ましい。非晶質シリコンのかわりに、多結晶シリコンを用いても差し支えない。極薄非晶質シリコン7は、SiLEDの発光波長を決定するため、精密に制御する必要がある。発光波長として赤、緑、青、をそれぞれ表示するためには極薄非晶質シリコン7の膜厚をそれぞれ、2.0±0.5nm、1.5±0.5nm、1.0±0.5nmくらいに設定する事が望ましい。もちろん、発光波長は、膜厚以外にも膜の微細な結晶構造や水素濃度などの原子組成、膜の凹凸などにも若干依存するため、これらに依存して所望の波長を出すための膜厚が数nm程度ずれる事もある。また、極薄非晶質シリコン7を２次元状の薄膜とするかわりに１次元形状のナノワイヤとしても差し支えない。本実施例では、まず、赤色で発光するSiLEDを作製するため、膜厚2.0nmの極薄非晶質シリコン7を堆積させた。
引き続き、表面を保護するため、CVD法によって厚さ１０nmの二酸化シリコン8を形成した図６の状態とした。二酸化シリコン8の形成は、本実施例のように、CVD法を用いる代わりに、図４の状態から図５の状態にする際に極薄非晶質シリコン7を2.0nmより厚く堆積させ、然る後に、熱酸化工程によって、極薄非晶質シリコン7を2.0nmとなるまで酸化することによって、二酸化シリコン8を形成しても差し支えない。また、二酸化シリコン8を形成するかわりに窒化シリコンを用いても差し支えない。窒化シリコンを用いた場合には、窒化シリコンに含まれる多量の水素のために、長期信頼性の改善効果もあった。
次に、既存のホトリソグラフィー技術を用いたレジストパターニングによって赤色で発光するSiLEDを保護した後、ウェットエッチングによる洗浄処理を施す事によって、緑色や青色で発光させる画素部分に形成された極薄非晶質シリコンを除去した（図示せず）。この状態では、緑色や青色で発光させる画素部分の構造は図４に示した状態と同様になる。引き続き、緑色で発光させるSiLEDを形成させるために、 極薄非晶質シリコン7をCVD法によって1.5nm形成させ、緑色で発光させる画素部分を図５の状態とした。引き続き、緑色で発光させる画素部分の表面を保護させるために、CVD法によって厚さ１０nmの二酸化シリコン8を形成した図６の状態とした。
ここで、緑色で発光する厚さ1.5nmの極薄非晶質シリコンは、赤色で発光する画素部分にも堆積されている（図示せず）。この緑色で発光する厚さ1.5nmの極薄非晶質シリコンは、 赤色で発光する画素部分の電極に接続されていないため、電流注入発光には寄与しないが、光の色純度を高めるためには、除去した方が望ましい。そこで、既存のホトリソグラフィー技術を用いたレジストパターニングによって緑色で発光するSiLEDを保護した後、ウェットエッチングによる洗浄処理を施す事によって、 赤色や青色で発光させる画素部分に形成された緑色で発光する厚さ1.5nmの極薄非晶質シリコンを除去した（図示せず）。
同様の工程を青色画素部分にも施す事によって、青色発光画素部分に厚さ1.0nmの極薄非晶質シリコンとその表面を保護する二酸化シリコンを形成し、しかるのちに、赤色と緑色の画素部分に堆積された厚さ1.0nmの極薄非晶質シリコンを除去した（図示せず）。
上部から図示したSiLEDの様子を図10または図１１に示す。ここで、判りやすいように、二酸化シリコン8は図示しなかった。一般的なレイアウトは図１０に示すような画素構造をしている。しかしながら、この場合、発光が中央のみで線上におこるため、画素全体を明るくするのには十分でない。そこで、本実施例では図１１に示すように、p型Si電極5とn型Si電極6をそれぞれ串形状に加工した。このようにすることで実効的な幅を広くする事ができ、発光時に画素全体を明るくする事に成功した。
上部から図示したSiLEDの様子を図10または図１１に示す。ここで、判りやすいように、二酸化シリコン8は図示しなかった。一般的なレイアウトは図１０に示すような画素構造をしている。しかしながら、この場合、発光が中央のみで線上におこるため、画素全体を明るくするのには十分でない。そこで、本実施例では図１１に示すように、p型Si電極5とn型Si電極6をそれぞれ串形状に加工した。このようにすることで実効的な幅を広くする事ができ、発光時に画素全体を明るくする事に成功した。
次に、既存のホトリソグラフィー技術を用いたレジストパターニングとHFを用いたウェットエッチングによって、図７に示したように電極の一部に開口部9を施した。ここで、画素と画素の間のスペースには、上述の洗浄処理によって、余分な極薄非晶質シリコンが除去され、極薄非晶質シリコン除去部10が形成されている。
次に、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸、酢酸、及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極11、及び、Al電極12をパターニングした、図8の状態に加工した。
引き続き、配線層間を蒸着し、所望の配線工程を施す事によって、図１の回路を構成し、各配線をドライバ回路と接続した。
次に、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸、酢酸、及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極11、及び、Al電極12をパターニングした、図8の状態に加工した。
引き続き、配線層間を蒸着し、所望の配線工程を施す事によって、図１の回路を構成し、各配線をドライバ回路と接続した。
次に、全面に反射防止膜13を堆積させ、外光が反射せずに黒色を表示できるようにした。反射防止膜13は、単層または複数の誘電体から構成されており、可視の外光が反射せずに透過しやすくなるように膜厚が設計されている。反射防止膜13を透過した外光はシリコン基板１で吸収される。なお、SiLED直下に選択トランジスタや駆動トランジスタが存在し、外光がこれらのトランジスタに当たってしまうと外光によるフォトカレントが流れてしまうために望ましくない。そのような場合には、これらのトランジスタの上部に外光を吸収するための多結晶シリコンなどを配置しておく事が望ましい。逆に、画素の下の一部にフォトダイオードをあらかじめ形成しておく事で、SiLEDからの発光をサブピクセル毎に観測する事ができ、その結果を画素制御回路にフィードバックする事ができるため、発光層となる極薄非晶質シリコンの膜厚が原子レベルで局所的にバラツキいた場合にも所望の発光強度が得られるように補正する事ができた。また、このような反射防止膜13を形成してもAl電極12や配線の上部では外光が金属によって反射されてしまうため、これらの上部に、ブラックマトリックスとなる黒色表示部14を形成した。 黒色表示部14の材料としてはクロムと酸化クロムの積層や樹脂を用いる事ができ、既存のフォトリソグラフィーを用いて容易に加工することができた。
その後、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなうことによってディスプレーを完成させた。
試作したディスプレーはフルカラーの表示が可能であり、自発光であるため輝度も画素毎に制御が可能であった。また、画素毎に発光のスイッチがついているため、消費が小さかった。また、発光材料として信頼性の確保されたシリコンを使っている事から、10年以上の寿命を確保する事も確認された。また、発光を１μs以下のスピードでスイッチできるため、きわめて応答速度が速く、スポーツなどの動画を表示させる事に適していることが明らかになった。本実施例で開示したシリコン・ディスプレーは、既存のシリコン・LSIプロセス・ラインや液晶用TFTラインで格別の投資をせずに作製することができる。従って、設備投資なしに、従来の液晶工程の1/3程度の工程数で自発光のシリコンディスプレーを作製することができる。
試作したディスプレーはフルカラーの表示が可能であり、自発光であるため輝度も画素毎に制御が可能であった。また、画素毎に発光のスイッチがついているため、消費が小さかった。また、発光材料として信頼性の確保されたシリコンを使っている事から、10年以上の寿命を確保する事も確認された。また、発光を１μs以下のスピードでスイッチできるため、きわめて応答速度が速く、スポーツなどの動画を表示させる事に適していることが明らかになった。本実施例で開示したシリコン・ディスプレーは、既存のシリコン・LSIプロセス・ラインや液晶用TFTラインで格別の投資をせずに作製することができる。従って、設備投資なしに、従来の液晶工程の1/3程度の工程数で自発光のシリコンディスプレーを作製することができる。
本実施例では、白色に発光するSiLEDとカラーフィルターを組合わせる事によって、フルカラーディスプレーを実現した実施例について開示する。
図１２に示すように、シリコン基板1上に二酸化シリコン2、窒化シリコン19を堆積させた。基板としては、シリコン基板を用いるかわりにガラス基板を用いても差し支えない。実施例１と同様に、シリコン基板１上には、あらかじめ図１の回路図で示した画素制御用トランジスタや駆動ドライバ回路が集積されている。引き続き、CVD（Chemical Vapor Deposition）法によって、二酸化シリコン8と極薄非晶質シリコン7を交互に積層させた。
ここで、二酸化シリコン8は、10nmと一定に下が、極薄非晶質シリコン7は、0.5nm、1.0nm、1.5nm、2.0nm、2.5nmと５種類の異なる膜厚とした。このうち、主として可視発光に寄与するのは、1.0nm、1.5nm、2.0nmの膜厚を有する極薄非晶質シリコンであり、それぞれ、青、緑、赤色での発光が起こる。0.5nmと2.5nmの膜厚を有する極薄非晶質シリコンを挿入することによって、プロセス中に生じかねない膜厚バラツキに対するロバスト設計が施されている。すなわち、±0.5nm設計より膜厚がずれた場合にも、ターゲットとしている青、緑、赤色の発光が得られるように設計している。その結果、素子の歩留まりを飛躍的に高める事に成功した。
また、複数の膜厚を有する極薄非晶質シリコンを同時に使う利点は他にも沢山存在する。たとえば、人間の目は緑色に対する感度が他の色よりも強くなっている。この事を考慮して、極薄非晶質シリコン7の膜厚をたとえば、1.0nm、1.0nm、1.5nm、2.0nm、2.0nmの５層とすることで、より自然な白色光が得られるようにもできる。また、一概に白色といっても人それぞれ好みがあるため、趣向に合わせて、赤や青を強くするなど、様々な白を表現する事ができる。極薄非晶質シリコンと二酸化シリコンを交互にした積層ペアの数は５層に限らず、１０層でも１００層でも差し支えない。このように自在に白色光を制御する事ができることから、本発明による白色SiLEDは照明に使う事が出来る事も明らかになった。また、白色に限らず、桃色や橙色などといった微妙なパステルカラーをも表現する事が単に複数の極薄非晶質シリコンの膜厚を制御するだけで可能である。
次に、既存のホトリソグラフィー技術を用いたレジストパターニングとドライエッチングによって、二酸化シリコン8と極薄非晶質シリコン7を加工した後、アッシャと洗浄工程によってレジストを除去した。このドライ・エッチングでは窒化シリコン19をエッチングのストッパー層とした。引き続き、フッ酸を含む溶液中で洗浄処理を施すことによって、二酸化シリコン8の側面を若干後退させて、極薄非晶質シリコン7の側面を露出させた図１３に示すような状態に加工した。
次に、多結晶シリコン3をCVD法によって全面に堆積した図14の状態とした。
次に、二酸化シリコンをCVD法によって全面に堆積した後（図示せず）、既存のホトリソグラフィー技術を用いたレジストパターニングとイオン注入処理を施した後、レジストを除去する工程を繰り返した。引き続き、窒素雰囲気中でアニール処理を施す事によって、注入した不純物を活性化させた後、HFを含む溶液中で洗浄処理を施す事によって、二酸化シリコンを除去してp型Si電極5とn型Si電極6を形成した図15の状態とした。
次に、二酸化シリコンをCVD法によって全面に堆積した後（図示せず）、既存のホトリソグラフィー技術を用いたレジストパターニングとイオン注入処理を施した後、レジストを除去する工程を繰り返した。引き続き、窒素雰囲気中でアニール処理を施す事によって、注入した不純物を活性化させた後、HFを含む溶液中で洗浄処理を施す事によって、二酸化シリコンを除去してp型Si電極5とn型Si電極6を形成した図15の状態とした。
次に、既存のホトリソグラフィー技術を用いたレジストパターニングとドライエッチングによって、多結晶シリコン3を加工し、アッシャと洗浄工程によってレジストを除去する事で、図16の状態とした。このドライ・エッチングでは最上部の二酸化シリコン8をエッチングストッパーとして用いた。
引き続き、実施例１と同様の製造方法によって、層間膜の堆積、開口、TiNやAlの加工といった配線工程によって、所望の回路を形成し、然る後に、反射防止膜を堆積させ、ブラック・マトリックスとなる黒色表示部を作製した。その後、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなった。引き続き、公知の製法によって、からフィルターを所望の画素上に配置してディスプレーを完成させた。
作製したディスプレーは、フルカラーの表示が可能であった。本実施例にもとづくディスプレーは、白色SiLEDとカラーフィルターを組合わせているため、白色光に含まれている光の一部をフィルターによって除去している。従って、消費電力は実施例１で開示した赤・緑・青色が直接発光するディスプレーよりは大きかったが、消費電力の増大は高々３倍程度で、元々SiLEDの消費電力が低いため、許容の範囲内であった。本実施例に基づくディスプレーは、 原子層レベルでの膜厚バラツキに対する耐性が向上しているため、最終的なディスプレーの歩留まりも向上した。
また、本実施例により、シリコンプロセスを使った低コスト大面積の白色LEDが実現したため、液晶ディスプレーのバックライトなどとしても利用できる事が明らかになった。その場合、パネルモジュール全体を大幅に薄くかつ軽くする事ができる。既存の液晶技術との組合せは、テレビなどの大画面への対応性を高めている。大画面にも均一に極薄非晶質シリコンを形成できる場合には、わざわざ液晶を用いずに、自発光ディスプレーとした方が消費電力やコストの点からも優れている事は言うまでもない。また、低コストの白色LEDが実現したため、照明としても応用する事ができる。照明として応用する場合には、必ずしも、反射防止膜や黒色表示部は必要ない。また、照明応用の場合には、黒色を表示する必要がない事に加えて、発光強度が強い方が望ましいので、白色SiLEDの下部にAlなどの金属を配置することによって、下側に放射された光を上側に反射させる事が望ましい。
本実施例では、ナノ結晶シリコンと極薄非晶質シリコンからなるシリコン薄膜を発光層とすることによって発光効率を高めたディスプレー及びその製造方法について開示する。
まず、実施例１と同様の方法によって、p型Si電極5とn型Si電極6を加工した図４に示した状態にした。
次に、図17に示すように、CVD法によって、ナノ結晶シリコン20を全面に堆積させた。ナノ結晶シリコン20のサイズは5nm以下で数nm程度の大きさのバラツキがあった。ナノ結晶シリコンの密度は大きいほど望ましいが、あまり大きくなりすぎるとナノ結晶シリコン同士がつながってしまうため適度な密度が望ましい。本実施例では、3×1012 cm-2程度となるようにナノ結晶シリコンを配列させた。ナノ結晶シリコンの大きさは設計発光波長に合せて制御する事が望ましい。
次に、図17に示すようにCVD法によって、極薄非晶質シリコン7を全面に堆積させた図18の状態にした。ここで、極薄非晶質シリコン7の膜厚は0.7nmとした。極薄非晶質シリコンの役割は電極からキャリアをナノ結晶シリコンへ供給する事であるが、極薄非晶質シリコンの膜厚が大きいと、ナノ結晶シリコンへキャリアが移動しにくいため、極薄非晶質シリコンの膜厚は薄い方が望ましい。より具体的には、極薄非晶質シリコンにおいて量子閉じ込め効果によって増大したバンドギャップの値が、ナノ結晶シリコンにおけるバンドギャップの値よりも大きい事が望ましい。このことは、フォトルミネッセンスによる発光波長を調べれば容易に確かめられる。これは、フォトルミネッセンスによる発光波長のピーク値はバンドギャップを表しているためである。実際、極薄非晶質シリコン7の膜厚は0.7nmのピーク発光波長は約416nmだったのに対し、ナノ結晶シリコンのピーク波長は、約450nmであった。その結果、極薄非晶質シリコンからナノ結晶シリコンへのスムーズなキャリア移動が実現した。
その後、二酸化シリコンをパッシベーション層間膜として、実施例１や実施例２と同様の配線工程を経てディスプレーが完成した。なお、本実施例に基づくSiLEDは青色でのみ発光するため、実施例２でカラーフィルターを用いた代わりに、赤色と緑色の画素部分には、それぞれ所望の色で発色する蛍光体を配置した。青色画素部には、カラーフィルターも蛍光体も必要ないことは言うまでもない。
本実施例によるフルカラーディスプレーは、ナノ結晶シリコンを用いているために、電気から光への変換効率が高く消費電力が低かった。また、プロセスの工程数も簡略化できるため、製造コストも低く抑えることができた。
本実施例では、SiLEDにゲート電極を形成する事によって、駆動トランジスタを不要としたシリコン発光トランジスタによるディスプレー及びその製造方法について開示する。
本実施例では、基板としてガラス基板21を用いたトップゲート構造を採用した。すなわち、ゲート電極がチャネルの上部に形成されており、発光は基板側に出力される。基板としてはシリコン基板を用いても差し支えないが、その場合には、ボトムゲート構造にして光を基板の上部に取り出すようにすれば良い。
まず、実施例１と同様の方法によって、多結晶シリコンによる選択トランジスタ、ソトレージ・キャパシタなどを形成した後、赤、緑、青色の各サブピクセルを表示するSiLEDを形成した図6の状態に加工した。駆動トランジスタの機能は発光ダイオードに持たせるため、別に容易する必要がない。
次に、全面に高濃度の不純物をドーピングした多結晶シリコンをCVD法によって堆積した後、公知のホトリソグラフィーとドライエッチング技術によって、多結晶シリコンゲート電極22をパターニングした。不純物としては、n型でもp型でも差し支えないが、本実施例ではリンをドーピングする事でn型とした。このようにして、SiLED上にゲート電極を形成することによって、駆動トランジスタの機能をSiLEDに持たせた。言い換えれば、発光強度をゲートで変調可能なシリコン発光トランジスタを作製した。
その後、実施例１と同様の配線工程などを経て、ディスプレーを完成させた。なお、本実施例では光をガラス基板のデバイス形成面とは対抗側に出力するため、反射防止処理はこのガラス基板の下側に施す必要がある。また、ゲート電極によって、上側に発光した光も下側に反射されるため、光の取り出し効率を上げることができる一方で、ガラス基板の下側からの外光の反射防止処理を工夫する必要がある。これは、公知の方法で対処できる。すなわち、1/4波長板と円偏向板を光の取り出し側となるガラス基板の下側に設置すればよい。これにより、外光はほぼ完全に打ち消される。その反面、シリコン発光トランジスタからの発光も半減してしまうが、その効果はゲート電極によって増大された光の取り出し効率の増大によって埋め合わされる。
本実施例によるシリコンディスプレーの試作結果として、駆動トランジスタを削除する事ができたため、画素における発光素子の面積を広げることができた。
1…シリコン基板、
2…二酸化シリコン、
3…多結晶シリコン、
4…二酸化シリコン、
5…p型Si電極、
6…n型Si電極、
7…極薄非晶質シリコン、
8…二酸化シリコン、
9…開口部、
10…極薄非晶質シリコン除去部、
11…TiN電極、
12…Al電極、
13…反射防止膜、
14…黒色表示部、
15…二酸化シリコン、
16…開口部、
17…TiN電極、
18…Al電極、
19…窒化シリコン、
20…ナノ結晶シリコン、
21…ガラス基板、
22…多結晶シリコンゲート電極。
2…二酸化シリコン、
3…多結晶シリコン、
4…二酸化シリコン、
5…p型Si電極、
6…n型Si電極、
7…極薄非晶質シリコン、
8…二酸化シリコン、
9…開口部、
10…極薄非晶質シリコン除去部、
11…TiN電極、
12…Al電極、
13…反射防止膜、
14…黒色表示部、
15…二酸化シリコン、
16…開口部、
17…TiN電極、
18…Al電極、
19…窒化シリコン、
20…ナノ結晶シリコン、
21…ガラス基板、
22…多結晶シリコンゲート電極。
Claims (3)
- 基板上に設けられた第１の膜厚を有する第１のシリコン膜と、
前記第１のシリコン膜上に絶縁膜を介して設けられた第２の膜厚を有する第２のシリコン膜と、
前記第２のシリコン膜上に絶縁膜を介して設けられた第３の膜厚を有する第３のシリコン膜と、
前記第１乃至第３のシリコン膜のそれぞれの一端に電気的に接続されたp型シリコン電極と、
前記第１乃至第３のシリコン膜のそれぞれの他端に電気的に接続されたｎ型シリコン電極と、を有し、
前記第１のシリコン膜と前記ｐ型および前記ｎ型シリコン電極とを具備してなる第１の素子と、前記第２のシリコン膜と前記ｐ型および前記ｎ型シリコン電極とを具備してなる第２の素子と、前記第３のシリコン膜と前記ｐ型および前記ｎ型シリコン電極とを具備してなる第３の素子とを少なくとも含んで１つの画素を構成し、
前記第１乃至３の膜厚が、それぞれ異なり、
前記第１乃至３のシリコン膜のいずれもが、非晶質または多結晶構造であり、
前記第１乃至３のシリコン膜は、いずれか一つの膜厚が赤色発光を生じる１．５ｎｍ以上で２．５ｎｍ以下であり、いずれか一つの膜厚が緑色発光を生じる１．０ｎｍ以上で２．０ｎｍ以下であり、いずれか一つの膜厚が青色発光を生じる０．５ｎｍ以上で１．５ｎｍ以下であることを特徴とする半導体装置。 - 前記ｐ型シリコン電極、または前記ｎ型シリコン電極が、電界効果トランジスタに接続されていることを特徴とする請求項１に記載の半導体装置。
- 前記第１乃至第３のシリコン膜から発光する光を検知する素子と、
前記光の波長が所定値よりずれていた際に、前記第１乃至第３の素子に印加する電圧を調整する制御素子とを有することを特徴とする請求項１記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008003029A JP5059628B2 (ja) | 2008-01-10 | 2008-01-10 | 半導体装置 |
| TW097142406A TWI388055B (zh) | 2008-01-10 | 2008-11-03 | 半導體裝置 |
| US12/318,452 US8089067B2 (en) | 2008-01-10 | 2008-12-30 | Semiconductor device |
| KR1020090001549A KR101060024B1 (ko) | 2008-01-10 | 2009-01-08 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008003029A JP5059628B2 (ja) | 2008-01-10 | 2008-01-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009164514A JP2009164514A (ja) | 2009-07-23 |
| JP5059628B2 true JP5059628B2 (ja) | 2012-10-24 |
Family
ID=40849857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008003029A Expired - Fee Related JP5059628B2 (ja) | 2008-01-10 | 2008-01-10 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8089067B2 (ja) |
| JP (1) | JP5059628B2 (ja) |
| KR (1) | KR101060024B1 (ja) |
| TW (1) | TWI388055B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101999970B1 (ko) | 2008-09-19 | 2019-07-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8759917B2 (en) * | 2010-01-04 | 2014-06-24 | Samsung Electronics Co., Ltd. | Thin-film transistor having etch stop multi-layer and method of manufacturing the same |
| KR101407209B1 (ko) * | 2010-10-07 | 2014-06-16 | 포항공과대학교 산학협력단 | 미세 패턴 형성 방법 및 이를 이용한 미세 채널 트랜지스터 및 미세 채널 발광트랜지스터의 형성방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4071360B2 (ja) * | 1997-08-29 | 2008-04-02 | 株式会社東芝 | 半導体装置 |
| JP2002009328A (ja) * | 2000-06-21 | 2002-01-11 | Mitsutoyo Corp | 受光素子アレイ及びその製造方法 |
| US6633068B2 (en) * | 2001-05-10 | 2003-10-14 | Industrial Technology Research Institute | Low-noise silicon controlled rectifier for electrostatic discharge protection |
| AUPR534201A0 (en) | 2001-05-30 | 2001-06-21 | Unisearch Limited | High efficiency silicon light emitting device |
| JP3679771B2 (ja) * | 2002-03-19 | 2005-08-03 | 三洋電機株式会社 | 光起電力装置、及び光起電力装置の製造方法 |
| TW200501456A (en) * | 2003-04-23 | 2005-01-01 | Hoya Corp | Light-emitting diode |
| EP1677364A1 (fr) * | 2004-12-30 | 2006-07-05 | St Microelectronics S.A. | Capteur de lumière situé au-dessus d'un circuit intégré |
| JP5003013B2 (ja) * | 2006-04-25 | 2012-08-15 | 株式会社日立製作所 | シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。 |
| JP5147230B2 (ja) * | 2006-12-26 | 2013-02-20 | 三洋電機株式会社 | 半導体基板の割断装置及び太陽電池モジュールの製造方法 |
| US20090130827A1 (en) * | 2007-11-02 | 2009-05-21 | Soo Young Choi | Intrinsic amorphous silicon layer |
-
2008
- 2008-01-10 JP JP2008003029A patent/JP5059628B2/ja not_active Expired - Fee Related
- 2008-11-03 TW TW097142406A patent/TWI388055B/zh not_active IP Right Cessation
- 2008-12-30 US US12/318,452 patent/US8089067B2/en not_active Expired - Fee Related
-
2009
- 2009-01-08 KR KR1020090001549A patent/KR101060024B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009164514A (ja) | 2009-07-23 |
| US8089067B2 (en) | 2012-01-03 |
| TWI388055B (zh) | 2013-03-01 |
| US20090179200A1 (en) | 2009-07-16 |
| KR101060024B1 (ko) | 2011-08-29 |
| KR20090077706A (ko) | 2009-07-15 |
| TW200943545A (en) | 2009-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275360A (zh) | 有机发光显示装置 | |
| US10692941B2 (en) | Organic light emitting diode display | |
| WO2014201712A1 (zh) | 一种发光器件、显示面板及其制造方法 | |
| JP2009245747A (ja) | 有機発光表示装置 | |
| US20220149315A1 (en) | Nano-objects for purcell enhancement, out-coupling and engineering radiation pattern | |
| TW201318240A (zh) | 發光裝置、顯示裝置、及照明裝置 | |
| Li et al. | 80‐1: Invited Paper: Developing AMQLED technology for display applications | |
| TW201027480A (en) | Connected display pixel drive chiplets | |
| KR20150098576A (ko) | 유기 el 표시 장치 | |
| JP2007011063A (ja) | 有機エレクトロルミネッセンス表示装置 | |
| JP5059628B2 (ja) | 半導体装置 | |
| US11991892B2 (en) | Organic electroluminescent devices containing a near-infrared down-conversion layer | |
| US20040144988A1 (en) | Active matric display device including polycrystalline silicon thin film transistor and manufacturing method of the same | |
| US11145692B2 (en) | Hybrid wearable organic light emitting diode (OLED) illumination devices | |
| US20180315945A1 (en) | Charge generation layer, tandem oled device and display screen | |
| KR20170112894A (ko) | 유기 발광 표시 장치 | |
| KR100825384B1 (ko) | 백색 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| KR100482328B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| JP2016197697A (ja) | 表示装置、及び、表示装置の製造方法 | |
| KR100864758B1 (ko) | 풀 컬러 유기 전기 발광 소자 | |
| WO2006041189A1 (en) | Organic electroluminescent device and display apparatus using the same | |
| JP2016528664A (ja) | エレクトロルミネセントデバイス | |
| US20240172462A1 (en) | Organic electroluminescent devices | |
| JP2000340359A (ja) | 有機ｅｌ素子の駆動装置および有機ｅｌ表示装置 | |
| CN103943754A (zh) | 一种电致发光器件及其制备方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |