[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5045613B2 - Power module substrate and manufacturing method thereof - Google Patents

Power module substrate and manufacturing method thereof Download PDF

Info

Publication number
JP5045613B2
JP5045613B2 JP2008215848A JP2008215848A JP5045613B2 JP 5045613 B2 JP5045613 B2 JP 5045613B2 JP 2008215848 A JP2008215848 A JP 2008215848A JP 2008215848 A JP2008215848 A JP 2008215848A JP 5045613 B2 JP5045613 B2 JP 5045613B2
Authority
JP
Japan
Prior art keywords
metal plate
power module
module substrate
plating film
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008215848A
Other languages
Japanese (ja)
Other versions
JP2010050415A (en
Inventor
敏之 長瀬
和明 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2008215848A priority Critical patent/JP5045613B2/en
Publication of JP2010050415A publication Critical patent/JP2010050415A/en
Application granted granted Critical
Publication of JP5045613B2 publication Critical patent/JP5045613B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Ceramic Products (AREA)

Description

本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板及びその製造方法に関する。   The present invention relates to a power module substrate used in a semiconductor device that controls a large current and a high voltage, and a method for manufacturing the same.

一般に、半導体素子の中でも電力供給のためのパワーモジュールは発熱量が比較的高いため、このパワーモジュール用基板としては、例えば特許文献1及び特許文献2に示されるように、セラミックス基板の両面に金属板をろう付け接合し、その表面側の金属板にエッチング処理によって所望パターンの回路を形成したものが用いられている。
この場合、特許文献1記載のパワーモジュール用基板では、AlN、Al、Si、SiC等からなるセラミックス基板上にアルミニウム板がAl−Si系等のろう材を介して接合されており、一方、特許文献2記載のパワーモジュール用基板では、AlNのセラミックス基板に銅板がTi−Ag−Cuのろう材によって接合されている。また、いずれのパワーモジュール用基板も、回路パターンが形成された金属板(表面側の金属板)よりも裏面側の金属板の方を厚く形成しており、これにより、回路パターンを形成したときの応力解放に伴って生じるおそれのある反りを防止するようにしている。
In general, a power module for supplying power among semiconductor elements has a relatively high calorific value, and as a power module substrate, for example, as shown in Patent Document 1 and Patent Document 2, metal is formed on both surfaces of a ceramic substrate. A plate in which a circuit having a desired pattern is formed on a metal plate on the surface side by etching is used.
In this case, in the power module substrate described in Patent Document 1, an aluminum plate is bonded to a ceramic substrate made of AlN, Al 2 O 3 , Si 3 N 4 , SiC, or the like via an Al—Si based brazing material. On the other hand, in the power module substrate described in Patent Document 2, a copper plate is bonded to an AlN ceramic substrate by a brazing material of Ti—Ag—Cu. In addition, each power module substrate is formed so that the metal plate on the back side is thicker than the metal plate (surface side metal plate) on which the circuit pattern is formed. Warping that may occur with the release of stress is prevented.

特開2004−356502号公報JP 2004-356502 A 特開平5−170564号公報JP-A-5-170564

ところで、このようなパワーモジュール用基板を製造する場合、エッチング処理による回路パターン形成の前に、セラミックス基板の両面に金属板をろう付け接合することが行われる。このろう付け工程は、セラミックス基板の両面に例えばろう材箔を介在させて両金属板を当接させ、これらを加圧した状態で加熱する処理となる。このため、両特許文献記載のパワーモジュール用基板のように、セラミックス基板の両面の金属板の板厚が異なっていると、最終製品では反りが防止されるものの、ろう付け接合後の中間体に表面側を凸とする反りが発生し易い。   By the way, when manufacturing such a power module substrate, a metal plate is brazed and bonded to both surfaces of the ceramic substrate before forming a circuit pattern by etching. This brazing step is a process in which both metal plates are brought into contact with both surfaces of the ceramic substrate, for example, with a brazing material foil interposed therebetween, and heated in a pressurized state. For this reason, if the plate thickness of the metal plates on both sides of the ceramic substrate is different as in the power module substrates described in both patent documents, warping is prevented in the final product, but in the intermediate after brazing and joining Warpage with a convex surface is likely to occur.

この場合、回路パターンを形成して最終製品とする際には、表面側の金属板に所望パターンにレジスト膜をスクリーン印刷した後にエッチング処理が施される。このときに、その前段階のろう付け工程後の中間体に反りが生じていると、レジスト膜が正確に印刷されないという不具合が生じる。また、このレジスト膜をスクリーン印刷する際に、セラミックス基板が反りを押し戻すようにスキージで押圧されるので、割れ等が生じるおそれもある。   In this case, when a circuit pattern is formed to obtain a final product, an etching process is performed after screen-printing a resist film in a desired pattern on a metal plate on the front side. At this time, if the intermediate body after the previous brazing process is warped, there is a problem that the resist film is not printed accurately. Further, when this resist film is screen-printed, the ceramic substrate is pressed with a squeegee so as to push back the warp, so that there is a possibility that cracking or the like may occur.

本発明は、このような事情に鑑みてなされたものであって、最終製品だけでなく、レジスト膜印刷時にも反りのない状態とする、あるいは、必要に応じて若干の反りを生じさせるなどの反りを制御したパワーモジュール用基板及びその製造方法の提供を目的とする。   The present invention has been made in view of such circumstances, such as a state in which there is no warp not only when the final product is printed but also when a resist film is printed, or a slight warp is caused as necessary. An object of the present invention is to provide a power module substrate in which warpage is controlled and a method for manufacturing the same.

本発明に係るパワーモジュール用基板は、セラミックス基板の表裏両面に金属板がろう付け接合されるとともに、その表面側の金属板に回路パターンが形成されてなるパワーモジュール用基板であって、前記表面側の金属板が純アルミニウム若しくはアルミニウム合金からなり、裏面側の金属板が純度99.0質量%以上の純アルミニウムからなり、前記表面側の金属板と前記裏面側の金属板がほぼ同じ厚さに設定され、両金属板のうちの前記表面側の金属板の表面のみに、内部応力を圧縮応力とした厚さ4μm〜6μmの反り制御用Ni−P無電解めっき被膜が形成されていることを特徴とする。 The power module substrate according to the present invention, together with the metal plate on both surfaces of the ceramic substrate is brazed, a power module substrate on which a circuit pattern is formed on the metal plate of the surface side, the surface The metal plate on the side is made of pure aluminum or an aluminum alloy, the metal plate on the back side is made of pure aluminum having a purity of 99.0% by mass or more, and the metal plate on the front side and the metal plate on the back side are almost the same thickness is set to only the surface of the front Symbol surface side of the metal plate of the two metal plates, Ni-P electroless plating film for warpage thickness control 4μm~6μm in which the internal stress and the compression stress is formed It is characterized by that.

すなわち、反り制御用めっき被膜を形成することにより、該めっき被膜を形成した面に圧縮応力を付与することができる。これにより、このめっき被膜を形成する前の段階で裏面側を凹とするように反りが生じている場合には、この反り制御用めっき被膜を表面側に形成することにより、その反りを矯正してフラットにすることができる。また、このめっき被膜を形成する前の段階で反りのないフラットな状態である場合には、反り制御用めっき被膜を形成して、裏面側を若干の凸とするように反りを生じさせることもできる That is, by forming a warp controlling plating film, a compressive stress can be applied to the surface on which the plating film is formed. As a result, if warping occurs so that the back side is concave in the stage before forming this plating film, this warpage control plating film is formed on the surface side to correct the warpage. Can be made flat. In addition, when the flat state without warping is formed before the plating film is formed, a warp control plating film may be formed to cause the back surface to be slightly convex. I can .

のパワーモジュール用基板では、表裏両面の金属板がほぼ同一厚さであるので、ろう付け接合した後の段階では反りは生じない。したがって、フラットな状態でレジスト印刷することができる。ただ、エッチング処理後には、パターン形成によって削除された分、応力解放されるので、若干の反りが生じるものの、その後の反り制御用めっき被膜形成により、反りを矯正して最終製品をフラットな状態とすることができる。 In the power module substrate of this, since the front and back surfaces of the metal plate is substantially the same thickness, no warpage at the stage after the joining brazing. Therefore, resist printing can be performed in a flat state. However, after the etching process, the stress is released by the amount deleted by the pattern formation, so some warping occurs, but the warping is corrected and the final product is made flat by the subsequent warp control plating film formation. can do.

本発明に係るパワーモジュール用基板において、前記裏面側を凸とするように反りが生じている構成としてもよい。
このパワーモジュール用基板は、裏面側にヒートシンク等を当接させて組み立てる場合に、その裏面側の凸面を接触させながら反りを戻すように押圧することになるので、ヒートシンク等との間に隙間を形成することなく密接状態に組み立てることができる。
The power module substrate according to the present invention may have a configuration in which warpage occurs so that the back surface side is convex.
When assembling this power module substrate with a heat sink or the like coming into contact with the back surface, the back surface is pressed so as to return the warp while contacting the convex surface on the back surface. Can be assembled closely without forming.

そして、本発明に係るパワーモジュール用基板の製造方法は、セラミックス基板の表裏両面にほぼ同じ厚さからなる金属板がろう付け接合されるとともに、その表面側の金属板に回路パターンが形成されてなるパワーモジュール用基板の製造方法であって、前記セラミックス基板の表面に純アルミニウム若しくはアルミニウム合金からなる金属板を、裏面に純度99.0質量%以上の純アルミニウム金属板を、それぞれろう付け接合し、前記表面側の金属板に回路パターンを形成した後、両金属板のうちの前記表面側の金属板の表面のみに、内部応力を圧縮応力とした厚さ4μm〜6μmの反り制御用Ni−P無電解めっき被膜を形成することを特徴とする。 In the method for manufacturing a power module substrate according to the present invention, a metal plate having substantially the same thickness is brazed to both the front and back surfaces of the ceramic substrate, and a circuit pattern is formed on the metal plate on the surface side. A power module substrate manufacturing method comprising the steps of brazing a metal plate made of pure aluminum or an aluminum alloy on the surface of the ceramic substrate and a pure aluminum metal plate having a purity of 99.0% by mass or more on the back surface. after forming a circuit pattern on the metal plate of the surface side, before SL only on the surface of the surface side of the metal plate, Ni for warpage thickness control 4μm~6μm in which the internal stress and the compression stress of the two metal plates A -P electroless plating film is formed.

本発明によれば、反り制御用めっき被膜を形成したことにより、このめっき被膜を形成する前の段階で裏面側を凹とするように反りが生じている場合には、表面側への反り制御用めっき被膜の形成によってフラットにすることができ、また、めっき被膜形成前の段階で反りのないフラットな状態である場合には、裏面側を若干の凸とするように反りを生じさせることができるなど、所望の形状のものを得ることができる。このため、最終製品をフラットにすることができるだけでなく、レジスト膜印刷時にも反りのない状態とすることが可能であり、生産性の向上を図ることができる。   According to the present invention, when the warp control plating film is formed, the warp control to the front surface side occurs when the back surface side is warped in the stage before the plating film is formed. It can be flattened by forming a plating film, and when it is in a flat state without warping before the plating film is formed, it can cause warping so that the back side is slightly convex. The desired shape can be obtained. For this reason, it is possible not only to flatten the final product, but also to have a state without warping during printing of the resist film, so that productivity can be improved.

以下、本発明の実施形態を図面を参照しながら説明する。
図1は、本発明の第1実施形態のパワーモジュール用基板を用いたパワーモジュールの全体構成について示している。この図1に示されるパワーモジュール1は、セラミックス基板2を有するパワーモジュール用基板3と、該パワーモジュール用基板3の表面に搭載された半導体チップ等の電子部品4と、パワーモジュール用基板3の裏面に接合されるヒートシンク5とから構成されている。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows the overall configuration of a power module using the power module substrate according to the first embodiment of the present invention. A power module 1 shown in FIG. 1 includes a power module substrate 3 having a ceramic substrate 2, an electronic component 4 such as a semiconductor chip mounted on the surface of the power module substrate 3, and a power module substrate 3. It is comprised from the heat sink 5 joined to the back surface.

パワーモジュール用基板3は、セラミックス基板2の表面側に電子部品4を搭載するための回路層用金属板6が積層され、セラミックス基板2の裏面側に放熱層用金属板7が積層され、この放熱層用金属板7にヒートシンク5が取り付けられる構成である。
また、セラミックス基板2は、例えばAlN(窒化アルミニウム)、Si(窒化珪素)等の窒化物系セラミックス、若しくはAl(アルミナ)等の酸化物系セラミックスを母材として形成されている。回路層用金属板6は、純アルミニウム若しくはアルミニウム合金により形成され、放熱層用金属板7は、純度99.0wt%以上の純アルミニウムにより形成されている。また、この第1実施形態では、これら両金属板6,7は同一厚さに形成されている。
In the power module substrate 3, a circuit layer metal plate 6 for mounting the electronic component 4 is laminated on the front surface side of the ceramic substrate 2, and a heat dissipation layer metal plate 7 is laminated on the back surface side of the ceramic substrate 2. The heat sink 5 is attached to the metal plate 7 for heat dissipation layer.
Further, the ceramic substrate 2 is formed using, for example, a nitride ceramic such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), or an oxide ceramic such as Al 2 O 3 (alumina) as a base material. Yes. The circuit layer metal plate 6 is made of pure aluminum or an aluminum alloy, and the heat dissipation layer metal plate 7 is made of pure aluminum having a purity of 99.0 wt% or more. Moreover, in this 1st Embodiment, these both metal plates 6 and 7 are formed in the same thickness.

また、これらセラミックス基板2、回路層用金属板6、放熱層用金属板7の相互間はろう付けによって接合されており、そのろう材としては、Al−Si系、Al−Ge系、Al−Cu系、Al−Mg系またはAl−Mn系等が使用される。
両金属板6,7のうち、回路層用金属板6には、エッチング処理がされて所望の回路パターンが形成されている。また、この回路層用金属板6は、その表面にめっき被膜8が形成されている。このめっき被膜の材料としてはニッケルが好適であり、無電解めっきによる場合はNi−1〜13wt%PやNi−0.5wt%B等、電解めっきによる場合は純Ni等が用いられる。
The ceramic substrate 2, the circuit layer metal plate 6, and the heat dissipation layer metal plate 7 are joined to each other by brazing. As the brazing material, Al-Si, Al-Ge, Al- Cu-based, Al-Mg-based, Al-Mn-based, or the like is used.
Of the two metal plates 6, 7, the circuit layer metal plate 6 is etched to form a desired circuit pattern. Further, the metal plate 6 for circuit layer has a plating film 8 formed on the surface thereof. Nickel is suitable as a material for the plating film, and Ni-1 to 13 wt% P and Ni-0.5 wt% B are used when electroless plating is used, and pure Ni is used when electrolytic plating is used.

そして、回路層用金属板6の上に、Sn−Ag−Cu系、Zn−Al系若しくはPb−Sn系等のはんだ材によって電子部品4が接合される。図中符号9がそのはんだ接合層を示す。なお、電子部品4と回路層用金属板6の端子部との間は、アルミニウムからなるボンディングワイヤ(図示略)により接続される。
一方、ヒートシンク5は、アルミニウム合金の押し出し成形によって形成され、その長さ方向に沿って冷却水を流通させるための多数の流路10が形成されており、セラミックス基板2との間はろう付け、はんだ付け、ボルト等によって接合される。
And the electronic component 4 is joined on the metal plate 6 for circuit layers by solder materials, such as Sn-Ag-Cu type, Zn-Al type, or Pb-Sn type. Reference numeral 9 in the drawing indicates the solder joint layer. The electronic component 4 and the terminal portion of the circuit layer metal plate 6 are connected by a bonding wire (not shown) made of aluminum.
On the other hand, the heat sink 5 is formed by extrusion molding of an aluminum alloy, and is formed with a number of flow paths 10 for circulating cooling water along the length direction thereof. Joined by soldering, bolts, etc.

次に、このような構成のパワーモジュール1に使用されているパワーモジュール用基板3の製造方法について説明する。
まず、セラミックス基板2を製作し、そのセラミックス基板2の両面にろう材箔(図示略)を介在させて同一面積及び同一厚さの回路層用金属板6及び放熱層用金属板7を積層する。そして、これら積層体を不活性ガス雰囲気、還元ガス雰囲気又は真空雰囲気において積層方向に加圧した状態で加熱し、ろう材箔を溶融させることによって、図2(a)に示すように回路層用金属板6及び放熱層用金属板7をそれぞれセラミックス基板2に接合する。
このろう付けにより両金属板6,7を接合した状態では、これら両金属板6,7が同一厚さ(T=T)であるので、反りは生じない。
Next, a method for manufacturing the power module substrate 3 used in the power module 1 having such a configuration will be described.
First, a ceramic substrate 2 is manufactured, and a circuit layer metal plate 6 and a heat dissipation layer metal plate 7 having the same area and the same thickness are laminated on both surfaces of the ceramic substrate 2 with a brazing material foil (not shown) interposed therebetween. . Then, these laminates are heated in an inert gas atmosphere, a reducing gas atmosphere or a vacuum atmosphere in a state of being pressurized in the lamination direction, and the brazing material foil is melted, whereby a circuit layer as shown in FIG. The metal plate 6 and the heat dissipation layer metal plate 7 are joined to the ceramic substrate 2 respectively.
In the state in which the two metal plates 6 and 7 are joined by this brazing, since both the metal plates 6 and 7 have the same thickness (T 1 = T 2 ), no warp occurs.

次に、回路層用金属板6の上に図2(a)に鎖線で示したように所望パターンのレジスト膜Rを印刷する。このときは、回路層用金属板6の表面はフラットな状態であるので、レジスト膜Rの印刷を容易にすることができるとともに、スクリーン印刷時のスキージによる押圧で変形することもない。
レジスト膜Rを印刷したら、回路層用金属板6をエッチング処理して回路パターンを形成する。この回路パターンの形成後は、回路層用金属板6の面積がエッチング処理によって削減され、その削減された部分の応力が解放されることから、その分、図2(b)に示すように、回路層用金属板6側、つまり表面側を凸とするように反りが生じる。
Next, a resist film R having a desired pattern is printed on the circuit layer metal plate 6 as indicated by a chain line in FIG. At this time, since the surface of the circuit layer metal plate 6 is flat, the resist film R can be easily printed and is not deformed by pressing with a squeegee during screen printing.
After printing the resist film R, the circuit layer metal plate 6 is etched to form a circuit pattern. After the circuit pattern is formed, the area of the circuit layer metal plate 6 is reduced by the etching process, and the stress of the reduced part is released. Therefore, as shown in FIG. Warpage occurs so that the circuit layer metal plate 6 side, that is, the surface side is convex.

次に、この回路層用金属板6の表面に無電解めっきによりめっき被膜8を形成する。このめっき被膜8は、内部応力が圧縮応力となるので、図2(b)に示す反りを戻すようにパワーモジュール用基板3の表面側に圧縮応力を作用させることにより、図1に示すようにパワーモジュール用基板3をフラットにするのである。   Next, the plating film 8 is formed on the surface of the circuit layer metal plate 6 by electroless plating. Since the internal stress of the plating film 8 is a compressive stress, as shown in FIG. 1, by applying a compressive stress to the surface side of the power module substrate 3 so as to return the warpage shown in FIG. The power module substrate 3 is made flat.

このように製造されるパワーモジュール用基板3では、セラミックス基板2の両面の金属板6,7を同一厚さとしたことにより、これら両金属板6,7のろう付け接合後は図2(a)に示すようにフラットな状態とすることができ、その後のレジスト膜Rの印刷作業を容易かつ正確に行うことができる。また、エッチング処理によって若干の反りが生じるが、その後のめっき処理によって最終製品をフラットに仕上げることができる。
すなわち、この第1実施形態の場合、回路層用金属板6の表面に形成しためっき被膜8が反り制御用めっき被膜とされる。めっき被膜8の厚さとしては、例えばNi−Pの無電解めっき被膜の場合、4〜6μmとされる。めっき被膜中の圧縮応力については、例えばX線回析を利用した応力測定法を用いて測定することができる。
In the power module substrate 3 manufactured in this way, the metal plates 6 and 7 on both sides of the ceramic substrate 2 have the same thickness, and therefore, after the metal plates 6 and 7 are brazed and joined, FIG. As shown in FIG. 2, the flat state can be obtained, and the subsequent printing operation of the resist film R can be easily and accurately performed. Moreover, although some curvature arises by an etching process, a final product can be finished flat by a subsequent plating process.
That is, in the case of the first embodiment, the plating film 8 formed on the surface of the circuit layer metal plate 6 is used as a warp control plating film. The thickness of the plating film 8 is, for example, 4 to 6 μm in the case of a Ni—P electroless plating film. The compressive stress in the plating film can be measured using, for example, a stress measurement method using X-ray diffraction.

なお、このパワーモジュール用基板3は前述したように電子部品4がはんだ付けされるが、従来例のパワーモジュール用基板であると、その前段階で生じていた反りがはんだ付け時の熱によって助長され、さらに大きい反りとなる。本実施形態のパワーモジュール用基板3の場合は、反りのないフラットな状態であり、はんだ付け時に加熱されても、フラットな状態を維持することができ、電子部品4の接合信頼性を高めることができる。   The power module substrate 3 is soldered with the electronic component 4 as described above. However, when the power module substrate is a conventional power module substrate, the warp generated in the previous stage is promoted by heat during soldering. And the warping is even greater. In the case of the power module substrate 3 of the present embodiment, it is in a flat state without warping, and even when heated during soldering, the flat state can be maintained and the bonding reliability of the electronic component 4 is improved. Can do.

図3は本発明の第2実施形態を示している。この第2実施形態のパワーモジュール用基板21は、図3(a)に最終製品を示したように、セラミックス基板2の両面に同一厚さの金属板6,7がろう付け接合されている点は第1実施形態と同様であるが、セラミックス基板2の両面の金属板6,7のいずれにもめっき被膜22,23が形成されており、これらめっき被膜22,23は、回路層用金属板6のめっき被膜22膜厚tの方が放熱層用金属板7のめっき被膜23の膜厚tよりも厚く形成された構成とされている。 FIG. 3 shows a second embodiment of the present invention. In the power module substrate 21 of the second embodiment, as shown in the final product in FIG. 3A, metal plates 6 and 7 having the same thickness are brazed and joined to both surfaces of the ceramic substrate 2. Is the same as that of the first embodiment, but the plating films 22 and 23 are formed on both of the metal plates 6 and 7 on both sides of the ceramic substrate 2, and these plating films 22 and 23 are the metal plates for circuit layers. 6, the thickness t 1 of the plating film 22 is formed to be thicker than the thickness t 2 of the plating film 23 of the metal plate 7 for heat dissipation layer.

このパワーモジュール用基板21を製造する場合、両面に同一厚さの金属板6,7をろう付け接合して、その表面側の回路層用金属板6にエッチング処理によって回路パターンを形成するまでの工程は、第1実施形態の図2(a)、図2(b)に示す工程と同様である。そして、これら金属板6,7に図3(b)に示すように無電解めっきによって無電解めっき被膜22A,23を形成する。これら無電解めっき被膜22A,23は同一厚さに形成される。次に、表面側の回路層用金属板6に対して選択的に電解めっき処理を施すことにより、該回路層用金属板6の無電解めっき被膜22Aの上に電解めっき被膜22Bを形成する。これにより、この電解めっき被膜22Bの分、図3(a)に示すように回路層用金属板6のめっき被膜22膜厚tの方が放熱層用金属板7のめっき被膜23の膜厚tよりも厚く形成されるのである。そして、厚くなった電解めっき被膜22Bの分、回路層用金属板6側の圧縮応力が放熱層用金属板7側より大きくなり、図2(b)に示す例と同様に回路層用金属板6側を凸とするように生じていた反りが戻されて、フラットなパワーモジュール用基板21に仕上げられる。 When the power module substrate 21 is manufactured, the metal plates 6 and 7 having the same thickness are brazed and joined to both surfaces, and the circuit pattern is formed on the circuit layer metal plate 6 on the surface side by etching. The process is the same as the process shown in FIGS. 2A and 2B of the first embodiment. Then, electroless plating films 22A and 23 are formed on these metal plates 6 and 7 by electroless plating as shown in FIG. These electroless plating films 22A and 23 are formed to have the same thickness. Next, the electrolytic plating film 22B is formed on the electroless plating film 22A of the circuit layer metal plate 6 by selectively performing an electrolytic plating process on the circuit layer metal plate 6 on the surface side. Accordingly, the film thickness of the electroplating minute film 22B, FIG plating film 22 thickness t 1 of it is the heat dissipation layer for the metal plate 7 of the plated film 23 of the circuit layer metal plate 6 as shown in (a) than it is thicker than t 2. Then, the compressive stress on the side of the metal plate for circuit layer 6 becomes larger than that on the side of the metal plate for heat radiation layer by the thickened electroplating film 22B, and the metal plate for circuit layer is similar to the example shown in FIG. The warp generated so that the 6 side is convex is returned and finished to a flat power module substrate 21.

この第2実施形態の場合、回路層用金属板6の表面に形成した厚肉のめっき被膜22、もしくは無電解めっき被膜22Aの上に積層された電解めっき被膜22Bが反り制御用めっき被膜とされる。この場合の両めっき被膜22,23の厚さは、例えばNi−Pの無電解めっき被膜で放熱層用金属板7のめっき被膜23が1〜3μm、回路層用金属板6のめっき被膜22が5〜9μmとされる。   In the case of the second embodiment, the thick plating film 22 formed on the surface of the circuit layer metal plate 6 or the electroplating film 22B laminated on the electroless plating film 22A is used as the warp control plating film. The In this case, the thicknesses of the plating films 22 and 23 are, for example, a Ni-P electroless plating film, the plating film 23 of the heat dissipation layer metal plate 7 is 1 to 3 μm, and the plating film 22 of the circuit layer metal plate 6. 5 to 9 μm.

図4は本発明の第3実施形態を示している。この第3実施形態のパワーモジュール用基板31においても、セラミックス基板2の両面に同一厚さの金属板6,7がろう付け接合されている点は第1及び第2実施形態と同様である。また、この第3実施形態でも、セラミックス基板2の両面の金属板6,7のいずれにもめっき被膜32,33が形成されているが、回路層用金属板6のめっき被膜32の方が放熱層用金属板7のめっき被膜33よりも大きい面積で形成された構成とされている。例えば、両めっき被膜32,33ともNi−Pの無電解めっき被膜で5μmの膜厚の場合、回路層用金属板6のめっき被膜32の総面積に対して、放熱層用金属板7のめっき被膜33が70%の面積とされる。   FIG. 4 shows a third embodiment of the present invention. The power module substrate 31 of the third embodiment is also the same as the first and second embodiments in that the metal plates 6 and 7 having the same thickness are brazed to both surfaces of the ceramic substrate 2. Also in the third embodiment, the plating films 32 and 33 are formed on both the metal plates 6 and 7 on both surfaces of the ceramic substrate 2, but the plating film 32 of the circuit layer metal plate 6 radiates heat. The layer metal plate 7 is formed to have a larger area than the plating film 33. For example, when both plating films 32 and 33 are Ni-P electroless plating films having a thickness of 5 μm, the plating of the heat radiation layer metal plate 7 is performed with respect to the total area of the plating film 32 of the circuit layer metal plate 6. The area of the coating 33 is 70%.

すなわち、図2(a)、図2(b)で示す例と同様にしてセラミックス基板2の両面に金属板6,7をろう付け接合して、回路パターンをエッチングした後、裏面側の放熱層用金属板7に部分的にマスキングして、両面に無電解めっき処理を施すことにより、回路層用金属板7のめっき被膜32を放熱層用金属板7のめっき被膜33よりも大きい面積で形成するものである。このため、回路層用金属板6側の圧縮応力が放熱層用金属板7側より大きくなり、第2実施形態の場合と同様に、図2(b)に示す例と同様に生じていた反りが戻されて、フラットなパワーモジュール用基板31に仕上げられる。
この第3実施形態の場合、回路層用金属板6の表面に形成した面積の大きいめっき被膜32が反り制御用めっき被膜とされる。
That is, similar to the example shown in FIGS. 2A and 2B, the metal plates 6 and 7 are brazed and bonded to both surfaces of the ceramic substrate 2, the circuit pattern is etched, and then the heat radiation layer on the back side. The plating film 32 of the circuit layer metal plate 7 is formed in a larger area than the plating film 33 of the heat dissipation layer metal plate 7 by partially masking the metal plate 7 for application and performing electroless plating treatment on both sides. To do. For this reason, the compressive stress on the circuit layer metal plate 6 side becomes larger than that on the heat dissipation layer metal plate 7 side, and the warp generated in the same manner as in the example shown in FIG. Is returned to a flat power module substrate 31.
In the case of this third embodiment, the plating film 32 having a large area formed on the surface of the circuit layer metal plate 6 is used as a warp control plating film.

図5は本発明の第4実施形態を示している。この第4実施形態のパワーモジュール用基板41は、部材構成としては第1実施形態と同様であるが、回路層用金属板6に形成しためっき被膜42の圧縮応力によって、裏面側である放熱層用金属板7側が凸となるように若干の反りが生じた状態とされている。つまり、この回路層用金属板6の表面に形成しためっき被膜42が反り制御用めっき被膜とされるものである。   FIG. 5 shows a fourth embodiment of the present invention. The power module substrate 41 of the fourth embodiment has the same member configuration as that of the first embodiment. However, the heat radiation layer on the back side is formed by the compressive stress of the plating film 42 formed on the circuit layer metal plate 6. A slight warp is generated so that the metal plate 7 side is convex. That is, the plating film 42 formed on the surface of the circuit layer metal plate 6 serves as a warp control plating film.

そして、このパワーモジュール用基板41をヒートシンク5に取り付ける際に、凸面側をヒートシンク5に当接させ、図5(a)の矢印で示すように、その反りを戻すようにパワーモジュール用基板41を変形させながら、図5(b)に示すようにパワーモジュール用基板41をフラットにしてねじ43によりヒートシンク5に固定される。したがって、パワーモジュール用基板41の放熱層用金属板7がヒートシンク5に圧接され、これらの間に隙間が生じることを防止することができ、パワーモジュール用基板41からヒートシンク5へ速やかに熱伝達されるので、放熱効果を高めることができる。
なお、このパワーモジュール用基板41の製造過程において、図2(a)に示す例のように両金属板6,7をろう付け接合した状態ではフラットであること、そのために図2(b)に示す例のように回路層用金属板6にパターンを形成した状態では回路層用金属板6側に凸となるように若干の反りが生じていることは、上記各実施形態の場合と同様である。
When the power module substrate 41 is attached to the heat sink 5, the convex side is brought into contact with the heat sink 5, and the power module substrate 41 is returned so as to return its warp as shown by an arrow in FIG. While being deformed, the power module substrate 41 is flattened and fixed to the heat sink 5 with screws 43 as shown in FIG. Accordingly, it is possible to prevent the heat radiation layer metal plate 7 of the power module substrate 41 from being pressed into contact with the heat sink 5 and to prevent a gap from being formed between them, and heat is quickly transferred from the power module substrate 41 to the heat sink 5. Therefore, the heat dissipation effect can be enhanced.
In the process of manufacturing the power module substrate 41, the two metal plates 6 and 7 are flat as shown in the example shown in FIG. In the state where the pattern is formed on the circuit layer metal plate 6 as in the example shown, the slight warpage is generated so as to protrude toward the circuit layer metal plate 6 as in the above embodiments. is there.

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
例えば、両金属板の厚さは、ろう付け接合後のレジスト膜の印刷がフラットな状態でできれば、必ずしも厳密に同一寸法でなくてもよく、ほぼ同一のものであればよい。
また、めっき被膜は、後工程で電子部品のはんだ付け等が予定される場合や耐腐食性が要求される場合は、ニッケルめっきが好適であるが、はんだ付けがなされない場合等には他の材料を用いてもよい。
As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.
For example, the thicknesses of the two metal plates do not necessarily have to be exactly the same as long as the resist film after brazing can be printed in a flat state, and may be the same as each other.
In addition, the plating film is suitable for nickel plating when the soldering of electronic parts is planned in the later process or when corrosion resistance is required, but other cases such as when soldering is not performed. Materials may be used.

本発明の第1実施形態のパワーモジュール用基板を用いたパワーモジュールの全体構成例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the example of whole structure of the power module using the board | substrate for power modules of 1st Embodiment of this invention. 図1のパワーモジュール用基板を製造する過程を工程順に示したもので、(a)がセラミックス基板の両面に金属板をろう付け接合した後の状態を示す縦断面図、(b)が回路層用金属板にパターンを形成した後の状態を示す縦断面図である。The process for manufacturing the power module substrate of FIG. 1 is shown in the order of steps, in which (a) is a longitudinal sectional view showing a state after a metal plate is brazed to both surfaces of a ceramic substrate, and (b) is a circuit layer. It is a longitudinal cross-sectional view which shows the state after forming a pattern in the metal plate for operation. 本発明の第2実施形態を示しており、(a)がパワーモジュール用基板を示す縦断面図、(b)がその製造途中の段階を示す縦断面図である。The 2nd Embodiment of this invention is shown, (a) is a longitudinal cross-sectional view which shows the board | substrate for power modules, (b) is a longitudinal cross-sectional view which shows the step in the middle of the manufacture. 本発明の第3実施形態のパワーモジュール用基板を示す縦断面図である。It is a longitudinal cross-sectional view which shows the board | substrate for power modules of 3rd Embodiment of this invention. 本発明の第4実施形態を示しており、(a)がパワーモジュール用基板を示す縦断面図、(b)がそのパワーモジュール用基板をヒートシンクに取り付けた状態を示す縦断面図である。The 4th Embodiment of this invention is shown, (a) is a longitudinal cross-sectional view which shows the board | substrate for power modules, (b) is a longitudinal cross-sectional view which shows the state which attached the board | substrate for power modules to the heat sink.

符号の説明Explanation of symbols

1 パワーモジュール
2 セラミックス基板
3 パワーモジュール用基板
4 電子部品
5 ヒートシンク
6 回路層用金属板
7 放熱層用金属板
8 めっき被膜(反り制御用めっき被膜)
9 はんだ接合層
10 流路
21 パワーモジュール用基板
22 めっき被膜(反り制御用めっき被膜)
23 めっき被膜
22A 無電解めっき被膜
22B 電解めっき被膜
31 パワーモジュール用基板
32 めっき被膜(反り制御用めっき被膜)
33 めっき被膜
41 パワーモジュール用基板
42 めっき被膜(反り制御用めっき被膜)
43 ねじ
R レジスト膜
DESCRIPTION OF SYMBOLS 1 Power module 2 Ceramic substrate 3 Power module substrate 4 Electronic component 5 Heat sink 6 Metal plate for circuit layer 7 Metal plate for heat radiation layer Plating film (plating film for warpage control)
9 Solder joint layer 10 Flow path 21 Power module substrate 22 Plating film (Plating film for warpage control)
23 plating film 22A electroless plating film 22B electrolytic plating film 31 power module substrate 32 plating film (plating film for warpage control)
33 Plating coating 41 Power module substrate 42 Plating coating (plating coating for warpage control)
43 Screw R Resist film

Claims (3)

セラミックス基板の表裏両面に金属板がろう付け接合されるとともに、その表面側の金属板に回路パターンが形成されてなるパワーモジュール用基板であって、
前記表面側の金属板が純アルミニウム若しくはアルミニウム合金からなり、裏面側の金属板が純度99.0質量%以上の純アルミニウムからなり、
前記表面側の金属板と前記裏面側の金属板がほぼ同じ厚さに設定され、
両金属板のうちの前記表面側の金属板の表面のみに、内部応力を圧縮応力とした厚さ4μm〜6μmの反り制御用Ni−P無電解めっき被膜が形成されていることを特徴とするパワーモジュー用基板。
A power module substrate in which a metal plate is brazed and bonded to both the front and back surfaces of a ceramic substrate, and a circuit pattern is formed on the metal plate on the surface side,
The metal plate on the front side is made of pure aluminum or an aluminum alloy, and the metal plate on the back side is made of pure aluminum having a purity of 99.0% by mass or more.
The metal plate on the front side and the metal plate on the back side are set to substantially the same thickness,
Only on the surface of the front Symbol surface side of the metal plate of the two metal plates, and characterized in that warp control Ni-P electroless plating film having a thickness of 4μm~6μm in which the internal stress and the compression stress is formed Power module substrate.
前記裏面側を凸とするように反りが生じていることを特徴とする請求項1に記載のパワーモジュール用基板。 The power module substrate according to claim 1, wherein a warp is generated so that the back surface side is convex. セラミックス基板の表裏両面にほぼ同じ厚さからなる金属板がろう付け接合されるとともに、その表面側の金属板に回路パターンが形成されてなるパワーモジュール用基板の製造方法であって、
前記セラミックス基板の表面に純アルミニウム若しくはアルミニウム合金からなる金属板を、裏面に純度99.0質量%以上の純アルミニウム金属板を、それぞれろう付け接合し、前記表面側の金属板に回路パターンを形成した後、両金属板のうちの前記表面側の金属板の表面のみに、内部応力を圧縮応力とした厚さ4μm〜6μmの反り制御用Ni−P無電解めっき被膜を形成することを特徴とするパワーモジュール用基板の製造方法。
A method for producing a power module substrate in which a metal plate having substantially the same thickness is brazed and bonded to both front and back surfaces of a ceramic substrate, and a circuit pattern is formed on the metal plate on the surface side,
A metal plate made of pure aluminum or an aluminum alloy is brazed on the surface of the ceramic substrate, and a pure aluminum metal plate with a purity of 99.0% by mass or more is brazed to form a circuit pattern on the metal plate on the surface side. after, characterized in that only the surface of the front Symbol surface side of the metal plate of the two metal plates to form a Ni-P electroless plating film for warpage thickness control 4μm~6μm in which the internal stress and compressive stress A method for manufacturing a power module substrate.
JP2008215848A 2008-08-25 2008-08-25 Power module substrate and manufacturing method thereof Active JP5045613B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008215848A JP5045613B2 (en) 2008-08-25 2008-08-25 Power module substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215848A JP5045613B2 (en) 2008-08-25 2008-08-25 Power module substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010050415A JP2010050415A (en) 2010-03-04
JP5045613B2 true JP5045613B2 (en) 2012-10-10

Family

ID=42067238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215848A Active JP5045613B2 (en) 2008-08-25 2008-08-25 Power module substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5045613B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985104B2 (en) 2018-03-23 2021-04-20 Kabushiki Kaisha Toshiba Semiconductor device having electrode pad and electrode layer intervening semiconductor layer inbetween and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5668507B2 (en) * 2011-02-03 2015-02-12 三菱マテリアル株式会社 Power module substrate manufacturing method and power module substrate
JP6172433B2 (en) * 2013-01-29 2017-08-02 国立研究開発法人産業技術総合研究所 X-ray reflection device and manufacturing method thereof
JP7243888B1 (en) * 2022-03-29 2023-03-22 株式会社プロテリアル CERAMIC SUBSTRATE, CERAMIC SEGMENTED SUBSTRATE, AND METHOD FOR MANUFACTURING CERAMIC SUBSTRATE

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4018264B2 (en) * 1998-10-16 2007-12-05 Dowaホールディングス株式会社 Method for manufacturing aluminum-aluminum nitride insulating substrate
JP2002043457A (en) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp Insulating substrate for heat dissipation and semiconductor device
JP2003100983A (en) * 2001-09-21 2003-04-04 Kyocera Corp Ceramic circuit board
JP2003324170A (en) * 2002-04-26 2003-11-14 Ngk Spark Plug Co Ltd Ceramic substrate and manufacturing method of ceramic substrate
JP2004207587A (en) * 2002-12-26 2004-07-22 Dowa Mining Co Ltd Metal-ceramics bonding substrate and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985104B2 (en) 2018-03-23 2021-04-20 Kabushiki Kaisha Toshiba Semiconductor device having electrode pad and electrode layer intervening semiconductor layer inbetween and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010050415A (en) 2010-03-04

Similar Documents

Publication Publication Date Title
TWI727146B (en) Substrate for power module with heat sink attached
JP5613914B2 (en) Power module substrate
JP5892281B2 (en) Power module substrate with heat sink and power module
JP4998404B2 (en) Power module substrate, manufacturing method thereof, and power module
US20100032143A1 (en) microheat exchanger for laser diode cooling
JP6201827B2 (en) Manufacturing method of power module substrate with heat sink
CN108140625A (en) Flange-cooled power module substrate and power module
TWI750332B (en) Substrate for power module with heat sink attached
JP2010010561A (en) Power module substrate and method of manufacturing the same
JP5045613B2 (en) Power module substrate and manufacturing method thereof
JP5141566B2 (en) Insulated circuit board manufacturing method, insulated circuit board, and power module substrate
JP6146242B2 (en) Power module substrate manufacturing method
JP5786569B2 (en) Power module substrate manufacturing method
JP4104429B2 (en) Module structure and module using it
JP2002064169A (en) Heat radiating structure
US10798824B2 (en) Method for manufacturing insulated circuit board, insulated circuit board, and thermoelectric conversion module
JP6330951B2 (en) Joints for manufacturing power module substrates
JP6020256B2 (en) Manufacturing method of power module substrate with heat sink
KR20200132581A (en) Ceramic substrate manufacturing method
JP2005019694A (en) Power module
JP4951932B2 (en) Power module substrate manufacturing method
JP2018157135A (en) Metal-ceramic bonded substrate and manufacturing method thereof
JP5131205B2 (en) Power module substrate manufacturing method
JP6614256B2 (en) Insulated circuit board
WO2024014532A1 (en) Multilayer assembly, semiconductor device using same, and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5045613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250