JP5045613B2 - Power module substrate and manufacturing method thereof - Google Patents
Power module substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP5045613B2 JP5045613B2 JP2008215848A JP2008215848A JP5045613B2 JP 5045613 B2 JP5045613 B2 JP 5045613B2 JP 2008215848 A JP2008215848 A JP 2008215848A JP 2008215848 A JP2008215848 A JP 2008215848A JP 5045613 B2 JP5045613 B2 JP 5045613B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- power module
- module substrate
- plating film
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 108
- 239000002184 metal Substances 0.000 claims description 108
- 239000000919 ceramic Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 18
- 238000007772 electroless plating Methods 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 229910018104 Ni-P Inorganic materials 0.000 claims description 6
- 229910018536 Ni—P Inorganic materials 0.000 claims description 6
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 description 55
- 238000005219 brazing Methods 0.000 description 14
- 230000017525 heat dissipation Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000012467 final product Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 238000005476 soldering Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 239000011888 foil Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910018134 Al-Mg Inorganic materials 0.000 description 1
- 229910018131 Al-Mn Inorganic materials 0.000 description 1
- 229910018459 Al—Ge Inorganic materials 0.000 description 1
- 229910018467 Al—Mg Inorganic materials 0.000 description 1
- 229910018461 Al—Mn Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910007570 Zn-Al Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000010019 resist printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Ceramic Products (AREA)
Description
本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板及びその製造方法に関する。 The present invention relates to a power module substrate used in a semiconductor device that controls a large current and a high voltage, and a method for manufacturing the same.
一般に、半導体素子の中でも電力供給のためのパワーモジュールは発熱量が比較的高いため、このパワーモジュール用基板としては、例えば特許文献1及び特許文献2に示されるように、セラミックス基板の両面に金属板をろう付け接合し、その表面側の金属板にエッチング処理によって所望パターンの回路を形成したものが用いられている。
この場合、特許文献1記載のパワーモジュール用基板では、AlN、Al2O3、Si3N4、SiC等からなるセラミックス基板上にアルミニウム板がAl−Si系等のろう材を介して接合されており、一方、特許文献2記載のパワーモジュール用基板では、AlNのセラミックス基板に銅板がTi−Ag−Cuのろう材によって接合されている。また、いずれのパワーモジュール用基板も、回路パターンが形成された金属板(表面側の金属板)よりも裏面側の金属板の方を厚く形成しており、これにより、回路パターンを形成したときの応力解放に伴って生じるおそれのある反りを防止するようにしている。
In general, a power module for supplying power among semiconductor elements has a relatively high calorific value, and as a power module substrate, for example, as shown in
In this case, in the power module substrate described in
ところで、このようなパワーモジュール用基板を製造する場合、エッチング処理による回路パターン形成の前に、セラミックス基板の両面に金属板をろう付け接合することが行われる。このろう付け工程は、セラミックス基板の両面に例えばろう材箔を介在させて両金属板を当接させ、これらを加圧した状態で加熱する処理となる。このため、両特許文献記載のパワーモジュール用基板のように、セラミックス基板の両面の金属板の板厚が異なっていると、最終製品では反りが防止されるものの、ろう付け接合後の中間体に表面側を凸とする反りが発生し易い。 By the way, when manufacturing such a power module substrate, a metal plate is brazed and bonded to both surfaces of the ceramic substrate before forming a circuit pattern by etching. This brazing step is a process in which both metal plates are brought into contact with both surfaces of the ceramic substrate, for example, with a brazing material foil interposed therebetween, and heated in a pressurized state. For this reason, if the plate thickness of the metal plates on both sides of the ceramic substrate is different as in the power module substrates described in both patent documents, warping is prevented in the final product, but in the intermediate after brazing and joining Warpage with a convex surface is likely to occur.
この場合、回路パターンを形成して最終製品とする際には、表面側の金属板に所望パターンにレジスト膜をスクリーン印刷した後にエッチング処理が施される。このときに、その前段階のろう付け工程後の中間体に反りが生じていると、レジスト膜が正確に印刷されないという不具合が生じる。また、このレジスト膜をスクリーン印刷する際に、セラミックス基板が反りを押し戻すようにスキージで押圧されるので、割れ等が生じるおそれもある。 In this case, when a circuit pattern is formed to obtain a final product, an etching process is performed after screen-printing a resist film in a desired pattern on a metal plate on the front side. At this time, if the intermediate body after the previous brazing process is warped, there is a problem that the resist film is not printed accurately. Further, when this resist film is screen-printed, the ceramic substrate is pressed with a squeegee so as to push back the warp, so that there is a possibility that cracking or the like may occur.
本発明は、このような事情に鑑みてなされたものであって、最終製品だけでなく、レジスト膜印刷時にも反りのない状態とする、あるいは、必要に応じて若干の反りを生じさせるなどの反りを制御したパワーモジュール用基板及びその製造方法の提供を目的とする。 The present invention has been made in view of such circumstances, such as a state in which there is no warp not only when the final product is printed but also when a resist film is printed, or a slight warp is caused as necessary. An object of the present invention is to provide a power module substrate in which warpage is controlled and a method for manufacturing the same.
本発明に係るパワーモジュール用基板は、セラミックス基板の表裏両面に金属板がろう付け接合されるとともに、その表面側の金属板に回路パターンが形成されてなるパワーモジュール用基板であって、前記表面側の金属板が純アルミニウム若しくはアルミニウム合金からなり、裏面側の金属板が純度99.0質量%以上の純アルミニウムからなり、前記表面側の金属板と前記裏面側の金属板がほぼ同じ厚さに設定され、両金属板のうちの前記表面側の金属板の表面のみに、内部応力を圧縮応力とした厚さ4μm〜6μmの反り制御用Ni−P無電解めっき被膜が形成されていることを特徴とする。 The power module substrate according to the present invention, together with the metal plate on both surfaces of the ceramic substrate is brazed, a power module substrate on which a circuit pattern is formed on the metal plate of the surface side, the surface The metal plate on the side is made of pure aluminum or an aluminum alloy, the metal plate on the back side is made of pure aluminum having a purity of 99.0% by mass or more, and the metal plate on the front side and the metal plate on the back side are almost the same thickness is set to only the surface of the front Symbol surface side of the metal plate of the two metal plates, Ni-P electroless plating film for warpage thickness control 4μm~6μm in which the internal stress and the compression stress is formed It is characterized by that.
すなわち、反り制御用めっき被膜を形成することにより、該めっき被膜を形成した面に圧縮応力を付与することができる。これにより、このめっき被膜を形成する前の段階で裏面側を凹とするように反りが生じている場合には、この反り制御用めっき被膜を表面側に形成することにより、その反りを矯正してフラットにすることができる。また、このめっき被膜を形成する前の段階で反りのないフラットな状態である場合には、反り制御用めっき被膜を形成して、裏面側を若干の凸とするように反りを生じさせることもできる。 That is, by forming a warp controlling plating film, a compressive stress can be applied to the surface on which the plating film is formed. As a result, if warping occurs so that the back side is concave in the stage before forming this plating film, this warpage control plating film is formed on the surface side to correct the warpage. Can be made flat. In addition, when the flat state without warping is formed before the plating film is formed, a warp control plating film may be formed to cause the back surface to be slightly convex. I can .
このパワーモジュール用基板では、表裏両面の金属板がほぼ同一厚さであるので、ろう付け接合した後の段階では反りは生じない。したがって、フラットな状態でレジスト印刷することができる。ただ、エッチング処理後には、パターン形成によって削除された分、応力解放されるので、若干の反りが生じるものの、その後の反り制御用めっき被膜形成により、反りを矯正して最終製品をフラットな状態とすることができる。 In the power module substrate of this, since the front and back surfaces of the metal plate is substantially the same thickness, no warpage at the stage after the joining brazing. Therefore, resist printing can be performed in a flat state. However, after the etching process, the stress is released by the amount deleted by the pattern formation, so some warping occurs, but the warping is corrected and the final product is made flat by the subsequent warp control plating film formation. can do.
本発明に係るパワーモジュール用基板において、前記裏面側を凸とするように反りが生じている構成としてもよい。
このパワーモジュール用基板は、裏面側にヒートシンク等を当接させて組み立てる場合に、その裏面側の凸面を接触させながら反りを戻すように押圧することになるので、ヒートシンク等との間に隙間を形成することなく密接状態に組み立てることができる。
The power module substrate according to the present invention may have a configuration in which warpage occurs so that the back surface side is convex.
When assembling this power module substrate with a heat sink or the like coming into contact with the back surface, the back surface is pressed so as to return the warp while contacting the convex surface on the back surface. Can be assembled closely without forming.
そして、本発明に係るパワーモジュール用基板の製造方法は、セラミックス基板の表裏両面にほぼ同じ厚さからなる金属板がろう付け接合されるとともに、その表面側の金属板に回路パターンが形成されてなるパワーモジュール用基板の製造方法であって、前記セラミックス基板の表面に純アルミニウム若しくはアルミニウム合金からなる金属板を、裏面に純度99.0質量%以上の純アルミニウム金属板を、それぞれろう付け接合し、前記表面側の金属板に回路パターンを形成した後、両金属板のうちの前記表面側の金属板の表面のみに、内部応力を圧縮応力とした厚さ4μm〜6μmの反り制御用Ni−P無電解めっき被膜を形成することを特徴とする。 In the method for manufacturing a power module substrate according to the present invention, a metal plate having substantially the same thickness is brazed to both the front and back surfaces of the ceramic substrate, and a circuit pattern is formed on the metal plate on the surface side. A power module substrate manufacturing method comprising the steps of brazing a metal plate made of pure aluminum or an aluminum alloy on the surface of the ceramic substrate and a pure aluminum metal plate having a purity of 99.0% by mass or more on the back surface. after forming a circuit pattern on the metal plate of the surface side, before SL only on the surface of the surface side of the metal plate, Ni for warpage thickness control 4μm~6μm in which the internal stress and the compression stress of the two metal plates A -P electroless plating film is formed.
本発明によれば、反り制御用めっき被膜を形成したことにより、このめっき被膜を形成する前の段階で裏面側を凹とするように反りが生じている場合には、表面側への反り制御用めっき被膜の形成によってフラットにすることができ、また、めっき被膜形成前の段階で反りのないフラットな状態である場合には、裏面側を若干の凸とするように反りを生じさせることができるなど、所望の形状のものを得ることができる。このため、最終製品をフラットにすることができるだけでなく、レジスト膜印刷時にも反りのない状態とすることが可能であり、生産性の向上を図ることができる。 According to the present invention, when the warp control plating film is formed, the warp control to the front surface side occurs when the back surface side is warped in the stage before the plating film is formed. It can be flattened by forming a plating film, and when it is in a flat state without warping before the plating film is formed, it can cause warping so that the back side is slightly convex. The desired shape can be obtained. For this reason, it is possible not only to flatten the final product, but also to have a state without warping during printing of the resist film, so that productivity can be improved.
以下、本発明の実施形態を図面を参照しながら説明する。
図1は、本発明の第1実施形態のパワーモジュール用基板を用いたパワーモジュールの全体構成について示している。この図1に示されるパワーモジュール1は、セラミックス基板2を有するパワーモジュール用基板3と、該パワーモジュール用基板3の表面に搭載された半導体チップ等の電子部品4と、パワーモジュール用基板3の裏面に接合されるヒートシンク5とから構成されている。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows the overall configuration of a power module using the power module substrate according to the first embodiment of the present invention. A
パワーモジュール用基板3は、セラミックス基板2の表面側に電子部品4を搭載するための回路層用金属板6が積層され、セラミックス基板2の裏面側に放熱層用金属板7が積層され、この放熱層用金属板7にヒートシンク5が取り付けられる構成である。
また、セラミックス基板2は、例えばAlN(窒化アルミニウム)、Si3N4(窒化珪素)等の窒化物系セラミックス、若しくはAl2O3(アルミナ)等の酸化物系セラミックスを母材として形成されている。回路層用金属板6は、純アルミニウム若しくはアルミニウム合金により形成され、放熱層用金属板7は、純度99.0wt%以上の純アルミニウムにより形成されている。また、この第1実施形態では、これら両金属板6,7は同一厚さに形成されている。
In the power module substrate 3, a circuit
Further, the
また、これらセラミックス基板2、回路層用金属板6、放熱層用金属板7の相互間はろう付けによって接合されており、そのろう材としては、Al−Si系、Al−Ge系、Al−Cu系、Al−Mg系またはAl−Mn系等が使用される。
両金属板6,7のうち、回路層用金属板6には、エッチング処理がされて所望の回路パターンが形成されている。また、この回路層用金属板6は、その表面にめっき被膜8が形成されている。このめっき被膜の材料としてはニッケルが好適であり、無電解めっきによる場合はNi−1〜13wt%PやNi−0.5wt%B等、電解めっきによる場合は純Ni等が用いられる。
The
Of the two
そして、回路層用金属板6の上に、Sn−Ag−Cu系、Zn−Al系若しくはPb−Sn系等のはんだ材によって電子部品4が接合される。図中符号9がそのはんだ接合層を示す。なお、電子部品4と回路層用金属板6の端子部との間は、アルミニウムからなるボンディングワイヤ(図示略)により接続される。
一方、ヒートシンク5は、アルミニウム合金の押し出し成形によって形成され、その長さ方向に沿って冷却水を流通させるための多数の流路10が形成されており、セラミックス基板2との間はろう付け、はんだ付け、ボルト等によって接合される。
And the electronic component 4 is joined on the
On the other hand, the
次に、このような構成のパワーモジュール1に使用されているパワーモジュール用基板3の製造方法について説明する。
まず、セラミックス基板2を製作し、そのセラミックス基板2の両面にろう材箔(図示略)を介在させて同一面積及び同一厚さの回路層用金属板6及び放熱層用金属板7を積層する。そして、これら積層体を不活性ガス雰囲気、還元ガス雰囲気又は真空雰囲気において積層方向に加圧した状態で加熱し、ろう材箔を溶融させることによって、図2(a)に示すように回路層用金属板6及び放熱層用金属板7をそれぞれセラミックス基板2に接合する。
このろう付けにより両金属板6,7を接合した状態では、これら両金属板6,7が同一厚さ(T1=T2)であるので、反りは生じない。
Next, a method for manufacturing the power module substrate 3 used in the
First, a
In the state in which the two
次に、回路層用金属板6の上に図2(a)に鎖線で示したように所望パターンのレジスト膜Rを印刷する。このときは、回路層用金属板6の表面はフラットな状態であるので、レジスト膜Rの印刷を容易にすることができるとともに、スクリーン印刷時のスキージによる押圧で変形することもない。
レジスト膜Rを印刷したら、回路層用金属板6をエッチング処理して回路パターンを形成する。この回路パターンの形成後は、回路層用金属板6の面積がエッチング処理によって削減され、その削減された部分の応力が解放されることから、その分、図2(b)に示すように、回路層用金属板6側、つまり表面側を凸とするように反りが生じる。
Next, a resist film R having a desired pattern is printed on the circuit
After printing the resist film R, the circuit
次に、この回路層用金属板6の表面に無電解めっきによりめっき被膜8を形成する。このめっき被膜8は、内部応力が圧縮応力となるので、図2(b)に示す反りを戻すようにパワーモジュール用基板3の表面側に圧縮応力を作用させることにより、図1に示すようにパワーモジュール用基板3をフラットにするのである。
Next, the
このように製造されるパワーモジュール用基板3では、セラミックス基板2の両面の金属板6,7を同一厚さとしたことにより、これら両金属板6,7のろう付け接合後は図2(a)に示すようにフラットな状態とすることができ、その後のレジスト膜Rの印刷作業を容易かつ正確に行うことができる。また、エッチング処理によって若干の反りが生じるが、その後のめっき処理によって最終製品をフラットに仕上げることができる。
すなわち、この第1実施形態の場合、回路層用金属板6の表面に形成しためっき被膜8が反り制御用めっき被膜とされる。めっき被膜8の厚さとしては、例えばNi−Pの無電解めっき被膜の場合、4〜6μmとされる。めっき被膜中の圧縮応力については、例えばX線回析を利用した応力測定法を用いて測定することができる。
In the power module substrate 3 manufactured in this way, the
That is, in the case of the first embodiment, the
なお、このパワーモジュール用基板3は前述したように電子部品4がはんだ付けされるが、従来例のパワーモジュール用基板であると、その前段階で生じていた反りがはんだ付け時の熱によって助長され、さらに大きい反りとなる。本実施形態のパワーモジュール用基板3の場合は、反りのないフラットな状態であり、はんだ付け時に加熱されても、フラットな状態を維持することができ、電子部品4の接合信頼性を高めることができる。 The power module substrate 3 is soldered with the electronic component 4 as described above. However, when the power module substrate is a conventional power module substrate, the warp generated in the previous stage is promoted by heat during soldering. And the warping is even greater. In the case of the power module substrate 3 of the present embodiment, it is in a flat state without warping, and even when heated during soldering, the flat state can be maintained and the bonding reliability of the electronic component 4 is improved. Can do.
図3は本発明の第2実施形態を示している。この第2実施形態のパワーモジュール用基板21は、図3(a)に最終製品を示したように、セラミックス基板2の両面に同一厚さの金属板6,7がろう付け接合されている点は第1実施形態と同様であるが、セラミックス基板2の両面の金属板6,7のいずれにもめっき被膜22,23が形成されており、これらめっき被膜22,23は、回路層用金属板6のめっき被膜22膜厚t1の方が放熱層用金属板7のめっき被膜23の膜厚t2よりも厚く形成された構成とされている。
FIG. 3 shows a second embodiment of the present invention. In the
このパワーモジュール用基板21を製造する場合、両面に同一厚さの金属板6,7をろう付け接合して、その表面側の回路層用金属板6にエッチング処理によって回路パターンを形成するまでの工程は、第1実施形態の図2(a)、図2(b)に示す工程と同様である。そして、これら金属板6,7に図3(b)に示すように無電解めっきによって無電解めっき被膜22A,23を形成する。これら無電解めっき被膜22A,23は同一厚さに形成される。次に、表面側の回路層用金属板6に対して選択的に電解めっき処理を施すことにより、該回路層用金属板6の無電解めっき被膜22Aの上に電解めっき被膜22Bを形成する。これにより、この電解めっき被膜22Bの分、図3(a)に示すように回路層用金属板6のめっき被膜22膜厚t1の方が放熱層用金属板7のめっき被膜23の膜厚t2よりも厚く形成されるのである。そして、厚くなった電解めっき被膜22Bの分、回路層用金属板6側の圧縮応力が放熱層用金属板7側より大きくなり、図2(b)に示す例と同様に回路層用金属板6側を凸とするように生じていた反りが戻されて、フラットなパワーモジュール用基板21に仕上げられる。
When the
この第2実施形態の場合、回路層用金属板6の表面に形成した厚肉のめっき被膜22、もしくは無電解めっき被膜22Aの上に積層された電解めっき被膜22Bが反り制御用めっき被膜とされる。この場合の両めっき被膜22,23の厚さは、例えばNi−Pの無電解めっき被膜で放熱層用金属板7のめっき被膜23が1〜3μm、回路層用金属板6のめっき被膜22が5〜9μmとされる。
In the case of the second embodiment, the
図4は本発明の第3実施形態を示している。この第3実施形態のパワーモジュール用基板31においても、セラミックス基板2の両面に同一厚さの金属板6,7がろう付け接合されている点は第1及び第2実施形態と同様である。また、この第3実施形態でも、セラミックス基板2の両面の金属板6,7のいずれにもめっき被膜32,33が形成されているが、回路層用金属板6のめっき被膜32の方が放熱層用金属板7のめっき被膜33よりも大きい面積で形成された構成とされている。例えば、両めっき被膜32,33ともNi−Pの無電解めっき被膜で5μmの膜厚の場合、回路層用金属板6のめっき被膜32の総面積に対して、放熱層用金属板7のめっき被膜33が70%の面積とされる。
FIG. 4 shows a third embodiment of the present invention. The
すなわち、図2(a)、図2(b)で示す例と同様にしてセラミックス基板2の両面に金属板6,7をろう付け接合して、回路パターンをエッチングした後、裏面側の放熱層用金属板7に部分的にマスキングして、両面に無電解めっき処理を施すことにより、回路層用金属板7のめっき被膜32を放熱層用金属板7のめっき被膜33よりも大きい面積で形成するものである。このため、回路層用金属板6側の圧縮応力が放熱層用金属板7側より大きくなり、第2実施形態の場合と同様に、図2(b)に示す例と同様に生じていた反りが戻されて、フラットなパワーモジュール用基板31に仕上げられる。
この第3実施形態の場合、回路層用金属板6の表面に形成した面積の大きいめっき被膜32が反り制御用めっき被膜とされる。
That is, similar to the example shown in FIGS. 2A and 2B, the
In the case of this third embodiment, the
図5は本発明の第4実施形態を示している。この第4実施形態のパワーモジュール用基板41は、部材構成としては第1実施形態と同様であるが、回路層用金属板6に形成しためっき被膜42の圧縮応力によって、裏面側である放熱層用金属板7側が凸となるように若干の反りが生じた状態とされている。つまり、この回路層用金属板6の表面に形成しためっき被膜42が反り制御用めっき被膜とされるものである。
FIG. 5 shows a fourth embodiment of the present invention. The
そして、このパワーモジュール用基板41をヒートシンク5に取り付ける際に、凸面側をヒートシンク5に当接させ、図5(a)の矢印で示すように、その反りを戻すようにパワーモジュール用基板41を変形させながら、図5(b)に示すようにパワーモジュール用基板41をフラットにしてねじ43によりヒートシンク5に固定される。したがって、パワーモジュール用基板41の放熱層用金属板7がヒートシンク5に圧接され、これらの間に隙間が生じることを防止することができ、パワーモジュール用基板41からヒートシンク5へ速やかに熱伝達されるので、放熱効果を高めることができる。
なお、このパワーモジュール用基板41の製造過程において、図2(a)に示す例のように両金属板6,7をろう付け接合した状態ではフラットであること、そのために図2(b)に示す例のように回路層用金属板6にパターンを形成した状態では回路層用金属板6側に凸となるように若干の反りが生じていることは、上記各実施形態の場合と同様である。
When the
In the process of manufacturing the
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
例えば、両金属板の厚さは、ろう付け接合後のレジスト膜の印刷がフラットな状態でできれば、必ずしも厳密に同一寸法でなくてもよく、ほぼ同一のものであればよい。
また、めっき被膜は、後工程で電子部品のはんだ付け等が予定される場合や耐腐食性が要求される場合は、ニッケルめっきが好適であるが、はんだ付けがなされない場合等には他の材料を用いてもよい。
As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.
For example, the thicknesses of the two metal plates do not necessarily have to be exactly the same as long as the resist film after brazing can be printed in a flat state, and may be the same as each other.
In addition, the plating film is suitable for nickel plating when the soldering of electronic parts is planned in the later process or when corrosion resistance is required, but other cases such as when soldering is not performed. Materials may be used.
1 パワーモジュール
2 セラミックス基板
3 パワーモジュール用基板
4 電子部品
5 ヒートシンク
6 回路層用金属板
7 放熱層用金属板
8 めっき被膜(反り制御用めっき被膜)
9 はんだ接合層
10 流路
21 パワーモジュール用基板
22 めっき被膜(反り制御用めっき被膜)
23 めっき被膜
22A 無電解めっき被膜
22B 電解めっき被膜
31 パワーモジュール用基板
32 めっき被膜(反り制御用めっき被膜)
33 めっき被膜
41 パワーモジュール用基板
42 めっき被膜(反り制御用めっき被膜)
43 ねじ
R レジスト膜
DESCRIPTION OF
9 Solder
23
33
43 Screw R Resist film
Claims (3)
前記表面側の金属板が純アルミニウム若しくはアルミニウム合金からなり、裏面側の金属板が純度99.0質量%以上の純アルミニウムからなり、
前記表面側の金属板と前記裏面側の金属板がほぼ同じ厚さに設定され、
両金属板のうちの前記表面側の金属板の表面のみに、内部応力を圧縮応力とした厚さ4μm〜6μmの反り制御用Ni−P無電解めっき被膜が形成されていることを特徴とするパワーモジュー用基板。 A power module substrate in which a metal plate is brazed and bonded to both the front and back surfaces of a ceramic substrate, and a circuit pattern is formed on the metal plate on the surface side,
The metal plate on the front side is made of pure aluminum or an aluminum alloy, and the metal plate on the back side is made of pure aluminum having a purity of 99.0% by mass or more.
The metal plate on the front side and the metal plate on the back side are set to substantially the same thickness,
Only on the surface of the front Symbol surface side of the metal plate of the two metal plates, and characterized in that warp control Ni-P electroless plating film having a thickness of 4μm~6μm in which the internal stress and the compression stress is formed Power module substrate.
前記セラミックス基板の表面に純アルミニウム若しくはアルミニウム合金からなる金属板を、裏面に純度99.0質量%以上の純アルミニウム金属板を、それぞれろう付け接合し、前記表面側の金属板に回路パターンを形成した後、両金属板のうちの前記表面側の金属板の表面のみに、内部応力を圧縮応力とした厚さ4μm〜6μmの反り制御用Ni−P無電解めっき被膜を形成することを特徴とするパワーモジュール用基板の製造方法。 A method for producing a power module substrate in which a metal plate having substantially the same thickness is brazed and bonded to both front and back surfaces of a ceramic substrate, and a circuit pattern is formed on the metal plate on the surface side,
A metal plate made of pure aluminum or an aluminum alloy is brazed on the surface of the ceramic substrate, and a pure aluminum metal plate with a purity of 99.0% by mass or more is brazed to form a circuit pattern on the metal plate on the surface side. after, characterized in that only the surface of the front Symbol surface side of the metal plate of the two metal plates to form a Ni-P electroless plating film for warpage thickness control 4μm~6μm in which the internal stress and compressive stress A method for manufacturing a power module substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215848A JP5045613B2 (en) | 2008-08-25 | 2008-08-25 | Power module substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215848A JP5045613B2 (en) | 2008-08-25 | 2008-08-25 | Power module substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010050415A JP2010050415A (en) | 2010-03-04 |
JP5045613B2 true JP5045613B2 (en) | 2012-10-10 |
Family
ID=42067238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008215848A Active JP5045613B2 (en) | 2008-08-25 | 2008-08-25 | Power module substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5045613B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10985104B2 (en) | 2018-03-23 | 2021-04-20 | Kabushiki Kaisha Toshiba | Semiconductor device having electrode pad and electrode layer intervening semiconductor layer inbetween and manufacturing method thereof |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5668507B2 (en) * | 2011-02-03 | 2015-02-12 | 三菱マテリアル株式会社 | Power module substrate manufacturing method and power module substrate |
JP6172433B2 (en) * | 2013-01-29 | 2017-08-02 | 国立研究開発法人産業技術総合研究所 | X-ray reflection device and manufacturing method thereof |
JP7243888B1 (en) * | 2022-03-29 | 2023-03-22 | 株式会社プロテリアル | CERAMIC SUBSTRATE, CERAMIC SEGMENTED SUBSTRATE, AND METHOD FOR MANUFACTURING CERAMIC SUBSTRATE |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4018264B2 (en) * | 1998-10-16 | 2007-12-05 | Dowaホールディングス株式会社 | Method for manufacturing aluminum-aluminum nitride insulating substrate |
JP2002043457A (en) * | 2000-07-26 | 2002-02-08 | Mitsubishi Electric Corp | Insulating substrate for heat dissipation and semiconductor device |
JP2003100983A (en) * | 2001-09-21 | 2003-04-04 | Kyocera Corp | Ceramic circuit board |
JP2003324170A (en) * | 2002-04-26 | 2003-11-14 | Ngk Spark Plug Co Ltd | Ceramic substrate and manufacturing method of ceramic substrate |
JP2004207587A (en) * | 2002-12-26 | 2004-07-22 | Dowa Mining Co Ltd | Metal-ceramics bonding substrate and its manufacturing method |
-
2008
- 2008-08-25 JP JP2008215848A patent/JP5045613B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10985104B2 (en) | 2018-03-23 | 2021-04-20 | Kabushiki Kaisha Toshiba | Semiconductor device having electrode pad and electrode layer intervening semiconductor layer inbetween and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2010050415A (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI727146B (en) | Substrate for power module with heat sink attached | |
JP5613914B2 (en) | Power module substrate | |
JP5892281B2 (en) | Power module substrate with heat sink and power module | |
JP4998404B2 (en) | Power module substrate, manufacturing method thereof, and power module | |
US20100032143A1 (en) | microheat exchanger for laser diode cooling | |
JP6201827B2 (en) | Manufacturing method of power module substrate with heat sink | |
CN108140625A (en) | Flange-cooled power module substrate and power module | |
TWI750332B (en) | Substrate for power module with heat sink attached | |
JP2010010561A (en) | Power module substrate and method of manufacturing the same | |
JP5045613B2 (en) | Power module substrate and manufacturing method thereof | |
JP5141566B2 (en) | Insulated circuit board manufacturing method, insulated circuit board, and power module substrate | |
JP6146242B2 (en) | Power module substrate manufacturing method | |
JP5786569B2 (en) | Power module substrate manufacturing method | |
JP4104429B2 (en) | Module structure and module using it | |
JP2002064169A (en) | Heat radiating structure | |
US10798824B2 (en) | Method for manufacturing insulated circuit board, insulated circuit board, and thermoelectric conversion module | |
JP6330951B2 (en) | Joints for manufacturing power module substrates | |
JP6020256B2 (en) | Manufacturing method of power module substrate with heat sink | |
KR20200132581A (en) | Ceramic substrate manufacturing method | |
JP2005019694A (en) | Power module | |
JP4951932B2 (en) | Power module substrate manufacturing method | |
JP2018157135A (en) | Metal-ceramic bonded substrate and manufacturing method thereof | |
JP5131205B2 (en) | Power module substrate manufacturing method | |
JP6614256B2 (en) | Insulated circuit board | |
WO2024014532A1 (en) | Multilayer assembly, semiconductor device using same, and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5045613 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |