JP5040105B2 - 記憶素子、メモリ - Google Patents
記憶素子、メモリ Download PDFInfo
- Publication number
- JP5040105B2 JP5040105B2 JP2005348112A JP2005348112A JP5040105B2 JP 5040105 B2 JP5040105 B2 JP 5040105B2 JP 2005348112 A JP2005348112 A JP 2005348112A JP 2005348112 A JP2005348112 A JP 2005348112A JP 5040105 B2 JP5040105 B2 JP 5040105B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory
- storage
- spin
- nonmagnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 382
- 238000003860 storage Methods 0.000 claims abstract description 235
- 230000005415 magnetization Effects 0.000 claims abstract description 195
- 230000004888 barrier function Effects 0.000 claims abstract description 151
- 239000000463 material Substances 0.000 claims abstract description 61
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 239000000696 magnetic material Substances 0.000 claims abstract description 18
- 150000002222 fluorine compounds Chemical class 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 81
- 230000005294 ferromagnetic effect Effects 0.000 claims description 77
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 46
- 239000000395 magnesium oxide Substances 0.000 claims description 46
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 46
- 229910052715 tantalum Inorganic materials 0.000 claims description 23
- 229910019236 CoFeB Inorganic materials 0.000 claims description 22
- 229910052758 niobium Inorganic materials 0.000 claims description 20
- 229910052719 titanium Inorganic materials 0.000 claims description 19
- 229910052804 chromium Inorganic materials 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 229910052726 zirconium Inorganic materials 0.000 claims description 13
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052720 vanadium Inorganic materials 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 58
- 239000007924 injection Substances 0.000 abstract description 58
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 817
- 239000010408 film Substances 0.000 description 167
- 230000005291 magnetic effect Effects 0.000 description 77
- 238000002474 experimental method Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 25
- 230000005290 antiferromagnetic effect Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 18
- 239000003302 ferromagnetic material Substances 0.000 description 17
- 229910003321 CoFe Inorganic materials 0.000 description 16
- 238000005259 measurement Methods 0.000 description 15
- 239000000956 alloy Substances 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000011651 chromium Substances 0.000 description 13
- 238000005086 pumping Methods 0.000 description 13
- 230000002441 reversible effect Effects 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 12
- 229910019041 PtMn Inorganic materials 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 230000005293 ferrimagnetic effect Effects 0.000 description 9
- 239000010931 gold Substances 0.000 description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- 238000002156 mixing Methods 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910052723 transition metal Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052688 Gadolinium Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910003289 NiMn Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、膜面に垂直な方向に電流を流して、スピン偏極した電子を注入することにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば非特許文献１参照）。
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
また、情報の読出には、磁気記憶素子の記憶層の磁化の向きに応じて抵抗が変化する、いわゆる磁気抵抗効果（ＭＲ効果）を用いる。
また、情報の読出には、磁気記憶素子の記憶層の磁化の向きに応じて抵抗が変化する、いわゆる磁気抵抗効果（ＭＲ効果）を用いる。
一般的なＭＲＡＭの模式図（斜視図）を、図１７に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
上述したスピン注入による磁化反転を利用する構成のメモリの模式図を図１５及び図１６に示す。図１５は斜視図、図１６は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図１５中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図１５中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図１５中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図１５中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図１５中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図１５中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図１７に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
ところで、ＭＲＡＭの場合は、記憶素子とは別に書き込み配線（ワード線やビット線）を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み（記録）を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
一方、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子では、スピン注入効率を改善して、必要とする電流を減らす必要がある。
日経エレクトロニクス ２００１．２．１２号（第１６４頁−１７１頁）
特開２００３−１７７８２号公報
通常、ＭＴＪ素子やＧＭＲ素子等の磁気抵抗効果素子によって記憶素子を構成する場合には、記憶層はトンネル絶縁層を介して磁化固定層に接続されるが、記憶層の磁化固定層とは反対の側には、記憶素子に電流を流すための電極層等の非磁性金属層が接続される。
ところが、スピン注入によって記憶層の磁化の向きが反転する際には、この電極層等の非磁性金属層にスピンカレントが流れて、その反作用として記憶層の磁化反転が抑制される、いわゆるスピンポンピング現象が起こる。
この結果、記憶層の磁化を反転させるために必要な電流が増大し、スピン注入効率が悪化するという問題点があった。
この結果、記憶層の磁化を反転させるために必要な電流が増大し、スピン注入効率が悪化するという問題点があった。
さらに、反転電流を減少させるためには、記憶層の素子サイズ及び飽和磁化をできる限り小さくすることが望ましい。
ところが、記憶層の素子サイズ及び飽和磁化を小さくすると、記憶素子の熱安定性が減少し、動作が不安定になるという問題点があった。
ところが、記憶層の素子サイズ及び飽和磁化を小さくすると、記憶素子の熱安定性が減少し、動作が不安定になるという問題点があった。
上述した問題の解決のために、本発明においては、スピンポンピング現象の発生を抑制することができると共に、充分な熱安定性を有する記憶素子、並びにこの記憶素子を有するメモリを提供するものである。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、トンネル絶縁層を介して磁化固定層が設けられ、積層方向に電流を流してスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものであって、記憶層が、非磁性層を介して積層された複数層の強磁性層から成り、記憶層を構成する強磁性層の主成分がＣｏＦｅＢからなり、記憶層を構成する非磁性層がＴｉ，Ｔａ，Ｎｂ，Ｃｒのうち少なくとも一種の非磁性元素からなり、記憶層内の非磁性元素の含有量が１原子％以上２０原子％以下であり、記憶層の磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層が設けられ、このスピンバリア層が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されているものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものである。
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものである。
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、トンネル絶縁層を介して磁化固定層が設けられ、積層方向に電流を流してスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン偏極した電子を注入することによって情報の記録を行うことができる。
また、記憶層が、非磁性層を介して積層された複数層の強磁性層から成り、記憶層の磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層が設けられ、このスピンバリア層が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されていることにより、スピンバリア層によってスピンポンピング現象の発生を抑制することができる。これにより、記憶層の磁化を反転させるために必要な電流を低減し、スピン注入効率を向上させることが可能になる。
さらに、スピンバリア層を設けることにより、記憶層の熱安定性を向上させることができるため、記憶層に記録された情報を安定して保持することができる。
また、記憶層が、非磁性層を介して積層された複数層の強磁性層から成り、記憶層の磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層が設けられ、このスピンバリア層が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されていることにより、スピンバリア層によってスピンポンピング現象の発生を抑制することができる。これにより、記憶層の磁化を反転させるために必要な電流を低減し、スピン注入効率を向上させることが可能になる。
さらに、スピンバリア層を設けることにより、記憶層の熱安定性を向上させることができるため、記憶層に記録された情報を安定して保持することができる。
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
さらに、記憶素子の記憶層に記録された情報を安定して保持することができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
さらに、記憶素子の記憶層に記録された情報を安定して保持することができる。
上述の本発明によれば、スピン注入効率を向上することにより、情報の記録に必要な電流量を低減することができる。
これにより、メモリ全体の消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
これにより、メモリ全体の消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
また、記憶素子の記憶層が充分な熱安定性を有するため、記憶素子が情報の保持特性に優れている。
さらに、情報の記録に必要な電流量を低減することができることから、電流を流して情報を記録する動作領域を拡大することが可能となり、動作マージンを広く確保することが可能になる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
さらに、情報の記録に必要な電流量を低減することができることから、電流を流して情報を記録する動作領域を拡大することが可能となり、動作マージンを広く確保することが可能になる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくは磁気トンネル接合素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値（Ｉｃ）以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
また、本発明では、前述した選択トランジスタの飽和電流値を考慮して、記憶層と磁化固定層との間の非磁性の中間層として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができる。
トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができる。
ところで、スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、現象論的に、下記数１により表される（例えば、F.J.Albert他著、Appl.Phys.Lett.,77,p.3809,2000年、等を参照）。
記憶素子の動作のマージンを広く確保し、記憶素子を安定して動作させるためには、この電流の閾値Ｉｃを小さくすることが必要になる。
そして、各メモリセルの記憶素子の閾値Ｉｃのばらつきを抑制することが重要である。
そして、各メモリセルの記憶素子の閾値Ｉｃのばらつきを抑制することが重要である。
電流の閾値Ｉｃを小さくすることにより、記憶素子及びメモリ全体の消費電力を低減することが可能になる。
また、電流の閾値Ｉｃを小さくすることにより、飽和電流値の小さい、即ちゲート幅の小さい選択トランジスタを使用することが可能になるため、メモリセルの微細化を図り、メモリの集積度を高めることができる。これにより、メモリの小型化や記憶容量の増大を図ることができる。
また、電流の閾値Ｉｃを小さくすることにより、飽和電流値の小さい、即ちゲート幅の小さい選択トランジスタを使用することが可能になるため、メモリセルの微細化を図り、メモリの集積度を高めることができる。これにより、メモリの小型化や記憶容量の増大を図ることができる。
前述した式（１）において、実効的な磁気異方性ＨＫ effectiveの項は、磁性層の膜面内方向のＨＫと膜面に垂直な方向のＨＫで構成され、膜面内に磁気異方性を持つＣｏＦｅやＣｏＦｅＢ等を用いた記憶層の場合には、膜面に垂直な方向のＨＫが膜面内方向のＨＫよりも大きく、膜面に垂直な方向のＨＫがＭｓ／２で表される。
この場合、式（１）の閾値Ｉｃは、次式（２）で表される。
Ｉｃ＝ｋ・Ｍｓ・Ｖ・（ＨＫ＋Ｍｓ／２）／ｇ± （２）
ここで、ＨＫ≪Ｍｓである。
この場合、式（１）の閾値Ｉｃは、次式（２）で表される。
Ｉｃ＝ｋ・Ｍｓ・Ｖ・（ＨＫ＋Ｍｓ／２）／ｇ± （２）
ここで、ＨＫ≪Ｍｓである。
上記式（２）より、電流の閾値Ｉｃを下げるには、記憶層の飽和磁化Ｍｓと体積Ｖを下げることが効果的であることがわかる。
さらに、記憶素子に記録された情報を保持するためには、記憶層の熱安定性の指標（パラメータ）Δを、ある一定値以上に制御することが必要である。一般に、この熱安定性の指標Δは、６０以上、より好ましくは、７０以上が必要であるといわれている。
この熱安定性の指標Δは、次式で表される。
Δ＝Ｍｓ・Ｖ・ＨＫ・（１／２ｋＢＴ） （３）
ここで、ｋＢはボルツマン定数、Ｔは温度である。
この熱安定性の指標Δは、次式で表される。
Δ＝Ｍｓ・Ｖ・ＨＫ・（１／２ｋＢＴ） （３）
ここで、ｋＢはボルツマン定数、Ｔは温度である。
しかしながら、上記式（３）からわかるように、飽和磁化Ｍｓを下げると、熱安定性の指標Δが低下してしまう。
このため、電流の閾値Ｉｃを低減すると共に、飽和磁化Ｍｓの低下に伴う熱安定性の指標Δの低下を防ぐためには、異方性磁界ＨＫを増やすことが必要である。
このため、電流の閾値Ｉｃを低減すると共に、飽和磁化Ｍｓの低下に伴う熱安定性の指標Δの低下を防ぐためには、異方性磁界ＨＫを増やすことが必要である。
異方性磁界ＨＫを増やすための対応としては、記憶素子の短軸寸法を小さくして、記憶素子のアスペクト比（長軸寸法／短軸寸法）を大きくとることや、記憶層の強磁性材料の異方性磁界ＨＫを増やすことが挙げられる。
そして、メモリの高密度化を考慮すると、後者の対応、即ち記憶層の強磁性材料の異方性磁界Ｈｋを増やすことが望ましい。
そのためには、記憶層の全膜厚領域で強磁性材料本来の飽和磁化Ｍｓを持っており、かつ記憶層が薄い膜であることが望ましい。
そのためには、記憶層の全膜厚領域で強磁性材料本来の飽和磁化Ｍｓを持っており、かつ記憶層が薄い膜であることが望ましい。
ところで、前述したように、ＭＴＪ素子やＧＭＲ素子等の磁気抵抗効果素子によって記憶素子を構成する場合には、通常、記憶層の磁化固定層の反対側には、記憶素子に電流を流すための電極層等の非磁性金属層が接続されている。
このような非磁性金属層としては、下部電極層、上部電極層、下地金属層や、所謂キャップ層等が挙げられる。
このような非磁性金属層としては、下部電極層、上部電極層、下地金属層や、所謂キャップ層等が挙げられる。
このような非磁性金属層が記憶層と直接接していると、界面拡散により、非磁性金属層の構成元素が記憶層の強磁性体に拡散して、記憶層の強磁性体が本来持っている特性が劣化した、特性劣化領域を生じることがある。特に、上述した下部電極層、上部電極層、下地金属層や、所謂キャップ層等は、記憶層と比較して厚く（膜厚にして２倍〜数倍程度）形成しているため、拡散する非磁性金属元素の量が多くなっている。
このように記憶層に特性劣化領域を生じると、記憶層の磁性材料としての特性が損なわれて、ＭＲ比やＨｋ値等が劣化する。
そして、このようにＭＲ比やＨｋ値等が劣化すると、記憶素子に記録された情報を読み出すことが難しくなったり、記憶層の熱安定性の指標Δが低下して、記憶素子が熱的に不安定になったりするため、記憶素子として望ましくない。
このように記憶層に特性劣化領域を生じると、記憶層の磁性材料としての特性が損なわれて、ＭＲ比やＨｋ値等が劣化する。
そして、このようにＭＲ比やＨｋ値等が劣化すると、記憶素子に記録された情報を読み出すことが難しくなったり、記憶層の熱安定性の指標Δが低下して、記憶素子が熱的に不安定になったりするため、記憶素子として望ましくない。
従って、記憶層と非磁性金属層との間の拡散による特性劣化領域が、記憶層内に生じていないことが望ましい。
種々の検討を行った結果、記憶層に対して、磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層を設けて、記憶層と非磁性金属層との間をスピンバリア層で隔てることにより、前述したスピンポンピング現象を抑制させて、スピン注入効率を向上させることが可能になると共に、上述の特性劣化領域の発生を抑制して、記憶層の強磁性体の本来の特性が発揮されることを見出した。
そこで、本発明においては、記憶層に対して、磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層を設けて、記憶素子を構成する。
また、本発明において、スピンバリア層は、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成する。
即ち、スピンバリア層を、酸化物、窒化物、フッ化物から選ばれる１種以上の材料、もしくは、酸化物、窒化物、フッ化物から選ばれる１種以上の材料を主成分として、少量の他の元素（例えば、金属元素等）が添加された材料、によって構成する。
このように、スピンバリア層が酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されることにより、スピンバリア層が基本的に絶縁性となっている。
即ち、スピンバリア層を、酸化物、窒化物、フッ化物から選ばれる１種以上の材料、もしくは、酸化物、窒化物、フッ化物から選ばれる１種以上の材料を主成分として、少量の他の元素（例えば、金属元素等）が添加された材料、によって構成する。
このように、スピンバリア層が酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されることにより、スピンバリア層が基本的に絶縁性となっている。
具体的には、例えば、マグネシウムやアルミニウム等の酸素や窒素との親和力が強い元素を用いた、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム等が挙げられる。
また、その他にも、ＳｉＯ２，Ｂｉ２Ｏ３，ＭｇＦ２，ＺｎＯ，Ｔａ２Ｏ５，ＣａＦ，ＳｒＴｉＯ２，ＡｌＬａＯ３，Ａｌ−Ｎ−Ｏ等の各種の材料を用いることもできる。
なお、記憶層と磁化固定層との間の中間層（トンネル絶縁層等）と同じ材料を使用して、スピンバリア層を形成してもよい。
また、その他にも、ＳｉＯ２，Ｂｉ２Ｏ３，ＭｇＦ２，ＺｎＯ，Ｔａ２Ｏ５，ＣａＦ，ＳｒＴｉＯ２，ＡｌＬａＯ３，Ａｌ−Ｎ−Ｏ等の各種の材料を用いることもできる。
なお、記憶層と磁化固定層との間の中間層（トンネル絶縁層等）と同じ材料を使用して、スピンバリア層を形成してもよい。
このように、記憶層に対して、磁化固定層とは反対側に接するように、スピン偏極した電子の拡散を抑制するスピンバリア層を設けることにより、前述したスピンポンピング現象を抑制させて、スピン注入効率を向上させることが可能になる。
さらに、基本的に絶縁性であるスピンバリア層によって、記憶層と非磁性金属層との間の拡散による特性劣化領域の発生を抑制することができるため、記憶層の強磁性体が本来持っている特性を発揮させることが可能になる。
これにより、特性劣化領域によるＭＲ比の劣化を抑制して、読み出し出力を改善することができるので、例えば、スピン注入効率が極大値を示すような薄い記憶層を設定することも可能になる。即ち、ＭＲ比等の特性の劣化を伴わずに、スピン注入の効率を高めて、電流量の閾値Ｉｃを小さくすることができる。
また、特性劣化領域の発生を抑制できることから、その分、記憶層の膜厚を薄くすることが可能になる。
これにより、特性劣化領域によるＭＲ比の劣化を抑制して、読み出し出力を改善することができるので、例えば、スピン注入効率が極大値を示すような薄い記憶層を設定することも可能になる。即ち、ＭＲ比等の特性の劣化を伴わずに、スピン注入の効率を高めて、電流量の閾値Ｉｃを小さくすることができる。
また、特性劣化領域の発生を抑制できることから、その分、記憶層の膜厚を薄くすることが可能になる。
また、スピンバリア層を設けることにより、記憶層の上下両側がいずれも絶縁層（トンネル絶縁層とスピンバリア層）で挟まれるため、記憶層に対して金属−金属間の原子拡散が起こりにくくなり、上述した特性劣化領域の発生を抑制する作用効果の他にも、製造工程の条件（熱履歴等）や、内部応力の影響や、下層の表面状態に依存せず、記憶層を薄い膜厚に厳密に低御することが可能になり、上述の電流量の閾値Ｉｃを低減することが可能になる。
そして、ウェハ内に形成した多数の記憶素子において、電流量の閾値Ｉｃのばらつきを抑えることができる。
そして、ウェハ内に形成した多数の記憶素子において、電流量の閾値Ｉｃのばらつきを抑えることができる。
また、トンネル絶縁層の材料として、特に、酸化マグネシウム（ＭｇＯ）を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
一般に、スピン注入効率はＭＲ比に依存し、ＭＲ比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層の材料として酸化マグネシウムを用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、ＭＲ比（ＴＭＲ比）を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
一般に、スピン注入効率はＭＲ比に依存し、ＭＲ比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層の材料として酸化マグネシウムを用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、ＭＲ比（ＴＭＲ比）を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
トンネル絶縁層を酸化マグネシウム（ＭｇＯ）膜により形成する場合には、ＭｇＯ膜が結晶化していて、００１方向に結晶配向性を維持していることが望ましい。
トンネル絶縁層に酸化マグネシウムを用いた場合に、優れたＭＲ特性を得るためには、一般に、アニール温度を３００℃以上、望ましくは３４０℃〜３８０℃の高い温度とすることが要求される。これは、従来中間層に用いられている酸化アルミニウムの場合のアニール温度の範囲（２５０℃〜２８０℃）と比較して、高温になっている。
これは、酸化マグネシウムの適正な内部構造や結晶構造を形成するためには、高い温度が必要になるからであると考えられる。
これは、酸化マグネシウムの適正な内部構造や結晶構造を形成するためには、高い温度が必要になるからであると考えられる。
このため、記憶素子の強磁性層にも、この高い温度のアニールに耐性を有するように、耐熱性のある強磁性材料を用いないと、優れたＭＲ特性を得ることができないが、本発明によれば、スピンバリア層を設けることによって、記憶層を構成する強磁性層への拡散が抑制されて、記憶層の耐熱性が向上するので、３４０℃〜４００℃のアニールにも記憶層の磁気特性が劣化することがなく耐えうるようになる。
これにより、記憶素子を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子を備えたメモリを、汎用メモリとして適用することが可能になる。
これにより、記憶素子を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子を備えたメモリを、汎用メモリとして適用することが可能になる。
また、記憶素子に充分な書き込み電流を流すためには、トンネル絶縁層（トンネルバリア層）の面積抵抗値を小さくする必要がある。
トンネル絶縁層の面積抵抗値は、スピン注入により記憶層の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμｍ２程度以下に制御する必要がある。
そして、ＭｇＯ膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、ＭｇＯ膜の膜厚を１．５ｎｍ以下に設定する必要がある。
トンネル絶縁層の面積抵抗値は、スピン注入により記憶層の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμｍ２程度以下に制御する必要がある。
そして、ＭｇＯ膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、ＭｇＯ膜の膜厚を１．５ｎｍ以下に設定する必要がある。
記憶層と磁化固定層との間のトンネル絶縁層の材料には、酸化マグネシウムを用いる他にも、例えば酸化アルミニウム、窒化アルミニウム、ＳｉＯ２，Ｂｉ２Ｏ３，ＭｇＦ２，ＣａＦ，ＳｒＴｉＯ２，ＡｌＬａＯ３，Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
また、記憶層の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。好ましくは、記憶素子の面積を０．０４μｍ２以下とする。
記憶層は、通常、主として、Ｃｏ，Ｆｅ，Ｎｉ，Ｇｄ等の強磁性材料から構成され、これら２種以上の合金を一つの層として、一層以上の積層状態で記憶層が形成される。
各強磁性層には、飽和磁化量等の磁気特性や、結晶構造（結晶質、微結晶構造、アモルファス構造）の制御のために合金元素が添加される。例えば、ＣｏＦｅ合金、ＣｏＦｅＢ合金、Ｆｅ合金或いはＮｉＦｅ合金を主成分として、Ｇｄ等の磁性元素や、他の元素として、Ｂ，Ｃ，Ｎ，Ｓｉ，Ｐ，Ａｌ，Ｔａ，Ｍｏ，Ｃｒ，Ｎｂ，Ｃｕ，Ｚｒ，Ｗ，Ｖ，Ｈｆ，Ｇｄ，Ｍｎ，Ｐｄが1種或いは複数添加された材料を用いることができる。また、例えば、ＣｏにＺｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉから選ばれる１種類以上の元素を添加したアモルファス材料、ＣｏＭｎＳｉ，ＣｏＭｎＡｌやＣｏＣｒＦｅＡｌ等のホイスラー材料を用いることができる。
各強磁性層には、飽和磁化量等の磁気特性や、結晶構造（結晶質、微結晶構造、アモルファス構造）の制御のために合金元素が添加される。例えば、ＣｏＦｅ合金、ＣｏＦｅＢ合金、Ｆｅ合金或いはＮｉＦｅ合金を主成分として、Ｇｄ等の磁性元素や、他の元素として、Ｂ，Ｃ，Ｎ，Ｓｉ，Ｐ，Ａｌ，Ｔａ，Ｍｏ，Ｃｒ，Ｎｂ，Ｃｕ，Ｚｒ，Ｗ，Ｖ，Ｈｆ，Ｇｄ，Ｍｎ，Ｐｄが1種或いは複数添加された材料を用いることができる。また、例えば、ＣｏにＺｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉから選ばれる１種類以上の元素を添加したアモルファス材料、ＣｏＭｎＳｉ，ＣｏＭｎＡｌやＣｏＣｒＦｅＡｌ等のホイスラー材料を用いることができる。
なお、記憶層を構成する強磁性層にＣｏＦｅＢ合金を用いる場合には、磁化量と軟磁気特性の確保の観点から、記憶層の強磁性成分であるＣｏとＦｅの合計の含有比率は、６０原子％以上であることが好ましい。
ＣｏとＦｅの合計の含有比率が６０原子％以下になると、強磁性層としての飽和磁化量、及び保磁力が得られなくなってしまう。また、一般的にＣｏＦｅの比率はＣｏ：Ｆｅが９０：１０から４０：６０の範囲にあるときに磁気異方性分散が適当に抑制された、良好な軟磁気特性を示す。
ＣｏとＦｅの合計の含有比率が６０原子％以下になると、強磁性層としての飽和磁化量、及び保磁力が得られなくなってしまう。また、一般的にＣｏＦｅの比率はＣｏ：Ｆｅが９０：１０から４０：６０の範囲にあるときに磁気異方性分散が適当に抑制された、良好な軟磁気特性を示す。
また、材料又は組成範囲の異なる複数の強磁性層を直接積層させて記憶層を構成することも可能である。また、強磁性層と軟磁性層とを積層させたり、軟磁性層を介して複数層の強磁性層を積層させたりすることも可能である。このように積層させた場合でも、本発明の効果が得られる。
さらに、本発明において、記憶層を、非磁性層を介して２層以上の強磁性層を積層した構成とすることにより、記憶層の飽和磁化Ｍｓを低減させることができ、これにより電流の閾値Ｉｃを低減することができる。
また、このように構成したときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。
また、このように構成したときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。
この非磁性層の材料としては、好ましくはＴｉ，Ｔａ，Ｎｂ，Ｃｒが挙げられ、これらの元素単体又は合金を用いることができる。
なお、同様の効果が得られるものであれば、その他どのような非磁性元素を用いても良い。例えば、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｓｉ，Ｂ，Ｃ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ等も考えられる。
なお、同様の効果が得られるものであれば、その他どのような非磁性元素を用いても良い。例えば、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｓｉ，Ｂ，Ｃ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ等も考えられる。
また、この非磁性層は、記憶層の強磁性体に拡散しにくい非磁性材料を用いるか、或いは、前述した電極層や下地層やキャップ層等と比較して、充分に薄い膜厚とすることによって、記憶層に前述した特性劣化領域が広く形成されない構成とすることが望ましい。
例えば、記憶層の強磁性層の主成分がＣｏＦｅＢであり、非磁性層にＴｉ，Ｔａ，Ｎｂ，Ｃｒのうち少なくとも一種の非磁性元素を用いる場合には、好ましくは、記憶層全体に占める非磁性元素の含有量が１原子％以上２０原子％以下となるように、非磁性層の膜厚を設定する。
含有量が少ない（非磁性層が薄い）と、飽和磁化を低減する効果が小さくなると共に、非磁性層上に強磁性層を良好な状態で成膜することが困難になる。
含有量が多い（非磁性層が厚い）と、飽和磁化は小さくなるが、記憶素子のＭＲ比も小さくなるため読み出しが困難になる。また、製造時に特性劣化領域を生じ易くなる。
含有量が少ない（非磁性層が薄い）と、飽和磁化を低減する効果が小さくなると共に、非磁性層上に強磁性層を良好な状態で成膜することが困難になる。
含有量が多い（非磁性層が厚い）と、飽和磁化は小さくなるが、記憶素子のＭＲ比も小さくなるため読み出しが困難になる。また、製造時に特性劣化領域を生じ易くなる。
なお、非磁性層を介して２層以上の強磁性層を積層した構成とする代わりに、記憶層の強磁性体に非磁性元素を含有させる構成としても、同様に記憶層の飽和磁化Ｍｓを低減させることができ、これにより電流の閾値Ｉｃを低減することができる。
このような構成の記憶層は、例えば強磁性材料と非磁性元素とを含有するターゲットを使用したり、非磁性元素をコ・スパッタにより強磁性材料に混入させたりすることにより、形成することが可能である。
この場合の非磁性元素の含有量も、積層する場合と同様に設定する。
このような構成の記憶層は、例えば強磁性材料と非磁性元素とを含有するターゲットを使用したり、非磁性元素をコ・スパッタにより強磁性材料に混入させたりすることにより、形成することが可能である。
この場合の非磁性元素の含有量も、積層する場合と同様に設定する。
記憶層の強磁性体に非磁性元素を含有させる構成とした場合には、トンネル絶縁層と記憶層との界面付近にも非磁性元素が分布するため、これがＭＲ比を下げる要因となる。
即ち、ＭＲ比の観点からすると、同じ含有量であれば、強磁性層と非磁性層との積層構造の方が有利である。
即ち、ＭＲ比の観点からすると、同じ含有量であれば、強磁性層と非磁性層との積層構造の方が有利である。
さらにまた、本発明において、前述した絶縁材料（酸化物、窒化物、フッ化物）から成るスピンバリア層に、非磁性金属元素が含有されている構成とすることにより、スピンバリア層の抵抗値を低減して、スピンバリア層を設けたことによる記憶素子の抵抗値の増大を抑えることができる。
このような構成のスピンバリア層は、例えば、酸化物、窒化物、フッ化物から選ばれた１種以上の材料から成る層（高抵抗層）と、非磁性金属層とを積層した後に、熱処理を行って、非磁性金属元素を高抵抗層へ拡散させることにより形成することができる。
スピンバリア層に含有させる非磁性金属元素としては、Ｔｉ，Ｔａ，Ｚｒ，Ｈｆ，Ｎｂ，Ｃｒ，Ｍｏ，Ｗ，Ｖ，Ｃｕ等の遷移金属元素やＡｕ，Ｐｄ，Ｐｔ等の貴金属が挙げられる。
Ｔｉ，Ｔａ，Ｚｒ等の遷移金属元素の場合には、絶縁層と接することにより、高濃度酸素固溶体或いは窒素固溶体が形成され、絶縁層との混合が進行して、絶縁状態から導電状態に変化して不完全な絶縁層になり、抵抗値が低減される。
一方、ＡｕやＰｔ等の貴金属の場合には、絶縁層と金属層が各層のまま２相に分離した状態となり、絶縁物が金属相中に孤立した状態、或いは、穴の開いた絶縁層となり、抵抗上昇が抑制される。これら金属層の厚さは絶縁層と同等以上であれば問題ない。
非磁性金属層の厚さの上限については特にないが、製造工程の面で制限され、５ｎｍ程度で充分であると考えられる。
Ｔｉ，Ｔａ，Ｚｒ等の遷移金属元素の場合には、絶縁層と接することにより、高濃度酸素固溶体或いは窒素固溶体が形成され、絶縁層との混合が進行して、絶縁状態から導電状態に変化して不完全な絶縁層になり、抵抗値が低減される。
一方、ＡｕやＰｔ等の貴金属の場合には、絶縁層と金属層が各層のまま２相に分離した状態となり、絶縁物が金属相中に孤立した状態、或いは、穴の開いた絶縁層となり、抵抗上昇が抑制される。これら金属層の厚さは絶縁層と同等以上であれば問題ない。
非磁性金属層の厚さの上限については特にないが、製造工程の面で制限され、５ｎｍ程度で充分であると考えられる。
また、上述したように絶縁層と金属層とを積層して、熱処理により非磁性金属元素を拡散させる形成方法の代わりに、最初から、絶縁材料と非磁性金属材料とが混合した不完全な絶縁層を形成する方法も可能である。
この場合には、上述した絶縁層の材料と金属層の材料とを混合した材料を用いて、成膜を行う。
この場合のスピンバリア層の膜厚は、５ｎｍ程度で充分と考えられる。
この場合には、上述した絶縁層の材料と金属層の材料とを混合した材料を用いて、成膜を行う。
この場合のスピンバリア層の膜厚は、５ｎｍ程度で充分と考えられる。
スピンバリア層の抵抗値が非常に大きい（高い）場合には、記憶素子の抵抗値も大きく（高く）なるため、記憶素子に対して情報の記録や情報の読み出しを行う際に、大きい電圧を必要とすることになる。また、ＭＴＪ素子のトンネル磁気抵抗効果による抵抗値の変化が、記憶素子の抵抗値に対して相対的に小さくなるため、ＭＲ比が目減りして、情報の読み出しが難しくなる。
これに対して、上述のように非磁性金属元素を含有するスピンバリア層を構成した場合には、スピンバリア層を設けたことによる記憶素子の抵抗値の増大を抑えることができるため、記憶素子に対して情報の記録や情報の読み出しを行う際に、余分な電圧を必要とせず、ＭＲ比の目減りもない。
また、スピンバリア層により記憶素子の抵抗値が増大することが抑えられるため、スピンバリア層の膜厚は、トンネル絶縁層と同等の膜厚でもよく、トンネル絶縁層よりも厚くても問題ない。
ＭＲ比や記憶素子の特性を考慮すると、スピンバリア層の面積抵抗値が１０Ωμｍ２以下となるように、非磁性金属元素の含有量を設定することが好ましい。
ところで、記憶層の強磁性材料と、スピンバリア層の絶縁材料との組み合わせによっては、スピンバリア層に含まれる酸素原子等が記憶層へ拡散や混合されることにより、記憶層の磁気特性が変化する場合がある。
そこで、本発明において、さらに、記憶層とスピンバリア層との間に、非磁性金属層を設けることにより、スピンバリア層に含まれる酸素原子等の記憶層への拡散や混合等に起因する磁気特性の変化を抑制することができる。
そこで、本発明において、さらに、記憶層とスピンバリア層との間に、非磁性金属層を設けることにより、スピンバリア層に含まれる酸素原子等の記憶層への拡散や混合等に起因する磁気特性の変化を抑制することができる。
このように記憶層とスピンバリア層との間に設ける非磁性金属層の材料としては、それ自体ではスピンポンピング効果の小さい非磁性金属、例えば、ＣｕやＴａ等を用いることができる。また、これらの元素に限定されるものではなく、例えば、Ａｌ，Ｓｉ，Ｔｉ，Ｚｎ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｗ，Ｒｕ等を使用することも考えられる。
この非磁性金属層も、記憶層の強磁性体に拡散しにくい非磁性材料を用いるか、或いは、前述した電極層や下地層やキャップ層等と比較して、充分に薄い膜厚とすることによって、記憶層に前述した特性劣化領域が広く形成されない構成とすることが望ましい。
このように記憶層とスピンバリア層との間に非磁性金属層を設ける構成は、記憶層とスピンバリア層とのいずれが上層であっても適用可能であるが、特にスピンバリア層の方が上層にある場合において、記憶層の後でスピンバリア層を形成することから、効果が大きいと考えられる。
本発明の記憶素子において、磁化固定層は、一方向の異方性を有していることが望ましく、記憶層は一軸異方性を有していることが望ましい。
また、磁化固定層及び記憶層の膜厚は、各々１ｎｍ〜４０ｎｍ、及び１ｎｍ〜１０ｎｍであることが好ましい。
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層が非磁性層を介して積層した積層フェリ構造とする。磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。さらに、各強磁性層の膜厚を調整することができ、磁化固定層からの漏洩磁界を抑えることができる。
積層フェリ構造の磁化固定層を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。また、非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ等を用いることができる。
また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層が非磁性層を介して積層した積層フェリ構造とする。磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。さらに、各強磁性層の膜厚を調整することができ、磁化固定層からの漏洩磁界を抑えることができる。
積層フェリ構造の磁化固定層を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。また、非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ等を用いることができる。
反強磁性層の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ，Ｆｅ２Ｏ３等の磁性体を挙げることができる。
また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
また、記憶素子の膜構成は、記憶層が磁化固定層の上側に配置される構成でも、下側に配置される構成でも全く問題はない。
なお、記憶素子の記憶層に記録された情報を読み出す方法としては、記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。
続いて、本発明の具体的な実施の形態について説明する。
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層３１を設けている。
記憶層１７と磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１６が設けられ、記憶層１７と磁化固定層３１とにより、ＭＴＪ素子が構成されている。
また、磁化固定層３１の下には下地層１１が形成され、最上層にはキャップ層１９が形成されている。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層３１を設けている。
記憶層１７と磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１６が設けられ、記憶層１７と磁化固定層３１とにより、ＭＴＪ素子が構成されている。
また、磁化固定層３１の下には下地層１１が形成され、最上層にはキャップ層１９が形成されている。
さらに、磁化固定層３１は、交換バイアス積層フェリ構造となっている。
具体的には、２層の強磁性層１３，１５が非磁性層１４を介して積層されて反強磁性結合しており、強磁性層１３の下に隣接して反強磁性層１２が配置されて、磁化固定層３１が構成されている。強磁性層１３は、反強磁性層１２により磁化Ｍ１３の向きが固定される。
２層の強磁性層１３，１５が反強磁性結合していることにより、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
具体的には、２層の強磁性層１３，１５が非磁性層１４を介して積層されて反強磁性結合しており、強磁性層１３の下に隣接して反強磁性層１２が配置されて、磁化固定層３１が構成されている。強磁性層１３は、反強磁性層１２により磁化Ｍ１３の向きが固定される。
２層の強磁性層１３，１５が反強磁性結合していることにより、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
記憶層１７の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ，Ｚｒ，Ｇｄ，Ｔａ，Ｔｉ，Ｍｏ，Ｍｎ，Ｃｕ等の遷移金属元素やＳｉ，Ｂ，Ｃ等の軽元素を含有させることもできる。また、例えばＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅの積層膜といったように、材料が異なる複数の膜を直接（非磁性層を介さずに）積層して、記憶層１７を構成してもよい。
磁化固定層３１の強磁性層１３，１５の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ，Ｚｒ，Ｇｄ，Ｔａ，Ｔｉ，Ｍｏ，Ｍｎ，Ｃｕ等の遷移金属元素やＳｉ，Ｂ，Ｃ等の軽元素を含有させることもできる。また、例えばＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅの積層膜といったように、材料が異なる複数の膜を直接（非磁性層を介さずに）積層して、強磁性層１３，１５を構成してもよい。
磁化固定層３１の積層フェリを構成する非磁性層１４の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。
非磁性層１４の膜厚は、材料によって変動するが、好ましくは、ほぼ０．５ｎｍから２．５ｎｍの範囲で使用する。
磁化固定層３１の積層フェリを構成する非磁性層１４の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。
非磁性層１４の膜厚は、材料によって変動するが、好ましくは、ほぼ０．５ｎｍから２．５ｎｍの範囲で使用する。
磁化固定層３１の強磁性層１３，１５と記憶層１７の膜厚は、適宜調整することが可能であり、１ｎｍ以上５ｎｍ以下が適当である。
本実施の形態においては、特に、記憶素子３の記憶層１７に対して、磁化固定層３１とは反対側、即ち記憶層１７の上層に、スピン偏極した電子の拡散を抑制するスピンバリア層１８が設けられている。このスピンバリア層１８は、記憶層１７とキャップ層１９との間に配置され、記憶層１７と接している。
さらに、スピンバリア層１８が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されている。
即ち、スピンバリア層１８が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料、もしくは、酸化物、窒化物、フッ化物から選ばれる１種以上の材料を主成分として、少量の他の元素（例えば、金属元素等）が添加された材料、によって構成されている。
即ち、スピンバリア層１８が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料、もしくは、酸化物、窒化物、フッ化物から選ばれる１種以上の材料を主成分として、少量の他の元素（例えば、金属元素等）が添加された材料、によって構成されている。
このようにスピンバリア層１８が設けられていることにより、スピン偏極された電子の拡散が抑制されると共に、キャップ層１９から記憶層１７への金属元素の拡散が抑制される。
さらに、本実施の形態において、中間層である絶縁層１６を、酸化マグネシウム層とした場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。
このようにＭＲ比を高くすることによっても、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。
このようにＭＲ比を高くすることによっても、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。
本実施の形態の記憶素子３は、下地層１１からキャップ層１９までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
上述の本実施の形態によれば、記憶層１７の磁化固定層３１とは反対側に、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成された、スピンバリア層１８が設けられているので、このスピンバリア層１８によって、スピン偏極された電子の拡散が抑制される。これにより、記憶層１７においてスピン蓄積が起こり、記憶層１７の磁化Ｍ１の向きが反転する際のスピンポンピング現象が抑制される。
従って、スピンポンピング現象に起因する、スピン注入効率の悪化を防いで、スピン注入効率を向上させることが可能になる。
従って、スピンポンピング現象に起因する、スピン注入効率の悪化を防いで、スピン注入効率を向上させることが可能になる。
また、スピンバリア層１８によって、キャップ層１９から記憶層１７への金属元素の拡散を抑制して、記憶層１７の強磁性体が本来持っている特性を発揮させることができるため、記憶層１７の熱安定性の指標Δを大きくすることが可能になる。これにより、記憶層１７の熱安定性も向上する。
記憶層１７の熱安定性が向上することにより、記憶素子３に対して電流を流して情報を記録する、動作領域を拡大することが可能になり、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
従って、安定して動作する信頼性の高いメモリを実現することができる。
また、スピン注入効率を向上させることが可能になるため、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を低減することができる。
従って、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
従って、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
また、図２に示した記憶素子３を備え、図１に示した構成のメモリは、メモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有している。
従って、本実施の形態のメモリを、汎用メモリとして適用することが可能になる。
特に、図２に示した記憶素子３は、スピンバリア層１８により記憶層１７の耐熱性が向上しているため、３４０℃〜４００℃のアニールにも記憶層１７の磁気特性が劣化することがなく、一般の半導体ＭＯＳ形成プロセスを容易に適用することができる。
従って、本実施の形態のメモリを、汎用メモリとして適用することが可能になる。
特に、図２に示した記憶素子３は、スピンバリア層１８により記憶層１７の耐熱性が向上しているため、３４０℃〜４００℃のアニールにも記憶層１７の磁気特性が劣化することがなく、一般の半導体ＭＯＳ形成プロセスを容易に適用することができる。
次に、本発明の他の実施の形態として、記憶素子の概略構成図（断面図）を図３に示す。
本実施の形態の記憶素子３０は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層３１を設け、上層に磁化固定層３２を設けている。即ち、記憶層１７に対して、上下２つの磁化固定層３１，３２を設けた構成である。
上層の磁化固定層３２は、単層の強磁性層２０とその上の反強磁性層１２のみを有する構成である。
本実施の形態の記憶素子３０は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層３１を設け、上層に磁化固定層３２を設けている。即ち、記憶層１７に対して、上下２つの磁化固定層３１，３２を設けた構成である。
上層の磁化固定層３２は、単層の強磁性層２０とその上の反強磁性層１２のみを有する構成である。
そして、この反強磁性層１２により、磁化固定層３２の強磁性層２０の磁化Ｍ２０の向きが固定される。
また、上層の磁化固定層３２の反強磁性層１２の上に、キャップ層１９が形成されている。
また、上層の磁化固定層３２の反強磁性層１２の上に、キャップ層１９が形成されている。
本実施の形態においては、特に、記憶素子３０の記憶層１７に対して、下層の磁化固定層３１及びトンネル絶縁層１６とは反対側、即ち記憶層１７の上層に、スピン偏極した電子の拡散を抑制するスピンバリア層１８が設けられている。
さらに、スピンバリア層１８が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されている。
さらに、スピンバリア層１８が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されている。
このスピンバリア層１８は、記憶層１７と上層の磁化固定層３２の強磁性層２０との間に配置され、記憶層１７と接している。
従って、記憶層１７とスピンバリア層１８と上層の磁化固定層３２とにより、ＭＴＪ素子が構成されている。即ち、このＭＴＪ素子では、スピンバリア層１８が、記憶層１７と磁化固定層３２との間の中間層を兼ねている。
従って、記憶層１７とスピンバリア層１８と上層の磁化固定層３２とにより、ＭＴＪ素子が構成されている。即ち、このＭＴＪ素子では、スピンバリア層１８が、記憶層１７と磁化固定層３２との間の中間層を兼ねている。
その他の構成は、図２に示した記憶素子３と同様であるので、同一符号を付して重複説明を省略する。
また、本実施の形態の記憶素子３０を用いて、図１に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子３０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子３０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させて、記憶素子３０に情報の記録を行うことができる。
これにより、記憶素子３０を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子３０を備えたメモリを、汎用メモリとして適用することが可能になる。
即ち、記憶素子３０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子３０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させて、記憶素子３０に情報の記録を行うことができる。
これにより、記憶素子３０を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子３０を備えたメモリを、汎用メモリとして適用することが可能になる。
さらに、本実施の形態において、中間層であるトンネル絶縁層１６を、酸化マグネシウム層とした場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。
このようにＭＲ比を高くすることによっても、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。
このようにＭＲ比を高くすることによっても、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。
上述の本実施の形態によれば、記憶層１７の下層の磁化固定層３１及びトンネル絶縁層１６とは反対側に、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成された、スピンバリア層１８が設けられているので、先の実施の形態と同様に、記憶層１７の磁化Ｍ１の向きが反転する際のスピンポンピング現象が抑制され、スピン注入効率を向上させることが可能になる。
また、先の実施の形態と同様に、記憶層１７の熱安定性が向上するので、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
さらにまた、本実施の形態では、記憶層１７に対して、下層側と上層側にトンネル絶縁層１６やスピンバリア層１８を介して、それぞれ磁化固定層３１，３２が設けられているため、この構成の作用によっても、記憶層１７の磁化Ｍ１の向きを反転させるために必要となる電流を低減することができる。
従って、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３０を備えたメモリにおいて、消費電力を低減することができる。
次に、本発明のさらに他の実施の形態として、記憶素子の概略構成図（断面図）を図４に示す。
本実施の形態の記憶素子４０は、特に、２層の強磁性層１７，２２を、非磁性層２１を介して積層することによって、記憶層３３が構成されている。
本実施の形態の記憶素子４０は、特に、２層の強磁性層１７，２２を、非磁性層２１を介して積層することによって、記憶層３３が構成されている。
この場合、非磁性層２１の膜厚に応じて、記憶層３３内の実効的な非磁性元素の含有量が決定される。
また、記憶層３３の２層の強磁性層１７，２２において、強磁性層１７の磁化Ｍ１Ａと、強磁性層２２の磁化Ｍ１Ｂとが同じ向き（平行な向き）になっており、２層の磁化Ｍ１Ａ，Ｍ１Ｂを合わせて記憶層３３の磁化Ｍ１となっている。
記憶層３３の強磁性層１７，２２の材料としては、例えばＣｏＦｅＢを使用することができる。
また、記憶層３３内の非磁性層２１の材料としては、好ましくは、Ｔｉ，Ｔａ，Ｎｂ，Ｃｒのうち少なくとも一種からなる非磁性金属材料を用いる。
記憶層３３内の非磁性層２１は、記憶層３３の強磁性体に拡散しにくい非磁性材料を用いるか、或いは、前述した電極層や下地層やキャップ層１９等と比較して、充分に薄い膜厚とすることによって、記憶層３３に前述した特性劣化領域が広く形成されない構成とすることが望ましい。
そして、例えば、記憶層３３の強磁性層１７，２２の主成分がＣｏＦｅＢであり、非磁性層２１にＴｉ，Ｔａ，Ｎｂ，Ｃｒのうち少なくとも一種の非磁性元素を用いる場合には、好ましくは、記憶層３３全体に占める非磁性元素の含有量が１原子％以上２０原子％以下となるように、非磁性層２１の膜厚を設定する。
その他の構成は、図２に示した先の実施の形態の記憶素子３と同様であるので、同一符号を付して重複説明を省略する。
磁化固定層３１と記憶層３３の強磁性層１３，１５，１７，２２の膜厚は、１ｎｍ以上５ｎｍ以下が適当である。
本実施の形態の記憶素子４０は、下地層１１からキャップ層１９までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子４０のパターンを形成することにより、製造することができる。
また、本実施の形態の記憶素子４０を用いて、図１に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子４０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子４０に上下方向（積層方向）の電流を流して、スピン注入により記憶層３３の磁化Ｍ１（Ｍ１Ａ，Ｍ１Ｂ）の向きを反転させて、記憶素子４０に情報の記録を行うことができる。
これにより、記憶素子４０を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子４０を備えたメモリを、汎用メモリとして適用することが可能になる。
即ち、記憶素子４０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子４０に上下方向（積層方向）の電流を流して、スピン注入により記憶層３３の磁化Ｍ１（Ｍ１Ａ，Ｍ１Ｂ）の向きを反転させて、記憶素子４０に情報の記録を行うことができる。
これにより、記憶素子４０を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子４０を備えたメモリを、汎用メモリとして適用することが可能になる。
上述の本実施の形態によれば、記憶層３３の磁化固定層３１とは反対側に、スピンバリア層１８が設けられているので、図２に示した先の実施の形態の記憶素子３と同様に、記憶層３３の磁化Ｍ１（Ｍ１Ａ，Ｍ１Ｂ）の向きが反転する際のスピンポンピング現象が抑制され、スピン注入効率を向上させることが可能になる。
また、先の実施の形態と同様に、記憶層３３の熱安定性を向上させることができるので、動作のマージンを広く確保し、記憶素子４０を安定して動作させることができる。
また、先の実施の形態と同様に、記憶層３３の熱安定性を向上させることができるので、動作のマージンを広く確保し、記憶素子４０を安定して動作させることができる。
さらに、本実施の形態によれば、記憶層３３が、２層の強磁性層１７，２２を、非磁性層２１を介して積層した構成であることにより、記憶層３３の飽和磁化Ｍｓを低減させることができ、これによっても電流の閾値Ｉｃを低減することができる。
また、強磁性層１７，２２の層間の相互作用の強さを調整することが可能になるため、記憶素子４０の寸法がサブミクロン以下になっても、電流の閾値Ｉｃが大きくならないように抑制することが可能になるという効果が得られる。
また、強磁性層１７，２２の層間の相互作用の強さを調整することが可能になるため、記憶素子４０の寸法がサブミクロン以下になっても、電流の閾値Ｉｃが大きくならないように抑制することが可能になるという効果が得られる。
従って、安定して動作する信頼性の高いメモリを実現することができ、記憶素子４０を備えたメモリにおいて、消費電力を低減することができる。
なお、上述の本実施の形態の記憶素子４０において、強磁性層１７，２２の膜厚と非磁性層２１の膜厚との関係によっては、強磁性層１７の磁化Ｍ１Ａと強磁性層２２の磁化Ｍ１Ｂとが逆向き（反平行な向き）になって、２層１７，２２が交換結合する場合もある。
この場合でも、同様に、スピンバリア層１８及び非磁性層２１をそれぞれ設けた効果が得られる。
この場合でも、同様に、スピンバリア層１８及び非磁性層２１をそれぞれ設けた効果が得られる。
また、上述の本実施の形態では、非磁性層２１を構成する非磁性元素として、Ｔｉ，Ｔａ，Ｎｂ，Ｃｒを用いたが、同様の効果が得られるものであれば、その他どのような非磁性元素を用いても良い。
さらにまた、上述の本実施の形態のように非磁性層２１を介して２層以上の強磁性層１７，２２を積層した構成とする代わりに、記憶層の強磁性体に非磁性元素を含有させる構成としても、同様に記憶層の飽和磁化Ｍｓを低減させることができ、これにより電流の閾値Ｉｃを低減することができる。
この場合の非磁性元素の含有量も、積層する場合と同様に設定することができる。
この場合の非磁性元素の含有量も、積層する場合と同様に設定することができる。
次に、本発明のさらに他の実施の形態として、記憶素子の概略構成を説明する。
本実施の形態では、図２に示した構造の記憶素子３において、さらに、スピンバリア層１８を、酸化物、窒化物、フッ化物から成る材料に、非磁性金属元素を含有させた構成とする。
これにより、酸化物、窒化物、フッ化物のみによりスピンバリア層１８を構成した場合と比較して、スピンバリア層１８の抵抗値を低減することができる。
本実施の形態では、図２に示した構造の記憶素子３において、さらに、スピンバリア層１８を、酸化物、窒化物、フッ化物から成る材料に、非磁性金属元素を含有させた構成とする。
これにより、酸化物、窒化物、フッ化物のみによりスピンバリア層１８を構成した場合と比較して、スピンバリア層１８の抵抗値を低減することができる。
スピンバリア層１８に含有させる非磁性金属元素としては、例えば、Ｔｉ，Ｔａ，Ｚｒ，Ｈｆ，Ｎｂ，Ｃｒ，Ｍｏ，Ｗ，Ｖ，Ｃｕ，Ａｕ，Ｐｄ，Ｐｔ等の遷移金属元素や貴金属元素が挙げられる。
このように非磁性金属元素を含有するスピンバリア層１８は、例えば次のように形成することができる。
図５に記憶素子３となる積層膜の断面図を示すように、酸化物、窒化物、フッ化物から選ばれる絶縁材料から成る高抵抗層４１と、非磁性金属層４２とを積層させて、記憶素子層３となる積層膜４３を形成する。
その後、熱処理によって、非磁性金属層４２から高抵抗層４１へ非磁性金属元素を拡散させて、非磁性金属元素によって抵抗値が低減されて、不完全な絶縁層となったスピンバリア層１８を形成することができる。
そして、好ましくは、非磁性金属元素を含有するスピンバリア層１８の面積抵抗値が、１０Ωμｍ２以下となるようにする。
図５に記憶素子３となる積層膜の断面図を示すように、酸化物、窒化物、フッ化物から選ばれる絶縁材料から成る高抵抗層４１と、非磁性金属層４２とを積層させて、記憶素子層３となる積層膜４３を形成する。
その後、熱処理によって、非磁性金属層４２から高抵抗層４１へ非磁性金属元素を拡散させて、非磁性金属元素によって抵抗値が低減されて、不完全な絶縁層となったスピンバリア層１８を形成することができる。
そして、好ましくは、非磁性金属元素を含有するスピンバリア層１８の面積抵抗値が、１０Ωμｍ２以下となるようにする。
スピンバリア層１８の抵抗値が非磁性金属元素によって低減されているので、例えば、スピンバリア層１８にトンネル絶縁層１６と同じ絶縁材料を用いて、かつトンネル絶縁層１６と同じ膜厚とした場合でも、トンネル絶縁層１６と比較してスピンバリア層１８を充分に低い抵抗値とすることができる。
これにより、スピンバリア層１８を設けても、トンネル絶縁層１６を有するＭＴＪ素子における磁気抵抗効果による記憶素子３の抵抗値の変化を、問題なく検出することができるため、記憶素子３に記録された情報を読み出すことができる。
これにより、スピンバリア層１８を設けても、トンネル絶縁層１６を有するＭＴＪ素子における磁気抵抗効果による記憶素子３の抵抗値の変化を、問題なく検出することができるため、記憶素子３に記録された情報を読み出すことができる。
なお、非磁性金属元素を拡散させるための非磁性金属層４２は、熱処理によって非磁性金属元素が高抵抗層４１に拡散することにより、全てなくなる場合と、熱処理後も残る場合とがある。
熱処理後も非磁性金属層４２が残る場合には、図２の記憶素子３の構成に対して、スピンバリア層１８とキャップ層１９との間に、非磁性金属層４２が存在する構成となる。
この場合には、非磁性金属層４２が、通常非磁性金属から構成されているキャップ層１９と材料が同一又は類似していることになるので、非磁性金属層４２をキャップ層１９の一部として捉えることもできる。
この場合には、非磁性金属層４２が、通常非磁性金属から構成されているキャップ層１９と材料が同一又は類似していることになるので、非磁性金属層４２をキャップ層１９の一部として捉えることもできる。
また、非磁性金属層４２の非磁性金属元素が、スピンバリア層１８の下の記憶層１７にまで拡散すると、前述した特性劣化領域が形成される虞がある。
このため、非磁性金属元素が記憶層１７になるべく拡散しないように、熱処理等の条件を制御することが望ましい。そして、例えば、図５に示した積層膜４３を形成する場合において、非磁性金属層４２の膜厚をある程度以下に薄くする。
このため、非磁性金属元素が記憶層１７になるべく拡散しないように、熱処理等の条件を制御することが望ましい。そして、例えば、図５に示した積層膜４３を形成する場合において、非磁性金属層４２の膜厚をある程度以下に薄くする。
上述の本実施の形態によれば、図２に示した先の各実施の形態と同様に、スピンバリア層１８によって、記憶層１７の磁化Ｍ１の向きが反転する際のスピンポンピング現象が抑制され、スピン注入効率を向上させることが可能になる。
また、先の実施の形態と同様に、記憶層１７の熱安定性を向上させることができるので、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
また、先の実施の形態と同様に、記憶層１７の熱安定性を向上させることができるので、動作のマージンを広く確保し、記憶素子３を安定して動作させることができる。
さらに、スピンバリア層１８が非磁性金属元素を含有していることにより、スピンバリア層１８の抵抗を低減することができるため、スピンバリア層１８を設けたことによって記憶素子３全体の抵抗値が高くなり過ぎないように、抵抗値を抑えることができる。
これにより、記憶素子３に対して情報の記録や情報の読み出しを行う際に、余分な電圧を必要とせず、またＭＲ比の目減りもない。
これにより、記憶素子３に対して情報の記録や情報の読み出しを行う際に、余分な電圧を必要とせず、またＭＲ比の目減りもない。
従って、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
次に、本発明のさらに別の実施の形態として、記憶素子の概略構成図を図６に示す。
本実施の形態の記憶素子５０は、特に、スピンバリア層１８が記憶層１７と直接接するのではなく、その間に非磁性金属層２３を介して積層された構成である。
このように、記憶層１７とスピンバリア層１８との間に非磁性金属層２３を設けたことにより、スピンバリア層１８に含まれる酸素原子等の記憶層１７への拡散や混合等に起因する磁気特性の変化を抑制することができる。
本実施の形態の記憶素子５０は、特に、スピンバリア層１８が記憶層１７と直接接するのではなく、その間に非磁性金属層２３を介して積層された構成である。
このように、記憶層１７とスピンバリア層１８との間に非磁性金属層２３を設けたことにより、スピンバリア層１８に含まれる酸素原子等の記憶層１７への拡散や混合等に起因する磁気特性の変化を抑制することができる。
記憶層１７とスピンバリア層１８との間に設ける非磁性金属層２３の材料としては、それ自体ではスピンポンピング効果の小さい非磁性金属、例えば、ＣｕやＴａ等を用いることができる。また、例えば、Ａｌ，Ｓｉ，Ｔｉ，Ｚｎ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｗ，Ｒｕ等を使用することも考えられる。
この非磁性金属層２３も、記憶層１７の強磁性体に拡散しにくい非磁性材料を用いるか、或いは、前述した電極層や下地層やキャップ層１９等と比較して、充分に薄い膜厚とすることによって、記憶層１７に前述した特性劣化領域が広く形成されない構成とすることが望ましい。
その他の構成は、図２に示した先の実施の形態の記憶素子３と同様であるので、同一符号を付して重複説明を省略する。
また、本実施の形態の記憶素子５０を用いて、図１に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子５０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子５０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させて、記憶素子５０に情報の記録を行うことができる。
これにより、記憶素子５０を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子５０を備えたメモリを、汎用メモリとして適用することが可能になる。
即ち、記憶素子５０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子５０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させて、記憶素子５０に情報の記録を行うことができる。
これにより、記憶素子５０を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子５０を備えたメモリを、汎用メモリとして適用することが可能になる。
上述の本実施の形態によれば、記憶層１７の磁化固定層３１とは反対側に、スピンバリア層１８が設けられているので、先の各実施の形態の記憶素子３，３０，４０と同様に、記憶層１７の磁化Ｍ１の向きが反転する際のスピンポンピング現象が抑制され、スピン注入効率を向上させることが可能になる。
また、先の実施の形態と同様に、記憶層１７の熱安定性を向上させることができるので、動作のマージンを広く確保し、記憶素子５０を安定して動作させることができる。
また、先の実施の形態と同様に、記憶層１７の熱安定性を向上させることができるので、動作のマージンを広く確保し、記憶素子５０を安定して動作させることができる。
さらに、本実施の形態によれば、スピンバリア層１８と記憶層１７との間に非磁性金属層２３が設けられていることにより、スピンバリア層１８に含まれる酸素原子等の記憶層１７への拡散や混合等に起因する記憶層１７の磁気特性の変化を抑制することができる。
これにより、記憶層１７を構成する強磁性材料が本来有する良好な磁気特性を保持することができ、これによっても、スピン注入効率を向上させることができる。
これにより、記憶層１７を構成する強磁性材料が本来有する良好な磁気特性を保持することができ、これによっても、スピン注入効率を向上させることができる。
従って、安定して動作する信頼性の高いメモリを実現することができ、記憶素子５０を備えたメモリにおいて、消費電力を低減することができる。
本発明では、上述の各実施の形態で示した記憶素子３，３０，４０，５０の膜構成に限らず、様々な膜構成を採用することが可能である。
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際のメモリには、図１に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁化反転特性を調べる目的で、記憶素子のみを形成したウェハにより検討を行った。
実際のメモリには、図１に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁化反転特性を調べる目的で、記憶素子のみを形成したウェハにより検討を行った。
＜実験１＞
（実施例）
厚さ０．５７５ｍｍのシリコン基板上に、厚さ２μｍの熱酸化膜を形成し、その上に図４に示した構成の記憶素子４０を形成した。
具体的には、図４に示した構成の記憶素子４０において、各層の材料及び膜厚を、下地層１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２．２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層１６を膜厚０．８ｎｍのＭｇＯ膜、記憶層３３を構成する強磁性層１７，２２を膜厚１ｎｍのＣｏＦｅＢ膜、非磁性層２１、スピンバリア層１８を膜厚０．８ｎｍのＭｇＯ膜、キャップ層１９を膜厚５ｎｍのＴａ膜と選定した。
上記膜構成で、ＣｏＦｅＢ膜の組成はＣｏ４８Ｆｅ３２Ｂ２０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)、ＰｔＭｎ膜の組成はＰｔ３８Ｍｎ６２（原子％）とした。
（実施例）
厚さ０．５７５ｍｍのシリコン基板上に、厚さ２μｍの熱酸化膜を形成し、その上に図４に示した構成の記憶素子４０を形成した。
具体的には、図４に示した構成の記憶素子４０において、各層の材料及び膜厚を、下地層１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２．２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層１６を膜厚０．８ｎｍのＭｇＯ膜、記憶層３３を構成する強磁性層１７，２２を膜厚１ｎｍのＣｏＦｅＢ膜、非磁性層２１、スピンバリア層１８を膜厚０．８ｎｍのＭｇＯ膜、キャップ層１９を膜厚５ｎｍのＴａ膜と選定した。
上記膜構成で、ＣｏＦｅＢ膜の組成はＣｏ４８Ｆｅ３２Ｂ２０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)、ＰｔＭｎ膜の組成はＰｔ３８Ｍｎ６２（原子％）とした。
ＭｇＯ膜から成るトンネル絶縁層１６及びスピンバリア層１８以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
ＭｇＯ膜から成るトンネル絶縁層１６及びスピンバリア層１８は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子４０の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
ＭｇＯ膜から成るトンネル絶縁層１６及びスピンバリア層１８は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子４０の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子４０のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子４０を形成した。記憶素子４０部分以外は、反強磁性層１２の深さ１０ｎｍまでエッチングされた。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子４０のパターンを、短軸９０ｎｍ×長軸１８０ｎｍの楕円形状として、記憶素子４０の面積抵抗値（Ωμｍ２）が２０Ωμｍ２となるようにした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子４０のパターンを、短軸９０ｎｍ×長軸１８０ｎｍの楕円形状として、記憶素子４０の面積抵抗値（Ωμｍ２）が２０Ωμｍ２となるようにした。
次に、記憶素子４０部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成して、記憶素子４０の試料を作製した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成して、記憶素子４０の試料を作製した。
そして、上述の製造方法により、記憶素子４０において、非磁性層２１の材料（非磁性元素）と、非磁性層２１の膜厚とをそれぞれ変えた、記憶素子４０の各試料を作製した。
非磁性層２１の非磁性元素は、Ｔｉ，Ｔａ，Ｎｂ，Ｃｒのいずれかとし、それぞれの非磁性元素について、非磁性層２１の膜厚を、０．１ｎｍ，０．２ｎｍ，０．３ｎｍ，０．４ｎｍ，０．５ｎｍ，１．０ｎｍの６通りとした試料を作製した。これらの膜厚は記憶層３３全体のうち、非磁性元素の含有量（原子％）が３％，６％，８％，１１％，１３％，２６％であることに相当する。
非磁性元素が４通りであり、膜厚が６通りであるので、合計２４通りとなる。
非磁性層２１の非磁性元素は、Ｔｉ，Ｔａ，Ｎｂ，Ｃｒのいずれかとし、それぞれの非磁性元素について、非磁性層２１の膜厚を、０．１ｎｍ，０．２ｎｍ，０．３ｎｍ，０．４ｎｍ，０．５ｎｍ，１．０ｎｍの６通りとした試料を作製した。これらの膜厚は記憶層３３全体のうち、非磁性元素の含有量（原子％）が３％，６％，８％，１１％，１３％，２６％であることに相当する。
非磁性元素が４通りであり、膜厚が６通りであるので、合計２４通りとなる。
また、他の実施例として、図２に示したように、非磁性層２１を設けない記憶層１７を有する記憶素子３についても、記憶層１７の膜厚を２ｎｍとして、同様の製造方法によって、試料を作製した。
（比較例）
さらに、比較例として、図７Ａに断面図を示すように、図４に示した記憶素子４０に対してスピンバリア層１８を設けない構成の記憶素子について、非磁性層２１の非磁性元素及び膜厚を実施例と同様に変えた２４通りの試料を、同様の製造方法によって作製した。
また、他の比較例として、図７Ｂに断面図を示すように、図２に示した記憶素子３に対してスピンバリア層１８を設けない構成の記憶素子についても、記憶層１７の膜厚を２ｎｍとして、同様の製造方法によって、記憶素子の試料を作製した。
さらに、比較例として、図７Ａに断面図を示すように、図４に示した記憶素子４０に対してスピンバリア層１８を設けない構成の記憶素子について、非磁性層２１の非磁性元素及び膜厚を実施例と同様に変えた２４通りの試料を、同様の製造方法によって作製した。
また、他の比較例として、図７Ｂに断面図を示すように、図２に示した記憶素子３に対してスピンバリア層１８を設けない構成の記憶素子についても、記憶層１７の膜厚を２ｎｍとして、同様の製造方法によって、記憶素子の試料を作製した。
（熱安定性の指標Δの測定）
まず、実施例及び比較例の各試料の記憶素子に対して、前述した熱安定性の指標Δの値を測定した。
まず、実施例及び比較例の各試料の記憶素子に対して、前述した熱安定性の指標Δの値を測定した。
このうち、記憶層３３を構成する非磁性層２１の非磁性元素をＴｉとし、非磁性層２１の膜厚を０．２ｎｍとした場合について、スピンバリア層１８がある（図４の記憶素子４０の）試料、並びに、スピンバリア層１８のない（図７Ａの記憶素子の）試料について、測定結果を比較して、図８に示す。
図８からわかるように、熱安定性の指標Δは、スピンバリア層１８がない場合には４８程度であるのに対して、スピンバリア層１８がある場合には、７１程度と増加している。これは、熱安定性が向上していることを意味しており、スピンバリア層１８を設けることにより、記憶素子の熱安定性を向上させることができることを示している。通常、記憶素子に用いるためには、７０以上の熱安定性の指標Δを有することが望ましい。
その他の非磁性元素や膜厚とした場合においても、同様の結果が得られた。
その他の非磁性元素や膜厚とした場合においても、同様の結果が得られた。
（ＴＭＲ比の測定）
記憶素子の読み出し特性を評価する目的で、以下の方法により、ＴＭＲ比の測定を行った。
記憶素子の長軸方向に１０Ｈｚの交流磁界を印加しながら、記憶素子に１００ｍＶの電圧を印加した状態で、抵抗値を測定した。
外部磁界により記憶層３３の磁化Ｍ１の向きが反転すると、記憶素子の抵抗値が変化する。このとき、記憶層３３の磁化Ｍ１の向きが、磁化固定層３１の（記憶層３３側の）強磁性層１５の磁化Ｍ１５の向きに対して、反平行のときの抵抗値をＲ（反平行）、平行のときの抵抗値をＲ（平行）としたとき、ＴＭＲ比＝［Ｒ（反平行）−Ｒ（平行）］／Ｒ（平行）と定義した。
実施例及び比較例の記憶素子の各試料に対して、それぞれＴＭＲ比を測定した。
記憶素子の読み出し特性を評価する目的で、以下の方法により、ＴＭＲ比の測定を行った。
記憶素子の長軸方向に１０Ｈｚの交流磁界を印加しながら、記憶素子に１００ｍＶの電圧を印加した状態で、抵抗値を測定した。
外部磁界により記憶層３３の磁化Ｍ１の向きが反転すると、記憶素子の抵抗値が変化する。このとき、記憶層３３の磁化Ｍ１の向きが、磁化固定層３１の（記憶層３３側の）強磁性層１５の磁化Ｍ１５の向きに対して、反平行のときの抵抗値をＲ（反平行）、平行のときの抵抗値をＲ（平行）としたとき、ＴＭＲ比＝［Ｒ（反平行）−Ｒ（平行）］／Ｒ（平行）と定義した。
実施例及び比較例の記憶素子の各試料に対して、それぞれＴＭＲ比を測定した。
ＴＭＲ比の測定結果を、図９Ａ〜図９Ｄに示す。図９ＡはＴｉ層、図９ＢはＴａ層、図９ＣはＮｂ層、図９ＤはＣｒ層を、それぞれ非磁性層２１として形成した場合についてまとめて、厚さ（膜厚）とＴＭＲ比の関係を示しており、さらに各図において、厚さ０ｎｍとして、図２に示した記憶素子３及び図７Ｂに示した記憶素子の試料のＴＭＲ比を示している。各図において、○印はスピンバリア層１８のない記憶素子（比較例）の試料を示し、●印はスピンバリア層１８のある記憶素子（実施例）の試料を示している。
図９Ａ〜図９Ｄからわかるように、非磁性元素の添加量が大きくなるにつれて、ＴＭＲ比が減少する傾向がある。特に、非磁性層２１の膜厚が１．０ｎｍの場合には、ＴＭＲ比が１０％以下とほぼ消失しており、抵抗の違いにより磁化状態を読み出す、記録の読み出し動作が困難になるため、記憶素子として採用できない。
このことから、非磁性元素の添加量には上限があることがわかり、望ましい非磁性元素の添加量の上限は２０原子％である。
また、同じ膜厚（添加量）で比較すると、いずれの非磁性元素でも、スピンバリア層１８を設けた実施例の方が、スピンバリア層１８のない比較例よりもＴＭＲ比が上回っていることがわかる。
このことから、非磁性元素の添加量には上限があることがわかり、望ましい非磁性元素の添加量の上限は２０原子％である。
また、同じ膜厚（添加量）で比較すると、いずれの非磁性元素でも、スピンバリア層１８を設けた実施例の方が、スピンバリア層１８のない比較例よりもＴＭＲ比が上回っていることがわかる。
（反転電流値の測定）
記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子に１０μｓから１００ｍｓのパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶層の磁化が反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅１ｎｓに外挿した値を、反転電流値とした。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を２０個程度作製して、反転電流値の測定を行い、その平均値をとった。さらに、反転電流値の平均値を記憶素子の膜面方向の断面積で割って、反転電流密度を求めた。
記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子に１０μｓから１００ｍｓのパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶層の磁化が反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅１ｎｓに外挿した値を、反転電流値とした。
そして、記憶素子間のばらつきを考慮するために、同一構成の記憶素子を２０個程度作製して、反転電流値の測定を行い、その平均値をとった。さらに、反転電流値の平均値を記憶素子の膜面方向の断面積で割って、反転電流密度を求めた。
反転電流密度の測定結果を、図１０Ａ〜図１０Ｄに示す。図１０ＡはＴｉ層、図１０ＢはＴａ層、図１０ＣはＮｂ層、図１０ＤはＣｒ層を、それぞれ非磁性層２１として形成した場合についてまとめて、厚さ（膜厚）とＴＭＲ比の関係を示しており、さらに各図において、厚さ０ｎｍとして、図２に示した記憶素子３及び図７Ｂに示した記憶素子の試料のＴＭＲ比を示している。各図において、○印はスピンバリア層１８のない記憶素子（比較例）の試料を示し、●印はスピンバリア層１８のある記憶素子（実施例）の試料を示している。
図１０Ａ〜図１０Ｄからわかるように、スピンバリア層１８がない場合（比較例）も、スピンバリア層１８がある場合（実施例）も、ある程度の厚さの非磁性層２１を挿入して記憶層３３を構成することにより、非磁性層２１を挿入しない場合と比較して、反転電流密度を低減することができる。
これは、非磁性層２１を挿入することにより、記憶層３３の飽和磁化Ｍｓが減少したため、反転電流密度が低減されたからである、と推測される。
また、非磁性層２１を挿入した構成では、スピンバリア層１８がない場合（比較例）よりも、スピンバリア層１８がある場合（実施例）の方が、いずれの膜厚においても、反転電流密度が小さくなっている。即ち、スピンバリア層１８を設けた効果が現れている。
なお、非磁性層２１の膜厚を１．０ｎｍとした試料では、反転は確認されなかった。非磁性層２１の膜厚を増やしていくに従って、反転電流密度が増大していき、ある程度膜厚が大きくなると無限大に収束して、反転しなくなると考えられる。
これは、非磁性層２１を挿入することにより、記憶層３３の飽和磁化Ｍｓが減少したため、反転電流密度が低減されたからである、と推測される。
また、非磁性層２１を挿入した構成では、スピンバリア層１８がない場合（比較例）よりも、スピンバリア層１８がある場合（実施例）の方が、いずれの膜厚においても、反転電流密度が小さくなっている。即ち、スピンバリア層１８を設けた効果が現れている。
なお、非磁性層２１の膜厚を１．０ｎｍとした試料では、反転は確認されなかった。非磁性層２１の膜厚を増やしていくに従って、反転電流密度が増大していき、ある程度膜厚が大きくなると無限大に収束して、反転しなくなると考えられる。
一方、スピンバリア層１８がある実施例のうち、非磁性層２１を挿入していない場合（図２の記憶素子３）には、反転電流密度が大きくなっている。
これは、スピンバリア層１８を設けたことにより、スピン偏極した電子の通過がやや制限されると考えられる上に、記憶層１７の膜厚が２ｎｍで飽和磁化Ｍｓが大きくなっていて磁化Ｍ１の向きが反転しにくくなっているため、これらのバランスにより、反転電流密度が非常に大きくなっているものと考えられる。
なお、非磁性層２１を挿入していない場合でも、スピンバリア層１８を設けたことにより、前述したように、スピンポンピング現象を抑制して、スピン注入効率を向上させ、かつ熱安定性を向上させる効果は得られる。
従って、スピンバリア層１８を設けて、かつ非磁性層２１を挿入していない場合に、反転電流密度を低く抑えるためには、スピン偏極した電子の通過が抑制されず、また記憶層１７の飽和磁化Ｍｓがあまり大きくならないように、スピンバリア層１８の膜厚又は記憶層（強磁性層）１７の膜厚を選定する必要がある。例えば、スピンバリア層１８の膜厚又は記憶層（強磁性層）１７の膜厚を、この実施例よりも薄くすることが考えられる。
これは、スピンバリア層１８を設けたことにより、スピン偏極した電子の通過がやや制限されると考えられる上に、記憶層１７の膜厚が２ｎｍで飽和磁化Ｍｓが大きくなっていて磁化Ｍ１の向きが反転しにくくなっているため、これらのバランスにより、反転電流密度が非常に大きくなっているものと考えられる。
なお、非磁性層２１を挿入していない場合でも、スピンバリア層１８を設けたことにより、前述したように、スピンポンピング現象を抑制して、スピン注入効率を向上させ、かつ熱安定性を向上させる効果は得られる。
従って、スピンバリア層１８を設けて、かつ非磁性層２１を挿入していない場合に、反転電流密度を低く抑えるためには、スピン偏極した電子の通過が抑制されず、また記憶層１７の飽和磁化Ｍｓがあまり大きくならないように、スピンバリア層１８の膜厚又は記憶層（強磁性層）１７の膜厚を選定する必要がある。例えば、スピンバリア層１８の膜厚又は記憶層（強磁性層）１７の膜厚を、この実施例よりも薄くすることが考えられる。
以上の結果から、図４に示したように、記憶層３３に対してスピンバリア層１８を設けると共に、強磁性層１７，２２の間に非磁性層２１を挿入して記憶層３３を構成することにより、反転電流密度を低減することが可能であることが明らかになった。
このような効果を得るために必要となる、スピンバリア層１８への非磁性元素の添加量は、１原子％以上であればよい。
なお、反転電流値の電流パルス幅依存性の傾きは、前述した記憶素子の熱安定性の指標Δに対応する。
反転電流値がパルス幅によって変化しない（傾きが小さい）ほど、熱安定性の指標Δの値が大きくなり、熱の擾乱に強いことを意味する。
反転電流値がパルス幅によって変化しない（傾きが小さい）ほど、熱安定性の指標Δの値が大きくなり、熱の擾乱に強いことを意味する。
＜実験２＞
厚さ０．７２５ｍｍのシリコン基板上に、厚さ３００ｎｍの熱酸化膜を形成し、その上に図２に示した構成の記憶素子３を形成した。また、記憶素子３のスピンバリア層１８を形成する際に、図５に示したように、高抵抗層４１と非磁性金属層４２とを積層した。
具体的には、図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜、スピンバリア層１８となる膜を高抵抗層４１の酸化マグネシウム膜と非磁性金属層４２の膜厚５ｎｍのＴｉ膜との積層、キャップ層１９を膜厚５ｎｍのＴａ膜と選定した。また、下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
上記膜構成で、ＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)として、ＣｏＦｅＢ膜のＣｏとＦｅとＢの比率は５０：３０：２０とした。
酸化マグネシウム膜から成るトンネル絶縁層１６及び高抵抗層４１以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム（ＭｇＯ）膜から成るトンネル絶縁層１６及び高抵抗層４１は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行うと共に、非磁性金属層４２から高抵抗層４１へ非磁性金属元素を拡散させてスピンバリア層１８を形成した。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、ワード線のＣｕ層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ2）が２０Ωμｍ2となるようにした。
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子３の試料を作製した。
厚さ０．７２５ｍｍのシリコン基板上に、厚さ３００ｎｍの熱酸化膜を形成し、その上に図２に示した構成の記憶素子３を形成した。また、記憶素子３のスピンバリア層１８を形成する際に、図５に示したように、高抵抗層４１と非磁性金属層４２とを積層した。
具体的には、図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜、スピンバリア層１８となる膜を高抵抗層４１の酸化マグネシウム膜と非磁性金属層４２の膜厚５ｎｍのＴｉ膜との積層、キャップ層１９を膜厚５ｎｍのＴａ膜と選定した。また、下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
上記膜構成で、ＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)として、ＣｏＦｅＢ膜のＣｏとＦｅとＢの比率は５０：３０：２０とした。
酸化マグネシウム膜から成るトンネル絶縁層１６及び高抵抗層４１以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム（ＭｇＯ）膜から成るトンネル絶縁層１６及び高抵抗層４１は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行うと共に、非磁性金属層４２から高抵抗層４１へ非磁性金属元素を拡散させてスピンバリア層１８を形成した。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、ワード線のＣｕ層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ2）が２０Ωμｍ2となるようにした。
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子３の試料を作製した。
そして、上述の製造方法により、スピンバリア層１８となる高抵抗層４１の酸化マグネシウム膜の膜厚を変えた各試料を作製した。即ち、スパッタ後の酸化マグネシウム膜の膜厚を０．５ｎｍ，０．７ｎｍ，０．９ｎｍ，１．１ｎｍ，１．３ｎｍとして、それぞれ記憶素子３の各試料を作製した。
なお、記憶層１７の飽和磁化Ｍｓと膜厚、並びに記憶素子３の面積により、熱安定性の指標Δは規定され、本実験条件においては、７０程度の値が確保されている。
＜実験３＞
図２に示した構成の記憶素子３において、スピンバリア層１８となる非磁性金属層４２を膜厚５ｎｍのＴａ膜とした他は、実験２の記憶素子３と同様にして、記憶素子３の試料を作製した。
そして、スピンバリア層１８となる高抵抗層４１の酸化マグネシウム膜の膜厚を変えた各試料を作製した。即ち、スパッタ後の酸化マグネシウム膜の膜厚を０．５ｎｍ，０．７ｎｍ，０．９ｎｍ，１．１ｎｍ，１．３ｎｍとして、それぞれ記憶素子３の各試料を作製した。
図２に示した構成の記憶素子３において、スピンバリア層１８となる非磁性金属層４２を膜厚５ｎｍのＴａ膜とした他は、実験２の記憶素子３と同様にして、記憶素子３の試料を作製した。
そして、スピンバリア層１８となる高抵抗層４１の酸化マグネシウム膜の膜厚を変えた各試料を作製した。即ち、スパッタ後の酸化マグネシウム膜の膜厚を０．５ｎｍ，０．７ｎｍ，０．９ｎｍ，１．１ｎｍ，１．３ｎｍとして、それぞれ記憶素子３の各試料を作製した。
＜実験４＞
図２に示した構成の記憶素子３において、スピンバリア層１８となる非磁性金属層４２を膜厚３ｎｍのＡｕ膜とした他は、実験２の記憶素子３と同様にして、記憶素子３の試料を作製した。
そして、スピンバリア層１８となる高抵抗層４１の酸化マグネシウム膜の膜厚を変えた各試料を作製した。即ち、スパッタ後の酸化マグネシウム膜厚を０．５ｎｍ，０．７ｎｍ，０．９ｎｍ，１．１ｎｍ，１．３ｎｍとして、それぞれ記憶素子３の各試料を作製した。
図２に示した構成の記憶素子３において、スピンバリア層１８となる非磁性金属層４２を膜厚３ｎｍのＡｕ膜とした他は、実験２の記憶素子３と同様にして、記憶素子３の試料を作製した。
そして、スピンバリア層１８となる高抵抗層４１の酸化マグネシウム膜の膜厚を変えた各試料を作製した。即ち、スパッタ後の酸化マグネシウム膜厚を０．５ｎｍ，０．７ｎｍ，０．９ｎｍ，１．１ｎｍ，１．３ｎｍとして、それぞれ記憶素子３の各試料を作製した。
＜実験５＞
図３に示した構成、即ち記憶層１７の下層及び上層にそれぞれ磁化固定層３１，３２を設けたいわゆるＤｕａｌ構造の記憶素子３０において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、下層の磁化固定層３１及び上層の磁化固定層３２のそれぞれの反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜、スピンバリア層１８となる膜を高抵抗層４１の酸化マグネシウム膜と非磁性金属層４２の膜厚５ｎｍのＴａ膜、磁化固定層３２の強磁性層２０を膜厚２．５ｎｍのＣｏＦｅ膜、キャップ層１９を膜厚５ｎｍのＴａ膜と選定した。
その他の構成及び製造方法は、実験２の記憶素子３と同様にして、記憶素子３０の試料を作製した。
そして、スピンバリア層１８となる高抵抗層４１の酸化マグネシウム膜の膜厚を変えた各試料を作製した。即ち、スパッタ後の酸化マグネシウム膜の膜厚を０．５ｎｍ，０．７ｎｍ，０．９ｎｍ，１．１ｎｍ，１．３ｎｍとして、それぞれ記憶素子３０の各試料を作製した。
図３に示した構成、即ち記憶層１７の下層及び上層にそれぞれ磁化固定層３１，３２を設けたいわゆるＤｕａｌ構造の記憶素子３０において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、下層の磁化固定層３１及び上層の磁化固定層３２のそれぞれの反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜、スピンバリア層１８となる膜を高抵抗層４１の酸化マグネシウム膜と非磁性金属層４２の膜厚５ｎｍのＴａ膜、磁化固定層３２の強磁性層２０を膜厚２．５ｎｍのＣｏＦｅ膜、キャップ層１９を膜厚５ｎｍのＴａ膜と選定した。
その他の構成及び製造方法は、実験２の記憶素子３と同様にして、記憶素子３０の試料を作製した。
そして、スピンバリア層１８となる高抵抗層４１の酸化マグネシウム膜の膜厚を変えた各試料を作製した。即ち、スパッタ後の酸化マグネシウム膜の膜厚を０．５ｎｍ，０．７ｎｍ，０．９ｎｍ，１．１ｎｍ，１．３ｎｍとして、それぞれ記憶素子３０の各試料を作製した。
これら実験２〜実験５で作製した記憶素子３，３０の各試料に対して、それぞれ以下のようにして特性の評価を行った。
（ＴＭＲ比の測定）
実験１と同様の測定方法により、各試料の記憶素子に対して、ＴＭＲ比を測定した。
実験１と同様の測定方法により、各試料の記憶素子に対して、ＴＭＲ比を測定した。
（反転電流値の測定）
記憶素子３，３０の書き込み特性を評価する目的で、反転電流値の測定を行った。
なお、各記憶素子３，３０の反転電流値のばらつきを考慮するために、同一構成の記憶素子３，３０を２０個程度作製して、反転電流値の測定を行い、その平均値をとった。
この反転電流値は、両極性（上向きと下向き）の電流についてそれぞれ測定した。
記憶層１７の磁化Ｍ１の向きと、磁化固定層３１の強磁性層１５の磁化Ｍ１５の向きとの関係は、ワード線からビット線に電流を流す場合には、平行状態から反平行状態に反転し、ビット線からワード線に電流を流す場合には、反平行状態から平行状態に反転する。
そして、ワード線からビット線に電流を流す場合の反転電流値をＩｃ＋、ビット線からワード線に電流を流す場合の反転電流値をＩｃ−と定義した。
記憶素子３，３０の書き込み特性を評価する目的で、反転電流値の測定を行った。
なお、各記憶素子３，３０の反転電流値のばらつきを考慮するために、同一構成の記憶素子３，３０を２０個程度作製して、反転電流値の測定を行い、その平均値をとった。
この反転電流値は、両極性（上向きと下向き）の電流についてそれぞれ測定した。
記憶層１７の磁化Ｍ１の向きと、磁化固定層３１の強磁性層１５の磁化Ｍ１５の向きとの関係は、ワード線からビット線に電流を流す場合には、平行状態から反平行状態に反転し、ビット線からワード線に電流を流す場合には、反平行状態から平行状態に反転する。
そして、ワード線からビット線に電流を流す場合の反転電流値をＩｃ＋、ビット線からワード線に電流を流す場合の反転電流値をＩｃ−と定義した。
実験２〜実験５の各試料の記憶素子３，３０に対して、ＴＭＲ比を測定した結果を、図１１Ａ〜図１１Ｄに示す。図１１ＡはＴｉ層、図１１ＢはＴａ層、図１１ＣはＡｕ層を、それぞれ非磁性金属層４２として形成した場合を示し、図１１ＤはＤｕａｌ構造（図３の記憶素子３０）でスピンバリア層１８に用いられる非磁性金属層４２をＴａ膜とした場合を示している。
また、実験２〜実験５の各試料の記憶素子３，３０に対して、反転電流密度を測定した結果を、図１２Ａ〜図１２Ｄに示す。図１２ＡはＴｉ層、図１２ＢはＴａ層、図１２ＣはＡｕ層を、それぞれ非磁性金属層４２として形成した場合を示し、図１２ＤはＤｕａｌ構造（図３の記憶素子３０）でスピンバリア層１８に用いられる非磁性金属層４２をＴａ膜とした場合を示している。
また、実験２〜実験５の各試料の記憶素子３，３０に対して、反転電流密度を測定した結果を、図１２Ａ〜図１２Ｄに示す。図１２ＡはＴｉ層、図１２ＢはＴａ層、図１２ＣはＡｕ層を、それぞれ非磁性金属層４２として形成した場合を示し、図１２ＤはＤｕａｌ構造（図３の記憶素子３０）でスピンバリア層１８に用いられる非磁性金属層４２をＴａ膜とした場合を示している。
図１１Ａ〜図１１Ｄからわかるように、ＴＭＲ比は、スピンバリア層１８を構成する熱処理前の高抵抗層４１のＭｇＯ膜の膜厚に依存しており、膜厚が厚いときには、スピンバリア層１８により素子抵抗値が上昇するため、その結果としてＴＭＲ比の低下が認められる。
各図中破線で示す１００％のＴＭＲ比は、メモリとして、読み取り速度とマージンを得るために必要な値であり、反転電流密度を改善するためにＴＭＲ比が犠牲になったとしても、メモリとしての特性を維持できる範囲である。
従って、実験２〜実験５の各試料では、高抵抗層４１のＭｇＯ膜の膜厚を、おおむね１．２ｎｍ以下とすることが望ましい。
各図中破線で示す１００％のＴＭＲ比は、メモリとして、読み取り速度とマージンを得るために必要な値であり、反転電流密度を改善するためにＴＭＲ比が犠牲になったとしても、メモリとしての特性を維持できる範囲である。
従って、実験２〜実験５の各試料では、高抵抗層４１のＭｇＯ膜の膜厚を、おおむね１．２ｎｍ以下とすることが望ましい。
図１２Ａ〜図１２Ｄからわかるように、反転電流密度もやはり、スピンバリア層１８を構成する熱処理前の高抵抗層４１のＭｇＯ膜の膜厚に依存しているが、膜厚が薄いときには、スピンバリア層１８を設けた効果が小さくなるため、その結果として反転電流密度が大きくなっている。
各図中破線で示す２．５ＭＡ／ｃｍ２の反転電流密度は、スピン反転を利用したメモリとして実現可能とするために必要な値であり、反転電流密度を２．５ＭＡ／ｃｍ２以下に小さくすることにより、スピン反転を利用したメモリを構成することができる。
従って、実験２〜実験５の各試料では、高抵抗層４１のＭｇＯ膜の膜厚を、おおむね０．７ｎｍ以下とすることが望ましい。
そして、図１１Ａ〜図１１Ｄの結果と合わせると、スピンバリア層１８となる高抵抗層４１のＭｇＯ膜の、望ましい膜厚の範囲は、０．７ｎｍ〜１．２ｎｍとなる。
各図中破線で示す２．５ＭＡ／ｃｍ２の反転電流密度は、スピン反転を利用したメモリとして実現可能とするために必要な値であり、反転電流密度を２．５ＭＡ／ｃｍ２以下に小さくすることにより、スピン反転を利用したメモリを構成することができる。
従って、実験２〜実験５の各試料では、高抵抗層４１のＭｇＯ膜の膜厚を、おおむね０．７ｎｍ以下とすることが望ましい。
そして、図１１Ａ〜図１１Ｄの結果と合わせると、スピンバリア層１８となる高抵抗層４１のＭｇＯ膜の、望ましい膜厚の範囲は、０．７ｎｍ〜１．２ｎｍとなる。
以上の結果から、非磁性元素が含有された絶縁材料（酸化マグネシウム等）から成るスピンバリア層１８を設けることにより、メモリとしての読み出し動作に必要な１００％以上のＭＲ比を維持することができると共に、最も大きな課題である反転電流密度を飛躍的に低減することができ、例えば２．５ＭＡ／ｃｍ２以下の小さい電流密度で情報の書き込みを行うことが可能な記憶素子３，３０を作製することができる。
従って、これまでにない、低消費電力型のスピン注入を利用したメモリを実現することが可能になる。
従って、これまでにない、低消費電力型のスピン注入を利用したメモリを実現することが可能になる。
＜実験６＞
（実施例）
表面に熱酸化膜を形成したシリコン基板上に、図６に示した構成の記憶素子５０を形成した。
具体的には、図６に示した構成の記憶素子５０において、各層の材料及び膜厚を、下地層１１を膜厚２０ｎｍのＴａ膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、積層フェリ構造の磁化固定層３１を構成する強磁性層１３を膜厚２．２ｎｍのＣｏＦｅ膜、非磁性層１４を膜厚０．８ｎｍのＲｕ膜、強磁性層１５を膜厚２ｎｍのＣｏＦｅＢ膜、トンネル絶縁膜１６を膜厚０．９ｎｍのＭｇＯ膜、記憶層１７を膜厚２．２ｎｍのＣｏＦｅＢ膜、非磁性金属層２３を膜厚０．２ｎｍのＣｕ膜、スピンバリア層１８を膜厚０．８ｎｍのＭｇＯ膜、キャップ層１９を膜厚１０ｎｍのＴａ膜と選定した。
上記膜構成で、ＣｏＦｅＢ膜の組成はＣｏ４８Ｆｅ３２Ｂ２０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０（原子％）、ＰｔＭｎ膜の組成はＰｔ３８Ｍｎ６２（原子％）とした。
これらの各層は、マグネトロンスパッタ法により成膜した。
さらに、記憶素子５０の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３４０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
（実施例）
表面に熱酸化膜を形成したシリコン基板上に、図６に示した構成の記憶素子５０を形成した。
具体的には、図６に示した構成の記憶素子５０において、各層の材料及び膜厚を、下地層１１を膜厚２０ｎｍのＴａ膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、積層フェリ構造の磁化固定層３１を構成する強磁性層１３を膜厚２．２ｎｍのＣｏＦｅ膜、非磁性層１４を膜厚０．８ｎｍのＲｕ膜、強磁性層１５を膜厚２ｎｍのＣｏＦｅＢ膜、トンネル絶縁膜１６を膜厚０．９ｎｍのＭｇＯ膜、記憶層１７を膜厚２．２ｎｍのＣｏＦｅＢ膜、非磁性金属層２３を膜厚０．２ｎｍのＣｕ膜、スピンバリア層１８を膜厚０．８ｎｍのＭｇＯ膜、キャップ層１９を膜厚１０ｎｍのＴａ膜と選定した。
上記膜構成で、ＣｏＦｅＢ膜の組成はＣｏ４８Ｆｅ３２Ｂ２０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０（原子％）、ＰｔＭｎ膜の組成はＰｔ３８Ｍｎ６２（原子％）とした。
これらの各層は、マグネトロンスパッタ法により成膜した。
さらに、記憶素子５０の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３４０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
次に、フォトリソグラフィ、電子線描画、エッチング等の手法を用い、短軸１１０ｎｍ×長軸１７０ｎｍ程度の楕円形のパターンを有する記憶素子５０の試料を作製した。
また、他の実施例として、図２に示したように、非磁性金属層（Ｃｕ膜）２３を設けない記憶層１７を有する記憶素子３についても、同様の製造方法によって、記憶素子３の試料を作製した。
（反転電流値の測定）
記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。
反転電流の指標は、絶対温度０Ｋにおける反転電流密度を表すＪｃ０とする。このＪｃ０について説明する。一般に有限温度でスピン注入（スピントランスファ）による磁化反転を測定しようとすると、熱擾乱による磁化反転の効果が重畳するため、純粋なスピン注入の効果を切り分けることが困難である。例えば熱的に極めて不安定な磁性材料は磁化が反転しやすいが、これはスピン注入（スピントランスファ）による効果であるとは言い難く、かつこのような磁性材料は記憶保持の観点でメモリに使用することはできない。
絶対０Ｋに近い極低温での評価を行うことができれば、上述の熱擾乱による問題が解決される。このときの反転電流密度は、Ｊｃ０に近い値となり、熱擾乱の影響を含まないものである。
しかしながら、極低温での評価は測定上の困難を伴うため、外部磁場を併用することによって、Ｊｃ０を見積もった。
記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。
反転電流の指標は、絶対温度０Ｋにおける反転電流密度を表すＪｃ０とする。このＪｃ０について説明する。一般に有限温度でスピン注入（スピントランスファ）による磁化反転を測定しようとすると、熱擾乱による磁化反転の効果が重畳するため、純粋なスピン注入の効果を切り分けることが困難である。例えば熱的に極めて不安定な磁性材料は磁化が反転しやすいが、これはスピン注入（スピントランスファ）による効果であるとは言い難く、かつこのような磁性材料は記憶保持の観点でメモリに使用することはできない。
絶対０Ｋに近い極低温での評価を行うことができれば、上述の熱擾乱による問題が解決される。このときの反転電流密度は、Ｊｃ０に近い値となり、熱擾乱の影響を含まないものである。
しかしながら、極低温での評価は測定上の困難を伴うため、外部磁場を併用することによって、Ｊｃ０を見積もった。
具体的には、以下の手順で測定と見積もりを行った。
記憶素子に一定の外部磁界を印加すると共に、積層膜の膜面に垂直な方向の電流を印加する。この状態で、電流の大きさを変化させると、ある閾値以上の電流量（反転電流）で記憶層の磁化の向きの反転（磁化反転）が起こる。この過程を外部磁界の大きさを変えて繰り返す。
そして、ある閾値以上の外部磁界を印加すると、電流を印加しなくても磁化反転が起こるようになる。これは通常のＭＲＡＭと同様の磁化反転である。
記憶素子に一定の外部磁界を印加すると共に、積層膜の膜面に垂直な方向の電流を印加する。この状態で、電流の大きさを変化させると、ある閾値以上の電流量（反転電流）で記憶層の磁化の向きの反転（磁化反転）が起こる。この過程を外部磁界の大きさを変えて繰り返す。
そして、ある閾値以上の外部磁界を印加すると、電流を印加しなくても磁化反転が起こるようになる。これは通常のＭＲＡＭと同様の磁化反転である。
外部磁界を印加する理由は、熱擾乱に起因する反転を決めるところの、二つの安定なエネルギー状態を隔てるエネルギバリアの高さを操作するためである。
そして、外部磁界に対する反転電流の依存性を利用することにより、Ｊｃ０の大きさを知ることができる（例えば、Y.Higo et al.,Appl.Phys.Lett 87 082502(2005)参照）。
そして、外部磁界に対する反転電流の依存性を利用することにより、Ｊｃ０の大きさを知ることができる（例えば、Y.Higo et al.,Appl.Phys.Lett 87 082502(2005)参照）。
まず、非磁性金属層２３の厚さを０．２ｎｍとした実施例（図６の記憶素子５０）の試料に対して、上述の手順で測定を行い、それぞれの外部磁界において、記憶層１７の磁化Ｍ１の向きの反転が起こる閾値電流を求めた。
測定結果として、横軸に外部磁界、縦軸に電流をとって、記憶層１７の磁化Ｍ１の向きの反転が起こる閾値電流をプロットして、図１３に示す。なお、図１３において、縦軸の右側に、印加した電流と記憶素子５０の面積とから求められる電流密度を、併せて記載している。
測定結果として、横軸に外部磁界、縦軸に電流をとって、記憶層１７の磁化Ｍ１の向きの反転が起こる閾値電流をプロットして、図１３に示す。なお、図１３において、縦軸の右側に、印加した電流と記憶素子５０の面積とから求められる電流密度を、併せて記載している。
図１３より、外部磁界の大きさにより、閾値電流が変化していくことがわかる。また、ある程度の大きさの外部磁界を印加することにより、電流量がほぼ０でも磁化反転が起こっていることがわかる。
実施例の各々の記憶素子について、前述した手順により、それぞれ同じ条件で作製した記憶素子を２０個程度作製して、前述した手順により閾値電流（反転電流）測定を行い、その平均値をとった。さらに、反転電流の平均値を記憶素子の膜面方向の断面積で割って、反転電流密度を求めた。
反転電流密度の測定結果を、図１４に示す。
反転電流密度の測定結果を、図１４に示す。
図１４より、実施例のうち、記憶層１７とスピンバリア層１８とが直接堆積された図２の記憶素子３の構成では、反転電流密度の値が３．８８ＭＡ／ｃｍ２であった。
さらに、実施例のうち、記憶層１７とスピンバリア層１８との間に非磁性金属層２３を設けた図６の記憶素子５０の構成では、反転電流密度の値は２．５９ＭＡ／ｃｍ２であった。
さらに、実施例のうち、記憶層１７とスピンバリア層１８との間に非磁性金属層２３を設けた図６の記憶素子５０の構成では、反転電流密度の値は２．５９ＭＡ／ｃｍ２であった。
以上の結果より、スピンバリア層１８及び記憶層１７の間に非磁性金属層２３を設けることにより、反転電流密度を低減できることがわかる。
本発明では、上述の各実施の形態で示した記憶素子３，３０，４０，５０の膜構成に限らず、様々な膜構成を採用することが可能である。
上述の各実施の形態では、記憶素子の磁化固定層３１を交換バイアス積層フェリ構造としているが、磁化の固定が十分であるなら、単層の強磁性層でもよいし、反強磁性層／強磁性層の積層構造、或いは反強磁性層のない積層フェリ構造としても問題ない。
磁化固定層の各強磁性層は、単層に限らず、材料の異なる層を積層した積層膜であってもよい。
磁化固定層の各強磁性層は、単層に限らず、材料の異なる層を積層した積層膜であってもよい。
また、各層の積層順序を、上述の各実施の形態とは逆にして、記憶素子を構成してもかまわない。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
３，３０，４０，５０ 記憶素子、１１ 下地層、１２ 反強磁性層、１３，１５，２０，２２ 強磁性層、１４，２１ 非磁性層、１６ トンネル絶縁層、１７ 記憶層（強磁性層）、１８ スピンバリア層、１９ キャップ層、２３，４２ 非磁性金属層、３１，３２ 磁化固定層、３３ 記憶層、４１ 高抵抗層、４３ 積層膜
Claims (13)
- 情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に対して、トンネル絶縁層を介して、磁化固定層が設けられ、
積層方向に電流を流して、スピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子であって、
前記記憶層が、非磁性層を介して積層された複数層の強磁性層から成り、
前記記憶層を構成する強磁性層の主成分がＣｏＦｅＢからなり、前記記憶層を構成する非磁性層がＴｉ，Ｔａ，Ｎｂ，Ｃｒのうち少なくとも一種の非磁性元素からなり、前記記憶層内の前記非磁性元素の含有量が１原子％以上２０原子％以下であり、
前記記憶層の前記磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層が設けられ、
前記スピンバリア層が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されている
記憶素子。 - 前記トンネル絶縁層が酸化マグネシウムから成る請求項１に記載の記憶素子。
- 前記トンネル絶縁層及び前記スピンバリア層が酸化マグネシウムから成る請求項１に記載の記憶素子。
- 前記スピンバリア層に、Ｔｉ，Ｔａ，Ｚｒ，Ｈｆ，Ｎｂ，Ｃｒ，Ｍｏ，Ｗ，Ｖ，Ｃｕ，Ａｕ，Ｐｄ，Ｐｔから選ばれる１種以上の非磁性金属元素が含有されている請求項１〜請求項３のいずれか１項に記載の記憶素子。
- 前記スピンバリア層が、酸化マグネシウム、酸化アルミニウム、窒化アルミニウムから選ばれる材料から構成されている請求項４に記載の記憶素子。
- 前記非磁性金属元素が、前記スピンバリア層の一部又は全体に分布している請求項４又は請求項５に記載の記憶素子。
- 前記スピンバリア層の前記記憶層とは反対側に、前記非磁性金属元素からなる層が形成されている請求項４に記載の記憶素子。
- 前記スピンバリア層の面積抵抗が１０Ωμｍ２以下である請求項４〜請求項７のいずれか１項に記載の記憶素子。
- 前記記憶層の、前記トンネル絶縁層とは反対側において、Ｔａ又はＣｕから成る非磁性金属層を介して前記スピンバリア層が設けられている請求項１に記載の記憶素子。
- 前記記憶層を構成する材料の主成分がＣｏＦｅＢから成る請求項９に記載の記憶素子。
- 情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する２種類の配線とを備え、
前記記憶素子は、前記記憶層に対して、トンネル絶縁層を介して、磁化固定層が設けられ、積層方向に電流を流して、スピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われるものであり、前記記憶層が、非磁性層を介して積層された複数層の強磁性層から成り、前記記憶層を構成する強磁性層の主成分がＣｏＦｅＢからなり、前記記憶層を構成する非磁性層がＴｉ，Ｔａ，Ｎｂ，Ｃｒのうち少なくとも一種の非磁性元素からなり、前記記憶層内の前記非磁性元素の含有量が１原子％以上２０原子％以下であり、前記記憶層の前記磁化固定層とは反対側に、スピン偏極した電子の拡散を抑制するスピンバリア層が設けられ、前記スピンバリア層が、酸化物、窒化物、フッ化物から選ばれる１種以上の材料から構成されており、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れ、スピン偏極した電子が注入される
メモリ。 - 前記記憶素子の前記スピンバリア層に、Ｔｉ，Ｔａ，Ｚｒ，Ｈｆ，Ｎｂ，Ｃｒ，Ｍｏ，Ｗ，Ｖ，Ｃｕ，Ａｕ，Ｐｄ，Ｐｔから選ばれる１種以上の非磁性金属元素が含有されている請求項１１に記載のメモリ。
- 前記記憶素子は、前記記憶層の、前記トンネル絶縁層とは反対側において、Ｔａ又はＣｕから成る非磁性金属層を介して前記スピンバリア層が設けられている請求項１１に記載のメモリ。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005348112A JP5040105B2 (ja) | 2005-12-01 | 2005-12-01 | 記憶素子、メモリ |
| US11/564,595 US8575711B2 (en) | 2005-12-01 | 2006-11-29 | Storage element and memory |
| KR1020060119464A KR101312900B1 (ko) | 2005-12-01 | 2006-11-30 | 기억 소자 및 메모리 |
| US14/017,779 US9293692B2 (en) | 2005-12-01 | 2013-09-04 | Storage element and memory |
| US14/045,055 US9287493B2 (en) | 2005-12-01 | 2013-10-03 | Storage element and memory |
| US15/007,382 US9728716B2 (en) | 2005-12-01 | 2016-01-27 | Storage element and memory |
| US15/585,857 US9978933B2 (en) | 2005-12-01 | 2017-05-03 | Storage element and memory |
| US15/933,512 US10128436B2 (en) | 2005-12-01 | 2018-03-23 | Storage element and memory |
| US16/150,874 US10566523B2 (en) | 2005-12-01 | 2018-10-03 | Storage element and memory |
| US16/732,969 US11322681B2 (en) | 2005-12-01 | 2020-01-02 | Storage element and memory |
| US17/717,362 US11839163B2 (en) | 2005-12-01 | 2022-04-11 | Storage element and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005348112A JP5040105B2 (ja) | 2005-12-01 | 2005-12-01 | 記憶素子、メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007157840A JP2007157840A (ja) | 2007-06-21 |
| JP5040105B2 true JP5040105B2 (ja) | 2012-10-03 |
Family
ID=38241850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005348112A Active JP5040105B2 (ja) | 2005-12-01 | 2005-12-01 | 記憶素子、メモリ |
Country Status (3)
| Country | Link |
|---|---|
| US (9) | US8575711B2 (ja) |
| JP (1) | JP5040105B2 (ja) |
| KR (1) | KR101312900B1 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5040105B2 (ja) | 2005-12-01 | 2012-10-03 | ソニー株式会社 | 記憶素子、メモリ |
| JP2008166608A (ja) * | 2006-12-28 | 2008-07-17 | Tdk Corp | スピンデバイス |
| JP5143444B2 (ja) * | 2007-02-13 | 2013-02-13 | 株式会社日立製作所 | 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ |
| JP4435207B2 (ja) * | 2007-06-13 | 2010-03-17 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP4738395B2 (ja) | 2007-09-25 | 2011-08-03 | 株式会社東芝 | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
| WO2009044473A1 (ja) * | 2007-10-04 | 2009-04-09 | Canon Anelva Corporation | 高周波スパッタリング装置 |
| WO2009044597A1 (ja) * | 2007-10-04 | 2009-04-09 | Canon Anelva Corporation | 高周波スパッタリング装置 |
| JP5224803B2 (ja) * | 2007-12-26 | 2013-07-03 | 株式会社日立製作所 | 磁気メモリ及び磁気メモリの書き込み方法 |
| US7760542B2 (en) | 2008-04-21 | 2010-07-20 | Seagate Technology Llc | Spin-torque memory with unidirectional write scheme |
| US8233319B2 (en) * | 2008-07-18 | 2012-07-31 | Seagate Technology Llc | Unipolar spin-transfer switching memory unit |
| US8274818B2 (en) * | 2008-08-05 | 2012-09-25 | Tohoku University | Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same |
| US9929211B2 (en) * | 2008-09-24 | 2018-03-27 | Qualcomm Incorporated | Reducing spin pumping induced damping of a free layer of a memory device |
| US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
| US7940551B2 (en) * | 2008-09-29 | 2011-05-10 | Seagate Technology, Llc | STRAM with electronically reflective insulative spacer |
| US7933137B2 (en) * | 2008-10-08 | 2011-04-26 | Seagate Teachnology Llc | Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures |
| US7933146B2 (en) * | 2008-10-08 | 2011-04-26 | Seagate Technology Llc | Electronic devices utilizing spin torque transfer to flip magnetic orientation |
| US8120126B2 (en) * | 2009-03-02 | 2012-02-21 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| US8363459B2 (en) * | 2009-06-11 | 2013-01-29 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| WO2011111473A1 (ja) | 2010-03-10 | 2011-09-15 | 株式会社日立製作所 | 磁気抵抗効果素子及び磁気メモリ |
| JP5725735B2 (ja) | 2010-06-04 | 2015-05-27 | 株式会社日立製作所 | 磁気抵抗効果素子及び磁気メモリ |
| JP5786341B2 (ja) * | 2010-09-06 | 2015-09-30 | ソニー株式会社 | 記憶素子、メモリ装置 |
| JP2012064623A (ja) * | 2010-09-14 | 2012-03-29 | Sony Corp | 記憶素子、メモリ装置 |
| JP5123365B2 (ja) * | 2010-09-16 | 2013-01-23 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
| JP5232206B2 (ja) * | 2010-09-21 | 2013-07-10 | 株式会社東芝 | 磁気抵抗素子及び磁気ランダムアクセスメモリ |
| US9006704B2 (en) | 2011-02-11 | 2015-04-14 | Headway Technologies, Inc. | Magnetic element with improved out-of-plane anisotropy for spintronic applications |
| JP6029020B2 (ja) * | 2011-05-20 | 2016-11-24 | 国立大学法人東北大学 | 磁気メモリ素子および磁気メモリ |
| JP5768498B2 (ja) * | 2011-05-23 | 2015-08-26 | ソニー株式会社 | 記憶素子、記憶装置 |
| JP5558425B2 (ja) | 2011-07-04 | 2014-07-23 | 株式会社東芝 | 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法 |
| KR20130017267A (ko) * | 2011-08-10 | 2013-02-20 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| JP2013115399A (ja) * | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
| JP2013115413A (ja) * | 2011-12-01 | 2013-06-10 | Sony Corp | 記憶素子、記憶装置 |
| CN104170074B (zh) * | 2012-04-09 | 2017-04-26 | 国立大学法人东北大学 | 磁阻效应元件及磁存储器 |
| US8988923B2 (en) * | 2012-09-11 | 2015-03-24 | The Regents Of The University Of California | Nonvolatile magneto-electric random access memory circuit with burst writing and back-to-back reads |
| JP6244617B2 (ja) * | 2012-09-28 | 2017-12-13 | ソニー株式会社 | 記憶素子、記憶装置、磁気ヘッド |
| US10522589B2 (en) * | 2012-12-24 | 2019-12-31 | Shanghai Ciyu Information Technologies Co., Ltd. | Method of making a magnetoresistive element |
| US20140252438A1 (en) * | 2013-03-10 | 2014-09-11 | Alexander Mikhailovich Shukh | Three-Dimensional Magnetic Random Access Memory With High Speed Writing |
| US20150069548A1 (en) * | 2013-09-09 | 2015-03-12 | Masahiko Nakayama | Magnetoresistive element |
| CN106158001B (zh) * | 2015-04-10 | 2018-12-21 | 新加坡商格罗方德半导体私人有限公司 | 用于嵌入式flash应用的stt-mram位格 |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| DE102015221521A1 (de) * | 2015-11-03 | 2017-05-04 | Forschungszentrum Jülich GmbH | Tunneldiode und -transistor |
| US9741926B1 (en) * | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| JP2018163921A (ja) * | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | 磁気記憶装置 |
| JP2019047119A (ja) * | 2017-09-04 | 2019-03-22 | Tdk株式会社 | 磁気抵抗効果素子、磁気メモリ、および磁気デバイス |
| US10943631B2 (en) * | 2017-09-04 | 2021-03-09 | Tdk Corporation | Spin current magnetization reversing element, magnetoresistance effect element, magnetic memory, and magnetic device |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| CN111293138A (zh) * | 2018-12-07 | 2020-06-16 | 中国科学院上海微系统与信息技术研究所 | 三维mram存储结构及其制作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10154311A (ja) * | 1996-11-21 | 1998-06-09 | Nec Corp | 磁気抵抗効果素子およびシールド型磁気抵抗効果センサ |
| JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
| JP3890893B2 (ja) * | 2000-12-28 | 2007-03-07 | 日本電気株式会社 | スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法 |
| EP1391942A4 (en) * | 2001-05-31 | 2007-08-15 | Nat Inst Of Advanced Ind Scien | TUNNEL MAGNETIC RESISTANCE ELEMENT |
| JP2004063592A (ja) * | 2002-07-25 | 2004-02-26 | Sony Corp | 磁気抵抗効果素子および磁気メモリ装置 |
| US6838740B2 (en) * | 2002-09-27 | 2005-01-04 | Grandis, Inc. | Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| JP3931876B2 (ja) * | 2002-11-01 | 2007-06-20 | 日本電気株式会社 | 磁気抵抗デバイス及びその製造方法 |
| JP2004179483A (ja) * | 2002-11-28 | 2004-06-24 | Hitachi Ltd | 不揮発性磁気メモリ |
| US6885582B2 (en) * | 2003-06-12 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Magnetic memory storage device |
| US7088609B2 (en) * | 2004-05-11 | 2006-08-08 | Grandis, Inc. | Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same |
| US7241631B2 (en) * | 2004-12-29 | 2007-07-10 | Grandis, Inc. | MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements |
| FR2892231B1 (fr) * | 2005-10-14 | 2008-06-27 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetoresistive et memoire magnetique a acces aleatoire |
| JP5040105B2 (ja) * | 2005-12-01 | 2012-10-03 | ソニー株式会社 | 記憶素子、メモリ |
| JP6182993B2 (ja) | 2013-06-17 | 2017-08-23 | ソニー株式会社 | 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド |
-
2005
- 2005-12-01 JP JP2005348112A patent/JP5040105B2/ja active Active
-
2006
- 2006-11-29 US US11/564,595 patent/US8575711B2/en active Active
- 2006-11-30 KR KR1020060119464A patent/KR101312900B1/ko active IP Right Grant
-
2013
- 2013-09-04 US US14/017,779 patent/US9293692B2/en active Active
- 2013-10-03 US US14/045,055 patent/US9287493B2/en active Active
-
2016
- 2016-01-27 US US15/007,382 patent/US9728716B2/en active Active
-
2017
- 2017-05-03 US US15/585,857 patent/US9978933B2/en active Active
-
2018
- 2018-03-23 US US15/933,512 patent/US10128436B2/en active Active
- 2018-10-03 US US16/150,874 patent/US10566523B2/en active Active
-
2020
- 2020-01-02 US US16/732,969 patent/US11322681B2/en active Active
-
2022
- 2022-04-11 US US17/717,362 patent/US11839163B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11839163B2 (en) | 2023-12-05 |
| KR101312900B1 (ko) | 2013-09-30 |
| US20170236997A1 (en) | 2017-08-17 |
| US20180233660A1 (en) | 2018-08-16 |
| US20080164547A1 (en) | 2008-07-10 |
| US9287493B2 (en) | 2016-03-15 |
| US9728716B2 (en) | 2017-08-08 |
| KR20070057673A (ko) | 2007-06-07 |
| US20140001587A1 (en) | 2014-01-02 |
| US10566523B2 (en) | 2020-02-18 |
| US9293692B2 (en) | 2016-03-22 |
| US10128436B2 (en) | 2018-11-13 |
| US20190036019A1 (en) | 2019-01-31 |
| JP2007157840A (ja) | 2007-06-21 |
| US8575711B2 (en) | 2013-11-05 |
| US20140042570A1 (en) | 2014-02-13 |
| US11322681B2 (en) | 2022-05-03 |
| US20220238797A1 (en) | 2022-07-28 |
| US20200144489A1 (en) | 2020-05-07 |
| US20160141491A1 (en) | 2016-05-19 |
| US9978933B2 (en) | 2018-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11839163B2 (en) | Storage element and memory | |
| US20220271219A1 (en) | Storage element and memory | |
| JP6374452B2 (ja) | 磁気メモリ | |
| JP4277870B2 (ja) | 記憶素子及びメモリ | |
| US20070030724A1 (en) | Memory element and memory | |
| KR20080084590A (ko) | 기억 소자 및 메모리 | |
| JP5786341B2 (ja) | 記憶素子、メモリ装置 | |
| JP2007305882A (ja) | 記憶素子及びメモリ | |
| JP2012151213A (ja) | 記憶素子、メモリ装置 | |
| JP2012151213A5 (ja) | ||
| JP2006165059A (ja) | 記憶素子及びメモリ | |
| JP2008153527A (ja) | 記憶素子及びメモリ | |
| JP2006190838A (ja) | 記憶素子及びメモリ | |
| JP4951858B2 (ja) | メモリ | |
| JP4187021B2 (ja) | 記憶素子及びメモリ | |
| JP2012074716A (ja) | 記憶素子及びメモリ | |
| JP2006165265A (ja) | 記憶素子及びメモリ | |
| JP2006295000A (ja) | 記憶素子及びメモリ | |
| JP2006295001A (ja) | 記憶素子及びメモリ | |
| KR20070017047A (ko) | 기억 소자 및 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5040105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |