[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4939756B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4939756B2
JP4939756B2 JP2005018020A JP2005018020A JP4939756B2 JP 4939756 B2 JP4939756 B2 JP 4939756B2 JP 2005018020 A JP2005018020 A JP 2005018020A JP 2005018020 A JP2005018020 A JP 2005018020A JP 4939756 B2 JP4939756 B2 JP 4939756B2
Authority
JP
Japan
Prior art keywords
film
wiring pattern
pattern
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005018020A
Other languages
English (en)
Other versions
JP2005244203A (ja
JP2005244203A5 (ja
Inventor
舜平 山崎
博信 小路
康行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005018020A priority Critical patent/JP4939756B2/ja
Publication of JP2005244203A publication Critical patent/JP2005244203A/ja
Publication of JP2005244203A5 publication Critical patent/JP2005244203A5/ja
Application granted granted Critical
Publication of JP4939756B2 publication Critical patent/JP4939756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、インクジェット法に代表される液滴吐出法を用いて形成した半導体素子を有する半導体装置及びテレビジョン装置、並びにそれらの作製方法に関するものである。
半導体装置の作製において、設備の低コスト化、工程の簡略化を目的として、半導体素子に用いられる薄膜や配線のパターン形成に、液滴吐出装置を用いることが検討されている。
その際、半導体素子における膜パターンを形成するにあたっては、レジストを基板全面に塗布形成しプリベークを行った後、マスクパターンを介して紫外線等を照射し、現像によってレジストパターンを形成するというフォトリソグラフィー工程を経た後、該レジストパターンをマスクパターンとして膜パターンとなるべき部分に存在する膜（半導体材料、絶縁体材料、又は導電体材料で形成される膜）をエッチング除去することにより、膜パターンを形成する方法が用いられている。
また、成膜に要する液体の歩留まりを高めるため、レジストをノズルから細径の線状に連続吐出できる装置を用いて、半導体ウェハ上に成膜を行う技術が特許文献２に記載されている。
特開２０００−１８８２５１号公報
しかしながら、特許文献１に記載の技術で占有面積の小さな半導体素子を液滴吐出法で形成するためには、液滴径の小さな溶液吐出すればよい。このために、吐出口の径を小さくすると、吐出溶液の組成物が吐出口の先端に付着、乾燥、固化して目詰まり等が生じてしまい、一定量の吐出溶液を連続且つ安定的に吐出することが困難である。この結果、該半導体素子で形成される半導体装置のスループットや歩留まりの低下を招くという問題がある。
本発明は、このような問題点に鑑みてなされたものであり、微細構造の半導体素子を作製する方法、さらには、低コストで、スループットや歩留まりの高い半導体装置、及びテレビジョン装置、並びにその作製方法を提供することを目的とする。
本発明は、液滴吐出法により第１の膜パターンを形成し、前記第１の膜パターン上に感光性材料を吐出又は塗布し、前記第１の膜パターン及び前記感光性材料が重畳する領域にレーザビームを照射し現像してマスクパターンを形成した後、前記マスクパターンをマスクとして前記第１の膜パターンをエッチングして、所望の形状を有する第２の膜パターンを形成することを特徴とする。
また、本発明は、液滴吐出法により第１の膜パターンを形成し、前記第１の膜パターン上に感光性材料を吐出又は塗布し、前記第１の膜パターン及び前記感光性材料が重畳する領域にレーザビームを照射し現像してマスクパターンを形成した後、前記マスクパターンをマスクとして前記第１の膜パターンをエッチングして、所望の形状を有する第２の膜パターンを形成し、前記第２の膜パターンに接続する第３の膜パターンを液滴吐出法により形成することを特徴とする。
前記感光性材料はネガ型感光性樹脂又はポジ型感光性樹脂である。
また、前記第１の膜パターンは、導電膜であり、前記第２の膜パターンは、ゲート電極、ソース電極、又はドレイン電極であり、前記第３の膜パターンは、配線である。
また、前記第１の膜パターンは、半導体膜であり、前記第２の膜パターンは、チャネル形成領域、ソース領域及びドレイン領域を有する。
また、前記第１の膜パターンは、絶縁膜であり、前記第２の膜パターンは、開口部を有する絶縁膜である。
また、本発明は、液滴吐出法で導電材料を吐出して第１の膜パターンを形成し、前記第１の膜パターン上に第１の感光性材料を吐出又は塗布し、前記第１の膜パターン及び前記第１の感光性材料が重畳する領域にレーザビームを照射し現像して第１のマスクパターンを形成した後、前記第１のマスクパターンをマスクとして前記第１の膜パターンをエッチングして、所望の形状を有するゲート電極を形成し、前記ゲート電極上に絶縁膜及び半導体膜を成膜し、前記半導体膜上に第２の感光性材料を塗布又は吐出し、前記第２の感光性材料にレーザビームを照射し現像して第２のマスクパターンを形成した後、前記第２のマスクパターンをマスクとして前記半導体膜をエッチングして、所望の形状を有する半導体領域を形成し、前記半導体領域に接するソース電極及びドレイン電極を形成することを特徴とする。
また、本発明は、液滴吐出法で導電材料を吐出して第１の膜パターンを形成し、前記第１の膜パターン上に第１の感光性材料を吐出又は塗布し、前記第１の膜パターン及び前記第１の感光性材料が重畳する領域にレーザビームを照射し現像して第１のマスクパターンを形成した後、前記第１のマスクパターンをマスクとして前記第１の膜パターンをエッチングして、所望の形状を有するゲート電極を形成し、前記ゲート電極上に絶縁膜及び第１の半導体膜を成膜し、前記第１の半導体膜上に保護膜を形成し、前記第１の半導体膜及び前記保護膜上に第２の半導体膜を成膜し、前記第２の半導体膜上に第２の感光性材料を塗布又は吐出し、前記第２の感光性材料にレーザビームを照射し現像して第２のマスクパターンを形成した後、前記第２のマスクパターンをマスクとして前記第１の半導体膜及び前記第２の半導体膜をエッチングして、所望の形状を有する半導体領域を形成し、前記半導体領域に接するソース電極及びドレイン電極を形成することを特徴とする。
また、本発明は、液滴吐出法で導電材料を吐出して第１の膜パターンを形成し、前記第１の膜パターン上に第１の感光性材料を吐出又は塗布し、前記第１の膜パターン及び前記第１の感光性材料が重畳する領域にレーザビームを照射し現像して第１のマスクパターンを形成した後、前記第１のマスクパターンをマスクとして前記第１の膜パターンをエッチングして、所望の形状を有するソース電極及びドレイン電極を形成し、前記ソース電極及びドレイン電極上に半導体膜を成膜し、前記半導体膜上に第２の感光性材料を塗布又は吐出し、前記第２の感光性材料にレーザビームを照射し現像して第２のマスクパターンを形成した後、前記第２のマスクパターンをマスクとして前記半導体膜をエッチングして、所望の形状を有する半導体領域を形成し、前記半導体領域上に絶縁膜及びゲート電極を形成することを特徴とする。
また、本発明は、液滴吐出法で導電材料を吐出して第１の膜パターンを形成し、前記第１の膜パターン上に第１の感光性材料を吐出又は塗布し、前記第１の膜パターン及び前記第１の感光性材料が重畳する領域にレーザビームを照射し現像して第１のマスクパターンを形成した後、前記第１のマスクパターンをマスクとして前記第１の膜パターンをエッチングして、所望の形状を有するゲート電極を形成し、前記ゲート電極上に絶縁膜及び半導体膜を成膜し、前記半導体膜上に第２の感光性材料を塗布又は吐出し、前記第２の感光性材料にレーザビームを照射し現像して第２のマスクパターンを形成した後、前記第２のマスクパターンをマスクとして前記半導体膜をエッチングして、所望の形状を有する半導体領域を形成し、前記半導体領域に接するソース電極及びドレイン電極を形成し、前記ドレイン電極に接続する画素電極を形成することを特徴とするテレビジョン装置の作製方法である。
また、本発明は、液滴吐出法で導電材料を吐出して第１の膜パターンを形成し、前記第１の膜パターン上に第１の感光性材料を吐出又は塗布し、前記第１の膜パターン及び前記第１の感光性材料が重畳する領域にレーザビームを照射し現像して第１のマスクパターンを形成した後、前記第１のマスクパターンをマスクとして前記第１の膜パターンをエッチングして、所望の形状を有するゲート電極を形成し、前記ゲート電極上に絶縁膜及び第１の半導体膜を成膜し、前記第１の半導体膜上に保護膜を形成し、前記第１の半導体膜及び前記保護膜上に第２の半導体膜を成膜し、前記第２の半導体膜上に第２の感光性材料を塗布又は吐出し、前記第２の感光性材料にレーザビームを照射し現像して第２のマスクパターンを形成した後、前記第２のマスクパターンをマスクとして前記第１の半導体膜及び前記第２の半導体膜をエッチングして、所望の形状を有する半導体領域を形成し、前記半導体領域に接するソース電極及びドレイン電極を形成し、前記ドレイン電極に接続する画素電極を形成することを特徴とするテレビジョン装置の作製方法である。
また、本発明は、液滴吐出法で導電材料を吐出して第１の膜パターンを形成し、前記第１の膜パターン上に第１の感光性材料を吐出又は塗布し、前記第１の膜パターン及び前記第１の感光性材料が重畳する領域にレーザビームを照射し現像して第１のマスクパターンを形成した後、前記第１のマスクパターンをマスクとして前記第１の膜パターンをエッチングして、所望の形状を有するソース電極及びドレイン電極を形成し、前記ソース電極及びドレイン電極上に半導体膜を成膜し、前記半導体膜上に第２の感光性材料を塗布又は吐出し、前記第２の感光性材料にレーザビームを照射し現像して第２のマスクパターンを形成した後、前記第２のマスクパターンをマスクとして前記半導体膜をエッチングして、所望の形状を有する半導体領域を形成し、前記半導体領域上に絶縁膜及びゲート電極を形成し、前記ドレイン電極に接続する画素電極を形成することを特徴とするテレビジョン装置の作製方法である。
前記第１の感光性材料及び前記第２の感光性材料はネガ型感光性樹脂である。
また、前記第１の感光性材料及び前記第２の感光性材料はポジ型感光性樹脂である。
また、前記第１の感光性材料又は前記第２の感光性材料の一方はネガ型感光性樹脂であり、前記第１の感光性材料又は前記第２の感光性材料の他方はポジ型感光性樹脂である。
本発明において、前記レーザビームは、紫外光乃至赤外光のいずれかの波長を有する。
また、本発明は、液滴吐出法により形成された配線と、配線に接続された電極とを有し、前記電極の幅が５μｍ以下であることを特徴とする半導体装置である。
また、本発明は、ゲート電極と、ゲート絶縁膜と、半導体領域と、ソース電極と、ドレイン電極とで形成される薄膜トランジスタと、前記ゲート電極に接続されるゲート配線とを有し、前記ゲート電極の幅が５μｍ以下であり、前記ゲート配線は液滴吐出法で形成されていることを特徴とする半導体装置である。
また、本発明は、液滴吐出法により形成された配線と、配線に接続された電極とを有し、前記電極の幅が５μｍ以下である表示装置で構成されることを特徴とするテレビジョン装置である。
また、本発明は、ゲート電極と、ゲート絶縁膜と、半導体領域と、ソース電極と、ドレイン電極とで形成される薄膜トランジスタと、前記ゲート電極に接続されるゲート配線とを有し、前記ゲート電極の幅が５μｍ以下であり、前記ゲート配線は液滴吐出法で形成されている表示装置で構成されることを特徴とするテレビジョン装置である。
テレビジョン装置の代表例として、液晶テレビジョン装置やＥＬテレビジョン装置があげられる。
なお、画素を構成する半導体素子としては、ＴＦＴ、電界効果トランジスタ（ＦＥＴ）、ＭＯＳトランジスタ、バイポーラトランジスタ、有機半導体トランジスタ、ＭＩＭ素子、記憶素子、ダイオード、光電変換素子、容量素子、抵抗素子等が挙げられる。
また、本発明において、半導体装置の代表例の一つである表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）やＣＰＵが直接実装されたモジュールも全て表示装置に含むものとする。
本発明のように、レーザビームを直接照射して形成したマスクパターンを用いてエッチングすることにより、フォトマスクを用いずとも微細なマスクパターンを形成することができる。このため、液滴吐出法で形成した膜パターンの微細加工が可能となり、微細構造の半導体素子を形成することができる。
また、膜パターンを形成する際に、液滴吐出法を用いることによって、それらの膜の材料を含む液滴の吐出口であるノズルと、基板との相対的な位置を変化させて任意の場所に液滴を吐出できる。また、ノズル径、液滴の吐出量、及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できる。このため、一辺が１〜２ｍを越えるような大面積の半導体素子基板上においても、所望の箇所に膜パターンを精度良く吐出形成することができる。
また、フォトマスクを用いた露光・現像プロセスを省略することができるため、工程の簡略化及びコストの低減を図ることが可能となる。
さらには、構造が微細な半導体素子を用いることにより、高集積回路、又は開口率の高い表示装置等の半導体装置やテレビジョン装置を、低コストで、かつスループットや歩留まり高く作製することができる。
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
（第１実施形態）
本実施形態においては、レーザビーム（以下、レーザ光とも示す。）を照射して形成するマスクパターンを用いて、幅の細い配線を形成する工程を図１及び図２を用いて説明する。
図２は、画素１１０がマトリクス状に配列された基板１０１の平面図である。基板１０１上には、後に形成される半導体素子のゲート配線として機能する第３の導電層１０７が実線で示されている。また、破線は後に形成される半導体素子のソース配線、半導体領域、ソース電極、ドレイン電極、画素電極等が示されている。
図１は、図２の基板を（Ａ）−（Ｂ）で切断し、前面から見た斜視図である。図１を用いて本発明の作製工程を説明する。
図１（Ａ）に示すように、基板１０１上に液滴吐出法により第１の導電層１０２を形成する。
基板１０１としては、ガラス基板、石英基板、アルミナなどのセラミック等絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコンウェハ、金属板等を用いることができる。また、基板１０１として、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用いることができる。
第１の導電層の材料として、吐出口から吐出する組成物は、導電体を溶媒に溶解又は分散させたものを用いる。導電体としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属粒子、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。または、透明導電膜として用いられるＩＴＯ（酸化インジウム酸化スズ合金）、酸化ケイ素を組成物をして有するＩＴＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン（ＴｉＮ：Ｔｉｔａｎｉｕｍ Ｎｉｔｒｉｄｅ）等を用いることができる。また、これらの材料からなる導電層を積層して第１の導電層を形成することができる。
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗且つ安価な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。
ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル（ＴａＮ：Ｔａｎｔａｌｕｍ Ｎｉｔｒｉｄｅ）など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。
なお、液滴吐出法に用いる組成物の粘度は５〜２０ｍＰａ・ｓが好適であり、これは、乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためである。また、表面張力は４０ｍＮ／ｍ以下が好ましい。なお、用いる溶媒や用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯ、酸化ケイ素を組成物をして有するＩＴＯ、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・ｓである。
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。溶液の吐出後は、溶液の材料により、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、溶液中の溶媒の揮発又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えないという利点がある。
ここでは、Ａｇを含む組成物（以下「Ａｇペースト」という。）を選択的に吐出し、上記に示すようなレーザビーム照射又は熱処理による乾燥及び焼成を適宜行い膜厚６００〜８００ｎｍの第１の導電層を形成する。なお、この焼成をＯ2雰囲気中で行うと、Ａｇペースト内に含まれているバインダ（熱硬化性樹脂）などの有機物が分解され、有機物をほとんど含まないＡｇ膜を得ることができる。また、膜表面を平滑にすることができる。さらに、Ａｇペーストを減圧下で吐出することにより、ペースト中の溶媒が揮発するため、後の加熱処理を省略、又は加熱処理時間を短縮することができる。
なお、本実施形態では、第１の導電層を示したが、導電層の代わりに、半導体層、又は絶縁体層を適宜適応することもできる。
本実施形態では、第１の膜パターンとしては、銀を主成分とする導電層が形成される。なお、導電層は、導電体である微粒子が３次元に不規則に重なり合って形成されている。即ち、３次元凝集体粒子で構成されている。このため、表面は微細な凹凸を有する。また、導電層の温度及びその加熱時間により、微粒子が溶融し微粒子の集合体となる。このときの集合体の大きさは、導電層の温度及びその加熱時間により増大するため、表面の高低差が大きい層となる。なお、微粒子が溶融した領域は、多結晶構造となる場合もある。
また、加熱温度、雰囲気、時間により導電層には、有機物で形成されるバインダーが残存する。
次に、図１（Ｂ）に示すように、第１の導電層１０２上に感光性樹脂１０３を吐出又は塗布する。感光性樹脂は、紫外光から赤外光に感光する材料ネガ型感光性樹脂又はポジ型感光性樹脂を用いる。感光性樹脂としては、エポキシ樹脂、クリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の感光性を示す樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの感光性を示す有機材料等を用いることができる。また、代表的なポジ型感光性樹脂として、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物を有する感光性樹脂が挙げられ、ネガ型感光性樹脂として、ベース樹脂、ジフェニルシランジオール及び酸発生剤などを有する感光性樹脂が挙げられる。本実施形態では、ネガ型感光性樹脂を用いる。
次に、感光性樹脂１０３にレーザビーム直接描画装置を用いてレーザビーム１０４を照射する。本実施形態では、基板を図の矢印のように移動して照射する。
ここで、レーザビーム直接描画装置について、図８を用いて説明する。図に示すように、レーザビーム描画装置１００１は、レーザビームを照射する際の各種制御を実行するパーソナルコンピュータ（以下、ＰＣと示す。）１００２と、レーザビームを出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザビームを減衰させるための光学系（ＮＤフィルタ）１００５と、レーザビームの強度を変調するための音響光学変調器（ＡＯＭ）１００６と、レーザビームの断面の拡大又は縮小をするためのレンズ、光路の変更するためのミラー等で構成される光学系１００７、Ｘステージ及びＹステージを有する基板移動機構１００９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器（ＡＯＭ）１００６を制御するドライバ１０１１と、基板移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２とを備えている。
レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザー発振器としては、ＫｒＦ、ＡｒＦ、ＫｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザー発振器、ＧＡＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第２高調波〜第５高調波を適用するのが好ましい。
次に、レーザビーム直接描画装置を用いた感光材料の感光方法について述べる。基板１００８が基板移動機構１００９に装着されると、ＰＣ１００２は図外のカメラによって、基板に付されているマーカの位置を検出する。次いで、ＰＣ１００２は、検出したマーカの位置データと、予め入力されている描画パターンデータとに基づいて、基板移動機構１００９を移動させるための移動データを生成する。この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器（ＡＯＭ）１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザビームは、光学系（ＮＤフィルタ）１００５によって減衰された後、音響光学変調器（ＡＯＭ）１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器（ＡＯＭ）１００６から出力されたレーザビームは、光学系１００７で光路及びビーム形を変化させ、レンズで集光した後、基板上に塗布された感光材料に該ビームを照射して、感光材料を感光する。このとき、ＰＣ１００２が生成した移動データに従い、基板移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザビームが照射され、感光材料の露光が行われる。
この結果、図１（Ｃ）に示すように、レーザビームが照射された領域にマスクパターン１０５が形成される。ここでは、感光性樹脂としてネガ型を用いているため、レーザビームが照射された領域がマスクパターンとなる。このため、レーザビームを一度走査した場合は、マスクパターンの幅はレーザビームの幅となる。このため、より微細な幅のマスクパターンを形成するためには、より低波長のレーザビームを照射する。
なお、ここでは、基板を移動して選択的にレーザビームを照射しているが、これに限定されず、レーザビームをＸ−Ｙ軸方向に走査してレーザビームを照射することができる。この場合、光学系１００７にポリゴンミラーやガルバノミラーを用いることが好ましい。
次に、マスクパターン１０５をマスクとして、第１の導電層１０２をドライエッチング、ウエットエッチング等の公知の手法によりエッチングする。この結果、図１（Ｄ）に示すように、幅の狭い第２の導電層１０６を形成することができる。なお、第２の導電層１０６は、後の半導体素子のゲート電極として用いることができる。
次に、図１（Ｅ）に示すように、液滴吐出法によって第３の導電層１０７を吐出する。ここで、第２の導電層１０６の一部をオーバーラップするように第３の導電層１０７を形成する。この後、第２の導電の乾燥と焼成の一方又は両方の工程を行う。
以上の工程により、微細な幅の膜パターン、及びそれを有するゲート配線を形成することができる。
（第２実施形態）
以下、半導体素子の作製方法について示す。なお、以下の実施形態では、半導体素子としてＴＦＴを用いて説明するが、これに限定されるものではなく、有機半導体トランジスタ、ダイオード、ＭＩＭ素子、記憶素子、ダイオード、光電変換素子、容量素子、抵抗素子等を用いることができる。
本実施形態では、半導体素子として逆スタガ型（ボトムゲート型）ＴＦＴの一つであるチャネルエッチ型ＴＦＴを作製を形成する工程を、図３を用いて説明する。
図３（Ａ）に示すように、基板１０１上に第１の導電層３０２を形成する。第１の導電層３０２の形成方法としては、液滴吐出法を用いる。また第１の導電層の材料としては、第１実施形態で示した第１の導電層１０２と同様の導電材料を適宜用いることとができる。
なお、第１の導電層３０２を形成する前に、基板３０１表面に、スパッタリング法や蒸着法などにより、Ｔｉ（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地層を形成することが好ましい。下地層は０．０１〜１０ｎｍの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この下地層２は、第１の導電層を密着性良く形成するために設けるものであり、十分な密着性が得られるのであれば、これを省略しても良い。なお下地層が導電膜の場合、第１の導電層と一緒に第１のマスクパターンでエッチングすることができる。
次に、第１の導電層３０２上に第１の感光性樹脂１０３を吐出又は塗布する。本実施形態では、第１の導電層上に液滴吐出法によりネガ型感光性樹脂を吐出する。次に、レーザビーム１０４を照射して感光性樹脂の一部を露光し、現像して図３（Ｂ）に示す第１のマスクパターン３１１を形成する。
次に、第１のマスクパターン３１１をマスクとして、第１の導電層３０２をエッチングして、図３（Ｃ）に示すようにゲート電極３２１を形成する。ここでは、ドライエッチングにより第１の導電層をエッチングする。この後、第１のマスクパターンを剥離液を用いた処理又は酸素を用いたアッシング処理等により除去する。
次に、基板及びゲート電極上に第１の絶縁膜３２２、第１の半導体膜３２３、第２の半導体膜３２４を順次成膜する。第１の絶縁膜、第１の半導体膜、第２の半導体膜はそれぞれ、後に形成されるＴＦＴのゲート絶縁膜、チャネル形成領域、ソース領域及びドレイン領域として機能する。
第１の絶縁膜３２２はプラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜の単層又は積層構造で形成する。また、第１の絶縁膜をゲート電極に接する側から、窒化珪素膜（窒化酸化珪素膜）、酸化珪素膜、及び窒化珪素膜（窒化酸化珪素膜）の積層構造とすることが好ましい。この構造では、ゲート電極が、窒化珪素膜と接しているため、酸化による劣化を防止することができる。
第１の半導体膜３２３としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有する膜で形成する。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル（μｃ）と呼ばれている。いずれも、シリコン、シリコンゲルマニウム（ＳｉＧｅ）等を主成分とする膜厚は、１０〜６０ｎｍの半導体膜を用いることができる。
ＳＡＳは、非晶質構造と結晶構造（単結晶、多結晶を含む）との中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体である。また短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。そして少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また未結合手（ダングリングボンド）の中和剤として、ＳＡＳは水素或いはハロゲンを１原子％、又はそれ以上含んでいる。
ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。珪化物気体を水素又はフッ素、若しくは水素又はフッ素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素とで希釈して用いることにより、ＳＡＳの形成を容易なものとすることができる。このとき希釈率が１０倍〜１０００倍の範囲となるように、珪化物気体を希釈すると好ましい。またＳｉ2Ｈ6及びＧｅＦ4を用い、ヘリウムガスで希釈する方法を用いてＳＡＳを形成することができる。グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えばよい。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すればよい。基板加熱温度は３００度以下が好ましく、１００〜２５０度の基板加熱温度が推奨される。
また結晶性半導体膜は、非晶質半導体膜を加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ4、又はＦ2等のフッ素系ガスと、ＳｉＨ4、又はＳｉ2Ｈ6等のシラン系ガスとを用い、熱又はプラズマを利用して直接、結晶性半導体膜を形成することができる。
第２の半導体膜３２４は導電性を有し、ｎチャネル型のＴＦＴを形成する場合には、１５属の元素、代表的にはリンまたはヒ素を添加する。また、ｐチャネルＴＦＴを形成する場合には、１３属の元素、代表的にはボロンを添加する。第２の半導体膜は、珪化物気体にボロン、リン、ヒ素のような１３属又は１５属の元素を有する気体を加えたプラズマＣＶＤ法で成膜する。また、半導体膜を成膜したのち、１３属または１５属の元素を有する溶液を半導体膜上に塗布しレーザビームを照射して導電性を有する第２の半導体膜を形成することができる。レーザビームとしては、公知のパルス発振のレーザ又は連続発振のレーザから照射されるレーザビームを適宜用いる。
次に、図３（Ｄ）に示すように、第２の半導体膜３２４の上に、第２の感光性樹脂３３１を吐出又は塗布する。ここでは、ネガ型の感光性樹脂を液滴吐出法により吐出して形成する。
次に、第２の感光性樹脂３３１にレーザビーム３３２を照射し現像して、図３（Ｅ）に示す第２のマスクパターン３４１、３４２を形成する。本実施形態では、第２の感光性樹脂として、ネガ型レジストを用いているので、レーザビーム３３２が照射された領域に第２のマスクパターン３４１、３４２が形成される。
次に、第２のマスクパターン３４１、３４２を用いて第２の半導体膜３２４をエッチングし、第１の半導体領域（ソース領域及びドレイン領域）３５１、３５２を形成する。この後、第２のマスクパターンを除去する。
次に、同様の工程により第３の感光性樹脂を吐出又は塗布し、レーザビームを照射し、現像して第３のマスクパターンを形成し、第３のマスクパターンを用いて第１の半導体膜３２３をエッチングして、第２の半導体領域３５３を形成する。
第１の半導体膜及び第２の半導体膜のエッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いることができる。
次に、第１の半導体領域３５１、３５２上に、ソース電極及びドレイン電極３５４、３５５を、導電材料を液滴吐出法によって吐出することにより形成する。導電材料としては、第１の導電層３０２に用いた材料と同様の材料を、溶媒に溶解又は分散させたものを用いることができる。ここでは、Ａｇペーストを選択的に吐出し、上記に示すようなレーザビーム照射又は熱処理による乾燥及び焼成を適宜行い膜厚６００〜８００ｎｍの各電極を形成する。
なお、導電膜を予めスパッタ法等によって成膜しておき、感光性材料を液滴吐出法によって形成した後に、レーザ光を照射してマスクパターンを形成しエッチングにより形成してもよい。この場合ポジ型感光性材料を用いる。
次に、ソース電極及びドレイン電極３５４、３５５上に、パッシベーション膜を成膜することが好ましい。パッシベーション膜は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。
以上の工程により、チャネルエッチ型ＴＦＴを作製することができる。
（第３実施形態）
本実施形態においては、チャネル保護型（チャネルストッパ型）ＴＦＴの作製工程について図４を用いて示す。
第２実施形態と同様に、図４（Ａ）及び図４（Ｂ）に示す工程を経て、図４（Ｃ）に示すように基板１０１上にゲート電極３２１、第１の絶縁膜３２２、及び第１の半導体膜３２３を形成する。
次に、第１の半導体膜３２３上であって、且つゲート電極３２１に重畳する領域に保護膜４０１を形成する。保護膜は、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち、脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、ノズルから第１の半導体膜３２３上に吐出し、２００℃で３０分焼成して形成することができる。
次に、第２実施形態と同様に第２の半導体膜（導電性を有する半導体膜）３２４を成膜する。次に、第２の感光性樹脂３３１を第２実施形態と同様に形成する。次に、第２の感光性樹脂にレーザビーム１０４を照射し、現像して、図４（Ｃ）に示す第２のマスクパターン４１１、４１２を形成する。
次に、第１のマスクパターン４１１、４１２を用いて、第２の半導体をエッチングし、第１の半導体領域（ソース領域及びドレイン領域）４１３、４１４を形成すると共に、第１の半導体膜をエッチングして第２の半導体領域（チャネル形成領域）４１５を形成する。このとき、第１の半導体膜上には、保護膜４０１が形成されているため、第１の半導体膜のゲート電極と重畳する領域はエッチングされない。
次に、図４（Ｅ）に示すように、ソース電極及びドレイン電極３５４、３５５を形成する。
以上の工程により、チャネル保護型ＴＦＴを形成することができる。保護膜４はチャネル保護膜として機能するため、不純物が添加された半導体膜をエッチングする際、チャネル領域となる第１の半導体膜のオーバーエッチング等による損傷を防止することができる。これによって、安定した特性で高移動度化が可能なＴＦＴを得ることができる。
（第４実施形態）
本実施形態においては、順スタガ型ＴＦＴの作製工程について図５を用いて示す。
図５（Ａ）に示すように、基板１０１上に第１の導電層３０２を形成する。次に、第１の導電層上に第１の感光性樹脂５０１を塗布又は吐出する。ここでは、第１の感光性樹脂としてポジ型感光性樹脂を用いる。次に、レーザビーム１０４を照射する。ここでは、後にチャネル形成領域を形成する領域にレーザビーム１０４を照射する。この後、現像を行って図５（Ｂ）に示すような第１のマスクパターン５１１、５１２を形成する。
次に、第１のマスクパターン５１１、５１２をマスクとして、第１の導電層３０２をエッチングし、ソース電極及びドレイン電極５１３、５１４を形成する。この後、第１のマスクパターンを除去する。
次に、第１の半導体膜を成膜し、第１の半導体膜上に第２の感光性樹脂を塗布又は吐出し、レーザビームを照射し、現像して第２のマスクパターン５２１、５２２を形成する。次に、第２のマスクパターンをマスクとして第１の半導体膜をエッチングして、第２の半導体領域５２３、５２４（ソース領域及びドレイン領域）を形成する。ここでは、第１の半導体膜は、導電性を有する半導体膜であり、第２実施形態で示す第２の半導体膜３２４と同様の材料を用いることができる。また、第２の感光性樹脂として、ポジ型感光性樹脂を用いる。（図５（Ｃ））。この後、第２のマスクパターンを除去する。
次に、第２の半導体膜を成膜し、第２の半導体膜上に第３の感光性樹脂を塗布又は吐出し、レーザビームを照射し現像して第３のマスクパターン５３１を形成する。次に、第３のマスクパターンをマスクとして第２の半導体膜をエッチングして、第１の半導体領域５３２を形成する。ここでは、第２の半導体膜としては、第２実施形態で示す第１の半導体膜３２３と同様の材料を用いることができる。また、第３の感光性樹脂として、ネガ型感光性樹脂を用いる。（図５（Ｄ））。この後、第３のマスクパターンを除去する。
次に、図５（Ｅ）に示すように、第１の絶縁膜５４１を成膜する。第１の絶縁膜としては、第２実施形態で示す第１の絶縁膜５４１と同様の材料を用いることができる。次に、第１の半導体領域（ソース領域及びドレイン領域）の間に第２の導電膜を吐出し、その上に第４の感光樹脂を塗布又は吐出し、レーザビームを照射し現像して第４のマスクパターンを形成する。次に、第４のマスクパターンをマスクとして、第２の導電層をエッチングしてゲート電極５４２を形成する。ここでは、第２の導電層としては、第１の導電層３０２と同様の材料を用いることができる。また、第４の感光性樹脂として、ネガ型感光性樹脂を用いる。この後、第４のマスクパターンを除去する。
次に、第５の感光性樹脂５４３を基板全面に塗布し、後にコンタクトホールを形成する領域にレーザビーム５４４を照射し、現像して図５（Ｆ）に示すような第５のマスクパターン５５１を形成する。次に、第５のマスクパターンをマスクとして第１の絶縁膜をエッチングして、ソース電極及びドレイン電極５１３、５１４を露出すると共に、ゲート絶縁膜５５２を形成する。ここでは、第５の感光性樹脂として、ポジ型感光性樹脂を用いる。この後、第５のマスクパターンを除去する。
次に、図５（Ｇ）に示すように、第３の導電層５６１、５６２を吐出する。
以上の工程により、順スタガ型ＴＦＴを形成することができる。
（第５実施形態）
本実施形態においては、トップゲート構造のＴＦＴの作製工程について図６を用いて示す。
図６（Ａ）に示すように、基板１０１上に第１の絶縁膜５８２を成膜する。第１の絶縁膜としては、基板１０１からの不純物が後に形成されるＴＦＴに侵入するのを防止するためのものであり、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等の膜を、ＰＶＤ法、ＣＶＤ法等の公知の手法により成膜する。なお、基板１０１から不純物がＴＦＴに侵入しない材料、代表的には石英等で形成されている場合には、第１の絶縁膜５８２を成膜する必要はない。
次に、第１の絶縁膜５８２上に半導体膜５８３を成膜し、半導体膜上に第１の感光性樹脂５８４を塗布又は吐出する。次に、第１の感光性樹脂にレーザビーム１０４を照射し現像して、図６（Ｂ）に示すような第１のマスクパターン５８５を形成する。第１の半導体膜としては、第２実施形態で示す半導体膜３２３と同様の材料を用いて形成することができる。
次に、第１のマスクパターンとマスクとして、第１の半導体膜をエッチングして、半導体領域５８６を形成する。この後、第１のマスクパターンを除去する。
次に、図６（Ｃ）に示すように、半導体領域上にゲート絶縁膜５８７を成膜し、ゲート絶縁膜５８７上に第１の導電層５８８を形成する。第１の導電層は、第２実施形態に示される第１の導電層３０２と同様の材料及び作製方法を適宜用いる。次に、第１の導電層上に第２の感光性樹脂５８９を吐出又は塗布し、後のゲート電極が形成される領域にレーザビーム５９０を照射し、現像して図６（Ｄ）に示すような第１のマスクパターン５９１を形成する。
次に、第１のマスクパターン５９１をマスクとして、第１の導電層５８８をエッチングして、ゲート電極５９２を形成する。この後、第１のマスクパターンを除去する。
次に、図６（Ｅ）に示すように、ゲート電極をマスクとして、半導体領域に１３属又は１５属の不純物をドーピングし、ソース領域及びドレイン領域５９３、５９４を形成する。なお、５９５はチャネル形成領域である。
なお、ソース領域及びドレイン領域の形成方法として、図６（Ｂ）に示す半導体領域５８６上に、１３属又は１５属の不純物を有する溶液を部分的に液滴吐出法に吐出した後、レーザビームを照射して形成することができる。この場合、１３属又は１５属の不純物を有する溶液は、後のソース領域及びドレイン領域となる半導体領域上に吐出する。
次に、第２の絶縁膜（層間絶縁膜）５９６を形成する。この後、第４実施形態に示すような工程によりマスクパターンを形成し、第２の絶縁膜およびゲート絶縁膜をエッチングしてコンタクトホールを形成する。この後、導電膜５９７、５９８を形成する。
以上の工程により、トップゲート構造のＴＦＴを形成することができる。
（第６実施形態）
本実施形態においては、第４実施形態又は第５実施形態と異なるコンタクトホールの形成方法について図７を用いて説明する。
第４実施形態に従って、図７（Ａ）に示すような順スタガ型ＴＦＴを形成する。ここでは、基板１０１上に、ソース電極及びドレイン電極５１３、５１４、第１の半導体領域５２３、５２４、第１の半導体領域上であって且つソース電極又はドレイン電極の間に形成される第２の半導体領域５３２、第１の絶縁膜５４１、ゲート電極５４２を有する。
次に、図７（Ｂ）に示すように、ソース電極及びドレイン電極と第１の絶縁膜５４１とが重畳する領域に、撥液表面を形成する溶液を吐出し、第１のマスクパターン５７１、５７２を液滴吐出法により形成する。
第１のマスクパターンは、撥液表面を形成する溶液を用いて形成する。撥液表面を形成する溶液の組成物の一例としては、Ｒn−Ｓｉ−Ｘ(4-n)（ｎ＝１、２、３）の化学式で表されるシランカップリング剤を用いる。ここで、Ｒは、アルキル基などの比較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、第１のマスクパターンが形成される領域の表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。
また、シランカップリング剤の代表例として、Ｒにフルオロアルキル基を有するフッ素系シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））を用いることにより、より撥液性を高めることができる。ＦＡＳのＲは、（ＣＦ3）（ＣＦ2）x（ＣＨ2）y（ｘ：０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なＦＡＳとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン（以下、ＦＡＳという。）が挙げられる。
撥水表面を形成する溶液の溶媒としては、ｎーペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなど、撥液表面を形成する溶媒を用いる。
また、撥液表面を形成する溶液の組成物の一例として、フッ素炭素鎖を有する材料（フッ素系樹脂）を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン（ＰＴＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレンプロピレンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂）、エチレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチレン共重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン−クロロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレン共重合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（ＴＦＥ／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いることができる。
また、マスクパターンとして撥液表面を形成しない（すなわち、親液表面を形成する）有機物を用い、後にＣＦ4プラズマ等による処理を行って、撥液表面を形成してもよい。例えば、ポリビニルアルコール（ＰＶＡ）のような水溶性樹脂を、Ｈ2Ｏ等の溶媒に混合した材料を用いることができる。また、ＰＶＡと他の水溶性樹脂を組み合わせて使用してもよい。さらには、マスクパターンが撥液表面を有する場合であっても、該プラズマ処理等を行うことによって、撥液性をより向上させることができる。
次に、親液表面を形成する溶液を塗布又は吐出して第２のマスクパターン５７３〜５７５を形成する。親液性を有する溶液の代表例としては、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂、シロキサン、ポリシラザンを用いることができる。また、水、アルコール系、エーテル系、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、Ｎ−メチルピロリドン、ヘキサメチルホスファミド、クロロホルム、塩化メチレン等の極性溶媒を用いた溶液を用いることもできる。第２のマスクパターンを塗布する方法としては、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法等を適応することができる。
第１のマスクパターン５７１、５７２は、撥液表面を有するため、第２のマスクパターン５７３〜５７５は、第１のマスクパターンの外縁、即ち第１のマスクパターンが形成されていない領域に形成される。
なお、上記の工程に代えて、第１のマスクパターンの溶媒を乾燥した後、第２の溶液を塗布して、第２のマスクパターンを形成してもよい。この場合も、第１のマスクパターン５７１、５７２は、撥液表面を有するため、第２のマスクパターン５７３〜５７５は、第１のマスクパターンの外縁、即ち第１のマスクパターンが形成されていない領域に形成される。また、第１のマスクパターンの組成物は第１の絶縁膜５４１の表面に残存又は膜中に浸透する。
次に、図７（Ｃ）に示すように、第２のマスクパターンをマスクとして、第１のマスクパターン５７１、５７２及び第１の絶縁膜５４１をエッチングし、ソース電極及びドレイン電極の一部を露出する。なお、５８１はゲート絶縁膜である。
次に、図７（Ｄ）に示すように、第２のマスクパターンを除去した後、導電層５６１、５６２を形成する。
なお、図７（Ｅ）に示すように、第２のマスクパターン５７３〜５７５を除去せず、層間絶縁膜として用い、導電層５６１、５６２を形成することもできる。
（第７実施形態）
本実施形態では、上記実施形態におけるパターン形成に用いることができる液滴吐出装置について説明する。図２４において、基板１８００上において、１つのパネルが形成される領域１８３０を破線で示す。
図２４には、配線等のパターンの形成に用いる液滴吐出装置の一態様を示す。液滴吐出手段１８０５は、ヘッドを有し、ヘッドは複数のノズルを有する。本実施の形態では、十個のノズルが設けられたヘッドを三つ（１８０３ａ、１８０３ｂ、１８０３ｃ）有する場合で説明するが、ノズルの数や、ヘッドの数は処理面積や工程等により設定することができる。
ヘッドは、制御手段１８０７に接続され、制御手段がコンピュータ１８１０により制御することにより、予め設定されたパターンを描画することができる。描画するｚは、例えば、ステージ１８３１上に固定された基板１８００等に形成されたマーカー１８１１を基準点として行えばよい。また、基板１８００の縁を基準点として行ってもよい。これら基準点をＣＣＤなどの撮像手段１８０４で検出し、画像処理手段１８０９にてデジタル信号に変換させる。デジタル変化された信号をコンピュータ１８１０で認識して、制御信号を発生させて制御手段１８０７に送る。このようにパターンを描画するとき、パターン形成面と、ノズルの先端との間隔は、０．１ｃｍ〜５ｃｍ、好ましくは０．１ｃｍ〜２ｃｍ、さらに好ましくは０．１ｃｍ前後とするとよい。このように間隔を短くすることにより、液滴の着弾精度が向上する。
このとき、基板１８００上に形成されるパターンの情報は記憶媒体１８０８に格納されており、この情報を基にして制御手段１８０７に制御信号を送り、各ヘッド１８０３ａ、１８０３ｂ、１８０３ｃを個別に制御することができる。すなわち、ヘッド１８０３ａ、１８０３ｂ、１８０３ｃが有する各ノズルから異なる材料を有する液滴を吐出することができる。例えばヘッド１８０３ａ、１８０３ｂが有するノズルは絶縁膜材料を有する液滴を吐出し、ヘッド１８０３ｃが有するノズルは導電膜材料を有する液滴を吐出することができる。
さらにヘッドが有する各ノズルを個別に制御することもできる。ノズルを個別に制御することができるため、特定のノズルから異なる材料を有する液滴を吐出することができる。例えば同一ヘッド１８０３ａに、導電膜材料を有する液滴を吐出するノズルと、絶縁膜材料を有する液滴を吐出するノズルとを設けることができる。
また層間絶縁膜の形成工程のように大面積に対して液滴吐出処理を行う場合、層間絶縁膜材料を有する液滴を全ノズルから吐出させるとよい。さらに、複数のヘッドが有する全ノズルから、層間絶縁膜材料を有する液滴を吐出するとよい。その結果、スループットを向上させることができる。もちろん、層間絶縁膜形成工程において、一つのノズルから層間絶縁膜材料を有する液滴を吐出し、複数走査することにより大面積に対して液滴吐出処理を行ってもよい。
そしてヘッドをジグザグ又は往復させ、大型マザーガラスに対するパターン形成を行うことができる。このとき、ヘッドと基板を相対的に複数回走査させればよい。ヘッドを基板に対して走査するとき、進行方向に対してヘッドを斜めに傾けるとよい。
ヘッドの幅は、大型マザーガラスから複数のパネルを形成する場合、ヘッドの幅は１つのパネルの幅と同程度とすると好ましい。１つのパネルが形成される領域１８３０に対して一回の走査でパターン形成することができ、高いスループットが期待できるからである。
またヘッドの幅は、パネルの幅より小さくしてもよい。このとき、複数の幅の小さなヘッドを直列に配置し、１つのパネルの幅と同程度としてもよい。複数の幅の小さなヘッドを直列に配置することにより、ヘッドの幅が大きくなるにつれて懸念されるヘッドのたわみの発生を防止することができる。もちろん、幅の小さなヘッドを複数回走査することにより、パターン形成を行ってもよい。
このような液滴吐出法により溶液の液滴を吐出する工程は、減圧下で行うと好ましい。溶液を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができるからである。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また組成物を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。
また、液滴吐出法として、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ベンダー型、（代表的にはＭＬＰ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｐｉｅｚｏ）タイプ）と、ピストン型（代表的にはＭＬＣｈｉｐ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｈｙｐｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｐｉｅｚｏ Ｓｅｇｍｅｎｔｓ）タイプ）、サイドウォール型、ルーフウォール型がある。また溶液の溶媒によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、いわゆるサーマル方式を用いた液滴吐出法でもよい。
本実施例では、レーザ光を用いて形成したマスクパターンについて図２５を用いて説明する。
基板上に膜厚１．５μｍのポジ型感光性樹脂を塗布し、９０度で９０秒加熱して仮焼きした。ここでは、ポジ型感光性樹脂として、感光剤を有するノボラック樹脂を用いた。
次に、ポジ型感光性樹脂にレーザ光を照射してポジ型感光性樹脂を感光した。このときのレーザ発振器としては、連続発振のＮｄ：ＹＶＯ4を用いた。該レーザ発振器から照射されるレーザ光の波長は５３２ｎｍであり、レーザ光のスポットの大きさは３００μｍ×２０μｍであった。
この後、２．３８％のテトラエチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を用いて、ポジ型感光性樹脂を現像した。
レーザパワーとステージの移動速度に関して現像の可否結果を表１に示す。
表１に示すようにレーザパワーが６Ｗの場合、ステージの移動速度が２５〜５０ｃｍ／ｓｅｃで現像可能であり、レーザパワーが８Ｗの場合、ステージの移動速度が４０〜１００ｃｍ／ｓｅｃで、現像が可能であった。
図２５（Ａ）は、レーザパワーを６Ｗ、ステージの移動速度を２５ｃｍ／ｓｅｃとして、ポジ型感光性樹脂にレーザ光を照射し、現像したのちの表面を、光学顕微鏡で観察したもの（反射明視野モード）であり、図２５（Ｂ）は、図２５（Ａ）の模式図である。レーザ光を照射しない領域１９００に対して、レーザ光を照射した領域１９０１では幅約４００μｍの溝が形成されている。この溝の高低さを、触針式表面形状検査装置ＤＥＫＴＡＫ3ＳＴ（日本真空技術株式会社製）で測定したところ、１．５μｍであった。
次に、アクティブマトリクス基板及びそれを有する表示パネルの作製方法について図１７〜図２１を用いて説明する。本実施例では、表示パネルとして液晶表示パネルを用いて説明する。図１７及び図１８は、画素部及び接続端子部の縦断面構造を模式的に示したものであり、Ａ−Ｂ、及びＣ−Ｄに対応する平面構造を図１９〜２１に示す。
図１７（Ａ）に示すように、基板８００表面を４００度で酸化して膜厚１００ｎｍの絶縁膜８０１を形成する。この絶縁膜は、後に形成する導電膜のエッチングストッパー膜の機能を果たす。次に、絶縁膜８０１上に第１の導電層８０２を液滴吐出法により形成し、第１の導電層上に液滴吐出法により第１の感光性樹脂８０３を吐出する。次に、第１の感光性樹脂にレーザ光８０４を照射し現像して、第１のマスクパターン８０５を形成する。
基板８００には、旭硝子社製ＡＮ１００ガラス基板を用い、第１の導電層８０２には、Ａｇ（銀）粒子が分散された溶液を吐出し、１００度３０分加熱して乾燥した後、酸素濃度１０％の雰囲気中で２３０度１時間加熱して焼成する。第１の感光性樹脂８０３には、ネガ型感光性樹脂を液滴吐出法により吐出し、乾燥した後仮焼きする。レーザ光８０４には、Ｎｄ；ＹＶＯ4レーザから射出されるレーザ光を用いる。
次に、第１のマスクパターンを用いて第１の導電層の一部をエッチングして、図１７（Ｂ）に示すように、ゲート配線層８１１を形成する。この後、第１のマスクパターンを剥離液を用いて剥離する。次に、液滴吐出法により、ゲート配線層８１２及び容量配線層８１３を形成する。なお、図１７（Ｂ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１９に示すので同時に参照する。
次に、図１７（Ｄ）に示すように、プラズマＣＶＤ法によりゲート絶縁膜８１４を成膜する。ゲート絶縁膜８１４としては、４００度で加熱したチャンバーでＳｉＨ4とＮ2Ｏ（流量比ＳｉＨ4：Ｎ2Ｏ＝１：２００）を用いたプラズマＣＶＤ法により、膜厚１１０ｎｍの酸化窒化珪素膜（Ｈ：１．８％， Ｎ：２．６％， Ｏ：６３．９％， Ｓｉ：３１．７％）を成膜する。
次に、第１の半導体膜８１５及びｎ型を呈する第２の半導体膜８１６を成膜する。第１の半導体膜８１５としては、プラズマＣＶＤ法により膜厚１５０ｎｍのアモルファスシリコン膜を成膜する。次に、アモルファスシリコン膜の表面の酸化膜を除去した後、シランガスとフォスフィンガスを用いて膜厚５０ｎｍのセミアモルファスシリコン膜を成膜する。
次に、第２の半導体膜の表面の濡れ性を改善し、表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等を施し、第２の半導体膜表面に酸化珪素膜を成膜する。また、該酸化珪素膜は、後に塗布する感光性材料からの汚染物が半導体膜中に侵入するのを防ぐことができる。その上に第２の感光性樹脂８１７を吐出する。第２の感光性樹脂は、ネガ型感光性樹脂を液滴吐出法により第２の半導体膜上に吐出し、乾燥した後仮焼きする。次に、レーザ光８１８を第２の感光性樹脂８１７に照射した後、現像して、図１７（Ｄ）に示すような第２のマスクパターン８２１、８２２を形成する。
次に、第２のマスクパターンを用いて第２の半導体膜８１６をエッチングして、第１の半導体領域８２３、８２４（ソース及びドレイン領域）を形成する。第２の半導体膜８１６は、流量比がＣＦ4：Ｏ2＝１０：９の混合ガスを用いてエッチングする。この後、第２のマスクパターン８２１、８２２を、剥離液を用いて剥離する。
次に、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等を施し、第１の半導体膜及び第２の半導体膜表面に酸化珪素膜を成膜する。次に、第３のマスクパターン８３１を形成する。第３のマスクパターンは、ポリイミドを液滴吐出法により第１の半導体領域８２３、８２４及び第１の半導体膜８１５の一部の上に吐出し、２００度３０分加熱して形成する。
次に、図１７（Ｅ）に示すように、第３のマスクパターン８３１を用いて第１の半導体膜８１５をエッチングして、第２の半導体領域８３２を形成する。なお、図１７（Ｅ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図２０に示すので同時に参照する。この後、第３のマスクパターン８３１を、剥離液を用いて剥離する。
次に、図１８（Ａ）に示すように、ソース電極層８４１、及びドレイン電極層８４２、及び図２１に示すソース配線層８４０を液滴吐出法で形成する。ソース電極層８４１、及びドレイン電極層８４２は、Ａｇ（銀）粒子が分散された溶液を吐出し、１００度３０分加熱して乾燥した後、酸素濃度１０％の雰囲気中で２３０度１時間加熱して焼成する。次に、ドレイン電極層８４２に接続する第１の画素電極８４３を形成する。ここでは、酸化珪素を含むインジウム錫酸化物を形成し、液滴吐出法を用いてマスクパターンを形成しエッチングにより、ドレイン電極層８４２と接続する第１の画素電極８４３を形成する。また、液滴吐出法により上記材料を吐出して、第１の画素電極を形成してもよい。なお、図１８（Ａ）のＡ−Ｂ及びＣ−Ｄに対応する平面図を図２１に示す。
以上の工程により、アクティブマトリクス基板を形成することができる。
本実施例では、透過型の液晶表示パネルを作製するため、第１の画素電極を、酸化珪素を含むＩＴＯで形成したが、これに代わってインジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ2）などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、反射型の液晶表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。
次に、図１８（Ｂ）に示すように、第１の画素電極８４３を覆うように印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜８５１を形成する。なお、配向膜８５１は、斜方蒸着法により形成することもできる。
次に、画素を形成した周辺の領域に液滴吐出法により閉ループ状のシール剤８６０を形成する。ディスペンサ式（滴下式）により、シール剤８６０で形成された閉ループ内側に、液晶材料を滴下する。
ここで、図２２を用いて、液晶材料を滴下する工程を示す。図２２（Ａ）は、ディスペンサ２７０１によって液晶材料を滴下する工程の斜視図であり、図２２（Ｂ）は、図２２（Ａ）のＡ―Ｂにおける断面図である。
シール材２７０２で囲まれた画素部２７０３を覆うように液晶材料２７０４をディスペンサ２７０１から滴下、または、吐出させている。ディスペンサ２７０１を移動させてもよいし、ディスペンサ２７０１を固定し、基板２７００を移動させることによって液晶層を形成することができる。また、複数のディスペンサ２７０１を設置して一度に液晶材料を滴下してもよい。
図２２（Ｂ）に示すように、シール材２７０２で囲まれた領域のみに選択的に液晶材料２７０４を滴下、または吐出させることができる。
また、ここでは画素部に液晶材料を滴下したが、対向基板側に液晶材料を滴下した後、画素部を有する基板を張り合わせても良い。
次に、図１８（Ｃ）に示すように、真空中で、配向膜８６１及び第２の画素電極（対向電極）８６２が設けられた対向基板８６３と貼り合わせ、紫外線硬化を行って、液晶材料を充填して液晶層８６４を形成する。
シール剤８６０には、フィラーが混入されていてもよく、さらに、対向基板８６３にはカラーフィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、液晶層８６４を形成する方法として、ディスペンサ式（滴下式）の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式（汲み上げ式）を用いることができる。
次に、図１８（Ｄ）に示すように、ゲート配線層８１２、ソース配線層（図示しない）それぞれの端部に形成されているゲート絶縁膜８１４を除去した後、異方性導電層８７１を介して接続端子（ゲート配線層に接続される接続端子８７２、ソース配線層に接続される接続端子は図示せず。）を貼り付ける。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が画素部に侵入し、劣化することを防ぐことができる。以上の工程により、液晶表示パネルを形成することができる。
以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
なお、第１実施形態乃至第７実施形態のいずれをも本実施例に適応することができる。また、本実施例では、表示パネルとして液晶表示パネルの作製方法を示したが、これに限られるものではなく、有機材料又は無機材料で形成された発光物質を発光層として有するＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等のアクティブ型表示パネルに適宜適応することができる。
次に、アクティブマトリクス基板及びそれを有する表示パネルの作製方法について図２９〜図３４を用いて説明する。本実施例では、表示パネルとして発光表示パネルを用いて説明する。図２９〜図３１は、画素部及び接続端子部の縦断面構造を模式的に示したものであり、Ａ−Ｂ、Ｃ−Ｄ、及びＥ−Ｆに対応する平面構造を図３２〜２２に示す。
図２９（Ａ）に示すように、基板６００表面を４００度で酸化して膜厚１００ｎｍの絶縁膜６０１を形成する。この絶縁膜は、後に形成する導電膜のエッチングストッパー膜の機能を果たす。次に、絶縁膜６０１上に第１の導電層６０２、６０３を液滴吐出法により形成し、第１の導電層上に液滴吐出法により第１の感光性樹脂６０４、６０５を塗布する。次に、第１の感光性樹脂にレーザ光６０６、６０７を照射し現像して、図２９（B）に示すような第１のマスクパターン６０８、６０９を形成する。
基板６００には、旭硝子社製ＡＮ１００ガラス基板を用い、第１の導電層６０２、６０３には、Ａｇ（銀）粒子が分散された溶液を吐出し、１００度３０分加熱して乾燥した後、酸素濃度１０％の雰囲気中で２３０度１時間加熱して焼成する。第１の感光性樹脂６０４、６０５には、ネガ型感光性樹脂を液滴吐出法により吐出し、乾燥した後仮焼きする。レーザ光６０６、６０７には、Ｎｄ；ＹＶＯ4レーザから射出されるレーザ光を用いる。
次に、第１のマスクパターン６０８、６０９を用いて第１の導電層の一部をエッチングして、図２９（C）に示すように、ゲート電極層６１１、６１２を形成する。この後、第１のマスクパターンを、剥離液を用いて剥離する。次に、液滴吐出法により、ゲート配線層６１３、接続導電層６１４、図３２に示す容量電極層６１０を形成する。なお、図２９（Ｂ）は縦断面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図３２に示すので同時に参照する。
次に、図２９（Ｄ）に示すように、プラズマＣＶＤ法によりゲート絶縁膜６１５を成膜する。ゲート絶縁膜６１５としては、４００度で加熱したチャンバーでＳｉＨ4とＮ2Ｏ（流量比ＳｉＨ4：Ｎ2Ｏ＝１：２００）を用いたプラズマＣＶＤ法により、膜厚１１０ｎｍの酸化窒化珪素膜（Ｈ：１．８％、 Ｎ：２．６％、 Ｏ：６３．９％、 Ｓｉ：３１．７％）を成膜する。
次に、第１の半導体膜６１６及びｎ型を呈する第２の半導体膜６１７を成膜する。第１の半導体膜６１６としては、プラズマＣＶＤ法により膜厚１５０ｎｍのアモルファスシリコン膜を成膜する。次に、アモルファスシリコン膜の表面の酸化膜を除去した後、シランガスとフォスフィンガスを用いて膜厚５０ｎｍのセミアモルファスシリコン膜を成膜する。
次に、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等を施し、第２の半導体膜表面に酸化珪素膜を成膜する。第２の半導体膜上に第２の感光性樹脂６１８，６１９を塗布する。第２のマスクパターンは、ネガ型感光性樹脂を液滴吐出法により第２の半導体膜上に吐出し、乾燥した後仮焼きする。次に、レーザ光６２０、６２１をそれぞれ第２の感光性樹脂６１８、６１９に照射した後、現像して、図２９（E）に示すような第２のマスクパターン６３１〜６３４を形成する。
次に、図３０（A）に示すように、第２のマスクパターン６３１〜６３４を用いて第２の半導体膜６１７をエッチングして、第１の半導体領域６３５〜６３８（ソース及びドレイン領域）を形成する。第２の半導体膜６１７は、流量比がＣＦ4：Ｏ2＝１０：９の混合ガスを用いてエッチングする。この後、第２のマスクパターン６３１〜６３４を、剥離液を用いて剥離する。
次に、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等を施し、第１の半導体膜及び第１の半導体領域表面に酸化珪素膜を成膜する。次に、第３のマスクパターン６４１、６４２を吐出する。第３のマスクパターンは、ポリイミドを液滴吐出法によりそれぞれ第１の半導体領域６３５〜６３８及び第１の半導体膜６１６の一部の上に吐出し、２００度３０分加熱して形成する。
次に、図３０（B）に示すように、第３のマスクパターン６４１、６４２を用いて第１の半導体膜６１６をエッチングして、第２の半導体領域６４３、６４４を形成する。この後、第３のマスクパターン６４１、６４２を剥離液を用いて剥離する。なお、図３０（B）は縦断面構造を模式的に示し、Ａ−Ｂ、Ｃ−Ｄ、及びＥ−Ｆに対応する平面構造を図３３に示すので同時に参照する。この後、第３のマスクパターン６４１、６４２を、剥離液を用いて剥離する。
次に、図３０（C）に示すように、第３の感光性樹脂６５１を吐出又は塗布し、レーザ光６５２を照射し、現像する。第３の感光性樹脂６５１としては、ポジ型感光性樹脂であるノボラック樹脂を用いる。この結果、図３０（D）に示すように、第４のマスクパターン６５３が形成される。
次に、第４のマスクパターン６５３をマスクとして、ゲート絶縁膜６１５をエッチングして、接続導電層６１４の一部を露出する。この後、第４のマスクパターンを、剥離液を用いて剥離する。
次に、図３１（Ａ）に示すように、ソース電極層６６１、６６３、ドレイン電極層６６２、６６４、及び図３４に示すソース配線層６６５、電源線層６６６を液滴吐出法で形成する。これらの導電層は、Ａｇ（銀）粒子が分散された溶液を吐出し、１００度３０分加熱して乾燥した後、酸素濃度１０％の雰囲気中で２３０度１時間加熱して焼成する。なお、ドレイン電極層６６２は、接続導電層６１４に接続している。このため、ドレイン電極層６６２は、ゲート電極層６１２と電気的に接続している。
以上の工程により、アクティブマトリクス基板を形成することができる。
次に、ドレイン電極層６６４に接続する第１の画素電極６６７を形成する。ここでは、スパッタリング法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）などで形成し、液滴吐出法を用いてマスクパターンを形成しエッチングにより、ドレイン電極層６６４と接続する第１の画素電極６６７を形成すれば良い。より好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した酸化物導電性材料を用いても良い。また、上記材料を液滴吐出法によって吐出して、第１の画素電極を形成することもできる。
また、発光した光を基板６００側とは反対側に放射させる構造、即ち反射型の発光表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第１の画素電極を形成しても良い。
なお、図３１（Ａ）のＡ−Ｂ、Ｃ−Ｄ、及びＥ−Ｆに対応する平面図を図３４に示す。
以上までの工程により、スイッチング用のＴＦＴ６６８、駆動用のＴＦＴ６６９が形成される。
次に、全面に窒化珪素若しくは窒化酸化珪素の保護層６７１と、絶縁体層６７２を形成する。絶縁体層６７２は、次に、スピンコート法やディップ法により全面に絶縁体層を形成した後、エッチング加工によって図３１（Ｂ）に示すように開孔を形成する。このエッチングは、絶縁体層６７２の下層にある保護層６７１やゲート絶縁体膜６１５を同時に行うことで、第１の画素電極６６７と、ゲート配線層６１３が露出するように加工する。また、液滴吐出法により絶縁体層６７２を形成すれば、当該絶縁体層を形成するためにエッチング加工は必ずしも必要ない。
絶縁体層６７２は、第１の画素電極６６７に対応して画素が形成される位置に合わせて貫通孔の開口部を備えて形成される。この絶縁体層６７２は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。
次に、蒸着法またはスピンコート法、インクジェット等の塗布法により発光層６７３を形成した後、第２の画素電極６７４を形成して発光素子６７７が形成される。この発光素子６７７は駆動用のＴＦＴ６６９と接続された構造となる。なお、発光層６７３を形成する前に、大気圧中で２００℃の熱処理を行い絶縁体層６７２中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに発光層６７３を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
また、第１の画素電極６６７の表面を酸素プラズマに晒したり、紫外線光を照射して、表面処理を加えても良い。
発光層は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。
電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス（６−キノリノラト）アルミニウム（略称：Ａｌｑ3））、トリス（５−メチル−６−キノリノラト）アルミニウム（略称：Ａｌｍｑ3）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ2）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。また正孔輸送性の高い物質としては、例えば４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称
：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物が挙げられる。
また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ2）等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Ａｌｑ3のような電子輸送性の高い物質とマグネシウム（Ｍｇ）のようなアルカリ土類金属との混合物であってもよい。
電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物（ＭｏＯｘ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）、マンガン酸化物（ＭｎＯｘ）等の金属酸化物が挙げられる。また、この他、フタロシアニン（略称：Ｈ2Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物が挙げられる。
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター（着色層）を設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルター（着色層）を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減すことができる。
発光材料には様々な材料がある。低分子系有機発光材料では、４−ジシアノメチレン−２−メチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル） −４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル） −４Ｈ−ピラン（略称：ＤＰＡ）、ペリフランテン、２，５−ジシアノ−１，４−ビス（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−エニル）ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ3）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）等を用いることができる。また、この他の物質でもよい。
一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極／有機発光層／陽極となる。しかし、高分子系有機発光材料を用いた発光層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合２層構造となる。具体的には、陰極／発光層／正孔輸送層／陽極という構造である。
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター（着色層）を設けた構成としてカラー表示を可能にすることができる。
白色に発光する発光層を形成するには、例えば、Ａｌｑ3、部分的に赤色発光色素であるナイルレッドをドープしたＡｌｑ3、ｐ−ＥｔＴＡＺ、ＴＰＤ（芳香族ジアミン）を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法によりＥＬを形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）を全面に塗布、焼成し、その後、発光層として作用する発光中心色素（１，１，４，４−テトラフェニル−１，３−ブタジエン（ＴＰＢ）、４−ジシアノメチレン−２−メチル−６−（ｐ−ジメチルアミノ−スチリル）−４Ｈ−ピラン（ＤＣＭ１）、ナイルレッド、クマリン６など）ドープしたポリビニルカルバゾール（ＰＶＫ）溶液を全面に塗布、焼成すればよい。
発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール（ＰＶＫ）に電子輸送性の１，３，４−オキサジアゾール誘導体（ＰＢＤ）を分散させてもよい。また、３０ｗｔ％のＰＢＤを電子輸送剤として分散し、４種類の色素（ＴＰＢ、クマリン６、ＤＣＭ１、ナイルレッド）を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。
さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。
以上に掲げる発光層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。
次に、シール材６７６を形成し、封止基板６７５を用いて封止する。その後、ゲート配線層６１３、ソース配線層（図示しない）それぞれの端部に、異方性導電層６８１を介して接続端子（ゲート配線層に接続される接続端子６８２、ソース配線層に接続される接続端子は図示せず。）を貼り付ける。さらに、各配線層と接続端子との接続部を封止樹脂６８３で封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。以上の工程により、発光表示パネルを形成することができる。
なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、静電破壊を防止することができる。
上記実施例において適用可能な発光素子の形態を、図２６を用いて説明する。
図２６（Ａ）は第１の画素電極１１を透光性の酸化物導電性材料で形成した例であり、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層したＥＬ層１６を設けている。第２の画素電極１７は、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む第１の電極層３３とアルミニウムなどの金属材料で形成する第２の電極層３４で形成している。この構造の画素は、図中に矢印で示したように第１の画素電極１１側から光を放射することが可能となる。
図２６（Ｂ）は第２の画素電極１７から光を放射する例を示し、第１の画素電極１１はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層したＥＬ層１６を設けている。第２の画素電極１７は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第２の画素電極１７から光を放射することが可能となる。
図２６（Ｃ）は第１の画素電極１１から光を放射する例を示し、かつ、ＥＬ層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第２の画素電極１７は、ＥＬ層１６側から酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５で形成している。第１の画素電極１１は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第１の画素電極１１から光を放射することが可能となる。
図２６（Ｄ）は第２の画素電極１７から光を放射する例を示し、かつ、ＥＬ層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第１の画素電極１１は図２５（Ａ）と同様な構成とし、膜厚はＥＬ層で発光した光を反射可能な程度に厚く形成している。第２の画素電極１７は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層若しくは正孔輸送層４１を無機物である金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することにより、第２の電極層１７を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。
上記実施例で示す発光表示パネルの画素回路、及びその動作構成について、図２７を用いて説明する。
図２７（Ａ）に示す画素は、列方向に信号線７１０及び電源線７１１、７１２、行方向に走査線７１４が配置される。また、スイッチング用のＴＦＴ７０１、駆動用のＴＦＴ７０３、電流制御用のＴＦＴ７０４、容量素子７０２及び発光素子７０５を有する。
図２７（Ｃ）に示す画素は、ＴＦＴ７０３のゲート電極が、行方向に配置された電源線７１２に接続される点が異なっており、それ以外は図２７（Ａ）に示す画素と同じ構成である。つまり、図２７（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線７１２が配置される場合（図２７（Ａ））と、行方向に電源線７１２が配置される場合（図２７（Ｃ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用のＴＦＴ７０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図２７（Ａ）（Ｃ）として分けて記載する。
図２７（Ａ）（Ｃ）に示す画素の特徴として、画素内にＴＦＴ７０３、７０４が直列に接続されており、ＴＦＴ７０３のチャネル長Ｌ（７０３）、チャネル幅Ｗ（７０３）、ＴＦＴ７０４のチャネル長Ｌ（７０４）、チャネル幅Ｗ（７０４）は、Ｌ（７０３）／Ｗ（７０３）：Ｌ（７０４）／Ｗ（７０４）＝５〜６０００：１を満たすように設定するとよい。
なお、ＴＦＴ７０３は、飽和領域で動作し発光素子７０５に流れる電流値を制御する役目を有し、ＴＦＴ７０４は線形領域で動作し発光素子７０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施の形態ではｎチャネル型ＴＦＴとして形成する。またＴＦＴ７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、ＴＦＴ７０４が線形領域で動作するために、ＴＦＴ７０４のＶｇｓの僅かな変動は、発光素子７０５の電流値に影響を及ぼさない。つまり、発光素子７０５の電流値は、飽和領域で動作するＴＦＴ７０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
図２７（Ａ）〜（Ｄ）に示す画素において、ＴＦＴ７０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ７０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子７０２にそのビデオ信号の電圧が保持される。なお図２７（Ａ）（Ｃ）には、容量素子７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子７０２を設けなくてもよい。
図２７（Ｂ）に示す画素は、ＴＦＴ７０６と走査線７１５を追加している以外は、図２７（Ａ）に示す画素構成と同じである。同様に、図２７（Ｄ）に示す画素は、ＴＦＴ７０６と走査線７１６を追加している以外は、図２７（Ｃ）に示す画素構成と同じである。
ＴＦＴ７０６は、新たに配置された走査線７１５によりオン又はオフが制御される。ＴＦＴ７０６がオンとなると、容量素子７０２に保持された電荷は放電し、ＴＦＴ７０４がオフとなる。つまり、ＴＦＴ７０６の配置により、強制的に発光素子７０５に電流が流れない状態を作ることができる。そのためＴＦＴ７０６を消去用ＴＦＴと呼ぶことができる。従って、図２７（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
図２７（Ｅ）に示す画素は、列方向に信号線７１０、電源線７１１、行方向に走査線７１４が配置される。また、スイッチング用のＴＦＴ７０１、駆動用のＴＦＴ７０３、容量素子７０２及び発光素子７０５を有する。図２７（Ｆ）に示す画素は、ＴＦＴ７０６と走査線７１５を追加している以外は、図２７（Ｅ）に示す画素構成と同じである。なお、図２７（Ｆ）の構成も、ＴＦＴ７０６の配置により、デューティ比を向上することが可能となる。
特に、上記実施の形態のように非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用のＴＦＴの半導体膜を大きくすると好ましい。そのため、開口率を考慮すると、ＴＦＴの数が少ない図２７（Ｅ）又は図２７（Ｆ）を用いるとよい。
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。
以上のように、多様な画素回路を採用することができる。
本実施例では、上記実施例に示した表示パネルへの駆動回路（信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂ）の実装について、図９を用いて説明する。
図９（Ａ）に示すように、画素部１４０１の周辺に信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂを実装する。図９（Ａ）では、信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂ等として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ（フレキシブルプリントサーキット）１４０６を介して、ＩＣチップと外部回路とを接続する。
また、図９（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画素部１４０１と走査線駆動回路１４０３ａ、１４０３ｂ等を基板上に一体形成し、信号線駆動回路１４０２等を別途ＩＣチップとして実装する場合がある。図９（Ｂ）において、信号線駆動回路１４０２として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。
またさらに図９（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式により信号線駆動回路１４０２等を実装する場合がある。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。図９（Ｃ）において、信号線駆動回路をＴＡＢ方式により実装しているが、走査線駆動回路をＴＡＢ方式により実装してもよい。
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板上にＩＣを形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。
本実施例では、上記実施例に示した表示パネルへの駆動回路（信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂ）の実装方法について、図１０を用いて説明する。この実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用すればよく、その一例について図１０を用いて説明する。なお、本実施例では、信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂにドライバＩＣを用いた例を示す。ドライバＩＣの代わりに、適宜ＩＣチップを用いることができる。
図１０（Ａ）はアクティブマトリクス基板１７０１に、ドライバＩＣ１７０３が異方性導電材を用いて実装された例を示す。アクティブマトリクス基板１７０１上には、ソース配線又はゲート配線等の各配線（図示しない。）と該配線の取り出し電極である電極パット１７０２ａ、１７０２ｂが形成されている。
ドライバＩＣ１７０３表面には、接続端子１７０４ａ、１７０４ｂが設けられ、その周辺部には保護絶縁膜１７０５が形成される。
アクティブマトリクス基板１７０１上には、ドライバＩＣ１７０３が異方性導電接着剤１７０６で固定されており、接続端子１７０４ａ、１７０４ｂと電極パット１７０２ａ、１７０２ｂはそれぞれ、異方性導電接着剤中に含まれる導電性粒子１７０７で電気的に接続されている。異方性導電接着剤は、導電性粒子（粒径３〜７μｍ程度）を分散、含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子（粒径が数〜数百μｍ程度）は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金粒子で形成される。また、これらの元素の多層構造を有する粒子でも良い。さらには、樹脂粒子に金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金がコーティングされた粒子でもよい。
また、異方性導電接着剤の代わりに、ベースフィルム上にフィルム状に形成された異方性導電フィルムを転写して用いても良い。異方性導電フィルムも、異方性導電接着剤と同様の導電性粒子が分散されている。異方性導電接着剤１７０６中に混入された導電性粒子１７０７の大きさと密度を適したものとすることにより、このような形態でドライバＩＣをアクティブマトリクス基板に実装することができる。本実装方法は、図９（Ａ）及び図９（Ｂ）のドライバＩＣの実装方法に適している。
図１０（Ｂ）は有機樹脂の収縮力を用いた実装方法の例であり、ドライバＩＣの接続端子表面にＴａやＴｉなどでバッファ層１７１１ａ、１７１１ｂを形成し、その上に無電解メッキ法などによりＡｕを約２０μｍ形成しバンプ１７１２ａ、１７１２ｂとする。ドライバＩＣとアクティブマトリクス基板との間に光硬化性絶縁樹脂１７１３を介在させ、光硬化して固まる樹脂の収縮力を利用して電極間を圧接して実装することができる。本実装方法は、図９（Ａ）及び図９（Ｂ）のドライバＩＣの実装方法に適している。
また、図１０（Ｃ）で示すように、アクティブマトリクス基板１７０１にドライバＩＣ１７０３を接着剤１７２１で固定して、ワイヤ１７２２ａ、１７２２ｂによりＣＰＵの接続端子と配線基板上の電極パット１７０２ａ、１７０２ｂとを接続しても良い。そして有機樹脂１７２３で封止する。本実装方法は、図９（Ａ）及び図９（Ｂ）のドライバＩＣの実装方法に適している。
また、図１０（Ｄ）で示すように、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）１７３１上の配線１７３２と、導電性粒子１７０８を含有する異方性導電接着剤１７０６を介してドライバＩＣ１７０３を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電子機器に用いる場合に大変有効である。本実装方法は、図９（Ｃ）のドライバＩＣの実装方法に適している。
なお、ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法、半田バンプを用いたリフロー処理を用いることができる。なお、リフロー処理を行う場合は、ドライバＩＣ又はアクティブマトリクス基板に用いられる基板が耐熱性の高いプラスチック、代表的にはポリイミド基板、ＨＴ基板（新日鐵化学社製）、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ（ＪＳＲ製）等を用いることが好ましい。
実施例６に示される液晶表示パネルにおいて、半導体層をＳＡＳで形成することによって、図９（Ｂ）及び図９（Ｃ）に示すように、走査線側の駆動回路を基板１４００上に形成した場合の、駆動回路について説明する。
図１４は、１〜１５ｃｍ2／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。
図１４において１５００で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。バッファ回路１５０１、１５０２の先に画素が接続さる。
図１５は、パルス出力回路１５００の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ３６０１〜３６１３で回路が構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。
また、バッファ回路１５０１の具体的な構成を図１６に示す。バッファ回路も同様にｎチャネル型のＴＦＴ３６２０〜３６３５で構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。
本実施例では、表示モジュールについて説明する。ここでは、表示モジュールの一例として、液晶モジュールを、図２３を用いて示す。
アクティブマトリクス基板１６０１と対向基板１６０２とが、シール剤１６００により固着され、それらの間には画素部１６０３と液晶層１６０４とが設けられ表示領域を形成している。
着色層１６０５は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が書く画素に対応して設けられている。アクティブマトリクス基板１６０１と対向基板１６０２との外側には、偏光板１６０６、１６０７が配設されている。また、偏光板１６０６の表面には、保護膜１６１６が形成されており、外部からの衝撃を緩和している。
アクティブマトリクス基板１６０１に設けられた接続端子１６０８には、ＦＰＣ１６０９を介して配線基板１６１０が接続されている。ＦＰＣ又は接続配線には画素駆動回路（ＩＣチップ、ドライバＩＣ等）１６１１が設けられ、配線基板１６１０には、コントロール回路や電源回路などの外部回路１６１２が組み込まれている。
冷陰極管１６１３、反射板１６１４、及び光学フィルム１６１５はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配線基板、ＦＰＣ等は、ベゼル１６１７で保持及び保護されている。
なお、第１実施形態乃至第７実施形態のいずれをも本実施例に適応することができる。また、本実施例では、表示モジュールとして液晶表示モジュールを示したが、これに限られるものではなく、発光表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示モジュールに適宜適応することができる。
本実施例では、表示モジュールについて説明する。ここでは、表示モジュールの一例として、発光表示モジュールの断面図を、図３５を用いて示す。
図３５（Ａ）は、アクティブマトリクス基板１２０１と封止基板１２０２とが、シール剤１２００により固着された発光表示モジュールの断面を示しており、これらの間には画素部１２０３とが設けられ表示領域を形成している。
封止基板１２０２と、画素部１２０３との間には、空間１２０４が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を有する透光性樹脂を形成して、さらに水分や酸素の侵入の防止を高めることができる。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する樹脂により、発光素子からの光が第２の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。
また、コントランスを高めるため、モジュールの少なくとも画素部に偏光板、又は円偏光板（偏光板、１／４λ板及び１／２λ板）を備えるとよい。封止基板１２０２側から表示を認識する場合、封止基板１２０２から順に、１／４λ板及び１／２λ板１２０５、偏光板１２０６を設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。
また、封止基板１２０２及びアクティブマトリクス基板１２０１の両方から表示を認識する場合、アクティブマトリクス基板の表面にも同様に、１／４λ板及び１／２λ板、偏光板を設けるとよい。
アクティブマトリクス基板１２０１に設けられた接続端子１２０８には、ＦＰＣ１２０９を介して配線基板１２１０が接続されている。ＦＰＣ又は接続配線には駆動回路１２１１（ＩＣチップ、ドライバＩＣ等）が設けられ、配線基板１２１０には、コントロール回路や電源回路などの外部回路１２１２が組み込まれている。
また、図３５（Ｂ）に示すように、画素部１２０３と偏光板の間、又は画素部と円偏光板の間に着色層１２０７を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、ＲＧＢを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。また、各画素部、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各ＲＢＧの色純度が高く、高精細な表示が可能となる。
図３５（Ｃ）においては、図３５（Ａ）と異なり、対向基板を用いずフィルム又は樹脂等の保護膜１２２１を用いてアクティブマトリクス基板及び発光素子を封止する場合を示す。画素部１２０３の画素電極を覆って、保護膜１２２１が設けられている。保護膜として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。また第２の保護膜は、液滴吐出法によりポリマー材料を滴下して形成してもよい。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。さらに保護膜上に、対向基板を設けてもよい。その他の構成は、図３５（Ａ）と同様である。
このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
本実施例のモジュールは、配線基板１２１０がＦＰＣ１２０９を用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、画素駆動回路１２１１、外部回路１２１２を直接基板上に実装させるようにしてもよい。
なお、第１実施形態乃至第７実施形態のいずれをも本実施例に適応することができる。また、本実施例では、表示モジュールとして発光表示モジュールを示したが、これに限られるものではなく、液晶表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示モジュールに適宜適応することができる。
本実施例では、上記実施例で示す表示パネルの乾燥剤について、図２８を用いて説明する。
図２８（Ａ）は、表示パネルの表面図であり、図２８（Ｂ）は、図２８（Ａ）の（Ａ）−（Ｂ）における断面図、図２８（Ｃ）は図２８（Ａ）の（Ｃ）−（Ｄ）における断面図を示す。
図２８（Ａ）に示すように、アクティブマトリクス基板１８００と対向基板１８０１とが、シール剤１８０２によって封止されている。第１の基板と第２の基板との間には、画素領域が設けられている。画素領域には、ソース配線１８０５及びゲート配線１８０６が交差する領域において、画素１８０７が形成されている。画素領域とシール剤１８０２との間には、乾燥剤１８０４が設けられている。また、画素領域において、ゲート配線又はソース配線、上に乾燥剤１８１４が設けられている。なお、ここは、ゲート配線上に乾燥材１８１４を設けているが、ゲート配線及びソース配線上に設けることもできる。
乾燥剤１８０４、１８１４としては、酸化カルシウム（ＣａＯ）や酸化バリウム（ＢａＯ）等のようなアルカリ土類金属の酸化物のような化学吸着によって水（Ｈ2Ｏ）を吸着する物質を用いるのが好ましい。但し、これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。
また、乾燥剤を、透湿性の高い樹脂に粒状の物質として含まれた状態で基板に固定することができる。ここで、透湿性の高い樹脂としては、例えば、エステルアクリレート、エーテルアクリレート、エステルウレタンアクリレート、エーテルウレタンアクリレート、ブタジエンウレタンアクリレート、特殊ウレタンアクリレート、エポキシアクリレート、アミノ樹脂アクリレート、アクリル樹脂アクリレート等のアクリル樹脂を用いることができる。この他、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。また、この他の物質を用いても構わない。また、例えばシロキサン等の無機物等を用いてもよい。
さらに、吸水性を有する物質としては、化学吸着によって水を吸着することのできる分子を有機溶媒中に混合した組成物を固化させたもの等を用いることができる。
なお、上記のような透湿性の高い樹脂若しくは無機物としては、前記シール材として用いる物質よりも透湿性の高い物質を選択することが好ましい。
以上のような、本発明の発光装置では、外部から発光装置内部に混入した水を、当該水が発光素子が形成された領域に至る前に吸水することができる。その結果、水に起因した画素に設けられた素子、代表的には発光素子の劣化を抑制することができる。
図２８（Ｂ）に示すように、表示パネルの周辺部において、乾燥剤１８０４はシール剤１８０２と画素領域１８０３の間に設けられている。また、対向基板又はアクティブマトリクス基板に凹部を設け、そこに乾燥剤１８０４を設けることにより、表示パネルを薄型化することが可能となる。
また、図２８（Ｃ）に示すように、画素１８０７においては、表示素子を駆動する半導体素子の一部である半導体領域１８１１、ゲート配線１８０６、ソース配線１８０５、及び画素電極１８１２が形成されている。表示パネルの画素部において、乾燥剤１８１４は、対向基板においてゲート配線１８０６と重畳する領域に設けられている。ソース配線と比較して、ゲート配線の幅は２〜４倍太いため、非表示領域であるゲート配線１８０６上に乾燥剤１８１４を設けることにより、開口率を低下せず、かつ表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。また、対向基板に凹部を設け、そこに乾燥剤を設けることにより、表示パネルを薄型化することが可能である。
本発明により、微細な構造の半導体素子を高集積した回路、代表的には、信号線駆動回路、コントローラ、ＣＰＵ、音声処理回路のコンバータ、電源回路、送受信回路、メモリ、音声処理回路のアンプ等の半導体装置を形成することができる。さらには、ＭＰＵ（マイクロコンピュータ）、メモリ、Ｉ／Ｏインターフェースなどひとつのシステム（機能回路）を構成する回路がモノリシックに搭載され、高速化、高信頼性、低消費電力化が可能なシステムオンチップを形成することができる。
実施例９又は実施例１０に示される半導体装置を筺体に組み込むことによって様々な電子機器を作製することができる。電子機器としては、テレビジョン装置、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。ここでは、これらの電子機器の代表例としてテレビジョン装置を及びそのブロック図をそれぞれ図１１及び図１２に、デジタルカメラを図１３に示す。
図１１は、アナログのテレビジョン放送を受信するテレビジョン装置の一般的な構成を示す図である。図１１において、アンテナ１１０１で受信されたテレビ放送用の電波は、チューナ１１０２に入力される。チューナ１１０２は、アンテナ１１０１より入力された高周波テレビ信号を希望受信周波数に応じて制御された局部発振周波数の信号と混合することにより、中間周波数（ＩＦ）信号を生成して出力する。
チューナ１１０２により取り出されたＩＦ信号は、中間周波数増幅器（ＩＦアンプ）１１０３により必要な電圧まで増幅された後、映像検波回路１１０４によって映像検波されると共に、音声検波回路１１０５によって音声検波される。映像検波回路１１０４により出力された映像信号は、映像系処理回路１１０６により、輝度信号と色信号とに分離され、さらに所定の映像信号処理が施されて映像信号となり、本発明の半導体装置である表示装置、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の映像系出力部１１０８に出力される。
また、音声検波回路１１０５により出力された信号は、音声系処理回路１１０７により、ＦＭ復調などの処理が施されて音声信号となり、適宜増幅されてスピーカ等の音声系出力部１１０９に出力される。
なお、本発明を用いたテレビジョン装置は、ＶＨＦ帯やＵＨＦ帯などの地上波放送、ケーブル放送、又はＢＳ放送などのアナログ放送に対応するものに限らず、地上波デジタル放送、ケーブルデジタル放送、又はＢＳデジタル放送に対応するものであっても良い。
図１２はテレビジョン装置を前面方向から見た斜視図であり、筐体１１５１、表示部１１５２、スピーカ部１１５３、操作部１１５４、ビデオ入力端子１１５５等を含む。また、図１１に示すような構成となっている。
表示部１１５２は、図１１の映像系出力部１１０８の一例であり、ここで映像を表示する。
スピーカ部１１５３は、図１１の音声系出力部の一例であり、ここで音声を出力する。
操作部１１５４は、電源スイッチ、ボリュームスイッチ、選局スイッチ、チューナースイッチ、選択スイッチ等が設けられており、該ボタンの押下によりテレビジョン装置の電源のＯＮ／ＯＦＦ、映像の選択、音声の調整、及びチューナの選択等を行う。なお、図示していないが、リモートコントローラ型操作部によって、上記の選択を行うことも可能である。
ビデオ入力端子１１５５は、ＶＴＲ、ＤＶＤ、ゲーム機等の外部からの映像信号をテレビジョン装置に入力する端子である。
本実施例で示されるテレビジョン装置を壁掛け用テレビジョン装置の場合、本体背面に壁掛け用の部位が設けられている。
テレビジョン装置の表示部に本発明の半導体装置の一例である表示装置を用いることにより、低コストで、スループットや歩留まり高くテレビジョン装置を作製することができる。また、テレビジョン装置の映像検波回路、映像処理回路、音声検波回路、音声処理回路を制御するＣＰＵに本発明の半導体装置を用いることにより、低コストで、スループットや歩留まり高くテレビジョン装置を作製することができる。このため、壁掛けテレビジョン装置、鉄道の駅や空港などにおける情報表示板や、街頭における広告表示板など特に大面積の表示媒体として様々な用途に適用することができる。
図１３（Ａ）及び図１３（Ｂ）は、デジタルカメラの一例を示す図である。図１３（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１３（Ｂ）は、後面方向から見た斜視図である。図１３（Ａ）において、デジタルカメラには、リリースボタン１３０１、メインスイッチ１３０２、ファインダー窓１３０３、フラッシュ１３０４、レンズ１３０５、鏡胴１３０６、筺体１３０７が備えられている。
また、図１３（Ｂ）において、ファインダー接眼窓１３１１、モニター１３１２、操作ボタン１３１３が備えられている。
リリースボタン１３０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ１３０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
ファインダー窓１３０３は、デジタルカメラの前面のレンズ１３０５の上部に配置されており、図１３（Ｂ）に示すファインダー接眼窓１３１１から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ１３０４は、デジタルカメラの全面上部に配置され、被写体輝度が低いときに、レリーズボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ１３０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等の撮像
素子が設けられている。
鏡胴１３０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１３０５を手前に移動させる。また、携帯時は、レンズ１３０５を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体１３０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダー接眼窓１３１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン１３１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
本発明の半導体装置の一実施例である表示装置をモニターに用いことにより、低コストで、スループットや歩留まり高くデジタルカメラを作製することが可能である。また、各種機能ボタン、メインスイッチ、リリースボタン等の操作入力を受けて関連した処理を行うＣＰＵ、自動焦点動作及び自動焦点調整動作を行う回路、ストロボ発光の駆動制御、ＣＣＤの駆動を制御するタイミング制御回路、ＣＣＤ等の撮像素子によって光電変換された信号から画像信号を生成する撮像回路、撮像回路で生成された画像信号をデジタル信号に変換するＡ／Ｄ変換回路、メモリへの画像データの書き込み及び画像データの読み出しを行うメモリインターフェース等の各回路を制御するＣＰＵ等に本発明の半導体装置の一例であるＣＰＵを用いることにより、低コストで、スループットや歩留まり高くデジタルカメラを作製することが可能である。
本発明に係る膜パターンを形成する工程を説明する斜視図。 本発明に係る膜パターンを形成する工程を説明する表面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係るレーザ直接描画装置を説明する模式図。 本発明に係る表示装置の駆動回路の実装方法を説明する上面図。 本発明に係る表示装置の駆動回路の実装方法を説明する断面図。 電子機器の構成を説明するブロック図。 電子機器の一例を説明する図。 電子機器の一例を説明する図。 本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図。 本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（シフトレジスタ回路）。 本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（バッファ回路）。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に適応することのできる液晶滴下方法を説明する図。 本発明に係る液晶表示モジュールの構成を説明する図。 本発明に適応することのできる液滴吐出装置の構成を説明する図。 本発明に係るマスクパターンを説明する断面図。 本発明に適応可能な発光素子の形態を説明する図。 本発明の発光表示パネルに適応できる画素の構成を説明する等価回路図。 本発明の発光表示パネルの構成を説明する上面図及び断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る発光表示モジュールの構成を説明する図。

Claims (10)

  1. 液滴吐出装置のノズルから導電性材料を吐出することによって、第１の配線パターンを形成し、
    前記第１の配線パターン上に感光性材料を吐出又は塗布し、
    レーザー直描装置を用いて前記感光性材料にレーザビームを照射することによって、前記第１の配線パターンと重畳する領域に設けられた前記感光性材料を感光し、
    前記感光性材料を現像することによって、マスクパターンを形成し、
    前記マスクパターンを用いて前記第１の配線パターンをエッチングすることによって、前記第１の配線パターンを、前記第１の配線パターンよりも幅の細い第２の配線パターンに加工し、
    液滴吐出装置のノズルから導電性材料を吐出することによって、前記第２の配線パターンの一部とオーバーラップし且つゲート配線となる第３の配線パターンを形成し、
    前記第２の配線パターンの一部をゲート電極として用いて薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  2. 導電性材料を吐出することによって、第１の配線パターンを形成し、
    前記第１の配線パターン上に感光性材料を吐出又は塗布し、
    前記感光性材料にレーザビームを選択的に照射することによって、前記感光性材料を選択的に感光し、
    前記感光性材料を現像することによって、前記第１の配線パターン上にマスクパターンを形成し、
    前記マスクパターンを用いて前記第１の配線パターンをエッチングすることによって、前記第１の配線パターンを、前記第１の配線パターンよりも幅の細い第２の配線パターンに加工し、
    導電性材料を吐出することによって、前記第２のパターンの一部とオーバーラップする第３の配線パターンを形成することを特徴とする半導体装置の作製方法。
  3. 導電性材料を吐出することによって、第１の配線パターンを形成し、
    前記第１の配線パターン上に感光性材料を吐出又は塗布し、
    前記感光性材料を選択的に感光し、
    前記感光性材料を現像することによって、前記第１の配線パターン上にマスクパターンを形成し、
    前記マスクパターンを用いて前記第１の配線パターンをエッチングすることによって、前記第１の配線パターンを、前記第１の配線パターンよりも幅の細い第２の配線パターンに加工し、
    導電性材料を吐出することによって、前記第２のパターンの一部とオーバーラップする第３の配線パターンを形成することを特徴とする半導体装置の作製方法。
  4. 請求項２又は請求項３において、
    前記第２の配線パターンの一部をゲート電極として用いて薄膜トランジスタを形成し、
    前記第３の配線パターンをゲート配線として用いることを特徴とする半導体装置の作製方法。
  5. 請求項１又は請求項２において、
    前記感光性材料は、紫外光によって感光する材料であり、
    前記レーザビームは、紫外光であることを特徴とする半導体装置の作製方法。
  6. 請求項１又は請求項２において、
    前記感光性材料は、赤外光によって感光する材料であり、
    前記レーザビームは、赤外光であることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記導電性材料の粘度は、５〜２０ｍＰａ・ｓであることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記導電性材料は、導電体の粒子を有し、
    前記導電体の粒子の粒径は０．１μｍ以下であることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記導電性材料は、ナノ粒子を有し、
    前記ナノ粒子の表面は、被覆剤によって覆われていることを特徴とする半導体装置の作製方法。
  10. 請求項１乃至請求項９のいずれか一項において、
    前記導電性材料は、Ａｇを含む組成物であり、
    前記導電性材料を吐出した後、Ｏ ２ 雰囲気中で燃成を行うことを特徴とする半導体装置の作製方法。
JP2005018020A 2004-01-26 2005-01-26 半導体装置の作製方法 Expired - Fee Related JP4939756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005018020A JP4939756B2 (ja) 2004-01-26 2005-01-26 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004017634 2004-01-26
JP2004017652 2004-01-26
JP2004017634 2004-01-26
JP2004017652 2004-01-26
JP2005018020A JP4939756B2 (ja) 2004-01-26 2005-01-26 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005244203A JP2005244203A (ja) 2005-09-08
JP2005244203A5 JP2005244203A5 (ja) 2008-01-24
JP4939756B2 true JP4939756B2 (ja) 2012-05-30

Family

ID=35025561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005018020A Expired - Fee Related JP4939756B2 (ja) 2004-01-26 2005-01-26 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4939756B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008209797A (ja) * 2007-02-27 2008-09-11 Sumitomo Heavy Ind Ltd レーザ照射装置、及び、露光方法
WO2011077978A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5708191B2 (ja) * 2010-05-19 2015-04-30 セントラル硝子株式会社 保護膜形成用薬液
SG185632A1 (en) * 2010-06-07 2012-12-28 Central Glass Co Ltd Liquid chemical for foaming protecting film
US9228120B2 (en) 2010-06-07 2016-01-05 Central Glass Company, Limited Liquid chemical for forming protecting film
WO2012002243A1 (ja) * 2010-06-28 2012-01-05 セントラル硝子株式会社 撥水性保護膜形成剤、撥水性保護膜形成用薬液と該薬液を用いたウェハの洗浄方法
JP5712670B2 (ja) * 2011-02-25 2015-05-07 セントラル硝子株式会社 撥水性保護膜形成薬液
JP5716527B2 (ja) * 2010-06-28 2015-05-13 セントラル硝子株式会社 撥水性保護膜形成用薬液と該薬液を用いたウェハの洗浄方法
KR20130046431A (ko) * 2010-06-28 2013-05-07 샌트랄 글래스 컴퍼니 리미티드 발수성 보호막 형성제, 발수성 보호막 형성용 약액과 당해 약액을 이용한 웨이퍼의 세정 방법
KR101396271B1 (ko) * 2010-06-30 2014-05-16 샌트랄 글래스 컴퍼니 리미티드 웨이퍼의 세정방법
WO2012002200A1 (ja) * 2010-06-30 2012-01-05 セントラル硝子株式会社 ウェハの洗浄方法
JP2012033880A (ja) 2010-06-30 2012-02-16 Central Glass Co Ltd 撥水性保護膜形成用薬液
US9117764B2 (en) 2010-08-27 2015-08-25 Tokyo Electron Limited Etching method, substrate processing method, pattern forming method, method for manufacturing semiconductor element, and semiconductor element
KR20140101817A (ko) 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6306278B2 (ja) * 2012-04-09 2018-04-04 Jsr株式会社 半導体素子、半導体基板、感放射線性樹脂組成物、保護膜および表示素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3926076B2 (ja) * 1999-12-24 2007-06-06 日本電気株式会社 薄膜パターン形成方法
JP2002313226A (ja) * 2001-04-12 2002-10-25 Fujitsu Ltd 薄型表示装置の電極形成方法および電極材料

Also Published As

Publication number Publication date
JP2005244203A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
US7462514B2 (en) Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
CN100565307C (zh) 半导体器件及其制备方法，液晶电视系统，和el电视系统
KR101114897B1 (ko) 반도체 장치, 텔레비전 세트 및 상기 제조 방법
US7223641B2 (en) Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US8102005B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
KR101058176B1 (ko) 박막 트랜지스터의 제조 방법
JP4536601B2 (ja) 半導体装置の作製方法
US7416977B2 (en) Method for manufacturing display device, liquid crystal television, and EL television
JP4939756B2 (ja) 半導体装置の作製方法
JP4754848B2 (ja) 半導体装置の作製方法
US7531294B2 (en) Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and EL television
JP2005334864A (ja) 膜パターン付基板及びその作製方法、半導体装置の作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP4932173B2 (ja) 膜パターンの形成方法
JP4754841B2 (ja) 半導体装置の作製方法
JP4877871B2 (ja) 表示装置の作製方法、液晶テレビジョン、及びｅｌテレビジョン
JP4785396B2 (ja) 半導体装置の作製方法
JP4713192B2 (ja) 薄膜トランジスタの作製方法
JP4884675B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees