JP4936151B2

JP4936151B2 - 利得可変増幅器およびそれを用いた通信機器

Info

Publication number: JP4936151B2
Application number: JP2009059000A
Authority: JP
Inventors: 隆松本; 雄太杉山
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 2009-03-12
Filing date: 2009-03-12
Publication date: 2012-05-23
Anticipated expiration: 2029-03-12
Also published as: JP2010213141A

Description

本発明は利得可変増幅器に係り、特に、高周波信号を扱う無線受信機等に用いられる、半導体集積回路に適したものに関する。

従来、高電力で高周波信号を扱う低雑音増幅器として、増幅動作を行なう経路とその増幅動作を行なう経路を迂回する経路とを切り替えて増幅器利得を可変とする構成が知られている（特許文献１）。図３にはこの種の利得可変増幅器である従来回路の一例を示す。以下同図を用いて従来技術について説明する。図３の利得可変増幅器は、高周波信号を増幅する増幅経路１０１と、入力信号に対して増幅経路１０１を迂回する迂回経路１０２とを有してなり、いずれも電界効果トランジスタ（以後ＦＥＴと称する）を用いて構成されている。増幅経路１０１は、エンハンスメント型の第一のＦＥＴ（Ｑ１）とＱ１のゲートと入力端子を接続するＦＥＴ（Ｑ７）を主たる構成要素として構成されている。

ＦＥＴ（Ｑ７）を通過した入力信号が第一のＦＥＴ（Ｑ１）のゲートに印加され、第一のＦＥＴ（Ｑ１）のドレインから増幅された信号が出力される。また、ＦＥＴ（Ｑ７）のゲートに印加される制御電圧によってドレイン・ソース間での導通・非導通が制御可能に構成されている。一方、バイパス経路１０２は、入力信号をＦＥＴ（Ｑ７）のソースから第一のＦＥＴ（Ｑ１）のドレインへ迂回するための迂回経路用ＦＥＴ（Ｑ３）を主たる構成要素として構成されている。すなわち、低電力レベルの高周波信号が入力される場合、第一のＦＥＴ（Ｑ１）が増幅動作可能となるように、第一および第三の制御電圧（Ｖ１、Ｖ３）がＦＥＴ（Ｑ１，Ｑ７）のゲートに印加されて、増幅経路１０１がオン状態となる一方、Ｐ４は迂回経路１０２のＦＥＴ（Ｑ３）が非導通となるような所定の制御電圧となり、迂回経路はオフ状態となる。その結果、高周波信号入力端子Ｐ１から入力された高周波信号は第一のＦＥＴ（Ｑ１）により増幅されて、高周波信号出力端子Ｐ２から出力されることになる。

また、高電力レベルの高周波信号が入力される場合、上述とは逆に、増幅経路１０１のＦＥＴ（Ｑ１，Ｑ７）をオフ状態、迂回経路のＦＥＴ（Ｑ３）をオン状態とすることで入力された高周波信号は迂回経路１０２を通じて所定の減衰を受けて高周波信号出力端子Ｐ２より出力されることになる。また、ＦＥＴ（Ｑ７）がオフ状態となることで、ＦＥＴ（Ｑ１）のゲートに対する入力電力が減少し、ＦＥＴ（Ｑ１）のドレインからの出力信号が遮断されることから、迂回経路との信号干渉を防止できるものとなっている。

また特許文献２には、高周波信号を増幅する増幅経路１０１と、入力信号に対して増幅経路１０１を迂回する迂回経路１０２とを有してなり、いずれもＦＥＴを用いて構成されている利得可変増幅器が開示されている（図４）。まず、増幅経路１０１には、カスコード接続されたエンハンスメント型の第一および第二のＦＥＴ（Ｑ１，Ｑ２）を主たる構成要素としてカスコード増幅回路が構成されている。第一のＦＥＴ（Ｑ１）のゲートには入力信号が印加され、カスコード接続された第二のＦＥＴ（Ｑ２）のドレインから増幅された信号が出力される。また、第一のＦＥＴ（Ｑ１）のドレインとグランドの間には第三のＦＥＴ（Ｑ６）が、そのゲート電圧に印加される制御電圧によってドレイン・ソース間での導通・非導通が制御可能に設けられている。

一方、バイパス経路１０２は入力信号を第一のＦＥＴ（Ｑ１）のゲートから第二のＦＥＴ（Ｑ２）のドレインへ迂回するための迂回経路用ＦＥＴ（Ｑ３）を主たる構成要素として構成されている。すなわち、低電力レベルの高周波信号が入力される場合、第一および第二のＦＥＴ（Ｑ１、Ｑ２）が増幅動作可能となるように第一および第二の制御電圧（Ｖ１，Ｖ２）が第一および第二のＦＥＴ（Ｑ１、Ｑ２）のゲートに印加されて、増幅経路１０１がオン状態となる一方、迂回経路１０２のＦＥＴ（Ｑ３）およびＦＥＴ（Ｑ６）が非導通となるような所定の制御電圧となり、迂回経路はオフ状態となる。その結果、高周波信号入力端子Ｐ１から入力された高周波信号は第一および第二のＦＥＴ（Ｑ１，Ｑ２）により増幅されて、高周波信号出力端子Ｐ２から出力されることになる。また、高電力レベルの高周波信号が入力される場合、上述とは逆に、増幅経路１０１の第一および第二のＦＥＴ（Ｑ１，Ｑ２）をオフ状態、迂回経路のＦＥＴ（Ｑ３）及びＦＥＴ（Ｑ６）をオン状態とすることで、入力された高周波信号は迂回経路１０２を通じて所定の減衰を受けて高周波出力端子Ｐ２より出力されることになる。また、ＦＥＴ（Ｑ６）がオン状態となることで、第一のＦＥＴ（Ｑ１）のドレインにおける出力インピーダンスが下がり、第一のＦＥＴ（Ｑ１）のゲートから第一のＦＥＴ（Ｑ１）のドレインに漏洩した信号により、迂回経路との信号干渉が発生することを防止できるものとなっている。

特開２００６−５００７４号公報特開２００９−１０８０５号公報

ところで、図３に示した回路例のように、高周波信号遮断用トランジスタ（ＦＥＴ（Ｑ７））を、シングルゲート増幅トランジスタ（ＦＥＴ（Ｑ１））のゲートに直列に接続した場合、ＦＥＴ（Ｑ７）はオン状態で０でない有限の抵抗値を有する。この抵抗による数１で示したような熱雑音が発生し、入力に加わるため、無線受信機では受信感度の低下が避けられない。

また、図４で示した回路例のような、ＦＥＴ（Ｑ１）のドレインとＦＥＴ（Ｑ２）のソースを接続するノードに接続された漏洩信号を遮断するためのＦＥＴ（Ｑ６）は、図３のようなシングルＦＥＴ増幅回路では適用することができない。さらに、カスコード増幅回路では出力インピーダンスが非常に高くなるため、増幅経路と迂回経路で共通の出力整合回路ＭＮ２を有している場合、高周波信号出力端子Ｐ２からみた迂回経路と増幅経路のインピーダンスが大きく異なり、高周波信号出力端子Ｐ２側とのインピーダンス整合が経路によって大きく異なる結果となってしまう。

本発明は上記実情に鑑みてなされたもので、低雑音増幅性能を有しつつ、高電力レベルの高周波信号が入力されても、増幅経路からの信号の漏洩を防止し、経路毎に異なるインピーダンスを個別に容易に設定することができる利得可変増幅器を提供することを目的とする。

また、前記利得可変増幅器において、前記高周波信号増幅用トランジスタのドレインと前記第一の高周波信号遮断用トランジスタのソースの間に、ゲート接地トランジスタを接続する構成も好適である。かかる構成によれば、カスコード接続によって増幅用トランジスタの出力インピーダンスを高めて増幅器の利得を上げると同時に、高周波増幅用トランジスタのミラー効果を抑制するため、増幅器の広帯域化を図ることができる。

さらに、前記利得可変増幅器において、前記第一の高周波信号遮断用トランジスタのソース側に受動素子からなる整合回路が接続されている構成も好適である。かかる構成によれば、増幅経路と迂回経路の出力インピーダンスの差分に関して、迂回経路選択時の出力インピーダンスに影響を与えることなく、増幅経路の出力インピーダンスを調整することが可能となり、経路の切り替えによるインピーダンスのアンマッチを防止することができる。

さらに、前記利得可変増幅器において、前記第二の高周波信号遮断用トランジスタは少なくとも２つ以上のトランジスタから構成されており、前記２つ以上のトランジスタが直列に接続されている構成も好適である。かかる構成によれば、高周波信号遮断用トランジスタのソース・ドレイン間容量を、等価的に少なくとも半分以下に低減することができるため、リバースアイソレーション特性を向上することができる。

さらに、前記利得可変増幅器において、前記２つ以上のトランジスタの隣り合うトランジスタ間のノードとグランドとの間に受動素子からなる整合回路が接続されている構成も好適である。増幅経路と迂回経路の出力インピーダンスの差分に関して、直列に接続されたトランジスタの間に受動素子からなる整合回路を接続することで、当該経路の非選択時に入出力インピーダンスに影響を与えることなく、迂回経路の入出力インピーダンスを調整することが可能となり、経路の切り替えによるインピーダンスのアンマッチを防止することができる。

また本発明は、高周波信号を増幅するための増幅経路と前記増幅経路を迂回する迂回経路とを有してなる利得可変増幅器において、前記増幅経路は、高周波信号増幅用トランジスタと第一の高周波信号遮断用トランジスタを具備し、前記高周波信号増幅用トランジスタのドレイン側と前記第一の高周波信号遮断用トランジスタのソース側とが接続し、前記第一の高周波信号遮断用トランジスタのドレインが第一のキャパシタを介して出力端子に接続され、前記高周波信号増幅用トランジスタのゲートには第一の制御電圧が印加され、前記高周波信号増幅用トランジスタのゲートは第二のキャパシタを介して入力端子に接続され、前記高周波信号増幅用トランジスタのソースはインダクタを介して接地されており、前記迂回経路は、第二の高周波信号遮断用トランジスタを具備し、前記第二の高周波信号遮断用トランジスタのソースと入力端子が第三のキャパシタを介して接続され、前記第二の高周波信号遮断用トランジスタのドレインが第四のキャパシタを介して前記出力端子に接続されており、更にゲートとドレインを接続した第一の昇圧用トランジスタとゲートを接地した第二の昇圧用トランジスタとを具備し、前記高周波信号増幅用トランジスタのゲートに接続されたノードと前記第一の昇圧用トランジスタのドレインを、第五のキャパシタを介して接続し、前記第五のキャパシタの両端を抵抗にて接続し、前記第一の昇圧用トランジスタのソースと前記第二の昇圧用トランジスタのドレインを接続し、前記第二の昇圧用トランジスタのソースと、前記第二の高周波信号遮断用トランジスタのソースに制御端子を接続し、前記第一の高周波信号遮断用トランジスタと前記第二の高周波信号遮断用トランジスタとに前記制御端子から与えられる第二の制御電圧に応じて前記迂回経路または前記増幅経路のどちらか一方を遮断状態とすることを特徴とする利得可変増幅器でもある。
かかる構成によれば、高電力レベルの高周波信号が入力される場合、増幅器の迂回経路と第二の昇圧用トランジスタはオン状態となり、増幅経路がオフ状態となるように制御電圧Ｖ１が設定される。そのとき、制御電圧Ｖ１につながるノードは例えばグランドレベルを中心に、ある一定の振幅の正弦波で電圧が変動することとなる。第一の昇圧用トランジスタのドレインに容量を介して高周波信号が入力し、ドレインがトランジスタの閾値以上の電圧になった場合、高周波電流が第二の昇圧用トランジスタを通して制御端子Ｐ４に電流が流れる。次に正弦波の位相が反転したとき、第一の昇圧用トランジスタのドレインは、容量を介して負の電圧となるが、第一の昇圧用トランジスタはオフ状態となるため、電流は流れない。この２つの状態を繰り返すと、制御電圧Ｖ１につながるノードから制御端子Ｐ４の一方向へ定常的に電流が流れることになり、入力電力に比例して、Ｖ１ノードが負の電位となる。従って、第一の高周波増幅用トランジスタは深いオフ状態となるため、大電力入力時にも動作を防止することができる。なおここで示したＶ１、Ｐ４の符号は、後述する図５、図６にて示した符号と対応する。

本発明の通信機器は前記利得可変増幅器を用いたことを特徴とする。

本発明によれば、低雑音増幅性能を有しつつ、高電力レベルの高周波信号が入力されても、増幅経路からの信号の漏洩を防止し、経路毎に異なるインピーダンスを個別に容易に設定することができる利得可変増幅器を提供することができる。

本発明の利得可変増幅器の第一の実施形態を示す回路図である。本発明の利得可変増幅器の第二の実施形態を示す回路図である。従来回路の一構成例を示す回路図である。従来回路の一構成例を示す回路図である。本発明の利得可変増幅器の第三の実施形態を示す回路図である。本発明の利得可変増幅器の第四の実施形態を示す回路図である。本発明の利得可変増幅器の実施形態における高周波入力信号に対する迂回経路の利得と増幅用トランジスタのゲート電圧の関係を示す特性図である。従来の利得可変増幅器の高周波入力信号に対する迂回経路の利得と増幅用トランジスタのゲート電圧の関係を示す特性図である。

以下、本発明の実施形態について図面を参照して説明する。以下に説明する部品、配置等は本発明を限定するものでなく、本発明の趣旨の範囲内で種々改変することができるものとする。特に、トランジスタについてエンハンスメント／デプレッション型は本発明の図面を説明するため、どちらかに限定して説明を行なうが、トランジスタのゲート、ドレイン、ソースのそれぞれの電位をそれぞれ任意に設定すれば、どちらでも構成可能であり、本発明を限定するものではない。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

本発明の実施の形態における利得可変増幅器の第一の実施形態について、図１を参照しつつ説明する。この利得可変増幅器は、高周波信号増幅用トランジスタＱ１と第一の高周波信号遮断用トランジスタＱ５を主たる構成要素として具備する高周波信号を増幅するための増幅経路１０１と、第二の高周波信号遮断用トランジスタＱ３を主たる構成要素として具備する迂回経路１０２とを有してなるものである。なお、本発明の実施の形態において、高周波信号増幅用トランジスタＱ１にはエンハンスメント型、第一および第二の高周波信号遮断用トランジスタＱ５、Ｑ３にはデプレッション型のＦＥＴが用いられている。

まず、増幅経路１０１においては、高周波信号増幅用トランジスタＱ１のゲートには第一の制御電圧Ｖ１が印加される。かかるゲートは第二のキャパシタ（ＡＣ結合容量）Ｃ４を介して入力端子Ｐ１に接続されている。さらに、第二のキャパシタＣ４と入力端子Ｐ１との間には整合回路ＭＮ１が接続されている。高周波信号増幅用トランジスタＱ１のソースはインダクタＬ２を介してグランドに接続し、高周波信号増幅用トランジスタＱ１のドレインはインダクタＬ１を介して電源端子Ｐ３に接続されている。また、高周波信号増幅用トランジスタＱ１のドレインと第一の高周波信号遮断用トランジスタＱ５のソースとが接続されている。第一の高周波信号遮断用Ｑ５のゲートは抵抗器Ｒ６を介して制御端子Ｐ４に接続されている。また、第一の高周波信号遮断用トランジスタＱ５のドレインは第一のキャパシタＣ６を介して出力端子Ｐ２に接続されている。さらに、第一のキャパシタＣ６と出力端子Ｐ２との間には整合回路ＭＮ２が接続されている。さらに、高周波信号増幅用トランジスタＱ１のドレイン側（第一の高周波信号遮断用トランジスタＱ５のソース側）はキャパシタＣ１，抵抗器Ｒ１を直列に接続した整合回路を介してグランドに接続されている。なお、高周波信号増幅用トランジスタＱ１のドレイン側（第一の高周波信号遮断用トランジスタＱ５のソース側）に接続される、受動素子からなる整合回路は図１に示す構成に限らず、必要とされる特性等に応じて構成すればよい。

次に、迂回経路１０２の構成について説明する。迂回経路の主たる構成要素である第二の高周波遮断用トランジスタＱ３のソースと入力端子Ｐ１は第三のキャパシタ（ＡＣ結合容量）Ｃ３を介して接続されている。具体的には、第二の高周波遮断用トランジスタＱ３のソースは、第三のキャパシタＣ３を介して、整合回路ＭＮ１と第二のキャパシタＣ４の接続点に接続されており、ゲートは抵抗器Ｒ３を介してグランドに接続されている。第二の高周波遮断用トランジスタＱ３のドレインは第三の高周波信号遮断用トランジスタＱ４のソースと接続されている。第三の高周波信号遮断用トランジスタＱ４のゲートは抵抗器Ｒ５を介してグランドに接続され、第三の高周波信号遮断用トランジスタＱ４のドレインは第四のキャパシタ（ＡＣ結合容量）Ｃ５を介して出力端子Ｐ２に接続されている。具体的には、第三の高周波信号遮断用トランジスタのドレインは、第四のキャパシタＣ５を介して、整合回路ＭＮ２と第一のキャパシタＣ６との接続点に接続されている。なお、本発明の実施の形態において第三の高周波信号遮断用トランジスタＱ４はデプレッション型のＦＥＴが用いられている。

図１に示す実施形態では、第二の高周波信号遮断用トランジスタＱ３に加えて第三の高周波信号遮断用トランジスタＱ４を備えているが、迂回経路１０２における高周波信号遮断用トランジスタとして、第二の高周波信号遮断用トランジスタＱ３だけを用いてもよい。但し、リバースアイソレーション特性の向上の観点からは、第二の高周波信号遮断用トランジスタは少なくとも２つ以上トランジスタから構成されており、前記２つ以上のトランジスタが直列に接続されている構成が好ましい。なお、ここでは直列に接続された第二の高周波信号遮断用トランジスタＱ３と第三の高周波信号遮断用トランジスタＱ４とをまとめて第二の高周波信号遮断用トランジスタと称している。

また、図１に示す実施形態では、第二の高周波信号遮断用トランジスタＱ３のドレインと第三の高周波信号遮断用トランジスタＱ４のソースの接続点（ノード）は、抵抗器Ｒ４を介して制御端子Ｐ４に接続されており、さらに、キャパシタＣ２，抵抗器Ｒ２を直列に接続した整合回路を介してグランドに接続されている。このように２つ以上のトランジスタの隣り合うトランジスタ間のノードとグランドとの間に受動素子からなる整合回路を接続することで、経路の非選択時に入出力インピーダンスに影響を与えることなく、迂回経路の入出力インピーダンスを調整することが可能となる。なお、かかる構成は、第三の高周波信号遮断用トランジスタＱ４を用いない場合などは省略してもよい。

第一の高周波信号遮断用トランジスタＱ５のゲートと第二の高周波信号遮断用トランジスタＱ３のゲートは、第二の制御電圧に応じて迂回経路１０２または増幅経路のどちらか一方を遮断状態とする。かかる動作について以下説明する。最初に低電力レベルの高周波信号が入力された場合、迂回経路１０２はオフ状態、すなわち、第二、第三の高周波信号遮断用トランジスタ（Ｑ３，Ｑ４）が非導通状態となる一方、増幅経路１０１はオン状態、すなわち高周波増幅用トランジスタＱ１及び、高周波信号遮断用トランジスタＱ５がオン状態となるように、第一の制御電圧Ｖ１及び、制御端子Ｐ４から生成される制御電圧Ｖ２をそれぞれ所定の電圧レベルで印加する。その結果、低電力レベルの高周波信号は、動作状態にある高周波増幅用トランジスタＱ１によって増幅され、第一の高周波信号遮断用トランジスタＱ５を通過して、高周波信号の出力端子Ｐ２に出力されることになる。

一方、高電力レベルの高周波信号が入力された場合、迂回経路１０２はオン状態、すなわち、第二、第三の高周波信号遮断用トランジスタ（Ｑ３，Ｑ４）が導通状態となる一方、増幅経路１０１はオフ状態、すなわち、高周波信号増幅トランジスタＱ１が非動作状態及び、第一の高周波信号遮断用トランジスタＱ５が非導通状態となるように第一の制御電圧Ｖ１及び、制御端子Ｐ４から生成される制御電圧Ｖ２をそれぞれ所定の電圧レベルで印加する。その結果、高電力レベルの高周波信号は、迂回経路１０２の第二、第三の高周波信号遮断用トランジスタ（Ｑ３，Ｑ４）を介して出力端子Ｐ２に出力されることになる。そしてこの場合、高周波信号遮断用トランジスタＱ５が非導通状態であるため、増幅経路から漏洩した信号は、第一の高周波信号遮断用トランジスタＱ５によって遮断され、迂回経路から伝達する高周波信号との干渉が発生せず、高い電力レベルまで線形性が保持される。

さらに、本発明の実施の形態においては、第二、第三の高周波信号遮断用トランジスタ（Ｑ３、Ｑ４）と、高周波信号増幅トランジスタＱ１，第一の高周波信号遮断用トランジスタＱ５の接続点にそれぞれインピーダンス整合回路を有することで、入力電力が高電力レベルの場合と、低電力レベルの場合のそれぞれにおいて、さらなる効果を発揮するものとなっている。すなわち、入出力のインピーダンスは通常、利得可変増幅器の入出力に接続される系の特性インピーダンスに整合させることが必要であるが、入力電力が低電力レベルの場合には、増幅経路１０１が導通状態となり、整合回路ＭＮ１、整合回路ＭＮ２とキャパシタＣ１と抵抗器Ｒ１からなる整合回路にてマッチングさせる一方、入力電力が高電力レベルの場合には、迂回経路１０２が導通状態となり、整合回路ＭＮ１、整合回路ＭＮ２とキャパシタＣ２と抵抗器Ｒ２からなる整合回路にてマッチングさせることが可能になる。その結果、経路毎のインピーダンス整合が高周波信号遮断用トランジスタによって切り替えられるため、独立に整合が可能となり、経路切り替えによるインピーダンスの変動を抑制することが可能になっている。

次に、第二の実施形態について、図２を参照しつつ説明する。第二の実施形態は、図１に示された第一の実施形態における増幅経路１０１において、高周波信号増幅トランジスタＱ１のドレインと、第一の高周波信号遮断用トランジスタＱ５のソースとの間にゲート接地トランジスタＱ２を接続している。すなわち、高周波信号増幅トランジスタＱ１のドレインと、ゲート接地トランジスタＱ２のソースとを接続し、ゲート接地トランジスタＱ２のドレインを第一の高周波信号遮断用トランジスタＱ５のソースとインダクタＬ１との接続点に接続させたカスコード増幅の構成例になっている。かかる構成における回路動作も、先に図１を参照しつつ説明した動作と基本的に同一であるので、ここでの詳細な説明は省略する。なお、ゲート接地トランジスタＱ２を追加することにより、図１に示す実施形態と比較して増幅経路１０１の出力インピーダンスは格段に高くなるため、増幅経路１０１と迂回経路１０２のインピーダンスの差は更に大きくなる。そのためインピーダンス整合の必要性は更に高くなるが、第一、第三高周波信号遮断用トランジスタ（Ｑ５、Ｑ４）により、経路毎のインピーダンス整合回路を有するため、インピーダンス変動を低減することが可能となる。なお、本発明の実施の形態においてゲート接地トランジスタＱ２はエンハンスメント型のＦＥＴが用いられている。

次に第三の実施形態について、図５を参照しつつ説明する。この第三の実施形態は、第一の実施形態における高周波信号増幅用トランジスタＱ１のゲートに接続されているノードに対し、大信号入力時に動作する昇圧回路を負荷したものである。この昇圧回路の構成は主たる構成要素としてゲートとドレインを接続した第一の昇圧用トランジスタＱ８と、ゲートを抵抗器Ｒ８を介して接地した第二の昇圧用スイッチトランジスタＱ９とを具備する。高周波信号増幅用トランジスタＱ１のゲートに接続されたノードと第一の昇圧用トランジスタＱ８のドレインとを、第五のキャパシタ（ＡＣ結合用容量）Ｃ８を介して接続している。さらに、第五のキャパシタＣ８の両端を抵抗（ＤＣ結合用抵抗器）Ｒ９にて接続しており、第一の昇圧用トランジスタＱ８のドレインは抵抗Ｒ９をも介して高周波信号増幅用トランジスタＱ１のゲートに接続されている。さらに、第一の昇圧用トランジスタＱ８のソースと第二の昇圧用トランジスタＱ９のドレインを接続し、第二の昇圧用トランジスタＱ９のソースを制御端子Ｐ４に接続する。なお、本発明の実施形態において第一の昇圧用トランジスタＱ８はエンハンスメント型のＦＥＴが用いられており、第二の昇圧用トランジスタＱ９はデプレッション型のＦＥＴが用いられている。

次に、上記構成における動作について説明する。最初に低電力レベルの高周波信号が入力された場合、迂回経路１０２はオフ状態で、増幅経路１０１はオン状態である。このとき第二の昇圧用トランジスタＱ９は遮断状態であり、信号入力が発生しても昇圧動作は発生しない。一方、高電力レベルの高周波信号が入力された場合、迂回経路１０２はオン状態で、増幅経路１０１はオフ状態である。このとき第二の昇圧用トランジスタＱ９は導通状態である。このとき第一の昇圧用トランジスタＱ８のドレイン電圧は抵抗（ＤＣ結合用抵抗器）Ｒ９を介して第一の制御電圧Ｖ１と同電位になっている。第一の制御電圧Ｖ１をグランドレベルと仮定し、高周波信号が正弦波とすると、第五のキャパシタ（ＡＣ結合容量）Ｃ８を介して第一の昇圧用トランジスタＱ８のドレイン電圧がグランドレベルを中心に、ある振幅の正弦波で時間変化し、振幅が第一の昇圧用トランジスタＱ８の閾値を超えると第一の昇圧用トランジスタＱ８がオン状態となり、ＡＣ的に電流が第一の昇圧用トランジスタＱ８から制御端子Ｐ４に向かって流れる。

次に正弦波の位相が１８０°変化するとＡＣ結合を介して逆方向に電流が流れ、第一の昇圧用トランジスタＱ８のドレインはグランドレベルを中心に負電圧となる。この場合、第一の昇圧用トランジスタＱ８はオフ状態となるため、第二の昇圧用トランジスタＱ９から第一の昇圧用トランジスタＱ８に向かって電流は流れない。従って、大信号の正弦波が入力されるとトランジスタの閾値を越えた部分については第一の昇圧用トランジスタＱ８から制御端子Ｐ４に向かって電流が流れる整流作用が働く。このとき入力信号強度に応じた負電圧が発生し、抵抗（ＤＣ結合用抵抗器）Ｒ９を介してＱ１のゲート電圧は負電圧となる。すなわち、大電力信号印加時は、高周波信号増幅用トランジスタＱ１のゲート電圧が負電圧となるため、高周波信号増幅用トランジスタＱ１はより深いオフ状態となり、高電力レベルの高周波信号が入力されても高周波信号増幅用トランジスタＱ１が非導通状態から導通状態になることを防ぎ、制御端子Ｐ４からグランドに対する不要なＤＣ電流の消費を防ぐことができる。

次に第四の実施形態について、図６を参照しつつ説明する。この第四の実施形態は、図５に示された実施形態における増幅経路１０１において、高周波信号増幅用トランジスタＱ１のドレインをゲート接地トランジスタＱ２のソースと接続させ、ゲート接地トランジスタＱ２のドレインを第一の高周波信号遮断用トランジスタＱ５のソースとインダクタＬ１との接続点に接続させたカスコード増幅の構成例になっている。かかる構成における回路動作も、先に図５を参照しつつ説明した動作と基本的に同一であるので、ここでの詳細な説明は省略する。

図７には、高電力入力状態における、本発明の実施形態における利得可変増幅器の高周波入力信号に対する増幅器の利得と入力信号のピーク電圧の変化を示す特性線が示されている。その内容について、図８に示された高周波遮断用トランジスタを接続しない場合の同様な特性線を参照しつつ説明することにする。図７及び図８において、横軸は高周波信号の入力レベル（ｄＢｍ）を、左側の第一縦軸は、増幅器の利得（ｄＢ）を、右側の第二縦軸は、入力信号のピーク電圧値を、それぞれ表している。例えば、高周波信号遮断用トランジスタを用いない場合、増幅器の利得が減少し始める高周波入力レベルは、おおよそ−２ｄＢｍである（図８参照）。これは入力信号のピーク電圧が、増幅経路の高周波信号増幅用トランジスタＱ１の閾値電圧を超えたことにより、高周波信号増幅用トランジスタＱ１が非動作状態から動作状態になったため、かかる動作により増幅された信号と迂回経路を通過した信号が干渉しているために起きている。一方、本発明の実施形態における回路では、増幅器の利得が減少し始める高周波入力レベルは、少なくとも＋８ｄＢｍであり（図７参照）、動作の改善がなされていることが確認できる。

本発明に係る利得可変増幅器は各種通信機器に適用することができる。例えば、本発明に係る利得可変増幅器を高周波信号の増幅素子として用いて携帯電話、無線ＬＡＮカードなどの通信機器を構成することができる。

Ｐ１：入力端子
Ｐ２：出力端子
Ｐ３：電源端子
Ｐ４：制御端子
ＭＮ１、ＭＮ２：整合回路
Ｑ１：高周波増幅用トランジスタ
Ｑ２：ゲート接地トランジスタ
Ｑ３：第二の高周波信号遮断用トランジスタ
Ｑ４：第三の高周波信号遮断用トランジスタ
Ｑ５：第一の高周波信号遮断用トランジスタ
Ｑ６：ドレイン接地用トランジスタ
Ｑ７：第四の高周波信号遮断用トランジスタ
Ｑ８：第一の昇圧用トランジスタ
Ｑ９：第二の昇圧用トランジスタ
Ｖ１：第一の制御電圧
Ｖ２：第二の制御電圧
Ｃ１、Ｃ２：キャパシタ
Ｃ３：第三のキャパシタ（ＡＣ結合容量）
Ｃ４：第二のキャパシタ
Ｃ５：第四のキャパシタ（ＡＣ結合容量）
Ｃ８：昇圧回路用ＡＣ結合容量
Ｒ１〜Ｒ９：抵抗器
１０１：増幅経路
１０２：迂回経路

Claims

高周波信号を増幅するための増幅経路と前記増幅経路を迂回する迂回経路とを有してなる利得可変増幅器において、
前記増幅経路は、高周波信号増幅用トランジスタと第一の高周波信号遮断用トランジスタを具備し、
前記高周波信号増幅用トランジスタのドレイン側と前記第一の高周波信号遮断用トランジスタのソース側とが接続し、
前記第一の高周波信号遮断用トランジスタのドレインが第一のキャパシタを介して出力端子に接続され、
前記高周波信号増幅用トランジスタのゲートには第一の制御電圧が印加され、前記高周波信号増幅用トランジスタのゲートは第二のキャパシタを介して入力端子に接続され、前記高周波信号増幅用トランジスタのソースはインダクタを介して接地されており、
前記迂回経路は、第二の高周波信号遮断用トランジスタを具備し、前記第二の高周波信号遮断用トランジスタのソースと入力端子が第三のキャパシタを介して接続され、前記第二の高周波信号遮断用トランジスタのドレインが第四のキャパシタを介して前記出力端子に接続されており、
更にゲートとドレインを接続した第一の昇圧用トランジスタとゲートを接地した第二の昇圧用トランジスタとを具備し、前記高周波信号増幅用トランジスタのゲートに接続されたノードと前記第一の昇圧用トランジスタのドレインを、第五のキャパシタを介して接続し、前記第五のキャパシタの両端を抵抗にて接続し、前記第一の昇圧用トランジスタのソースと前記第二の昇圧用トランジスタのドレインを接続し、前記第二の昇圧用トランジスタのソースと、前記第二の高周波信号遮断用トランジスタのソースに制御端子を接続し、
前記第一の高周波信号遮断用トランジスタと前記第二の高周波信号遮断用トランジスタとに前記制御端子から与えられる第二の制御電圧に応じて前記迂回経路または前記増幅経路のどちらか一方を遮断状態とすることを特徴とする利得可変増幅器。
請求項１に記載の利得可変増幅器を用いた通信機器。