[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4926597B2 - Memory device and semiconductor device - Google Patents

Memory device and semiconductor device Download PDF

Info

Publication number
JP4926597B2
JP4926597B2 JP2006215816A JP2006215816A JP4926597B2 JP 4926597 B2 JP4926597 B2 JP 4926597B2 JP 2006215816 A JP2006215816 A JP 2006215816A JP 2006215816 A JP2006215816 A JP 2006215816A JP 4926597 B2 JP4926597 B2 JP 4926597B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
light
substrate
photosensitized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006215816A
Other languages
Japanese (ja)
Other versions
JP2007073943A5 (en
JP2007073943A (en
Inventor
幹央 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006215816A priority Critical patent/JP4926597B2/en
Publication of JP2007073943A publication Critical patent/JP2007073943A/en
Publication of JP2007073943A5 publication Critical patent/JP2007073943A5/ja
Application granted granted Critical
Publication of JP4926597B2 publication Critical patent/JP4926597B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、有機化合物を用いて形成された記憶素子を備えた記憶装置及び半導体装置に関する。   The present invention relates to a memory device and a semiconductor device including a memory element formed using an organic compound.

近年、半導体装置は低コストで作製することが要求されている。このため、制御回路や記憶回路等に有機化合物を用いた電子デバイスの開発が広く行われており、発光素子である有機EL(Electro−Luminescence)、有機TFT(薄膜トランジスタ)、有機半導体レーザ等の開発がなされている。   In recent years, semiconductor devices are required to be manufactured at low cost. For this reason, development of electronic devices using organic compounds in control circuits, memory circuits, etc. has been widely conducted, and development of organic EL (Electro-Luminescence), organic TFT (thin film transistor), organic semiconductor laser, etc., which are light emitting elements. Has been made.

さらに、有機化合物を用いた記憶素子を有する記憶装置の開発がなされており、記憶素子の内部光の発生により、記憶素子の有機化合物で相互作用が生じ、化学変化を生じさせて記憶素子内の導電性を変化させることにより、データを書込む手法が提案されている。具体的には、内部光の効果による共役分子のチェーン分離、及び光の効果によって添加した化学種の化学的な反応性を高め、セル内の導電性材料を攻撃し、バルクの導電性を低下させることにより、データを書込む例が記載されている(例えば、特許文献1。)。
特表2001−503183号公報(第10頁、第6図)
Furthermore, a memory device having a memory element using an organic compound has been developed, and the generation of internal light in the memory element causes an interaction in the organic compound of the memory element, which causes a chemical change and causes a change in the memory element. There has been proposed a method of writing data by changing conductivity. Specifically, chain separation of conjugated molecules by the effect of internal light, and chemical reactivity of chemical species added by the effect of light are increased, attacking conductive materials in the cell, and reducing the bulk conductivity By doing so, an example of writing data is described (for example, Patent Document 1).
JP-T-2001-503183 (page 10, FIG. 6)

しかしながら、特許文献1で示すような記憶装置において、内部光の発生により共役分子をチェーン分離してデータの書込みを行う場合、チェーン分離により生成される生成物を制御することが困難であり、複数の反応生成物が形成されてしまう。また、内部光の発生によって化学的な反応性が高められた化学種がセル内の導電性材料を攻撃することにより、バルクの導電性を低下させる手法でデータの書込みを行う場合、ラジカルが生成されて反応が進行する。このため、反応の停止を制御することが困難であり、この結果任意の生成物を形成することが困難である。これらの結果、書込み後の記憶素子の導電性を制御できず、書込み結果にばらつきが生じ、書込み成功率が低下するという問題がある。   However, in the storage device as shown in Patent Document 1, when writing data by chain separation of conjugated molecules by generation of internal light, it is difficult to control products generated by chain separation. The reaction product is formed. In addition, radicals are generated when writing data using a technique that lowers the conductivity of the bulk by attacking the conductive material in the cell by chemical species whose chemical reactivity has been enhanced by the generation of internal light. The reaction proceeds. For this reason, it is difficult to control the termination of the reaction, and as a result, it is difficult to form an arbitrary product. As a result, there is a problem in that the conductivity of the memory element after writing cannot be controlled, the writing result varies, and the writing success rate decreases.

また、記憶装置としては、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable and Programmable Read Only Memory)、フラッシュメモリなどが挙げられる。このうち、DRAM、SRAMは揮発性の記憶装置であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。FeRAMは不揮発性の記憶装置であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクROMは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。EPROM、EEPROM、フラッシュメモリは、不揮発性の記憶装置ではあるが、2つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。   In addition, as a storage device, DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), FeRAM (Ferroelectric Random Access Memory Memory), Mask ROM (Read Only Memory Memory). Electrically Erasable and Programmable Read Only Memory), flash memory, and the like. Among these, DRAM and SRAM are volatile storage devices, and data is erased when the power is turned off. Therefore, it is necessary to write data every time the power is turned on. FeRAM is a nonvolatile memory device, but a manufacturing process is increased because a capacitor element including a ferroelectric layer is used. Although the mask ROM has a simple structure, it is necessary to write data in the manufacturing process and cannot be additionally written. Although EPROM, EEPROM, and flash memory are non-volatile storage devices, the number of manufacturing steps increases because an element including two gate electrodes is used.

上記問題を鑑み、本発明は、書込みの信頼性が高く、安価な半導体装置を提供する。また、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を提供する。   In view of the above problems, the present invention provides a semiconductor device with high writing reliability and low cost. In addition, a semiconductor device including a nonvolatile memory element that can additionally record data other than at the time of manufacture and can prevent forgery or the like due to rewriting is provided.

本発明の記憶装置が有する記憶素子は、第1の導電層と、第2の導電層と、第1の導電層及び第2の導電層の間に形成され、且つ、電子と正孔の再結合エネルギーにより励起状態となりうる光増感酸化還元剤及び光増感酸化還元剤により反応しうる基質を有する有機化合物を含む層とを有する。   A memory element included in a memory device of the present invention is formed between a first conductive layer, a second conductive layer, a first conductive layer, and a second conductive layer, and recycles electrons and holes. A layer containing an organic compound having a photosensitized redox agent that can be excited by binding energy and a substrate that can react with the photosensitized redox agent.

なお、有機化合物を含む層において発光性を有する材料を有してもよい。   Note that the layer including an organic compound may include a light-emitting material.

本発明の記憶装置が有する記憶素子は、第1の導電層及び第2の導電層に電圧を印加して、正孔と電子との再結合による再結合エネルギー、または発光エネルギーを利用して、光増感酸化還元剤を励起状態とし、励起状態の光増感酸化還元剤を用いて基質の少なくとも一部の光増感酸化還元反応を行い、基質と導電率の異なる反応生成物を生成して、データを書き込むことを特徴とする。   The memory element included in the memory device of the present invention applies a voltage to the first conductive layer and the second conductive layer, and uses recombination energy by recombination of holes and electrons, or light emission energy, The photosensitized redox agent is brought into an excited state, and at least a part of the substrate is subjected to a photosensitized redox reaction using the excited photosensitized redox agent to produce a reaction product having a conductivity different from that of the substrate. And writing data.

記憶素子の第1の導電層及び第2の導電層に電圧を印加することで生じる電子と正孔は、光増感酸化還元剤、基質、又は発光性を有する材料から選ばれる一つ以上において再結合が行われ、当該再結合エネルギーまたは再結合により生じる発光エネルギーにより光増感酸化還元剤が励起状態となり、励起状態となった光増感酸化還元剤により少なくとも一部の基質が光増感酸化還元反応を起こし、生成物が生成される。   Electrons and holes generated by applying a voltage to the first conductive layer and the second conductive layer of the memory element are at least one selected from a photosensitized redox agent, a substrate, or a light-emitting material. Recombination takes place, and the photosensitized redox agent becomes excited by the recombination energy or emission energy generated by the recombination, and at least a part of the substrate is photosensitized by the photosensitized redox agent in the excited state. A redox reaction occurs and a product is produced.

なお、有機化合物を含む層は、発光性を有する材料で形成される層と、光増感酸化還元剤および基質で形成される層とを積層して形成してもよい。   Note that the layer containing an organic compound may be formed by stacking a layer formed using a light-emitting material and a layer formed using a photosensitized redox agent and a substrate.

更には、発光素子の一方の電極と記憶素子の一方の電極とを共通電極とすると共に、当該共通電極を透光性を有する材料で形成することで、発光素子で発光した光を記憶素子の光増感酸化還元剤に照射して、光増感酸化還元剤を励起状態にすることができる。   Further, by using one electrode of the light-emitting element and one electrode of the memory element as a common electrode and forming the common electrode with a light-transmitting material, light emitted from the light-emitting element The photosensitized redox agent can be irradiated by irradiating the photosensitized redox agent.

また、第1の導電層及び有機化合物を含む層の間に電荷注入層及び電荷輸送層の少なくとも一つを設けてもよい。同様に、第2の導電層及び有機化合物を含む層の間に電荷注入層及び電荷輸送層の少なくとも一つを設けてもよい。第1の導電層が陽極として機能する場合、第1の導電層及び有機化合物を含む層の間に、正孔注入層及び正孔輸送層の少なくとも一つを設けてもよい。また、第2の導電層が陰極として機能する場合、第2の導電層及び有機化合物を含む層の間に、電子注入層及び電子輸送層の少なくとも一つを設けてもよい。   Further, at least one of a charge injection layer and a charge transport layer may be provided between the first conductive layer and the layer containing an organic compound. Similarly, at least one of a charge injection layer and a charge transport layer may be provided between the second conductive layer and the layer containing an organic compound. In the case where the first conductive layer functions as an anode, at least one of a hole injection layer and a hole transport layer may be provided between the first conductive layer and the layer containing an organic compound. In the case where the second conductive layer functions as a cathode, at least one of an electron injection layer and an electron transport layer may be provided between the second conductive layer and the layer containing an organic compound.

また、上記記憶装置を有する半導体装置において、アンテナとして機能する導電層と、導電層に電気的に接続するトランジスタとを有してもよい。また、第1の導電層又は第2の導電層に接続するダイオードを有してもよい。   In addition, the semiconductor device including the above memory device may include a conductive layer functioning as an antenna and a transistor electrically connected to the conductive layer. Further, a diode connected to the first conductive layer or the second conductive layer may be included.

上記半導体装置において、メモリセルアレイと書込み回路とは、ガラス基板もしくは可撓性基板上に設けられており、書込み回路は薄膜トランジスタで形成されてもよい。   In the semiconductor device, the memory cell array and the writing circuit may be provided over a glass substrate or a flexible substrate, and the writing circuit may be formed using a thin film transistor.

上記半導体装置において、メモリセルアレイと書込み回路とは、単結晶半導体基板上に設けられており、書込み回路は電界効果トランジスタで形成されてもよい。 In the semiconductor device, the memory cell array and the write circuit may be provided over a single crystal semiconductor substrate, and the write circuit may be formed of a field effect transistor.

更には上記半導体装置において、上記書込み回路のほかに、読出し回路、電源回路、クロック発生回路、データ復調/変調回路、制御回路、及びインターフェイス回路のいずれか一つ以上を有してもよい。 Furthermore, the semiconductor device may include one or more of a read circuit, a power supply circuit, a clock generation circuit, a data demodulation / modulation circuit, a control circuit, and an interface circuit in addition to the write circuit.

なお、本発明の半導体装置の代表例としては、IDチップ、無線タグ、RFID(Radio frequency identification)タグ、ICタグ等に代表される無線チップが挙げられる。   Note that typical examples of the semiconductor device of the present invention include a wireless chip typified by an ID chip, a wireless tag, an RFID (Radio frequency identification) tag, an IC tag, and the like.

本発明の記憶素子は、電子と正孔の再結合エネルギーにより光増感酸化還元剤を励起し、当該励起エネルギーにより基質の光増感酸化還元反応を行い、反応生成物を生成させて記憶素子の電気抵抗を変化させることで、データを書き込む。このため、書込みを制御することが可能であり、この結果書込みのばらつきを低減することが可能となる。また、書込み成功率を高めることが可能となる。   The memory element of the present invention excites a photosensitized redox agent by the recombination energy of electrons and holes, performs a photosensitized redox reaction of a substrate by the excitation energy, and generates a reaction product to generate a memory element. Data is written by changing the electrical resistance. For this reason, writing can be controlled, and as a result, variations in writing can be reduced. In addition, the write success rate can be increased.

また、外部に書込みを行うための光照射装置を設けなくとも、記憶素子自体で発光し、当該発光を用いてデータを書き込むことが可能であるため、記憶装置及び半導体装置の小型化が可能であり、高集積化が可能である。また、発光材料で発光したエネルギーをロスすることなく光増感酸化還元剤を励起させることが可能であるため、エネルギー効率高く書込みを行うことが可能である。   In addition, the memory element and the semiconductor device can be downsized because the memory element itself emits light and data can be written using the light emission without providing an external light irradiation device for writing. High integration is possible. In addition, since the photosensitized redox agent can be excited without losing energy emitted from the light emitting material, writing can be performed with high energy efficiency.

また、本発明の記憶装置及び半導体装置は、チップ製造時以外にデータの書込み(追記)が可能であり、また書き換えができないため、書き換えによる偽造を防止すること可能な記憶装置及び半導体装置を得ることができる。また、本発明の記憶装置及び半導体装置は、一対の導電層間に有機化合物を含む層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を提供することができる。   In addition, since the memory device and the semiconductor device of the present invention can write (append) data other than at the time of chip manufacturing and cannot rewrite data, a memory device and a semiconductor device capable of preventing forgery by rewriting are obtained. be able to. In addition, since the memory device and the semiconductor device of the present invention include a memory element having a simple structure in which a layer containing an organic compound is sandwiched between a pair of conductive layers, an inexpensive semiconductor device can be provided.

本発明の実施の形態について図面を参照して説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。   Embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.

また、実施の形態において、記憶素子の構成をモデル図を用いて説明する。このため、記憶素子の各構成要素の大きさや厚さや形状は、実際のとは異なる場合がある。   In the embodiment, the structure of the memory element is described with reference to a model diagram. For this reason, the size, thickness, and shape of each component of the memory element may be different from actual ones.

(実施の形態1)
本実施の形態では、本発明の記憶装置が有する記憶素子の構成例に関して図面を用いて説明する。
(Embodiment 1)
In this embodiment, structural examples of memory elements included in the memory device of the present invention will be described with reference to drawings.

本実施の形態の記憶素子は、図1に示すように、第1の導電層101と、第1の導電層に接する有機化合物を含む層110と、有機化合物を含む層に接する第2の導電層103とで形成される。有機化合物を含む層110は、電子と正孔の再結合エネルギーにより励起状態となりうる光増感酸化還元剤106a、及び光増感酸化還元剤により反応しうる基質105を有する。   As shown in FIG. 1, the memory element of this embodiment mode includes a first conductive layer 101, a layer 110 containing an organic compound in contact with the first conductive layer, and a second conductive layer in contact with the layer containing an organic compound. And layer 103. The layer 110 containing an organic compound includes a photosensitized redox agent 106a that can be excited by recombination energy of electrons and holes, and a substrate 105 that can react with the photosensitized redox agent.

第1の導電層101の電位を第2の導電層103よりも高くすることにより電流が流れ、有機化合物を含む層110中で正孔と電子が再結合する。したがって、第1の導電層101は陽極として作用し、第2の導電層103は陰極として作用する。本実施の形態では、有機化合物を含む層110の光増感酸化還元剤106aにおいて正孔と電子が再結合する例を示す。   By making the potential of the first conductive layer 101 higher than that of the second conductive layer 103, a current flows and holes and electrons are recombined in the layer 110 containing an organic compound. Therefore, the first conductive layer 101 functions as an anode, and the second conductive layer 103 functions as a cathode. In this embodiment, an example in which holes and electrons recombine in the photosensitized redox agent 106a of the layer 110 containing an organic compound is described.

第1の導電層101としては、仕事関数が3.5eV〜5.5eVの範囲にある材料を用いることができる。具体的には、インジウム錫酸化物(ITO)、珪素を添加したインジウム錫酸化物などの透明電極の他、チタン、モリブデン、タングステン、ニッケル、金、白金、銀、アルミニウム、およびそれらの合金などを用いることができる。特に、チタン、モリブデン、アルミニウム、あるいはそれらの合金は、配線などにもよく用いられる汎用的な金属であり、これらを第1の導電層101とすることで安価な記憶素子を提供することができる。   As the first conductive layer 101, a material having a work function in the range of 3.5 eV to 5.5 eV can be used. Specifically, in addition to transparent electrodes such as indium tin oxide (ITO) and indium tin oxide with addition of silicon, titanium, molybdenum, tungsten, nickel, gold, platinum, silver, aluminum, and alloys thereof Can be used. In particular, titanium, molybdenum, aluminum, or an alloy thereof is a general-purpose metal that is often used for wiring and the like. By using these as the first conductive layer 101, an inexpensive memory element can be provided. .

有機化合物を含む層110は、基質105、光増感酸化還元剤106aを有する。   The layer 110 containing an organic compound includes a substrate 105 and a photosensitized redox agent 106a.

光増感酸化還元剤106aとしては、アロキサジン環や、クロロフィルなど励起状態で強い酸化還元力を持つ基を構造内に有する化合物が挙げられ、代表的には、ルミクロム、アロキサジン、ルミフラビン、フラビンモノヌクレオチド、テトラメチレンパラフェニレンジアミンなどが挙げられる。光増感酸化還元剤106aは、反応条件や基質105との組み合わせにより酸化剤または還元剤になる。   Examples of the photosensitizing redox agent 106a include compounds having a structure having a strong redox power in an excited state such as an alloxazine ring or chlorophyll in the structure, and typically include lumichrome, alloxazine, lumiflavin, and flavin mononucleotide. And tetramethyleneparaphenylenediamine. The photosensitized redox agent 106 a becomes an oxidizing agent or a reducing agent depending on the reaction conditions and the combination with the substrate 105.

基質105は、光増感酸化還元反応により、具体的にいうと、アルコールの酸化、アルケン等の酸化的開裂、環化反応、開環反応などにより分解される化合物または構造が変化する化合物、若しくは、光増感酸化還元反応により、金属を脱ドープすることが可能な化合物等である。光増感酸化還元反応により、アルコールの酸化、アルケン等の酸化的開裂、環化反応や開環反応などにより分解される化合物または構造変化する化合物の代表例としては、アスコルビン酸、グアノシン、ジベンゾフラン、11−cis−3,4−ジデヒドロレチナール、ウリジンやチミジン等が挙げられる。   The substrate 105 is a compound that is decomposed by a photosensitized oxidation-reduction reaction, specifically, oxidation of alcohol, oxidative cleavage of alkene, cyclization reaction, ring-opening reaction, or the like, or a compound whose structure is changed, or , A compound capable of dedoping a metal by a photosensitized redox reaction. Representative examples of compounds that are decomposed by a photosensitized redox reaction, such as oxidation of alcohol, oxidative cleavage of alkenes, cyclization reaction or ring-opening reaction, or compounds that undergo structural changes include ascorbic acid, guanosine, dibenzofuran, 11-cis-3,4-didehydroretinal, uridine, thymidine, etc. are mentioned.

基質105は、反応条件や光増感酸化還元剤との組み合わせにより、酸化または還元される。   The substrate 105 is oxidized or reduced depending on the reaction conditions and a combination with a photosensitized redox agent.

また、光増感酸化還元反応により金属を脱ドープすることが可能な化合物としては、中心金属を有するフラーレン、クロロフィル、フタロシアニン、又はヘミン等が挙げられる。なお、中心金属としては、アルミニウム(Al)、チタン(Ti)、クロム)Cr)、バナジウム(V)、マンガン(Mn)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、亜鉛(Zn)、ジルコニウム(Zr)、ニオブ(Nb)、モリブデン(Mo)、Ru(ルテニウム)、ロジウム(Rh)、パラジウム(Pd)、銀(Ag)、カドミウム(Cd)、インジウム(In)、スズ(Sn)、セシウム(Cs)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、金(Au)、鉛(Pb)、ビスマス(Bi)等が挙げられる。   In addition, examples of the compound capable of dedoping a metal by a photosensitized redox reaction include fullerene having a central metal, chlorophyll, phthalocyanine, or hemin. As the central metal, aluminum (Al), titanium (Ti), chromium) Cr), vanadium (V), manganese (Mn), iron (Fe), cobalt (Co), nickel (Ni), copper (Cu) ), Zinc (Zn), zirconium (Zr), niobium (Nb), molybdenum (Mo), Ru (ruthenium), rhodium (Rh), palladium (Pd), silver (Ag), cadmium (Cd), indium (In ), Tin (Sn), cesium (Cs), hafnium (Hf), tantalum (Ta), tungsten (W), osmium (Os), iridium (Ir), platinum (Pt), gold (Au), lead (Pb) ), Bismuth (Bi) and the like.

第2の導電層103は、第1の導電層101と同様の材料で構成することができる。また、リチウム、マグネシウム、カルシウム、バリウム等の仕事関数の小さい金属またはそれらの合金を用いてもよい。   The second conductive layer 103 can be formed using a material similar to that of the first conductive layer 101. Alternatively, a metal having a low work function such as lithium, magnesium, calcium, barium, or an alloy thereof may be used.

次に、本実施の形態の記憶素子のデータの書込みに関して説明する。図1(A)に示すように、第1の導電層101、第2の導電層103に電圧を印加し、両導電層間に電位差を生じさせると、有機化合物を含む層110の光増感酸化還元剤106aにおいて正孔と電子が再結合し、図1(B)に示すように光増感酸化還元剤が励起状態106bとなる。   Next, data writing in the memory element of this embodiment will be described. As shown in FIG. 1A, when a voltage is applied to the first conductive layer 101 and the second conductive layer 103 to generate a potential difference between the two conductive layers, the photosensitized oxidation of the layer 110 containing an organic compound is performed. Holes and electrons recombine in the reducing agent 106a, and the photosensitized redox agent is in the excited state 106b as shown in FIG.

次に、励起状態106bの光増感酸化還元剤の励起エネルギー100aにより基質105の少なくとも一部の反応が促進され、図1(C)に示すように、生成物107が生成される。生成物の代表例としては、基質が分解された物質、基質が構造変化した物質、又は金属が脱ドープされた物質等が挙げられる。一方、励起状態106bの光増感酸化還元剤は、励起状態の前の光増感酸化還元剤106aに戻る。   Next, the reaction of at least a part of the substrate 105 is promoted by the excitation energy 100a of the photosensitized redox agent in the excited state 106b, and a product 107 is generated as shown in FIG. Typical examples of the product include a substance in which the substrate is decomposed, a substance in which the substrate is structurally changed, or a substance in which a metal is dedoped. On the other hand, the photosensitized redox agent in the excited state 106b returns to the photosensitized redox agent 106a before the excited state.

基質105の生成物107は、基質が酸化された場合は酸化物となり、基質が還元された場合は還元物であり、基質105と比較して導電率が異なる。このため、第1の導電層及び第2の導電層に電圧を印加し、生成物107が生成されることにより、記憶素子の電気抵抗が変化する。代表的には、絶縁化をもたらす抵抗の増加、又は短絡化をもたらす抵抗の減少などが挙げられる。即ち、第1の導電層101及び第2の導電層103に電圧を印加し、有機化合物を含む層の光増感酸化還元剤を励起状態とし、当該励起エネルギーにより基質を酸化反応または還元反応させ、生成物を生成する。この結果生じる記憶素子の電気抵抗の変化により、データを書き込むことが可能である。また、基質の光増感酸化還元反応により発熱し、当該熱による層の形状または膜厚の変化が同時に生じている場合も有る。この変化により、記憶素子の電気抵抗の変化によりデータを書き込むことも可能である。   The product 107 of the substrate 105 becomes an oxide when the substrate is oxidized, and is a reduced product when the substrate is reduced, and has a conductivity different from that of the substrate 105. Therefore, a voltage is applied to the first conductive layer and the second conductive layer, and the product 107 is generated, whereby the electric resistance of the memory element changes. Typically, an increase in resistance that causes insulation or a decrease in resistance that causes short-circuiting can be given. That is, a voltage is applied to the first conductive layer 101 and the second conductive layer 103, the photosensitized redox agent of the layer containing an organic compound is excited, and the substrate is oxidized or reduced by the excitation energy. To produce a product. Data can be written by the change in the electrical resistance of the memory element which occurs as a result. In some cases, heat is generated by the photosensitized oxidation-reduction reaction of the substrate, and the shape or film thickness of the layer is simultaneously changed by the heat. With this change, data can be written by a change in electrical resistance of the memory element.

なお、記憶素子のデータを読出す場合は、書込み前の記憶素子の電気抵抗と書き込後の記憶素子の電気抵抗の差を読み取ることで、データを読出すことが可能である。   Note that in the case of reading data from a memory element, data can be read by reading a difference between the electric resistance of the memory element before writing and the electric resistance of the memory element after writing.

本実施の形態の記憶装置は、光増感酸化還元剤における電子と正孔の再結合エネルギーにより光増感酸化還元剤を励起し、当該励起エネルギーにより特定の光増感酸化還元反応を生じさせて記憶素子の電気抵抗を変化させることで、データを書き込む。このとき、反応生成物を制御することが可能である。この結果、書込みのばらつきを低減することが可能となり、書込み成功率を高めることが可能となる。   The memory device of the present embodiment excites the photosensitized redox agent by the recombination energy of electrons and holes in the photosensitized redox agent, and causes the specific photosensitized redox reaction by the excitation energy. Data is written by changing the electrical resistance of the memory element. At this time, the reaction product can be controlled. As a result, variation in writing can be reduced, and the writing success rate can be increased.

(実施の形態2)
本実施の形態では、実施の形態1と比較して有機化合物を含む層に含まれる基質において正孔及び電子の再結合が生じることを特徴とする記憶素子について、図2を用いて説明する。
(Embodiment 2)
In this embodiment, a memory element in which recombination of holes and electrons occurs in a substrate included in a layer containing an organic compound as compared with Embodiment 1 will be described with reference to FIGS.

本実施の形態の記憶素子は、第1の導電層101と、第1の導電層に接する有機化合物を含む層110と、有機化合物を含む層に接する第2の導電層103で形成される。   The memory element in this embodiment is formed of a first conductive layer 101, a layer 110 containing an organic compound in contact with the first conductive layer, and a second conductive layer 103 in contact with the layer containing an organic compound.

本実施の形態において、有機化合物を含む層110は、基質105及び光増感酸化還元剤106aを有する。第1の導電層101、第2の導電層103、基質105、及び光増感酸化還元剤106aは、実施の形態1と同様の材料を用いて形成することが可能である。   In this embodiment mode, the layer 110 containing an organic compound includes a substrate 105 and a photosensitized redox agent 106a. The first conductive layer 101, the second conductive layer 103, the substrate 105, and the photosensitized redox agent 106a can be formed using the same materials as those in Embodiment 1.

次に、本実施の形態の記憶素子のデータ書込みに関して説明する。図2(A)に示すように、第1の導電層101、第2の導電層103に電圧を印加し、両導電層間に電位差を生じさせると、有機化合物を含む層110の基質105において正孔と電子が再結合し、再結合エネルギー100bが生じる。   Next, data writing in the memory element of this embodiment will be described. As shown in FIG. 2A, when a voltage is applied to the first conductive layer 101 and the second conductive layer 103 to generate a potential difference between the two conductive layers, the substrate 105 of the layer 110 containing an organic compound is positive. The holes and electrons recombine to generate recombination energy 100b.

当該再結合エネルギーが光増感酸化還元剤106aに移動し、図2(B)に示すように、光増感酸化還元剤は励起状態106bとなる。 The recombination energy moves to the photosensitized redox agent 106a, and as shown in FIG. 2B, the photosensitized redox agent is in an excited state 106b.

次に、励起状態106bの光増感酸化還元剤の励起エネルギー100aにより基質105の少なくとも一部の反応が促進し、図2(C)に示すように、生成物107が生成される。生成物の代表例としては、実施の形態1の生成物107と同様である。   Next, the reaction of at least a part of the substrate 105 is promoted by the excitation energy 100a of the photosensitized redox agent in the excited state 106b, and a product 107 is generated as shown in FIG. A typical example of the product is the same as the product 107 in the first embodiment.

基質の生成物107は、基質108と比較して導電率が異なる。このため、第1の導電層及び第2の導電層に電圧を印加し、生成物107が生成されることにより、実施の形態1と同様に、記憶素子の電気抵抗が変化する。代表的には、絶縁化をもたらす電気抵抗の増加、又は電気抵抗の減少などが挙げられる。以上のことから、第1の導電層101及び第2の導電層103の電圧印加による電気抵抗の変化によりデータを書き込むことが可能である。   The substrate product 107 has a different conductivity than the substrate 108. Therefore, voltage is applied to the first conductive layer and the second conductive layer, and the product 107 is generated, so that the electrical resistance of the memory element changes as in the first embodiment. Typically, an increase in electrical resistance that causes insulation or a decrease in electrical resistance can be given. As described above, data can be written by a change in electrical resistance due to voltage application of the first conductive layer 101 and the second conductive layer 103.

なお、記憶素子のデータを読出す場合は、書込み前の記憶素子の電気抵抗と書き込後の記憶素子の電気抵抗の差を読み取ることで、データを読出すことが可能である。   Note that in the case of reading data from a memory element, data can be read by reading a difference between the electric resistance of the memory element before writing and the electric resistance of the memory element after writing.

本実施の形態の記憶素子は、光増感酸化還元剤における電子と正孔の再結合エネルギーにより光増感酸化還元剤を励起し、当該励起エネルギーにより特定の光増感酸化還元反応を生じさせて記憶素子の電気抵抗を変化させることで、データを書き込む。このとき、反応生成物を制御することが可能であり、この結果書込みのばらつきを低減することが可能となり、書込み成功率を高めることが可能となる。   The memory element of the present embodiment excites the photosensitized redox agent by the recombination energy of electrons and holes in the photosensitized redox agent, and causes a specific photosensitized redox reaction by the excitation energy. Data is written by changing the electrical resistance of the memory element. At this time, it is possible to control the reaction product, and as a result, variation in writing can be reduced, and the writing success rate can be increased.

(実施の形態3)
本実施の形態では、実施の形態1及び2と比較して、有機化合物を含む層に発光材料を有する記憶素子の構成例に関して図面を用いて説明する。
(Embodiment 3)
In this embodiment, as compared with Embodiments 1 and 2, a structural example of a memory element including a light-emitting material in a layer containing an organic compound will be described with reference to drawings.

本実施の形態の記憶素子は、第1の導電層101と、第1の導電層に接する有機化合物を含む層102と、有機化合物を含む層に接する第2の導電層103で形成される。   The memory element of this embodiment is formed of a first conductive layer 101, a layer 102 containing an organic compound in contact with the first conductive layer, and a second conductive layer 103 in contact with the layer containing an organic compound.

本実施の形態において、有機化合物を含む層102は、基質105、光増感酸化還元剤106a、及び発光性を有する材料104を有する。第1の導電層101、第2の導電層103、基質105、及び光増感酸化還元剤106aは、実施の形態1と同様の材料を用いて形成することが可能である。   In this embodiment mode, the layer 102 containing an organic compound includes a substrate 105, a photosensitized redox agent 106 a, and a light-emitting material 104. The first conductive layer 101, the second conductive layer 103, the substrate 105, and the photosensitized redox agent 106a can be formed using the same materials as those in Embodiment 1.

発光性を有する材料104としては、発光量子効率に関わらず、光増感酸化還元剤へのエネルギー移動効率のよい有機化合物であれば良い。このため、発光材料、正孔輸送性材料、正孔注入性材料、電子輸送性材料、及び電子注入性材料から選ばれる一つ以上を適宜用いることが出来る。なお、ここでは、発光量子効率が高い材料を発光材料という。   The light-emitting material 104 may be any organic compound that has high energy transfer efficiency to the photosensitized redox agent regardless of the light emission quantum efficiency. Therefore, at least one selected from a light emitting material, a hole transporting material, a hole injecting material, an electron transporting material, and an electron injecting material can be used as appropriate. Here, a material having high emission quantum efficiency is referred to as a light emitting material.

発光材料としては、例えば、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、2−tert−ブチル−9,10−ジ(2−ナフチル)アントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−6−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C](ピコリナト)イリジウム(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C}(ピコリナト)イリジウム(略称:Ir(CFppy)(pic))、トリス(2−フェニルピリジナト−N,C)イリジウム(略称:Ir(ppy))、(アセチルアセトナト)ビス(2−フェニルピリジナト−N,C)イリジウム(略称:Ir(ppy)(acac))、(アセチルアセトナト)ビス[2−(2’−チエニル)ピリジナト−N,C]イリジウム(略称:Ir(thp)(acac))、(アセチルアセトナト)ビス(2−フェニルキノリナト−N,C)イリジウム(略称:Ir(pq)(acac))、(アセチルアセトナト)ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C]イリジウム(略称:Ir(btp)(acac))などの燐光を放出できる化合物用いることもできる。 Examples of the light-emitting material include 9,10-di (2-naphthyl) anthracene (abbreviation: DNA), 2-tert-butyl-9,10-di (2-naphthyl) anthracene (abbreviation: t-BuDNA), 4 , 4′-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T, perylene, rubrene, periflanthene, 2,5,8,11-tetra (tert-) (Butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- (dicyanomethylene) -2-methyl-6- [p- (dimethylamino) styryl] -4H-pyran (abbreviation: DCM1), 4- (dicyanomethylene) -2-methyl-6- [2- (julolidine- 9-yl) ethenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) styryl] -4H-pyran (abbreviation: BisDCM), and the like. . In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ] (picolinato) iridium (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) Phenyl] pyridinato-N, C 2 } (picolinato) iridium (abbreviation: Ir (CF 3 ppy) 2 (pic)), Tris (2-phenylpyridinato-N, C 2 ) iridium (abbreviation: Ir (ppy)) 3), (acetylacetonato) bis (2-phenylpyridinato--N, C 2) iridium (abbreviation: Ir (ppy) 2 (acac)), (acetylacetonato) bis [2- (2'-thienyl ) pyridinato -N, C 3] iridium (abbreviation: Ir (thp) 2 (acac )), ( acetylacetonato) bis (2-phenylquinolinato--N, C 2) iridium ( Aka: such as 2 (acac)): Ir ( pq) 2 (acac)), (Ir (btp acetylacetonato) bis [2- (2'-benzothienyl) pyridinato -N, C 3] iridium (abbreviation) A compound capable of emitting phosphorescence can also be used.

電子輸送性材料としては、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)(4−フェニルフェノラト)アルミニウム(略称:BAlq)、ビス[2−(2’−ヒドロキシフェニル)ベンズオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2’−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、2,2’,2’’−(1,3,5−ベンゼントリイル)−トリス(1−フェニル−1H−ベンゾイミダゾール)(略称:TPBI)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−ビフェニリル)−4−(4−エチルフェニル)−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:p−EtTAZ)などが挙げられるが、これらに限定されることはない。 Examples of the electron transporting material include tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h] -quinolinato. ) Beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) (4-phenylphenolato) aluminum (abbreviation: BAlq), bis [2- (2′-hydroxyphenyl) benzoxazolate] zinc (Abbreviation: Zn (BOX) 2 ), bis [2- (2′-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), 2 -(4-Biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxy Diazole (abbreviation: PBD), 1,3-bis [5- (4-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 2,2 ', 2''-(1,3,5-benzenetriyl) -tris (1-phenyl-1H-benzimidazole) (abbreviation: TPBI), 3- (4-biphenylyl) -4-phenyl-5- ( 4-tert-butylphenyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-biphenylyl) -4- (4-ethylphenyl) -5- (4-tert-butylphenyl) -1 , 2,4-triazole (abbreviation: p-EtTAZ) and the like, but is not limited thereto.

電子注入材料としては、上述した電子輸送性材料の他に、LiF、CsFなどのアルカリ金属ハロゲン化物や、CaFのようなアルカリ土類ハロゲン化物、LiOなどのアルカリ金属酸化物のような絶縁体の極めて厚さの薄い層がよく用いられる。また、リチウムアセチルアセトネート(略称:Li(acac)や8−キノリノラト−リチウム(略称:Liq)などのアルカリ金属錯体も有効である。さらに、上述した電子輸送性材料と、Mg、Li、Cs等の仕事関数の小さい金属とを共蒸着等により混合した材料を使用することもできる。 Examples of the electron injection material include alkali metal halides such as LiF and CsF, alkaline earth halides such as CaF 2 , and alkali metal oxides such as Li 2 O in addition to the electron transport materials described above. A very thin layer of insulator is often used. In addition, alkali metal complexes such as lithium acetylacetonate (abbreviation: Li (acac) and 8-quinolinolato-lithium (abbreviation: Liq) are also effective. Furthermore, the above-described electron transporting materials, Mg, Li, Cs, and the like are also effective. It is also possible to use a material in which a metal having a small work function is mixed by co-evaporation or the like.

正孔輸送性材料としては、例えば、フタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)の他、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、4,4’−ビス[N−(4−ビフェニリル)−N−フェニルアミノ]ビフェニル(略称:BBPB)、4,4’,4’’−トリ(N−カルバゾリル)トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、TDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、BBPB、TCTAなどに代表される芳香族アミン化合物は、正孔を発生しやすく、有機化合物として好適な化合物群である。 Examples of the hole transporting material include phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), and 4,4 ′, 4 ″ -tris (N, N-diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1, 3,5-tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N′-diphenyl-N, N′-bis (3-methylphenyl) -1,1 '-Biphenyl-4,4'-diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis { N- [4-Di (m- Ryl) amino] phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4′-bis [N- (4-biphenylyl) -N-phenylamino] biphenyl (abbreviation: BBPB), 4,4 ′, 4 ″ -tri (N-carbazolyl) triphenylamine (abbreviation: TCTA) and the like can be mentioned, but the invention is not limited thereto. Among the compounds described above, aromatic amine compounds typified by TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, BBPB, TCTA, and the like are prone to generate holes and are a group of compounds suitable as organic compounds. It is.

正孔注入材料としては、フタロシアニン系の化合物が有効であり、フタロシアニン(略称:H−Pc)、銅フタロシアニン(略称:Cu−Pc)、バナジルフタロシアニン(略称:VOPc)等を用いることができる。また、導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(略称:PSS)をドープしたポリエチレンジオキシチオフェン(略称:PEDOT)やポリアニリン(略称:PAni)などを用いることもできる。また、酸化モリブデン(MoO)、酸化バナジウム(VO)、酸化ニッケル(NiO)などの無機半導体の薄膜や、酸化アルミニウム(Al)などの無機絶縁体の超薄膜も有効である。また、4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)、N,N’−ビス(3−メチルフェニル)−N,N’−ジフェニル−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:NPB)、4,4’−ビス[N−(4−(N,N−ジ−m−トリル)アミノ)フェニル−N−フェニルアミノ]ビフェニル(略称:DNTPD)などの芳香族アミン系化合物も用いることができる。さらに、それらこれら正孔輸送性材料、及び正孔注入性材料に対してアクセプター性を示す物質を添加してもよく、具体的にはVOPcにアクセプターである2,3,5,6−テトラフルオロ−7,7,8,8−テトラシアノキノジメタン(略称:F−TCNQ)を添加したものや、NPBにアクセプターであるMoOを添加したものを用いてもよい。 As the hole injecting material, is effective phthalocyanine compound, phthalocyanine (abbreviation: H 2 -Pc), copper phthalocyanine (abbreviation: Cu-Pc), vanadyl phthalocyanine (abbreviation: VOPc), or the like can be used. In addition, there is a material obtained by chemically doping a conductive polymer compound, and polyethylenedioxythiophene (abbreviation: PEDOT) or polyaniline (abbreviation: PAni) doped with polystyrene sulfonic acid (abbreviation: PSS) can also be used. . Also effective are inorganic semiconductor thin films such as molybdenum oxide (MoO x ), vanadium oxide (VO x ), nickel oxide (NiO x ), and ultra-thin films of inorganic insulators such as aluminum oxide (Al 2 O 3 ). . In addition, 4,4 ′, 4 ″ -tris (N, N-diphenyl-amino) -triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenyl-amino] -triphenylamine (abbreviation: MTDATA), N, N'-bis (3-methylphenyl) -N, N'-diphenyl-1,1'-biphenyl-4,4'-diamine (Abbreviation: TPD), 4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (abbreviation: NPB), 4,4′-bis [N- (4- (N, An aromatic amine compound such as N-di-m-tolyl) amino) phenyl-N-phenylamino] biphenyl (abbreviation: DNTPD) can also be used. Furthermore, these hole transporting materials and substances exhibiting acceptor properties may be added to the hole injecting material. Specifically, 2,3,5,6-tetrafluoro, which is an acceptor for VOPc, may be added. A material to which -7,7,8,8-tetracyanoquinodimethane (abbreviation: F 4 -TCNQ) is added or a material in which MoO x as an acceptor is added to NPB may be used.

次に、本実施の形態の記憶素子のデータ書込みに関して説明する。図3(A)に示すように、第1の導電層101、第2の導電層103に電圧を印加し、両導電層間に電位差を生じさせると、有機化合物を含む層の発光性を有する材料104において正孔と電子が再結合する。   Next, data writing in the memory element of this embodiment will be described. As shown in FIG. 3A, when a voltage is applied to the first conductive layer 101 and the second conductive layer 103 to generate a potential difference between the two conductive layers, a material having a light-emitting property of a layer containing an organic compound At 104, holes and electrons recombine.

発光性を有する材料の再結合エネルギー100bが光増感酸化還元剤106aに移動すると、図3(B)に示すように、当該再結合エネルギーにより光増感酸化還元剤106aは励起状態106bとなり、励起エネルギーを有する。   When the recombination energy 100b of the light-emitting material moves to the photosensitized redox agent 106a, as shown in FIG. 3B, the photosensitized redox agent 106a becomes an excited state 106b by the recombination energy, Has excitation energy.

次に、励起状態106bの光増感酸化還元剤の励起エネルギー100aにより基質105の反応が促進し、図3(C)に示すように、基質105の少なくとも一部の生成物107が生成される。生成物の代表例としては、基質が分解された物質、基質が構造変化した物質、又は金属錯体から金属が脱ドープされた物質等が挙げられる。   Next, the reaction of the substrate 105 is accelerated by the excitation energy 100a of the photosensitized redox agent in the excited state 106b, and as shown in FIG. 3C, at least a part of the product 107 of the substrate 105 is generated. . Typical examples of the product include a substance obtained by decomposing a substrate, a substance obtained by changing the structure of the substrate, or a substance obtained by dedoping a metal from a metal complex.

基質105の生成物107は、基質105と比較して導電率が異なる。このため、第1の導電層及び第2の導電層に電圧を印加し、生成物107が生成されることにより、記憶素子の電気抵抗が変化する。代表的には、絶縁化をもたらす抵抗の増加、又は抵抗の減少などが挙げられる。即ち、第1の導電層101及び第2の導電層103に電圧を印加し、発光性を有する材料において電子及び正孔を再結合し、当該再結合エネルギーを光増感酸化還元剤に移送する。この結果、光増感酸化還元剤が励起状態となり、当該励起エネルギーにより基質を反応させ、生成物を生成することで記憶素子の電気抵抗が変化し、データを書き込むことが可能である。   The product 107 of the substrate 105 has a different conductivity than the substrate 105. Therefore, a voltage is applied to the first conductive layer and the second conductive layer, and the product 107 is generated, whereby the electric resistance of the memory element changes. Typically, an increase in resistance causing insulation or a decrease in resistance is given. That is, a voltage is applied to the first conductive layer 101 and the second conductive layer 103 to recombine electrons and holes in the light-emitting material, and the recombination energy is transferred to the photosensitized redox agent. . As a result, the photosensitized redox agent is in an excited state, the substrate is reacted with the excitation energy, and a product is generated, whereby the electric resistance of the memory element is changed and data can be written.

なお、記憶素子のデータを読出す場合は、書込み前の記憶素子の電気抵抗と書き込後の記憶素子の電気抵抗の差を読み取ることで、データを読出すことが可能である。   Note that in the case of reading data from a memory element, data can be read by reading a difference between the electric resistance of the memory element before writing and the electric resistance of the memory element after writing.

本実施の形態で示すような発光性を有する材料、光増感酸化還元剤、及び基質を有する有機化合物を含む層を有する記憶素子は、発光性を有する材料において電子及び正孔の再結合を行うように制御することが可能である。このため、正孔及び電子の再結合確率を高めることが可能である。     A memory element having a layer containing a light-emitting material, a photosensitized redox agent, and an organic compound having a substrate as shown in this embodiment can recombine electrons and holes in the light-emitting material. It is possible to control to do. For this reason, it is possible to increase the recombination probability of holes and electrons.

(実施の形態4)
本実施の形態では、実施の形態1と比較して有機化合物を含む層が、発光材料で形成される第1の層と基質及び光増感酸化還元剤で形成される第2の層とを有することを特徴とする記憶素子について、図4〜7を用いて説明する。
(Embodiment 4)
In this embodiment mode, the layer containing an organic compound as compared with Embodiment Mode 1 includes a first layer formed of a light-emitting material and a second layer formed of a substrate and a photosensitized redox agent. A memory element including the above will be described with reference to FIGS.

本実施の形態の記憶素子は、第1の導電層101と、第1の導電層に接する第1の層111と、第1の層111に接する第2の層112と、第2の層112に接する第2の導電層103で形成される。ここで、第1の層111は、発光性を有する材料104で形成される層であり、第2の層112は基質105及び光増感酸化還元剤106aで形成される層である。また、第1の導電層101、第2の導電層103、発光性を有する材料104、基質105、光増感酸化還元剤106aは、実施の形態1乃至実施の形態3と同様の材料を用いて形成することが可能である。   The memory element of this embodiment mode includes a first conductive layer 101, a first layer 111 in contact with the first conductive layer, a second layer 112 in contact with the first layer 111, and a second layer 112. The second conductive layer 103 is in contact with the first conductive layer 103. Here, the first layer 111 is a layer formed of the light-emitting material 104, and the second layer 112 is a layer formed of the substrate 105 and the photosensitized redox agent 106a. The first conductive layer 101, the second conductive layer 103, the light-emitting material 104, the substrate 105, and the photosensitized redox agent 106a are formed using the same materials as in Embodiments 1 to 3. Can be formed.

ここでは、発光性を有する材料104で形成される第1の層111と、陰極として機能する第2の導電層103との間に、基質105及び光増感酸化還元剤106aで形成される第2の層112を有する。このため、第1の層111は正孔輸送・注入層として機能のすることが好ましく、第2の層は電子輸送・注入層として機能することが好ましい。このため、本実施の形態では、発光性を有する材料104は、実施の形態3で示す正孔輸送性材料及び正孔注入性材料から選ばれる一つ以上で形成することが好ましい。また、第2の層は、光増感酸化還元剤及び基質の混合比により電子輸送・注入層として機能する。   Here, a first layer 111 formed of a substrate 105 and a photosensitized redox agent 106a is formed between a first layer 111 formed of a light-emitting material 104 and a second conductive layer 103 functioning as a cathode. It has two layers 112. Therefore, the first layer 111 preferably functions as a hole transport / injection layer, and the second layer preferably functions as an electron transport / injection layer. Therefore, in this embodiment, the light-emitting material 104 is preferably formed using one or more materials selected from the hole-transporting material and the hole-injecting material described in Embodiment 3. The second layer functions as an electron transport / injection layer depending on the mixing ratio of the photosensitized redox agent and the substrate.

次に、本実施の形態の記憶素子のデータ書込みに関して説明する。図4(A)に示すように、第1の導電層101、第2の導電層103に電圧を印加し、両導電層間に電位差を生じさせると、第1の層111において正孔と電子が再結合し再結合エネルギー100bが発生する。該再結合エネルギーを光増感酸化還元剤106aに移動することにより、図4(B)に示すように、光増感酸化還元剤が励起状態106bとなる。なお、第1の層において正孔と電子が再結合し発光した場合は、発光エネルギーが光増感酸化還元剤に照射されて、光増感酸化還元剤106aが励起状態となる。     Next, data writing in the memory element of this embodiment will be described. As shown in FIG. 4A, when a voltage is applied to the first conductive layer 101 and the second conductive layer 103 to generate a potential difference between the two conductive layers, holes and electrons are generated in the first layer 111. Recombination occurs to generate recombination energy 100b. By transferring the recombination energy to the photosensitized redox agent 106a, the photosensitized redox agent becomes an excited state 106b as shown in FIG. 4B. Note that when holes and electrons recombine in the first layer to emit light, the photosensitized redox agent 106a is excited by irradiating the photosensitized redox agent with light emission energy.

次に、励起状態106bの光増感酸化還元剤の励起エネルギー100aにより基質105の反応が促進し、図4(C)に示すように、生成物107が生成される。   Next, the reaction of the substrate 105 is promoted by the excitation energy 100a of the photosensitized redox agent in the excited state 106b, and a product 107 is generated as shown in FIG.

基質の生成物107は、基質105と比較して導電率が異なる。このため、第1の導電層101及び第2の導電層103に電圧を印加し、生成物107が生成されることにより、実施の形態1と同様に、記憶素子の電気抵抗が変化する。代表的には、絶縁化をもたらす抵抗の増加、抵抗の減少などが挙げられる。即ち、第1の導電層101及び第2の導電層103の電圧印加による電気抵抗の変化によりデータを書込むことが可能である。   The substrate product 107 has a different conductivity than the substrate 105. Therefore, by applying a voltage to the first conductive layer 101 and the second conductive layer 103 to generate the product 107, the electrical resistance of the memory element changes as in Embodiment Mode 1. Typically, an increase in resistance that causes insulation, a decrease in resistance, and the like can be given. That is, data can be written by a change in electrical resistance due to voltage application to the first conductive layer 101 and the second conductive layer 103.

なお、記憶素子のデータを読出す場合は、書込み前の記憶素子の電気抵抗と書込み後の記憶素子の電気抵抗の差を読み取ることで、データを読出すことが可能である。   Note that in the case of reading data from a memory element, data can be read by reading a difference between an electric resistance of the memory element before writing and an electric resistance of the memory element after writing.

なお、図5(A)に示すように第2の導電層103及び第2の層112の間に電子注入層113を設けてもよい。電子注入層113は、上記した電子注入性材料を用いて形成することができる。   Note that an electron-injecting layer 113 may be provided between the second conductive layer 103 and the second layer 112 as illustrated in FIG. The electron injection layer 113 can be formed using the electron injecting material described above.

さらには、図5(B)に示すように、第2の導電層103及び第2の層112の間に電子注入層113を設けると共に、第1の導電層101と第1の層111の間に、正孔注入層115及び正孔輸送層114を設けてもよい。正孔注入層115は、上記した正孔注入性材料を用いて形成することができる。正孔輸送層114は、上記した正孔輸送性材料を用いて形成することができる。 Further, as shown in FIG. 5B, an electron injection layer 113 is provided between the second conductive layer 103 and the second layer 112, and between the first conductive layer 101 and the first layer 111. In addition, a hole injection layer 115 and a hole transport layer 114 may be provided. The hole injection layer 115 can be formed using the hole injecting material described above. The hole transport layer 114 can be formed using the hole transport material described above.

また、図6(A)に示すように、記憶素子は、第1の導電層101と、第1の導電層に接する第1の層121と、第1の層121に接する第2の層122と、第2の層122に接する第2の導電層103で形成してもよい。第2の層122は発光性を有する材料104で形成される。第1の導電層101、第2の導電層103、発光性を有する材料104、基質105、光増感酸化還元剤106aは、実施の形態1乃至実施の形態3と同様の材料を用いて形成することが可能である。   As shown in FIG. 6A, the memory element includes a first conductive layer 101, a first layer 121 in contact with the first conductive layer, and a second layer 122 in contact with the first layer 121. Alternatively, the second conductive layer 103 in contact with the second layer 122 may be used. The second layer 122 is formed using the light-emitting material 104. The first conductive layer 101, the second conductive layer 103, the light-emitting material 104, the substrate 105, and the photosensitized redox agent 106a are formed using the same materials as in Embodiments 1 to 3. Is possible.

ここでは、発光性を有する材料104で形成される第2の層122と、陽極として機能する第1の導電層101との間に、基質105及び光増感酸化還元剤106aで形成される第1の層121を有する。このため、第1の層121は正孔輸送・注入層として機能のすることが好ましく、第2の層は電子輸送・注入層として機能することが好ましい。このため、ここでは、発光性を有する材料104は、実施の形態3で示す電子輸送性材料及び電子注入性材料から選ばれる一つ以上で形成することが好ましい。なお、第1の層121は発光材料を有してもよい。また、第2の層122は、光増感酸化還元剤及び基質の混合比により正孔輸送・正孔注入層として機能する。   Here, a second layer 122 formed of a light-emitting material 104 and a first conductive layer 101 functioning as an anode are formed of a substrate 105 and a photosensitized redox agent 106a. 1 layer 121 is provided. Therefore, the first layer 121 preferably functions as a hole transport / injection layer, and the second layer preferably functions as an electron transport / injection layer. Therefore, here, the light-emitting material 104 is preferably formed using one or more materials selected from the electron-transporting materials and the electron-injecting materials described in Embodiment 3. Note that the first layer 121 may include a light-emitting material. The second layer 122 functions as a hole transport / hole injection layer depending on the mixing ratio of the photosensitized redox agent and the substrate.

なお、図7(A)に示すように第1の導電層101及び第1の層121の間に正孔注入層115を設けてもよい。正孔注入層115は、上記した正孔注入性材料を適宜用いて形成することができる。   Note that a hole-injection layer 115 may be provided between the first conductive layer 101 and the first layer 121 as illustrated in FIG. The hole injection layer 115 can be formed using the above-described hole injection material as appropriate.

さらには、図7(B)に示すように、第1の導電層101及び第1の層121の間に正孔注入層115を設けると共に、第2の導電層103と第2の層122の間に、電子輸送層123及び電子注入層113を設けてもよい。電子注入層113は、上記した電子注入性材料を適宜用いて形成することができる。電子輸送層123は上記した電子輸送材料を用いて形成することができる。   Further, as shown in FIG. 7B, a hole injection layer 115 is provided between the first conductive layer 101 and the first layer 121, and the second conductive layer 103 and the second layer 122 are provided. An electron transport layer 123 and an electron injection layer 113 may be provided therebetween. The electron injection layer 113 can be formed using the above-described electron injecting material as appropriate. The electron transport layer 123 can be formed using the electron transport material described above.

書込み方法及び読出し方法は、図4(A)〜(C)に示す記憶素子と同様である。具体的には、図6(A)及び図7(A)に示すように、第1の導電層101、第2の導電層103に電圧を印加し、両導電層間に電位差を生じさせると、第2の層122において正孔と電子が再結合する。該再結合エネルギーを第1の層121の光増感酸化還元剤106aに移動することにより、図6(B)及び図7(B)に示すように、光増感酸化還元剤が励起状態106bとなる。次に、励起状態106bの光増感酸化還元剤の励起エネルギーにより基質105の反応が促進し、図6(C)及び図7(C)に示すように、生成物107が生成される。   A writing method and a reading method are the same as those of the memory element illustrated in FIGS. Specifically, as shown in FIGS. 6A and 7A, when a voltage is applied to the first conductive layer 101 and the second conductive layer 103 to generate a potential difference between the two conductive layers, Holes and electrons recombine in the second layer 122. By transferring the recombination energy to the photosensitized redox agent 106a of the first layer 121, as shown in FIGS. 6B and 7B, the photosensitized redox agent is in an excited state 106b. It becomes. Next, the reaction of the substrate 105 is accelerated by the excitation energy of the photosensitized redox agent in the excited state 106b, and a product 107 is generated as shown in FIGS. 6C and 7C.

基質の生成物107は、基質105と比較して導電率が異なる。このため、第1の導電層101及び第2の導電層103に電圧を印加し、生成物107が生成されることにより、実施の形態1と同様に、記憶素子の電気抵抗が変化する。代表的には、絶縁化をもたらす抵抗の増加、抵抗の減少などが挙げられる。即ち、第1の導電層101及び第2の導電層103の電圧印加による電気抵抗の変化によりデータを書込むことが可能である。   The substrate product 107 has a different conductivity than the substrate 105. Therefore, by applying a voltage to the first conductive layer 101 and the second conductive layer 103 to generate the product 107, the electrical resistance of the memory element changes as in Embodiment Mode 1. Typically, an increase in resistance that causes insulation, a decrease in resistance, and the like can be given. That is, data can be written by a change in electrical resistance due to voltage application to the first conductive layer 101 and the second conductive layer 103.

なお、記憶素子のデータを読出す場合は、書込み前の記憶素子の電気抵抗と書込み後の記憶素子の電気抵抗の差を読み取ることで、データを読出すことが可能である。   Note that in the case of reading data from a memory element, data can be read by reading a difference between an electric resistance of the memory element before writing and an electric resistance of the memory element after writing.

また、図8に示すように、第1の導電層101と、第1の導電層に接する正孔注入層115と、正孔注入層115に接する第1の層121と、第1の層121に接する第2の層124と、第2の層124に接する第3の層125と、第3の層に接する電子注入層113と、電子注入層113に接する第2の導電層103で形成されてもよい。ここで、第1の層121は、基質105及び光増感酸化還元剤106a形成される層であり、ここでは正孔輸送・正孔注入層として機能する。第2の層124は、発光性を有する材料104で形成される層である。第3の層125は、基質105及び光増感酸化還元剤106aで形成される層であり、ここでは電子輸送・電子注入層として機能する。   In addition, as illustrated in FIG. 8, the first conductive layer 101, the hole injection layer 115 in contact with the first conductive layer, the first layer 121 in contact with the hole injection layer 115, and the first layer 121 The second layer 124 in contact with the second layer 124, the third layer 125 in contact with the second layer 124, the electron injection layer 113 in contact with the third layer, and the second conductive layer 103 in contact with the electron injection layer 113. May be. Here, the first layer 121 is a layer on which the substrate 105 and the photosensitized redox agent 106a are formed, and functions as a hole transport / hole injection layer here. The second layer 124 is a layer formed using the light-emitting material 104. The third layer 125 is a layer formed of the substrate 105 and the photosensitized redox agent 106a, and functions as an electron transport / electron injection layer here.

本実施の形態のように発光性を有する材料で形成される層と、基質及び光増感酸化還元剤を有する層とを積層させることにより、基質及び光増感酸化還元剤を有する層で再結合せず通過してしまう正孔又は電子を、発光性を有する材料で形成される層において再結合させることが可能である。このため、再結合確率を高めることが可能であり、この結果記憶素子の書込みを行いやすくすることが可能である。   By laminating a layer formed of a material having a light-emitting property as in this embodiment and a layer having a substrate and a photosensitized redox agent, the layer having the substrate and the photosensitized redox agent can be used again. Holes or electrons that pass through without being bonded can be recombined in a layer formed using a light-emitting material. For this reason, it is possible to increase the recombination probability, and as a result, it is possible to facilitate writing to the storage element.

(実施の形態5)
本実施の形態では、発光性を有する材料で形成される有機化合物を含む層を有する発光素子部と、光増感酸化還元剤及び基質で形成される有機化合物を含む層を有する記憶素子部とを共通電極である透光性を有する導電層で接続させた記憶素子について、図10、11を用いて説明する。本実施の形態においては、発光素子部の電極の一方と記憶素子部の電極の一方を共通電極とすると共に、透光性を有する材料で形成することで、発光素子で発光した光を記憶素子の光増感酸化還元剤に照射して、光増感酸化還元剤を励起状態にすることができる。
(Embodiment 5)
In this embodiment mode, a light-emitting element portion having a layer containing an organic compound formed of a light-emitting material, and a memory element portion having a layer containing an organic compound formed of a photosensitized redox agent and a substrate, Will be described with reference to FIGS. 10 and 11. FIG. In this embodiment mode, one of the electrodes of the light-emitting element portion and one of the electrodes of the memory element portion is used as a common electrode and is formed using a light-transmitting material so that light emitted from the light-emitting element is stored in the memory element. This photosensitized redox agent can be irradiated to bring the photosensitized redox agent into an excited state.

本実施の形態の記憶素子は、第1の導電層101と、第1の導電層に接する第1の層142と、第1の層142に接する透光性を有する導電層141と、透光性を有する導電層141に接する第2の層143と、第2の層143に接する第2の導電層103で形成される。ここで、第1の導電層101と、第1の導電層に接する第1の層142と、第1の層142に接する透光性を有する導電層141とは、発光素子部として機能し、透光性を有する導電層141と、透光性を有する導電層141に接する第2の層143と、第2の層143に接する第2の導電層103とは記憶素子部として機能する。 The memory element in this embodiment includes a first conductive layer 101, a first layer 142 in contact with the first conductive layer, a light-transmitting conductive layer 141 in contact with the first layer 142, The second layer 143 in contact with the conductive layer 141 having the property and the second conductive layer 103 in contact with the second layer 143 are formed. Here, the first conductive layer 101, the first layer 142 in contact with the first conductive layer, and the light-transmitting conductive layer 141 in contact with the first layer 142 function as a light-emitting element portion. The light-transmitting conductive layer 141, the second layer 143 in contact with the light-transmitting conductive layer 141, and the second conductive layer 103 in contact with the second layer 143 function as a memory element portion.

発光素子部の第1の層142は、発光性を有する材料104で形成される層であり、具体的には正孔注入層142a、正孔輸送層142b、発光層142c、電子輸送層142d、電子注入層142eで形成されることが好ましい。このような構造をとることにより、第1の導電層101乃至第2の導電層103に電圧を印加したときに、発光層142cで電子及び正孔の再結合が生じする。   The first layer 142 of the light-emitting element portion is a layer formed of the light-emitting material 104. Specifically, the hole injection layer 142a, the hole transport layer 142b, the light-emitting layer 142c, the electron transport layer 142d, It is preferable to form the electron injection layer 142e. With such a structure, when a voltage is applied to the first conductive layer 101 to the second conductive layer 103, recombination of electrons and holes occurs in the light-emitting layer 142c.

第2の層143は基質105及び光増感酸化還元剤106aで形成される層である。   The second layer 143 is a layer formed of the substrate 105 and the photosensitized redox agent 106a.

透光性を有する導電層141は、ITO、または珪素を含有したインジウム錫酸化物、2〜20%の酸化亜鉛(ZnO)を含む酸化インジウム等を適宜用いて形成する。また、膜厚の薄く光を透過することが可能な(代表的には、1nm〜10nm)チタン、モリブデン、タングステン、ニッケル、金、白金、銀、アルミニウム、リチウム、マグネシウム、カルシウム、バリウム、およびそれらの合金等を用いて形成される。   The light-transmitting conductive layer 141 is formed using ITO, indium tin oxide containing silicon, indium oxide containing 2 to 20% zinc oxide (ZnO), or the like as appropriate. Further, titanium, molybdenum, tungsten, nickel, gold, platinum, silver, aluminum, lithium, magnesium, calcium, barium, and the like are thin and capable of transmitting light (typically 1 nm to 10 nm). It is formed using an alloy or the like.

次に、本実施の形態の記憶素子のデータ書込みに関して説明する。図10(A)に示すように、第1の導電層101及び透光性を有する導電層141に電圧を印加し、両導電層間に電位差を生じさせると、第1の層142において正孔と電子が再結合し、発光性を有する材料104が発光し、光エネルギー100cが生じる。   Next, data writing in the memory element of this embodiment will be described. As shown in FIG. 10A, when a voltage is applied to the first conductive layer 101 and the light-transmitting conductive layer 141 to generate a potential difference between the two conductive layers, holes and Electrons recombine, and the light-emitting material 104 emits light, generating light energy 100c.

発光性を有する材料104から発光された光が第2の層143の光増感酸化還元剤106aに照射されると、図10(B)に示すように、当該光エネルギーにより光増感酸化還元剤106aは励起状態106bとなる。   When light emitted from the light-emitting material 104 is irradiated onto the photosensitized redox agent 106a of the second layer 143, as shown in FIG. 10B, photosensitized redox is performed by the light energy. The agent 106a is in an excited state 106b.

次に、106bの光増感酸化還元剤の励起エネルギーに100aより基質105の反応が促進し、図10(C)に示すように、生成物107が生成される。   Next, the reaction of the substrate 105 is accelerated from 100a to the excitation energy of the photosensitized redox agent 106b, and as shown in FIG. 10C, a product 107 is generated.

基質の生成物107は、基質105と比較して導電率が異なる。このため、第1の導電層101及び第2の導電層103に電圧を印加し、生成物107が生成されることにより、実施の形態1と同様に、記憶素子の電気抵抗が変化する。代表的には、絶縁化をもたらす抵抗の増加、抵抗の減少などが挙げられる。以上のことから、第1の導電層101、透光性を有する導電層141、及び第2の導電層103の電圧印加による電気抵抗の変化によりデータを書込むことが可能である。   The substrate product 107 has a different conductivity than the substrate 105. Therefore, by applying a voltage to the first conductive layer 101 and the second conductive layer 103 to generate the product 107, the electrical resistance of the memory element changes as in Embodiment Mode 1. Typically, an increase in resistance that causes insulation, a decrease in resistance, and the like can be given. As described above, data can be written by a change in electrical resistance due to voltage application of the first conductive layer 101, the light-transmitting conductive layer 141, and the second conductive layer 103.

なお、記憶素子のデータを読出す場合は、書込み前の記憶素子の電気抵抗と書込み後の記憶素子の電気抵抗の差を読み取ることで、データを読出すことが可能である。   Note that in the case of reading data from a memory element, data can be read by reading a difference between an electric resistance of the memory element before writing and an electric resistance of the memory element after writing.

また、図11(A)に示すように、記憶素子は、第1の導電層101と、第1の導電層に接する第1の層144と、第1の層144に接する透光性を有する導電層141と、透光性を有する導電層141に接する第2の層145と、第2の層145に接する第2の導電層103で形成されてもよい。 11A, the memory element has a first conductive layer 101, a first layer 144 in contact with the first conductive layer, and a light-transmitting property in contact with the first layer 144. The conductive layer 141, the second layer 145 in contact with the light-transmitting conductive layer 141, and the second conductive layer 103 in contact with the second layer 145 may be used.

ここで、第1の導電層101と、第1の導電層に接する第1の層144と、第1の層144に接する透光性を有する導電層141とは、記憶素子部として機能し、透光性を有する導電層141と、透光性を有する導電層141に接する第2の層145と、第2の層145に接する第2の導電層103とは発光素子部として機能する。また、第2の導電層103、及び透光性を有する導電層141にのみ電圧を印加すればよい。 Here, the first conductive layer 101, the first layer 144 in contact with the first conductive layer, and the light-transmitting conductive layer 141 in contact with the first layer 144 function as a memory element portion. The light-transmitting conductive layer 141, the second layer 145 in contact with the light-transmitting conductive layer 141, and the second conductive layer 103 in contact with the second layer 145 function as a light-emitting element portion. Further, voltage need only be applied to the second conductive layer 103 and the light-transmitting conductive layer 141.

第1の層144は基質105及び光増感酸化還元剤106aで形成される層である。   The first layer 144 is a layer formed of the substrate 105 and the photosensitized redox agent 106a.

発光素子の一部である第1の層145は、発光性を有する材料104で形成される層であり、具体的には正孔注入層145a、正孔輸送層145b、発光層145c、電子輸送層145d、電子注入層145eで形成されることが好ましい。このような構造をとることにより、第1の導電層乃至第2の導電層に電圧を印加したときに、発光層145cで電子及び正孔の再結合が生じする。   The first layer 145 which is a part of the light-emitting element is a layer formed of the light-emitting material 104, specifically, a hole injection layer 145a, a hole transport layer 145b, a light-emitting layer 145c, and an electron transport. The layer 145d and the electron injection layer 145e are preferably formed. With such a structure, when a voltage is applied to the first conductive layer or the second conductive layer, recombination of electrons and holes occurs in the light-emitting layer 145c.

書込み方法及び読出し方法は、図10(A)〜(C)に示す記憶素子と同様である。具体的には、図11(A)に示すように、第1の導電層101、透光性を有する導電層141、及び第2の導電層103に電圧を印加し、両導電層間に電位差を生じさせると、第2の層145において正孔と電子が再結合し、発光性を有する材料104が発光し、光エネルギー100cが生じる。   A writing method and a reading method are the same as those of the memory element illustrated in FIGS. Specifically, as illustrated in FIG. 11A, voltage is applied to the first conductive layer 101, the light-transmitting conductive layer 141, and the second conductive layer 103, and a potential difference is generated between the two conductive layers. When generated, holes and electrons are recombined in the second layer 145, the light-emitting material 104 emits light, and light energy 100c is generated.

発光性を有する材料104から発光された光が第1の層144の光増感酸化還元剤106aに照射されると、図11(B)に示すように、当該光エネルギーにより光増感酸化還元剤106aは励起状態106bとなる。   When light emitted from the light-emitting material 104 is irradiated to the photosensitized redox agent 106a of the first layer 144, as shown in FIG. 11B, photosensitized redox is performed by the light energy. The agent 106a is in an excited state 106b.

次に、106bの光増感酸化還元剤の励起エネルギー100aにより基質105の反応が促進し、図11(C)に示すように、生成物107が生成される。   Next, the reaction of the substrate 105 is promoted by the excitation energy 100a of the photosensitized redox agent 106b, and as shown in FIG. 11C, a product 107 is generated.

基質の生成物107は、基質105と比較して導電率が異なる。このため、第1の導電層101及び第2の導電層103に電圧を印加し、生成物107が生成されることにより、実施の形態1と同様に、記憶素子の電気抵抗が変化する。代表的には、絶縁化をもたらす抵抗の増加、抵抗の減少などが挙げられる。以上のことから、第1の導電層101、透光性を有する導電層141、及び第2の導電層103の電圧印加による電気抵抗の変化によりデータを書込むことが可能である。   The substrate product 107 has a different conductivity than the substrate 105. Therefore, by applying a voltage to the first conductive layer 101 and the second conductive layer 103 to generate the product 107, the electrical resistance of the memory element changes as in Embodiment Mode 1. Typically, an increase in resistance that causes insulation, a decrease in resistance, and the like can be given. As described above, data can be written by a change in electrical resistance due to voltage application of the first conductive layer 101, the light-transmitting conductive layer 141, and the second conductive layer 103.

なお、記憶素子のデータを読出す場合は、書込み前の記憶素子の電気抵抗と書込み後の記憶素子の電気抵抗の差を読み取ることで、データを読出すことが可能である。   Note that in the case of reading data from a memory element, data can be read by reading a difference between an electric resistance of the memory element before writing and an electric resistance of the memory element after writing.

本実施の形態の記憶素子は、発光性を有する材料で形成される有機化合物を含む層を有する発光素子部と、光増感酸化還元剤及び基質で形成される有機化合物を含む層を有する記憶素子部とが共通電極である透光性を有する導電層で接続されている。このため、発光素子部及び記憶素子部それぞれに電圧を印加することができる。ここでは、発光素子部において発光するだけの電圧を印加すればよいため、正孔及び電子が再結合するときに発生するエネルギーを生じやすくすることができる。また、発光素子部において、光増感酸化還元剤及び基質を含まない。このことから、実施の形態4と比較して低電圧で記憶素子にデータの書込みを行うことが可能である。さらには、外部に書込みを行うための光照射装置を設けなくとも、記憶素子自体で発光し、当該発光を用いてデータを書込むことが可能であるため、記憶装置及び半導体装置の小型化及び高集積化が可能である。   The memory element in this embodiment includes a light-emitting element portion including a layer containing an organic compound formed using a light-emitting material and a layer including an organic compound formed using a photosensitized redox agent and a substrate. The element portion is connected with a light-transmitting conductive layer which is a common electrode. Therefore, a voltage can be applied to each of the light emitting element portion and the memory element portion. Here, since it is sufficient to apply a voltage sufficient to emit light in the light emitting element portion, energy generated when holes and electrons recombine can be easily generated. Further, the light emitting element part does not contain a photosensitized redox agent and a substrate. Thus, data can be written to the memory element with a lower voltage than in the fourth embodiment. Furthermore, since it is possible to emit light by the memory element itself and write data using the light emission without providing a light irradiation device for writing to the outside, the memory device and the semiconductor device can be downsized and High integration is possible.

(実施の形態6)
本実施の形態では、実施の形態5の図10に示す基質105及び光増感酸化還元剤106aで形成される第2の層143、ならびに実施の形態5の図11に示す基質105及び光増感酸化還元剤106aで形成される第1の層144について説明する。
(Embodiment 6)
In the present embodiment, the second layer 143 formed of the substrate 105 and the photosensitized redox agent 106a shown in FIG. 10 of Embodiment 5 and the substrate 105 and the photosensitizer shown in FIG. 11 of Embodiment 5 are used. The first layer 144 formed of the oxidation / reduction agent 106a will be described.

本実施の形態の記憶素子は、第1の導電層101と、第1の導電層101に接する第1の層142と、第1の層142に接する透光性を有する導電層141と、透光性を有する導電層141に接する第2の層146と、第2の層146に接する第2の導電層103で形成される。ここで、第1の層142は、発光性を有する材料104で形成される層であり、第2の層143は基質105、光増感酸化還元剤106a、及び発光性を有する材料147で形成される層である。   The memory element of this embodiment includes a first conductive layer 101, a first layer 142 in contact with the first conductive layer 101, a light-transmitting conductive layer 141 in contact with the first layer 142, A second layer 146 in contact with the light-conductive conductive layer 141 and a second conductive layer 103 in contact with the second layer 146 are formed. Here, the first layer 142 is a layer formed of the light-emitting material 104, and the second layer 143 is formed of the substrate 105, the photosensitized redox agent 106a, and the light-emitting material 147. Is the layer to be played.

第1の層142は、発光性を有する材料104で形成される層であり、図12と同様の構成を有する。   The first layer 142 is a layer formed of the light-emitting material 104 and has a structure similar to that in FIG.

次に、本実施の形態の記憶素子のデータ書込みに関して説明する。図12(A)に示すように、第1の導電層101、透光性を有する導電層141、及び第2の導電層103に電圧を印加し、第1の導電層101及び透光性を有する導電層141の間、並びに透光性を有する導電層141及び第2の導電層103に電位差を生じさせると、第1の層142の発光性を有する材料104において正孔と電子が再結合し、発光性を有する材料104が発光すると共に、第2の層146の発光性を有する材料147においても正孔と電子が再結合し発光し、光エネルギー100cを発生する。   Next, data writing in the memory element of this embodiment will be described. As shown in FIG. 12A, voltage is applied to the first conductive layer 101, the light-transmitting conductive layer 141, and the second conductive layer 103, so that the first conductive layer 101 and the light-transmitting property are changed. When a potential difference is generated between the conductive layers 141 and the light-transmitting conductive layer 141 and the second conductive layer 103, holes and electrons are recombined in the light-emitting material 104 of the first layer 142. In addition, the light-emitting material 104 emits light, and also in the light-emitting material 147 of the second layer 146, holes and electrons are recombined to emit light, generating light energy 100c.

発光性を有する材料104、147から発光された光が第2の層146の光増感酸化還元剤106aに照射されると、図12(B)に示すように、当該光エネルギーにより光増感酸化還元剤106aは励起状態106bとなり、励起エネルギー100aを有する。なお、発光性を有する材料147と光増感酸化還元剤106aとが接する場合、発光性を有する材料147が発光しなくとも再結合エネルギーは光増感酸化還元剤106aへ移動する。   When light emitted from the light-emitting materials 104 and 147 is irradiated onto the photosensitized redox agent 106a of the second layer 146, as shown in FIG. The redox agent 106a is in an excited state 106b and has an excitation energy 100a. Note that in the case where the light-emitting material 147 and the photosensitized redox agent 106a are in contact with each other, the recombination energy is transferred to the photosensitized redox agent 106a even if the light-emitting material 147 does not emit light.

次に、励起状態106bの光増感酸化還元剤の励起エネルギー100aにより基質105の反応が促進し、図12(C)に示すように、生成物107が生成される。   Next, the reaction of the substrate 105 is promoted by the excitation energy 100a of the photosensitized redox agent in the excited state 106b, and a product 107 is generated as shown in FIG.

基質の生成物107は、基質105と比較して導電率が異なる。このため、第1の導電層及び第2の導電層に電圧を印加し、生成物107が生成されることにより、実施の形態1と同様に、記憶素子の電気抵抗が変化する。代表的には、絶縁化をもたらす抵抗の増加、抵抗の減少などが挙げられる。以上のことから、第1の導電層101、透光性を有する導電層141、及び第2の導電層103の電圧印加による電気抵抗の変化によりデータを書込むことが可能である。   The substrate product 107 has a different conductivity than the substrate 105. Therefore, voltage is applied to the first conductive layer and the second conductive layer, and the product 107 is generated, so that the electrical resistance of the memory element changes as in the first embodiment. Typically, an increase in resistance that causes insulation, a decrease in resistance, and the like can be given. As described above, data can be written by a change in electrical resistance due to voltage application of the first conductive layer 101, the light-transmitting conductive layer 141, and the second conductive layer 103.

なお、記憶素子のデータを読出す場合は、各記憶素子の電気抵抗の差を読み取ることで、データを読み取ることが可能である。   Note that when data in a memory element is read, the data can be read by reading a difference in electric resistance between the memory elements.

また、図13(A)に示すように、第1の導電層101と、第1の導電層101に接する第1の層148と、第1の層148に接する透光性を有する導電層141と、透光性を有する導電層141に接する第2の層145と、第2の層145に接する第2の導電層103で形成されてもよい。ここで、第1の層148は、基質105、光増感酸化還元剤106a、及び発光性を有する材料149で形成される層である。また、第2の層145は、発光性を有する材料104で形成される層である。   13A, the first conductive layer 101, the first layer 148 in contact with the first conductive layer 101, and the light-transmitting conductive layer 141 in contact with the first layer 148 are used. And the second layer 145 in contact with the light-transmitting conductive layer 141 and the second conductive layer 103 in contact with the second layer 145. Here, the first layer 148 is a layer formed of the substrate 105, the photosensitized redox agent 106a, and the light-emitting material 149. Further, the second layer 145 is a layer formed using the light-emitting material 104.

書込み方法及び読出し方法は、図12(A)〜(C)に示す記憶素子と同様である。具体的には、図13(A)に示すように、第1の導電層101、透光性を有する導電層141、及び第2の導電層103に電圧を印加し、第1の導電層101及び透光性を有する導電層141の間、並びに透光性を有する導電層141及び第2の導電層103に電位差を生じさせると、第2の層145の発光性を有する材料104において正孔と電子が再結合し、発光性を有する材料104が発光すると共に、第1の層148の発光性を有する材料147においても正孔と電子が再結合し発光し、光エネルギー100cが発生する。   A writing method and a reading method are the same as those of the memory element illustrated in FIGS. Specifically, a voltage is applied to the first conductive layer 101, the light-transmitting conductive layer 141, and the second conductive layer 103 as illustrated in FIG. When a potential difference is generated between the light-transmitting conductive layer 141 and the light-transmitting conductive layer 141 and the second conductive layer 103, holes in the light-emitting material 104 of the second layer 145 are formed. The electrons 104 recombine and the light-emitting material 104 emits light, and the light-emitting material 147 of the first layer 148 also recombines holes and electrons to emit light, generating light energy 100c.

発光性を有する材料104、147から発光された光が第1の層148の光増感酸化還元剤106aに照射されると、図13(B)に示すように、当該光エネルギー100cにより光増感酸化還元剤106aは励起状態106bとなり、励起エネルギー100aを有する。なお、発光性を有する材料147と光増感酸化還元剤106aとが接する場合、発光性を有する材料147が発光しなくとも再結合エネルギーは光増感酸化還元剤106aへ移動する。   When light emitted from the light-emitting materials 104 and 147 is applied to the photosensitized oxidation / reduction agent 106a of the first layer 148, as shown in FIG. The redox agent 106a is in an excited state 106b and has an excitation energy 100a. Note that in the case where the light-emitting material 147 and the photosensitized redox agent 106a are in contact with each other, the recombination energy is transferred to the photosensitized redox agent 106a even if the light-emitting material 147 does not emit light.

次に、励起状態106bの光増感酸化還元剤の励起エネルギーにより基質105の反応が促進し、図13(C)に示すように、生成物107が生成される。   Next, the reaction of the substrate 105 is accelerated by the excitation energy of the photosensitized redox agent in the excited state 106b, and a product 107 is generated as shown in FIG.

基質の生成物107は、基質105と比較して導電率が異なる。このため、第1の導電層及び第2の導電層に電圧を印加し、生成物107が生成されることにより、実施の形態1と同様に、記憶素子の電気抵抗が変化する。代表的には、絶縁化をもたらす抵抗の増加、抵抗の減少などが挙げられる。以上のことから、第1の導電層101、透光性を有する導電層141、及び第2の導電層103の電圧印加による電気抵抗の変化によりデータを書込むことが可能である。   The substrate product 107 has a different conductivity than the substrate 105. Therefore, voltage is applied to the first conductive layer and the second conductive layer, and the product 107 is generated, so that the electrical resistance of the memory element changes as in the first embodiment. Typically, an increase in resistance that causes insulation, a decrease in resistance, and the like can be given. As described above, data can be written by a change in electrical resistance due to voltage application of the first conductive layer 101, the light-transmitting conductive layer 141, and the second conductive layer 103.

なお、記憶素子のデータを読出す場合は、各記憶素子の電気抵抗の差を読み取ることで、データを読み取ることが可能である。   Note that when data in a memory element is read, the data can be read by reading a difference in electric resistance between the memory elements.

本実施の形態の記憶素子は、発光性を有する材料で形成される有機化合物を含む層を有する発光素子部と、光増感酸化還元剤及び基質で形成される有機化合物を含む層を有する記憶素子部とが共通電極である透光性を有する導電層で接続されている。また、記憶素子部の基質及び光増感酸化還元剤で形成される層にも発光性を有する材料を有し、当該層においても発光性を有する材料で再結合により生じた再結合エネルギーは光増感酸化還元剤106aへ移動する。このため、より多くの再結合エネルギーで光増感酸化還元剤を励起御状態にすることが可能であり、この結果低電圧でデータの書込みが可能であると共に、書込み成功率を高めることが可能である。さらには、外部に書込みを行うための光照射装置を設けなくとも、記憶素子自体で発光し、当該発光を用いてデータを書込むことが可能であるため、記憶装置及び半導体装置の小型化及び高集積化が可能である。   The memory element in this embodiment includes a light-emitting element portion including a layer containing an organic compound formed using a light-emitting material and a layer including an organic compound formed using a photosensitized redox agent and a substrate. The element portion is connected with a light-transmitting conductive layer which is a common electrode. In addition, the layer formed of the substrate of the memory element portion and the layer formed of the photosensitized redox agent also has a material having a light-emitting property, and the recombination energy generated by recombination in the layer having the light-emitting property is also light. Move to sensitized redox agent 106a. Therefore, it is possible to bring the photosensitized redox agent into an excited state with more recombination energy. As a result, data can be written at a low voltage and the writing success rate can be increased. It is. Furthermore, since it is possible to emit light by the memory element itself and write data using the light emission without providing a light irradiation device for writing to the outside, the memory device and the semiconductor device can be downsized and High integration is possible.

(実施の形態7)
実施の形態1乃至6に示す記憶素子において、第1の導電層と有機化合物を含む層との間に、無機化合物及び有機化合物で形成される電荷輸送層を設けてもよい。また、第2の導電層と有機化合物を含む層との間に無機化合物及び有機化合物で形成される電荷輸送層を設けてもよい。更には、第1の導電層と有機化合物を含む層との間、及び第2の導電層と有機化合物を含む層との間それぞれに、無機化合物及び有機化合物で形成される電荷輸送層を設けてもよい。なお、ここでは実施の形態1を用いて説明するが適宜実施の形態2乃至実施の形態6に適応することが可能である。
(Embodiment 7)
In the memory element described in any of Embodiments 1 to 6, a charge transport layer formed of an inorganic compound and an organic compound may be provided between the first conductive layer and the layer containing an organic compound. Further, a charge transport layer formed of an inorganic compound and an organic compound may be provided between the second conductive layer and the layer containing an organic compound. Furthermore, a charge transport layer formed of an inorganic compound and an organic compound is provided between the first conductive layer and the layer containing an organic compound, and between the second conductive layer and the layer containing an organic compound. May be. Note that although description is made here with use of Embodiment 1, the present invention can be appropriately applied to Embodiments 2 to 6.

図9(A)に示す記憶素子は、陽極として働く第1の導電層101と有機化合物を含む層102との間に、正孔輸送層151を有する。正孔輸送層151は、有機化合物と、有機化合物に対して電子受容性を有する無機化合物とを含む構成である。有機化合物に電子受容性を有する無機化合物を混入させることで、有機化合物に多くの正孔が発生し、極めて優れた正孔注入性・輸送性を示す。   The memory element illustrated in FIG. 9A includes a hole-transport layer 151 between the first conductive layer 101 serving as an anode and the layer 102 containing an organic compound. The hole transport layer 151 includes an organic compound and an inorganic compound having an electron accepting property with respect to the organic compound. By mixing an organic compound with an electron-accepting inorganic compound, many holes are generated in the organic compound, and extremely excellent hole injection / transport properties are exhibited.

有機化合物には正孔が発生するため、有機化合物としては上記した正孔輸送性の有機化合物を適宜用いて形成する。また、無機化合物としては、有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第4族乃至第12族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第4族乃至第8族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。 Since holes are generated in the organic compound, the organic compound is formed using the above-described hole-transporting organic compound as appropriate. The inorganic compound may be anything as long as it can easily receive electrons from the organic compound, and various metal oxides or metal nitrides can be used. Such transition metal oxides are preferable because they easily exhibit electron accepting properties. Specific examples include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Among the metal oxides described above, any of the transition metal oxides in Groups 4 to 8 of the periodic table has a high electron accepting property and is a preferred group. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.

図9(B)に示す記憶素子は、陰極として働く第2の導電層103と有機化合物を含む層102との間に、電子輸送層152を有する。電子輸送層152は、有機化合物と、有機化合物に対して電子供与性を有する無機化合物とを含む構成である。有機化合物に電子供与性を有する無機化合物を混入させることで、有機化合物に多くの電子が発生し、極めて優れた電子注入性・輸送性を示す。   The memory element illustrated in FIG. 9B includes an electron-transport layer 152 between the second conductive layer 103 serving as a cathode and the layer 102 containing an organic compound. The electron transport layer 152 includes an organic compound and an inorganic compound having an electron donating property with respect to the organic compound. By mixing an organic compound with an inorganic compound having an electron donating property, a large number of electrons are generated in the organic compound, and extremely excellent electron injecting / transporting properties are exhibited.

有機化合物には電子が発生するため、有機化合物としては上記した電子輸送性の有機化合物を適宜用いて形成する。また、無機化合物としては、有機化合物から電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。 Since electrons are generated in the organic compound, the organic compound is formed using the above-described electron-transporting organic compound as appropriate. The inorganic compound may be anything as long as it easily gives electrons from an organic compound, and various metal oxides or metal nitrides can be used. Alkali metal oxides, alkaline earth metal oxides can be used. Rare earth metal oxides, alkali metal nitrides, alkaline earth metal nitrides, and rare earth metal nitrides are preferred because they easily exhibit electron donating properties. Specific examples include lithium oxide, strontium oxide, barium oxide, erbium oxide, lithium nitride, magnesium nitride, calcium nitride, yttrium nitride, and lanthanum nitride. In particular, lithium oxide, barium oxide, lithium nitride, magnesium nitride, and calcium nitride are preferable because they can be vacuum-deposited and are easy to handle.

図9(C)に示す記憶素子は、陽極として働く第1の導電層101と有機化合物を含む層102との間に、正孔輸送層151を有し、陰極として働く第2の導電層103と有機化合物を含む層102との間に、電子輸送層152を有する。   The memory element illustrated in FIG. 9C has a hole transport layer 151 between the first conductive layer 101 serving as an anode and the layer 102 containing an organic compound, and the second conductive layer 103 serving as a cathode. And the layer 102 containing an organic compound have an electron transport layer 152.

なお、正孔輸送層151と有機化合物を含む層102との間に更に、上記した正孔輸送性を有する有機化合物を用いて正孔輸送層を形成してもよい。また、電子輸送層152と有機化合物を含む層102との間に、上記した電子輸送性を有する有機化合物を用いて電子輸送層を形成してもよい。 Note that a hole transport layer may be formed between the hole transport layer 151 and the layer 102 containing an organic compound by using the above-described organic compound having a hole transport property. Further, an electron transport layer may be formed using the above-described organic compound having an electron transport property between the electron transport layer 152 and the layer 102 containing an organic compound.

以上のように、導電層及び有機化合物を含む層の間に、有機化合物及び無機化合物を用いて形成される電荷輸送層を設けることにより、記憶素子において優れた導電性をも得ることができる。このため、従来よりも低い電圧で電子及び正孔の再結合を行うことが可能であり、低消費電力でデータの書込みを行うことが可能である。   As described above, by providing a charge transport layer formed using an organic compound and an inorganic compound between a conductive layer and a layer containing an organic compound, excellent conductivity can be obtained in the memory element. Therefore, recombination of electrons and holes can be performed at a lower voltage than before, and data can be written with low power consumption.

(実施の形態8)
本実施の形態では、上記実施の形態の記憶素子を有する記憶装置の構成例に関して図面を用いて説明する。より具体的には、記憶装置の構成がパッシブマトリクス型の場合に関して示す。
(Embodiment 8)
In this embodiment, a structural example of a memory device including the memory element of the above embodiment will be described with reference to drawings. More specifically, the case where the structure of the memory device is a passive matrix type will be described.

図14(A)に示したのは本実施の形態の記憶装置の一構成例であり、メモリセル21がマトリクス状に設けられたメモリセルアレイ22、カラムデコーダ26aと読出し回路26bとセレクタ26cを有するビット線駆動回路26、ローデコーダ24aとレベルシフタ24bを有するワード線駆動回路24、書込み回路等を有し外部とのやりとりを行うインターフェイス23を有している。なお、ここで示す記憶装置16の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書込み回路をビット線駆動回路に設けてもよい。   FIG. 14A shows a configuration example of the memory device of this embodiment, which includes a memory cell array 22 in which memory cells 21 are provided in a matrix, a column decoder 26a, a read circuit 26b, and a selector 26c. It has a bit line drive circuit 26, a word line drive circuit 24 having a row decoder 24a and a level shifter 24b, an interface 23 having a write circuit and the like for performing exchanges with the outside. Note that the structure of the memory device 16 shown here is merely an example, and other circuits such as a sense amplifier, an output circuit, and a buffer may be included, and a write circuit may be provided in the bit line driver circuit.

メモリセル21は、ビット線Bx(1≦x≦m)を構成する第1の導電層と、ワード線Wy(1≦y≦n)を構成する第2の導電層と、有機化合物を含む層とを有する。有機化合物を含む層は、第1の導電層と第2の導電層の間に単層または積層で設けられている。   The memory cell 21 includes a first conductive layer constituting the bit line Bx (1 ≦ x ≦ m), a second conductive layer constituting the word line Wy (1 ≦ y ≦ n), and a layer containing an organic compound And have. The layer containing an organic compound is provided as a single layer or a stacked layer between the first conductive layer and the second conductive layer.

メモリセルアレイ22の上面構造と断面構造の一例に関して図15に示す。なお、図15(A)はメモリセルアレイ22の上面構造を示しており、図15(A)におけるA−B間の断面構造が図15(B)及び(C)に対応し、図15(A)におけるC−D間の断面構造が図15(D)に対応している。なお、図15(A)において保護膜として機能する絶縁層27は省略している。   An example of a top surface structure and a cross-sectional structure of the memory cell array 22 is shown in FIG. 15A shows the top structure of the memory cell array 22, and the cross-sectional structure between A and B in FIG. 15A corresponds to FIGS. 15B and 15C, and FIG. ) Corresponds to FIG. 15D. Note that the insulating layer 27 functioning as a protective film is omitted in FIG.

メモリセルアレイ22には、メモリセル21がマトリクス状に設けられている(図15(A)参照)。メモリセル21は、記憶素子80を有する(図15(B)参照。)。記憶素子80は、基板30上に、第1の方向に延びた第1の導電層31と、第1の導電層31を覆う有機化合物を含む層29と、第1の方向と90度に交差する第2の方向に延びた第2の導電層28とを有する。また、ここでは、第2の導電層28を覆うように、保護膜として機能する絶縁層27を設ける。 Memory cells 21 are provided in a matrix in the memory cell array 22 (see FIG. 15A). The memory cell 21 includes a memory element 80 (see FIG. 15B). The memory element 80 includes a first conductive layer 31 extending in the first direction on the substrate 30, a layer 29 containing an organic compound covering the first conductive layer 31, and the first direction intersecting with the first direction at 90 degrees. And a second conductive layer 28 extending in the second direction. Here, an insulating layer 27 that functions as a protective film is provided so as to cover the second conductive layer 28.

上記記憶素子80に対して実施の形態1乃至実施の形態7に示す記憶素子を適宜用いることができる。 The memory elements described in Embodiments 1 to 7 can be used as appropriate for the memory element 80.

また、上記記憶素子において、第1の導電層31を介して有機化合物を含む層29と反対側に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオード等である。ダイオードの代表例としては、PN接合ダイオード、PIN接合を有するダイオードやアバランシェダイオード等が挙げられる。また、他の構成のダイオードを用いてもよい。なお、第2の導電層を介して有機化合物を含む層と反対側に整流性を有する素子を設けてもよい。また、整流性を有する素子は、有機化合物を含む層29と第1の導電層31との間に設けてもよい。また、有機化合物を含む層29と第2の導電層28との間に整流性を有する素子を設けてもよい。このように、整流性がある素子を設けることにより、1つの方向にしか電流が流れないために、読み出し誤差が減少し、読出しマージンが向上する。   In the memory element, a rectifying element may be provided on the side opposite to the layer 29 containing an organic compound with the first conductive layer 31 interposed therebetween. The element having a rectifying property is a transistor, a diode, or the like in which a gate electrode and a drain electrode are connected. Typical examples of the diode include a PN junction diode, a diode having a PIN junction, an avalanche diode, and the like. Moreover, you may use the diode of another structure. Note that a rectifying element may be provided on the side opposite to the layer containing an organic compound through the second conductive layer. Further, the element having a rectifying property may be provided between the layer 29 containing an organic compound and the first conductive layer 31. Further, a rectifying element may be provided between the layer 29 containing an organic compound and the second conductive layer 28. As described above, by providing a rectifying element, current flows only in one direction, so that a read error is reduced and a read margin is improved.

また、絶縁性を有する基板上に薄膜トランジスタ(TFT)を設けてその上に記憶素子80を設けてもよいし、絶縁性を有する基板の代わりにSi等の半導体基板やSOI基板を用いて基板上に電界効果トランジスタ(FET)を形成しその上に記憶素子80を設けてもよい。また、単結晶半導体で形成されるトランジスタは微細加工が可能であるため、高集積化が可能であると共に、半導体装置の小型化が可能である。また、単結晶半導体で形成されるため、高速動作が可能である。なお、ここでは、記憶素子を薄膜トランジスタ上または電界効果トランジスタ上に形成する例を示したが、記憶素子と薄膜トランジスタまたは電界効果トランジスタを貼り合わせることによって設けてもよい。この場合、記憶素子部と薄膜トランジスタまたは電界効果トランジスタは、別工程で作製し、その後、導電性フィルム、異方性導電接着剤等を用いて貼り合わせることによって設けることができる。また、薄膜トランジスタまたは電界効果トランジスタの構成は、公知のものであればどのような構成を用いてもよい。   Further, a thin film transistor (TFT) may be provided over an insulating substrate and the memory element 80 may be provided thereover, or a semiconductor substrate such as Si or an SOI substrate may be used instead of the insulating substrate. Alternatively, a field effect transistor (FET) may be formed and a memory element 80 may be provided thereon. In addition, since a transistor formed using a single crystal semiconductor can be finely processed, high integration can be achieved and the semiconductor device can be miniaturized. In addition, since it is formed of a single crystal semiconductor, high-speed operation is possible. Note that although the example in which the memory element is formed over a thin film transistor or a field effect transistor is described here, the memory element may be provided by bonding the thin film transistor or the field effect transistor. In this case, the memory element portion and the thin film transistor or the field effect transistor can be provided by being manufactured in separate steps and then bonded together using a conductive film, an anisotropic conductive adhesive, or the like. Further, any configuration of the thin film transistor or the field effect transistor may be used as long as it is a known one.

また、隣接する各々の記憶素子間において横方向への電界の影響が懸念される場合は、各記憶素子に設けられた有機化合物を含む層を分離するため、各記憶素子に設けられた有機化合物を含む層の間に隔壁(絶縁層)を設けてもよい。つまり、各メモリセルごとに有機化合物を含む層を選択的に設けた構成としてもよい。   In addition, when there is a concern about the influence of the electric field in the lateral direction between adjacent memory elements, the organic compound provided in each memory element is separated to separate the layer containing the organic compound provided in each memory element. A partition wall (insulating layer) may be provided between the layers containing. That is, a structure in which a layer containing an organic compound is selectively provided for each memory cell may be employed.

また、第1の導電層31を覆って有機化合物を含む層29を設ける際に、第1の導電層31の段差により生じる有機化合物を含む層29の段切れや各メモリセル間における横方向への電界の影響を防止するために第1の導電層31間に隔壁(絶縁層)39を設けてもよい(図15(C))。なお、隔壁(絶縁層)39の断面において、隔壁(絶縁層)39の側面は、第1の導電層31の表面に対して10度以上60度未満、好ましくは25度以上45度以下の傾斜角度を有することが好ましい。さらには、湾曲していることが好ましい。その後、第1の導電層31および隔壁(絶縁層)39を覆うように絶縁層32、有機化合物を含む層29及び第2の導電層28を形成する。   Further, when the layer 29 containing an organic compound is provided so as to cover the first conductive layer 31, the step of the layer 29 containing the organic compound caused by the step of the first conductive layer 31 and the horizontal direction between the memory cells are performed. In order to prevent the influence of the electric field, a partition wall (insulating layer) 39 may be provided between the first conductive layers 31 (FIG. 15C). Note that in the cross section of the partition wall (insulating layer) 39, the side surface of the partition wall (insulating layer) 39 is inclined at an angle of 10 ° to less than 60 °, preferably 25 ° to 45 ° with respect to the surface of the first conductive layer 31. It is preferable to have an angle. Furthermore, it is preferable that it is curved. Thereafter, an insulating layer 32, a layer 29 containing an organic compound, and a second conductive layer 28 are formed so as to cover the first conductive layer 31 and the partition wall (insulating layer) 39.

また、隔壁(絶縁層)39の代わりに、基板30上に、第1の方向に延びた第1の導電層31の一部を覆う層間絶縁層40aと、層間絶縁層上に設けられた隔壁(絶縁層)40bを設けてもよい(図15(D))。 Further, instead of the partition wall (insulating layer) 39, an interlayer insulating layer 40a covering a part of the first conductive layer 31 extending in the first direction on the substrate 30, and a partition wall provided on the interlayer insulating layer (Insulating layer) 40b may be provided (FIG. 15D).

第1の導電層31の一部を覆う層間絶縁層40aは、各記憶素子80ごとに開口部を有する。また、隔壁(絶縁層)40bは層間絶縁層において開口部が形成されない領域に設けられる。また、隔壁(絶縁層)40bは、第2の導電層28と同様に第2の方向に伸びる。また、隔壁(絶縁層)40bは、層間絶縁層40a表面に対して95度以上135度以下の傾斜角度を有する。 The interlayer insulating layer 40 a covering a part of the first conductive layer 31 has an opening for each memory element 80. The partition (insulating layer) 40b is provided in a region where no opening is formed in the interlayer insulating layer. Further, the partition wall (insulating layer) 40 b extends in the second direction similarly to the second conductive layer 28. Further, the partition wall (insulating layer) 40b has an inclination angle of 95 ° to 135 ° with respect to the surface of the interlayer insulating layer 40a.

隔壁(絶縁層)40bはフォトリソグラフィ法に従い、未露光部分が残存するポジ型感光性樹脂を用い、パターンの下部がより多くエッチングされるように露光量または現像時間を調節することによって形成する。また、隔壁(絶縁層)40bの高さは、有機化合物を含む層29及び第2の導電層28の厚さより大きく設定する。この結果、基板30全面に有機化合物を含む層29及び第2の導電層28を基板30上に蒸着する工程のみで、電気的に独立した複数の領域に分離され、且つ第1の導電層31の第1の方向と交差する方向に伸長するストライプ状の有機化合物を含む層29及び第2の導電層28を形成することができる。このため、工程数を削減することが可能である。なお、隔壁(絶縁層)40b上にも有機化合物を含む層29a及び導電層28aが形成されるが、有機化合物を含む層29及び導電層28とは分断される。 The partition wall (insulating layer) 40b is formed by using a positive photosensitive resin in which an unexposed portion remains, and adjusting the exposure amount or the development time so that the lower part of the pattern is etched more in accordance with a photolithography method. The height of the partition wall (insulating layer) 40b is set to be larger than the thickness of the layer 29 containing the organic compound and the second conductive layer 28. As a result, the first conductive layer 31 is separated into a plurality of electrically independent regions only by the process of depositing the layer 29 containing the organic compound and the second conductive layer 28 on the entire surface of the substrate 30 on the substrate 30. A layer 29 containing a stripe-shaped organic compound and a second conductive layer 28 extending in a direction crossing the first direction can be formed. For this reason, the number of processes can be reduced. Note that the layer 29a and the conductive layer 28a containing an organic compound are also formed over the partition wall (insulating layer) 40b, but the layer 29 and the conductive layer 28 containing an organic compound are separated from each other.

次に、記憶装置にデータの書込みを行う際の動作について説明する。ここでは、電圧印加によりデータの書込みを行う場合について説明する(図14、図15参照)。   Next, an operation when data is written to the storage device will be described. Here, a case where data is written by voltage application will be described (see FIGS. 14 and 15).

電圧印加を加えることによりデータの書込みを行う場合、ローデコーダ24a、カラムデコーダ26a、セレクタ26cにより、1つのメモリセル21を選択し、その後、書込み回路を用いて、当該メモリセル21にデータを書込む(図14(A)参照)。メモリセルの第1の導電層31と第2の導電層28との間に電圧を印加すると、発光材料で形成される層が発光する。当該発光エネルギーにより有機化合物を含む層中の光増感酸化還元剤が励起状態となる。また、励起された光増感酸化還元剤によって基質が化学反応を起こし、化学生成物を生成する。この結果、記憶素子の電気抵抗が変化する。   When data is written by applying a voltage, one memory cell 21 is selected by the row decoder 24a, the column decoder 26a, and the selector 26c, and then the data is written to the memory cell 21 using a write circuit. (See FIG. 14A). When a voltage is applied between the first conductive layer 31 and the second conductive layer 28 of the memory cell, a layer formed of a light emitting material emits light. The photosensitized redox agent in the layer containing the organic compound is excited by the emission energy. In addition, the substrate undergoes a chemical reaction by the excited photosensitized redox agent to generate a chemical product. As a result, the electrical resistance of the memory element changes.

反応生成物を有する記憶素子は、書込み前の記憶素子と比較すると電気抵抗が変化する。このように、電圧印加により、2つの導電層間の電気抵抗の変化を利用してデータの書込みを行う。例えば、電圧印加していない有機化合物を含む層を「0」のデータとする場合、「1」のデータを書込む際は、所望の記憶素子の有機化合物を含む層に選択的に大きい電圧を印加して抵抗を変化させる。   The electric resistance of the memory element having the reaction product changes as compared with the memory element before writing. As described above, data is written by applying a change in electric resistance between two conductive layers by applying a voltage. For example, when a layer including an organic compound to which no voltage is applied is set to “0” data, a large voltage is selectively applied to the layer including the organic compound of a desired memory element when writing “1” data. Apply to change resistance.

続いて、有機メモリからデータの読み出しを行う際の動作について説明する(図14(B))。データの読み出しは、メモリセルを構成する第1の導電層と第2の導電層の間の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する第1の導電層と第2の導電層の間の実効的な電気抵抗(以下、単にメモリセルの電気抵抗と呼ぶ)が、読み出し電圧においてR0、データ「1」を有するメモリセルの電気抵抗を、読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<R0とする。ここでは、読み出し回路26bは、抵抗素子46とセンスアンプ47を含む構成とし、抵抗素子46は抵抗値Rrを有し、R1<Rr<R0であるとする。但し、読み出し回路26bの構成は上記構成に制約されず、どのような構成を有していてもよい。例えば、抵抗素子46の代わりにトランジスタ48を用いても良いし、センスアンプ47の代わりにクロックドインバータ49を用いることも可能である(図14(C))。クロックドインバータ49には、読み出しを行うときにHigh、行わないときにLowとなる、信号φ又は反転信号φが入力される。 Next, an operation when data is read from the organic memory will be described (FIG. 14B). In reading data, the electrical characteristics between the first conductive layer and the second conductive layer constituting the memory cell are different between the memory cell having data “0” and the memory cell having data “1”. Use it. For example, the effective electrical resistance between the first conductive layer and the second conductive layer constituting the memory cell having data “0” (hereinafter simply referred to as the electrical resistance of the memory cell) is R0 at the read voltage. A method of reading data by using the difference in electric resistance when the electric resistance of the memory cell having data “1” is R1 in the read voltage will be described. Note that R1 <R0. Here, the read circuit 26b includes a resistance element 46 and a sense amplifier 47. The resistance element 46 has a resistance value Rr, and R1 <Rr <R0. However, the configuration of the readout circuit 26b is not limited to the above configuration, and may have any configuration. For example, a transistor 48 may be used instead of the resistance element 46, and a clocked inverter 49 may be used instead of the sense amplifier 47 (FIG. 14C). The clocked inverter 49 receives a signal φ or an inverted signal φ that is High when reading is performed and is Low when the reading is not performed.

データの読み出しは、ローデコーダ24a、カラムデコーダ26aおよびセレクタ26cによってメモリセル21を選択する。具体的には、ローデコーダ24aによって、メモリセル21に接続されるワード線Wyに所定の電圧Vyを印加する。また、カラムデコーダ26aとセレクタ26cによって、メモリセル21に接続されるビット線Bxを読み出し26bの端子Pに接続する。その結果、端子Pの電位Vpは、抵抗素子46(抵抗値Rr)とメモリセル21(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル21がデータ「0」を有する場合には、Vp0=Vy+(V0−Vy)×R0/(R0+Rr)となる。また、メモリセル21がデータ「1」を有する場合には、Vp1=Vy+(V0−Vy)×R1/(R1+Rr)となる。その結果、図14(A)では、VrefをVp0とVp1の間となるように選択することで、図14(B)では、クロックドインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutとして、データ「0」/「1」に応じて、Low/High(もしくはHigh/Low)が出力され、読み出しを行うことができる。   In reading data, the memory cell 21 is selected by the row decoder 24a, the column decoder 26a, and the selector 26c. Specifically, a predetermined voltage Vy is applied to the word line Wy connected to the memory cell 21 by the row decoder 24a. Further, the bit line Bx connected to the memory cell 21 is connected to the terminal P of the read 26b by the column decoder 26a and the selector 26c. As a result, the potential Vp of the terminal P becomes a value determined by resistance division by the resistance element 46 (resistance value Rr) and the memory cell 21 (resistance value R0 or R1). Therefore, when the memory cell 21 has data “0”, Vp0 = Vy + (V0−Vy) × R0 / (R0 + Rr). When the memory cell 21 has data “1”, Vp1 = Vy + (V0−Vy) × R1 / (R1 + Rr). As a result, in FIG. 14A, Vref is selected to be between Vp0 and Vp1, and in FIG. 14B, the change point of the clocked inverter is selected to be between Vp0 and Vp1. Thus, Low / High (or High / Low) is output as the output potential Vout according to the data “0” / “1”, and reading can be performed.

例えば、センスアンプ47をVdd=3Vで動作させ、Vy=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutとしてHighが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutとしてLowが出力される。こうして、メモリセルの読み出しを行うことができる。   For example, the sense amplifier 47 is operated at Vdd = 3V, and Vy = 0V, V0 = 3V, and Vref = 1.5V. If R0 / Rr = Rr / R1 = 9, if the memory cell data is “0”, Vp0 = 2.7 V and High is output as Vout, and if the memory cell data is “1”, Vp1 = 0.3V, and Low is output as Vout. Thus, the memory cell can be read.

なお、データの読出しを行う場合、順方向電圧を印加する。また、逆方向電圧を印加してもよい。 Note that when data is read, a forward voltage is applied. Further, a reverse voltage may be applied.

上記の方法によると、有機化合物を含む層29の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、有機化合物を含む層に電圧印加していないときの電流値Ia1と、電圧印加して2つの導電膜間をショートしたときの抵抗値Ib1は、Ia1<Ib1を満たすことを利用するものである。   According to the above method, the state of the electrical resistance of the layer 29 containing an organic compound is read as a voltage value by utilizing the difference in resistance value and resistance division. However, a method of comparing current values may be used. This is because, for example, the current value Ia1 when no voltage is applied to the layer containing the organic compound and the resistance value Ib1 when the voltage is applied and the two conductive films are short-circuited satisfy Ia1 <Ib1. To do.

本実施の形態は記憶素子の抵抗値を電圧の大きさに置き換えて読み取っているが、本発明はこれに限定されずに実施することができる。例えば例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。さらには、ビット線をプリチャージする方法を採用することも可能である。 In this embodiment mode, the resistance value of the memory element is replaced with the magnitude of the voltage, but the present invention can be implemented without being limited to this. For example, in addition to using a difference in electrical resistance, reading may be performed using a difference in current value. In addition, when the electrical characteristics of the memory cell have data “0” and “1” and diode characteristics with different threshold voltages, reading may be performed using the threshold voltage difference. Furthermore, a method of precharging the bit line can be employed.

(実施の形態9)
本実施の形態では、上記実施の形態8とは異なる構成を有する記憶装置について説明する。具体的には、記憶装置の構成がアクティブマトリクス型の場合に関して示す。
(Embodiment 9)
In this embodiment, a memory device having a structure different from that in Embodiment 8 is described. Specifically, a case where the structure of the memory device is an active matrix type will be described.

図16(A)に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル221がマトリクス状に設けられたメモリセルアレイ222、カラムデコーダ226aと読出し回路226bとセレクタ226cを有するビット線駆動回路226、ローデコーダ224aとレベルシフタ224bを有するワード線駆動回路224、書込み回路等を有し外部とのやりとりを行うインターフェイス223を有している。なお、ここで示す記憶装置216の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書込み回路をビット線駆動回路に設けてもよい。   FIG. 16A illustrates an example of a structure of the memory device described in this embodiment. A memory cell array 222 in which memory cells 221 are provided in a matrix, a column decoder 226a, a reading circuit 226b, and a selector 226c are included. A bit line driving circuit 226 having a row decoder 224a and a word line driving circuit 224 having a level shifter 224b, an interface 223 having a writing circuit and the like and performing exchange with the outside. Note that the structure of the memory device 216 shown here is merely an example, and other circuits such as a sense amplifier, an output circuit, and a buffer may be included, and a write circuit may be provided in the bit line driver circuit.

メモリセル221は、ビット線Bx(1≦x≦m)を構成する第1の配線と、ワード線Wy(1≦y≦n)を構成する第2の配線と、トランジスタ240と、記憶素子241とを有する。記憶素子241は、一対の導電層の間に、有機化合物を含む層が挟まれた構造を有する。   The memory cell 221 includes a first wiring that forms a bit line Bx (1 ≦ x ≦ m), a second wiring that forms a word line Wy (1 ≦ y ≦ n), a transistor 240, and a storage element 241. And have. The memory element 241 has a structure in which a layer containing an organic compound is sandwiched between a pair of conductive layers.

次に、上記構成を有するメモリセルアレイ222の上面図と断面図の一例に関して図17を用いて説明する。なお、図17(A)はメモリセルアレイ222の上面図の一例を示しており、図17(B)は図17(A)におけるA−B間の断面図を示している。なお、図17(A)においては、第1の導電層243上に形成される、隔壁(絶縁層)249、有機化合物を含む層244、及び第2の導電層245を省略している。   Next, an example of a top view and a cross-sectional view of the memory cell array 222 having the above structure is described with reference to FIGS. Note that FIG. 17A illustrates an example of a top view of the memory cell array 222, and FIG. 17B illustrates a cross-sectional view taken along a line AB in FIG. Note that in FIG. 17A, the partition (insulating layer) 249, the layer 244 containing an organic compound, and the second conductive layer 245 which are formed over the first conductive layer 243 are omitted.

メモリセルアレイ222は、複数のメモリセル221がマトリクス状に設けられている。又、メモリセル221は、絶縁表面を有する基板230上にスイッチング素子として機能するトランジスタ240および当該トランジスタ240に接続された記憶素子241とを有している(図17(A)、図17(B)参照。)。記憶素子241は、絶縁層248上に形成される第1の導電層243と、第1の導電層243及び隔壁(絶縁層)249を覆う有機化合物を含む層244と、第2の導電層245とを有する。なお、第1の導電層の一部を覆う隔壁(絶縁層)249が形成される。また、トランジスタ240として、薄膜トランジスタを用いている。また、第2の導電層245を覆って保護膜として機能する絶縁層236を有する。   In the memory cell array 222, a plurality of memory cells 221 are provided in a matrix. In addition, the memory cell 221 includes a transistor 240 functioning as a switching element over a substrate 230 having an insulating surface and a memory element 241 connected to the transistor 240 (FIGS. 17A and 17B). )reference.). The memory element 241 includes a first conductive layer 243 formed over the insulating layer 248, a layer 244 containing an organic compound that covers the first conductive layer 243 and the partition wall (insulating layer) 249, and a second conductive layer 245. And have. Note that a partition wall (insulating layer) 249 that covers part of the first conductive layer is formed. A thin film transistor is used as the transistor 240. In addition, the insulating layer 236 which covers the second conductive layer 245 and functions as a protective film is provided.

トランジスタ240に用いることが可能な薄膜トランジスタの一態様について、図25を参照して説明する。図25(A)はトップゲート型の薄膜トランジスタを適用する一例を示している。絶縁表面を有する基板230上に絶縁層205が設けられ、絶縁層205上に薄膜トランジスタが設けられている。薄膜トランジスタは、絶縁層205上に半導体層1302、ゲート絶縁層として機能することができる絶縁層1303が設けられている。絶縁層1303の上には、半導体層1302に対応してゲート電極1304が形成され、その上層に保護層として機能する絶縁層1305、層間絶縁層として機能する絶縁層248が設けられている。また、半導体層のソース領域及びドレイン領域それぞれに接続する第1の導電層243が形成される。さらにその上層に、保護層として機能する絶縁層を形成しても良い。   One embodiment of a thin film transistor that can be used for the transistor 240 is described with reference to FIGS. FIG. 25A illustrates an example in which a top-gate thin film transistor is applied. An insulating layer 205 is provided over a substrate 230 having an insulating surface, and a thin film transistor is provided over the insulating layer 205. In the thin film transistor, a semiconductor layer 1302 and an insulating layer 1303 which can function as a gate insulating layer are provided over the insulating layer 205. Over the insulating layer 1303, a gate electrode 1304 is formed corresponding to the semiconductor layer 1302, and an insulating layer 1305 functioning as a protective layer and an insulating layer 248 functioning as an interlayer insulating layer are provided thereover. In addition, a first conductive layer 243 connected to each of the source region and the drain region of the semiconductor layer is formed. Further, an insulating layer functioning as a protective layer may be formed thereon.

半導体層1302は、結晶構造を有する半導体で形成される層であり、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。   The semiconductor layer 1302 is a layer formed of a semiconductor having a crystal structure, and a non-single-crystal semiconductor or a single-crystal semiconductor can be used. In particular, an amorphous or microcrystalline semiconductor is crystallized by crystallizing a semiconductor that is crystallized by laser light irradiation, a crystallized semiconductor that is crystallized by heat treatment, or a combination of heat treatment and laser light irradiation. It is preferable to apply a crystalline semiconductor. In the heat treatment, a crystallization method using a metal element such as nickel which has an action of promoting crystallization of a silicon semiconductor can be applied.

レーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若しくは繰り返し周波数が10MHz以上であって、パルス幅が1ナノ秒以下、好ましくは1乃至100ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、400cm/V・sec以上を実現することができる。 In the case of crystallization by irradiating with laser light, high repetition frequency with continuous wave laser light irradiation or repetition frequency of 10 MHz or more and pulse width of 1 nanosecond or less, preferably 1 to 100 picoseconds. By irradiating with ultrashort pulse light, crystallization can be performed while continuously moving the molten zone in which the crystalline semiconductor is melted in the irradiation direction of the laser light. By such a crystallization method, a crystalline semiconductor having a large particle diameter and a crystal grain boundary extending in one direction can be obtained. By adjusting the carrier drift direction to the direction in which the crystal grain boundary extends, the field-effect mobility in the transistor can be increased. For example, 400 cm 2 / V · sec or more can be realized.

上記結晶化工程を、ガラス基板の耐熱温度(約600℃)以下の結晶化プロセスを用いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。 When the crystallization process is performed using a crystallization process at a heat resistant temperature (about 600 ° C.) or lower of the glass substrate, a large-area glass substrate can be used. Therefore, a large amount of semiconductor devices can be manufactured per substrate, and the cost can be reduced.

また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体層1302を形成してもよい。代表的には、絶縁性基板に石英基板を用い、非晶質若しくは微結晶質の半導体を700度以上で加熱して半導体層1302を形成する。この結果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。 Alternatively, the semiconductor layer 1302 may be formed by performing a crystallization step by heating at a temperature equal to or higher than the heat resistant temperature of the glass substrate. Typically, a quartz substrate is used as the insulating substrate, and the semiconductor layer 1302 is formed by heating an amorphous or microcrystalline semiconductor at 700 ° C. or higher. As a result, a semiconductor with high crystallinity can be formed. Therefore, a thin film transistor that has favorable characteristics such as response speed and mobility and can operate at high speed can be provided.

ゲート電極1304は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。また、上述した金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第1層と当該金属から成る第2層とを積層させた構造としても良い。積層構造とする場合には、第1層の端部が第2層の端部より外側に突き出した形状としても良い。このとき第1層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第2層の金属が、絶縁層1303やその下層の半導体層1302に拡散することを防ぐことができる。   The gate electrode 1304 can be formed using a metal or a polycrystalline semiconductor to which an impurity of one conductivity type is added. In the case of using a metal, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), aluminum (Al), or the like can be used. Moreover, the metal nitride which nitrided the metal mentioned above can be used. Or it is good also as a structure which laminated | stacked the 1st layer which consists of the said metal nitride, and the 2nd layer which consists of the said metal. In the case of a laminated structure, the end of the first layer may protrude outward from the end of the second layer. At this time, a barrier metal can be formed by using a metal nitride for the first layer. That is, the second layer metal can be prevented from diffusing into the insulating layer 1303 and the semiconductor layer 1302 below the insulating layer 1303.

ゲート電極1304の側面には、サイドウォール(側壁スペーサ)1308が形成される。サイドウォールは、基板上にCVD法により酸化珪素で形成される絶縁層を形成し、該絶縁層をRIE(Reactive ion etching:反応性イオンエッチング)法により異方性エッチングすることで形成できる。 Sidewalls (sidewall spacers) 1308 are formed on the side surfaces of the gate electrode 1304. The sidewall can be formed by forming an insulating layer made of silicon oxide on the substrate by a CVD method and anisotropically etching the insulating layer by a RIE (Reactive ion etching) method.

半導体層1302、絶縁層1303、ゲート電極1304などを組み合わせて構成されるトランジスタは、シングルドレイン構造、LDD(低濃度ドレイン)構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、サイドウォールが重畳する半導体層において、低濃度不純物領域1310が形成されるLDD構造の薄膜トランジスタを示す。また、シングルゲート構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層を上下にゲート電極で挟むデュアルゲート構造を適用することができる。   Various structures such as a single drain structure, an LDD (lightly doped drain) structure, and a gate overlap drain structure can be applied to a transistor including the semiconductor layer 1302, the insulating layer 1303, the gate electrode 1304, and the like. Here, a thin film transistor having an LDD structure in which a low concentration impurity region 1310 is formed in a semiconductor layer where sidewalls overlap is shown. It is also possible to apply a single gate structure, equivalently a multi-gate structure in which transistors to which a gate voltage of the same potential is applied are connected in series, or a dual gate structure in which a semiconductor layer is sandwiched between gate electrodes. it can.

絶縁層248は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成する。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁膜材料を塗布した後、熱処理により絶縁層を形成することもできる。例えば、シロキサン結合を含む膜を塗布により形成しておいて、200乃至400度での熱処理により絶縁層を形成することができる。絶縁層248を、塗布法で形成する絶縁層やリフローにより平坦化した絶縁層を形成することで、その層上に形成する配線の断線を防止することができる。また、多層配線を形成する際にも有効に利用することができる。   The insulating layer 248 is formed using an inorganic insulating material such as silicon oxide or silicon oxynitride, or an organic insulating material such as an acrylic resin or a polyimide resin. When a coating method such as spin coating or roll coater is used, the insulating layer can be formed by heat treatment after coating an insulating film material dissolved in an organic solvent. For example, a film containing a siloxane bond can be formed by coating, and the insulating layer can be formed by heat treatment at 200 to 400 degrees. By forming the insulating layer 248 by an application method or an insulating layer flattened by reflow, disconnection of wiring formed on the layer can be prevented. It can also be used effectively when forming multilayer wiring.

絶縁層248の上に形成される第1の243は、ゲート電極1304と同じ層で形成される配線と交差して設けることが可能であり、多層配線構造を形成している。絶縁層248と同様に機能を有する絶縁層を複数積層して、その層上に配線を形成することで多層配線構造を形成することができる。配線として機能する導電層243はチタン(Ti)とアルミニウム(Al)の積層構造、モリブデン(Mo)とアルミニウム(Al)との積層構造など、アルミニウム(Al)のような低抵抗材料と、チタン(Ti)やモリブデン(Mo)などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。   The first 243 formed over the insulating layer 248 can be provided so as to intersect with a wiring formed in the same layer as the gate electrode 1304, and forms a multilayer wiring structure. A multilayer wiring structure can be formed by stacking a plurality of insulating layers having the same function as the insulating layer 248 and forming wirings on the insulating layers. The conductive layer 243 functioning as a wiring includes a low resistance material such as aluminum (Al) such as a stacked structure of titanium (Ti) and aluminum (Al), a stacked structure of molybdenum (Mo) and aluminum (Al), and titanium ( It is preferably formed in combination with a barrier metal using a refractory metal material such as Ti) or molybdenum (Mo).

図25(B)は、ボトムゲート型の薄膜トランジスタを適用する一例を示している。絶縁表面を有する基板230上に絶縁層205が形成され、その上に薄膜トランジスタが設けられている。薄膜トランジスタには、ゲート電極1304、ゲート絶縁層として機能する絶縁層1303、半導体層1302、チャネル保護層1309、保護層として機能する絶縁層1305、層間絶縁層として機能する絶縁層248が設けられている。さらにその上層には、保護層として機能する絶縁層を形成しても良い。配線として機能する導電層243は、絶縁層1305の層上若しくは絶縁層248の層上に形成することができる。なお、ボトムゲート型の薄膜トランジスタの場合は、絶縁層205が形成されなくともよい。   FIG. 25B illustrates an example in which a bottom-gate thin film transistor is applied. An insulating layer 205 is formed over a substrate 230 having an insulating surface, and a thin film transistor is provided thereover. The thin film transistor is provided with a gate electrode 1304, an insulating layer 1303 functioning as a gate insulating layer, a semiconductor layer 1302, a channel protective layer 1309, an insulating layer 1305 functioning as a protective layer, and an insulating layer 248 functioning as an interlayer insulating layer. . Further, an insulating layer functioning as a protective layer may be formed thereon. The conductive layer 243 functioning as a wiring can be formed over the insulating layer 1305 or the insulating layer 248. Note that in the case of a bottom-gate thin film transistor, the insulating layer 205 is not necessarily formed.

また、絶縁表面を有する基板230が可撓性を有する基板である場合、耐熱温度がガラス基板等の非可撓性基板と比較して低い。このため、薄膜トランジスタは、有機半導体を用いて形成することが好ましい。 In the case where the substrate 230 having an insulating surface is a flexible substrate, the heat resistant temperature is lower than that of a non-flexible substrate such as a glass substrate. For this reason, the thin film transistor is preferably formed using an organic semiconductor.

ここで、有機半導体を用いる薄膜トランジスタの構造について、図25(C)、(D)を参照して説明する。図25(C)は、スタガ型の有機半導体トランジスタを適用する一例を示している。可撓性を有する基板1401上に有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極1402、ゲート絶縁膜として機能する絶縁層1403、ゲート電極及びゲート絶縁膜として機能する絶縁層と重畳する半導体層1404、半導体層1404に接続する配線として機能する導電層243が形成されている。なお、半導体層は、ゲート絶縁膜として機能する絶縁層1403と配線として機能する導電層243に接する。 Here, a structure of a thin film transistor using an organic semiconductor is described with reference to FIGS. FIG. 25C illustrates an example of applying a staggered organic semiconductor transistor. An organic semiconductor transistor is provided over a flexible substrate 1401. The organic semiconductor transistor includes a gate electrode 1402, an insulating layer 1403 functioning as a gate insulating film, a semiconductor layer 1404 overlapping with the insulating layer functioning as the gate electrode and the gate insulating film, and a conductive layer 243 functioning as a wiring connected to the semiconductor layer 1404. Is formed. Note that the semiconductor layer is in contact with the insulating layer 1403 functioning as a gate insulating film and the conductive layer 243 functioning as a wiring.

ゲート電極1402は、ゲート電極1304と同様の材料及び手法により、形成することができる。また、液滴吐出法を用い、乾燥・焼成してゲート電極1402を形成することができる。また、可撓性を有する基板上に、微粒子を含むペーストを印刷法により印刷し、乾燥・焼成してゲート電極1402を形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。また、インジウム錫酸化物(ITO)などの導電性酸化物を主成分とする微粒子でもよい。 The gate electrode 1402 can be formed using a material and a method similar to those of the gate electrode 1304. Alternatively, the gate electrode 1402 can be formed by drying and baking using a droplet discharge method. Alternatively, the gate electrode 1402 can be formed by printing a paste containing fine particles over a flexible substrate by a printing method, followed by drying and baking. As typical examples of the fine particles, fine particles mainly containing any of gold, copper, an alloy of gold and silver, an alloy of gold and copper, an alloy of silver and copper, and an alloy of gold, silver, and copper may be used. Further, fine particles mainly containing a conductive oxide such as indium tin oxide (ITO) may be used.

ゲート絶縁膜として機能する絶縁層1403は、絶縁層1303と同様の材料及び手法により形成することができる。但し、有機溶媒中に溶解する絶縁膜材料を塗布した後、熱処理により絶縁層を形成する場合、熱処理温度が可撓性を有する基板の耐熱温度より低い温度で行う。 The insulating layer 1403 functioning as a gate insulating film can be formed using a material and a method similar to those of the insulating layer 1303. However, when an insulating layer is formed by heat treatment after applying an insulating film material dissolved in an organic solvent, the heat treatment temperature is lower than the heat resistance temperature of the flexible substrate.

有機半導体トランジスタの半導体層1404の材料としては、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電荷移動型錯体等が挙げられる。例えばアントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、PTCDA(ペリレンカルボン酸無水化物)、NTCDA(ナフタレンカルボン酸無水化物)などを用いることができる。また、有機半導体トランジスタの半導体層1404の材料としては、有機高分子化合物等のπ共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。 Examples of the material of the semiconductor layer 1404 of the organic semiconductor transistor include polycyclic aromatic compounds, conjugated double bond compounds, phthalocyanines, and charge transfer complexes. For example, anthracene, tetracene, pentacene, 6T (hexathiophene), TCNQ (tetracyanoquinodimethane), PTCDA (perylene carboxylic acid anhydride), NTCDA (naphthalene carboxylic acid anhydride) and the like can be used. Examples of the material for the semiconductor layer 1404 of the organic semiconductor transistor include π-conjugated polymers such as organic polymer compounds, carbon nanotubes, polyvinyl pyridine, and phthalocyanine metal complexes. In particular, when a polyacetylene, polyaniline, polypyrrole, polythienylene, polythiophene derivative, poly (3 alkylthiophene), polyparaphenylene derivative or polyparaphenylene vinylene derivative is used, which is a π-conjugated polymer whose skeleton is composed of conjugated double bonds preferable.

また、有機半導体トランジスタの半導体層の形成方法としては、基板に膜厚の均一な膜が形成できる方法を用いればよい。厚さは1nm以上1000nm以下、好ましくは10nm以上100nm以下が望ましい。具体的な方法としては、蒸着法、塗布法、スピンコーティング法、溶液キャスト法、ディップ法、スクリーン印刷法、ロールコーター法又は液滴吐出法を用いることができる。   As a method for forming the semiconductor layer of the organic semiconductor transistor, a method capable of forming a film with a uniform thickness on the substrate may be used. The thickness is 1 nm to 1000 nm, preferably 10 nm to 100 nm. As a specific method, an evaporation method, a coating method, a spin coating method, a solution casting method, a dipping method, a screen printing method, a roll coater method, or a droplet discharge method can be used.

図25(D)は、コプレナー型の有機半導体トランジスタを適用する一例を示している。可撓性を有する基板1401上に有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極1402、ゲート絶縁膜として機能する絶縁層1403、配線として機能する導電層243、ゲート電極及びゲート絶縁層として機能する絶縁層に重畳する半導体層1404が形成されている。また、配線として機能する導電層243は、ゲート絶縁層として機能する絶縁層及び半導体層に接する。 FIG. 25D illustrates an example in which a coplanar organic semiconductor transistor is used. An organic semiconductor transistor is provided over a flexible substrate 1401. In the organic semiconductor transistor, a gate electrode 1402, an insulating layer 1403 functioning as a gate insulating film, a conductive layer 243 functioning as a wiring, and a semiconductor layer 1404 overlapping with the insulating layer functioning as a gate electrode and a gate insulating layer are formed. The conductive layer 243 functioning as a wiring is in contact with the insulating layer and the semiconductor layer functioning as a gate insulating layer.

さらには、薄膜トランジスタや有機半導体トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。 Further, the thin film transistor and the organic semiconductor transistor may be provided in any configuration as long as they can function as a switching element.

また、単結晶基板やSOI基板を用いて、トランジスタを形成し、その上に記憶素子を設けてもよい。SOI基板はウェハの貼り合わせによる方法や酸素イオンをSi基板内に打ち込むことにより内部に絶縁層を形成するSIMOXと呼ばれる方法を用いて形成すればよい。ここでは、図17(C)に示すように、単結晶半導体基板260上に設けられた電界効果トランジスタ262に記憶素子241が接続されていている。また、電界効果トランジスタ262の配線を覆うように絶縁層250を設け、当該絶縁層250上に記憶素子241を設けている。   Alternatively, a transistor may be formed using a single crystal substrate or an SOI substrate, and a memory element may be provided thereover. The SOI substrate may be formed using a method called wafer bonding or a method called SIMOX in which an insulating layer is formed inside by implanting oxygen ions into the Si substrate. Here, as shown in FIG. 17C, a memory element 241 is connected to a field-effect transistor 262 provided over a single crystal semiconductor substrate 260. In addition, an insulating layer 250 is provided so as to cover the wiring of the field-effect transistor 262, and the memory element 241 is provided over the insulating layer 250.

このような単結晶半導体で形成されるトランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能なトランジスタを提供することができる。また、トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置を提供することができる。 Since a transistor formed using such a single crystal semiconductor has favorable characteristics such as response speed and mobility, a transistor that can operate at high speed can be provided. In addition, since the transistor has less variation in characteristics, a semiconductor device that achieves high reliability can be provided.

記憶素子241は、絶縁層250上に形成される第1の導電層264と、第1の導電層243及び隔壁(絶縁層)249を覆う有機化合物を含む層244と、第2の導電層245とを有する。なお、第1の導電層の一部を覆う隔壁(絶縁層)249が形成される。 The memory element 241 includes a first conductive layer 264 formed over the insulating layer 250, a layer 244 containing an organic compound that covers the first conductive layer 243 and the partition wall (insulating layer) 249, and a second conductive layer 245. And have. Note that a partition wall (insulating layer) 249 that covers part of the first conductive layer is formed.

このように、絶縁層250を設けて記憶素子241を形成することによって第1の導電層264を自由に配置することができる。つまり、図17(A)、(B)の構成では、トランジスタ240の配線を避けた領域に記憶素子241を設ける必要があったが、上記構成とすることによって、例えば、トランジスタを有する層251に設けられた電界効果トランジスタ262の上方に記憶素子241を形成することが可能となる。その結果、記憶装置216をより高集積化することが可能となる。   In this manner, the first conductive layer 264 can be freely arranged by providing the insulating layer 250 and forming the memory element 241. In other words, in the structures of FIGS. 17A and 17B, the memory element 241 needs to be provided in a region where the wiring of the transistor 240 is avoided; however, with the above structure, for example, the layer 251 including the transistor The memory element 241 can be formed above the provided field effect transistor 262. As a result, the storage device 216 can be more highly integrated.

なお、図17(B)、(C)に示す構成において、有機化合物を含む層244は基板全面に設けた例を示しているが、各メモリセルのみに有機化合物を含む層244を選択的に設けてもよい。この場合、液滴吐出法等を用いて有機化合物を吐出し焼成して選択的に有機化合物を含む層を設けることにより材料の利用効率を向上させることが可能となる。   Note that in the structure illustrated in FIGS. 17B and 17C, the layer 244 including an organic compound is provided over the entire surface of the substrate; however, the layer 244 including an organic compound is selectively provided only in each memory cell. It may be provided. In this case, the use efficiency of the material can be improved by providing a layer containing the organic compound selectively by discharging and baking the organic compound using a droplet discharge method or the like.

第1の導電層243、264と第2の導電層245の材料および形成方法は、上記実施の形態1で示した材料および形成方法のいずれかを用いて同様に行うことができる。   The materials and formation methods of the first conductive layers 243 and 264 and the second conductive layer 245 can be similarly performed using any of the materials and formation methods described in Embodiment Mode 1.

また、有機化合物を含む層244は、上記実施の形態1で示した有機化合物を含む層29と同様の材料および形成方法を用いて設けることができる。   The layer 244 containing an organic compound can be provided using a material and a formation method similar to those of the layer 29 containing an organic compound described in Embodiment Mode 1.

また、第1の導電層243、264はそれぞれ有機化合物を含む層244との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。なお、整流性を有する素子は、有機化合物を含む層244と第2の導電層245との間に設けてもよい。   Further, a rectifying element may be provided between the first conductive layers 243 and 264 and the layer 244 containing an organic compound. The element having a rectifying property is a transistor or a diode in which a gate electrode and a drain electrode are connected. Note that the element having a rectifying property may be provided between the layer 244 containing an organic compound and the second conductive layer 245.

また、絶縁表面を有する基板230上に剥離層を設け、剥離層上にトランジスタを有する層253及び記憶素子241を形成した後、トランジスタを有する層253及び記憶素子241を剥離層から剥離し、基板461上に接着層462を介してトランジスタを有する層253及び記憶素子241を貼り合わせても良い(図20参照)。なお剥離方法としては、(1)絶縁表面を有する基板とトランジスタを有する層の間に剥離層として金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化して、物理的手段により当該トランジスタを有する層を剥離する方法、(2)絶縁表面を有する基板とトランジスタを有する層の間に剥離層として水素を含む非晶質珪素膜を設け、レーザ光の照射により非晶質珪素膜の水素ガスを放出させて耐熱性の高い基板を剥離する方法、または剥離層に非晶質珪素膜を設け、当該非晶質珪素膜を除去することで、当該トランジスタを有する層を剥離する方法、(3)トランジスタを有する層が形成された耐熱性の高い基板を機械的に削除する、又は溶液やNF、BrF、ClF等のフッ化ハロゲンガスによるエッチングで除去する方法、(4)絶縁表面を有する基板とトランジスタを有する層の間に剥離層として金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層の一部を溶液やNF、BrF、ClF等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化物層において物理的に剥離する方法等を用いればよい。 Further, after a separation layer is provided over the substrate 230 having an insulating surface and the transistor 253 and the memory element 241 are formed over the separation layer, the transistor 253 and the memory element 241 are separated from the separation layer. A layer 253 including a transistor and the memory element 241 may be attached to the memory element 241 with an adhesive layer 462 interposed therebetween (see FIG. 20). Note that as a peeling method, (1) a metal oxide layer is provided as a peeling layer between a substrate having an insulating surface and a layer having a transistor, the metal oxide layer is weakened by crystallization, and the physical oxide is used for the peeling. (2) An amorphous silicon film containing hydrogen is provided as a separation layer between a substrate having an insulating surface and a layer having a transistor, and the amorphous silicon film is irradiated with laser light. A method of releasing hydrogen gas to release a substrate having high heat resistance, or a method of peeling an amorphous silicon film in a peeling layer and removing the amorphous silicon film to peel off the layer having the transistor, (3) mechanically remove substrate having high heat resistance which is formed with a layer having a transistor, or a solution or NF 3, BrF 3, be removed by etching with halogen fluoride gas such as ClF 3 (4) A metal layer and a metal oxide layer are provided as a separation layer between a substrate having an insulating surface and a layer having a transistor, the metal oxide layer is weakened by crystallization, and a part of the metal layer is a solution. Alternatively, a method of physically peeling off the weakened metal oxide layer after etching with a halogen fluoride gas such as NF 3 , BrF 3 , or ClF 3 may be used.

また、基板461としては、実施の形態1で示した基板30で示した可撓性基板、熱可塑性樹脂層を有するフィルム、繊維質な材料からなる紙等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。   Further, as the substrate 461, a flexible substrate shown in the substrate 30 shown in Embodiment Mode 1, a film having a thermoplastic resin layer, paper made of a fibrous material, or the like can be used, so that the memory device can be downsized. It is possible to reduce the thickness and weight.

次に、記憶装置216にデータの書込みを行うときの動作について説明する(図16)。   Next, an operation when data is written to the storage device 216 will be described (FIG. 16).

電圧印加を加えることによりデータの書込みを行う場合、ローデコーダ224a、カラムデコーダ226a、セレクタ226cにより、1つのメモリセル221を選択し、その後、書込み回路を用いて、当該メモリセル221にデータを書込む(図16(A)参照)。メモリセルの第1の導電層243と第2の導電層245との間に電圧を印加すると、発光材料で形成される層が発光する。当該発光エネルギーにより有機化合物を含む層中の光増感酸化還元剤が励起状態となる。また、励起された光増感酸化還元剤によって基質が化学反応を起こし、化学生成物を生成する。この結果、記憶素子の電気抵抗が変化する。   When data is written by applying a voltage, one memory cell 221 is selected by the row decoder 224a, the column decoder 226a, and the selector 226c, and then data is written to the memory cell 221 by using a write circuit. (See FIG. 16A). When a voltage is applied between the first conductive layer 243 and the second conductive layer 245 of the memory cell, a layer formed using a light-emitting material emits light. The photosensitized redox agent in the layer containing the organic compound is excited by the emission energy. In addition, the substrate undergoes a chemical reaction by the excited photosensitized redox agent to generate a chemical product. As a result, the electrical resistance of the memory element changes.

反応生成物を有する記憶素子は、書込み前の記憶素子と比較すると電気抵抗が変化する。このように、電圧印加により、2つの導電層間の電気抵抗の変化を利用してデータの書込みを行う。例えば、電圧印加していない有機化合物を含む層を「0」のデータとする場合、「1」のデータを書込む際は、所望の記憶素子の有機化合物を含む層に選択的に大きい電圧を印加して抵抗を変化させる。   The electric resistance of the memory element having the reaction product changes as compared with the memory element before writing. As described above, data is written by applying a change in electric resistance between two conductive layers by applying a voltage. For example, when a layer including an organic compound to which no voltage is applied is set to “0” data, a large voltage is selectively applied to the layer including the organic compound of a desired memory element when writing “1” data. Apply to change resistance.

ここでは、m列目n行目のメモリセル221にデータの書込みを行う場合について説明する。この場合、ローデコーダ224a、カラムデコーダ226a、セレクタ226cにより、m列目のビット線Bmと、n行目のワード線Wnを選択すると、m列目n行目のメモリセル221が含むトランジスタ240がオン状態となり、メモリセルの第1の導電層243と第2の導電層245との間に電圧が印加され、発光材料で形成される層が発光する。なお、記憶素子241の第2の導電層245は電位Vcomの共通電極に接続されている。当該発光エネルギーにより有機化合物を含む層中の光増感酸化還元剤が励起状態となる。また、励起された光増感酸化還元剤によって基質が化学反応を起こし、化学生成物を生成する。この結果、記憶素子の電気抵抗が変化する。   Here, a case where data is written to the memory cell 221 in the m-th column and the n-th row will be described. In this case, when the bit line Bm in the mth column and the word line Wn in the nth row are selected by the row decoder 224a, the column decoder 226a, and the selector 226c, the transistor 240 included in the memory cell 221 in the mth column and the nth row is displayed. A voltage is applied between the first conductive layer 243 and the second conductive layer 245 of the memory cell so that the layer formed using a light-emitting material emits light. Note that the second conductive layer 245 of the memory element 241 is connected to the common electrode having the potential Vcom. The photosensitized redox agent in the layer containing the organic compound is excited by the emission energy. In addition, the substrate undergoes a chemical reaction by the excited photosensitized redox agent to generate a chemical product. As a result, the electrical resistance of the memory element changes.

次に、電圧印加により、データの読み出しを行う際の動作について説明する(図16参照。)。データの読み出しは、記憶素子241の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR0、データ「1」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<R0とする。ここでは、読み出し回路226bは、読み出し部分の構成として、抵抗素子246とセンスアンプ247を含む構成とする。抵抗素子は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子246の代わりに、トランジスタ254を用いても良いし、センスアンプの代わりにクロックドインバータ255を用いることも可能である(図16(C))。勿論、回路構成は図16(C)に限定されない。   Next, an operation for reading data by applying a voltage will be described (see FIG. 16). Data is read by utilizing the fact that the electrical characteristics of the memory element 241 are different between the memory cell having the data “0” and the memory cell having the data “1”. For example, the electrical resistance of the memory element constituting the memory cell having data “0” is R0 at the read voltage, and the electrical resistance of the memory element constituting the memory cell having data “1” is R1 at the read voltage. A method of reading using the difference will be described. Note that R1 <R0. Here, the reading circuit 226b includes a resistance element 246 and a sense amplifier 247 as a configuration of a reading portion. The resistance element has a resistance value Rr, and R1 <Rr <R0. A transistor 254 may be used instead of the resistance element 246, and a clocked inverter 255 may be used instead of the sense amplifier (FIG. 16C). Of course, the circuit configuration is not limited to that shown in FIG.

データの読み出しは、第1の導電層243と第2の導電層245の間に電圧を印加して、有機化合物を含む層244の電気抵抗を読み取ることにより行う。例えば、メモリセルアレイ222が含む複数のメモリセル221から、m列目n行目のメモリセル221のデータの読み出しを行う場合、まず、ローデコーダ224a、カラムデコーダ226a、セレクタ226cにより、m列目のビット線Bmと、n行目のワード線Wnを選択する。具体的には、ローデコーダ224aによって、メモリセル221に接続されるワード線Wyに所定の電圧V24を印加し、トランジスタ240をオン状態にする。また、カラムデコーダ226a、セレクタ226cによって、メモリセル221に接続されるビット線Bxを読み出し226bの端子Pに接続する。その結果、端子Pの電位Vpは、VcomとV0によって求められ、VcomとV0は抵抗素子246(抵抗値Rr)と記憶素子241(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル221がデータ「0」を有する場合には、Vp0=Vcom+(V0−Vcom)×R0/(R0+Rr)となる。また、メモリセル221がデータ「1」を有する場合には、Vp1=Vcom+(V0−Vcom)×R1/(R1+Rr)となる。その結果、図16(B)では、VrefをVp0とVp1の間となるように選択することで、図16(C)では、クロックドインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutとして、データ「0」/「1」に応じて、Low/High(もしくはHigh/Low)が出力され、読み出しを行うことができる。   Data is read by applying a voltage between the first conductive layer 243 and the second conductive layer 245 and reading the electrical resistance of the layer 244 containing an organic compound. For example, when reading data from the memory cell 221 in the m-th column and the n-th row from the plurality of memory cells 221 included in the memory cell array 222, first, the row decoder 224a, the column decoder 226a, and the selector 226c are used to read the data in the m-th column. The bit line Bm and the n-th word line Wn are selected. Specifically, the row decoder 224a applies a predetermined voltage V24 to the word line Wy connected to the memory cell 221 to turn on the transistor 240. Further, the bit line Bx connected to the memory cell 221 is connected to the terminal P of the read 226b by the column decoder 226a and the selector 226c. As a result, the potential Vp of the terminal P is obtained by Vcom and V0, and Vcom and V0 are values determined by resistance division by the resistance element 246 (resistance value Rr) and the storage element 241 (resistance value R0 or R1). . Therefore, when the memory cell 221 has data “0”, Vp0 = Vcom + (V0−Vcom) × R0 / (R0 + Rr). When the memory cell 221 has data “1”, Vp1 = Vcom + (V0−Vcom) × R1 / (R1 + Rr). As a result, in FIG. 16B, Vref is selected to be between Vp0 and Vp1, and in FIG. 16C, the change point of the clocked inverter is selected to be between Vp0 and Vp1. Thus, Low / High (or High / Low) is output as the output potential Vout according to the data “0” / “1”, and reading can be performed.

例えば、センスアンプをVdd=3Vで動作させ、Vcom=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とし、トランジスタ240のオン抵抗を無視できるとすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHighが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLowが出力される。こうして、メモリセルの読み出しを行うことができる。   For example, the sense amplifier is operated at Vdd = 3V, and Vcom = 0V, V0 = 3V, and Vref = 1.5V. Assuming that R0 / Rr = Rr / R1 = 9 and the on-resistance of the transistor 240 can be ignored, when the data in the memory cell is “0”, Vp0 = 2.7V and Vout is output as high, and the memory cell When the data of “1” is “1”, Vp1 = 0.3V and Vout is output as Low. Thus, the memory cell can be read.

次に、抵抗素子としてトランジスタを用いた場合において、電圧印加により記憶素子のデータの読出しを行う際の動作について、図21に具体例を挙げて説明する。   Next, in the case where a transistor is used as the resistance element, an operation when data is read from the memory element by voltage application will be described with reference to a specific example in FIG.

図21は、記憶素子に「0」のデータの書込みを行った記憶素子の電流電圧特性951と、「1」のデータの書込みを行った記憶素子の電流電圧特性952と、抵抗素子246の電流電圧特性953を示しており、ここでは抵抗素子246としてトランジスタを用いた場合を示す。また、データを読み出す際の動作電圧として、第1の導電層243と第2の導電層245の間に3Vを印加した場合について説明する。   FIG. 21 shows a current-voltage characteristic 951 of the memory element in which data “0” is written to the memory element, a current-voltage characteristic 952 of the memory element in which data “1” is written, and the current of the resistance element 246. A voltage characteristic 953 is shown, and here, a case where a transistor is used as the resistance element 246 is shown. Further, a case where 3 V is applied between the first conductive layer 243 and the second conductive layer 245 as an operation voltage when reading data will be described.

図21において、「0」のデータの書込みが行われた記憶素子を有するメモリセルでは、記憶素子の電流電圧特性951とトランジスタの電流電圧特性953との交点954が動作点となり、このときのノードPの電位はV2(V)となる。ノードPの電位はセンスアンプ247に供給され、当該センスアンプ247において、上記メモリセルが記憶するデータは、「0」と判別される。   In FIG. 21, in a memory cell having a memory element in which data of “0” is written, an intersection 954 between the current-voltage characteristic 951 of the memory element and the current-voltage characteristic 953 of the transistor is an operating point. The potential of P is V2 (V). The potential of the node P is supplied to the sense amplifier 247, and the data stored in the memory cell is determined as “0” in the sense amplifier 247.

一方、「1」のデータの書込みが行われた記憶素子を有するメモリセルでは、記憶素子の電流電圧特性952とトランジスタの電流電圧特性953との交点955が動作点となり、このときのノードPの電位はV1(V)(V1<V2)となる。ノードPの電位はセンスアンプ247に供給され、当該センスアンプ247において、上記メモリセルが記憶するデータは、「1」と判別される。   On the other hand, in a memory cell having a memory element in which data of “1” is written, an intersection 955 between the current-voltage characteristic 952 of the memory element and the current-voltage characteristic 953 of the transistor serves as an operating point. The potential is V1 (V) (V1 <V2). The potential of the node P is supplied to the sense amplifier 247. In the sense amplifier 247, the data stored in the memory cell is determined as “1”.

このように、記憶素子241の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。   As described above, the data stored in the memory cell can be determined by reading the resistance-divided potential in accordance with the resistance value of the memory element 241.

上記の方法によると、記憶素子241の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、記憶素子241が有する情報を、電流値により読み取ってもよい。   According to the above method, the voltage value is read by utilizing the difference in resistance value of the memory element 241 and the resistance division. However, the information included in the memory element 241 may be read using a current value.

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。 Note that this embodiment mode can be freely combined with the above embodiment modes.

(実施の形態10)
本実施の形態では、上記実施の形態で示す記憶装置を有する無線チップに代表される半導体装置の一例に関して図面を用いて説明する。
(Embodiment 10)
In this embodiment, an example of a semiconductor device typified by a wireless chip including the memory device described in the above embodiment will be described with reference to drawings.

本実施の形態で示す半導体装置は、非接触でデータの読出しと書込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の3つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは2通りの設け方があり、1つはトランジスタおよび記憶素子が設けられた基板上にアンテナを設ける場合、もう1つはトランジスタおよび記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。   The semiconductor device described in this embodiment is characterized in that data can be read and written in a non-contact manner. A data transmission format is an electromagnetic which performs communication by mutual induction with a pair of coils arranged opposite to each other. There are roughly divided into a coupling system, an electromagnetic induction system that communicates using an induction electromagnetic field, and a radio system that communicates using radio waves, but any system may be used. There are two types of antennas used for data transmission. One is provided on a substrate provided with a transistor and a memory element, and the other is provided on a substrate provided with a transistor and a memory element. There is a case where a terminal portion is provided and an antenna provided on another substrate is connected to the terminal portion.

まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を図18を用いて説明する。   First, a structural example of a semiconductor device in the case where an antenna is provided over a substrate provided with a plurality of elements and memory elements will be described with reference to FIGS.

図18(A)はパッシブマトリクス型で構成される記憶装置を有する半導体装置を示している。半導体装置は、基板350上にトランジスタ451、452を有する層351と、トランジスタを有する層351の上方に形成される記憶素子部352及びアンテナとして機能する導電層353とを有する。   FIG. 18A illustrates a semiconductor device having a memory device formed of a passive matrix type. The semiconductor device includes a layer 351 including transistors 451 and 452 over a substrate 350, a memory element portion 352 formed over the layer 351 including transistors, and a conductive layer 353 functioning as an antenna.

なお、ここではトランジスタを有する層351の上方に記憶素子部352及びアンテナとして機能する導電層353を有する場合を示しているが、この構成に限られず記憶素子部352またはアンテナとして機能する導電層353を、トランジスタを有する層351の下方や同一の層に有してもよい。 Note that although the case where the memory element portion 352 and the conductive layer 353 functioning as an antenna are provided above the transistor 351 is shown here, the present invention is not limited to this structure, and the memory element portion 352 or the conductive layer 353 functioning as an antenna is provided. May be provided below the layer 351 including a transistor or in the same layer.

記憶素子部352は複数の記憶素子352a、352bを有する。また、記憶素子352aは、絶縁層252上に形成される第1の導電層361と、第1の導電層361、及び隔壁(絶縁層)374を覆う有機化合物を含む層362aと、第2の導電層363aとを有する。なお、第1の導電層の一部を覆う隔壁(絶縁層)374が形成される。また、記憶素子352bは、絶縁層252上に形成される第1の導電層361と、第1の導電層361、及び隔壁(絶縁層)374を覆う有機化合物を含む層362bと、第2の導電層363bとを有する。なお、第1の導電層の一部を覆う隔壁(絶縁層)374が形成される。   The memory element portion 352 includes a plurality of memory elements 352a and 352b. The memory element 352a includes a first conductive layer 361 formed over the insulating layer 252, a layer 362a containing an organic compound that covers the first conductive layer 361 and the partition wall (insulating layer) 374, and a second conductive layer 362a. A conductive layer 363a. Note that a partition wall (insulating layer) 374 that covers part of the first conductive layer is formed. The memory element 352 b includes a first conductive layer 361 formed over the insulating layer 252, a first conductive layer 361, a layer 362 b containing an organic compound that covers the partition wall (insulating layer) 374, and a second A conductive layer 363b. Note that a partition wall (insulating layer) 374 that covers part of the first conductive layer is formed.

また、第2の導電層363a、363b及びアンテナとして機能する導電層353を覆って保護膜として機能する絶縁層366が形成されている。また、記憶素子部352が形成される第1の導電層361は、トランジスタ452の配線に接続する。また、記憶素子部352は上記実施の形態で示した記憶素子と同様の材料または作製方法を用いて形成することができる。 An insulating layer 366 that functions as a protective film is formed so as to cover the second conductive layers 363a and 363b and the conductive layer 353 that functions as an antenna. In addition, the first conductive layer 361 in which the memory element portion 352 is formed is connected to the wiring of the transistor 452. The memory element portion 352 can be formed using a material or a manufacturing method similar to those of the memory element described in the above embodiment.

また、記憶素子部352において、上記実施の形態で示したように、第1の導電層361と有機化合物を含む層362a、362bとの間、または有機化合物を含む層362a、362bと第2の導電層363a、363bとの間に整流性を有する素子を設けてもよい。整流性を有する素子は、実施の形態7で上述したものを用いることが可能である。   In the memory element portion 352, as described in the above embodiment mode, the first conductive layer 361 and the layers 362a and 362b containing an organic compound or the layers 362a and 362b containing an organic compound and the second An element having a rectifying property may be provided between the conductive layers 363a and 363b. As the element having a rectifying property, the element described in Embodiment Mode 7 can be used.

ここでは、アンテナとして機能する導電層353は第2の導電層363a、363bと同一の層で形成された導電層360上に設けられている。なお、第2の導電層363a、363bと同一の層でアンテナとして機能する導電層を形成してもよい。アンテナとして機能する導電層353はトランジスタ451のソース配線又はドレイン配線に接続する。   Here, the conductive layer 353 functioning as an antenna is provided over the conductive layer 360 formed using the same layer as the second conductive layers 363a and 363b. Note that a conductive layer functioning as an antenna may be formed in the same layer as the second conductive layers 363a and 363b. The conductive layer 353 functioning as an antenna is connected to the source wiring or the drain wiring of the transistor 451.

アンテナとして機能する導電層353の材料としては、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、コバルト(Co)、銅(Cu)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層353の形成方法は、蒸着、スパッタ、CVD法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。   As a material of the conductive layer 353 functioning as an antenna, gold (Au), platinum (Pt), nickel (Ni), tungsten (W), molybdenum (Mo), cobalt (Co), copper (Cu), aluminum (Al ), Manganese (Mn), titanium (Ti), or the like, or an alloy containing a plurality of such elements can be used. As a method for forming the conductive layer 353 functioning as an antenna, various printing methods such as vapor deposition, sputtering, CVD, screen printing, and gravure printing, a droplet discharge method, or the like can be used.

トランジスタを有する層351に含まれるトランジスタ451、452は、実施の形態8で示すトランジスタ240、262を適宜用いることができる。   As the transistors 451 and 452 included in the layer 351 including a transistor, the transistors 240 and 262 described in Embodiment 8 can be used as appropriate.

また、基板上に剥離層、トランジスタを有する層351、記憶素子部352、及びアンテナとして機能する導電層353を形成し、実施の形態8に示す剥離方法を適宜用いてトランジスタを有する層351、記憶素子部352、及びアンテナとして機能する導電層353を剥離し、可撓性を有する基板上に接着層を用いて貼り付けてもよい。可撓性を有する基板としては、実施の形態1の基板30で示した熱可塑性樹脂層フィルム、繊維質な材料からなる紙、基材フィルム等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。   In addition, a separation layer, a layer 351 having a transistor, a memory element portion 352, and a conductive layer 353 functioning as an antenna are formed over a substrate, and a layer 351 having a transistor is formed using the separation method described in Embodiment 8 as appropriate. The element portion 352 and the conductive layer 353 functioning as an antenna may be separated and attached to a flexible substrate with an adhesive layer. As the flexible substrate, a thermoplastic resin layer film, a paper made of a fibrous material, a base film, or the like shown in the substrate 30 of Embodiment 1 is used, so that the storage device is small, thin, and lightweight. Can be achieved.

図18(B)にアクティブマトリクス型の記憶装置を有する半導体装置の一例を示す。なお、図18(B)については、図18(A)と異なる部分に関して説明する。   FIG. 18B illustrates an example of a semiconductor device including an active matrix memory device. Note that FIG. 18B will be described with respect to portions different from those in FIG.

図18(B)に示す半導体装置は、基板350上にトランジスタ451、452を有する層351と、トランジスタを有する層351の上方に記憶素子部356及びアンテナとして機能する導電層353とを有する。なお、ここではトランジスタ451と同一の層に記憶素子部356のスイッチング素子として機能するトランジスタ452を有し、トランジスタを有する層351の上方に記憶素子部356及びアンテナ機能する導電層353を有する場合を示しているが、この構成に限られずトランジスタを有する層351の上方や下方に有してもよいし、記憶素子部356やアンテナ機能する導電層353を、トランジスタを有する層351の下方や同一の層に有しても可能である。   A semiconductor device illustrated in FIG. 18B includes a layer 351 including transistors 451 and 452 over a substrate 350, and a memory element portion 356 and a conductive layer 353 functioning as an antenna above the layer 351 including transistors. Note that here, the transistor 452 which functions as a switching element of the memory element portion 356 is provided in the same layer as the transistor 451, and the memory element portion 356 and the conductive layer 353 which functions as an antenna are provided above the layer 351 including the transistor. Although it is shown, the present invention is not limited to this structure and may be provided above or below the layer 351 having a transistor, or the memory element portion 356 or the conductive layer 353 functioning as an antenna may be provided below the layer 351 having a transistor or the same It is also possible to have in the layer.

記憶素子部356は、記憶素子356a、356bで構成される。記憶素子356aは、絶縁層252上に形成される第1の導電層371aと、第1の導電層371a、及び隔壁(絶縁層)374を覆う有機化合物を含む層372と、第2の導電層373とを有する。なお、第1の導電層371aの一部を覆う隔壁(絶縁層)374が形成される。記憶素子356bは、絶縁層252上に形成される第1の導電層371bと、第1の導電層371b、及び隔壁(絶縁層)374を覆う有機化合物を含む層372と、第2の導電層373とを有する。なお、第1の導電層371bの一部を覆う隔壁(絶縁層)374が形成される。また、ここでは、トランジスタそれぞれの配線に、第1の導電層371a、第1の導電層371bが接続されている。すなわち、記憶素子はそれぞれひとつのトランジスタに接続されている。   The memory element unit 356 includes memory elements 356a and 356b. The memory element 356 a includes a first conductive layer 371 a formed over the insulating layer 252, a layer 372 containing an organic compound that covers the first conductive layer 371 a and the partition wall (insulating layer) 374, and a second conductive layer 373. Note that a partition wall (insulating layer) 374 that covers part of the first conductive layer 371a is formed. The memory element 356b includes a first conductive layer 371b formed over the insulating layer 252, a layer 372 containing an organic compound that covers the first conductive layer 371b and the partition wall (insulating layer) 374, and a second conductive layer 373. Note that a partition wall (insulating layer) 374 that covers part of the first conductive layer 371b is formed. Here, the first conductive layer 371a and the first conductive layer 371b are connected to the wirings of the transistors. That is, each memory element is connected to one transistor.

なお、記憶素子356a、356bは上記実施の形態1乃至7で示した材料または作製方法を用いて形成することができる。また、記憶素子356a、356bにおいても、上述したように、第1の導電層371a、371bと有機化合物を含む層372との間、または有機化合物を含む層372と第2の導電層373との間に整流性を有する素子を設けてもよい。 Note that the memory elements 356a and 356b can be formed using any of the materials and manufacturing methods described in Embodiments 1 to 7. In the memory elements 356a and 356b, as described above, between the first conductive layers 371a and 371b and the layer 372 containing an organic compound, or between the layer 372 containing an organic compound and the second conductive layer 373, An element having a rectifying property may be provided between them.

また、トランジスタを有する層351に形成される導電層、記憶素子部356に形成される導電層、アンテナとして機能する導電層353は、上述したように蒸着、スパッタ法、CVD法、印刷法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。   In addition, as described above, the conductive layer formed in the transistor-containing layer 351, the conductive layer formed in the memory element portion 356, and the conductive layer 353 functioning as an antenna can be formed by vapor deposition, sputtering, CVD, printing, or liquid. It can be formed using a droplet discharge method or the like. Note that a different method may be used depending on each place.

基板上に剥離層、トランジスタを有する層351、記憶素子部356、及びアンテナとして機能する導電層353を形成し、実施の形態8に示す剥離方法を適宜用いてトランジスタを有する層351、記憶素子部356、及びアンテナとして機能する導電層353を剥離し、可撓性を有する基板上に接着層を用いて貼り付けてもよい。   A peeling layer, a layer 351 having a transistor, a memory element portion 356, and a conductive layer 353 functioning as an antenna are formed over a substrate, and the layer 351 having a transistor and a memory element portion are appropriately formed using the peeling method described in Embodiment 8. 356 and the conductive layer 353 functioning as an antenna may be peeled off and attached to a flexible substrate with an adhesive layer.

なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス(気体)、重力、圧力、音(振動)、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの素子で形成される。 Note that a sensor connected to the transistor may be provided. Examples of the sensor include an element that detects temperature, humidity, illuminance, gas (gas), gravity, pressure, sound (vibration), acceleration, and other characteristics by physical or chemical means. The sensor is typically formed of an element such as a resistance element, a capacitive coupling element, an inductive coupling element, a photovoltaic element, a photoelectric conversion element, a thermoelectric element, a transistor, a thermistor, or a diode.

次に、トランジスタを有する層、トランジスタに接続する端子部、および記憶素子を有する第1の基板と、当該端子部に接続されるアンテナが形成された第2の基板とを有する半導体装置の一構成例に関して図19を用いて説明する。なお、図19に関しては図18と異なる部分に関して説明を行う。   Next, one structure of a semiconductor device including a layer having a transistor, a terminal portion connected to the transistor, a first substrate having a memory element, and a second substrate on which an antenna connected to the terminal portion is formed An example will be described with reference to FIG. Note that with respect to FIG. 19, portions different from FIG. 18 will be described.

図19(A)はパッシブマトリクス型の記憶装置を有する半導体装置を示している。半導体装置は、基板350上に形成されたトランジスタを有する層351と、トランジスタを有する層351の上方に形成される記憶素子部352と、トランジスタ451に接続する接続端子368と、アンテナとして機能する導電層357が形成された基板365とを有し、導電層357及び接続端子368は導電性粒子により接続している。なお、ここではトランジスタを有する層351の上方に記憶素子部352を設けた場合を示しているが、この構成に限られず記憶素子部352を、トランジスタを有する層351の下方や同一の層に有してもよい。   FIG. 19A illustrates a semiconductor device having a passive matrix memory device. The semiconductor device includes a layer 351 having a transistor formed over a substrate 350, a memory element portion 352 formed above the layer 351 having a transistor, a connection terminal 368 connected to the transistor 451, and a conductive layer functioning as an antenna. The conductive layer 357 and the connection terminal 368 are connected to each other with conductive particles. Note that here, the case where the memory element portion 352 is provided above the layer 351 having a transistor is shown; however, the present invention is not limited to this structure, and the memory element portion 352 is provided below the layer 351 having a transistor or in the same layer. May be.

記憶素子部352は、図18(A)に示す構成の記憶素子部352で構成することができる。   The memory element portion 352 can be formed using the memory element portion 352 having the structure illustrated in FIG.

また、トランジスタを有する層351と記憶素子部352とを含む基板と、アンテナとして機能する導電層357が設けられた基板365は、接着性を有する樹脂375により貼り合わされている。そして、トランジスタを有する層351と導電層357とは樹脂375中に含まれる導電性粒子359を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いてトランジスタを有する層351と記憶素子部352を有する基板350と、アンテナとして機能する導電層357が設けられた基板365とを貼り合わせてもよい。   In addition, the substrate 365 including the transistor 351 and the memory element portion 352 and the substrate 365 provided with the conductive layer 357 functioning as an antenna are attached to each other with a resin 375 having adhesiveness. The layer 351 including a transistor and the conductive layer 357 are electrically connected through conductive particles 359 included in the resin 375. Further, a conductive layer such as a silver paste, a copper paste, or a carbon paste or a method of performing solder bonding is used to provide a layer 351 having a transistor, a substrate 350 having a memory element portion 352, and a conductive layer 357 functioning as an antenna. The obtained substrate 365 may be attached.

図19(B)は実施の形態9に示した記憶装置が設けられた半導体装置を示しており、基板350上に形成されたトランジスタ451、452を含むトランジスタを有する層351と、トランジスタを有する層351の上方に形成される記憶素子部356と、トランジスタ451に接続する接続端子368と、アンテナとして機能する導電層357が形成された基板365とを有し、導電層357及び接続端子は導電性粒子により接続している。なお、ここではトランジスタを有する層351においてトランジスタ451と同一の層にトランジスタ452を有し、トランジスタを有する層351の上方にアンテナとして機能する導電層357を有する場合を示しているが、この構成に限られず記憶素子部356をトランジスタを有する層351の下方や同一の層に有してもよい。   FIG. 19B illustrates a semiconductor device provided with the memory device described in Embodiment 9, in which a layer 351 including transistors including transistors 451 and 452 formed over a substrate 350 and a layer including transistors are formed. 351 includes a memory element portion 356 formed above 351, a connection terminal 368 connected to the transistor 451, and a substrate 365 over which a conductive layer 357 functioning as an antenna is formed. The conductive layer 357 and the connection terminal are conductive. Connected by particles. Note that here, a case where the transistor 451 is included in the same layer as the transistor 451 in the layer 351 including the transistor and the conductive layer 357 functioning as an antenna is provided above the layer 351 including the transistor is shown. Without limitation, the memory element portion 356 may be provided below the layer 351 including a transistor or in the same layer.

記憶素子部356は、図18(B)に示す構成の記憶素子356a、356bで構成することができる。   The memory element portion 356 can be formed using memory elements 356a and 356b having the structure illustrated in FIG.

また、図19(B)においてもトランジスタを有する層351と記憶素子部356を有する基板350と、アンテナとして機能する導電層357が設けられた基板365は、導電性粒子359を含む樹脂375により貼り合わせられる。また、導電層357及び接続端子は導電性粒子により接続している。   19B, a substrate 350 provided with a layer 351 including a transistor and a memory element portion 356 and a substrate 365 provided with a conductive layer 357 functioning as an antenna are attached with a resin 375 including conductive particles 359. Adapted. In addition, the conductive layer 357 and the connection terminal are connected by conductive particles.

また、基板上に剥離層、トランジスタを有する層351、記憶素子部356を形成し、実施の形態9に示す剥離方法を適宜用いてトランジスタを有する層351、記憶素子部356を剥離し、可撓性を有する基板461上に接着層を用いて貼り付けてもよい。   Further, a peeling layer, a layer 351 having a transistor, and a memory element portion 356 are formed over a substrate, and the layer 351 having a transistor and the memory element portion 356 are peeled off appropriately using the peeling method described in Embodiment 9 to be flexible. Alternatively, an adhesive layer may be attached to the substrate 461 having a property.

さらには、記憶素子部352、356を、アンテナとして機能する導電層が設けられた基板365に設けてもよい。すなわち、トランジスタを有する層が形成される第1の基板と、記憶素子部及びアンテナとして機能する導電層が形成される第2の基板とを、導電性粒子を含む樹脂により貼り合わせてもよい。また、図18(A)及び(B)に示す半導体装置と同様に、トランジスタに接続するセンサを設けてもよい。 Further, the memory element portions 352 and 356 may be provided over the substrate 365 provided with a conductive layer functioning as an antenna. In other words, the first substrate over which a layer including a transistor is formed and the second substrate over which a conductive layer functioning as a memory element portion and an antenna are formed may be bonded to each other with a resin containing conductive particles. Further, similarly to the semiconductor device illustrated in FIGS. 18A and 18B, a sensor connected to a transistor may be provided.

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。 Note that this embodiment can be freely combined with the above embodiment.

(実施の形態11)
本実施の形態では、実施の形態1乃至6に示す記憶素子、実施の形態8及び9に示す記憶装置、及び実施の形態10に示す半導体装置に用いることが可能な発光材料について、以下に示す。
(Embodiment 11)
In this embodiment, a light-emitting material that can be used for the memory element described in any of Embodiments 1 to 6, the storage device in Embodiments 8 and 9, and the semiconductor device in Embodiment 10 is described below. .

実施の形態5及び6に示す発光素子部に、発光材料として無機化合物を用いた発光素子を用いることができる。代表的には、エレクトロルミネッセンスを利用した無機EL素子がある。   For the light-emitting element portions described in Embodiments 5 and 6, a light-emitting element using an inorganic compound as a light-emitting material can be used. Typically, there is an inorganic EL element using electroluminescence.

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ELではドナー−アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。 Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure. The former has an electroluminescent layer in which particles of a luminescent material are dispersed in a binder, and the latter has an electroluminescent layer made of a thin film of luminescent material, but is accelerated by a high electric field. This is common in that it requires more electrons. Note that the obtained light emission mechanism includes donor-acceptor recombination light emission using a donor level and an acceptor level, and localized light emission using inner-shell electron transition of a metal ion. In general, the dispersion-type inorganic EL often has donor-acceptor recombination light emission, and the thin-film inorganic EL element often has localized light emission.

本実施の形態で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法(共沈法)などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。 A light-emitting material that can be used in this embodiment mode includes a base material and an impurity element that serves as a light-emission center. By changing the impurity element to be contained, light emission of various colors can be obtained. As a method for manufacturing the light-emitting material, various methods such as a solid phase method and a liquid phase method (coprecipitation method) can be used. Also, spray pyrolysis method, metathesis method, precursor thermal decomposition method, reverse micelle method, method combining these methods with high temperature firing, liquid phase method such as freeze-drying method, etc. can be used.

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。 The solid phase method is a method in which a base material and an impurity element or a compound containing the impurity element are weighed, mixed in a mortar, heated and fired in an electric furnace, reacted, and the base material contains the impurity element. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state. Although firing at a relatively high temperature is required, it is a simple method, so it has high productivity and is suitable for mass production.

液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。 The liquid phase method (coprecipitation method) is a method in which a base material or a compound containing the base material and an impurity element or a compound containing the impurity element are reacted in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed, and the reaction can proceed even at a low firing temperature with a small particle size.

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS)、硫化カルシウム(CaS)、硫化イットリウム(Y)、硫化ガリウム(Ga)、硫化ストロンチウム(SrS)、硫化バリウム(BaS)等を用いることができる。また、酸化物としては、例えば、酸化亜鉛(ZnO)、酸化イットリウム(Y)等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、窒化インジウム(InN)等を用いることができる。さらに、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)等も用いることができ、硫化カルシウム−ガリウム(CaGa)、硫化ストロンチウム−ガリウム(SrGa)、硫化バリウム−ガリウム(BaGa)、等の3元系の混晶であってもよい。 As a base material used for the light-emitting material, sulfide, oxide, or nitride can be used. Examples of the sulfide include zinc sulfide (ZnS), cadmium sulfide (CdS), calcium sulfide (CaS), yttrium sulfide (Y 2 S 3 ), gallium sulfide (Ga 2 S 3 ), strontium sulfide (SrS), sulfide. Barium (BaS) or the like can be used. As the oxide, for example, zinc oxide (ZnO), yttrium oxide (Y 2 O 3 ), or the like can be used. As the nitride, for example, aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), or the like can be used. Furthermore, zinc selenide (ZnSe), zinc telluride (ZnTe), and the like can also be used, such as calcium sulfide-gallium sulfide (CaGa 2 S 4 ), strontium sulfide-gallium (SrGa 2 S 4 ), barium sulfide-gallium (BaGa). It may be a ternary mixed crystal such as 2 S 4 ).

局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セリウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償として、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。 As the emission center of localized emission, manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium (Pr) or the like can be used. Note that a halogen element such as fluorine (F) or chlorine (Cl) may be added as charge compensation.

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I)、ホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、タリウム(Tl)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)などの金属元素、珪素(Si)等を用いることができる。 On the other hand, a light-emitting material containing a first impurity element that forms a donor level and a second impurity element that forms an acceptor level can be used as the emission center of donor-acceptor recombination light emission. Examples of the first impurity element include fluorine (F), chlorine (Cl), bromine (Br), iodine (I), boron (B), aluminum (Al), gallium (Ga), indium (In), and thallium. (Tl) or the like can be used. As the second impurity element, for example, a metal element such as copper (Cu), silver (Ag), gold (Au), or platinum (Pt), silicon (Si), or the like can be used.

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又は第1の不純物元素を含む化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化アルミニウム(Al)等を用いることができ、第2の不純物元素又は第2の不純物元素を含む化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅(CuS)、硫化銀(AgS)等を用いることができる。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。 In the case where a light-emitting material for donor-acceptor recombination light emission is synthesized using a solid-phase method, a base material, a first impurity element or a compound containing the first impurity element, a second impurity element, or a second impurity element Each compound containing an impurity element is weighed and mixed in a mortar, and then heated and fired in an electric furnace. As the base material, the above-described base material can be used, and examples of the first impurity element or the compound containing the first impurity element include fluorine (F), chlorine (Cl), and aluminum sulfide (Al 2 S). 3 ) or the like, and examples of the second impurity element or the compound containing the second impurity element include copper (Cu), silver (Ag), copper sulfide (Cu 2 S), and silver sulfide (Ag). 2 S) or the like can be used. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state.

また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物元素と第2の不純物元素で構成される化合物としては、例えば、フッ化銅(CuF)、塩化銅(CuCl)、ヨウ化銅(CuI)、臭化銅(CuBr)、窒化銅(CuN)、リン化銅(CuP)、フッ化銀(AgF)、塩化銀(AgCl)、ヨウ化銀(AgI)、臭化銀(AgBr)、塩化金(AuCl)、臭化金(AuBr)、塩化白金(PtCl)等を用いることができる。 In addition, as an impurity element in the case of using a solid phase reaction, a compound including a first impurity element and a second impurity element may be used in combination. In this case, since the impurity element is easily diffused and the solid-phase reaction easily proceeds, a uniform light emitting material can be obtained. Further, since no extra impurity element is contained, a light-emitting material with high purity can be obtained. Examples of the compound composed of the first impurity element and the second impurity element include copper fluoride (CuF 2 ), copper chloride (CuCl), copper iodide (CuI), copper bromide (CuBr), and nitride. Copper (Cu 3 N), copper phosphide (Cu 3 P), silver fluoride (AgF), silver chloride (AgCl), silver iodide (AgI), silver bromide (AgBr), gold chloride (AuCl 3 ), Gold bromide (AuBr 3 ), platinum chloride (PtCl 2 ), or the like can be used.

なお、これらの不純物元素の濃度は、母体材料に対して0.01〜10atom%であればよく、好ましくは0.05〜5atom%の範囲である。 Note that the concentration of these impurity elements may be 0.01 to 10 atom% with respect to the base material, and is preferably in the range of 0.05 to 5 atom%.

また、ドナー−アクセプター再結合型発光の発光中心を有する発光材料に、第3の不純物元素を含む発光材料を用いてもよい。第3の不純物元素は、例えば、リチウム(Li)、ナトリウム(Na)、カリウム(K)、ルビジウム(Rb)、セシウム(Cs)、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)などを用いることができる。この場合、第3の不純物元素の濃度は、母体材料に対して0.05〜5atom%であることが好ましい。このような構成の発光材料では、低電圧での発光が可能となる。よって、低駆動電圧で発光可能な発光素子を得ることができ、消費電力が低減された発光素子を得ることができる。また、さらに上述した局在型発光の発光中心となる不純物元素が含まれていてもよい。 Alternatively, a light-emitting material containing a third impurity element may be used as a light-emitting material having a donor-acceptor recombination-type light emission center. Examples of the third impurity element include lithium (Li), sodium (Na), potassium (K), rubidium (Rb), cesium (Cs), nitrogen (N), phosphorus (P), arsenic (As), and antimony. (Sb), bismuth (Bi), or the like can be used. In this case, the concentration of the third impurity element is preferably 0.05 to 5 atom% with respect to the base material. The light emitting material having such a configuration can emit light at a low voltage. Therefore, a light-emitting element that can emit light at a low driving voltage can be obtained, and a light-emitting element with reduced power consumption can be obtained. Further, an impurity element which becomes a light emission center of the above-described localized light emission may be included.

このような発光材料として、例えば、母体材料としてZnS、第1の不純物元素としてCl、第2の不純物元素としてCu、第3の不純物元素してGa及びAsを含み、さらに局在型発光の発光中心としてMnを含む発光材料を用いることも可能である。このような発光材料を形成するには、以下に示す方法を用いることができる。発光材料(ZnS:Cu,Cl)にMnを加え、真空中で2〜4時間程度焼成する。焼成温度は700〜1500℃であることが好ましい。この焼成したものを粉砕して粒径5〜20μmにし、粒径1〜3μmのGaAsを加え撹拌する。この混合物を硫黄ガスを含む窒素気流中で約500〜800℃で2〜4時間焼成することにより、発光材料を得ることができる。この発光材料を用いて、蒸着法などにより薄膜を形成することにより、発光素子の発光層として用いることができる。 As such a light emitting material, for example, ZnS is used as a base material, Cl is used as a first impurity element, Cu is used as a second impurity element, Ga and As are used as a third impurity element, and light emission of localized light emission is further performed. It is also possible to use a light emitting material containing Mn as the center. In order to form such a light emitting material, the following method can be used. Mn is added to the light-emitting material (ZnS: Cu, Cl), and baked in vacuum for about 2 to 4 hours. The firing temperature is preferably 700 to 1500 ° C. The fired product is pulverized to a particle size of 5 to 20 μm, GaAs having a particle size of 1 to 3 μm is added and stirred. A luminescent material can be obtained by baking this mixture at about 500 to 800 ° C. for 2 to 4 hours in a nitrogen stream containing sulfur gas. By using this luminescent material and forming a thin film by vapor deposition or the like, it can be used as a light emitting layer of a light emitting element.

母体材料として、上述した材料を用い、上述した第一の不純物元素及び第二の不純物元素及び第三の不純物元素を含む発光材料を用いた発光層は、高電界により加速されたホットエレクトロンを必要とすることなく、発光することが可能である。つまり、発光素子に高電圧を印加する必要がなくなるため、低駆動電圧で動作可能な発光素子を得ることができる。また、低駆動電圧で発光可能であるため、消費電力も低減された発光素子を得ることができる。また、さらに他の発光中心となる元素が含まれていてもよい。 A light-emitting layer using the above-described material as a base material and using the above-described light-emitting material including the first impurity element, the second impurity element, and the third impurity element requires hot electrons accelerated by a high electric field. Without emitting light. That is, since it is not necessary to apply a high voltage to the light emitting element, a light emitting element that can operate with a low driving voltage can be obtained. In addition, since light can be emitted with a low driving voltage, a light-emitting element with reduced power consumption can be obtained. Further, an element that becomes another light emission center may be included.

また、無機EL素子は、母体材料として上述した材料を用い、第二の不純物元素及び第三の不純物元素及び上述した金属イオンの内殻電子遷移を利用した発光中心を含む発光材料を用いることができる。この場合、発光中心となる金属イオンは、母体材料に対して0.05〜5atomic%であることが好ましい。また、第二の不純物元素の濃度は、母体材料に対して0.05〜5atomic%であることが好ましい。また、第三の不純物元素の濃度は、母体材料に対して0.05〜5atomic%であることが好ましい。このような構成の発光材料は、低電圧で発光可能である。よって、低駆動電圧で発光可能な発光素子を得ることができるため、消費電力が低減された発光素子を得ることができる。また、さらに他の発光中心となる元素が含まれていてもよい。 In addition, the inorganic EL element uses the above-described material as a base material, and uses a light-emitting material including a light-emitting center using the second impurity element, the third impurity element, and the inner-shell electron transition of the metal ion described above. it can. In this case, the metal ion serving as the emission center is preferably 0.05 to 5 atomic% with respect to the base material. The concentration of the second impurity element is preferably 0.05 to 5 atomic% with respect to the base material. The concentration of the third impurity element is preferably 0.05 to 5 atomic% with respect to the base material. The light emitting material having such a structure can emit light at a low voltage. Accordingly, a light-emitting element that can emit light at a low driving voltage can be obtained, and thus a light-emitting element with reduced power consumption can be obtained. Further, an element that becomes another light emission center may be included.

薄膜型無機ELの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CVD)、原子エピタキシ法(ALE)等を用いて形成することができる。 In the case of a thin-film inorganic EL, the electroluminescent layer is a layer containing the above-described luminescent material, and is a physical vapor deposition method such as a resistance heating vapor deposition method, a vacuum vapor deposition method such as an electron beam vapor deposition (EB vapor deposition) method, a sputtering method, PVD), metal organic chemical vapor deposition (CVD), chemical vapor deposition (CVD) such as hydride transport low pressure CVD, atomic epitaxy (ALE), or the like.

図26(A)乃至(C)に発光素子として用いることのできる薄膜型無機EL素子の一例を示す。図26(A)乃至(C)において、発光素子は、第1の導電層50、電界発光層52、透光性を有する導電層53を含む。 FIGS. 26A to 26C illustrate an example of a thin-film inorganic EL element that can be used as a light-emitting element. 26A to 26C, the light-emitting element includes a first conductive layer 50, an electroluminescent layer 52, and a conductive layer 53 having a light-transmitting property.

図26(B)及び図26(C)に示す発光素子は、図26(A)の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図26(B)に示す発光素子は、第1の導電層50と電界発光層52との間に絶縁層54を有し、図26(C)に示す発光素子は、第1の導電層50と電界発光層52との間に絶縁層54a、透光性を有する導電層53と電界発光層52との間に絶縁層54bとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。 A light-emitting element illustrated in FIGS. 26B and 26C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. The light-emitting element illustrated in FIG. 26B includes an insulating layer 54 between the first conductive layer 50 and the electroluminescent layer 52, and the light-emitting element illustrated in FIG. 26C includes the first conductive layer 50. And an electroluminescent layer 52, and an insulating layer 54 b is provided between the light-transmitting conductive layer 53 and the electroluminescent layer 52. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. Further, the insulating layer may be a single layer or a stacked layer including a plurality of layers.

また、図26(B)では第1の導電層50に接するように絶縁層54が設けられているが、絶縁層と電界発光層の順番を逆にして、透光性を有する導電層53に接するように絶縁層54を設けてもよい。 In FIG. 26B, the insulating layer 54 is provided so as to be in contact with the first conductive layer 50; however, the order of the insulating layer and the electroluminescent layer is reversed so that the light-transmitting conductive layer 53 is formed. An insulating layer 54 may be provided so as to be in contact with each other.

分散型無機ELの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。 In the case of a dispersion-type inorganic EL, a particulate luminescent material is dispersed in a binder to form a film-like electroluminescent layer. When particles having a desired size cannot be obtained sufficiently by the method for manufacturing a light emitting material, the particles may be processed into particles by pulverization or the like in a mortar or the like. A binder is a substance for fixing a granular light emitting material in a dispersed state and maintaining the shape as an electroluminescent layer. The light emitting material is uniformly dispersed and fixed in the electroluminescent layer by the binder.

分散型無機ELの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷など)、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、10〜1000nmの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は50wt%以上80wt%以下とするよい。 In the case of a dispersion-type inorganic EL, the electroluminescent layer can be formed by a droplet discharge method capable of selectively forming an electroluminescent layer, a printing method (screen printing, offset printing, etc.), a coating method such as a spin coating method, dipping, etc. It is also possible to use a method or a dispenser method. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. In the electroluminescent layer including the light emitting material and the binder, the ratio of the light emitting material may be 50 wt% or more and 80 wt% or less.

図27(A)乃至(C)に発光素子として用いることのできる分散型無機EL素子の一例を示す。図27(A)における発光素子は、第1の導電層60、電界発光層62、透光性を有する導電層63の積層構造を有し、電界発光層62中にバインダによって保持された発光材料61を含む。 FIGS. 27A to 27C illustrate an example of a dispersion-type inorganic EL element that can be used as a light-emitting element. A light-emitting element in FIG. 27A has a stacked structure of a first conductive layer 60, an electroluminescent layer 62, and a light-transmitting conductive layer 63, and a light-emitting material held in the electroluminescent layer 62 by a binder. 61 is included.

本実施の形態に用いることのできるバインダとしては、絶縁材料を用いることができ、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベンゾオキサゾール)等の樹脂材料を用いてもよい。また光硬化型樹脂材料などを用いることができる。これらの樹脂に、チタン酸バリウム(BaTiO)やチタン酸ストロンチウム(SrTiO)などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。 As a binder that can be used in this embodiment mode, an insulating material can be used, an organic material or an inorganic material can be used, and a mixed material of an organic material and an inorganic material can be used. As the organic insulating material, a polymer having a relatively high dielectric constant such as a cyanoethyl cellulose resin, or a resin such as polyethylene, polypropylene, polystyrene resin, silicone resin, epoxy resin, or vinylidene fluoride can be used. Alternatively, a heat-resistant polymer such as aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, phenol resins, novolac resins, acrylic resins, melamine resins, urethane resins, and oxazole resins (polybenzoxazole) may be used. Moreover, a photocurable resin material or the like can be used. The dielectric constant can be adjusted by appropriately mixing fine particles of high dielectric constant such as barium titanate (BaTiO 3 ) and strontium titanate (SrTiO 3 ) with these resins.

バインダに含まれる無機絶縁材料としては、酸化珪素(SiO)、窒化珪素(SiN)、酸素及び窒素を含む珪素、窒化アルミニウム(AlN)、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム(Al)、酸化チタン(TiO)、BaTiO、SrTiO、チタン酸鉛(PbTiO)、ニオブ酸カリウム(KNbO)、ニオブ酸鉛(PbNbO)、酸化タンタル(Ta)、タンタル酸バリウム(BaTa)、タンタル酸リチウム(LiTaO)、酸化イットリウム(Y)、酸化ジルコニウム(ZrO)、ZnSその他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる(添加等によって)ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。 Examples of the inorganic insulating material contained in the binder include silicon oxide (SiO x ), silicon nitride (SiN x ), silicon containing oxygen and nitrogen, aluminum nitride (AlN), aluminum containing oxygen and nitrogen, or aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), BaTiO 3 , SrTiO 3 , lead titanate (PbTiO 3 ), potassium niobate (KNbO 3 ), lead niobate (PbNbO 3 ), tantalum oxide (Ta 2 O 5 ), tantalum Formed with a material selected from materials including barium oxide (BaTa 2 O 6 ), lithium tantalate (LiTaO 3 ), yttrium oxide (Y 2 O 3 ), zirconium oxide (ZrO 2 ), ZnS and other inorganic insulating materials. can do. By including an inorganic material having a high dielectric constant in the organic material (by addition or the like), the dielectric constant of the electroluminescent layer made of the light emitting material and the binder can be further controlled, and the dielectric constant can be further increased. .

作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法(各種ウエットプロセス)及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−3メチル−1−ブタノール(MMBともいう)などを用いることができる。 In the manufacturing process, the light-emitting material is dispersed in a solution containing a binder, but as a solvent for the solution containing a binder that can be used in this embodiment, a method of forming an electroluminescent layer by dissolving the binder material (various types) A solvent capable of producing a solution having a viscosity suitable for a wet process) and a desired film thickness may be appropriately selected. For example, when a siloxane resin is used as a binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also referred to as PGMEA), 3-methoxy-3-methyl-1-butanol (also referred to as MMB) can be used. Etc. can be used.

図27(B)及び図27(C)に示す発光素子は、図27(A)の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図27(B)に示す発光素子は、第1の導電層60と電界発光層62との間に絶縁層64を有し、図27(C)に示す発光素子は、第1の導電層60と電界発光層62との間に絶縁層64a、透光性を有する導電層63と電界発光層62との間に絶縁層64bとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。 The light-emitting element illustrated in FIGS. 27B and 27C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. The light-emitting element illustrated in FIG. 27B includes an insulating layer 64 between the first conductive layer 60 and the electroluminescent layer 62, and the light-emitting element illustrated in FIG. 27C includes the first conductive layer 60. An insulating layer 64 a is provided between the electroluminescent layer 62 and the electroluminescent layer 62, and an insulating layer 64 b is provided between the light-transmitting conductive layer 63 and the electroluminescent layer 62. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. Further, the insulating layer may be a single layer or a stacked layer including a plurality of layers.

また、図27(B)では第1の導電層60に接するように絶縁層64が設けられているが、絶縁層と電界発光層の順番を逆にして、透光性を有する導電層63に接するように絶縁層64を設けてもよい。 In FIG. 27B, the insulating layer 64 is provided so as to be in contact with the first conductive layer 60; however, the order of the insulating layer and the electroluminescent layer is reversed so that the light-transmitting conductive layer 63 is formed. An insulating layer 64 may be provided so as to be in contact with each other.

図26における第1の導電層50、透光性を有する導電層53、図27における第1の導電層60、透光性を有する導電層63は、実施の形態5及び6に示す第1の導電層101、透光性を有する導電層141を適宜用いることができる。 The first conductive layer 50, the light-transmitting conductive layer 53 in FIG. 26, the first conductive layer 60 in FIG. 27, and the light-transmitting conductive layer 63 are the first conductive layers shown in Embodiment Modes 5 and 6. The conductive layer 101 and the light-transmitting conductive layer 141 can be used as appropriate.

図26における絶縁層54、図27における絶縁層64のような絶縁層は、特に限定されることはないが、絶縁耐性が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン(SiO)、酸化イットリウム(Y)、酸化チタン(TiO)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)、酸化タンタル(Ta)、チタン酸バリウム(BaTiO)、チタン酸ストロンチウム(SrTiO)、チタン酸鉛(PbTiO)、窒化シリコン(Si)、酸化ジルコニウム(ZrO)等やこれらの混合膜又は2種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、CVD等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは10〜1000nmの範囲である。 Insulating layers such as the insulating layer 54 in FIG. 26 and the insulating layer 64 in FIG. 27 are not particularly limited, but preferably have high insulation resistance, a dense film quality, and a high dielectric constant. It is preferable. For example, silicon oxide (SiO 2 ), yttrium oxide (Y 2 O 3 ), titanium oxide (TiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), tantalum oxide (Ta 2 O 5 ), Barium titanate (BaTiO 3 ), strontium titanate (SrTiO 3 ), lead titanate (PbTiO 3 ), silicon nitride (Si 3 N 4 ), zirconium oxide (ZrO 2 ), etc., a mixed film thereof, or two or more kinds thereof A laminated film can be used. These insulating films can be formed by sputtering, vapor deposition, CVD, or the like. The insulating layer may be formed by dispersing particles of these insulating materials in a binder. The binder material may be formed using the same material and method as the binder contained in the electroluminescent layer. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm.

さらには、実施の形態1乃至4に示す発光材料として、上記母体材料及び発光中心となる不純物元素適宜を用いることができる。 Further, as the light-emitting material described in any of Embodiments 1 to 4, the base material and an impurity element which serves as a light emission center can be used as appropriate.

本実施の形態で示す発光素子は、電界発光層を狭持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。 The light-emitting element described in this embodiment mode can emit light by applying a voltage between a pair of electrode layers sandwiching an electroluminescent layer, but can operate in either DC driving or AC driving.

ここで、本実施例の半導体装置の構成について、図22を参照して説明する。図22(A)に示すように、本実施例の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶装置16、バス17、アンテナ18を有する。 Here, the configuration of the semiconductor device of this embodiment will be described with reference to FIG. As shown in FIG. 22A, the semiconductor device 20 of this embodiment has a function of communicating data without contact, and includes a power supply circuit 11, a clock generation circuit 12, a data demodulation / modulation circuit 13, and other circuits. A control circuit 14, an interface circuit 15, a storage device 16, a bus 17, and an antenna 18.

また、図22(B)に示すように、本実施例の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶装置16、バス17、アンテナ18の他、中央処理ユニット71を有しても良い。 Further, as shown in FIG. 22B, the semiconductor device 20 of this embodiment has a function of communicating data without contact, and includes a power supply circuit 11, a clock generation circuit 12, a data demodulation / modulation circuit 13, and the like. In addition to the control circuit 14, the interface circuit 15, the storage device 16, the bus 17, and the antenna 18, the central processing unit 71 may be included.

また、図22(C)に示すように、本実施例の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶装置16、バス17、アンテナ18、中央処理ユニット71の他、検出素子73、検出制御回路74からなる検出部72を有しても良い。 Further, as shown in FIG. 22C, the semiconductor device 20 of this embodiment has a function of communicating data without contact, and includes a power supply circuit 11, a clock generation circuit 12, a data demodulation / modulation circuit 13, and the like. In addition to the control circuit 14, the interface circuit 15, the storage device 16, the bus 17, the antenna 18, and the central processing unit 71, a detection unit 72 including a detection element 73 and a detection control circuit 74 may be provided.

本実施例の半導体装置は、トランジスタを有する層のトランジスタにより、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶装置16、バス17、アンテナ18、中央処理ユニット71の他、検出素子73、検出制御回路74からなる検出部72等を構成することで、小型で多機能を有する半導体装置を形成することが可能である。 The semiconductor device of this embodiment includes a power supply circuit 11, a clock generation circuit 12, a data demodulation / modulation circuit 13, a control circuit 14 for controlling other circuits, an interface circuit 15, a storage device 16, and a transistor in a layer having transistors. In addition to the bus 17, the antenna 18, and the central processing unit 71, the detection unit 72 including the detection element 73, the detection control circuit 74, and the like can be configured to form a small and multi-functional semiconductor device.

電源回路11は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路12は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路13は、リーダライタ19と交信するデータを復調/変調する機能を有する。制御回路14は、記憶装置16を制御する機能を有する。アンテナ18は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ19は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。   The power supply circuit 11 is a circuit that generates various power supplies to be supplied to each circuit inside the semiconductor device 20 based on the AC signal input from the antenna 18. The clock generation circuit 12 is a circuit that generates various clock signals to be supplied to each circuit inside the semiconductor device 20 based on the AC signal input from the antenna 18. The data demodulation / modulation circuit 13 has a function of demodulating / modulating data communicated with the reader / writer 19. The control circuit 14 has a function of controlling the storage device 16. The antenna 18 has a function of transmitting / receiving electromagnetic waves or radio waves. The reader / writer 19 controls communication and control with the semiconductor device and processing related to the data. The semiconductor device is not limited to the above-described configuration, and may be a configuration in which other elements such as a power supply voltage limiter circuit and hardware dedicated to cryptographic processing are added.

記憶装置16は、実施の形態8または実施の形態9に示す記憶装置から選択される1つ又は複数を有する。有機化合物を含む層を有する記憶素子は、小型化、薄膜化および大容量化を同時に実現することができるため、記憶装置16を有機化合物を含む層を有する記憶素子で設けることにより、半導体装置の小型化、軽量化を達成することができる。   The storage device 16 has one or more selected from the storage devices described in the eighth embodiment or the ninth embodiment. Since a memory element having a layer containing an organic compound can simultaneously achieve downsizing, thinning, and large capacity, by providing the memory device 16 as a memory element having a layer containing an organic compound, A reduction in size and weight can be achieved.

検出部72は、温度、圧力、流量、光、磁気、音波、加速度、湿度、気体成分、液体成分、その他の特性を物理的又は化学的手段により検出することができる。また、検出部72は、物理量または化学量を検出する検出素子73と当該検出素子73で検出された物理量または化学量を電気信号等の適切な信号に変換する検出制御回路74とを有している。検出素子73としては、抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード等で形成することができる。なお、検出部72は複数設けてもよく、この場合、複数の物理量または化学量を同時に検出することが可能である。 The detection unit 72 can detect temperature, pressure, flow rate, light, magnetism, sound wave, acceleration, humidity, gas component, liquid component, and other characteristics by physical or chemical means. The detection unit 72 includes a detection element 73 that detects a physical quantity or a chemical quantity, and a detection control circuit 74 that converts the physical quantity or the chemical quantity detected by the detection element 73 into an appropriate signal such as an electrical signal. Yes. The detection element 73 can be formed of a resistance element, a capacitive coupling element, an inductive coupling element, a photovoltaic element, a photoelectric conversion element, a thermoelectric element, a transistor, a thermistor, a diode, or the like. A plurality of detection units 72 may be provided. In this case, a plurality of physical quantities or chemical quantities can be detected simultaneously.

また、ここでいう物理量とは、温度、圧力、流量、光、磁気、音波、加速度、湿度等を指し、化学量とは、ガス等の気体成分やイオン等の液体に含まれる成分等の化学物質等を指す。化学量としては、他にも、血液、汗、尿等に含まれる特定の生体物質(例えば、血液中に含まれる血糖値等)等の有機化合物も含まれる。特に、化学量を検出しようとする場合には、必然的にある特定の物質を選択的に検出することになるため、あらかじめ検出素子73に検出したい物質と選択的に反応する物質を設けておく。例えば、生体物質の検出を行う場合には、検出素子73に検出させたい生体物質と選択的に反応する酵素、抗体分子または微生物細胞等を高分子等に固定化して設けておくことが好ましい。 The physical quantity here refers to temperature, pressure, flow rate, light, magnetism, sound wave, acceleration, humidity, etc., and the chemical quantity refers to chemicals such as components contained in gas components such as gases and liquids such as ions. It refers to substances. In addition, the chemical amount includes organic compounds such as specific biological substances (for example, blood glucose level contained in blood) contained in blood, sweat, urine and the like. In particular, when a chemical amount is to be detected, a specific substance is inevitably selectively detected. Therefore, a substance that selectively reacts with a substance to be detected is provided in the detection element 73 in advance. . For example, when detecting a biological material, it is preferable to provide an enzyme, an antibody molecule, a microbial cell, or the like that selectively reacts with the biological material to be detected by the detection element 73 in a polymer or the like.

本実施例により無線チップとして機能する半導体装置20を形成することができる。無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図24(A)参照)、包装用容器類(包装紙やボトル等、図24(C)参照)、記録媒体(DVDソフトやビデオテープ等、図24(B)参照)、乗物類(自転車等、図24(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札(図24(E)、図24(F)参照)等の物品に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。   According to this embodiment, the semiconductor device 20 functioning as a wireless chip can be formed. Applications of wireless chips are wide-ranging. For example, banknotes, coins, securities, bearer bonds, certificates (driver's license, resident card, etc., see FIG. 24A), packaging containers (wrapping paper and Bottle, etc., see FIG. 24C), recording medium (DVD software, video tape, etc., see FIG. 24B), vehicles (bicycle, etc., see FIG. 24D), personal items (bags, glasses, etc.) ), Foods, plants, animals, human bodies, clothing, daily necessities, electronic devices, etc. and goods such as luggage tags (see FIGS. 24E and 24F) for use. be able to. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (also simply referred to as televisions, television receivers, television receivers), mobile phones, and the like.

本実施例の半導体装置20は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本実施例の半導体装置20は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本実施例の半導体装置20を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本実施例の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。   The semiconductor device 20 of the present embodiment is fixed to an article by being mounted on a printed board, pasted on the surface, or embedded. For example, a book is embedded in paper, and a package made of an organic resin is embedded in the organic resin, and is fixed to each article. Since the semiconductor device 20 of the present embodiment realizes small size, thinness, and light weight, the design of the article itself is not impaired even after being fixed to the article. Further, by providing the semiconductor device 20 of the present embodiment on bills, coins, securities, bearer bonds, certificates, etc., an authentication function can be provided, and forgery can be prevented by utilizing this authentication function. be able to. Also, by providing the semiconductor device of this embodiment in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of systems such as inspection systems. .

次に、本実施例の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705を有する(図23参照)。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置が実装されており、このうちの1つとして、本実施例の半導体装置20を用いることができる。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理ユニット(CPU、Central Processing Unit)、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。 Next, one mode of an electronic device in which the semiconductor device of this embodiment is mounted will be described with reference to the drawings. The electronic device illustrated here is a mobile phone, which includes housings 2700 and 2706, a panel 2701, a housing 2702, a printed wiring board 2703, operation buttons 2704, and a battery 2705 (see FIG. 23). The panel 2701 is detachably incorporated in the housing 2702, and the housing 2702 is fitted on the printed wiring board 2703. The shape and dimensions of the housing 2702 are changed as appropriate in accordance with the electronic device in which the panel 2701 is incorporated. A plurality of packaged semiconductor devices are mounted on the printed wiring board 2703, and the semiconductor device 20 of this embodiment can be used as one of them. The plurality of semiconductor devices mounted on the printed wiring board 2703 have any one function of a controller, a central processing unit (CPU), a memory, a power supply circuit, a sound processing circuit, a transmission / reception circuit, and the like.

パネル2701は、接続フィルム2708を介して、プリント配線基板2703と接続される。上記のパネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素領域2709は、筐体2700に設けられた開口窓から視認できるように配置されている。 The panel 2701 is connected to the printed wiring board 2703 through the connection film 2708. The panel 2701, the housing 2702, and the printed wiring board 2703 are housed in the housings 2700 and 2706 together with the operation buttons 2704 and the battery 2705. A pixel region 2709 included in the panel 2701 is arranged so as to be visible from an opening window provided in the housing 2700.

上記の通り、本実施例の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体2700、2706内部の限られた空間を有効に利用することができる。 As described above, the semiconductor device of this embodiment is characterized in that it is small, thin, and lightweight. With the above characteristics, it is possible to effectively use the limited space inside the casings 2700 and 2706 of the electronic device. it can.

また、本実施例の半導体装置は、外部からの電圧印加により変化する有機化合物を含む層が一対の導電層間に挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本実施例の半導体装置は高集積化が容易なため、大容量の記憶装置を有する半導体装置を用いた電子機器を提供することができる。   In addition, since the semiconductor device of this embodiment includes a memory element having a simple structure in which a layer containing an organic compound that is changed by voltage application from the outside is sandwiched between a pair of conductive layers, an electronic device using an inexpensive semiconductor device Equipment can be provided. In addition, since the semiconductor device of this embodiment can be easily integrated, an electronic device using the semiconductor device including a large-capacity memory device can be provided.

また、本実施例の半導体装置が有する記憶装置は、外部からの電圧印加によりデータの書込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。   In addition, the memory device included in the semiconductor device of this embodiment performs data writing by applying voltage from the outside, is nonvolatile, and can additionally write data. With the above feature, forgery due to rewriting can be prevented, and new data can be added and written. Therefore, an electronic device using a semiconductor device that achieves high functionality and high added value can be provided.

なお、筐体2700、2706は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。 Note that the housings 2700 and 2706 are examples of the appearance of a mobile phone, and the electronic device according to the present embodiment can be transformed into various modes depending on the function and application.

本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a memory element of the present invention. 本発明の記憶装置を説明する図。3A and 3B illustrate a memory device of the present invention. 本発明の記憶装置を説明する上面図及び断面図。4A and 4B are a top view and cross-sectional views illustrating a memory device of the present invention. 本発明の記憶装置を説明する図。3A and 3B illustrate a memory device of the present invention. 本発明の記憶装置を説明する上面図及び断面図。4A and 4B are a top view and cross-sectional views illustrating a memory device of the present invention. 本発明の半導体装置を説明する断面図。FIG. 6 is a cross-sectional view illustrating a semiconductor device of the present invention. 本発明の半導体装置を説明する断面図。FIG. 6 is a cross-sectional view illustrating a semiconductor device of the present invention. 本発明の半導体装置を説明する断面図。FIG. 6 is a cross-sectional view illustrating a semiconductor device of the present invention. 記憶素子、抵抗素子の電流電圧特性を説明する図。10A and 10B illustrate current-voltage characteristics of a memory element and a resistance element. 本発明の半導体装置の構成例を説明する図。8A and 8B illustrate a structure example of a semiconductor device of the present invention. 本発明の半導体装置を有する電子機器を説明する図。6A and 6B illustrate an electronic device including a semiconductor device of the present invention. 本発明の半導体装置の使用形態について説明する図。4A and 4B each illustrate a usage pattern of a semiconductor device of the invention. 本発明に適応可能な薄膜トランジスタを説明する断面図。FIG. 10 is a cross-sectional view illustrating a thin film transistor applicable to the present invention. 本発明に適応可能な発光素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a light-emitting element that can be applied to the present invention. 本発明に適応可能な発光素子を説明する断面図。FIG. 6 is a cross-sectional view illustrating a light-emitting element that can be applied to the present invention.

Claims (13)

第1の導電層と、第2の導電層と、前記第1の導電層前記第2の導電層の間に形成され、且つ、光増感酸化還元剤、及び前記光増感酸化還元剤により光増感酸化還元反応する基質を有する有機化合物を含む層とを有する記憶素子を有することを特徴とする記憶装置。 A first conductive layer, a second conductive layer, is formed between the first conductive layer and the second conductive layer, and, photosensitizer redox agent, and the photosensitizer redox And a layer containing an organic compound having a substrate that undergoes a photosensitized oxidation-reduction reaction with an agent. 請求項1において、
前記光増感酸化還元剤は、前記第1の導電層及び前記第2の導電層に電圧を印加して発生する正孔と電子との再結合によるエネルギーにより励起状態となり、前記励起状態の光増感酸化還元剤により、前記基質の少なくとも一部光増感酸化還元反応が生じ、前記基質と導電率の異なる反応生成物が生成されることを特徴とする記憶装置。
In claim 1,
The photosensitized redox agent is excited by energy generated by recombination of holes and electrons generated by applying a voltage to the first conductive layer and the second conductive layer. A storage device, wherein a photosensitized redox reaction occurs in at least a part of the substrate by a sensitized redox agent to generate a reaction product having a conductivity different from that of the substrate.
第1の導電層と、第2の導電層と、前記第1の導電層前記第2の導電層の間に形成され、且つ、発光性を有する材料、光増感酸化還元剤、及び前記光増感酸化還元剤により少なくとも一部が光増感酸化還元反応する基質を有する有機化合物を含む層とを有する記憶素子を有することを特徴とする記憶装置。 A first conductive layer, a second conductive layer, a material formed between the first conductive layer and the second conductive layer and having a light emitting property, a photosensitized redox agent, and A memory device comprising: a memory element including a layer containing an organic compound having a substrate that at least partially undergoes a photosensitized redox reaction with the photosensitized redox agent. 請求項3において、
前記有機化合物を含む層は、発光性を有する材料で形成される層と、光増感酸化還元剤および基質で形成される層とを積層して形成されることを特徴とする記憶装置。
In claim 3,
The memory device characterized in that the layer containing an organic compound is formed by laminating a layer formed of a light-emitting material and a layer formed of a photosensitized redox agent and a substrate.
請求項3または請求項4において、
前記光増感酸化還元剤は、前記第1の導電層及び前記第2の導電層に電圧を印加して発生する正孔及び電子が、前記発光性を有する材料において再結合することにより生じる発光エネルギーにより励起状態となり、前記励起状態の光増感酸化還元剤により前記基質の少なくとも一部光増感酸化還元反応が生じ、前記基質と導電率の異なる反応生成物が生成されることを特徴とする記憶装置。
In claim 3 or claim 4,
The photosensitized redox agent emits light by recombination of holes and electrons generated by applying a voltage to the first conductive layer and the second conductive layer in the light emitting material. The excited state is caused by energy, and the photosensitized redox agent in the excited state causes a photosensitized redox reaction in at least a part of the substrate, and a reaction product having a conductivity different from that of the substrate is generated. A storage device.
第1の導電層、透光性を有する第2の導電層、及び第3の導電層を有し
前記第1の導電層前記第2の導電層の間において、発光性を有する材料で形成される第1の有機化合物を含む層を有し
記第2の導電層前記第3の導電層の間において、光増感酸化還元剤及び前記光増感酸化還元剤により少なくとも一部が光増感酸化還元反応する基質を有する第2の有機化合物を含む層とを有する記憶素子を有することを特徴とする記憶装置。
The first conductive layer has a second conductive layer having a light transmitting property, and a third conductive layer,
In between the first conductive layer and the second conductive layer, a layer containing a first organic compound is formed of a material having a light-emitting property,
In between the front Stories second conductive layer and the third conductive layer, the second having a substrate at least partially to sense redox reaction rose light by the photosensitizer redox agent and said photosensitizer redox agent A memory device having a memory element including a layer containing any organic compound.
請求項6において、
前記光増感酸化還元剤は、前記第1の導電層及び前記第2の導電層に電圧を印加して発生する正孔と電子との再結合によるエネルギーにより励起状態となり、前記励起状態の光増感酸化還元剤により、前記基質の少なくとも一部光増感酸化還元反応が生じ、前記基質と導電率の異なる反応生成物が生成されることを特徴とする記憶装置。
In claim 6,
The photosensitizer redox agent, becomes excited by the energy due to the recombination of holes and electrons generated by applying a voltage to the first conductive layer and before Symbol second conductive layer, the excited state A storage device, wherein a photosensitized redox reaction causes a photosensitized redox reaction in at least a part of the substrate to generate a reaction product having a conductivity different from that of the substrate.
請求項1乃至請求項5のいずれか一項において、
前記第1の導電層又は前記第2の導電層に接続するダイオードを有することを特徴とする記憶装置。
In any one of Claims 1 thru | or 5,
A memory device comprising a diode connected to the first conductive layer or the second conductive layer.
請求項6乃至請求項8のいずれか一項において、
前記第1の導電層又は前記第3の導電層に接続するダイオードを有することを特徴とする記憶装置。
In any one of Claims 6 to 8,
A memory device comprising a diode connected to the first conductive layer or the third conductive layer.
請求項1乃至請求項9のいずれかに記載の記憶素子がマトリクス状に配置されたメモリセルアレイと、書込み回路とを有することを特徴とする半導体装置。   10. A semiconductor device comprising: a memory cell array in which the memory elements according to claim 1 are arranged in a matrix; and a write circuit. 請求項1乃至請求項のいずれかに記載の記憶素子及びトランジスタで構成されるメモリセルがマトリクス状に配置されたメモリセルアレイと、書込み回路とを有することを特徴とする半導体装置。 A memory cell array having memory cells constituted by storage elements and transistors are arranged in a matrix according to any one of claims 1 to 9, wherein a and a write circuit. 請求項1乃至請求項11のいずれか一項において、
アンテナとして機能する導電層と、前記アンテナとして機能する導電層に電気的に接続するトランジスタとを有することを特徴とする半導体装置。
In any one of Claims 1 to 11,
A semiconductor device comprising: a conductive layer functioning as an antenna; and a transistor electrically connected to the conductive layer functioning as the antenna.
請求項12において、
読出し回路、電源回路、クロック発生回路、データ復調/変調回路、制御回路、及びインターフェイス回路のいずれか一つ以上を有することを特徴とする半導体装置。
In claim 12,
A semiconductor device comprising one or more of a reading circuit, a power supply circuit, a clock generation circuit, a data demodulation / modulation circuit, a control circuit, and an interface circuit.
JP2006215816A 2005-08-12 2006-08-08 Memory device and semiconductor device Expired - Fee Related JP4926597B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006215816A JP4926597B2 (en) 2005-08-12 2006-08-08 Memory device and semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005234387 2005-08-12
JP2005234387 2005-08-12
JP2006215816A JP4926597B2 (en) 2005-08-12 2006-08-08 Memory device and semiconductor device

Publications (3)

Publication Number Publication Date
JP2007073943A JP2007073943A (en) 2007-03-22
JP2007073943A5 JP2007073943A5 (en) 2009-09-17
JP4926597B2 true JP4926597B2 (en) 2012-05-09

Family

ID=37935090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006215816A Expired - Fee Related JP4926597B2 (en) 2005-08-12 2006-08-08 Memory device and semiconductor device

Country Status (1)

Country Link
JP (1) JP4926597B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4769627B2 (en) * 2006-04-28 2011-09-07 富士フイルム株式会社 Inorganic dispersion type electroluminescence device
JP2007299606A (en) * 2006-04-28 2007-11-15 Fujifilm Corp Distributed type electroluminescence element
JP5255794B2 (en) * 2007-07-27 2013-08-07 ユー・ディー・シー アイルランド リミテッド Organic electroluminescence device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277754A (en) * 1988-09-14 1990-03-16 Toppan Printing Co Ltd Photosensitive body for electrostatic printing plate and manufacture of the plate
JPH02239664A (en) * 1989-03-13 1990-09-21 Olympus Optical Co Ltd Electric memory
JPH10302963A (en) * 1997-04-24 1998-11-13 Toppan Printing Co Ltd Polymeric electric charge transport material
JP2004111856A (en) * 2002-09-20 2004-04-08 Ricoh Co Ltd Nonvolatile organic semiconductor memory element, its manufacture, and noncontact information controlling and dysplaying device
JP2005183619A (en) * 2003-12-18 2005-07-07 Canon Inc Non-volatile memory device
US7289353B2 (en) * 2004-08-17 2007-10-30 Spansion, Llc Systems and methods for adjusting programming thresholds of polymer memory cells

Also Published As

Publication number Publication date
JP2007073943A (en) 2007-03-22

Similar Documents

Publication Publication Date Title
US8847209B2 (en) Memory device and a semiconductor device
JP5917596B2 (en) Semiconductor device and electronic equipment
JP6232017B2 (en) Semiconductor device and electronic equipment
US8088654B2 (en) Semiconductor device and manufacturing method thereof
JP5121183B2 (en) Semiconductor device and manufacturing method thereof
JP5177976B2 (en) Method for manufacturing semiconductor device
JP4926597B2 (en) Memory device and semiconductor device
JP5377839B2 (en) Semiconductor device
JP2006352093A (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090730

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees