[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4921749B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP4921749B2
JP4921749B2 JP2005265546A JP2005265546A JP4921749B2 JP 4921749 B2 JP4921749 B2 JP 4921749B2 JP 2005265546 A JP2005265546 A JP 2005265546A JP 2005265546 A JP2005265546 A JP 2005265546A JP 4921749 B2 JP4921749 B2 JP 4921749B2
Authority
JP
Japan
Prior art keywords
liquid crystal
line
array substrate
drain wiring
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005265546A
Other languages
Japanese (ja)
Other versions
JP2007079001A (en
Inventor
和幸 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2005265546A priority Critical patent/JP4921749B2/en
Publication of JP2007079001A publication Critical patent/JP2007079001A/en
Application granted granted Critical
Publication of JP4921749B2 publication Critical patent/JP4921749B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

この発明は、液晶表示装置に係り、特に、広視野角及び高速応答の実現が可能なOCB(Optically Compensated Bend)技術を用いた液晶表示装置に関する。   The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device using an OCB (Optically Compensated Bend) technique capable of realizing a wide viewing angle and a high-speed response.

平面表示装置として代表的な液晶表示装置は、アレイ基板と対向基板との間に液晶層を保持して構成された液晶表示パネルを備えている。この液晶表示パネルは、マトリクス状の表示画素によって構成された有効表示部を備えている。   A typical liquid crystal display device as a flat display device includes a liquid crystal display panel configured by holding a liquid crystal layer between an array substrate and a counter substrate. This liquid crystal display panel includes an effective display unit configured by matrix display pixels.

このような液晶表示パネルにおいて、画素欠陥が発生した場合、欠陥を目立たなくさせるための種々の技術が提案されている。例えば、特許文献1によれば、レーザ照射により画素電極と補助容量電極とを短絡接続させ、補助容量電極電圧と対向電極電圧との電圧差により液晶を駆動し、欠陥を目立たなくさせている。また、レーザ照射により形成された短絡接続部分での光漏れを防止するために、対向基板側に遮光膜を配置している。
特開平08−313933号公報
In such a liquid crystal display panel, when a pixel defect occurs, various techniques for making the defect inconspicuous have been proposed. For example, according to Patent Document 1, the pixel electrode and the auxiliary capacitance electrode are short-circuited by laser irradiation, and the liquid crystal is driven by the voltage difference between the auxiliary capacitance electrode voltage and the counter electrode voltage, thereby making the defect inconspicuous. Further, in order to prevent light leakage at a short-circuit connection portion formed by laser irradiation, a light shielding film is disposed on the counter substrate side.
JP 08-313933 A

OCBモードの液晶表示装置において、輝点となるような画素欠陥が発生した場合、アレイ基板の裏面側からのレーザ照射により、黒レベルの電位の補助容量線と画素電極とを短絡させることにより、画素の滅点化が可能となる。光透過性を有する画素電極との短絡により滅点化処理を行う場合、高いレーザパワーが必要となる。このため、アレイ基板の表面に配置された配向膜がダメージを受け、液晶分子の配向乱れを引き起こすおそれがある。このような配向乱れは、本来滅点であるはずの画素の一部からバックライト光が漏れ出るいわゆる光漏れを生じ、表示品位の低下を招く。   In the OCB mode liquid crystal display device, when a pixel defect that becomes a bright spot occurs, by short-circuiting the auxiliary capacitance line of the black level potential and the pixel electrode by laser irradiation from the back side of the array substrate, Pixels can be darkened. When the darkening process is performed by a short circuit with a pixel electrode having optical transparency, high laser power is required. For this reason, the alignment film disposed on the surface of the array substrate may be damaged, causing alignment disorder of the liquid crystal molecules. Such alignment disturbance causes so-called light leakage in which the backlight light leaks from a part of the pixel that should originally be a dark spot, leading to deterioration in display quality.

また、このような光漏れは、レーザ照射されたポイントからラビング方向に向かって出現する傾向にある。このため、光漏れの対策として、広範囲にわたって遮光膜を配置する必要があり、画素の開口率の低下を招く。   Such light leakage tends to appear in the rubbing direction from the laser irradiated point. For this reason, as a countermeasure against light leakage, it is necessary to dispose a light-shielding film over a wide range, resulting in a decrease in the aperture ratio of the pixel.

この発明は、上述した問題点に鑑みなされたものであって、その目的は、画素の高開口率化が可能であるとともに、画素欠陥を救済するための滅点化処理において他のレイヤーへのダメージを低減することが可能な液晶表示装置を提供することにある。   The present invention has been made in view of the above-described problems. The object of the present invention is to increase the aperture ratio of a pixel and to apply to other layers in a darkening process for relieving a pixel defect. An object of the present invention is to provide a liquid crystal display device capable of reducing damage.

本実施形態によれば、
アレイ基板と、このアレイ基板に対向する対向基板と、前記アレイ基板と対向基板との間に保持され、所定のバイアスを印加した状態で前記アレイ基板と前記対向基板との間においてベンド配列する液晶分子を含む液晶層と、前記アレイ基板上の各画素に配置された半導体層を含むスイッチ素子と、このスイッチ素子の駆動を制御するための制御信号が供給される走査線と、前記走査線と略平行に延在し、黒レベルの電位をもつ補助容量線と、前記走査線及び補助容量線を覆う第1絶縁層と、前記第1絶縁層を介して前記走査線及び前記補助容量線と交差し各画素に書き込む映像信号が供給される信号線と、前記画素の1つのコーナー部において前記スイッチ素子の半導体層にコンタクトするとともに前記信号線に接続されたソース配線と、前記コーナー部において前記スイッチ素子の半導体層にコンタクトするとともに前記第1絶縁層及び島状の半導体層を介して前記補助容量線と交差するドレイン配線と、前記信号線、前記ソース配線、及び、前記ドレイン配線を覆う第2絶縁膜と、前記第2絶縁膜上に配置され、前記ドレイン配線と補助容量線との交差部の前記第2絶縁膜に形成されたコンタクトホールを介して前記ドレイン配線に接続された画素電極と、この画素電極の表面を覆うとともに前記コーナー部に向かってラビング処理された配向膜と、前記対向基板に配置され、前記アレイ基板のコーナー部に対向した遮光膜と、を備えたことを特徴とするOCBモードの液晶表示装置が提供される

According to this embodiment,
An array substrate, a counter substrate facing the array substrate, a liquid crystal held between the array substrate and the counter substrate, and bend-aligned between the array substrate and the counter substrate with a predetermined bias applied A liquid crystal layer including molecules, a switch element including a semiconductor layer disposed in each pixel on the array substrate, a scan line to which a control signal for controlling driving of the switch element is supplied, and the scan line A storage capacitor line extending substantially in parallel and having a black level potential; a first insulating layer covering the scanning line and the storage capacitor line; and the scanning line and the storage capacitor line via the first insulating layer ; a signal line video signal to be written crossed to each pixel is supplied, and a source wiring connected to the signal line as well as contact with the semiconductor layer of the switching element in one corner portion of the pixel, Serial and drain wiring crossing the auxiliary capacitance line via the first insulating layer and the island-like semiconductor layer with contact to the semiconductor layer of the switching element at the corner portion, the signal line, the source wiring, and, the A second insulating film that covers the drain wiring, and the drain wiring is disposed on the second insulating film and is connected to the drain wiring through a contact hole formed in the second insulating film at the intersection of the drain wiring and the auxiliary capacitance line. A connected pixel electrode; an alignment film that covers the surface of the pixel electrode and is rubbed toward the corner portion; and a light-shielding film that is disposed on the counter substrate and faces the corner portion of the array substrate. An OCB mode liquid crystal display device is provided .

この発明によれば、画素の高開口率化が可能であるとともに、画素欠陥を救済するための滅点化処理において他のレイヤーへのダメージを低減することが可能な液晶表示装置を提供することができる。   According to the present invention, it is possible to provide a liquid crystal display device that can increase the aperture ratio of pixels and reduce damage to other layers in a darkening process for relieving pixel defects. Can do.

以下、この発明の一実施の形態に係る表示装置、特に液晶表示装置について図面を参照して説明する。この実施の形態では、液晶表示装置として、特に、OCB(Optically Compensated Bend)モード方式による液晶表示装置を例に説明する。   Hereinafter, a display device, particularly a liquid crystal display device according to an embodiment of the present invention will be described with reference to the drawings. In this embodiment, a liquid crystal display device using an OCB (Optically Compensated Bend) mode method will be described as an example of the liquid crystal display device.

図1及び図2に示すように、液晶表示装置は、液晶表示パネル100を備えている。すなわち、液晶表示パネル100は、一対の基板すなわちアレイ基板(第1基板)200及び対向基板(第2基板)300と、アレイ基板200と対向基板300との間に保持された液晶層400とによって構成されている。これらのアレイ基板200と対向基板300とは、シール材110によって貼り合わせられ、これらの間に液晶層400を保持するための所定のギャップを形成する。液晶表示パネル100は、シール材110によって囲まれた内側に画像を表示する有効表示部120を備えている。この有効表示部120は、マトリクス状に配置された複数の表示画素PXによって構成されている。   As shown in FIGS. 1 and 2, the liquid crystal display device includes a liquid crystal display panel 100. That is, the liquid crystal display panel 100 includes a pair of substrates, that is, an array substrate (first substrate) 200 and a counter substrate (second substrate) 300, and a liquid crystal layer 400 held between the array substrate 200 and the counter substrate 300. It is configured. The array substrate 200 and the counter substrate 300 are bonded to each other by a sealing material 110, and a predetermined gap for holding the liquid crystal layer 400 is formed therebetween. The liquid crystal display panel 100 includes an effective display unit 120 that displays an image on the inner side surrounded by the sealing material 110. The effective display unit 120 includes a plurality of display pixels PX arranged in a matrix.

アレイ基板200は、有効表示部120において、表示画素PXの行方向に沿って延在する複数の走査線Y(1、2、3、…、m)と、表示画素PXの列方向に沿って延在する複数の信号線X(1、2、3、…、n)と、走査線Yと略平行に延在する複数の補助容量線250とを備えており、各表示画素PXは、概ね走査線Yと信号線Xとで囲まれた領域に形成されている。各走査線Yには、スイッチ素子220の駆動(スイッチ素子のオン/オフ)を制御するための制御信号が供給される。各信号線Xには、各表示画素PXに書き込む映像信号が供給される。各補助容量線250は、液晶層400に印加する電位のうち、黒画像を表示するのに必要な黒レベルの電位に設定されている。   The array substrate 200 includes a plurality of scanning lines Y (1, 2, 3,..., M) extending in the row direction of the display pixels PX and the column direction of the display pixels PX in the effective display unit 120. A plurality of signal lines X (1, 2, 3,..., N) extending and a plurality of storage capacitor lines 250 extending substantially in parallel with the scanning line Y are provided. It is formed in a region surrounded by the scanning line Y and the signal line X. Each scanning line Y is supplied with a control signal for controlling driving of the switch element 220 (switch element on / off). A video signal to be written to each display pixel PX is supplied to each signal line X. Each auxiliary capacitance line 250 is set to a black level potential necessary for displaying a black image among the potentials applied to the liquid crystal layer 400.

また、アレイ基板200は、各表示画素PXにおいて信号線Xと走査線Yとが交差する1つのコーナー部PXCに配置されたスイッチ素子220と、各表示画素PXのスイッチ素子220に接続された画素電極230とを備えている。   In addition, the array substrate 200 includes a switch element 220 disposed at one corner portion PXC where the signal line X and the scanning line Y intersect each other in each display pixel PX, and a pixel connected to the switch element 220 of each display pixel PX. The electrode 230 is provided.

対向基板300は、有効表示部120において、複数の表示画素PXに共通の対向電極330を備えている。   The counter substrate 300 includes a counter electrode 330 common to the plurality of display pixels PX in the effective display unit 120.

また、液晶表示パネル100は、有効表示部120の外側に位置する外周部130に配置された接続部131を備えている。この接続部131は、信号供給源として機能する駆動ICチップやフレキシブル配線基板と接続可能である。図1に示した例では、接続部131は、対向基板300の端部300Aより外方に延在したアレイ基板200の延在部200A上に配置されている。   In addition, the liquid crystal display panel 100 includes a connection part 131 disposed on the outer peripheral part 130 located outside the effective display part 120. The connection portion 131 can be connected to a driving IC chip or a flexible wiring board that functions as a signal supply source. In the example shown in FIG. 1, the connection portion 131 is disposed on the extending portion 200 </ b> A of the array substrate 200 that extends outward from the end portion 300 </ b> A of the counter substrate 300.

有効表示部120に配置された走査線Y(1、2、3、…、m)のそれぞれは、外周部130を経由して接続部131に接続されている。また、信号線X(1、2、3、…、n)のそれぞれも同様に、外周部130を経由して接続部131に接続されている。   Each of the scanning lines Y (1, 2, 3,..., M) arranged in the effective display unit 120 is connected to the connection unit 131 via the outer peripheral unit 130. Similarly, each of the signal lines X (1, 2, 3,..., N) is connected to the connection portion 131 via the outer peripheral portion 130.

次に、アレイ基板200及び対向基板300の構造をより詳細に説明する。   Next, the structures of the array substrate 200 and the counter substrate 300 will be described in more detail.

図3及び図4に示すように、アレイ基板200は、ガラスなどの光透過性を有する絶縁基板210を用いて形成されている。スイッチ素子220は、例えば、アモルファスシリコン膜や多結晶シリコン膜などの半導体層221を備えた薄膜トランジスタ(TFT)によって構成されている。   As shown in FIGS. 3 and 4, the array substrate 200 is formed using an insulating substrate 210 having optical transparency such as glass. The switch element 220 is configured by a thin film transistor (TFT) including a semiconductor layer 221 such as an amorphous silicon film or a polycrystalline silicon film.

すなわち、スイッチ素子220のゲート電極222は、絶縁基板210の一方の主面(表面)上において、走査線Yに接続されており(ここでは、ゲート電極222は、走査線Yと一体的に形成されており)、表示画素PXのコーナー部PXCに配置されている。また、補助容量線250も、絶縁基板210上に配置されている。これらのゲート電極222、走査線Y、及び、補助容量線250は、例えばモリブデン−タングステン(MoW)などの光遮光性を有する金属材料によって形成された第1金属層M1に相当し、ゲート絶縁膜223によって覆われている。ゲート絶縁膜223は、例えば酸化シリコン膜(SiO)及び窒化シリコン膜(SiN)によって形成されている。 That is, the gate electrode 222 of the switch element 220 is connected to the scanning line Y on one main surface (front surface) of the insulating substrate 210 (here, the gate electrode 222 is formed integrally with the scanning line Y). And are arranged at the corner portion PXC of the display pixel PX. The auxiliary capacitance line 250 is also disposed on the insulating substrate 210. The gate electrode 222, the scanning line Y, and the auxiliary capacitance line 250 correspond to the first metal layer M1 formed of a light-shielding metal material such as molybdenum-tungsten (MoW), for example. 223. The gate insulating film 223 is formed of, for example, a silicon oxide film (SiO 2 ) and a silicon nitride film (SiN).

スイッチ素子220の半導体層221は、ゲート絶縁膜223を介してゲート電極222上に配置され、そのチャネル領域が保護膜224によって覆われている。   The semiconductor layer 221 of the switch element 220 is disposed on the gate electrode 222 through the gate insulating film 223, and the channel region is covered with the protective film 224.

ソース配線225は、表示画素PXのコーナー部PXCにおいて、信号線Xに接続されている(ここでは、ソース225は、信号線Xと一体的に形成されている)。このソース配線225は、スイッチ素子220の半導体層221にコンタクトしており、ソース電極を構成している。   The source line 225 is connected to the signal line X at the corner portion PXC of the display pixel PX (here, the source 225 is formed integrally with the signal line X). The source wiring 225 is in contact with the semiconductor layer 221 of the switch element 220 and constitutes a source electrode.

ドレイン配線227は、表示画素PXのコーナー部PXCにおいて、スイッチ素子220の半導体層221にコンタクトしており、ドレイン電極を構成している。これらのソース配線225、信号線X、及び、ドレイン配線227は、例えばモリブデン(Mo)/アルミニウム(Al)/モリブデン(Mo)などの光遮光性を有する金属材料によって形成された積層体であり、第2金属層M2に相当し、層間絶縁膜229によって覆われている。層間絶縁膜229は、例えば窒化シリコン膜(SiN)によって形成されている。   The drain wiring 227 is in contact with the semiconductor layer 221 of the switch element 220 in the corner portion PXC of the display pixel PX, and constitutes a drain electrode. The source wiring 225, the signal line X, and the drain wiring 227 are a laminated body formed of a metal material having light shielding properties such as molybdenum (Mo) / aluminum (Al) / molybdenum (Mo), for example. It corresponds to the second metal layer M2 and is covered with an interlayer insulating film 229. The interlayer insulating film 229 is made of, for example, a silicon nitride film (SiN).

上述したドレイン配線227は、ゲート絶縁膜223を介して補助容量線250と交差するように延在している。これらのドレイン配線227と補助容量線250との交差部CPにおいては、ドレイン配線227と補助容量線250との間に島状の半導体層221Cが介在している。つまり、第1金属層M1に形成された補助容量線250と、第2金属層M2に形成されたドレイン配線227との間には、ゲート絶縁膜223の他に半導体層221Cが介在している。これにより、交差部CPにおける第1金属層M1と第2金属層M2との間での層間ショートを抑制することが可能となる。   The drain wiring 227 described above extends so as to intersect the auxiliary capacitance line 250 through the gate insulating film 223. At the intersection CP between the drain wiring 227 and the auxiliary capacitance line 250, an island-shaped semiconductor layer 221C is interposed between the drain wiring 227 and the auxiliary capacitance line 250. That is, the semiconductor layer 221 </ b> C is interposed in addition to the gate insulating film 223 between the auxiliary capacitance line 250 formed in the first metal layer M <b> 1 and the drain wiring 227 formed in the second metal layer M <b> 2. . Thereby, an interlayer short circuit between the first metal layer M1 and the second metal layer M2 at the intersection CP can be suppressed.

同様に、第1金属層M1に形成された走査線Y及び補助容量線250と、第2金属層M2に形成された信号線Xとは、ゲート絶縁膜223を介して交差するが、これらの交差部においても、層間ショートを抑制するために、図3に示すように、ゲート絶縁膜223の他に半導体層221Aを介在させることが望ましい。   Similarly, the scanning line Y and the auxiliary capacitance line 250 formed in the first metal layer M1 and the signal line X formed in the second metal layer M2 intersect via the gate insulating film 223. In order to suppress an interlayer short-circuit at the intersection, it is desirable to interpose a semiconductor layer 221A in addition to the gate insulating film 223 as shown in FIG.

画素電極230は、層間絶縁膜229上に配置されている。この画素電極230は、表示画素PXのコーナー部PXCにおけるドレイン配線227と補助容量線250との交差部CPに形成されたコンタクトホール231を介してドレイン配線227と電気的に接続されている。このように、補助容量線250上において、ドレイン配線227と画素電極230とを接続するためのコンタクトホールを配置することにより、ドレイン配線227を表示画素PX内に引き出して画素電極230と接続するような構成と比較して、高開口率化が可能となる。   The pixel electrode 230 is disposed on the interlayer insulating film 229. The pixel electrode 230 is electrically connected to the drain wiring 227 through a contact hole 231 formed at the intersection CP of the drain wiring 227 and the auxiliary capacitance line 250 in the corner portion PXC of the display pixel PX. As described above, by arranging the contact hole for connecting the drain wiring 227 and the pixel electrode 230 on the auxiliary capacitance line 250, the drain wiring 227 is drawn into the display pixel PX and connected to the pixel electrode 230. Compared to a simple configuration, a high aperture ratio can be achieved.

バックライト光を選択的に透過して画像を表示する透過型液晶表示パネルにおいては、画素電極230は、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの光透過性を有する金属材料によって形成されている。   In a transmissive liquid crystal display panel that selectively transmits backlight and displays an image, the pixel electrode 230 transmits light such as indium tin oxide (ITO) or indium zinc oxide (IZO). It is formed of a metallic material having properties.

画素電極230の表面は、液晶層400に含まれる液晶分子410の配向を制御するための配向膜240によって覆われている。この配向膜240は、表示画素PXのコーナー部PXCに向かってラビング処理されている(図2及び図3中の矢印A)。   The surface of the pixel electrode 230 is covered with an alignment film 240 for controlling the alignment of the liquid crystal molecules 410 included in the liquid crystal layer 400. The alignment film 240 is rubbed toward the corner portion PXC of the display pixel PX (arrow A in FIGS. 2 and 3).

対向基板300は、ガラスなどの光透過性を有する絶縁基板310を用いて形成されている。対向電極330は、有効表示部120に対応して配置されている。この対向電極330は、例えばITOやIZOなどの光透過性を有する金属材料によって形成されている。対向電極330の表面は、液晶層400に含まれる液晶分子410の配向を制御するための配向膜350によって覆われている。この配向膜350も配向膜240と同様に、表示画素PXのコーナー部PXCに向かってラビング処理されている(図2及び図3中の矢印A)。つまり、配向膜240及び350は、パラレル配向処理されている。これにより、液晶分子410の光軸は、図中矢印Aと平行となる。画像を表示可能な状態、すなわち所定のバイアスを印加した状態では、液晶分子410は、矢印Aで規定される液晶層400の断面内において、図4に示したように、アレイ基板200と対向基板300との間においてベンド配列する。   The counter substrate 300 is formed using a light-transmitting insulating substrate 310 such as glass. The counter electrode 330 is disposed corresponding to the effective display unit 120. The counter electrode 330 is formed of a light-transmissive metal material such as ITO or IZO. The surface of the counter electrode 330 is covered with an alignment film 350 for controlling the alignment of the liquid crystal molecules 410 included in the liquid crystal layer 400. Similar to the alignment film 240, the alignment film 350 is also rubbed toward the corner portion PXC of the display pixel PX (arrow A in FIGS. 2 and 3). That is, the alignment films 240 and 350 are subjected to parallel alignment processing. Thereby, the optical axis of the liquid crystal molecules 410 is parallel to the arrow A in the figure. In a state where an image can be displayed, that is, in a state where a predetermined bias is applied, the liquid crystal molecules 410 are arranged in the cross section of the liquid crystal layer 400 defined by the arrow A as shown in FIG. Bend with 300.

また、この対向基板300は、少なくともアレイ基板200の各表示画素PXにおけるコーナー部PXCに対向した遮光膜340を備えている。   The counter substrate 300 includes at least a light shielding film 340 facing the corner portion PXC in each display pixel PX of the array substrate 200.

なお、カラー表示タイプの液晶表示装置では、液晶表示パネル100は、複数色の表示画素、例えば赤(R)、緑(G)、青(B)の画素を有している。すなわち、赤色画素は赤色波長の光を透過する赤色カラーフィルタを備え、緑色画素は緑色波長の光を透過する緑色カラーフィルタを備え、青色画素は青色波長の光を透過する青色カラーフィルタを備えている。これらカラーフィルタは、アレイ基板200または対向基板300の主面に配置されている。   In the color display type liquid crystal display device, the liquid crystal display panel 100 includes a plurality of colors of display pixels, for example, red (R), green (G), and blue (B) pixels. That is, the red pixel includes a red color filter that transmits red wavelength light, the green pixel includes a green color filter that transmits green wavelength light, and the blue pixel includes a blue color filter that transmits blue wavelength light. Yes. These color filters are arranged on the main surface of the array substrate 200 or the counter substrate 300.

このようなOCBモードの液晶表示装置は、液晶層400に電圧を印加した所定の表示状態において、図4に示したようにベンド配列した液晶分子410を含む液晶層400のリタデーション(位相差)を光学的に補償する光学補償素子を備えている。すなわち、第1補償素子510は、液晶表示パネル100の一方の主面すなわちアレイ基板200側の外面に配置されている。第2補償素子520、液晶表示パネル100の他方の主面すなわち対向基板300側の外面に配置されている。   Such an OCB mode liquid crystal display device has a retardation (phase difference) of the liquid crystal layer 400 including the liquid crystal molecules 410 bend-aligned as shown in FIG. 4 in a predetermined display state where a voltage is applied to the liquid crystal layer 400. An optical compensation element for optically compensating is provided. That is, the first compensation element 510 is arranged on one main surface of the liquid crystal display panel 100, that is, the outer surface on the array substrate 200 side. The second compensation element 520 is disposed on the other main surface of the liquid crystal display panel 100, that is, the outer surface on the counter substrate 300 side.

これらの第1補償素子510及び520は、それぞれ偏光板、及び、位相差板としての機能を有する複数の光学素子を有している。光学素子としては、主にその厚み方向にリタデーションを有する位相差板や、主にその面内方向にリタデーションを有する位相差板などが含まれる。それぞれの偏光板は、それらの透過軸が互いに直交するとともに、液晶配向方向Aに対して45°の角度をなすように配置されている。   Each of the first compensation elements 510 and 520 includes a plurality of optical elements having functions as a polarizing plate and a retardation plate. Examples of the optical element include a retardation plate mainly having retardation in its thickness direction, and a retardation plate mainly having retardation in its in-plane direction. The respective polarizing plates are arranged so that their transmission axes are orthogonal to each other and form an angle of 45 ° with respect to the liquid crystal alignment direction A.

このように、これら一対の偏光板の間にある物体のリタデーション量が実効的に0もしくは波長の整数倍であれば光は透過せず、黒画像が表示される。逆に、一対の偏光板の間にある物体のリタデーション量が波長λの入射光に対して実効的にλ/2であれば光は透過し、白画像(もしくはカラー画像)が表示される。   Thus, if the retardation amount of the object between the pair of polarizing plates is effectively 0 or an integral multiple of the wavelength, no light is transmitted and a black image is displayed. On the other hand, if the retardation amount of the object between the pair of polarizing plates is effectively λ / 2 with respect to the incident light having the wavelength λ, the light is transmitted and a white image (or color image) is displayed.

ところで、上述した構成の液晶表示装置において、輝点となるような画素欠陥が発生した場合には、アレイ基板200の裏面側(すなわち第1光学補償素子510が配置された面側)からレーザビームを照射し、表示画素を滅点化する滅点化処理が行われる。OCBモードの液晶表示装置においては、画素電極230と走査線Yとを短絡させても、走査線Yが黒レベルの電位ではないので滅点化することができない。このため、黒レベルの電位の補助容量線250と画素電極230とを短絡させることで、滅点化している。   By the way, in the liquid crystal display device having the above-described configuration, when a pixel defect that becomes a bright spot occurs, a laser beam is emitted from the back surface side of the array substrate 200 (that is, the surface side on which the first optical compensation element 510 is disposed). , And a darkening process for darkening the display pixels is performed. In the OCB mode liquid crystal display device, even if the pixel electrode 230 and the scanning line Y are short-circuited, the scanning line Y is not at a black level potential, so that it cannot be darkened. For this reason, the auxiliary capacitance line 250 having the black level potential and the pixel electrode 230 are short-circuited to achieve a dark spot.

上述した構成においては、図3及び図4に示すように、ドレイン配線227と補助容量線250との交差部CPにおいて、ドレイン配線227と補助容量線250とを短絡させることが可能である。ドレイン配線227は、画素電極230と電気的に接続されており、実質的に画素電極230と同電位であるため、ドレイン配線227と補助容量線250とを短絡させることは、画素電極230と補助容量線250とを短絡させることと同じである。   In the configuration described above, the drain wiring 227 and the auxiliary capacitance line 250 can be short-circuited at the intersection CP between the drain wiring 227 and the auxiliary capacitance line 250, as shown in FIGS. Since the drain wiring 227 is electrically connected to the pixel electrode 230 and is substantially at the same potential as the pixel electrode 230, short-circuiting the drain wiring 227 and the auxiliary capacitance line 250 can be connected to the pixel electrode 230. This is the same as short-circuiting the capacitor line 250.

そこで、この実施の形態に係る滅点化処理においては、交差部CPにおいて、アレイ基板200の裏面側からレーザビームを照射する。これにより、図5に示すように、ドレイン配線227と補助容量線250とを短絡させる。なお、図5では、アレイ基板200のみを図示している。ここで、ドレイン配線227及び補助容量線250は、ともに光遮光性を有する金属材料によって形成されている。このため、補助容量線250と光透過性を有する金属材料によって形成された画素電極230とを短絡させる場合と比較して、ドレイン配線227と補助容量線250とを短絡させるのに必要なレーザパワーを低減することが可能となる。   Therefore, in the darkening process according to this embodiment, a laser beam is irradiated from the back side of the array substrate 200 at the intersection CP. As a result, as shown in FIG. 5, the drain wiring 227 and the auxiliary capacitance line 250 are short-circuited. In FIG. 5, only the array substrate 200 is shown. Here, the drain wiring 227 and the auxiliary capacitance line 250 are both formed of a metal material having a light shielding property. For this reason, the laser power necessary for short-circuiting the drain wiring 227 and the auxiliary capacitance line 250 compared to the case where the auxiliary capacitance line 250 and the pixel electrode 230 formed of a light-transmissive metal material are short-circuited. Can be reduced.

また、この滅点化処理においては、図3及び図4に示すように、走査線Yや補助容量線250などの第1金属層、及び、画素電極230などの第3金属層M3とは重ならない領域において、第2金属層M2に形成されたソース配線225及びドレイン配線227にレーザビームを照射する。これにより、図5に示すように、ソース配線225は信号線Xから切り離され、また、ドレイン配線227は画素電極230から切り離される。   In this darkening process, as shown in FIGS. 3 and 4, the first metal layer such as the scanning line Y and the auxiliary capacitance line 250 and the third metal layer M3 such as the pixel electrode 230 are overlapped. In the region that does not become necessary, the source wiring 225 and the drain wiring 227 formed in the second metal layer M2 are irradiated with a laser beam. Thereby, as shown in FIG. 5, the source wiring 225 is disconnected from the signal line X, and the drain wiring 227 is disconnected from the pixel electrode 230.

つまり、小さなレーザパワーでドレイン配線227と補助容量線250とを短絡させ、また、画素電極230を信号線Xから切り離すことができ、輝点となっていた画素欠陥を滅点化する(すなわち画素欠陥を救済する)ことが可能となる。   That is, the drain wiring 227 and the auxiliary capacitance line 250 can be short-circuited with a small laser power, and the pixel electrode 230 can be separated from the signal line X, and the pixel defect that has become a bright spot is darkened (that is, the pixel It is possible to relieve defects).

また、このような滅点化処理においては、処理に必要なレーザパワーが低減可能であるため、他のレイヤー、特にアレイ基板200側の配向膜240へのダメージを軽減することが可能となる。このため、配向膜240のダメージに起因した液晶分子410の配向乱れの発生を抑制することが可能となる。   Further, in such a darkening process, the laser power necessary for the process can be reduced, so that damage to other layers, particularly the alignment film 240 on the array substrate 200 side, can be reduced. For this reason, it is possible to suppress the occurrence of alignment disorder of the liquid crystal molecules 410 due to the damage of the alignment film 240.

一方で、対向基板300側には、アレイ基板200側において上述したような滅点化処理が行われるコーナー部PXCに対向して、遮光膜340が配置されているため、例え配向膜240がダメージを受けて液晶分子410の配向乱れが発生したとしても、この配向乱れに起因した光漏れを防止することが可能となる。このため、表示品位の低下を抑制することができる。   On the other hand, since the light shielding film 340 is disposed on the counter substrate 300 side to face the corner portion PXC where the darkening process as described above is performed on the array substrate 200 side, the alignment film 240 is damaged. Even if the alignment disorder of the liquid crystal molecules 410 occurs, light leakage due to the alignment disorder can be prevented. For this reason, it is possible to suppress a decrease in display quality.

また、光漏れは、レーザ照射されたポイントからラビング方向Aの下流側に向かって出現する傾向にあるが、この実施の形態では、図2に示したように、ラビング方向Aの下流側に相当する表示画素PXのコーナー部PXCにおいて、滅点化処理を行っているため、広範囲にわたって遮光膜を配置する必要がない。また、このコーナー部において、画素電極230とスイッチ素子220とをコンタクト(厳密にはドレイン配線227とをコンタクト)するためのコンタクトホール231を配置している。このように、滅点化処理を行う箇所と画素電極230とのコンタクト箇所とを交差部CPにて共用する(すなわち、滅点化処理を行う箇所と画素電極230とのコンタクト箇所とが重なる)ことにより、表示画素PXの高開口率化が可能となる。   Further, light leakage tends to appear toward the downstream side in the rubbing direction A from the point irradiated with the laser. In this embodiment, the light leakage corresponds to the downstream side in the rubbing direction A as shown in FIG. Since the darkening process is performed at the corner portion PXC of the display pixel PX, it is not necessary to dispose a light shielding film over a wide range. In addition, a contact hole 231 for contacting the pixel electrode 230 and the switch element 220 (strictly speaking, contacting the drain wiring 227) is disposed at this corner portion. As described above, the location where the darkening process is performed and the contact location with the pixel electrode 230 are shared at the intersection CP (that is, the location where the darkening process is performed and the contact location with the pixel electrode 230 overlap). As a result, the aperture ratio of the display pixel PX can be increased.

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the spirit of the invention in the stage of implementation. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine the component covering different embodiment suitably.

上述した実施の形態では、OCBモードの液晶表示装置を例に説明したが、他の表示モードの液晶表示装置に適用しても良いことは言うまでもない。   In the above-described embodiment, the OCB mode liquid crystal display device has been described as an example, but it goes without saying that the present invention may be applied to other display mode liquid crystal display devices.

図1は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。FIG. 1 schematically shows a configuration of a liquid crystal display panel of a liquid crystal display device according to an embodiment of the present invention. 図2は、図1に示した液晶表示パネルのアレイ基板における表示画素の構成を概略的に示す平面図である。FIG. 2 is a plan view schematically showing the configuration of display pixels on the array substrate of the liquid crystal display panel shown in FIG. 図3は、図2に示したアレイ基板における表示画素のコーナー部を拡大した平面図である。FIG. 3 is an enlarged plan view of a corner portion of the display pixel in the array substrate shown in FIG. 図4は、図3に示したコーナー部をA−B線で切断した構造を示す断面図である。4 is a cross-sectional view showing a structure in which the corner portion shown in FIG. 3 is cut along line AB. 図5は、滅点化処理を行った後のアレイ基板の構造を概略的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing the structure of the array substrate after the darkening process.

符号の説明Explanation of symbols

PX…表示画素、PXC…コーナー部、CP…交差部、Y…走査線、X…信号線、100…液晶表示パネル、110…シール材、120…有効表示部、200…アレイ基板、210…絶縁基板、220…スイッチ素子、221…半導体層、221C…島状半導体層、222…ゲート電極、223…ゲート絶縁膜、224…保護膜、225…ソース配線、227…ドレイン配線、229…層間絶縁膜、230…画素電極、240…配向膜、250…補助容量線、300…対向基板、310…絶縁基板、330…対向電極、340…遮光膜、350…配向膜、400…液晶層、410…液晶分子、510…補償素子、520…補償素子、M1…第1金属層、M2…第2金属層、M3…第3金属層、A…ラビング方向(配向方向)   PX ... display pixel, PXC ... corner portion, CP ... intersection, Y ... scanning line, X ... signal line, 100 ... liquid crystal display panel, 110 ... sealing material, 120 ... effective display portion, 200 ... array substrate, 210 ... insulation Substrate, 220 ... switch element, 221 ... semiconductor layer, 221C ... island semiconductor layer, 222 ... gate electrode, 223 ... gate insulating film, 224 ... protective film, 225 ... source wiring, 227 ... drain wiring, 229 ... interlayer insulating film , 230 ... pixel electrode, 240 ... alignment film, 250 ... storage capacitor line, 300 ... counter substrate, 310 ... insulating substrate, 330 ... counter electrode, 340 ... light shielding film, 350 ... alignment film, 400 ... liquid crystal layer, 410 ... liquid crystal Molecules 510 ... compensation element 520 ... compensation element M1 ... first metal layer M2 ... second metal layer M3 ... third metal layer A ... rubbing direction (orientation direction)

Claims (3)

アレイ基板と、
このアレイ基板に対向する対向基板と、
前記アレイ基板と対向基板との間に保持され、所定のバイアスを印加した状態で前記アレイ基板と前記対向基板との間においてベンド配列する液晶分子を含む液晶層と、
前記アレイ基板上の各画素に配置された半導体層を含むスイッチ素子と、
このスイッチ素子の駆動を制御するための制御信号が供給される走査線と、
前記走査線と略平行に延在し、黒レベルの電位をもつ補助容量線と、
前記走査線及び補助容量線を覆う第1絶縁層と、
前記第1絶縁層を介して前記走査線及び前記補助容量線と交差し各画素に書き込む映像信号が供給される信号線と、
前記画素の1つのコーナー部において前記スイッチ素子の半導体層にコンタクトするとともに前記信号線に接続されたソース配線と、
前記コーナー部において前記スイッチ素子の半導体層にコンタクトするとともに前記第1絶縁層及び島状の半導体層を介して前記補助容量線と交差するドレイン配線と、
前記信号線、前記ソース配線、及び、前記ドレイン配線を覆う第2絶縁膜と、
前記第2絶縁膜上に配置され、前記ドレイン配線と補助容量線との交差部の前記第2絶縁膜に形成されたコンタクトホールを介して前記ドレイン配線に接続された画素電極と、
この画素電極の表面を覆うとともに前記コーナー部に向かってラビング処理された配向膜と、
前記対向基板に配置され、前記アレイ基板のコーナー部に対向した遮光膜と、
を備えたことを特徴とするOCBモードの液晶表示装置。
An array substrate;
A counter substrate facing the array substrate;
A liquid crystal layer including liquid crystal molecules held between the array substrate and the counter substrate and bend-aligned between the array substrate and the counter substrate in a state where a predetermined bias is applied ;
A switch element including a semiconductor layer disposed in each pixel on the array substrate;
A scanning line to which a control signal for controlling the driving of the switch element is supplied;
An auxiliary capacitance line extending substantially parallel to the scanning line and having a black level potential;
A first insulating layer covering the scanning line and the auxiliary capacitance line;
A signal line for supplying a video signal to be written to each pixel across the scanning line and the auxiliary capacitance line through the first insulating layer;
And a source wiring connected to the signal line as well as contact with the semiconductor layer of the switching element in one corner portion of the pixel,
A drain wiring that contacts the semiconductor layer of the switch element at the corner and intersects the storage capacitor line via the first insulating layer and the island-shaped semiconductor layer;
A second insulating film covering the signal line, the source wiring, and the drain wiring;
Said second disposed on the insulating film, the drain wiring and the storage capacitor line and a pixel electrode connected to the drain wiring through a contact hole formed in the second insulating film at the intersection of,
An alignment film that covers the surface of the pixel electrode and is rubbed toward the corner portion;
A light-shielding film disposed on the counter substrate and facing a corner portion of the array substrate;
An OCB mode liquid crystal display device comprising:
前記ソース配線及びドレイン配線の少なくとも一方が切断しているとともに前記交差部において前記ドレイン配線と補助容量線が電気的に接続されたことを特徴とする請求項1記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein at least one of the source wiring and the drain wiring is cut and the drain wiring and the auxiliary capacitance line are electrically connected at the intersection. 前記ドレイン配線及び補助容量線は、光遮光性を有する金属材料によって形成されたことを特徴とする請求項1記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the drain wiring and the auxiliary capacitance line are formed of a metal material having a light shielding property.
JP2005265546A 2005-09-13 2005-09-13 Liquid crystal display Expired - Fee Related JP4921749B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005265546A JP4921749B2 (en) 2005-09-13 2005-09-13 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005265546A JP4921749B2 (en) 2005-09-13 2005-09-13 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2007079001A JP2007079001A (en) 2007-03-29
JP4921749B2 true JP4921749B2 (en) 2012-04-25

Family

ID=37939411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005265546A Expired - Fee Related JP4921749B2 (en) 2005-09-13 2005-09-13 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP4921749B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352083B2 (en) * 2007-12-20 2013-11-27 パナソニック液晶ディスプレイ株式会社 Display device
CN104730790B (en) * 2015-03-25 2018-05-11 深圳市华星光电技术有限公司 Liquid crystal display device, liquid crystal display and preparation method thereof and dim spot operational method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08313933A (en) * 1995-05-19 1996-11-29 Sanyo Electric Co Ltd Liquid crystal display device
JP3699828B2 (en) * 1997-10-06 2005-09-28 シャープ株式会社 Liquid crystal display element and manufacturing method thereof
JP3868649B2 (en) * 1999-01-22 2007-01-17 株式会社アドバンスト・ディスプレイ Liquid crystal display device and manufacturing method thereof
JP2002350901A (en) * 2001-02-15 2002-12-04 Matsushita Electric Ind Co Ltd Liquid crystal display device and its restoring method
JP2002303881A (en) * 2001-04-04 2002-10-18 Toshiba Corp Electrode substrate, display panel, and repairing method therefor
KR101006434B1 (en) * 2003-06-26 2011-01-06 삼성전자주식회사 thin film transistor array panel and method for repairing liquid crystal display including the same
JP4326307B2 (en) * 2003-11-19 2009-09-02 株式会社 日立ディスプレイズ Liquid crystal display

Also Published As

Publication number Publication date
JP2007079001A (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP5197206B2 (en) Liquid crystal display
US20130075799A1 (en) Electro-optical device and electronic apparatus
TWI392947B (en) Liquid crystal display
WO2015056792A1 (en) Liquid-crystal display device and head-up display
CN109154750B (en) Liquid crystal display device having a plurality of pixel electrodes
JP2005252228A (en) Display device and manufacturing method thereof
JP6734441B2 (en) Display panel and display device
US20070013855A1 (en) Liquid crystal display device
US8208108B2 (en) Electro-optic device and electronic apparatus
JP4373999B2 (en) Liquid crystal display
KR20020072197A (en) Liquid crystal disaplay device
JP4921749B2 (en) Liquid crystal display
JP6903425B2 (en) Liquid crystal display device
US20040105056A1 (en) Display device
JP5137241B2 (en) Liquid crystal display
JP5299872B2 (en) Liquid crystal display
JP5019617B2 (en) Liquid crystal display
JP4761861B2 (en) Liquid crystal display
JP2006323186A (en) Liquid crystal display device
US20140078453A1 (en) Liquid crystal display device
JP2009186823A (en) Display device
JP2008151945A (en) Liquid crystal display
KR20090003608A (en) Thin film transitor substrate and the method for fabricating and repair of the same
JP2009080351A (en) Liquid crystal display device
JP2010210676A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120203

R150 Certificate of patent or registration of utility model

Ref document number: 4921749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees