[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4921011B2 - Imaging apparatus and driving method thereof - Google Patents

Imaging apparatus and driving method thereof Download PDF

Info

Publication number
JP4921011B2
JP4921011B2 JP2006086311A JP2006086311A JP4921011B2 JP 4921011 B2 JP4921011 B2 JP 4921011B2 JP 2006086311 A JP2006086311 A JP 2006086311A JP 2006086311 A JP2006086311 A JP 2006086311A JP 4921011 B2 JP4921011 B2 JP 4921011B2
Authority
JP
Japan
Prior art keywords
column
signal
holding
held
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006086311A
Other languages
Japanese (ja)
Other versions
JP2007266760A5 (en
JP2007266760A (en
Inventor
槙子 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006086311A priority Critical patent/JP4921011B2/en
Publication of JP2007266760A publication Critical patent/JP2007266760A/en
Publication of JP2007266760A5 publication Critical patent/JP2007266760A5/ja
Application granted granted Critical
Publication of JP4921011B2 publication Critical patent/JP4921011B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は撮像装置及びその駆動方法に関し、特に、外乱ノイズを削減することを可能にした撮像装置及びその駆動方法に関する。 The present invention relates to an imaging device and a driving method thereof, in particular, regarding the imaging device and the driving method made it possible to reduce the disturbance noise.

従来市販されている、CCD、CMOS等の固体撮像素子で撮像した静止画像や動画像を記録・再生する電子カメラ等の撮像装置においては、撮像素子で発生する暗電流ノイズや撮像素子固有の微小なキズ等の画素欠損等による画質劣化が起きる。   In an imaging device such as an electronic camera that records and reproduces a still image or a moving image captured by a solid-state imaging device such as a CCD or CMOS, which is commercially available, dark current noise generated by the imaging device or a small amount unique to the imaging device Degradation of image quality due to pixel defects such as scratches.

このような画質劣化に対し、従来の撮像装置では、各画素について前述の暗電流やキズに由来するノイズ成分と、撮像素子を露光して得られた光信号成分とを読み出して減算することにより、高品位な画像を得ることができる。   With respect to such image quality degradation, the conventional imaging device reads and subtracts the noise component derived from the dark current and scratches described above for each pixel and the optical signal component obtained by exposing the imaging device. High-quality images can be obtained.

しかし、上記従来の撮像装置では、外乱ノイズによる画質劣化についての対策が行われておらず、画質劣化が起きることがあった。外乱ノイズとは、ストロボや電源回路の電圧変更を行うDC/DCコンバータの電圧変動によるノイズ、撮像素子の電源変動によるノイズ、レンズや絞りを動かすモータなどから発生する磁気の変動によるノイズ、デジタル回路から発生するノイズ等のことである。外乱ノイズは、信号線や出力線等の配線に特に影響を与える。CMOSセンサではフォトダイオード近傍で信号電荷を信号電圧に変換するため、CCDに比べ配線が長く、外乱ノイズの影響を受けやすい。   However, in the conventional imaging apparatus, measures against image quality degradation due to disturbance noise are not taken, and image quality degradation may occur. Disturbance noise refers to noise caused by voltage fluctuations of the DC / DC converter that changes the voltage of the strobe and power supply circuit, noise caused by fluctuations in the power supply of the image sensor, noise caused by fluctuations in magnetism generated from motors that move the lens and diaphragm, and digital circuits. This is noise generated from Disturbance noise particularly affects wiring such as signal lines and output lines. In the CMOS sensor, signal charges are converted into signal voltages in the vicinity of the photodiode, so that the wiring is longer than that of the CCD and is easily affected by disturbance noise.

近年では、電子カメラの小型化により上記ノイズ源と撮像素子の距離が近づき、外乱ノイズがより発生しやすくなっている。また、撮像素子の高感度化が進むことで、撮像素子のノイズ成分が増幅され、外乱ノイズは目立ちやすくなる。   In recent years, due to the miniaturization of electronic cameras, the distance between the noise source and the image sensor has become closer, and disturbance noise is more likely to occur. Further, as the sensitivity of the image sensor increases, the noise component of the image sensor is amplified, and the disturbance noise becomes conspicuous.

このような外乱ノイズによる画質劣化を防ぐ手段として、例えば、特許文献1に記載のものが提案されている。この提案においては、各画素毎に画素内に光信号用とノイズ信号用のサンプルホールド回路を設け、光信号とノイズ信号をそれぞれに保存し、保存した信号を各画素から順次同時に出力(各列2線出力)することにより、ノイズ補正を行う。   As means for preventing image quality deterioration due to such disturbance noise, for example, the one described in Patent Document 1 has been proposed. In this proposal, a sample hold circuit for an optical signal and a noise signal is provided for each pixel, and the optical signal and the noise signal are stored in each pixel, and the stored signals are sequentially output from each pixel simultaneously (each column Noise correction is performed.

特開2002−344809号公報JP 2002-344809 A

しかし、特許文献1の構成では、1画素につき、通常の画素と比較して画素の構成要素(サンプルホールド回路を構成する、サンプルスイッチ×2、選択MOS×2、増幅MOS×2、光信号用ホールド容量×1、ノイズ信号用ホールド容量×1)が多い。従って、1画素のサイズが通常の画素と比較して大きくなってしまう。また、垂直方向の各読み出し列につき出力線が2本ずつ必要であるため、配線に必要な面積も広くなる。このため、特許文献1を画素サイズの小さい撮像素子に適用することは難しい。   However, in the configuration of Patent Document 1, each pixel is compared with a normal pixel (the sample switch × 2, the selection MOS × 2, the amplification MOS × 2, and the optical signal component constituting the sample hold circuit) There are many hold capacitors × 1 and noise signal hold capacitors × 1). Accordingly, the size of one pixel is larger than that of a normal pixel. In addition, since two output lines are required for each readout column in the vertical direction, the area required for the wiring is increased. For this reason, it is difficult to apply Patent Document 1 to an image sensor with a small pixel size.

本発明は上記問題点を鑑みてなされたものであり、1画素のサイズを大きくすることなく、外乱ノイズを抑制することのできる構成を有する撮像素子及びその駆動方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide an imaging device having a configuration capable of suppressing disturbance noise without increasing the size of one pixel and a driving method thereof. .

上記目的を達成するために、本発明の撮像装置は、各々が光電変換素子を含み2次元に配置された複数の画素と、前記複数の画素の各列毎に設けられ各々同じ列の画素が接続された複数の信号出力線と、前記複数の信号出力線の各々に対して設けられ前記複数の画素から前記複数の信号出力線を介して出力される光信号を保持する第1の保持手段と、前記複数の信号出力線の各々に対して設けられ前記複数の画素から前記複数の信号出力線を介して出力されるノイズ信号を保持する第2の保持手段と、前記第1の保持手段に保持された光信号と前記第2の保持手段に保持されたノイズ信号との差分処理を行う差分手段と、前記第1の保持手段に保持された光信号と前記第2の保持手段に保持されたノイズ信号を前記差分手段に出力する出力手段とを備えた撮像素子と、前記複数の画素の各行毎に、第1のタイミングで所定の列の画素から光信号を読み出して前記所定の列の前記第1の保持手段に保持するとともに、前記第1のタイミングで同じ行の前記所定の列と異なる列の画素からノイズ信号を読み出して前記異なる列の前記第2の保持手段に保持し、前記差分手段が前記所定の列の前記第1の保持手段に保持された光信号と前記異なる列の前記第2の保持手段に保持されたノイズ信号との差分処理を行うように制御し、前記第1のタイミングと異なる第2のタイミングで前記異なる列の画素から光信号を読み出して前記異なる列の前記第1の保持手段に保持するとともに、前記第2のタイミングで同じ行の前記異なる列以外の列の画素からノイズ信号を読み出して前記異なる列以外の列の前記第2の保持手段に保持し、前記差分手段が前記異なる列の前記第1の保持手段に保持された光信号と前記異なる列以外の列の第2の保持手段に保持されたノイズ信号との差分処理を行うように制御する制御手段と、を有する。 In order to achieve the above object, an imaging apparatus according to the present invention includes a plurality of pixels each including a photoelectric conversion element and two-dimensionally arranged, and pixels in the same column provided for each column of the plurality of pixels. A plurality of connected signal output lines, and a first holding unit that is provided for each of the plurality of signal output lines and holds an optical signal output from the plurality of pixels via the plurality of signal output lines. A second holding unit that is provided for each of the plurality of signal output lines and holds a noise signal output from the plurality of pixels through the plurality of signal output lines, and the first holding unit. Difference means for performing a difference process between the optical signal held in the second holding means and the noise signal held in the second holding means; the optical signal held in the first holding means; and held in the second holding means An output means for outputting the noise signal thus generated to the difference means An imaging element having bets, for each row of said plurality of pixels, and holds the said predetermined row from the pixels of a given column at a first timing by reading the optical signal a first holding means, said from the pixel of the predetermined row and different columns in the same row at the first timing to read out the noise signal held in the second holding means of the different columns, the difference means the first of said predetermined column Control is performed so as to perform difference processing between the optical signal held in one holding means and the noise signal held in the second holding means in the different column, and at a second timing different from the first timing. The optical signal is read out from the pixel in the different column and held in the first holding unit in the different column, and the noise signal is read out from the pixel in the column other than the different column in the same row at the second timing. Different columns Held in the second holding means outside of the column, is held in the second holding means of said differentiating means is the different column of the first row other than the held optical signal and the different columns in the holding means Control means for performing control so as to perform difference processing with respect to the noise signal.

また、各々が光電変換素子を含み、2次元に配置された複数の画素と、前記複数の画素の各列毎に設けられ各々同じ列の画素が接続された複数の信号出力線と前記複数の信号出力線の各々に対して設けられ前記複数の画素から前記複数の信号出力線を介して出力される光信号を保持する第1の保持手段と、前記複数の信号出力線の各々に対して設けられ前記複数の画素から前記複数の信号出力線を介して出力されるノイズ信号を保持する第2の保持手段と、前記第1の保持手段に保持された光信号と前記第2の保持手段に保持されたノイズ信号との差分処理を行う差分手段と、前記第1の保持手段に保持された光信号と前記第2の保持手段に保持されたノイズ信号を前記差分手段に出力する出力手段とを備えた撮像素子を有する撮像装置の本発明の駆動方法は、前記複数の画素の各行毎に、第1のタイミングで所定の列の画素から光信号を読み出して前記所定の列の前記第1の保持手段に保持するとともに、前記第1のタイミングで同じ行の前記所定の列と異なる列の画素からノイズ信号を読み出して前記異なる列の前記第2の保持手段に保持し、前記差分手段が前記所定の列の前記第1の保持手段に保持された光信号と前記異なる列の前記第2の保持手段に保持されたノイズ信号との差分処理を行うように制御する工程と、前記第1のタイミングと異なる第2のタイミングで前記異なる列の画素から光信号を読み出して前記異なる列の前記第1の保持手段に保持するとともに、前記第2のタイミングで同じ行の前記異なる列以外の列の画素からノイズ信号を読み出して前記異なる列以外の列の前記第2の保持手段に保持し、前記差分手段が前記異なる列の前記第1の保持手段に保持された光信号と前記異なる列以外の列の前記第2の保持手段に保持されたノイズ信号との差分処理を行うように制御する工程と、を有する。 Further, each of which includes a photoelectric conversion element, a plurality of pixels arranged two-dimensionally, wherein the plurality of pixels a plurality of signal output lines of pixels of each same column are provided for each column is connected to the plurality of First holding means provided for each of the signal output lines and holding an optical signal output from the plurality of pixels via the plurality of signal output lines, and for each of the plurality of signal output lines A second holding unit configured to hold a noise signal output from the plurality of pixels via the plurality of signal output lines; an optical signal held in the first holding unit; and the second holding unit. Difference means for performing a difference process with the noise signal held in the output means, and output means for outputting the optical signal held in the first holding means and the noise signal held in the second holding means to the difference means this imaging apparatus having an imaging device having a preparative Akira driving method, for each row of said plurality of pixels, and holds the first holding means in the first predetermined timing sequence predetermined sequence reads an optical signal from a pixel of said first from the predetermined different columns of pixel columns in the same row at the timing to read out the noise signal held in the second holding means of the different columns, the difference means the first of said predetermined column of A step of performing control so as to perform difference processing between the optical signal held in the holding unit and the noise signal held in the second holding unit in the different column, and at a second timing different from the first timing. The optical signal is read out from the pixel in the different column and held in the first holding unit in the different column, and the noise signal is read out from the pixel in the column other than the different column in the same row at the second timing. Different Held in the second holding means columns except, held in the difference means and the second holding means of the different column of the first holding means columns except the different columns and the holding optical signal into the And a step of performing control so as to perform differential processing with the noise signal.

本発明によれば、1画素のサイズを大きくすることなく、外乱ノイズを抑制することのできる構成を有する撮像素子及びその駆動方法を提供することが可能となる。   According to the present invention, it is possible to provide an imaging device having a configuration capable of suppressing disturbance noise without increasing the size of one pixel and a driving method thereof.

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。   The best mode for carrying out the present invention will be described below in detail with reference to the accompanying drawings.

図1は実施の形態における撮像装置の構成を示すブロック図である。   FIG. 1 is a block diagram illustrating a configuration of an imaging apparatus according to an embodiment.

図1において、1は被写体の光学像を固体撮像素子3に結像させるレンズ、2はレンズ1を通った光量を変化させるための絞り、3はレンズ1で結像された被写体を画像信号として取り込むための固体撮像素子である。4は固体撮像素子3から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路、5は固体撮像素子4より出力される画像信号のアナログ―デジタル変換を行うA/D変換器である。6はA/D変換器5より出力された画像データに各種の補正を行ったりデータを圧縮したりする信号処理部、7は固体撮像素子3、撮像信号処理回路4、A/D変換器5、信号処理部6に、各種タイミング信号を出力するタイミング発生部である。   In FIG. 1, 1 is a lens for forming an optical image of a subject on a solid-state imaging device 3, 2 is a diaphragm for changing the amount of light passing through the lens 1, and 3 is a subject imaged by the lens 1 as an image signal. It is a solid-state image sensor for capturing. Reference numeral 4 denotes an image pickup signal processing circuit including a variable gain amplifier for amplifying an image signal output from the solid-state image pickup device 3 and a gain correction circuit for correcting the gain value, and 5 denotes an image output from the solid-state image pickup device 4. It is an A / D converter that performs analog-digital conversion of signals. A signal processing unit 6 performs various corrections on the image data output from the A / D converter 5 and compresses the data. 7 represents a solid-state image sensor 3, an image signal processing circuit 4, and an A / D converter 5. The timing generator outputs various timing signals to the signal processor 6.

8は各種演算と撮像装置全体を制御する全体制御・演算部、9は画像データを一時的に記憶するためのメモリ部、10は外部コンピュータ等と通信するための外部インターフェース(I/F)部である。11は画像データを記録するための半導体メモリ等からなる着脱可能な記録媒体、12は記録媒体11に対して記録及び読み出しを行うための記録媒体制御インターフェース(I/F)部である。13はAF補助光の投光やフラッシュ調光を行うフラッシュ部、14は必要な電圧を必要な期間、記録媒体11を含む各部に供給する電源部、15はレンズ1を駆動するためのモータ、16は絞り2を駆動するためのモータである。   8 is an overall control / arithmetic unit for controlling various calculations and the entire imaging apparatus, 9 is a memory unit for temporarily storing image data, and 10 is an external interface (I / F) unit for communicating with an external computer or the like. It is. Reference numeral 11 denotes a removable recording medium comprising a semiconductor memory or the like for recording image data, and reference numeral 12 denotes a recording medium control interface (I / F) unit for recording and reading with respect to the recording medium 11. 13 is a flash unit that performs AF auxiliary light projection and flash light control, 14 is a power source unit that supplies necessary voltages to each unit including the recording medium 11 for a necessary period, and 15 is a motor for driving the lens 1. Reference numeral 16 denotes a motor for driving the diaphragm 2.

<第1の実施形態>
図2は、本発明の固体撮像素子3の第1の実施形態の等価回路図である。固体撮像素子3を構成する各回路素子は、半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような1個の半導体基板上において形成される。また図2では、3行3列の画素アレイのみを示しているが、画素アレイの行数及び列数は任意であることは言うまでもない。
<First Embodiment>
FIG. 2 is an equivalent circuit diagram of the first embodiment of the solid-state imaging device 3 of the present invention. Each circuit element constituting the solid-state imaging element 3 is formed on a single semiconductor substrate such as single crystal silicon, although it is not particularly limited by the manufacturing technology of the semiconductor integrated circuit. In FIG. 2, only a pixel array of 3 rows and 3 columns is shown, but it goes without saying that the number of rows and columns of the pixel array is arbitrary.

図2において、光信号を発生するフォトダイオード(PD)11〜33は、この例では陽極側が接地されている。PDの陰極側は、PDに蓄積された光信号電荷を転送するための転送MOS111〜133を介して、増幅MOS311〜333のゲートに接続されている。増幅MOS311〜333のゲートには、これをリセットするためのリセットMOS211〜233のソースが接続され、リセットMOS211〜233のドレインは、リセット電源に接続されている。また、増幅MOS311〜333のドレインは直接、電源に接続されている。   In FIG. 2, photodiodes (PD) 11 to 33 that generate optical signals are grounded on the anode side in this example. The cathode side of the PD is connected to the gates of the amplification MOSs 311 to 333 via transfer MOSs 111 to 133 for transferring optical signal charges accumulated in the PD. The gates of the amplification MOSs 311 to 333 are connected to the sources of reset MOSs 211 to 233 for resetting them, and the drains of the reset MOSs 211 to 233 are connected to a reset power source. The drains of the amplification MOSs 311 to 333 are directly connected to the power source.

転送MOS111〜133のうち、1行目奇数列の転送MOS111、113のゲートは、横方向に延長して配置される第1の行選択線PTX11に接続される。また、1行目偶数列の転送MOS112のゲートは第2の行選択線PTX21に共通に接続される。   Of the transfer MOSs 111 to 133, the gates of the transfer MOSs 111 and 113 in the odd-numbered first row are connected to a first row selection line PTX11 arranged extending in the horizontal direction. The gates of the transfer MOSs 112 in the first and even columns are commonly connected to the second row selection line PTX21.

また、1行目のリセットMOS211のゲートは、横方向に延長して配置される行リセット線PRES1に接続される。1行目に配置された他の画素セルのリセットMOS212、213のゲートも、行リセット線PRES1に共通に接続される。   In addition, the gate of the reset MOS 211 in the first row is connected to a row reset line PRES1 that extends in the horizontal direction. The gates of the reset MOSs 212 and 213 of the other pixel cells arranged in the first row are also connected in common to the row reset line PRES1.

また、1行目の選択MOS411のゲートは、横方向に延長して配置される垂直走査線PSEL1に接続される。1行目に配置された他の画素セルの選択MOS412、413のゲートも、垂直走査線PSEL1に共通に接続される。   The gate of the selection MOS 411 in the first row is connected to a vertical scanning line PSEL1 arranged extending in the horizontal direction. The gates of the selection MOSs 412 and 413 of other pixel cells arranged in the first row are also commonly connected to the vertical scanning line PSEL1.

上述した第1、第2の行選択線、行リセット線、垂直走査線は垂直走査回路111に接続され、後述するタイミングに基づいて信号電圧が供給される。なお、各配線に対して印可される信号は、各配線の前に「φ」を付加して配線と区別する。 First, second row selection line as described above, the row reset line, the vertical scanning line is connected to the vertical scanning circuit 1 111, the signal voltage is supplied on the basis of the timing described later. The signal applied to each wiring is distinguished from the wiring by adding “φ” before each wiring.

また、図2に示されている残りの行についても、同様な構成の画素セルと、第1、第2の行選択線、行リセット線、垂直走査線が設けられる。これらの第1、第2の行選択線、行リセット線、垂直走査線には、垂直走査回路ブロック111により形成されたφPTX12〜φPTX13、φPTX22〜φPTX23、φPRES2〜φPRES3、φPSEL2〜φPSEL3が供給される。 For the remaining rows shown in FIG. 2, pixel cells having the same configuration, first and second row selection lines, row reset lines, and vertical scanning lines are provided. These first, second row selection lines, the row reset line, the vertical scanning lines, FaiPTX12~faiPTX13 formed by the vertical scanning circuit block 1 111, φPTX22~φPTX23, φPRES2~φPRES3, is supplied φPSEL2~φPSEL3 The

増幅MOS311のソースは、縦方向に延長して配置される垂直信号線V1に上記選択MOS411を介して接続される。同じ列に配置される画素セルの増幅MOS321、331のソースも、選択MOS421、431を介して垂直信号線V1に接続される。図2に示されている残りの垂直信号線V2〜V3においても同様に増幅MOS、選択MOSが接続される。   The source of the amplification MOS 311 is connected via the selection MOS 411 to a vertical signal line V1 arranged extending in the vertical direction. The sources of the amplification MOSs 321 and 331 of the pixel cells arranged in the same column are also connected to the vertical signal line V1 via the selection MOSs 421 and 431. Similarly, the amplification MOS and the selection MOS are connected to the remaining vertical signal lines V2 to V3 shown in FIG.

垂直信号線V1は、負荷手段である定電流源51に接続されると共に、クランプ容量61を介して演算増幅器101の反転端子に接続される。演算増幅器101の非反転端子はクランプ電圧VC0R(VREF)に接続される。演算増幅器101の出力端子は、ノイズ信号転送スイッチ511を介してノイズ信号を一時保持するための容量CTN1に、また、光信号転送スイッチ521を介して光信号を一時保持するための容量CTS1に接続されている。ノイズ信号保持容量CTN1と光信号保持容量CTS1の逆側の端子は接地されている。ノイズ信号転送スイッチ511とノイズ信号保持容量CTN1との接続点と、光信号転送スイッチ521と光信号保持容量CTS1との接続点はそれぞれ、水平転送スイッチ531、541を介して光信号とノイズ信号の差をとるための差動回路ブロック131に接続される。図2に示されている残りの列V2〜3においても同様な構成の読み出し回路が設けられる。   The vertical signal line V1 is connected to a constant current source 51 which is a load means, and is connected to an inverting terminal of the operational amplifier 101 via a clamp capacitor 61. The non-inverting terminal of the operational amplifier 101 is connected to the clamp voltage VC0R (VREF). The output terminal of the operational amplifier 101 is connected to the capacitor CTN1 for temporarily holding the noise signal via the noise signal transfer switch 511 and to the capacitor CTS1 for temporarily holding the optical signal via the optical signal transfer switch 521. Has been. The opposite terminals of the noise signal holding capacitor CTN1 and the optical signal holding capacitor CTS1 are grounded. A connection point between the noise signal transfer switch 511 and the noise signal holding capacitor CTN1 and a connection point between the optical signal transfer switch 521 and the optical signal holding capacitor CTS1 are respectively connected to the optical signal and the noise signal via the horizontal transfer switches 531 and 541. It is connected to a differential circuit block 131 for taking the difference. In the remaining columns V2 to V3 shown in FIG. 2, readout circuits having the same configuration are provided.

奇数列に配置されたノイズ信号転送スイッチ511、513と、偶数列に配置された光信号転送スイッチ522のゲートは第1の転送信号入力線PT11にそれぞれ共通に接続される。また、偶数列に配置されたノイズ信号転送スイッチ512と、奇数列に配置された光信号転送スイッチ521、523のゲートは第2の転送信号入力線PT21にそれぞれ共通に接続される。PT11、PT21には、後述するタイミングに基づいてそれぞれ信号電圧φPT11、φPT21が供給される。   The gates of the noise signal transfer switches 511 and 513 arranged in the odd-numbered columns and the optical signal transfer switches 522 arranged in the even-numbered columns are commonly connected to the first transfer signal input line PT11. The gates of the noise signal transfer switch 512 arranged in the even-numbered column and the optical signal transfer switches 521 and 523 arranged in the odd-numbered column are connected in common to the second transfer signal input line PT21. Signal voltages φPT11 and φPT21 are supplied to PT11 and PT21, respectively, based on timing described later.

垂直信号線V1に配置された水平転送スイッチ541と、垂直信号線V2に配置された水平転送スイッチ532のゲートは列選択線H1に共通に接続され、水平走査回路121に接続される。垂直信号線V2に配置された光信号水平転送スイッチ542と、垂直信号線V3に配置されたノイズ信号水平転送スイッチ533のゲートは列選択線H3に共通に接続され、水平走査回路ブロック121に接続される。 A horizontal transfer switch 541 which is arranged to the vertical signal line V1, the gate of the horizontal transfer switch 532 which is arranged to the vertical signal lines V2 are connected in common to a column selection line H1, are connected to the horizontal scanning circuit 1 121. The gates of the optical signal horizontal transfer switch 542 arranged on the vertical signal line V2 and the noise signal horizontal transfer switch 533 arranged on the vertical signal line V3 are connected in common to the column selection line H3 and connected to the horizontal scanning circuit block 121. Is done.

次に、図2に示す構成を有する固体撮像素子3の本第1の実施形態における動作について、図3を用いて説明する。なお、図3における「n」は行数(1〜3)を示し、以下に説明するようにして各行毎に順次駆動される。ここでは、代表的に1行目の動作について説明する。   Next, the operation of the solid-state imaging device 3 having the configuration shown in FIG. 2 in the first embodiment will be described with reference to FIG. Note that “n” in FIG. 3 indicates the number of rows (1 to 3), and is sequentially driven for each row as described below. Here, the operation of the first row will be described representatively.

時刻t1に行選択パルスφPSEL1がハイレベルとなった後、時刻t2に画素リセットパルスφPRES1がハイレベルとなり、増幅MOS311〜313のゲートがリセット電位にリセットされる。   After the row selection pulse φPSEL1 becomes high level at time t1, the pixel reset pulse φPRES1 becomes high level at time t2, and the gates of the amplification MOSs 311 to 313 are reset to the reset potential.

時刻t3に画素リセットパルスφPRES1がローレベルとなった後、時刻t4にクランプパルスφPC0Rがハイレベルとなり、リセット電位が垂直信号線V1〜V3に読み出され、容量61〜63にクランプされる。   After the pixel reset pulse φPRES1 becomes low level at time t3, the clamp pulse φPC0R becomes high level at time t4, and the reset potential is read to the vertical signal lines V1 to V3 and clamped to the capacitors 61 to 63.

時刻t5にクランプパルスPC0Rがローレベルとなった後、時刻t6の転送パルスφPTX11がハイレベルとなり、PD11、PD13の光信号が増幅MOS311、313のゲートに転送されると同時に光信号が垂直信号線V1、V3に読み出される。また、垂直信号線V2には、垂直信号線V1、V3に光信号が読み出された時に発生していたノイズ信号(外乱ノイズを含む)が読み出される。   After the clamp pulse PC0R becomes low level at time t5, the transfer pulse φPTX11 at time t6 becomes high level, and the optical signals of PD11 and PD13 are transferred to the gates of the amplification MOSs 311 and 313, and at the same time the optical signal is a vertical signal line. Read to V1 and V3. Further, a noise signal (including disturbance noise) generated when the optical signal is read out to the vertical signal lines V1 and V3 is read out to the vertical signal line V2.

時刻t7に転送パルスφPT11がハイレベルとなり、垂直信号線V1、V3に読み出されたPD11、PD13の光信号がCTS1、CTS3に転送され、垂直信号線V2のノイズ信号がCTN2に転送される。   At time t7, the transfer pulse φPT11 becomes high level, the optical signals of PD11 and PD13 read to the vertical signal lines V1 and V3 are transferred to CTS1 and CTS3, and the noise signal of the vertical signal line V2 is transferred to CTN2.

時刻t8に転送パルスφPT11がローレベルとなり、時刻t9で転送パルスφPTX11がローレベルとなる。   At time t8, the transfer pulse φPT11 becomes low level, and at time t9, the transfer pulse φPTX11 becomes low level.

ここまでの動作で、第1行目に接続された奇数列の画素セルの光信号が、光信号保持容量CTS1、CTS3に保持され、偶数列の画素セルのノイズ信号が、信号保持容量CTN2に保持される。   Through the operations so far, the optical signals of the odd-numbered pixel cells connected to the first row are held in the optical signal holding capacitors CTS1 and CTS3, and the noise signals of the even-numbered pixel cells are supplied to the signal holding capacitor CTN2. Retained.

次に、時刻t10に画素リセットパルスφPRES1がハイレベルとなり、増幅MOS311〜313のゲートが再びリセット電源にリセットされ、時刻t11に画素リセットパルスφPRESがローレベルとなる。   Next, the pixel reset pulse φPRES1 becomes high level at time t10, the gates of the amplification MOSs 311 to 313 are reset to the reset power source again, and the pixel reset pulse φPRES becomes low level at time t11.

時刻t12にクランプパルスφPC0Rがハイレベルとなり、時刻t12の時のリセット電位が垂直信号線V1〜V3に読み出され、ゲイン倍されて容量61〜63にクランプされた後、時刻t13にクランプパルスφPC0Rがローレベルとなる。   At time t12, the clamp pulse φPC0R becomes high level, the reset potential at time t12 is read out to the vertical signal lines V1 to V3, multiplied by the gain and clamped to the capacitors 61 to 63, and then at time t13, the clamp pulse φPC0R Becomes low level.

時刻t14に転送パルスφPTX21がハイレベルとなり、PD12の光信号が増幅MOS312のゲートに転送されると同時に光信号が垂直信号線V2に読み出される。また、垂直信号線V1、V3には垂直信号線V2に光信号が読み出された時に発生していたノイズ信号(外乱ノイズを含む)が読み出される。   At time t14, the transfer pulse φPTX21 becomes high level, and the optical signal of the PD 12 is transferred to the gate of the amplification MOS 312 and at the same time, the optical signal is read out to the vertical signal line V2. In addition, noise signals (including disturbance noise) generated when the optical signal is read out to the vertical signal line V2 are read out to the vertical signal lines V1 and V3.

時刻t15に転送パルスφPT21がハイレベルとなり、垂直信号線V2に読み出されていたPD12の光信号がCTS2に転送される。また、垂直信号線V1、V3のノイズ信号がCTN1、CTN3に転送される。   At time t15, the transfer pulse φPT21 becomes high level, and the optical signal of the PD 12 read to the vertical signal line V2 is transferred to the CTS2. Further, the noise signals of the vertical signal lines V1 and V3 are transferred to CTN1 and CTN3.

時刻t16に転送パルスφPT21がローレベルとなり、時刻t17に転送パルスφPTX21がローレベルとなる。   At time t16, the transfer pulse φPT21 becomes low level, and at time t17, the transfer pulse φPTX21 becomes low level.

ここまでの動作で、第1行目に接続された偶数列の画素セルの光信号が、光信号保持容量CTS2に保持され、奇数列の画素セルのノイズ信号が、信号保持容量CTN1、CTN3に保持される。   With the operations so far, the optical signals of the even-numbered pixel cells connected to the first row are held in the optical signal holding capacitor CTS2, and the noise signals of the odd-numbered pixel cells are sent to the signal holding capacitors CTN1 and CTN3. Retained.

時刻t18に行選択パルスφPSEL1がローレベルとなる。その後、時刻t19からt20の間に、水平走査回路7からの信号φH1〜φH3によって、各列の水平転送スイッチ531〜533、541〜543のゲートが順時ハイレベルとなる。これにより、光信号保持容量CTS1〜CTS3、ノイズ信号保持容量CTN1〜CTN3に保持されていた電圧が順次差動回路131に読み出され、出力端子に出力される。具体的には、図2の配線から分かるように、例えばφH1がハイレベルとなると、1列目の光信号保持容量CTS1と2列目のノイズ信号保持容量CTN2から電圧が読み出されて、差動回路131により差分される。このように、同じタイミングで読み出された光信号からノイズ信号が差し引かれるため、光信号から、光信号の読み出し時に発生していた外乱ノイズ分を削減することが可能になる。   At time t18, the row selection pulse φPSEL1 becomes low level. Thereafter, between time t19 and t20, the signals φH1 to φH3 from the horizontal scanning circuit 7 cause the gates of the horizontal transfer switches 531 to 533 and 541 to 543 in each column to be sequentially high level. As a result, the voltages held in the optical signal holding capacitors CTS1 to CTS3 and the noise signal holding capacitors CTN1 to CTN3 are sequentially read out to the differential circuit 131 and output to the output terminal. Specifically, as can be seen from the wiring in FIG. 2, for example, when φH1 becomes high level, the voltage is read from the optical signal holding capacitor CTS1 in the first column and the noise signal holding capacitor CTN2 in the second column, Difference is made by the dynamic circuit 131. As described above, since the noise signal is subtracted from the optical signal read out at the same timing, it is possible to reduce the amount of disturbance noise generated at the time of reading out the optical signal from the optical signal.

時刻t20で読み出しが終了すると、次に2行目について、上述した動作を繰り返し、第2行目の読み出しが終了すると、第3行目について上述した動作を繰り返す。   When reading is completed at time t20, the above-described operation is repeated for the second row, and when reading of the second row is completed, the above-described operation is repeated for the third row.

なお、本第1の実施形態では、奇数列のノイズ信号と偶数列の光信号を先に読み出した後、偶数列のノイズ信号と奇数列の光信号を読み出している。しかしながらこれに限るものではなく、偶数列のノイズ信号と奇数列の光信号を先に読み出した後、奇数列のノイズ信号と偶数列の光信号を読み出してもよい。   In the first embodiment, after the odd-numbered noise signals and the even-numbered optical signals are read out first, the even-numbered noise signals and the odd-numbered optical signals are read out. However, the present invention is not limited to this, and the noise signal of the odd column and the optical signal of the even column may be read after the noise signal of the even column and the optical signal of the odd column are read first.

上記の通り本第1の実施形態によれば、各画素の構成要素を増やすことなく、垂直信号線に発生した外乱ノイズ分を、光信号から削減することが可能となる。   As described above, according to the first embodiment, disturbance noise generated in the vertical signal line can be reduced from the optical signal without increasing the number of components of each pixel.

<第2の実施形態>
図4は、本発明の第2の実施形態における固体撮像素子の等価回路図である。
<Second Embodiment>
FIG. 4 is an equivalent circuit diagram of the solid-state imaging device according to the second embodiment of the present invention.

図4に示す固体撮像素子では、垂直信号線V1に配置された水平転送スイッチ5531と、垂直信号線V2に配置された水平転送スイッチ42のゲートが列選択線H1に共通に接続され、水平走査回路121に接続される。また、垂直信号線V2に配置された光信号水平転送スイッチ532と、垂直信号線V1に配置されたノイズ信号水平転送スイッチ541のゲートが列選択線H3に共通に接続され、水平走査回路121に接続される。また、垂直信号線V3に配置された水平転送スイッチ33と、垂直信号線V4に配置された水平転送スイッチ544のゲートが列選択線H3に共通に接続され、水平走査回路121に接続される。また、垂直信号線V4に配置された光信号水平転送スイッチ534と、垂直信号線V3に配置されたノイズ信号水平転送スイッチ543のゲートが列選択線H4に共通に接続され、水平走査回路121に接続される。 In the solid-state imaging device shown in FIG. 4, the horizontal transfer switch 5531 arranged on the vertical signal line V1 and the gate of the horizontal transfer switch 42 arranged on the vertical signal line V2 are connected in common to the column selection line H1, and horizontal scanning is performed. Connected to circuit 1 121. Further, the optical signal horizontal transfer switch 532 arranged on the vertical signal line V2 and the gate of the noise signal horizontal transfer switch 541 arranged on the vertical signal line V1 are connected in common to the column selection line H3, and the horizontal scanning circuit 1 121 is connected. Connected to. Further, the horizontal transfer switch 33 disposed to the vertical signal line V3, the gate of the horizontal transfer switch 544 which is arranged to the vertical signal lines V4 are connected in common to the column select line H3, is connected to the horizontal scanning circuit 1 121 . Further, the gates of the optical signal horizontal transfer switch 534 arranged on the vertical signal line V4 and the noise signal horizontal transfer switch 543 arranged on the vertical signal line V3 are connected in common to the column selection line H4, and the horizontal scanning circuit 1 121 is connected. Connected to.

その他の構成及び駆動方法は第1実施形態と同様であるため、ここでは説明を省略する。図4に示すように固体撮像素子を構成することにより、第2の実施形態では、2列ずつ互いに、光信号からノイズ信号を差し引くことになる。   Since other configurations and driving methods are the same as those in the first embodiment, the description thereof is omitted here. By configuring the solid-state imaging device as shown in FIG. 4, in the second embodiment, the noise signals are subtracted from the optical signal by two columns.

従って、本第2の実施形態によれば、上記第1の実施形態と同様の効果を得ることが可能となる。   Therefore, according to the second embodiment, the same effect as that of the first embodiment can be obtained.

<第3の実施形態>
図5は、本発明の第3の実施形態における固体撮像素子の等価回路図である。
<Third Embodiment>
FIG. 5 is an equivalent circuit diagram of a solid-state imaging device according to the third embodiment of the present invention.

図5に示す固体撮像素子では、垂直信号線の読み出し方向が一列おきに異なる2チャンネルで信号の読み出しを行う。垂直信号線V1、V3、V5の水平転送スイッチ531、533、535、541、543、545のゲートは列選択線H1、H3、H5に接続され、第1の水平走査回路121−1に接続される。一方、垂直信号線V2、V4、V6の水平転送スイッチ532、534、536、542、544、546のゲートは列選択線H2、H4、H6に接続され、第2の水平走査回路ブロック121−2に接続される。   In the solid-state imaging device shown in FIG. 5, signals are read out using two channels whose vertical signal line reading directions are different every other column. The gates of the horizontal transfer switches 531, 533, 535, 541, 543, and 545 of the vertical signal lines V1, V3, and V5 are connected to the column selection lines H1, H3, and H5, and connected to the first horizontal scanning circuit 121-1. The On the other hand, the gates of the horizontal transfer switches 532, 534, 536, 542, 544, 546 of the vertical signal lines V2, V4, V6 are connected to the column selection lines H2, H4, H6, and the second horizontal scanning circuit block 121-2. Connected to.

垂直信号線V1、V3、V5では、ノイズ信号転送スイッチ511、513、515とノイズ信号保持容量CTN1、CTN3、CTN5との接続点は、それぞれ転送スイッチ531、533、535を介して第1の差動回路131−1に接続される。また、光信号転送スイッチ521、523、525と光信号保持容量CTS1、CTS3、CTS5との接続点は、それぞれ転送スイッチ541、543、545を介して、第1の差動回路131−1に接続される。これにより、第1の差動回路131−1では、奇数列の光信号とノイズ信号の差をとる。その他の構成は第1の実施形態あるいは第2の実施形態と同様であるため、ここでは説明を省略する。   In the vertical signal lines V1, V3, and V5, the connection points between the noise signal transfer switches 511, 513, and 515 and the noise signal holding capacitors CTN1, CTN3, and CTN5 are connected to the first difference via the transfer switches 531, 533, and 535, respectively. Connected to the dynamic circuit 131-1. The connection points of the optical signal transfer switches 521, 523, and 525 and the optical signal holding capacitors CTS1, CTS3, and CTS5 are connected to the first differential circuit 131-1 via the transfer switches 541, 543, and 545, respectively. Is done. As a result, the first differential circuit 131-1 takes the difference between the odd-numbered optical signal and the noise signal. Since other configurations are the same as those of the first embodiment or the second embodiment, description thereof is omitted here.

また、図に示されている残りの垂直信号線V2、V4、V6についても同様な構成の読み出し回路が設けられる。第3の実施形態においても、駆動の仕方は第1の実施形態あるいは第2の実施形態と同様である。ただし、本第3の実施形態においては、1列おきに読み出しチャンネルが異なっている。そのため、垂直信号線V1の光信号と垂直信号線V3のノイズ信号、垂直信号線V3の光信号と垂直信号線V5のノイズ信号というように、ある列の光信号と同じチャンネル内で隣の列のノイズ信号とが同時に読み出される。 Further, the reading circuit similar arrangement is provided for the remaining vertical signal lines V2, V4, V6, shown in Figure 5. Also in the third embodiment, the driving method is the same as in the first embodiment or the second embodiment. However, in the third embodiment, the read channel is different every other column. Therefore, an optical signal on the vertical signal line V1 and a noise signal on the vertical signal line V3, an optical signal on the vertical signal line V3, and a noise signal on the vertical signal line V5 are adjacent to each other in the same channel as the optical signal in one column. Are simultaneously read out.

上記構成によれば、上記第1の実施形態と同様の効果に加えて、読み出しチャンネルを2系統としたため、より高速に固体撮像素子から電荷を読み出すことが可能となる。   According to the above configuration, in addition to the same effects as those of the first embodiment, the readout channel is made up of two systems, so that charges can be read out from the solid-state imaging device at a higher speed.

なお、上記第3の実施形態では、1行おきに垂直信号線の読み出し方向が異なる2チャンネル読み出しの場合について説明しているが、これに限るものではない。例えば、2行おきに読み出し方向を変えたり、また水平方向の中央付近でチャンネルを分割する等、チャンネルの分け方については様々な方法が考えられる。何れの場合においても、本願発明では、各チャンネルにおいて隣接する2列について、同じタイミングで光信号とノイズ信号を読み出せるように構成する。   In the third embodiment, the case of two-channel reading in which the reading direction of the vertical signal line is different every other row has been described, but the present invention is not limited to this. For example, there are various methods for dividing channels, such as changing the reading direction every two rows or dividing the channel near the center in the horizontal direction. In any case, the present invention is configured so that an optical signal and a noise signal can be read out at the same timing for two adjacent columns in each channel.

また、上記第1〜第3の実施形態においては、差動回路ブロック131が固体撮像素子と同一の半導体基板上に形成されている場合について説明したが、各画素の光信号とノイズ信号とを別々に撮像素子から出力し、外部の差動回路で差分を取るようにしてもよい。   In the first to third embodiments, the case where the differential circuit block 131 is formed on the same semiconductor substrate as the solid-state imaging device has been described. However, the optical signal and noise signal of each pixel are obtained. It is also possible to separately output from the image sensor and take the difference with an external differential circuit.

本発明の実施の形態における撮像装置の構成を示すブロック図である。It is a block diagram which shows the structure of the imaging device in embodiment of this invention. 本発明の第1の実施形態における固体撮像素子の概略構成を示す等価回路図である。1 is an equivalent circuit diagram illustrating a schematic configuration of a solid-state imaging element according to a first embodiment of the present invention. 本発明の第1の実施形態における固体撮像素子の動作を説明するためのタイミング図である。It is a timing diagram for demonstrating operation | movement of the solid-state image sensor in the 1st Embodiment of this invention. 本発明の第2の実施形態における固体撮像素子の概略構成を示す等価回路図である。It is an equivalent circuit diagram which shows schematic structure of the solid-state image sensor in the 2nd Embodiment of this invention. 本発明の第3の実施形態における固体撮像素子の概略構成を示す等価回路図である。It is an equivalent circuit diagram which shows schematic structure of the solid-state image sensor in the 3rd Embodiment of this invention.

Claims (6)

各々が光電変換素子を含み2次元に配置された複数の画素と、前記複数の画素の各列毎に設けられ各々同じ列の画素が接続された複数の信号出力線と、前記複数の信号出力線の各々に対して設けられ前記複数の画素から前記複数の信号出力線を介して出力される光信号を保持する第1の保持手段と、前記複数の信号出力線の各々に対して設けられ前記複数の画素から前記複数の信号出力線を介して出力されるノイズ信号を保持する第2の保持手段と、前記第1の保持手段に保持された光信号と前記第2の保持手段に保持されたノイズ信号との差分処理を行う差分手段と、前記第1の保持手段に保持された光信号と前記第2の保持手段に保持されたノイズ信号を前記差分手段に出力する出力手段とを備えた撮像素子と、
前記複数の画素の各行毎に、第1のタイミングで所定の列の画素から光信号を読み出して前記所定の列の前記第1の保持手段に保持するとともに、前記第1のタイミングで同じ行の前記所定の列と異なる列の画素からノイズ信号を読み出して前記異なる列の前記第2の保持手段に保持し、前記差分手段が前記所定の列の前記第1の保持手段に保持された光信号と前記異なる列の前記第2の保持手段に保持されたノイズ信号との差分処理を行うように制御し、前記第1のタイミングと異なる第2のタイミングで前記異なる列の画素から光信号を読み出して前記異なる列の前記第1の保持手段に保持するとともに、前記第2のタイミングで同じ行の前記異なる列以外の列の画素からノイズ信号を読み出して前記異なる列以外の列の前記第2の保持手段に保持し、前記差分手段が前記異なる列の前記第1の保持手段に保持された光信号と前記異なる列以外の列の第2の保持手段に保持されたノイズ信号との差分処理を行うように制御する制御手段と、
を有することを特徴とする撮像装置。
A plurality of pixels, each including a photoelectric conversion element, arranged two-dimensionally, a plurality of signal output lines provided for each column of the plurality of pixels and connected to pixels in the same column, and the plurality of signal outputs A first holding unit provided for each of the lines and holding an optical signal output from the plurality of pixels via the plurality of signal output lines; and provided for each of the plurality of signal output lines. Second holding means for holding noise signals output from the plurality of pixels via the plurality of signal output lines, optical signals held by the first holding means, and holding by the second holding means Differential means for performing differential processing on the noise signal, and output means for outputting the optical signal held in the first holding means and the noise signal held in the second holding means to the difference means. An image sensor provided;
For each row of the plurality of pixels, an optical signal is read from a pixel in a predetermined column at a first timing and is held in the first holding unit in the predetermined column, and the same row is read at the first timing. An optical signal read out from a pixel in a column different from the predetermined column and held in the second holding unit in the different column, and the difference unit is held in the first holding unit in the predetermined column And control to perform a difference process between the noise signal held in the second holding unit in the different column and read out the optical signal from the pixel in the different column at a second timing different from the first timing. Holding the first column in the different column and reading out a noise signal from a pixel in a column other than the different column in the same row at the second timing to read the noise signal in the column other than the different column. Retention The difference means performs difference processing between the optical signal held in the first holding means in the different column and the noise signal held in the second holding means in a column other than the different column. Control means for controlling
An imaging device comprising:
前記出力手段は、互いに隣り合う2列を1組として、互いの前記第1の保持手段に保持された前記光信号と前記第2の保持手段に保持された前記ノイズ信号を同じタイミングで出力することを特徴とする請求項1に記載の撮像装置。   The output means sets two adjacent rows as one set and outputs the optical signal held by the first holding means and the noise signal held by the second holding means at the same timing. The imaging apparatus according to claim 1. 前記出力手段は複数の出力チャンネルからなることを特徴とする請求項1または2に記載の撮像装置。   The imaging apparatus according to claim 1, wherein the output unit includes a plurality of output channels. 前記各信号出力線には、クランプ回路が接続され、
前記制御手段は、前記画素のリセット電位を前記クランプ回路においてクランプし、前記クランプ回路を介して、前記光信号及び前記ノイズ信号を読み出すように制御することを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。
A clamp circuit is connected to each signal output line,
4. The control unit according to claim 1, wherein the control unit clamps a reset potential of the pixel in the clamp circuit, and controls to read out the optical signal and the noise signal through the clamp circuit. 5. The imaging apparatus of Claim 1.
前記複数の画素に光を結像するレンズと、前記差分手段から出力された信号を処理する信号処理部とを有する請求項1乃至4のいずれか1項に記載の撮像装置。   The imaging apparatus according to claim 1, further comprising: a lens that focuses light on the plurality of pixels; and a signal processing unit that processes a signal output from the difference unit. 各々が光電変換素子を含み、2次元に配置された複数の画素と、前記複数の画素の各列毎に設けられ各々同じ列の画素が接続された複数の信号出力線と前記複数の信号出力線の各々に対して設けられ前記複数の画素から前記複数の信号出力線を介して出力される光信号を保持する第1の保持手段と、前記複数の信号出力線の各々に対して設けられ前記複数の画素から前記複数の信号出力線を介して出力されるノイズ信号を保持する第2の保持手段と、前記第1の保持手段に保持された光信号と前記第2の保持手段に保持されたノイズ信号との差分処理を行う差分手段と、前記第1の保持手段に保持された光信号と前記第2の保持手段に保持されたノイズ信号を前記差分手段に出力する出力手段とを備えた撮像素子を有する撮像装置の駆動方法であって、
前記複数の画素の各行毎に、第1のタイミングで所定の列の画素から光信号を読み出して前記所定の列の前記第1の保持手段に保持するとともに、前記第1のタイミングで同じ行の前記所定の列と異なる列の画素からノイズ信号を読み出して前記異なる列の前記第2の保持手段に保持し、前記差分手段が前記所定の列の前記第1の保持手段に保持された光信号と前記異なる列の前記第2の保持手段に保持されたノイズ信号との差分処理を行うように制御する工程と、
前記第1のタイミングと異なる第2のタイミングで前記異なる列の画素から光信号を読み出して前記異なる列の前記第1の保持手段に保持するとともに、前記第2のタイミングで同じ行の前記異なる列以外の列の画素からノイズ信号を読み出して前記異なる列以外の列の前記第2の保持手段に保持し、前記差分手段が前記異なる列の前記第1の保持手段に保持された光信号と前記異なる列以外の列の前記第2の保持手段に保持されたノイズ信号との差分処理を行うように制御する工程と、
を有することを特徴とする撮像装置の駆動方法。
A plurality of pixels each including a photoelectric conversion element, a plurality of signal output lines provided for each column of the plurality of pixels and connected to pixels in the same column, and the plurality of signal outputs A first holding unit provided for each of the lines and holding an optical signal output from the plurality of pixels via the plurality of signal output lines; and provided for each of the plurality of signal output lines. Second holding means for holding noise signals output from the plurality of pixels via the plurality of signal output lines, optical signals held by the first holding means, and holding by the second holding means Differential means for performing differential processing on the noise signal, and output means for outputting the optical signal held in the first holding means and the noise signal held in the second holding means to the difference means. Driving method of imaging apparatus having imaging element provided There,
For each row of the plurality of pixels, an optical signal is read from a pixel in a predetermined column at a first timing and is held in the first holding unit in the predetermined column, and the same row is read at the first timing. An optical signal read out from a pixel in a column different from the predetermined column and held in the second holding unit in the different column, and the difference unit is held in the first holding unit in the predetermined column And controlling to perform a difference process between the noise signal held in the second holding means in the different column,
Optical signals are read from the pixels in the different columns at a second timing different from the first timing and are held in the first holding means in the different columns, and the different columns in the same row at the second timing A noise signal is read out from pixels in a column other than that and held in the second holding unit in a column other than the different column, and the difference unit and the optical signal held in the first holding unit in the different column Controlling to perform a difference process with the noise signal held in the second holding means in a column other than a different column;
A method for driving an imaging apparatus, comprising:
JP2006086311A 2006-03-27 2006-03-27 Imaging apparatus and driving method thereof Expired - Fee Related JP4921011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006086311A JP4921011B2 (en) 2006-03-27 2006-03-27 Imaging apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006086311A JP4921011B2 (en) 2006-03-27 2006-03-27 Imaging apparatus and driving method thereof

Publications (3)

Publication Number Publication Date
JP2007266760A JP2007266760A (en) 2007-10-11
JP2007266760A5 JP2007266760A5 (en) 2009-04-30
JP4921011B2 true JP4921011B2 (en) 2012-04-18

Family

ID=38639352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086311A Expired - Fee Related JP4921011B2 (en) 2006-03-27 2006-03-27 Imaging apparatus and driving method thereof

Country Status (1)

Country Link
JP (1) JP4921011B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5043448B2 (en) * 2006-03-10 2012-10-10 キヤノン株式会社 Radiation imaging apparatus and radiation imaging system
JP5371463B2 (en) 2008-02-28 2013-12-18 キヤノン株式会社 IMAGING DEVICE, IMAGING SYSTEM, AND IMAGING DEVICE CONTROL METHOD
JP5426220B2 (en) * 2009-04-13 2014-02-26 株式会社東芝 Power supply noise elimination circuit
JP5462928B2 (en) * 2012-12-06 2014-04-02 キヤノン株式会社 Imaging apparatus and imaging system
JP6816416B2 (en) * 2016-09-06 2021-01-20 リコーイメージング株式会社 Imaging device
JP7379014B2 (en) * 2019-08-14 2023-11-14 キヤノン株式会社 Drive device, photoelectric conversion device, and imaging system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264971A (en) * 1985-05-20 1986-11-22 Olympus Optical Co Ltd Solid-state image pickup device
JPH10224696A (en) * 1997-01-31 1998-08-21 Toshiba Corp Solid-state image pickup element and image system using the solid-state image pickup element
JP4323772B2 (en) * 2002-10-31 2009-09-02 キヤノン株式会社 Solid-state imaging device, camera, and camera control system
JP4378137B2 (en) * 2003-09-04 2009-12-02 キヤノン株式会社 Reading circuit, solid-state imaging device, and camera system using the same
JP4584634B2 (en) * 2004-06-29 2010-11-24 オリンパス株式会社 Solid-state imaging device
JP4403045B2 (en) * 2004-09-30 2010-01-20 富士フイルム株式会社 Radiation image detector

Also Published As

Publication number Publication date
JP2007266760A (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP5965674B2 (en) Solid-state imaging device and imaging device
JP5516960B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP4771535B2 (en) Imaging apparatus and control method
US7554591B2 (en) Photoelectric conversion apparatus and image sensing system using the same
US10038868B2 (en) Solid-state image sensing device and electronic device
JP4290071B2 (en) Solid-state imaging device and imaging system
JP6037873B2 (en) Solid-state imaging device and imaging device
JP2009141631A (en) Photoelectric conversion device and image pickup device
JP2008167004A (en) Solid state imaging apparatus, method for driving the same, and imaging apparatus
JP2005217771A (en) Image pickup device
JP2012257095A (en) Solid state image pickup device, imaging device and signal reading method
CN108282601B (en) Image sensor and image pickup apparatus
JP4921011B2 (en) Imaging apparatus and driving method thereof
JP4991494B2 (en) Imaging device
JP2009284328A (en) Imaging apparatus
US20150116558A1 (en) Solid-state image-capturing device and electronic camera using the same
JP7316028B2 (en) IMAGE SENSOR, CONTROL METHOD THEREOF, AND IMAGING DEVICE
JP6049304B2 (en) Solid-state imaging device and imaging device
JP4708849B2 (en) Driving method of solid-state imaging device
JP2007143067A (en) Image sensing device and image sensing system
JP5854652B2 (en) Imaging device
JP2014042211A (en) Solid state image pickup device and imaging device
JP4777451B2 (en) Imaging device
JP2009225341A (en) Solid imaging apparatus, and driving method thereof
JP4386296B2 (en) Semiconductor solid-state imaging device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120202

R151 Written notification of patent or utility model registration

Ref document number: 4921011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees