JP4920963B2 - 相分離複合膜の調製方法 - Google Patents

Description

本発明は、相分離複合膜およびその調製方法に関する。

電子デバイス（ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅ）および光デバイス（ｐｈｏｔｏｎｉｃ ｄｅｖｉｃｅ）に対する要求が増大するにつれ、演算処理、通信、エレクトロニクスおよびディスプレイなどの現存の用途、ならびに新規用途に対し、そのようなデバイスの製造コストを下げる必要も増大している。

電子装置のコストの大部分は、材料コストではなく、デバイスを作製するのに必要な処理工程に関するものである。大面積での適用では、薄膜トランジスタのアレイが採用され、従来の処理方法に関連するコストが特に重要になることがある。

有機薄膜トランジスタが、従来の無機半導体に対する低コスト代替品として開発されている。特に、有機半導体は薄膜トランジスタにおいて、特に、性能の低い大面積の適用において、例えば液晶ディスプレイおよび電子ペーパー（ｅｌｅｃｔｒｉｃ ｐａｐｅｒ）において、ならびに発光ダイオードおよび太陽光発電において使用するために研究されている。有機半導体はまた、プラスチック系（ｐｌａｓｔｉｃｓ−ｂａｓｅｄ）デバイスのための回路として使用するための、従来の無機材料に対する代替品として研究されている。処理コストを低下させ、低温処理と適合する可能性があるからである。

有機半導体は、かなり低いコストで処理して有機薄膜トランジスタとすることができる。有機半導体は可溶性で、容易に連続膜を形成する傾向があるので、従来の無機半導体ではなく有機半導体を使用してパターン薄膜トランジスタを作製するのに、ジェット印刷、スクリーン印刷、マイクロ鋳造（ｍｉｃｒｏｍｏｌｄｉｎｇ）およびスピンコーティング、その後のフォトリソグラフィなどの技術をすべて使用することができる。

例えば、国際公開第０２／０８４７５８号パンフレットでは、オプトエレクトロニクスデバイスに関連するポリマブレンドの相分離が開示されている。また、薄膜トランジスタのカプセル化のための相分離についても研究されており、２００４年６月２４日に出願された「半導体層および絶縁層を形成するためのブレンド溶液を用いたボトムゲート型薄膜トランジスタを形成するための方法（Ｍｅｔｈｏｄ ｆｏｒ Ｆｏｒｍｉｎｇ ａ Ｂｏｔｔｏｍ Ｇａｔｅ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｕｓｉｎｇ ａ Ｂｌｅｎｄ Ｓｏｌｕｔｉｏｎ ｔｏ Ｆｏｒｍ ａ Ｓｅｍｉｃｏｎｄｕｃｔｉｎｇ Ｌａｙｅｒ ａｎｄ ａｎ Ｉｎｓｕｌａｔｉｎｇ Ｌａｙｅｒ）」と題する同時係属中の米国特許出願（代理人整理番号第Ｄ／２００３１７２３−ＵＳ−ＮＰ）に開示されている。デバイスアレイ作製のための、半導体溶液の自然ディウエッティング（ｄｅｗｅｔｔｉｎｇ）が、Ｍ．Ｌ．チャビニック（Ｃｈａｂｉｎｙｃ）ら、「選択的ディウエッティングにより作製した有機ポリマ薄膜トランジスタ」、応用物理レター（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）８１，４２６０（２００２）において開示されている。

Ｃ．Ｒ．ケイガン（Ｋａｇａｎ）らの「ミクロ接触プリントテンプレートを用いた有機−無機薄膜トランジスタのパターニング」応用物理レター７９（２１）３５３６（２００１）（開示内容は参照により全体が本明細書に組み入れられる）では、パターニングされた、溶液−堆積、有機および無機薄膜トランジスタ（ｐａｔｔｅｒｎｅｄ， ｓｏｌｕｔｉｏｎ−ｄｅｐｏｓｉｔｅｄ， ｏｒｇａｎｉｃ ａｎｄ ｉｎｏｒｇａｎｉｃ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ）は、低コストの低温度プロセスにより調製することができることが開示されている。ケイガンの薄膜トランジスタは、同様の濡れ性の領域上に選択的に堆積する薄膜前駆物質を用いて親水性領域および疎水性領域を有するパターニングした表面をフラッディング（ｆｌｏｏｄｉｎｇ）することにより作製される。

さらに、ポリマブレンドの横（ｌａｔｅｒａｌ）相分離が、例えば、米国特許第６，３９１，２１７号およびマーチンベイルタウ（Ｍａｒｔｉｎ Ｂｏｌｔａｕ）ら、「パターン基板上でのポリマブレンドの表面誘起構造形成」ネイチャー（Ｎａｔｕｒｅ）３９１、８７７（１９９８）において開示されているように、パターン基板上で達成されている。米国特許第６，３９１，２１７号では、ポリマブレンドが表面上に堆積されており、電場を印加することにより横相分離がパターニングされているが、ベイルタウは、基板のパターン表面エネルギーに基づき、ポリマブレンドが横方向に相分離する方法を開示している。

さらに、相分離層の形成は、ブロック共重合体について周知であり、そのような相分離は、ブロック共重合体が堆積される基板の表面エネルギーを変化させることにより促進することができる。これは、キム（Ｋｉｍ）らの「リソグラフィにより規定したナノパターン表面上でのブロックコポリマのエピタキシャル自己組織化」ネイチャー４２４、４１１（２００３）および米国特許第６，７４６，８２５号において参照することができる。

表面エネルギーパターニングはまた、アンドウ（Ａｎｄｏ）ら、「位置あわせ無しのプリント技術により作製した有機薄膜トランジスタ」マテリアルリサーチソサイアティプロシーディング（Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ）、Ｉ１０．１９．１（２００４年春）（開示内容は参照により全体が本明細書に組み入れられる）に開示されているように、半導体デバイスのためにナノ粒子溶液から金属コンタクトをパターニングするのに効果的であることが示されている。アンドウでは、半導体は、単一成分溶液から、または気相から基板上にブランケット層で堆積される。

国際公開第０２／０８４７５８号パンフレット 米国特許第６，３９１，２１７号明細書 米国特許第６，７４６，８２５号明細書 エム エル チャビニックら、"Ｏｒｇａｎｉｃ Ｐｏｌｙｍｅｒ Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ Ｆａｂｒｉｃａｔｅｄ Ｂｙ Ｓｅｌｅｃｔｉｖｅ Ｄｅｗｅｔｔｉｎｇ，" Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ８１， ４２６０ （２００２） シー アール ケイガンら、"Ｐａｔｔｅｒｎｉｎｇ Ｏｒｇａｎｉｃ−Ｉｎｏｒｇａｎｉｃ Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ Ｕｓｉｎｇ Ｍｉｃｒｏｃｏｎｔａｃｔ Ｐｒｉｎｔｅｄ Ｔｅｍｐｌａｔｅｓ，" Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ７９（２１） ３５３６ （２００１） マーチン ベイルタウら、"Ｓｕｒｆａｃｅ−Ｉｎｄｕｃｅｄ Ｓｔｒｕｃｔｕｒｅ Ｆｏｒｍａｔｉｏｎ ｏｆ Ｐｏｌｙｍｅｒ Ｂｌｅｎｄｓ ｏｎ Ｐａｔｔｅｒｎｅｄ Ｓｕｂｓｔｒａｔｅｓ，" Ｎａｔｕｒｅ ３９１， ８７７ （１９９８） キムら、"Ｅｐｉｔａｘｉａｌ Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ ｏｆ Ｂｌｏｃｋ−Ｃｏｐｏｌｙｍｅｒｓ ｏｎ Ｌｉｔｈｏｇｒａｐｈｉｃａｌｌｙ Ｄｅｆｉｎｅｄ Ｎａｎｏｐａｔｔｅｒｎｅｄ Ｓｕｒｆａｃｅｓ，" Ｎａｔｕｒｅ ４２４， ４１１ （２００３） アンドウら、"Ｏｒｇａｎｉｃ Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒｓ Ｆａｂｒｉｃａｔｅｄ ｗｉｔｈ Ａｌｉｇｎｍｅｎｔ−Ｆｒｅｅ Ｐｒｉｎｔｉｎｇ Ｔｅｃｈｎｉｑｕｅ，" Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ Ｐｒｏｃｅｅｄｉｎｇｓ， Ｉ１０．１９．１ （Ｓｐｒｉｎｇ ２００４）

従来の技術では、単一のデバイスをカプセル化および／または単離するのに追加の処理が必要である。薄膜トランジスタは、インクジェット印刷、スクリーン印刷、デジタル印刷、ミクロ成形およびスピンコーティングなどの加法プロセス（ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓｅｓ）、およびデジタルリソグラフィおよび従来のフォトリソグラフィなどの減法プロセス（ｓｕｂｔｒａｃｔｉｖｅ ｐｒｏｃｅｓｓｅｓ）の組み合わせにより調製することができる。これらの技術では、単一のデバイスをカプセル化および／または単離するのに別個の処理工程が依然として必要である。

特に、単一工程で、半導体材料をパターニングし、絶縁材料によりカプセル化および単離の両方を実施することができる薄膜トランジスタの調製プロセスが必要である。

上記様々な要求またはその他の要求は、本明細書で記述した例示的な自己組織化相分離薄膜、およびプロセスにより解決される。

本発明は、相分離膜を調製する方法であって、基板を形成する工程と、前記基板の表面の表面エネルギーをパターニングする工程と、少なくとも１つの半導体材料と少なくとも１つの絶縁材料とを、絶縁材料に対する半導体材料の比率が２０：８０〜８０：２０となるように少なくとも１つの溶媒中に含む溶液を、パターン表面エネルギーを有する前記表面上に堆積させる工程と、前記溶媒の蒸発速度を、部分的に密閉した囲いを用いて制御し、前記半導体材料と前記絶縁材料とを相分離させる工程と、を含み、半導体材料領域が前記絶縁材料により単離され、カプセル化される、堆積した溶液内での横分離および垂直分離を含む前記相分離によって複合膜が調製される。

表面エネルギーパターン基板（ｓｕｒｆａｃｅ−ｅｎｅｒｇｙ ｐａｔｔｅｒｎｅｄ ｓｕｂｓｔｒａｔｅ）上で横方向（ｌａｔｅｒａｌｌｙ）および垂直方向（ｖｅｒｔｉｃａｌｌｙ）に相分離する、半導体材料および絶縁材料のブレンド（ｂｌｅｎｄｓ）から形成した例示的な自己組織化相分離薄膜を本明細書で提供する。基板上で半導体の単離領域およびカプセル化領域（ｉｓｏｌａｔｅｄ ａｎｄ ｅｎｃａｐｓｕｌａｔｅｄ ａｒｅａｓ）を実現する（ｐｒｏｖｉｄｅ）、半導体および絶縁材料が横方向および垂直方向の両方に相分離した、例示的な自己組織化相分離薄膜を提供する。さらに、そのような自己組織化相分離薄膜を調製し、使用するための例示的なプロセスを提供する。

自己組織化相分離薄膜を調製するための例示的なプロセスは、基板を形成する工程（ｐｒｏｖｉｄｉｎｇ ａ ｓｕｂｓｔｒａｔｅ）と、基板の表面エネルギーをパターニングする工程と、少なくとも１つの（１または複数の、ｏｎｅ ｏｒ ｍｏｒｅ）半導体材料と少なくとも１つの絶縁材料とを、少なくとも１つの溶媒中に含む溶液を、基板上に堆積させる工程と、溶媒の蒸発速度を制御し、半導体材料と絶縁材料とを相分離させ、半導体材料領域が絶縁材料により単離、カプセル化されたパターン相分離膜を作製させる工程と、を含む。

例示的なプロセスでは、少なくとも１つの半導体材料および少なくとも１つの絶縁材料を含む自己組織化相分離薄膜は、基板を形成する工程と、基板の表面エネルギーをパターニングする工程と、少なくとも１つの溶媒中に、少なくとも１つの半導体材料と少なくとも１つの絶縁材料とを含む溶液を基板上に堆積させる工程と、溶媒の蒸発速度を制御し、半導体材料と絶縁材料とを相分離させ、半導体材料領域が絶縁材料により単離、カプセル化されたパターン相分離膜を作製させる工程と、により形成される。

基板と、自己組織化相分離複合膜とを備える例示的な薄膜トランジスタは、基板を形成する工程と、基板の表面エネルギーをパターニングする工程と、少なくとも１つの溶媒中に少なくとも１つの半導体材料と少なくとも１つの絶縁材料とを含む溶液を基板上に堆積させる工程と、溶媒の蒸発速度を制御し、半導体材料と絶縁材料とを相分離させ、半導体材料領域が絶縁材料により単離、カプセル化された相分離膜を作製させる工程と、を含むプロセスにより形成される、少なくとも１つの半導体材料および少なくとも１つの絶縁材料を含む。

例示的な相分離膜は、優れた薄膜デバイス、例えばトランジスタおよび半導体アレイを実現し（ｐｒｏｖｉｄｅ）、絶縁材料により単離およびカプセル化された半導体材料のパターンを実現する。バックプレーン（ｂａｃｋｐｌａｎｅｓ）などの用途において使用するための薄膜トランジスタを調製するためのプロセスについて本明細書で記述するが、開示した製品およびプロセスは一般的に適用することができ、半導体パターンが絶縁領域により分離および／またはカプセル化されなければならない任意の装置のために使用してもよいことに注意すべきである。

特に、半導体材料および絶縁材料が表面エネルギーパターン基板上で横方向および垂直方向に相分離する半導体材料と絶縁材料のブレンドから形成した例示的な相分離複合膜、およびそのような膜を調製し、使用するためのプロセスを本明細書で記述する。半導体材料および絶縁材料が横方向および垂直方向の両方で相分離し、基板上で単離され、カプセル化された半導体領域が提供される例示的な複合膜についてさらに記述する。そのような相分離薄膜およびそのような相分離した薄膜を含む薄膜トランジスタを調製する方法も同様に記述する。

ポリマブレンド（ｐｏｌｙｍｅｒ ｂｌｅｎｄｓ）でコートすべき基板を形成し（ｐｒｏｖｉｄｅ）、基板の表面エネルギーをパターニングし、疎水性領域および親水性領域を形成させる。図１（ａ）はそのような疎水性領域１および親水性領域２のパターンを示す図である。溶媒中に少なくとも１つの半導体材料および少なくとも１つの絶縁材料を含むブレンド（ｂｌｅｎｄ）を表面上に形成することができる。溶媒蒸発を制御し、そのようなブレンドを垂直方向および横方向に相分離させ、相分離複合膜を提供することができる。図１（ｂ）および図１（ｂ）のＸ断面図である図１（ｃ）に示されるように、半導体材料および絶縁材料のブレンドは相分離し、半導体材料３が、基板５上、低エネルギーまたは疎水性領域に対応する領域中に堆積される。半導体材料３は絶縁材料４によりカプセル化および単離してもよく、絶縁材料は半導体材料の周囲に堆積され、基板５上の、高エネルギーまたは親水性領域に対応する領域に堆積される。例示的な薄膜トランジスタ調製プロセスでは、半導体パターニング工程は半導体材料と絶縁材料とのポリマブレンドの相分離のため不要であるかもしれない。

使用する基板はいかなる適した基板であってもよく、特に制限はない。使用に適した基板としては、二酸化ケイ素、二酸化ジルコニウム、二酸化ハフニウム、ステンレス鋼、ポリイミド類、ポリビニルフェノール類、ポリビニルアルコール類、およびそれらの混合物が挙げられるが、それらに限定されない。

基板の表面エネルギーは、低エネルギー領域および高エネルギー領域が作成されることを条件として、周知の、または後に開発されたいかなる方法によってパターニングしてもよい。表面エネルギーをパターニングする、適した方法としては、デジタルリソグラフィ、フォトマスキング、およびシャドウマスキング、その後または前の化学処理、および他の周知のまたは後に開発されたパターニング法が挙げられるが、これらに限定されない。

相分離複合膜のための基板の表面エネルギーは、いかなる適したマスキングまたはリソグラフィ技術を用いてパターニングしてもよい。実施の態様では、マスキング剤を、例えば、リソグラフィ法により基板表面に塗布してもよく、界面活性剤を、例えばマスクした表面に塗布し、界面活性剤およびマスクの両方を除去する前に露光した領域の表面エネルギーを変化させてもよい。さらに別の態様では、基板の表面エネルギーはマスキング前に化学的に処理してもよい。

マスクは、いかなる効果的な所望の様式でパターニングしてもよい。適したマスキング剤としては、天然植物蝋、天然動物蝋、蜜蝋（ｂｅｅｓｗａｘ）、鉱蝋（ｍｉｎｅｒａｌ ｗａｘｅｓ）、パラフィン蝋（ｐａｒａｆｆｉｎ ｗａｘｅｓ）、微結晶蝋（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ ｗａｘｅｓ）、石油蝋（ｐｅｔｒｏｌｅｕｍ ｗａｘｅｓ）、および合成蝋（ｓｙｎｔｈｅｔｉｃ ｗａｘｅｓ）などの蝋、ならびにそれらの混合物、フォトレジスト剤、およびそれらの混合物が挙げられるが、それらに限定されない。

適した界面活性剤（ｓｕｒｆａｃｅ ａｃｔｉｎｇ ａｇｅｎｔｓ）としては、シラン類、例えば、オクチルトリクロロシラン、ヘキサメチルジシラザン（ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌａｚａｎｅ、ＨＭＤＳ）、チオール類、ホスホン酸類、およびそれらの混合物が挙げられるが、それらに限定されない。

表面エネルギーをパターニングした時点で、溶媒系中に少なくとも１つの半導体材料と少なくとも１つの絶縁材料とを含むブレンドを塗布してもよい。

使用してもよい半導体材料としては、例えば熱分解ポリアクリロニトリル類（ｐｙｒｏｌｙｚｅｄ ｐｏｌｙａｃｒｙｌｏｎｉｔｒｉｌｅｓ）、熱分解ポリエステル類（ｐｙｒｏｌｙｚｅｄ ｐｏｌｙｅｓｔｅｒｓ）、ポリ芳香族ポリマ類、レジオレギュラーポリ（チオフェン類）（例えば、ポリ［５，５’−ビス（３−ドデシル−２−チエニル）−２，２’−ビチオフェン］またはＰＱＴ−１２）、ポリ（フルオレン類）（ｐｏｌｙ（ｆｌｕｏｒｅｎｅｓ））および高共役系を有するポリマ類などの半導体ポリマ類、そのようなポリマ類の前駆体、例えば可溶化アントラセン（ｓｏｌｕｂｌｉｚｅｄ ａｎｔｈｒａｃｅｎｅ）などの芳香族化合物、ならびにそれらの混合物および／またはコポリマ類、が挙げられるが、それらに限定されない。半導体材料および絶縁材料の例示的なブレンド中には、半導体材料は、そのブレンドの約０．１〜約９９．９重量％、または実施の態様では、ブレンドの約２０〜約８０重量％、または特別な態様では、ブレンドの５０重量％の量で含有させることができる。

使用してもよい絶縁材料としては、例えばアクリレート類、ポリアルキルアクリレート類、メタクリレート類、ポリアルキルメタクリレート類、ポリビニルフェノール類、ポリビニルアルコール類などのポリマ類、そのようなポリマ類の前駆体ならびにそれらの混合物および／またはコポリマ類が挙げられるが、それらに限定されない。半導体材料および絶縁材料の例示的なブレンド中には、絶縁材料は、そのブレンドの約０．１〜約９９．９重量％、または実施の態様では、ブレンドの約２０〜約８０重量％、または特別な態様では、ブレンドの５０重量％の量で含有させることができる。

半導体材料の、絶縁材料に対する例示的な比率は、約１：０．１〜約１：１０の範囲であってもよい。実施の態様では、半導体材料の、絶縁材料に対する比率は約２０：８０〜約８０：２０としてもよく、特別な態様では、その比率は約５０：５０としてもよい。

使用してもよい溶媒としては、アルコール類、トルエン、ジクロロベンゼン、およびそれらの混合物が挙げられるが、それらに限定されない。半導体材料および絶縁材料の例示的なブレンド中において、溶媒は、そのブレンドの約９９．１〜約０．１重量％の範囲の量で含有させることができる。例示的な態様では、溶媒はブレンドの約９５重量％の量で含有させることができ、別の態様では、溶媒はブレンドの約８０重量％の量で含有させることができる。

例示的なブレンドは、塗布前にいかなる周知の方法により、必要に応じてホモジナイズしてもよい。ホモジネーション（ｈｏｍｏｇｅｎａｔｉｏｎ）は、例えば、撹拌（ａｇｉｔａｔｉｏｎ）により実施してもよい。

半導体材料、絶縁材料および溶媒のブレンドをパターン表面に塗布し得る方法は特に限定されない。適した方法としては、スピンコーティング、浸漬コーティング、ジェット印刷、スクリーン印刷およびドクターブレード法（ｄｏｃｔｏｒ−ｂｌａｄｉｎｇ）が挙げられるが、それらに限定されない。

基板に塗布した時点で、ブレンドは、溶媒蒸発（ｓｏｌｖｅｎｔ ｅｖａｐｏｒａｔｉｏｎ）中に相分離してもよく、複合膜が形成される。相分離は、分子の移動性が高い（ｈｉｇｈｌｙ ｍｏｂｉｌｅ）溶媒リッチな膜（ｓｏｌｖｅｎｔ−ｒｉｃｈ ｆｉｌｍ）中で起こる。このように、相分離は溶媒蒸発速度を制御することにより制御することができる。例えば、溶媒蒸発速度は、実施の態様では、基板を、部分的に密閉した囲い（ｐａｒｔｉａｌｌｙ ｓｅａｌｅｄ ｅｎｃｌｏｓｕｒｅ）の中に置くことにより、または高沸点液体を溶媒として使用することにより制御することができる。

表面エネルギーをパターニングすることにより、相分離は横方向および垂直方向に制御することができる。例えば、表面エネルギーをパターニングして疎水性領域および親水性領域を形成する（ｐｒｏｖｉｄｅ）場合、レジオレギュラーなポリ（チオフェン）半導体ポリマおよびポリメチルメタクリレート絶縁材料のブレンドは分離し、半導体ポリマは疎水性の強い領域に堆積し、絶縁成分を親水性領域に向かって横方向に、および垂直方向に移動させる。さらに、相間隔離（ｐｈａｓｅ ｓｅｇｒｅｇａｔｉｏｎ）はブレンド分散法に敏感ではなく、スピン−コーティング、浸漬−コーティングおよびドクターブレード法などの低コスト法を使用してもよく、膜特性に悪影響はない。

垂直相分離（ｖｅｒｔｉｃａｌ ｐｈａｓｅ ｓｅｐａｒａｔｉｏｎ）により滑らかなエッジ、および光学顕微鏡で検出可能な半導体材料と絶縁材料との間のインタフェースが得られる。さらに、相分離した薄膜は最初の溶液の全ての要素を含む異なる相から構成され、それらは分析学的技術、例えば走査電子顕微鏡により検出することができる。

例示的なプロセスにより、半導体材料および絶縁材料の１回の塗布により、薄膜トランジスタ装置を作製することができる。すなわち、半導体材料および絶縁材料を別個の工程で塗布する必要がない。

例示的なプロセスでは、半導体材料の自動分離が得られ、互いに妨害しない薄膜トランジスタが形成される。

例示的なプロセスでは、絶縁材料によりカプセル化された薄膜トランジスタが得られ、薄膜トランジスタの劣化が減少する。

さらに、例示的なプロセスでは、パターン基板の疎水性領域上に形成された薄膜トランジスタチャネルが得られ、そのような疎水性領域は高い移動度特性を有する。

下記の実施例は例示的なものであり、限定するものではない。全ての部およびパーセンテージは、特に記載がなければ、重量で示される。

（実施例１）
ＳｉＯ_２基板の表面エネルギーをデジタルリソグラフィによりパターニングする。図２ａに示されるように、蝋マスク（ｗａｘ ｍａｓｋ）を基板表面上に印刷する。マスクした基板をその後、オクチルトリクロロシランを含むヘキサデカンの溶液に１５分間浸漬させ、その後、ヘプタン中ですすぐ。蝋マスクを、ＴＨＦを用いて除去する。上記処理の結果、潜在表面エネルギーパターン（ｌａｔｅｎｔ ｓｕｒｆａｃｅ ｅｎｅｒｇｙ ｐａｔｔｅｒｎ）が形成され、マスクされていた領域が親水性となり、オクチルトリクロロシラン溶液に曝露された領域が疎水性となる。

１：５のＰＱＴ−１２：ポリメチルメタクリレート（ＰＭＭＡ）を含むジクロロベンゼンブレンドを、パターン基板上にスピンコートする。基板を密閉ペトリ皿（ｃｌｏｓｅｄ Ｐｅｔｒｉ ｄｉｓｈ）に入れ、自己組織化単層（ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ ｍｏｎｏｌａｙｅｒ）が形成され、室温で数時間乾燥するまで、ジクロロベンゼン溶媒を徐々に蒸発させる。ブレンドが基板上で均一に分散され、溶媒が蒸発した時点で、ＰＱＴ−１２が分離し薄膜トランジスタチャネルが形成され、ＰＭＭＡが基板表面上の親水性領域に分離する。このように、ＰＭＭＡは個々の半導体薄膜トランジスタ装置を効果的に単離し、カプセル化する。ＰＱＴ−１２半導体のパターンは、蝋パターンのネガ像（ｎｅｇａｔｉｖｅ ｉｍａｇｅ）として現れるが、乾燥膜中、ＰＭＭＡにより視認可能であり、図２ｂに示すように、ＰＭＭＡがトルエンで除去されると、明確に見ることができる。

（実施例２）
ＳｉＯ_２基板の表面エネルギーをデジタルリソグラフィによりパターニングする。図３（ａ）に示されるように、蝋マスクを基板表面上に印刷する。マスクした基板をその後、オクチルトリクロロシランを含むヘキサデカンの溶液に１５分間浸漬させ、その後、ヘプタン中ですすぐ。蝋マスクを、ＴＨＦを用いて除去する。上記処理の結果、潜在表面エネルギーパターンが形成され、マスクされていた領域が親水性となり、オクチルトリクロロシラン溶液に曝露された領域が疎水性となる。

１：５のＰＱＴ−１２：ポリメチルメタクリレート（ＰＭＭＡ）を含むジクロロベンゼンブレンドを、パターン基板上にスピンコートする。基板を密閉ペトリ皿に入れ、自己組織化単層が形成され、室温で数時間乾燥するまで、ジクロロベンゼン溶媒を徐々に蒸発させる。図３（ｂ）は、ＰＭＭＡをトルエンで除去した後の、実施例２の薄膜トランジスタアレイの光学顕微鏡写真である。

図３（ｃ）は、実施例２のアレイにおける薄膜トランジスタに対するドレイン電圧とドレイン電流との間の関係をグラフ表示したものである。図３（ｃ）で実線により示されるこの関係は、約７．５×１０^−３ｃｍ^２／Ｖ・ｓのキャリヤ運動性（ｃａｒｒｉｅｒ ｍｏｔｉｌｉｔｙ）および約−１０Ｖのしきい値（ｔｈｒｅｓｈｏｌｄ）電圧を有する薄膜トランジスタの予測される挙動に厳密に（ｃｌｏｓｅｌｙ）従う。

（実施例３）
フォトエッチング可能な（ｐｈｏｔｏｅｔｃｈ−ａｂｌｅ）化学的処理を、Ｃｒ／Ａｕゲート電極を有するＳｉＮ_ｘ／ＳｉＯ_２透明基板に適用することにより、自己整合（ｓｅｌｆ−ａｌｉｇｎｅｄ）薄膜トランジスタを調製する（図４（ａ）および図４（ｂ））。デバイスのゲート線は透明であるが、ゲート電極は不透明である。図４（ｃ）に示されるように、基板に光照射し、透明な領域に対応する露光領域はフォトエッチングにより親水性となる一方、ゲート電極はフォトエッチングされておらず、疎水性のままである。得られたパターンは図４（ｄ）に示されるように、ゲート電極に自己整合した単離薄膜トランジスタから構成される。

（実施例４）
オクチルトリクロロシランを含むヘキサデカンの溶液に基板表面を１５分間浸漬させ、その後、ヘプタン中で基板表面をすすぐことにより前にコートした基板表面上に、蝋マスクを印刷する。マスクした基板をその後、プラズマエッチングにより処理する。蝋マスクを、ＴＨＦを用いて除去する。上記処理の結果、潜在表面エネルギーパターンが形成され、マスクされていた領域が疎水性となり、プラズマエッチングに曝露された領域が親水性となる。

１：５のＰＱＴ−１２：ポリメチルメタクリレート（ＰＭＭＡ）を含むジクロロベンゼンブレンドを、パターン基板上にスピンコートする。基板を密閉ペトリ皿に入れ、自己組織化単層が形成され、室温で数時間乾燥するまで、ジクロロベンゼン溶媒を徐々に蒸発させる。ブレンドが基板上で均一に分散され、溶媒が蒸発した時点で、ＰＱＴ−１２が分離し、薄膜トランジスタチャネルが形成され、ＰＭＭＡが基板表面上の親水性領域に分離する。このように、ＰＭＭＡは個々の半導体薄膜トランジスタ装置を効果的に単離し、カプセル化する。ＰＱＴ−１２半導体のパターンは、蝋パターンのポジ像（ｐｏｓｉｔｉｖｅ ｉｍａｇｅ）として現れる。

例示的な相分離薄膜の概略図である。 例示的な相分離薄膜製造プロセスにおける工程の光学顕微鏡写真である。 例示的な相分離薄膜製造プロセスにおける工程の光学顕微鏡写真である。 例示的な薄膜トランジスタの顕微鏡写真（（ａ）および（ｂ））と、そのような例示的な薄膜トランジスタに対するドレイン電圧とドレイン電流との間の関係のグラフ表示（（ｃ））である。 例示的な相分離薄膜製造プロセスにおける工程の概略図である。 薄膜トランジスタアレイを調製する例示的なプロセスの概略図である。

符号の説明

１ 疎水性領域、２ 親水性領域、３ 半導体材料、４ 絶縁材料、５ 基板。

Claims (1)

1. 相分離膜を調製する方法であって、
   基板を形成する工程と、
   前記基板の表面の表面エネルギーをパターニングする工程と、
   少なくとも１つの半導体材料と少なくとも１つの絶縁材料とを、絶縁材料に対する半導体材料の比率が２０：８０〜８０：２０となるように少なくとも１つの溶媒中に含む溶液を、パターン表面エネルギーを有する前記表面上に堆積させる工程と、
   前記溶媒の蒸発速度を、部分的に密閉した囲いを用いて制御し、前記半導体材料と前記絶縁材料とを相分離させる工程と、
   を含み、
   半導体材料領域が前記絶縁材料により単離され、カプセル化される、
   堆積した溶液内での横分離および垂直分離を含む前記相分離により複合膜を調製する方法。