JP4919146B2 - スイッチング素子 - Google Patents

Description

本発明は、ナノギャップ金属電極を用いたスイッチング素子に関する。

現在、デバイスの小型化、高密度化に伴い、電気素子の一層の微細化が望まれている。また、機能性有機分子やナノ微粒子に代表される、いわゆるナノ構造の研究も、進展がめざましい。電気素子にナノ構造の特性を利用することは、素子の微細化のために有効と考えられ、研究機関、企業等で検討が盛んである。たとえば、微細な間隙を隔てた２つの電極（以下、このような電極の組は、「ナノギャップ電極」と呼ぶことがある。）を用い、その間隙を機能性有機分子にて橋架けした素子が注目されている。たとえば、非特許文献１に記載の素子は、白金を用いて形成されたナノギャップ電極の間隙に、カテナン系分子を配置したものである。この電極に電圧を印加することにより、カテナン系分子は、酸化還元反応を受け、スイッチング動作が可能であるとの記載がある。

また、ナノギャップ電極としては、その間隙をナノ微粒子にて橋架けした素子も注目されている。たとえば、非特許文献２に記載の素子は、硫化銀および白金を用いてナノギャップ電極を作成し、その間隙に銀粒子を配置したものである。この電極に電圧を印加することにより、電気化学反応を行い、銀粒子が伸縮することで、電極間を架橋、切断でき、スイッチング動作が可能との記載がある。

ところが、例示したいずれのスイッチング素子も、ナノギャップ電極間に、特殊な合成分子や複雑な金属の複合系を必要としている。そして、これらは、分子内の化学反応または異種原子間の反応を利用する機構であるため、印加電圧の方向に依存性を有し、スイッチング素子としての利用には、制限がある。また、スイッチング動作に化学反応を利用するため、素子の劣化が起こりやすいという問題を有する。

また、例示したいずれのスイッチング素子も、ナノギャップ電極の間隙の間隔を十分に小さく作成することは難しい。この課題に対しては、ナノギャップ電極間の間隙の間隔の小さいナノギャップ電極の製造方法として、たとえば、特開２００５−７９３３５号公報に開示された技術がある。
特開２００５−７９３３５号公報 Ｓｃｉｅｎｃｅ，２８９（２０００）１１７２−１１７５ Ｎａｔｕｒｅ，４３３（２００５）４７−５０

本発明の目的は、構造が極めて単純で、かつ、安定した繰り返しスイッチング動作が可能な、不揮発性スイッチング素子を提供することにある。

本発明のスイッチング素子は、
絶縁性基板と、
前記絶縁性基板の上に設けられた、第１電極と、
前記絶縁性基板の上に設けられた、第２電極と、
前記第１電極と前記第２電極との間に設けられ、前記第１電極と前記第２電極との間の距離Ｇが、０ｎｍ＜Ｇ≦５０ｎｍである、電極間間隙と、
を含む。

このように構成することで、構造が極めて単純で、かつ、安定した繰り返しスイッチング動作が可能な、不揮発性スイッチング素子を提供することができる。

本発明において、前記、距離Ｇは、前記第１電極と前記第２電極の間の電極間間隙における最接近部位の、電極間距離を指す。

本発明のスイッチング素子において、前記第１電極と前記第２電極との間の距離Ｇは、０．１ｎｍ≦Ｇ≦２０ｎｍとすることができる。

本発明のスイッチング素子において、さらに、少なくとも前記電極間間隙を内包する封止部材を有することができる。

本発明のスイッチング素子において、前記封止部材の内部は、圧力が、２×１０^５Ｐａ以下とすることができる。

本発明のスイッチング素子において、前記第１電極の材質は、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボンおよび、それらの合金、から選ばれる１種とすることができる。

本発明のスイッチング素子において、前記第２電極の材質は、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボンおよび、それらの合金、から選ばれる１種とすることができる。

本発明のスイッチング素子において、前記第１電極および前記第２電極の少なくとも一方は、多層構造とすることができる。

本発明において、前記第１電極と前記第２電極との間の電気抵抗値は、前記スイッチング素子がＯＮの状態では、１ｋΩ〜１ＭΩであり、前記スイッチング素子がＯＦＦの状態では、１ＭΩ〜１００ＴΩとすることができる。

以下に本発明の好適な実施形態の一例について、図面を参照しながら説明する。

１．スイッチング素子
図１は、本実施形態のスイッチング素子１００の要部を模式的に示す断面図である。図２は、スイッチング素子１００の要部を拡大して模式的に示す断面図である。図３は、本実施形態のスイッチング素子１００の要部を模式的に示す平面図である。図４は、スイッチング素子１００に封止部材を設け、スイッチングデバイス１０００とした例を示す模式図である。

本実施形態にかかるスイッチング素子１００は、絶縁性基板１０と、絶縁性基板１０の上に設けられた第１電極２０と、絶縁性基板１０の上に設けられた第２電極３０と、第１電極２０と第２電極３０の間に設けられ、かつ、第１電極２０と第２電極３０との間の距離Ｇが、０ｎｍ＜Ｇ≦５０ｎｍである電極間間隙４０とを有する。

絶縁性基板１０は、スイッチング素子１００の２つの電極２０，３０を隔てて設けるための支持体としての機能を有する。絶縁性基板１０は、絶縁性能を有せば、構造、材質ともに特に限定されない。たとえば、絶縁性基板１０の表面の形状は、平面であってもよいし、凹凸を有していてもよい。また、たとえば、Ｓｉ等の半導体基板の表面に酸化膜等を設け、これを絶縁性基板１０として用いてもよいし、絶縁性の基板そのものであってもよい。絶縁性基板１０の材質は、ガラス、酸化珪素（ＳｉＯ_２）などの酸化物、窒化珪素（Ｓｉ_３Ｎ_４）などの窒化物、が好適である。なかでも、絶縁性基板１０の材質としては、酸化珪素（ＳｉＯ_２）が、後述の電極２０、３０との密着性の点と、その製造において自由度が大きい点で好適である。

第１電極２０は、絶縁性基板１０の上に設けられる。第１電極２０は、スイッチング素子１００の一方の電極であり、後述の第２電極３０と対になり、スイッチング動作を可能にする。第１電極２０の形状は、任意であるが、少なくとも、後述の第２電極３０と対向する部位の横方向の大きさＷ１（図３参照）は、５ｎｍ≦Ｗ１の範囲であることが望ましい。第１電極２０の厚みＴ１（図１、２参照）は、任意であるが、後述の第２電極３０を形成した後の状態において、５ｎｍ≦Ｔ１であることが望ましい。なお、図１、２には、後述の工程説明の便宜上、第１電極２０は、第１電極下部２２と第１電極上部２４とをあわせたものとして描いてある。第１電極２０の材質は、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボンおよび、それらの合金、から選ばれる少なくとも１つであることが好ましい。また、絶縁性基板１０との接着性を強化するために、異なる金属を２層以上重ねて用いてもよい。たとえば、第１電極２０は、クロムおよび金の積層構造とすることができる。

第２電極３０は、絶縁性基板１０の上に設けられる。第２電極３０は、スイッチング素子１００の他方の電極であり、前述の第１電極２０と対になり、スイッチング動作を可能にする。第２電極３０の形状は、任意であるが、少なくとも、前述の第１電極２０と対向する部位の第２電極３０の横方向の大きさＷ２（図３参照）は、５ｎｍ≦Ｗ２≦Ｗ１の範囲であることが望ましい。第２電極３０の厚みＴ２は、任意であるが、電極の強度、支持体からの剥離強度の点で、５ｎｍ≦Ｔ２≦Ｔ１が望ましい。第２電極３０の材質は、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボンおよび、それらの合金、から選ばれることが好ましい。また、絶縁性基板１０との接着性を強化するために、異なる金属を２層以上重ねて用いてもよい。たとえば、第２電極３０は、クロムおよび金の積層構造とすることができる。

電極間間隙４０は、第１電極２０と第２電極３０との間の距離Ｇが、０ｎｍ＜Ｇ≦５０ｎｍ、たとえば０．１ｎｍ≦Ｇ≦２０ｎｍとなるように設けられる（図２参照）。さらに好ましくは、０．１ｎｍ≦Ｇ≦１０ｎｍとすることができる。電極間間隙４０は、スイッチング素子１００のスイッチング現象を発現する役割を有する。電極間の最近接部位は、第１電極２０と第２電極３０とが対向する領域に、１カ所または複数箇所、形成されてもよい。上限値は、５０ｎｍを超えると、金属元素が動いて、スイッチング素子１００が動作するための電界が不足するという理由により不適切である。下限値は、０ｎｍとすると、第１電極２０と第２電極３０とが短絡していることになる。前記下限値は、顕微鏡測定によって決定することは困難であるが、トンネル電流が生じうる最小距離であるということができる。すなわち、該下限値は、素子が動作したときに、電流−電圧特性が、オームの法則に従わず、量子力学的なトンネル効果が観測される距離の理論値である。

封止部材５０は、少なくとも前述の電極間間隙４０を内包するように設けることができる。封止部材５０は、絶縁性基板１０を含め全体が封止されることが望ましい。封止部材５０は、電極間間隙４０が大気に接触しないようにする機能を有する。封止部材５０は、前記機能を有する限り、その形状、材質ともに任意である。封止部材５０は、スイッチング素子１００をさらに安定に動作させる作用を有する。封止部材５０の材質は、公知の半導体封止材料を用いることができ、必要に応じて、公知の物質からなる気体バリヤ層等を設けてもよい。ナノギャップ電極の全体をたとえば適当な真空チャンバー内に設置して、これをスイッチング素子として使用する場合は、この部材は省略できる。

封止部材５０の内部は、減圧環境とすることができるほか、種々の物質で満たすことができる。封止部材５０の内部は、圧力が２×１０^５Ｐａ以下とすることができる。より好ましくは、封止部材５０の内部または、ナノギャップ電極が設置される真空チャンバー内は、その圧力Ｐが１０^−９Ｐａ＜Ｐ＜２×１０^５Ｐａとする。一方、封止部材５０の内部は、乾燥空気、窒素、希ガス等の不活性な気体または、トルエンなどの電気的に不活性な有機溶剤で満たすことも可能である。

２．スイッチング素子の製造方法
スイッチング素子１００の製造方法は、以下の工程を有することができる。

すなわちスイッチング素子１００の製造方法は、（１）絶縁性基板１０を準備する工程、（２）第１のレジストパターン形成工程、（３）第１の蒸着工程、（４）第１のリフトオフ工程、（５）第２のレジストパターン形成工程、（６）第２の蒸着工程、（７）第２のリフトオフ工程、（８）電界破断工程および、（９）封止工程を含む。ここで、工程説明の便宜のため、第１電極２０は、第１電極下部２２と第１電極上部２４とからなることとし、図１のように符号を付す。

これらの工程は、特開２００５−７９３３５号公報に開示されている。ナノギャップ電極の製造方法としては、前記公報に記載の方法のみならず、特開２００４−２５９７４８号公報、または、特開２００５−１７５１６４号公報に記載された方法によっても、製造することができる。本実施形態では、特開２００５−７９３３５号公報に記載の方法に準じてスイッチング素子１００を製造する。以下に順次、その工程を図１ないし図６を参照しながら説明する。図５は、第１の蒸着工程の説明のための模式図である。図６は、電界破断工程で構成される回路の模式図である。

（１）絶縁性基板１０を準備する工程
絶縁性基板１０は、市販のガラス基板、酸化膜付きＳｉ基板、その他表面が絶縁性の基板を用いることができる。また、Ｓｉ等の導電性の基板を用いる場合には、その表面に所望の絶縁膜を、熱処理、酸化処理、蒸着、スパッタ等の公知の方法によって設け、これを絶縁性基板１０として用いることができる。

（２）第１のレジストパターン形成工程
準備した絶縁性基板１０に、公知の方法たとえばフォトリソグラフィー等を用いて、第１電極下部２２を形成するためのレジストパターン６０を形成する。該レジストパターン６０の厚みは、その機能を果たす限り、任意である。たとえば、該レジストパターン６０の厚みは１μｍとすることができる。

（３）第１の蒸着工程
第１の蒸着工程は、第１電極下部２２を形成する。この工程は、一般に公知の蒸着装置を用いて、おこなうことができる。このとき、絶縁性基板１０の被蒸着面は、蒸着源から被蒸着面を臨むとき、傾斜しているように配置される。図５に示すように、被蒸着面と、蒸着源から蒸散する粒子の飛来方向とのなす角をθ１としたとき、０°＜θ１＜９０°となるようにする（該蒸着方法を以下、「傾斜蒸着」と呼ぶ。）。この結果、図５に示すように、第１電極下部２２は、その先端部が傾斜した形状に形成される。このときの第１電極下部２２の先端部の傾斜と、基板１０表面とのなす角をθ１’とする。ここで、θ１’は、レジストパターン６０の形状、基板１０表面の金属が堆積する特性および、θ１の大きさなどにより、変化させることができる。このθ１’は、各条件が同一であれば、再現性よく形成できるため、同条件の蒸着をおこなった結果を、別途測定することでθ１’の大きさは、計測することができる。

また、蒸着時、蒸着源と被蒸着面の間の距離は、大きいほど蒸着線の平行性が高くなるため好ましい。この距離は、使用する蒸着装置に依存するが、およそ５００ｍｍ以上離れていれば、本実施形態に必要な蒸着をおこなうことができる。第１の蒸着工程は、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボンおよび、それらの合金、から選ばれる物質を１回または複数回、蒸着する。複数回の蒸着は、たとえば、クロムを蒸着した後、金を蒸着するという２層構造を形成するためにおこなってもよい。第１の蒸着工程によって得る第１電極下部２２の厚みは、電気伝導性が確保される範囲であれば任意である。たとえば、材質に金を選んだ場合は、第１電極下部２２の厚みは、５ｎｍ以上とすることができる。

（４）第１のリフトオフ工程
第１のリフトオフ工程は、公知の方法にておこなう。この工程は、用いたレジストパターン６０の材質に適合する剥離液を用いる。これにより、第１電極下部２２が形成され、同時にレジストパターン６０上に形成された犠牲電極２２ａが除去される（図５参照）。

（５）第２のレジストパターン形成工程
第２のレジストパターン形成方法は、公知の方法たとえばフォトリソグラフィー法等を用いる。この工程により、第２電極３０、および、付随的に第１電極上部２４を形成するためのレジストパターン（図示せず）が形成される。該レジストパターンの開口部は、前述の工程で得られた、第１電極下部２２の先端部分（ナノギャップ電極の一方となる部分）、を横切るように、設けられる。該レジストパターンの厚みは、任意である。

（６）第２の蒸着工程
第２の蒸着工程により、第２電極３０が形成される。これに伴い第１電極上部２４が付随的に形成される（図２参照）。この工程は、一般に公知の蒸着装置を用いて、おこなうことができる。この工程は、傾斜蒸着である。図２に示すように、被蒸着面と、蒸着源から蒸散する粒子の飛来方向とのなす角をθ２としたとき、θ１’＜９０°のときは、０°＜θ２＜θ１’＜９０°となるように、９０°≦θ１’のときは、０＜θ２＜９０°となるようにする。この工程により、第２電極３０の先端部分すなわち、第１電極２０に対向する部分が形成される。これに伴い第１電極上部２４が同時に形成される。第１の蒸着工程と同様に、蒸着時、蒸着源と被蒸着面の間の距離は、大きいほど蒸着粒子の飛行軌跡の平行性が高いため好ましい。この距離は、使用する装置に依存するが、およそ５００ｍｍ以上離れていれば、問題なく蒸着をおこなうことができる。第２の蒸着工程は、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボンおよび、それらの合金、から選ばれる物質を、１回または複数回蒸着する。

ここで、電極間間隙４０の形成は、第２の蒸着工程の傾斜蒸着における、蒸着粒子が形成する第１電極下部２２の影を利用している。したがって、第１電極下部２２の厚み、または、第２の蒸着工程における傾斜蒸着の角度θ２、の少なくとも一方を調節することにより、所望の電極間距離Ｇを有する電極間間隙４０を得ることができる。そのため、第２の蒸着工程によって得られる第２電極３０の厚みは、第１電極２０の厚みよりも小さいことが望ましい。

（７）第２のリフトオフ工程
第２のリフトオフ工程は、公知の方法にておこなう。この工程は、用いたレジストパターンの材質に適合する剥離液を用いる。これにより、第１電極２０および第２電極３０が形成され、ナノギャップ電極が得られる。

（８）電界破断工程
前述のようにして得られた、ナノギャップ電極は、短絡している場合がある。そのため、必要に応じさらに、本工程をおこなうことができる。電界破断工程は、文献Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，７５（１９９９）３０１に記載の方法を用いることができる。図６に電界破断工程をおこなう際の配線の模式図を示す。短絡している電極と直列に可変抵抗Ｒｖ、固定抵抗Ｒｃおよび電源を接続し、電圧を印加する。固定抵抗Ｒｃは、目的量以上の電流が流れ、電極を破壊しないようにするために設置する。電極間の破断のために必要な電流量は、数ｍＡ〜数十ｍＡである。可変抵抗Ｒｖの抵抗値を初期値（抵抗大）からゆっくり抵抗が小さくなるように調節し、電流が流れなくなる時点で止めることにより、所望の電極間距離Ｇを有するナノギャップ電極すなわちスイッチング素子１００を得ることができる。

（９）封止工程
本工程は、公知の気密封止技術を利用する。セラミック封止、ガラス封止、プラスチック封止または金属キャップによる封止を利用でき、所望の雰囲気中でおこなうこともできる。

３．作用効果
本実施形態のスイッチング素子１００は、構造が極めて単純で、安定した繰り返しスイッチング動作が可能である。すなわち、本実施形態のスイッチング素子１００は、ナノギャップ電極のみによって構成され、他の有機分子や、無機粒子などが不要な、極めて単純な構成を有する。また、本実施形態のスイッチング素子１００は、劣化する物質を含まないため、スイッチング動作を安定に繰り返すことができる。さらに、本実施形態のスイッチング素子１００は、不揮発性を有する。

４．スイッチング動作
本実施形態のスイッチング素子１００の動作の一例を以下に説明する。図７は、スイッチング素子１００の電流−電圧曲線の一例を模式的に示す。図７の横軸は、スイッチング素子１００のナノギャップ電極間に印加される電圧に対応し、縦軸は、電流に対応する。図７には、説明のため、ＡからＨおよび０の符号を付した。図８は、スイッチング素子１００のナノギャップ電極間に印加される電圧のシーケンスを模式的に示す。図８の横軸は、経過時間を示し、縦軸は、印加される電圧を示す。

図７に示すように、スイッチング素子１００の電流−電圧曲線は、０点について、点対称となっているため、スイッチング素子１００に印加する電圧および電流は、スイッチング素子１００の極性に依存しない。このため、以下の説明では、図７は右半分すなわち電圧が正の部分について説明し、電圧が負の部分についての説明を省略する。電圧が負の部分についてのスイッチング動作は、以下の説明の極性を適宜反対にして読みかえることとする。図７のＢ点を通るＡ点（抵抗最小値の電圧）とＣ点との間の領域では、スイッチング素子１００は、印加電圧を高くするにしたがって抵抗が大きくなる負性抵抗効果を示す。この領域では印加電圧に依存してスイッチング素子１００の状態が変化する。以下、この電圧領域を遷移領域と呼ぶ。この遷移領域における電圧を、素子に印加した状態から瞬時に電圧を０点付近の値（実用的には、Ａ点付近とＥ点付近との間の値）に変化させる（以下このような瞬時に電圧値を０点付近に変化させる操作を「電圧のカット」と呼ぶ。）と、電圧をカットする直前に印加していた電圧値に対応する抵抗値を得ることができる。このときの抵抗値を決定する遷移状態の電圧が、Ａ点に近く設定されているほど、素子の抵抗値は小さくなり、またＡ点より高い電圧に設定すればするほど、抵抗値は大きくなる（遷移領域における、抵抗値の設定電圧依存性は、後述の５．実施例の図１４においてさらに説明する。）。ここで遷移領域のＢ点は、電圧をカットした後の、抵抗の小さい状態（以下、「ＯＮ状態」という。）と、抵抗の大きい状態（以下、「ＯＦＦ状態」という。）との中間の状態を得られる点をあらわしている。そして、遷移領域の低電圧側の端、すなわちＡ点付近の電圧をしきい値電圧と呼ぶ。ここでしきい値をＡ点付近の値と定義しているのは、動作電圧や測定環境などによって、遷移領域の中で最小の素子抵抗を得られる電圧であるしきい値が、図７のＡ点と必ずしも一致せず、場合によっては多少ずれてしまうためである。

次にスイッチング素子１００の動作方法の例を説明する。まず、図８のＩのような矩形のパルスを印加し、瞬時に電圧を遮断した状態Ｊとする。矩形パルスＩの印加電圧は、図７における遷移領域内のＢ点より高電圧側の位置Ｃに相当する。矩形パルス幅は、１ｎｓ以上であることが望ましい。続いて電圧を０付近にカットした状態が図８のＪ領域であり、図７における０点付近に相当する。ここで、図７に測定電圧として示した微小電圧を印加すると、電流は、図７の曲線Ｄには乗らず、きわめて小さい電流値を示すことになる。すなわち、ＯＦＦ状態が得られる。次いで、図８のＫに示すような矩形パルスを印加し、電圧をカットした状態Ｌとする。矩形パルスＫの印加電圧は、図７における遷移領域におけるＢ点から低電圧側、しきい値電圧付近の領域の電圧に相当する。矩形パルスＫのパルス幅は、１００ｎｓ以上であることが望ましい。Ｌ領域において微小電圧を印加し、そのときの電流値を測定すると、今度は図７の曲線Ｄに乗り、電流が流れることになる。すなわちＯＮ状態が得られる。スイッチング動作は、このような電圧カット前の電圧印加の履歴により、素子のＯＮおよびＯＦＦを任意に設定できることによって可能である。

ここで、ＯＮ状態を得る方法においては、しきい値電圧付近に滞在する期間が重要である。すなわちしきい値電圧付近に滞在する期間は、１００ｎｓ以上が望ましい。この滞在する期間の条件が満たされていれば、ＯＮ状態を得るために、図８におけるＮのような三角波を矩形波Ｋの変わりに用いることが可能である。ここで三角波Ｎは、しきい値電圧付近を通過させるために、しきい値よりも高い電圧に頂点を有する必要がある。このときしきい値よりも高い電圧領域に滞在する期間は図８における三角波Ｎの傾きＱによって調整する。しきい値電圧付近に滞在する期間が１００ｎｓ以上となるように傾きＱを調整すればＯＮ状態が得られる。そして逆に、この三角波において滞在する期間が非常に短いとき、（このときしきい値付近に滞在する時間は１００ｎｓ以下が望ましい）すなわち図８における三角波Ｍを印加すると、素子はＯＦＦ状態となる。このように、ＯＦＦ状態を得る場合にも矩形波Ｉに変わって三角波Ｍを用いることが可能である。三角波Ｍの頂点の値は、矩形波Ｉの場合と同様に図７のＣ点に設定する。この三角波Ｍにおいても、しきい値付近に滞在する期間は、図８における三角波ＭのＰ領域の傾きによって調整する。

さらに、スイッチング素子１００の駆動方法は、以上に述べたような矩形波や三角波のほかにも種々のシーケンスを利用することが出来る。

５．実施例
絶縁性基板１０は、厚さ３００ｎｍの酸化シリコン層で被覆されたシリコン基板を用いた。第１のレジストパターンの厚みは、１μｍとした。第１電極下部２２の水平方向の幅Ｗ１は、１００μｍとなるように第１のレジストパターンを形成した。第１電極下部２２は、絶縁性基板１０と接触する部分に２ｎｍ厚みのクロムを蒸着し、次いで金を蒸着し、合計の厚みが２５ｎｍとなるようにした。第１の蒸着工程の傾斜蒸着時の角度θ１は、７５°とした。第２のレジストパターンの厚みは、１μｍとした。第２電極３０の水平方向の幅Ｗ２は、２μｍとなるように第２のレジストパターンを形成した。第２電極３０は、絶縁性基板１０と接触する部分に２ｎｍ厚みのクロムを蒸着し、そのあと金を蒸着し、合計の厚みが１５ｎｍとなるようにした。したがって、第１電極２０の全体の厚みは、約４０ｎｍとなった。第２の蒸着工程の傾斜蒸着時の角度θ２は、６０°とした。次いで、第２のリフトオフ工程をおこなった。前記の状態でスイッチング素子１００は、第１電極２０と第２電極３０が短絡しているものを含んでいたため、電界破断工程を実施し、短絡部の除去をおこなった。電界破断の条件は、付加電圧は、１Ｖ、抵抗Ｒｃ値は、１００Ωとし、可変抵抗Ｒｖを１００ｋΩから０Ωへ向かって、徐々に下げ、電流量を徐々に増加させた。電界破断を起こした時の、電流量は約４ｍＡであった。以上のようにしてスイッチング素子１００を得た。得られたスイッチング素子１００は、真空チャンバー内に設置した。このときの真空チャンバー内の圧力は、１０^−５Ｐａ台であった。

本実施例のスイッチング素子１００を走査型電子顕微鏡にて観察した結果を、図９に示す。走査型電子顕微鏡、日立製作所製Ｓ−４３００を用いて、加速電圧１５ｋＶにて撮影した。加熱ステージを用い、走査速度を大きくしているため、分解能は５ｎｍ程度である。図９は、第１電極２０の一部（上）、第２電極３０の一部（下）および電極間間隙４０の一部（写真中央横方向の暗部）が撮影されたものである。図９に見られるように、電極間間隙４０には第１および第２電極が接近した部分が複数観察された。下向きの太い矢印は、電極が接近している部分を示し、その矢印の左側に読み取るための補助線として間隙の幅を示す２本の線を描いた。各間隙の幅を計測したところ、観察した領域における第１電極２０と第２電極３０の間の距離Ｇは、約８ｎｍであることがわかった。スイッチング素子１００の２つの電極間の近接部位は、観察した領域以外にも存在することが予想される。近接部位がさらに小さい距離の場合は、顕微鏡の分解能が不足するため、計測不可能である。そこで、得られている抵抗値から２つの電極間の最近接部位の距離を予想した。２つの電極間の電気抵抗値は、素子がＯＮ状態において、約６０ｋΩであったことから、トンネル効果から計算したところ、少なくとも０．１ｎｍ以上であることがわかった。

図１０は、素子特性の評価をおこなった回路の模式図である。前記評価回路は、真空チャンバー内において、マイクロプローバー装置を用い、前記スイッチング素子１００を接続して形成した。図１１は、本実施形態のスイッチング素子１００のＩ−Ｖ特性を図１０に示した回路にて測定した結果を示すグラフである。図１１のグラフの横軸は、回路電圧から、固定抵抗Ｒｍの両端の電圧を差し引いた、スイッチング素子１００に印加される正味の電圧を示す。図１０の縦軸は、各電圧印加時に流れる電流を電流計にて測定した値を示す。図１１におけるＩ−Ｖ特性の測定は、印加電圧を、測定開始時において０Ｖとし、その後、＋０．２Ｖ／ｓの掃引（スイープ）速度で、＋１５Ｖまで掃引し、次いで、−０．２Ｖ／ｓ掃引速度で、−１５Ｖまで掃引し、さらに、＋０．２Ｖ／ｓの掃引速度で＋１５Ｖまで掃引し、このサイクルを繰り返した。図１１は、前述の図７に対応するものである。

図１１をみると、本実施形態のスイッチング素子１００のＩ−Ｖカーブは、印加電圧が＋４Ｖおよび−４Ｖであるとき、電流の絶対値が最大を示している。＋４Ｖよりも大きい電圧のとき、電流の絶対値は、急激に低下し、−４Ｖよりも小さい電圧のとき、電流の絶対値は、急激に低下した。この現象を利用して、４．スイッチング動作の項目で述べたように、スイッチング動作をおこなった。すなわち、電圧の絶対値が４Ｖ付近をしきい値電圧とした（図７におけるＡ、Ｂ、ＥおよびＦ付近に相当）。

図１２は、本実施例の電圧シーケンスの模式図である。本実施例ではＯＦＦ状態に変化させるためのパルスの電圧は、＋１０Ｖとし、ＯＮ状態に変化させる三角波は＋９Ｖから＋３Ｖへと掃引し、＋３Ｖで電圧をカットした三角波とした。図１２に示すように、最初に＋１０Ｖ、１００ｍｓの矩形パルスＩを印加し、次の約２４秒間、Ｊ領域において測定電圧＋０．２Ｖで抵抗値を測定した。次に図１２の領域Ｋで示すように、＋９Ｖから＋３Ｖまで１秒かけて電圧を掃引しカットした。次の約２４秒間、Ｌ領域において測定電圧＋０．２Ｖで抵抗値を測定した。この一連の測定を１サイクルとし、抵抗測定を１０００サイクルおこなった。

本実施例の抵抗測定結果の一部を、図１３に示した。図１３は、横軸に経過時間、縦軸に＋０．２Ｖ電圧印加時の抵抗値を示す。図１３に示すとおり、本実施形態のスイッチング素子１００は、繰り返しＯＮ、ＯＦＦ動作をおこなう場合において、ＯＮ状態およびＯＦＦ状態における抵抗値が試験開始時から、ほとんど変化しない。また、１０００サイクル測定をおこなった後でも、ＯＮ状態およびＯＦＦ状態における抵抗値が試験開始時から、ほとんど変化しなかった。すなわち、スイッチング素子１００の第１電極２０と第２電極３０の間の抵抗値は、ＯＮの状態では、１０ｋΩ〜２００ｋΩであり、ＯＦＦの状態では、１００ＭΩ〜１０ＧΩであった。

このことは、スイッチング素子１００が、外部からの電圧入力に応じて、ＯＮ、ＯＦＦ状態を自由に採り得ることを示している。また、電圧パルスを与えた後は、電圧を印加しなくても、素子のＯＮまたはＯＦＦ状態を維持できるため、スイッチング素子１００は、不揮発性を有するスイッチング素子であることがわかる。

図１４は、横軸にＯＦＦ状態にするためのパルスの電圧を、縦軸に該パルス直後のスイッチング素子１００の、両端間の抵抗値をプロットしたグラフである。図１２を用いて説明すると、図１４は、最初の１００ｍｓの矩形パルスＩの電圧を横軸に、その後のＪ領域で測定される抵抗を縦軸にとり、この測定を繰り返したときのグラフである。図１４をみると、パルスの電圧が＋５Ｖ付近より大きくなると、抵抗値は１ＭΩを超え、ＯＦＦ状態が達成されていることが分かる。さらにパルスの電圧を大きくし、＋１０Ｖ付近を超えると、抵抗値は、１ＧΩを超え、さらにパルスの電圧が＋１３Ｖ付近を超えると、抵抗値は１ＴΩを超えている。すなわち、スイッチング素子１００は、ＯＦＦ状態にするためのパルスの電圧の大きさに従って、任意にＯＦＦ時の抵抗値を設定できるスイッチング素子であることが分かる。これに加えてさらにＯＮ状態は＋４Ｖ付近で得ることができるため、スイッチング素子１００は、少なくとも４段階の抵抗状態を任意に得ることができる。すなわち、スイッチング素子がＯＮの状態では、１ｋΩ〜１ＭΩであり、前記スイッチング素子がＯＦＦの状態では、１ＭΩ〜１００ＴΩとすることができる。また、たとえば、ナノギャップ電極を用いたスイッチング素子は、ＯＮ状態では数ＫΩ〜１００ＫΩであり、ＯＦＦ状態では、数１００ＫΩ〜数ＧΩであるものとすることができる。これらの抵抗値の状態から任意に２つの状態を選べば、相対的に小さい抵抗値と、大きい抵抗値とを生成可能な素子としても利用できることが分かる。

以上説明したとおり、本実施形態にかかるスイッチング素子１００は、有機分子、ナノ粒子などの、成分を用いない、極めて単純なスイッチング素子である。そのうえ、スイッチング素子１００は、スイッチング動作をきわめて安定に繰り返すことが可能である。すなわち、本実施形態のスイッチング素子１００は、構造が極めて単純で、かつ、安定した繰り返しスイッチング動作が可能な不揮発性スイッチング素子である。

本発明の実施形態にかかるスイッチング素子１００の要部を模式的に示す断面図。 本発明の実施形態にかかるスイッチング素子１００の要部の拡大を模式的に示す断面図。 本発明の実施形態にかかるスイッチング素子１００を模式的に示す平面図。 本発明の実施形態にかかるスイッチング素子１００に封止部材を設け、スイッチングデバイス１０００とした例を示す模式図。 本発明の実施形態にかかるスイッチング素子１００の製造工程における第１の蒸着工程を模式的に示す断面図。 本発明の実施形態にかかるスイッチング素子１００の製造工程における電界破断工程に用いる回路を模式的に示す回路図。 ナノギャップ電極を有するスイッチング素子の電流−電圧曲線の一例を示す模式図。 ナノギャップ電極を有するスイッチング素子を動作するための電圧シーケンスの一例を示す模式図。 本発明の実施形態にかかるスイッチング素子１００の電極間間隙４０の走査型電子顕微鏡観察結果。 本発明の実施形態にかかるスイッチング素子１００の動作確認および抵抗測定をおこなう回路を模式的に示す回路図。 本発明の実施形態にかかるスイッチング素子１００の電流−電圧特性の測定結果を示すプロット。 本発明の実施形態にかかるスイッチング素子１００の繰り返しスイッチング動作をおこなうための電圧シーケンスを示す模式図。 本発明の実施形態にかかるスイッチング素子１００の繰り返しスイッチング動作をおこなったときの抵抗値のプロット。 本発明の実施形態にかかるスイッチング素子１００における、ＯＦＦパルスの電圧に対するＯＦＦ状態の抵抗値のプロット。

符号の説明

１０ 絶縁性基板、２０ 第１電極、２２ 第１電極下部、２２ａ 犠牲電極、２４ 第１電極上部、３０ 第２電極、４０ 電極間間隙、５０ 封止部材、６０ レジストパターン、１００ スイッチング素子、１０００ スイッチングデバイス

Claims (8)

1. 絶縁性基板と、
   前記絶縁性基板の上に設けられた、第１電極と、
   前記絶縁性基板の上に設けられた、第２電極と、
   前記第１電極と前記第２電極との間に設けられ、前記第１電極と前記第２電極との間の距離Ｇが、０ｎｍ＜Ｇ≦５０ｎｍである電極間間隙と、
   を含み、
   前記第１電極および前記第２電極の間に、しきい値電圧よりも高い第１電圧を印加することによって、前記第１電極および前記第２電極の間の電気抵抗値を第１抵抗値に設定し、電圧をカットした後も前記第１抵抗値の設定が維持され、前記第１電極および前記第２電極の間に、前記しきい値電圧よりも低い電圧を印加した際に、前記第１電極および前記第２電極の間に電流が流れる第１状態と、
   前記第１電極および前記第２電極の間に、前記第１電圧よりも高い第２電圧を印加することによって前記第１電極および前記第２電極の間の電気抵抗値を第２抵抗値に設定し、電圧をカットした後も前記第２抵抗値の設定が維持され、前記第１電極および前記第２電極の間に、前記しきい値電圧よりも低い電圧を印加した際に、前記第１電極および前記第２電極の間に前記第１状態における電流よりも小さい電流が流れる第２状態と、
   を設定可能である、スイッチング素子。
2. 請求項１において、
   前記電極間間隙は、
   前記第１電極と前記第２電極との間の距離Ｇが、０．１ｎｍ≦Ｇ≦２０ｎｍである、スイッチング素子。
3. 請求項１または請求項２において、
   さらに、少なくとも前記電極間間隙を内包する封止部材を有する、スイッチング素子。
4. 請求項３において、
   前記封止部材の内部は、圧力が、２×１０^５Ｐａ以下である、スイッチング素子。
5. 請求項１ないし請求項４のいずれかにおいて、
   前記第１電極の材質は、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボンおよび、それらの合金、から選ばれる少なくとも１種である、スイッチング素子。
6. 請求項１ないし請求項５のいずれかにおいて、
   前記第２電極の材質は、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボンおよび、それらの合金、から選ばれる少なくとも１種である、スイッチング素子。
7. 請求項１ないし請求項６のいずれかにおいて、
   前記第１電極および前記第２電極の少なくとも一方は、多層構造である、スイッチング素子。
8. 請求項１ないし請求項７のいずれかにおいて、
   前記第１電極と前記第２電極との間の電気抵抗値は、
   前記スイッチング素子が前記第１状態では、１ＫΩ〜１ＭΩであり、
   前記スイッチング素子が前記第２状態では、１ＭΩ〜１００ＴΩである、スイッチング素子。