JP4914811B2 - Electronic equipment - Google Patents
Electronic equipment Download PDFInfo
- Publication number
- JP4914811B2 JP4914811B2 JP2007302187A JP2007302187A JP4914811B2 JP 4914811 B2 JP4914811 B2 JP 4914811B2 JP 2007302187 A JP2007302187 A JP 2007302187A JP 2007302187 A JP2007302187 A JP 2007302187A JP 4914811 B2 JP4914811 B2 JP 4914811B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- measured
- reference voltage
- voltage dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002159 abnormal effect Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 8
- 230000005856 abnormality Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000012806 monitoring device Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 229920006705 PC-G Polymers 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
本発明は、直流定電圧源又は交流定電圧源での、高速外部ノイズによる異常電圧を検出できる電圧信号検出器及び異常電圧を監視することができる電子装置に関する。 The present invention relates to a voltage signal detector capable of detecting an abnormal voltage due to high-speed external noise in a DC constant voltage source or an AC constant voltage source, and an electronic device capable of monitoring the abnormal voltage.
電子装置の定電圧源出力部に外部から誘導ノイズなどが乗り、電子装置が誤動作や停止するようなケースを監視する場合がある。これが常に影響を受け続けるようなものであれば通常のシンクロスコープにて、その影響を受ける箇所を特定したり、対策をとった後にその対策が良好である確認を行うことが可能である。 There are cases in which inductive noise or the like is externally applied to the constant voltage source output unit of the electronic device, and the electronic device malfunctions or stops. If this continues to be affected, it is possible to identify the affected area with a normal synchroscope or confirm that the countermeasure is good after taking the countermeasure.
しかし、電子装置動作中、外部の高電圧接点の動作などによる瞬間のノイズが影響するような場合、そのノイズの周波数は100Mhzを越え、その継続時間も数百μSといった短時間であり、そして発生頻度が1年に一度以下というケースがある。こういったトラブルを的確に観測するためには高速での記録動作や長期間の監視、更に多くの箇所での監視が必要であるが、シンクロスコープや以下に説明する非特許文献1に示すトランジェントメモリ装置では高速動作や大きさに問題があった。
However, when the noise of the moment due to the operation of the external high-voltage contact is affected during the operation of the electronic device, the frequency of the noise exceeds 100 Mhz and the duration is as short as several hundred μS, and is generated There are cases where the frequency is less than once a year. In order to accurately observe such troubles, high-speed recording operation, long-term monitoring, and monitoring at many locations are necessary. However, the transient shown in the synchroscope and
図7は、非特許文献1に示すトランジェントメモリ装置の概略構成を示すブロック図であり、図示しない定電圧源からのアナログの電圧測定信号3をバッファ1を介してAD変換器200で変換し、この変換後のデジタルデータをADシーケンスコントローラ204の制御のもとで記憶装置205に記憶する。また外部からのトリガ信号や手動での停止信号がADシーケンスコントローラ204により記憶装置205への書き込みを停止する。
ここで、AD変換器200は、特許文献1に示すように入力バッファ201aと、サンプリングスイッチ201bと、ホールドキャパシタ201cを備えたサンプルホールド部201と、並列比較型のAD変換部202と、エンコーダ部203を具備している。
Here, as shown in
この電子装置は通常、「波形の変化」を測定することが目的であり、
(1)波形の精度が必要なため、AD変換器200は高精度のものを用いており、これは
動作周期を高速にできないか、あるいは十分高速なものは非常に高価である。また、波形精度が低い場合もAD変換器200の動作に必要な時間でその動作速度に限界がある。具体的には、AD変換器200にサンプルホールド部201と、AD変換部202と、エンコーダ部203を備えているので、これらが各々処理するための時間を必要とすることからである。
This electronic device is usually intended to measure "waveform changes"
(1) Since the accuracy of the waveform is required, the
しかし前述の電子装置の本来の目的は、トラブルを検知し、その原因が電源に影響する瞬時ノイズであることを識別できればよいことであり、その検出した電圧波形は高精度である必要はない。 However, the original purpose of the above-described electronic device is to detect a trouble and identify that the cause is instantaneous noise that affects the power supply, and the detected voltage waveform does not need to be highly accurate.
(2)前述の電子装置は波形の変化を観測することが目的のため、前述の記憶装置205としては大容量でサイズも大きなものを用いており、頻度の少ない瞬時ノイズを長期にわたり監視するには隣接する装置の隙間でも配置できる小さな異常電圧監視装置が望まれている。
(2) Since the above-described electronic device is intended to observe a change in waveform, the above-described
本発明は前述の問題点を克服するためになされたもので、AD変換に要する実行時間を短くでき、全体を小型化でき、定電圧電源の出力に影響する頻度の少ない瞬時ノイズの影響を長期監視できる電子装置を得ることを目的とする。 The present invention has been made to overcome the above-mentioned problems. The execution time required for AD conversion can be shortened, the entire size can be reduced, and the influence of instantaneous noise, which has a low frequency affecting the output of the constant voltage power supply, can be reduced for a long time. The object is to obtain an electronic device that can be monitored.
前記目的を達成するため、請求項1に対応する発明は、測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、を具備したことを特徴する電子装置である。 In order to achieve the above object, the invention corresponding to claim 1 measures a voltage of a power source to be measured and outputs a voltage to be measured which is not sampled and held, a reference voltage generator for generating a reference voltage, A plurality of voltage dividing resistors are connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit that divides the reference voltage into a plurality of divided reference voltages, and a divided reference voltage terminal and Each of the voltage terminals to be measured includes both of the series circuits of voltage dividing resistors that are connected in parallel to the ground potential and the electric circuit between the voltage measuring devices, respectively, and constitute the voltage dividing circuit. Each of the voltage dividing resistors and the connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in the respective voltage dividing resistors, and each of the voltage dividing reference voltages is compared with the voltage to be measured that is not sampled and held. A plurality of comparators for converting a digital signal based on the difference of the voltage, an electronic device which characterized by including a latch circuit for latching in synchronization with output of the respective comparator.
前記目的を達成するため、請求項2に対応する発明は、測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路と、を具備したことを特徴とする電子装置である。 In order to achieve the object, the invention corresponding to claim 2 measures a voltage of a power supply to be measured and outputs a voltage to be measured which is not sampled and held, a reference voltage generator for generating a reference voltage, A plurality of voltage dividing resistors are connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit that divides the reference voltage into a plurality of divided reference voltages, and a divided reference voltage terminal and Each of the voltage terminals to be measured includes both of the series circuits of voltage dividing resistors that are connected in parallel to the ground potential and the electric circuit between the voltage measuring devices, respectively, and constitute the voltage dividing circuit. Each of the voltage dividing resistors and the connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in the respective voltage dividing resistors, and each of the voltage dividing reference voltages is compared with the voltage to be measured that is not sampled and held. A plurality of comparators for converting a digital signal based on the difference between the voltage, the latch circuit to synchronize and latches the output of each comparator, and generates a clock signal at a predetermined period, to the latch circuit by the clock signal an electronic device, wherein the clock signal generator, a write circuit for writing data of the comparator is latched by the latch circuit in the recording apparatus, by comprising a providing a latch instruction signal for.
前記目的を達成するため、請求項3に対応する発明は、測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、を具備したことを特徴とする電子装置である。 In order to achieve the above object, the invention corresponding to claim 3 measures a voltage of a power source to be measured and outputs a voltage to be measured which is not sampled and held, a reference voltage generator for generating a reference voltage, a plurality of voltage dividing resistors are connected in series to the path between the front Symbol reference voltage generator ground potential, a voltage dividing circuit for dividing the reference voltage into a plurality of partial pressure the reference voltage, respectively to the partial pressure reference voltage terminal And each of the voltage terminals to be measured is connected in parallel to the electric circuit between the ground potential and the voltage measuring device, respectively, and is a series circuit of voltage dividing resistors constituting the voltage dividing circuit. Both ends and the connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in the respective terminals, and the voltage dividing reference voltages are compared with the measured voltages not sample-held in each. , A plurality of comparators for converting a digital signal based on the difference between the voltage, the latch circuit to synchronize and latches the output of each comparator, and generates a clock signal at a predetermined period, to the latch circuit by the clock signal electrons, wherein the clock signal generator providing a latch instruction signal, that anda address generation circuit for generating an address for writing the data of the comparator is latched by the latch circuit in a recording apparatus for Device.
前記目的を達成するため、請求項4に対応する発明は、測定対象の電源の電圧を測定しサンプルホールドされない被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマと、を具備したことを特徴とする電子装置である。 In order to achieve the above object, the invention corresponding to claim 4 measures a voltage of a power supply to be measured and outputs a voltage to be measured which is not sampled and held, a reference voltage generator for generating a reference voltage, A plurality of voltage dividing resistors are connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit that divides the reference voltage into a plurality of divided reference voltages, and a divided reference voltage terminal and Each of the voltage terminals to be measured includes both of the series circuits of voltage dividing resistors that are connected in parallel to the ground potential and the electric circuit between the voltage measuring devices, respectively, and constitute the voltage dividing circuit. Each of the voltage dividing resistors and the connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in the respective voltage dividing resistors, and each of the voltage dividing reference voltages is compared with the voltage to be measured that is not sampled and held. A plurality of comparators for converting a digital signal based on the difference between the voltage, the latch circuit to synchronize and latches the output of each comparator, and generates a clock signal at a predetermined period, to the latch circuit by the clock signal A clock signal generator that provides a latch instruction signal, an address generation circuit that generates an address when writing the data of the comparator latched by the latch circuit to a recording device, and an abnormality among the outputs of the comparator An electronic device comprising: a timer for validating a signal for writing the data of the comparator to the recording device for a predetermined time after the regarded abnormality detection signal is output.
前記目的を達成するため、請求項5に対応する発明は、測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、を具備したことを特徴する電子装置である。
前記目的を達成するため、請求項6に対応する発明は、測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路と、を具備したことを特徴とする電子装置である。
前記目的を達成するため、請求項7に対応する発明は、測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、を具備したことを特徴とする電子装置である。
前記目的を達成するため、請求項8に対応する発明は、測定対象の電源の電圧を測定しアナログの被測定電圧を出力する電圧測定器と、基準電圧を発生する基準電圧発生器と、前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、各々に分圧基準電圧端子及び被測定電圧端子を備え、前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、前記各比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマと、を具備したことを特徴とする電子装置である。
In order to achieve the above object, the invention corresponding to claim 5 measures a voltage of a power source to be measured and outputs an analog measured voltage, a reference voltage generator for generating a reference voltage,
A plurality of voltage dividing resistors are connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit that divides the reference voltage into a plurality of divided reference voltages, and a divided reference voltage terminal and Each of the voltage terminals to be measured includes both of the series circuits of voltage dividing resistors that are connected in parallel to the ground potential and the electric circuit between the voltage measuring devices, respectively, and constitute the voltage dividing circuit. Are connected to the voltage dividing reference voltage terminals of the respective voltage dividing resistors, and each of the voltage dividing reference voltages and the measured voltage are compared with each other. An electronic apparatus comprising: a plurality of comparators that convert digital signals based on a difference; and a latch circuit that latches the outputs of the comparators in synchronization.
In order to achieve the above object, an invention corresponding to claim 6 measures a voltage of a power source to be measured and outputs an analog measured voltage, a reference voltage generator for generating a reference voltage,
A plurality of voltage dividing resistors are connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit that divides the reference voltage into a plurality of divided reference voltages, and a divided reference voltage terminal and Each of the voltage terminals to be measured includes both of the series circuits of voltage dividing resistors that are connected in parallel to the ground potential and the electric circuit between the voltage measuring devices, respectively, and constitute the voltage dividing circuit. Are connected to the voltage dividing reference voltage terminals of the respective voltage dividing resistors, and each of the voltage dividing reference voltages and the measured voltage are compared with each other. A plurality of comparators that convert to a digital signal based on the difference, a latch circuit that latches and synchronizes the outputs of the comparators, and a clock signal that is generated at a predetermined cycle. Latch instruction An electronic device, wherein the clock signal generator, a write circuit for writing data of the comparator is latched by the latch circuit in the recording apparatus, by comprising the giving No..
In order to achieve the object, an invention corresponding to claim 7 measures a voltage of a power source to be measured and outputs an analog measured voltage, a reference voltage generator for generating a reference voltage, A plurality of voltage dividing resistors are connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit that divides the reference voltage into a plurality of divided reference voltages, and a divided reference voltage terminal and Each of the voltage terminals to be measured is provided in each of the series circuits of voltage dividing resistors that are connected in parallel to the ground potential and the electric circuit between the voltage measuring devices, respectively, and constitute the voltage dividing circuit. A terminal and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the terminals, and each of the voltage dividing reference voltages and the measured voltage are compared with each other, and a difference between both voltages is determined. Convert to digital signal based on A plurality of comparators, a latch circuit that latches the outputs of the respective comparators synchronously, and a clock signal generation that generates a clock signal at a predetermined cycle and provides a latch instruction signal to the latch circuit by the clock signal And an address generation circuit for generating an address when writing the data of the comparator latched by the latch circuit to a recording device.
In order to achieve the object, an invention corresponding to claim 8 measures a voltage of a power source to be measured and outputs an analog measured voltage, a reference voltage generator for generating a reference voltage, A plurality of voltage dividing resistors are connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit that divides the reference voltage into a plurality of divided reference voltages, and a divided reference voltage terminal and Each of the voltage terminals to be measured is provided in each of the series circuits of voltage dividing resistors that are connected in parallel to the ground potential and the electric circuit between the voltage measuring devices, respectively, and constitute the voltage dividing circuit. A terminal and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the terminals, and each of the voltage dividing reference voltages and the measured voltage are compared with each other, and a difference between both voltages is determined. Convert to digital signal based on A plurality of comparators, a latch circuit that latches the outputs of the respective comparators synchronously, and a clock signal generation that generates a clock signal at a predetermined cycle and provides a latch instruction signal to the latch circuit by the clock signal A comparator, an address generation circuit for generating an address when writing the data of the comparator latched by the latch circuit to the recording device, and an abnormality detection signal regarded as abnormal among the outputs of the comparator An electronic device comprising: a timer for validating a signal for writing the data of the comparator to the recording device for a predetermined time.
本発明では、AD変換に要する実行時間を短くでき、全体を小型化でき、定電圧電源の出力に影響する頻度の少ない瞬時ノイズの影響を長期監視できる電子装置を提供できる。 According to the present invention, it is possible to provide an electronic device that can shorten the execution time required for AD conversion, reduce the overall size, and can monitor the influence of instantaneous noise that has little frequency affecting the output of the constant voltage power supply for a long period of time.
以下、本発明の電圧信号検出器及び異常電圧監視装置の実施形態について、図面を参照して説明する。 Hereinafter, embodiments of a voltage signal detector and an abnormal voltage monitoring device of the present invention will be described with reference to the drawings.
[実施形態1]
図1は、本発明の電圧信号検出器及び異常電圧監視装置の実施形態1のブロック図である。
[Embodiment 1]
FIG. 1 is a block diagram of
(構成)
始めに、図1を参照して本発明の電圧信号検出器の実施形態1について説明する。図示しない定電圧電源の電圧を測定し測定信号3を出力する電圧測定器(図示せず)と、基準電圧を発生する基準電圧発生器(基準電圧設定器)2と、各々に前記電圧測定器からのサンプルホールドされていない被測定電圧を印加する被測定電圧端子及び基準電圧発生器2からの基準電圧を印加する基準電圧端子を備え、被測定電圧端子及び基準電圧端子にそれぞれ入力される電圧の比較を行い両者の差からデジタル信号に変換するものであって、各々を並列接続する複数(ここでは8個)の比較器O1、O2、O3、O4、O5、O6、O7、O8と、各比較器O1〜O8(以下単にOとする)の隣接する基準電圧端子間及び終端側にある比較器O8と基準電圧発生器2の電源線間に接続し、基準電圧発生器2からの基準電圧を分圧する複数(ここでは8個)の分圧抵抗R1、R2、R3、R4、R5、R6、R7、R8(以下各分圧抵抗Rと称する)からなる分圧回路と、各比較器Oの出力を同期してラッチするラッチ回路13と、比較器O8の被測定電圧端子と接地端子との間に接続した比較器保護用抵抗R0とを具備している。
(Constitution)
First, a voltage signal detector according to a first embodiment of the present invention will be described with reference to FIG. A voltage measuring device (not shown) that measures a voltage of a constant voltage power source (not shown) and outputs a
各分圧抵抗Rと、各比較器Oとで、サンプルホールド部を備えておらず、例えばディスクリート回路によるAD変換回路11を構成している。このような構成の電圧信号検出器により、前記電圧測定器からの被測定電圧の波形変化を検出できる。
Each voltage dividing resistor R and each comparator O does not include a sample hold unit, and constitutes an
(作用)
次に、実施形態1での作用について説明する。AD変換回路11は基準電圧設定器2からの基準電圧を複数の抵抗Rで分圧して得られる各比較器Oの個々の比較用の基準電圧信号と、被測定信号3を各比較器Oで比較することにより被測定信号3をデジタイズする。一方、クロック発生器12が発生する高速のクロックはそれ自身で前記デジタイズされた信号のラッチ回路13のラッチ指示信号を生成し、デジタイズされた信号をラッチする。
(Function)
Next, the effect | action in
(作用・効果)
図2は、AD変換回路11の作用効果、つまりサンプルホールド部を備えていないことによるメリットを説明するための図で、(a)は図示しない定圧電源装置の電圧測定信号(測定入力電圧)3を示し、(b)及び(c)は各比較器Oの出力例を示す図である。(a)において、dは電圧測定信号3が高い状態から下がるときの一例であり、この値dが直接各比較器Oの被測定電圧端子にそれぞれ出力されるが、各比較器Oの出力を同期してラッチするデータラッチ回路13には(b)に示すようなデジタル値がラッチされる。この結果、各比較器Oの性能のばらつきで電圧測定信号3の変化に応じてばらばらになる可能性がある。
(Action / Effect)
FIG. 2 is a diagram for explaining the operational effect of the
また(a)において、uは電圧測定信号3が低い状態から上がるときの一例であり、この値uが直接各比較器Oの被測定電圧端子にそれぞれ出力されるが、各比較器Oの出力を同期してラッチするデータラッチ回路13には(c)に示すようなデジタル値がラッチされる。この結果、各比較器Oの性能のばらつきで電圧測定信号3の変化に応じてばらばらになる可能性がある。このように上に述べた程度のAD変換回路11の精度のばらつきを許容することで、通常のAD変換回路のサンプル時間、デコーダの時間も省けることになる。このことは、サンプルホールド部201を備えていないことによるメリットとなる。
In (a), u is an example when the
図3は実施形態1のメリットである、高速化について説明するための図である。図3の実線は、電圧測定信号3を示しており、電圧測定信号3が図3のように変化した場合、確実に“1”となるビット、△で示すように各比較器Oの特性により“1”か“0”と定まらない所謂不定となるビットがある。このことを例えば“1”を示す最上位のビットをもってその電圧値として採用する、或いは最下位ビットから“1”が連続する信号のみを有意とみなす処理、あるいは各比較器Oの遅れ特性を予め測定することで得られる情報からそのビット信号を補正する処理を記憶装置の後段に設けることで目的の精度を十分に満足し、かつ高速化が実現できる。
FIG. 3 is a diagram for explaining speeding up, which is a merit of the first embodiment. The solid line in FIG. 3 shows the
以上述べた電圧信号検出器によれば、AD変換に要する実行時間を短くでき、全体を小型化できる。また、AD変換回路11には図7に示すサンプルホールド部201及びエンコーダ部203を備えていないことから、回路が単純になり、精度は落ちるが回路部が単純になり高速な変換が可能である。実施形態では電圧を8分割しており、またメモリも8ビットメモリを想定しているが、電圧を16分割やそれ以上としメモリも16ビット対応やメモリバンクを分けて設けるなどでその精度を上げて実現してもよい。
According to the voltage signal detector described above, the execution time required for AD conversion can be shortened, and the entire size can be reduced. Further, since the
なお、図1ではクロック発生器12、整形回路10、記録装置例えばメモリ14、書き込み回路15を備えており、これら全てを含めて異常電圧監視装置を構成している。
In FIG. 1, a
この異常電圧監視装置によれば、前述した電圧信号検出器を備えているので、データラッチ回路13において同期してラッチされた信号はそれぞれ後段のメモリ書き込み回路部15にてメモリ14に書きこまれる。この結果、定電圧電源の出力に影響する頻度の少ない瞬時ノイズの影響を長期監視できる。
According to this abnormal voltage monitoring apparatus, since the voltage signal detector described above is provided, the signals latched in synchronism with the
また、電池駆動の小型で高速な監視装置が実現可能である。さらに、この小型監視装置を一つの電子装置だけでなく、多数の電子装置に配置することによりその設置場所の電気的環境全体を監視測定することも可能となる。 In addition, a battery-driven small and high-speed monitoring device can be realized. Furthermore, by arranging this small monitoring device not only on one electronic device but also on a large number of electronic devices, it becomes possible to monitor and measure the entire electrical environment at the installation location.
[実施形態2]
(構成)
図4を用いて実施形態2を説明する。図1と異なる点は、クロック発生器12からのクロック信号を入力し、メモリ14に対してアドレスを与えるインクリメントカウンタ21によるアドレス発生回路部を付加した点であり、これ以外は図と同じであるので、同一部分には同一符号を付してその説明を省略する。
[Embodiment 2]
(Constitution)
The second embodiment will be described with reference to FIG. 1 is different from FIG. 1 in that an address generation circuit unit including an
(作用)
実施形態1にてラッチされたデジタイズ信号をメモリ14に書き込む際のアドレスは、インクリメントカウンタ21によるアドレス発生回路部で行う。この仕組みは、データラッチに用いるクロック発生器12からのクロック信号を単純にインクリメントして得られる信号である。クロック発生器12からのクロック信号を整形回路9で整形することで14のメモリ14への書き込む際の書き込み信号を作成する。
(Function)
The address when the digitized signal latched in the first embodiment is written to the
(効果)
実施形態2によれば、単純なインクリメントカウンタ21にてアドレス発生器を構成していること、およびメモリ14への書込みもデータラッチの直後に行えるため書込み速度を高速にできる。また、この場合、クロックカウンタのビット長で、生成されるアドレスで決定されるサイズにまで制限でき、メモリ使用量を少なくできる。
(effect)
According to the second embodiment, since the address generator is configured with a
なお、この例ではメモリ14への書き込みをAD変換回路11から直列に構成される一段のメモリバンクとしているが、メモリ書込みの速度を改善するためAD変換データのラッチ回路13以降を並列に複数個設け、どのラッチ回路のデータをどのバンクに書き込むかを区別しながら並行して行ってもよい。
In this example, writing to the
[実施形態3]
(構成)
図5を用いて実施形態3を説明するが、図1及び図4と同一部分には同じ符号を付してその説明を省略する。比較器Oのうち分圧回路の終端にある比較器O8の出力である、最低異常電圧の検出信号を取り込み、この異常電圧の検出信号の立ち上げ後一定時間のみ比較器O8のデータを記録装置例えばメモリ14に書き込む信号を有効にするオフディレイタイマ31を設けた点が異なる。それ以外の同一部分には同一符号を付してその説明を省略する。
[Embodiment 3]
(Constitution)
Although
(作用)
実施形態3によれば、AD変換回路11の一番下の比較器O8の出力を異常電圧の検出信号とみなし、この信号のオン後、オフディレイタイマ31により一定時間のみメモリ14への書き込み信号が有効となる。
(Function)
According to the third embodiment, the output of the comparator O8 at the bottom of the
(効果)
実施形態3によれば、前述の実施形態2に対し、メモリ14への書き込みを更に制限できる。
(effect)
According to the third embodiment, writing to the
以上述べた実施形態3は、次のように変形してもよい。すなわち、オフディレイタイマ31の動作は、比較器Oの出力のうちO8の出力に限らず他の比較器O1、O2、O3、O4、O5、O6、O7の出力を異常とみなした異常検出信号が出力されてから一定時間の間比較器のデータを記録装置例えばメモリ14に書き込む信号を有効にするようにしてもよい。
The third embodiment described above may be modified as follows. That is, the operation of the off-
[実施形態4]
(構成)
図6を用いて本発明の実施形態4を説明するが、図1、図4、図5と同一部分には同一符号を付してその説明を省略する。記録装置例えばメモリ14への書き込みは、図示されていないデータ読み出し回路部からのデータ読み出し状態を示す信号(読出し中信号)41があるとき行えないようにしたものである。このため、データラッチ回路13と、オフディレイタイマ31とインクリメントカウンタ21との間、オフディレイタイマ31とメモリ14との間、データ読出し中信号ラインとの間に、1反転入力端子を有する論理積回路7、6、8をそれぞれ設けたものである。
[Embodiment 4]
(Constitution)
Embodiment 4 of the present invention will be described with reference to FIG. 6, but the same parts as those in FIGS. 1, 4, and 5 are denoted by the same reference numerals and description thereof is omitted. Writing to the recording device, for example, the
なお、この構成は前述した実施形態1、2、3のいずれか一つに適用してもよい。
This configuration may be applied to any one of
(作用))
図示されていないデータ読み出し回路部が動作している間、データ読み出し中信号41
によりカウンタ21、データラッチ回路13、データ書き込みが有効とならない。
(Action))
While a data reading circuit unit (not shown) is operating, a data reading signal 41
Therefore, the
(効果)
実施形態4によれば、データ読み出し中に動作する必要がないため、回路が簡単になり高速化が可能となる。
(effect)
According to the fourth embodiment, since it is not necessary to operate during data reading, the circuit is simplified and the speed can be increased.
[変形例]
前述の実施形態で使用した比較器Oは、オペアンプ又は比較器のいずれであってもよい。
[Modification]
The comparator O used in the above-described embodiment may be either an operational amplifier or a comparator.
前述の実施形態では、異常信号の取り出しを、終端側にある比較器O8の出力(最低値)から行ったが、これに限らず他の比較器O1、O2、O3、O4、O5、O6、O7の出力であってもよい。 In the above-described embodiment, the abnormal signal is extracted from the output (minimum value) of the comparator O8 on the terminal side. The output may be O7.
1…バッファ、2…基準電圧発生器、6、7、8…論理積回路、9…整形回路、10…整形回路、11…AD変換回路、12…クロック発生器、13…データラッチ回路、14…メモリ、15…書き込み回路、21…インクリメントカウンタ、31…オフディレイタイマ、200…AD変換器、201a…入力バッファ、201b…サンプリングスイッチ、201c…ホールドキャパシタ、201…サンプルホールド部、202…AD変換部、203…エンコーダ部、204…ADシーケンスコントローラ、205…記憶装置。
DESCRIPTION OF
Claims (12)
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
を具備したことを特徴する電子装置。 A voltage measuring device that measures the voltage of the power supply to be measured and outputs the voltage to be measured that is not sampled and held;
A reference voltage generator for generating a reference voltage;
A plurality of voltage dividing resistors connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit for dividing the reference voltage into a plurality of divided reference voltages;
Each has a divided reference voltage terminal and a measured voltage terminal,
Each of the voltage terminals to be measured is connected in parallel to the electric circuit between the ground potential and the voltage measuring device,
Both ends of a series circuit of voltage dividing resistors constituting the voltage dividing circuit and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the voltage dividing resistors, A plurality of comparators for comparing a reference voltage with the voltage to be measured not sampled and held, and converting the voltage into a digital signal based on a difference between the two voltages;
A latch circuit that latches the outputs of the respective comparators synchronously;
An electronic device comprising:
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路と、
を具備したことを特徴とする電子装置。 A voltage measuring device that measures the voltage of the power supply to be measured and outputs the voltage to be measured that is not sampled and held;
A reference voltage generator for generating a reference voltage;
A plurality of voltage dividing resistors connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit for dividing the reference voltage into a plurality of divided reference voltages;
Each has a divided reference voltage terminal and a measured voltage terminal,
Each of the voltage terminals to be measured is connected in parallel to the electric circuit between the ground potential and the voltage measuring device,
Both ends of a series circuit of voltage dividing resistors constituting the voltage dividing circuit and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the voltage dividing resistors, A plurality of comparators for comparing a reference voltage with the voltage to be measured not sampled and held, and converting the voltage into a digital signal based on a difference between the two voltages;
A latch circuit that latches the outputs of the respective comparators synchronously;
A clock signal generator that generates a clock signal at a predetermined period and provides a latch instruction signal to the latch circuit by the clock signal;
A writing circuit for writing the data of the comparator latched by the latch circuit to a recording device;
An electronic device comprising:
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
を具備したことを特徴とする電子装置。 A voltage measuring device that measures the voltage of the power supply to be measured and outputs the voltage to be measured that is not sampled and held;
A reference voltage generator for generating a reference voltage;
A plurality of voltage dividing resistors connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit for dividing the reference voltage into a plurality of divided reference voltages;
Each has a divided reference voltage terminal and a measured voltage terminal,
Each of the voltage terminals to be measured is connected in parallel to the electric circuit between the ground potential and the voltage measuring device,
Both ends of a series circuit of voltage dividing resistors constituting the voltage dividing circuit and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the voltage dividing resistors, A plurality of comparators for comparing a reference voltage with the voltage to be measured not sampled and held, and converting the voltage into a digital signal based on a difference between the two voltages;
A latch circuit that latches the outputs of the respective comparators synchronously;
A clock signal generator that generates a clock signal at a predetermined period and provides a latch instruction signal to the latch circuit by the clock signal;
An address generation circuit for generating an address when writing the data of the comparator latched by the latch circuit to a recording device;
An electronic device comprising:
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記サンプルホールドされない被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマと、
を具備したことを特徴とする電子装置。 A voltage measuring device that measures the voltage of the power supply to be measured and outputs the voltage to be measured that is not sampled and held;
A reference voltage generator for generating a reference voltage;
A plurality of voltage dividing resistors connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit for dividing the reference voltage into a plurality of divided reference voltages;
Each has a divided reference voltage terminal and a measured voltage terminal,
Each of the voltage terminals to be measured is connected in parallel to the electric circuit between the ground potential and the voltage measuring device,
Both ends of a series circuit of voltage dividing resistors constituting the voltage dividing circuit and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the voltage dividing resistors, A plurality of comparators for comparing a reference voltage with the voltage to be measured not sampled and held, and converting the voltage into a digital signal based on a difference between the two voltages;
A latch circuit that latches the outputs of the respective comparators synchronously;
A clock signal generator that generates a clock signal at a predetermined period and provides a latch instruction signal to the latch circuit by the clock signal;
An address generation circuit for generating an address when writing the data of the comparator latched by the latch circuit to a recording device;
A timer for validating a signal for writing the data of the comparator to the recording device for a certain period of time after an abnormality detection signal regarded as abnormal among the outputs of the comparator is output;
An electronic device comprising:
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
を具備したことを特徴する電子装置。 A voltage measuring instrument that measures the voltage of the power supply to be measured and outputs an analog measured voltage;
A reference voltage generator for generating a reference voltage;
A plurality of voltage dividing resistors connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit for dividing the reference voltage into a plurality of divided reference voltages;
Each has a divided reference voltage terminal and a measured voltage terminal,
Each of the voltage terminals to be measured is connected in parallel to the electric circuit between the ground potential and the voltage measuring device,
Both ends of a series circuit of voltage dividing resistors constituting the voltage dividing circuit and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the voltage dividing resistors, A plurality of comparators for comparing a reference voltage with the voltage to be measured and converting the voltage into a digital signal based on a difference between the two voltages;
A latch circuit that latches the outputs of the respective comparators synchronously;
An electronic device comprising:
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路と、
を具備したことを特徴とする電子装置。 A voltage measuring instrument that measures the voltage of the power supply to be measured and outputs an analog measured voltage;
A reference voltage generator for generating a reference voltage;
A plurality of voltage dividing resistors connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit for dividing the reference voltage into a plurality of divided reference voltages;
Each has a divided reference voltage terminal and a measured voltage terminal,
Each of the voltage terminals to be measured is connected in parallel to the electric circuit between the ground potential and the voltage measuring device,
Both ends of a series circuit of voltage dividing resistors constituting the voltage dividing circuit and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the voltage dividing resistors, A plurality of comparators for comparing a reference voltage with the voltage to be measured and converting the voltage into a digital signal based on a difference between the two voltages;
A latch circuit that latches the outputs of the respective comparators synchronously;
A clock signal generator that generates a clock signal at a predetermined period and provides a latch instruction signal to the latch circuit by the clock signal;
A writing circuit for writing the data of the comparator latched by the latch circuit to a recording device;
An electronic device comprising:
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
を具備したことを特徴とする電子装置。 A voltage measuring instrument that measures the voltage of the power supply to be measured and outputs an analog measured voltage;
A reference voltage generator for generating a reference voltage;
A plurality of voltage dividing resistors connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit for dividing the reference voltage into a plurality of divided reference voltages;
Each has a divided reference voltage terminal and a measured voltage terminal,
Each of the voltage terminals to be measured is connected in parallel to the electric circuit between the ground potential and the voltage measuring device,
Both ends of a series circuit of voltage dividing resistors constituting the voltage dividing circuit and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the voltage dividing resistors, A plurality of comparators for comparing a reference voltage with the voltage to be measured and converting the voltage into a digital signal based on a difference between the two voltages;
A latch circuit that latches the outputs of the respective comparators synchronously;
A clock signal generator that generates a clock signal at a predetermined period and provides a latch instruction signal to the latch circuit by the clock signal;
An address generation circuit for generating an address when writing the data of the comparator latched by the latch circuit to a recording device;
An electronic device comprising:
基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器と接地電位間の電路に複数個の分圧抵抗が直列に接続され、前記基準電圧を複数の分圧基準電圧に分圧する分圧回路と、
各々に分圧基準電圧端子及び被測定電圧端子を備え、
前記各々に有する被測定電圧端子は、前記接地電位と前記電圧測定器間の電路にそれぞれ並列に接続され、
前記分圧回路を構成する分圧抵抗の直列回路の両方の終端及び前記各分圧抵抗相互の接続点を、前記各々に有する前記分圧基準電圧端子にそれぞれ接続し、各々において前記各分圧基準電圧と前記被測定電圧の比較を行い、両電圧の差に基づいてデジタル信号に変換する複数の比較器と、
前記各比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマと、
を具備したことを特徴とする電子装置。 A voltage measuring instrument that measures the voltage of the power supply to be measured and outputs an analog measured voltage;
A reference voltage generator for generating a reference voltage;
A plurality of voltage dividing resistors connected in series to the circuit between the reference voltage generator and the ground potential, and a voltage dividing circuit for dividing the reference voltage into a plurality of divided reference voltages;
Each has a divided reference voltage terminal and a measured voltage terminal,
Each of the voltage terminals to be measured is connected in parallel to the electric circuit between the ground potential and the voltage measuring device,
Both ends of a series circuit of voltage dividing resistors constituting the voltage dividing circuit and a connection point between the voltage dividing resistors are respectively connected to the voltage dividing reference voltage terminals included in each of the voltage dividing resistors, A plurality of comparators for comparing a reference voltage with the voltage to be measured and converting the voltage into a digital signal based on a difference between the two voltages;
A latch circuit that latches the outputs of the respective comparators synchronously;
A clock signal generator that generates a clock signal at a predetermined period and provides a latch instruction signal to the latch circuit by the clock signal;
An address generation circuit for generating an address when writing the data of the comparator latched by the latch circuit to a recording device;
A timer for validating a signal for writing the data of the comparator to the recording device for a certain period of time after an abnormality detection signal regarded as abnormal among the outputs of the comparator is output;
An electronic device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302187A JP4914811B2 (en) | 2007-11-21 | 2007-11-21 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302187A JP4914811B2 (en) | 2007-11-21 | 2007-11-21 | Electronic equipment |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009128130A JP2009128130A (en) | 2009-06-11 |
JP2009128130A5 JP2009128130A5 (en) | 2010-07-22 |
JP4914811B2 true JP4914811B2 (en) | 2012-04-11 |
Family
ID=40819220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007302187A Active JP4914811B2 (en) | 2007-11-21 | 2007-11-21 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4914811B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2769228A4 (en) * | 2011-10-19 | 2016-08-10 | Green Fitness Equipment Company Llc | Current monitoring for indicating condition of attached electrical apparatus |
US9140727B2 (en) | 2011-10-19 | 2015-09-22 | Green Fitness Equipment Company, Llc | Current monitor for indicating condition of attached electrical apparatus |
US8884553B2 (en) | 2011-10-19 | 2014-11-11 | Justin Hai | Current monitor for indicating condition of attached electrical apparatus |
US11808792B2 (en) * | 2019-02-22 | 2023-11-07 | Texas Instruments Incorporated | Multi-level voltage detector |
CN115616281B (en) * | 2022-10-21 | 2023-07-18 | 广州普迩太科技有限公司 | uDL2 stray current tester detection method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245559A (en) * | 1984-05-21 | 1985-12-05 | Fujitsu Ltd | Voltage detection level switching |
FR2573211B1 (en) * | 1984-11-09 | 1986-12-12 | Labo Electronique Physique | SYNCHRONIZED COMPARATOR |
CA1298369C (en) * | 1987-11-06 | 1992-03-31 | George Debortoli | Insulation displacement members and electrical connectors |
JPH0730423A (en) * | 1993-07-12 | 1995-01-31 | Fujitsu Ltd | Analog/digital converter |
JPH07177035A (en) * | 1993-12-17 | 1995-07-14 | Citizen Watch Co Ltd | Analog/digital converter and its driving method |
FR2746987A1 (en) * | 1996-03-29 | 1997-10-03 | Philips Electronics Nv | ANALOGUE / DIGITAL CONVERTER WITH HIGH SAMPLING FREQUENCY |
JP4410919B2 (en) * | 2000-09-18 | 2010-02-10 | 日置電機株式会社 | Power line voltage measuring instrument |
-
2007
- 2007-11-21 JP JP2007302187A patent/JP4914811B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009128130A (en) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4914811B2 (en) | Electronic equipment | |
JP3861874B2 (en) | AD converter failure detection device | |
WO1999064878A1 (en) | System measuring partial discharge using digital peak detection | |
CN111800191A (en) | Optical module debugging device, debugging method and electronic equipment | |
TWI407129B (en) | Adjustable voltage comparing circuit and adjustable voltage examining module | |
KR101009375B1 (en) | Semiconductor integrated circuit and method for controlling the same, and information processing device | |
CN110957694B (en) | Power supply device, current detection circuit and current detection method | |
JP5153693B2 (en) | Data collection system | |
WO1981001759A1 (en) | Device for monitoring abnormality in sampled signals | |
JP2009128130A5 (en) | ||
JP4895161B2 (en) | Peak detection circuit and radiation measurement device | |
US7957924B2 (en) | System and method for distortion analysis | |
KR20090023823A (en) | Signal conditioner for linear variable diffrential transformer | |
TW202220388A (en) | Pipeline analog to digital converter and timing adjustment method | |
JP2586653B2 (en) | Trigger circuit | |
US7385797B1 (en) | Power problem diagnosis | |
RU1788446C (en) | Multichannel temperature metering device | |
KR0149869B1 (en) | Sensor value precision sensing apparatus for electronic appliances | |
SU1536412A2 (en) | Device for recognition of images | |
SU1046766A1 (en) | Device for checking multichannel magnetic recorder | |
RU2018147C1 (en) | Device for automatic monitoring of voltage characteristics | |
JP3238867B2 (en) | Battery voltage measuring method and device | |
JP2017011667A (en) | Sensor device and sensing method | |
SU983620A1 (en) | Device for preliminary processing of electric prospecting signals | |
WO2024220943A1 (en) | Interleaved digital trigger correction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4914811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |