[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4910549B2 - Power supply device for control, discharge lamp lighting device and lighting device - Google Patents

Power supply device for control, discharge lamp lighting device and lighting device Download PDF

Info

Publication number
JP4910549B2
JP4910549B2 JP2006212199A JP2006212199A JP4910549B2 JP 4910549 B2 JP4910549 B2 JP 4910549B2 JP 2006212199 A JP2006212199 A JP 2006212199A JP 2006212199 A JP2006212199 A JP 2006212199A JP 4910549 B2 JP4910549 B2 JP 4910549B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
discharge lamp
smoothing capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006212199A
Other languages
Japanese (ja)
Other versions
JP2007274877A5 (en
JP2007274877A (en
Inventor
征彦 鎌田
剛 加藤
彦斌 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2006212199A priority Critical patent/JP4910549B2/en
Publication of JP2007274877A publication Critical patent/JP2007274877A/en
Publication of JP2007274877A5 publication Critical patent/JP2007274877A5/ja
Application granted granted Critical
Publication of JP4910549B2 publication Critical patent/JP4910549B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、複数の直流制御電圧を出力する制御用電源装置及びこの制御用電源装置を使用した放電灯点灯装置並びにこの放電灯点灯装置を備えた照明装置に関する。   The present invention relates to a control power supply device that outputs a plurality of DC control voltages, a discharge lamp lighting device that uses the control power supply device, and a lighting device that includes the discharge lamp lighting device.

従来、複数の直流制御電圧を出力する制御用電源装置としては、シリーズレギュレータを使用し、高い電圧を発生したのち、このシリーズレギュレータで低い電圧を発生させる方式のものが知られている。特に、最近では、駆動部を、例えば15V程度の高い直流制御電圧を電源とするアナログICで制御し、このアナログICを、例えば3.3V程度の低い直流制御電圧を電源とするマイクロコンピュータで制御するものがあり、このようなものではシリーズレギュレータで降圧する電圧量が増加する傾向にある。   2. Description of the Related Art Conventionally, as a control power supply apparatus that outputs a plurality of DC control voltages, a system that uses a series regulator to generate a high voltage and then generates a low voltage using this series regulator is known. In particular, recently, the drive unit is controlled by an analog IC whose power source is a high DC control voltage, for example, about 15V, and this analog IC is controlled by a microcomputer whose power source is a low DC control voltage, for example, about 3.3V. In such cases, the amount of voltage stepped down by the series regulator tends to increase.

また、放電灯点灯装置では、力率改善のために直流電源に昇圧チョッパ回路を設け、この昇圧チョッパ回路のインダクタに補助巻線を添設し、この補助巻線に誘起される電圧を整流し平滑して制御回路の電源としたものにおいて、始動時にイグナイタ回路を間欠的に駆動して高圧パルスを間欠的に発生させると、イグナイタ回路が動作しない軽負荷期間において補助巻線から電源電圧を確保することができなくなるという問題がある。   Also, in a discharge lamp lighting device, a DC power supply is provided with a boost chopper circuit to improve the power factor, an auxiliary winding is added to the inductor of this boost chopper circuit, and the voltage induced in this auxiliary winding is rectified. If the igniter circuit is intermittently driven during start-up to generate a high-voltage pulse intermittently when the control circuit power supply is smoothed, the power supply voltage is secured from the auxiliary winding during light load periods when the igniter circuit does not operate There is a problem that it becomes impossible to do.

このため、昇圧チョッパ回路の出力端間に、抵抗とトランジスタの直列回路を並列に接続し、トランジスタをイグナイタ回路が動作しない期間オンさせることで電源電圧を確保するようにしたものが知られている(例えば、特許文献1参照)。
特開2003−203790号公報
For this reason, a power supply voltage is known by connecting a series circuit of a resistor and a transistor in parallel between the output terminals of the boost chopper circuit and turning on the transistor during a period when the igniter circuit does not operate. (For example, refer to Patent Document 1).
JP 2003-203790 A

従来の複数の直流制御電圧を出力する制御用電源装置は、高い方の直流制御電圧から低い方の直流制御電圧へ降圧する電圧量が大きく、降圧による電力損失が大きいという問題があった。   A conventional control power supply device that outputs a plurality of DC control voltages has a problem that a large amount of voltage is stepped down from a higher DC control voltage to a lower DC control voltage, and power loss due to the step-down is large.

また、従来の放電灯点灯装置においても、イグナイタ回路が動作しない軽負荷期間において抵抗を介して電流を通電するため無駄な消費電力が発生し、しかも、抵抗として容量が大きな抵抗を使用しなければならない問題があった。   In addition, in a conventional discharge lamp lighting device, current is passed through a resistor during a light load period in which the igniter circuit does not operate, so wasteful power consumption occurs, and a resistor having a large capacity must be used as a resistor. There was a problem that should not be.

そこで、本発明は、電力損失を小さくできる制御用電源装置を提供する。   Therefore, the present invention provides a control power supply apparatus that can reduce power loss.

また、本発明は、電力損失を小さくできる放電灯点灯装置及び照明装置を提供する。   The present invention also provides a discharge lamp lighting device and a lighting device that can reduce power loss.

また、本発明は、電力損失を小さくできるとともに無駄な消費電力の発生を抑制できる放電灯点灯装置及び照明装置を提供する。   In addition, the present invention provides a discharge lamp lighting device and a lighting device that can reduce power loss and suppress generation of wasteful power consumption.

請求項1対応の発明は、所定電圧の供給にて動作する第1の制御手段と、直流電源電圧を供給する直流電源と、前記直流電源電圧を該直流電源電圧より低い第1の直流電圧と、該第1の直流電圧より低い第2の直流電圧に降圧する電圧降圧手段と、前記電圧降圧手段が前記直流電源電圧を前記第1及び第2の直流電圧に降圧するよう制御し、前記第1の制御手段より低い電圧で動作する第2の制御手段と;前記電圧降圧手段から出力される前記第1及び第2の直流電圧を、該第2の直流電圧より低い電圧に変換し前記第2の制御手段の電源として供給する電圧供給手段と、前記電圧降圧手段から出力される前記第1及び第2の直流電圧を平滑し、前記第1の制御手段の電源として供給する平滑化手段とを具備する制御用電源装置にある。 The invention corresponding to claim 1 is a first control means that operates by supplying a predetermined voltage , a DC power source that supplies a DC power supply voltage, and a first DC voltage that is lower than the DC power supply voltage. Voltage step-down means for stepping down to a second DC voltage lower than the first DC voltage, and the voltage step-down means controls the step-down of the DC power supply voltage to the first and second DC voltages, and Second control means that operates at a voltage lower than that of the first control means; the first and second DC voltages output from the voltage step-down means are converted into a voltage lower than the second DC voltage, and the first Voltage supply means for supplying power to the second control means, smoothing means for smoothing the first and second DC voltages output from the voltage step-down means, and for supplying power as the power for the first control means A power supply for control.

電圧降圧手段は、例えば、IPD(インテリジェント・パワー・デバイス)を使用して、直流電源からの直流電圧を、例えば、15V程度の直流電圧とこれよりも低い5V程度の直流電圧に切替えて出力する。第1の制御電圧供給手段は、電圧降圧手段からの直流電圧を第1の制御手段に電源として出力する。このときの直流電圧は、例えば、15Vと12Vの間を変化するような電圧になる。第2の制御電圧供給手段は、例えば、3端子レギュレータを使用して、15Vと5Vの間を変化する電圧を、それよりも低い、例えば、3.3V程度の直流電圧に降圧して第2の制御手段に電源として出力する。   The voltage step-down means uses, for example, an IPD (intelligent power device) to switch the DC voltage from the DC power supply to, for example, a DC voltage of about 15 V and a DC voltage of about 5 V, which is lower than the DC voltage. . The first control voltage supply means outputs the DC voltage from the voltage step-down means to the first control means as a power source. The direct-current voltage at this time is, for example, a voltage that changes between 15V and 12V. The second control voltage supply means uses, for example, a three-terminal regulator to step down the voltage changing between 15V and 5V to a DC voltage lower than that, for example, about 3.3V. Output to the control means as a power source.

請求項2対応の発明は、直流電源電圧を供給する直流電源と、この直流電源に接続し、放電灯を点灯動作する点灯回路と、前記直流電源電圧を該直流電源電圧より低い第1の直流電圧と、該第1の直流電圧より低い第2の直流電圧に降圧する電圧降圧手段と、前記点灯回路を制御する第1の制御手段と、前記電圧降圧手段が前記直流電源電圧を前記第1及び第2の直流電圧に降圧するよう制御すると共に、放電灯電力が一定になるよう前記第1の制御手段を制御し、前記第1の制御手段より低い電源電圧で動作する第2の制御手段と、前記電圧降圧手段から出力される前記第1及び第2の直流電圧を、該第2の直流電圧より低い電圧に変換し前記第2の制御手段の電源として供給する電圧供給手段と、前記電圧降圧手段から出力される前記第1及び第2の直流電圧を平滑し、前記第2の制御手段の電源として供給する平滑化手段と、を具備する放電灯点灯装置にある。
第1の制御手段は、例えば、アナログICからなり、第1の制御電圧を電源として入力し点灯回路を制御する。第2の制御手段は、例えば、マイクロコンピュータからなり、第2の制御電圧を電源として入力し第1の制御手段を制御する。
According to a second aspect of the present invention, there is provided a direct current power supply for supplying a direct current power supply voltage, a lighting circuit connected to the direct current power supply for operating a discharge lamp, and a first direct current voltage lower than the direct current power supply voltage. voltage and a voltage step-down means for stepping down the lower second DC voltage from the first DC voltage, a first control means that controls the lighting circuit, the said voltage step-down means the DC power supply voltage a A second control that controls the first control means so that the discharge lamp power is constant, and operates at a power supply voltage lower than that of the first control means. Voltage supply means for converting the first and second DC voltages output from the voltage step-down means to a voltage lower than the second DC voltage and supplying the voltage as a power source for the second control means; The first output from the voltage step-down means. And a second DC voltage smoothing, in the discharge lamp lighting apparatus comprising: a smoothing means for supplying a power of said second control means.
The first control means is composed of, for example, an analog IC, and inputs the first control voltage as a power source to control the lighting circuit. The second control means is composed of, for example, a microcomputer, and inputs the second control voltage as a power source to control the first control means.

請求項3対応の発明は、請求項2記載の放電灯点灯装置において、前記電圧降圧手段は、直流電源又は点灯回路の起動時、あるいは再起動時には前記第1の直流電圧を出力する。すなわち、直流電源又は点灯回路の起動時、あるいは再起動時に第1の電圧を出力することで、第1の制御手段及び第2の制御手段は直ちに動作を開始できるようになる。 3. correspondence invention claimed, in the discharge lamp lighting apparatus according to claim 2, wherein said voltage step-down means, when starting the DC power supply or lighting circuit, or at the time of restart to output the first DC voltage. That is, when starting the DC power supply or lighting circuit, or by outputting a first voltage on reboot, so the first control means and second control means may start the operation immediately.

請求項4対応の発明は、請求項2又は3記載の放電灯点灯装置において、前記電圧降圧手段は、前記点灯回路の動作休止中あるいは停止中は前記第2の直流電圧を出力する。すなわち、点灯回路の動作休止中あるいは停止中により低い第2の直流電圧を出力することで、より無駄な消費電力の発生を抑制できる。
Claim 4 corresponds invention, in the discharge lamp lighting device according to claim 2 or 3, wherein said voltage step-down means, during operation dormant or stopping of the lighting circuit to output said second DC voltage. That is, by generating a lower second DC voltage while the lighting circuit is not operating or stopped, generation of more wasted power consumption can be suppressed.

請求項対応の発明は、照明器具本体と、この照明器具本体に付設された、請求項2乃至4のいずれか1記載の放電灯点灯装置と、照明器具本体に配設された放電灯とを具備する照明装置にある。 The invention corresponding to claim 5 includes a lighting fixture body, the discharge lamp lighting device according to any one of claims 2 to 4 attached to the lighting fixture body, and a discharge lamp disposed in the lighting fixture body. It is in the illuminating device which comprises.

本発明によれば、電力損失を小さくできる制御用電源装置を提供できる。
また、本発明によれば、電力損失を小さくできる放電灯点灯装置及び照明装置を提供できる。
また、本発明によれば、電力損失を小さくできるとともに無駄な消費電力の発生を抑制できる放電灯点灯装置及び照明装置を提供できる。
ADVANTAGE OF THE INVENTION According to this invention, the power supply device for control which can make power loss small can be provided.
Moreover, according to this invention, the discharge lamp lighting device and illuminating device which can make a power loss small can be provided.
Further, according to the present invention, it is possible to provide a discharge lamp lighting device and a lighting device that can reduce power loss and suppress generation of wasteful power consumption.

以下、本発明の実施の形態を、図面を参照して説明する。
(第1の実施の形態)
この実施の形態は、本発明を制御用電源装置に適用したものについて述べる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
In this embodiment, the present invention is applied to a control power supply device.

図1に示すように、直流電源1に、IPD(インテリジェント・パワー・デバイス)2、インダクタ3、ダイオード4及び平滑コンデンサ5からなる非絶縁型の降圧レギュレータ6を接続している。すなわち、前記降圧レギュレータ6は、直流電源1に、IPD2を、ダイオード4を逆極性に直列に介して接続し、前記ダイオード4にインダクタ3を直列に介して平滑コンデンサ5を並列に接続している。   As shown in FIG. 1, a non-insulated step-down regulator 6 including an IPD (intelligent power device) 2, an inductor 3, a diode 4 and a smoothing capacitor 5 is connected to a DC power source 1. That is, the step-down regulator 6 is connected to the DC power source 1 with the IPD 2 connected in series with a reverse polarity in series with the diode 4, and the smoothing capacitor 5 connected in parallel with the diode 4 through the inductor 3 in series. .

前記平滑コンデンサ5に、フォトカプラ9の発光ダイオード9Dを直列に介して、第1の定電圧ダイオード10にMOS型のFET(電界効果トランジスタ)11を介して第2の定電圧ダイオード12を並列に接続した並列回路を接続している。前記フォトカプラ9のホトトランジスタ9Tは前記IPD2の制御端子に接続している。
前記降圧レギュレータ6、第1の定電圧ダイオード10、FET11及び第2の定電圧ダイオード12は、電圧降圧手段を構成している。
A light emitting diode 9D of a photocoupler 9 is connected in series to the smoothing capacitor 5, and a second constant voltage diode 12 is connected in parallel to a first constant voltage diode 10 via a MOS type FET (field effect transistor) 11. Connected parallel circuits are connected. The phototransistor 9T of the photocoupler 9 is connected to the control terminal of the IPD2.
The step-down regulator 6, the first constant voltage diode 10, the FET 11 and the second constant voltage diode 12 constitute voltage step-down means.

前記平滑コンデンサ5に、第2の制御電圧供給手段である3端子レギュレータ7の入力端を並列に接続している。前記3端子レギュレータ7は、出力端に第2の制御手段としてマイクロコンピュータを有する集積回路(IC-2)8を接続している。前記集積回路(IC-2)8の電源電圧は、例えば、3.3Vであり、前記3端子レギュレータ7は、電圧降圧手段からの直流電圧を3.3Vに降圧して前記集積回路(IC-2)8に供給している。   The smoothing capacitor 5 is connected in parallel with an input terminal of a three-terminal regulator 7 as second control voltage supply means. The three-terminal regulator 7 is connected to an integrated circuit (IC-2) 8 having a microcomputer as second control means at the output end. The power supply voltage of the integrated circuit (IC-2) 8 is, for example, 3.3V, and the three-terminal regulator 7 steps down the direct current voltage from the voltage step-down means to 3.3V and the integrated circuit (IC−). 2) Supply to 8.

前記第1の定電圧ダイオード10は、例えば、ツェナー電圧が15Vのものを使用し、前記第2の定電圧ダイオード12は、例えば、ツェナー電圧が5Vのものを使用している。前記FET11は前記集積回路(IC-2)8のマイクロコンピュータによって交互にオン、オフ動作されるようになっている。   The first constant voltage diode 10 is, for example, one having a Zener voltage of 15V, and the second constant voltage diode 12 is, for example, having a Zener voltage of 5V. The FET 11 is alternately turned on and off by the microcomputer of the integrated circuit (IC-2) 8.

前記FET11がオフしているときには、平滑コンデンサ5に15V以上の電圧が発生すると第1の定電圧ダイオード10がオン動作してフォトカプラ9が動作する。そして、フォトカプラ9の動作によってIPD2は出力電圧が15Vを保持するように動作する。また、前記FET11がオンしているときには、平滑コンデンサ5に5V以上の電圧が発生すると第2の定電圧ダイオード12がオン動作してフォトカプラ9が動作する。そして、フォトカプラ9の動作によってIPD2は出力電圧が5Vを保持するように動作する。   When the FET 11 is off, the first constant voltage diode 10 is turned on and the photocoupler 9 is operated when a voltage of 15 V or more is generated in the smoothing capacitor 5. Then, by the operation of the photocoupler 9, the IPD 2 operates so that the output voltage is maintained at 15V. When the FET 11 is on, when the voltage of 5 V or more is generated in the smoothing capacitor 5, the second constant voltage diode 12 is turned on and the photocoupler 9 is operated. Then, by the operation of the photocoupler 9, the IPD 2 operates so that the output voltage is maintained at 5V.

前記第1の平滑コンデンサ5に、整流用ダイオード13を順極性に直列に介して平滑コンデンサ14を並列に接続している。この整流用ダイオード13及び平滑コンデンサ14は第1の制御電圧供給手段を構成し、電圧降圧手段からの直流電圧を平滑コンデンサ14で平滑して出力する。前記平滑コンデンサ14に第1の制御手段としてアナログICからなる集積回路(IC-1)15を接続している。前記集積回路(IC-1)15は、電源電圧が12V以上あれば正常に動作するものである。   A smoothing capacitor 14 is connected in parallel to the first smoothing capacitor 5 via a rectifying diode 13 in series with a forward polarity. The rectifying diode 13 and the smoothing capacitor 14 constitute first control voltage supply means, and the DC voltage from the voltage step-down means is smoothed by the smoothing capacitor 14 and output. An integrated circuit (IC-1) 15 made of an analog IC is connected to the smoothing capacitor 14 as a first control means. The integrated circuit (IC-1) 15 operates normally if the power supply voltage is 12V or higher.

このような構成においては、IPD2を含む降圧レギュレータ6は直流電源1からの直流電圧を15Vに降圧する。電源の投入時には、平滑コンデンサ5には15Vの電圧が発生し、ダイオード13を介して平滑コンデンサ14に充電される。そして、平滑コンデンサ14から集積回路(IC-1)15に略15Vの直流電圧が第1の制御電圧として供給される。   In such a configuration, the step-down regulator 6 including the IPD 2 steps down the DC voltage from the DC power source 1 to 15V. When the power is turned on, a voltage of 15 V is generated in the smoothing capacitor 5, and the smoothing capacitor 14 is charged via the diode 13. Then, a DC voltage of approximately 15 V is supplied from the smoothing capacitor 14 to the integrated circuit (IC-1) 15 as the first control voltage.

また、平滑コンデンサ5に発生する直流電圧は、3端子レギュレータ7にも供給される。3端子レギュレータ7は入力される直流電圧を3.3Vに降圧して集積回路(IC-2)8に供給する。集積回路(IC-2)8は3.3Vの直流電圧の供給を受けて動作を開始する。   The DC voltage generated in the smoothing capacitor 5 is also supplied to the three-terminal regulator 7. The three-terminal regulator 7 steps down the input DC voltage to 3.3 V and supplies it to the integrated circuit (IC-2) 8. The integrated circuit (IC-2) 8 starts operating upon receiving a DC voltage of 3.3V.

集積回路(IC-2)8は、FET11を所定の周期でオン、オフ動作する。例えば、集積回路(IC-1)15が動作するのに最低限必要な電圧が12Vであったとすると、集積回路(IC-2)8は、平滑コンデンサ14に発生する電圧が、15Vから12Vの間で繰り返し変化するように、FET11のオフ時間とオン時間を制御する。   The integrated circuit (IC-2) 8 turns on and off the FET 11 at a predetermined cycle. For example, if the minimum voltage required for the operation of the integrated circuit (IC-1) 15 is 12V, the integrated circuit (IC-2) 8 has a voltage generated in the smoothing capacitor 14 of 15V to 12V. The off-time and on-time of the FET 11 are controlled so as to change repeatedly.

電圧降圧手段は、FET11がオフすると、第1の定電圧ダイオード10により平滑コンデンサ5に15Vが発生するように動作し、FET11がオンすると、第2の定電圧ダイオード12により平滑コンデンサ5に5Vが発生するように動作する。このような動作によって、平滑コンデンサ5には、図2の(a)に示すように、15Vと5Vに変化する電圧が発生する。   The voltage step-down means operates so that 15 V is generated in the smoothing capacitor 5 by the first constant voltage diode 10 when the FET 11 is turned off, and 5 V is applied to the smoothing capacitor 5 by the second constant voltage diode 12 when the FET 11 is turned on. Operates to occur. By such an operation, a voltage that changes to 15 V and 5 V is generated in the smoothing capacitor 5 as shown in FIG.

この平滑コンデンサ5に発生する直流電圧は、3端子レギュレータ7に供給されるとともに、ダイオード13を介して平滑コンデンサ14に供給される。3端子レギュレータ7は、入力される直流電圧を3.3Vに降圧する。こうして、3端子レギュレータ7から集積回路(IC-2)8には、図2の(b)に示すような3.3V一定の電圧が供給される。   The DC voltage generated in the smoothing capacitor 5 is supplied to the three-terminal regulator 7 and is also supplied to the smoothing capacitor 14 via the diode 13. The three-terminal regulator 7 steps down the input DC voltage to 3.3V. Thus, a constant voltage of 3.3 V as shown in FIG. 2B is supplied from the three-terminal regulator 7 to the integrated circuit (IC-2) 8.

このとき3端子レギュレータ7は、15Vの電圧を3.3Vに降圧する動作と5Vの電圧を3.3Vに降圧する動作を繰り返すことになる。すなわち、3端子レギュレータ7は、15V一定の電圧を3.3Vに降圧するのではなく、15V電圧と5V電圧を交互に3.3Vに降圧することになる。これにより、5Vのときには1.7V降圧するのみの動作になり、無駄になる降圧電圧が極めて小さくなる。従って、15V電圧を3.3Vに降圧する動作も含めた3端子レギュレータ7における平均的な降圧電圧は小さくなる。このように、3端子レギュレータ7は、降圧する電圧を小さくできるので、電力損失を小さくできる。   At this time, the three-terminal regulator 7 repeats the operation of reducing the voltage of 15V to 3.3V and the operation of reducing the voltage of 5V to 3.3V. That is, the three-terminal regulator 7 does not step down the constant voltage of 15V to 3.3V, but alternately steps down the 15V voltage and the 5V voltage to 3.3V. As a result, when the voltage is 5 V, the operation is only to reduce the voltage by 1.7 V, and the step-down voltage that is wasted becomes extremely small. Therefore, the average step-down voltage in the three-terminal regulator 7 including the operation of stepping down the 15V voltage to 3.3V becomes small. Thus, since the three-terminal regulator 7 can reduce the voltage to be stepped down, the power loss can be reduced.

また、平滑コンデンサ14に発生する電圧は、図2の(c)に示すように、FET11がオフしている期間は略15VとなるがFET11がオンしている期間は略15Vから緩やかに減少し、略12VになったときにFET11がオフして再び略15Vになるという動作を繰り返す。この平滑コンデンサ14に発生する電圧は集積回路(IC-1)15に供給される。こうして、集積回路(IC-1)15には常に12V以上の電圧が供給されて正常に動作する。   Further, as shown in FIG. 2 (c), the voltage generated in the smoothing capacitor 14 is about 15V when the FET 11 is off, but gradually decreases from about 15V when the FET 11 is on. When the voltage reaches approximately 12V, the operation of turning off the FET 11 and approximately 15V again is repeated. The voltage generated in the smoothing capacitor 14 is supplied to the integrated circuit (IC-1) 15. Thus, the integrated circuit (IC-1) 15 is always supplied with a voltage of 12V or more and operates normally.

(第2の実施の形態)
この実施の形態は、本発明を高圧放電灯点灯装置に適用したものについて述べる。
図3に示すように、商用交流電源21に、雑音防止用のフィルタ回路22を介してダイオードブリッジからなる全波整流回路23の入力端を接続している。
前記全波整流回路23の出力端に、コンデンサ24を並列に接続するとともに、昇圧チョッパ回路25を接続している。前記全波整流回路23及び昇圧チョッパ回路25は直流電源を構成している。
(Second Embodiment)
This embodiment describes what applied this invention to the high pressure discharge lamp lighting device.
As shown in FIG. 3, the commercial AC power supply 21 is connected to the input terminal of a full-wave rectifier circuit 23 composed of a diode bridge via a noise prevention filter circuit 22.
A capacitor 24 is connected in parallel to the output terminal of the full-wave rectifier circuit 23, and a boost chopper circuit 25 is connected. The full-wave rectifier circuit 23 and the boost chopper circuit 25 constitute a DC power source.

前記昇圧チョッパ回路25は、全波整流回路23の出力端に、チョッパ用のインダクタ26を直列に介して、MOS型の第1のFET(電界効果トランジスタ)27と電流検出回路28との直列回路を並列に接続し、この直列回路にダイオード29を順極性に直列に介して平滑コンデンサ30を並列に接続している。   The step-up chopper circuit 25 is a series circuit of a MOS type first FET (field effect transistor) 27 and a current detection circuit 28 via a chopper inductor 26 connected in series to the output terminal of the full-wave rectifier circuit 23. Are connected in parallel, and a smoothing capacitor 30 is connected in parallel to the series circuit via a diode 29 in series with a forward polarity.

前記昇圧チョッパ回路25は、制御部としてアナログICからなる集積回路(IC-3)31を設け、この集積回路(IC-3)31に電流検出回路28から電流検出信号を入力するとともに前記平滑コンデンサ30から電源電圧を入力している。前記集積回路(IC-3)31はこの電流検出信号に基づいて前記第1のFET27をオフするタイミングを制御している。   The step-up chopper circuit 25 includes an integrated circuit (IC-3) 31 formed of an analog IC as a control unit, and inputs a current detection signal from the current detection circuit 28 to the integrated circuit (IC-3) 31 and the smoothing capacitor. The power supply voltage is input from 30. The integrated circuit (IC-3) 31 controls the timing for turning off the first FET 27 based on the current detection signal.

前記平滑コンデンサ30に、電圧検出回路32と電流検出回路33との直列回路を並列に接続するとともに、前記電流検出回路33を介してコンデンサ34並びに点灯回路を構成するフルブリッジ形のインバータ回路35を接続している。   A series circuit of a voltage detection circuit 32 and a current detection circuit 33 is connected in parallel to the smoothing capacitor 30, and a capacitor 34 and a full bridge type inverter circuit 35 constituting a lighting circuit are connected via the current detection circuit 33. Connected.

前記インバータ回路35は、第2、第3、第4、第5のFET36,37,38,39、インダクタ40及びトランス41を備え、前記第2、第3のFET36,37の直列回路と、前記第4、第5のFET38,39の直列回路を並列に接続している。そして、前記第2、第3のFET36,37の接続点を、前記インダクタ40及びトランス41の2次巻線41sを直列に介して高圧放電灯42の一端に接続し、前記第4、第5のFET38,39の接続点を、前記高圧放電灯42の他端に接続している。前記トランス41の1次巻線41pはイグナイタ回路からなる始動回路43に接続している。前記高圧放電灯42にコンデンサ44を並列に接続している。   The inverter circuit 35 includes second, third, fourth, and fifth FETs 36, 37, 38, and 39, an inductor 40, and a transformer 41, and a series circuit of the second and third FETs 36 and 37; A series circuit of fourth and fifth FETs 38 and 39 is connected in parallel. The connection point of the second and third FETs 36 and 37 is connected to one end of the high-pressure discharge lamp 42 through the inductor 40 and the secondary winding 41s of the transformer 41 in series, and the fourth and fifth The connection point of the FETs 38 and 39 is connected to the other end of the high-pressure discharge lamp 42. The primary winding 41p of the transformer 41 is connected to a starting circuit 43 comprising an igniter circuit. A capacitor 44 is connected to the high-pressure discharge lamp 42 in parallel.

前記インバータ回路35は、第1の制御手段としてアナログICからなる集積回路(IC-1)45を設け、この集積回路(IC-1)45によって前記各FET36,37,38,39をスイッチング駆動するようにしている。すなわち、前記第4、第5のFET38,39を低周波の周期で交互にオン、オフ動作し、第4のFET38がオンしている間に前記第2のFET37を高周波の周期でオン、オフ動作し、第5のFET39がオンしている間に前記第1のFET36を高周波の周期でオン、オフ動作するようになっている。   The inverter circuit 35 is provided with an integrated circuit (IC-1) 45 made of an analog IC as a first control means, and the FETs 36, 37, 38, 39 are switched by the integrated circuit (IC-1) 45. I am doing so. That is, the fourth and fifth FETs 38 and 39 are alternately turned on and off at a low frequency period, and the second FET 37 is turned on and off at a high frequency period while the fourth FET 38 is on. The first FET 36 is turned on and off at a high frequency period while the fifth FET 39 is on.

前記平滑コンデンサ30に制御用電源装置50を接続している。
前記制御用電源装置50は、平滑コンデンサ30に、IPD(インテリジェント・パワー・デバイス)51、インダクタ52、ダイオード53及び平滑コンデンサ54からなる非絶縁型の降圧レギュレータ55を接続している。すなわち、前記降圧レギュレータ55は、平滑コンデンサ30に、IPD51を、ダイオード53を逆極性に直列に介して接続し、前記ダイオード53にインダクタ52を直列に介して平滑コンデンサ54を並列に接続している。
A control power supply device 50 is connected to the smoothing capacitor 30.
In the control power supply 50, a non-insulated step-down regulator 55 including an IPD (intelligent power device) 51, an inductor 52, a diode 53, and a smoothing capacitor 54 is connected to the smoothing capacitor 30. That is, the step-down regulator 55 has the smoothing capacitor 30 connected to the IPD 51 via a diode 53 in reverse polarity in series, and the diode 53 connected to the smoothing capacitor 54 in parallel via an inductor 52 in series. .

また、前記制御用電源装置50は、平滑コンデンサ54に、フォトカプラ58の発光ダイオード58Dを直列に介して、第1の定電圧ダイオード59にMOS型の第6のFET60を介して第2の定電圧ダイオード61を並列に接続した並列回路を接続している。前記フォトカプラ58のホトトランジスタ58Tは前記IPD51の制御端子に接続している。
前記降圧レギュレータ55、第1の定電圧ダイオード59、第6のFET60及び第2の定電圧ダイオード61は、電圧降圧手段を構成している。
The control power supply device 50 includes a smoothing capacitor 54 and a light-emitting diode 58D of a photocoupler 58 connected in series, and a first constant-voltage diode 59 connected to a second constant voltage via a MOS-type sixth FET 60. A parallel circuit in which the voltage diode 61 is connected in parallel is connected. The phototransistor 58T of the photocoupler 58 is connected to the control terminal of the IPD 51.
The step-down regulator 55, the first constant voltage diode 59, the sixth FET 60, and the second constant voltage diode 61 constitute a voltage step-down means.

前記平滑コンデンサ54に、第2の制御電圧供給手段である3端子レギュレータ56の入力端を並列に接続している。前記3端子レギュレータ56は、出力端に第2の制御手段としてマイクロコンピュータを有する集積回路(IC-2)57を接続している。前記集積回路(IC-2)57の電源電圧は、例えば、3.3Vであり、前記3端子レギュレータ56は、電圧降圧手段からの直流電圧を3.3Vに降圧して前記集積回路(IC-2)57に供給している。   The smoothing capacitor 54 is connected in parallel with an input terminal of a three-terminal regulator 56 as second control voltage supply means. The three-terminal regulator 56 is connected to an integrated circuit (IC-2) 57 having a microcomputer as second control means at the output end. The power supply voltage of the integrated circuit (IC-2) 57 is, for example, 3.3V, and the three-terminal regulator 56 steps down the direct current voltage from the voltage step-down means to 3.3V and the integrated circuit (IC−). 2) Supplying to 57.

前記第1の定電圧ダイオード59は、例えば、ツェナー電圧が15Vのものを使用し、前記第2の定電圧ダイオード61は、例えば、ツェナー電圧が5Vのものを使用している。前記第6のFET60は前記集積回路(IC-2)57のマイクロコンピュータによって所定の周期でオン、オフ動作されるようになっている。   The first constant voltage diode 59 is, for example, one having a Zener voltage of 15V, and the second constant voltage diode 61 is, for example, having a Zener voltage of 5V. The sixth FET 60 is turned on and off at a predetermined cycle by the microcomputer of the integrated circuit (IC-2) 57.

前記第6のFET60がオフしているときには、平滑コンデンサ54に15V以上の電圧が発生すると第1の定電圧ダイオード59がオン動作してフォトカプラ58が動作する。そして、フォトカプラ58の動作によってIPD51は出力電圧が15Vを保持するように動作する。また、前記第6のFET60がオンしているときには、平滑コンデンサ54に5V以上の電圧が発生すると第2の定電圧ダイオード61がオン動作してフォトカプラ58が動作する。そして、フォトカプラ58の動作によってIPD51は出力電圧が5Vを保持するように動作する。   When the sixth FET 60 is off, the first constant voltage diode 59 is turned on and the photocoupler 58 is operated when a voltage of 15 V or more is generated in the smoothing capacitor 54. Then, by the operation of the photocoupler 58, the IPD 51 operates so that the output voltage is maintained at 15V. When the sixth FET 60 is on, when the voltage of 5 V or more is generated in the smoothing capacitor 54, the second constant voltage diode 61 is turned on and the photocoupler 58 is operated. Then, by the operation of the photocoupler 58, the IPD 51 operates so that the output voltage is maintained at 5V.

また、前記制御用電源装置50は、平滑コンデンサ54に、整流用ダイオード62を順極性に直列に介して平滑コンデンサ63を並列に接続している。この整流用ダイオード62及び平滑コンデンサ63は第1の制御電圧供給手段を構成し、電圧降圧手段からの直流電圧を平滑コンデンサ63で平滑して出力する。前記平滑コンデンサ63に第1の制御手段である前記集積回路(IC-1)45及び前記昇圧チョッパ回路25の制御部である集積回路(IC-3)31の電源端子を接続している。前記集積回路(IC-1)45及び集積回路(IC-3)31は、電源電圧が12V以上あれば正常に動作するものである。   Further, the control power supply device 50 has a smoothing capacitor 63 connected in parallel to a smoothing capacitor 54 via a rectifying diode 62 in series with a forward polarity. The rectifying diode 62 and the smoothing capacitor 63 constitute first control voltage supply means, and the DC voltage from the voltage step-down means is smoothed by the smoothing capacitor 63 and output. The smoothing capacitor 63 is connected to the power supply terminal of the integrated circuit (IC-1) 45 as the first control means and the integrated circuit (IC-3) 31 as the control unit of the boost chopper circuit 25. The integrated circuit (IC-1) 45 and the integrated circuit (IC-3) 31 operate normally when the power supply voltage is 12V or more.

前記昇圧チョッパ回路25は、前記インダクタ26に補助巻線64を添設し、この補助巻線64の一端を前記全波整流回路23の出力端の負極側に接続し、他端を前記集積回路(IC-3)31に接続するとともに、整流用ダイオード65を順極性に介して前記平滑コンデンサ63の正極端に接続している。前記補助巻線64はインダクタ26に発生する電磁エネルギーによって電圧を誘起し、その電圧を、整流用ダイオード65を介して平滑コンデンサ63に印加する。   The step-up chopper circuit 25 has an auxiliary winding 64 attached to the inductor 26, one end of the auxiliary winding 64 is connected to the negative side of the output end of the full-wave rectifier circuit 23, and the other end is connected to the integrated circuit. (IC-3) 31 and a rectifying diode 65 is connected to the positive terminal of the smoothing capacitor 63 via a forward polarity. The auxiliary winding 64 induces a voltage by electromagnetic energy generated in the inductor 26 and applies the voltage to the smoothing capacitor 63 via the rectifying diode 65.

第2の制御手段である前記集積回路(IC-2)57は、前記電圧検出回路32からの電圧検出信号及び前記電流検出回路33からの電流検出信号をデジタル変換して取込み、これらの信号からランプ電力を演算し、ランプ電力が一定になるように第1の制御手段である前記集積回路(IC-1)45を制御する。前記集積回路(IC-1)45は、集積回路(IC-2)57に制御されてランプ電力が一定になるように、前記第1、第2のFET36,37のオンデューティを制御する。   The integrated circuit (IC-2) 57 as the second control means digitally converts the voltage detection signal from the voltage detection circuit 32 and the current detection signal from the current detection circuit 33 and takes them in from these signals. The lamp power is calculated and the integrated circuit (IC-1) 45 as the first control means is controlled so that the lamp power becomes constant. The integrated circuit (IC-1) 45 controls the on-duty of the first and second FETs 36 and 37 so that the lamp power becomes constant under the control of the integrated circuit (IC-2) 57.

また、前記集積回路(IC-2)57は、電源が投入された起動時においては、各部の起動に必要な一定時間、前記第6のFET60のオフ状態を維持して電圧降圧手段の平滑コンデンサ54に15Vの電圧を発生させ、それにより、平滑コンデンサ63に略15Vの電圧を発生させるようになっている。これにより、集積回路(IC-1)45及び集積回路(IC-3)31は確実に起動される。   In addition, the integrated circuit (IC-2) 57 keeps the sixth FET 60 off for a certain period of time required for starting up each part when the power is turned on, so that the smoothing capacitor of the voltage step-down means A voltage of 15V is generated at 54, and thereby a voltage of approximately 15V is generated at the smoothing capacitor 63. Thereby, the integrated circuit (IC-1) 45 and the integrated circuit (IC-3) 31 are reliably started.

そして、一定時間が経過すると、前記第6のFET60のオン、オフ制御を開始する。このとき、前記平滑コンデンサ63の充電電圧を監視して、この充電電圧が12V以下に低下しないように前記第6のFET60のオン、オフ周期とオンデューティを制御するようになっている。   Then, when a certain time has elapsed, the on / off control of the sixth FET 60 is started. At this time, the charging voltage of the smoothing capacitor 63 is monitored, and the on / off cycle and on-duty of the sixth FET 60 are controlled so that the charging voltage does not drop below 12V.

このような構成においては、電源が投入されると、平滑コンデンサ30への充電が開始されて制御用電源装置50に平滑コンデンサ30から電源が供給される。制御用電源装置50ではIPD51が動作して平滑コンデンサ54に15Vの電圧が発生し、平滑コンデンサ63に略15Vの電圧が発生する。   In such a configuration, when the power is turned on, charging of the smoothing capacitor 30 is started, and power is supplied from the smoothing capacitor 30 to the control power supply device 50. In the control power supply device 50, the IPD 51 operates to generate a voltage of 15 V on the smoothing capacitor 54, and generate a voltage of approximately 15 V on the smoothing capacitor 63.

これにより、3端子レギュレータ56が動作して集積回路(IC-2)57に3.3Vの電源が供給されるとともに、平滑コンデンサ63から集積回路(IC-1)45及び集積回路(IC-3)31に略15Vの電源が供給される。こうして、起動時において各集積回路57,31,45は充分な電源電圧の供給を受けてスムーズに動作を開始する。そして、集積回路(IC-2)57は集積回路(IC-1)45を制御するようになる。   As a result, the three-terminal regulator 56 operates to supply 3.3V power to the integrated circuit (IC-2) 57, and from the smoothing capacitor 63 to the integrated circuit (IC-1) 45 and the integrated circuit (IC-3). ) 31 is supplied with approximately 15V power. Thus, each integrated circuit 57, 31, 45 receives a supply of a sufficient power supply voltage at the time of start-up and starts operating smoothly. Then, the integrated circuit (IC-2) 57 controls the integrated circuit (IC-1) 45.

集積回路(IC-3)31が動作を開始すると、この集積回路(IC-3)31によって第1のFET27がスイッチング動作され、昇圧チョッパ回路25が動作を開始する。また、集積回路(IC-1)45が動作を開始すると、インバータ回路35が動作を開始する。   When the integrated circuit (IC-3) 31 starts operating, the first FET 27 is switched by the integrated circuit (IC-3) 31 and the boost chopper circuit 25 starts operating. When the integrated circuit (IC-1) 45 starts operating, the inverter circuit 35 starts operating.

インバータ回路35では、第4、第5のFET38,39が低周波の遅い周期で交互にオン、オフ動作するとともに、第4のFET38のオン期間において第3のFET37が高周波の早い周期でオン、オフ動作し、第5のFET39のオン期間において第2のFET36が高周波の早い周期でオン、オフ動作する。また、始動回路43が動作し、高圧放電灯42に対して高圧パルスを間欠的に印加するようになる。   In the inverter circuit 35, the fourth and fifth FETs 38 and 39 are alternately turned on and off at a low frequency with a slow cycle, and the third FET 37 is turned on at a high frequency with a fast cycle in the on period of the fourth FET 38. The second FET 36 is turned on and off at an early period of high frequency in the on period of the fifth FET 39. In addition, the starting circuit 43 operates and intermittently applies a high-pressure pulse to the high-pressure discharge lamp 42.

そして、起動に必要な一定時間が経過すると、集積回路(IC-2)57は、第6のFET60のオン、オフ制御を開始する。電圧降圧手段は、第6のFET60がオフすると、第1の定電圧ダイオード59により平滑コンデンサ54に15Vが発生するように動作し、第6のFET60がオンすると、第2の定電圧ダイオード12により平滑コンデンサ54に5Vが発生するように動作する。   When a certain time necessary for activation elapses, the integrated circuit (IC-2) 57 starts on / off control of the sixth FET 60. The voltage step-down means operates so that 15 V is generated in the smoothing capacitor 54 by the first constant voltage diode 59 when the sixth FET 60 is turned off, and by the second constant voltage diode 12 when the sixth FET 60 is turned on. The smoothing capacitor 54 operates to generate 5V.

この平滑コンデンサ54に発生する直流電圧は、3端子レギュレータ56に供給されるとともに、ダイオード62を介して平滑コンデンサ63に供給される。3端子レギュレータ56は、入力される直流電圧を3.3Vに降圧する。こうして、3端子レギュレータ56から集積回路(IC-2)57には、3.3V一定の電圧が供給される。   The DC voltage generated in the smoothing capacitor 54 is supplied to the three-terminal regulator 56 and also supplied to the smoothing capacitor 63 via the diode 62. The three-terminal regulator 56 steps down the input DC voltage to 3.3V. Thus, a constant voltage of 3.3 V is supplied from the three-terminal regulator 56 to the integrated circuit (IC-2) 57.

このとき3端子レギュレータ56は、15Vの電圧を3.3Vに降圧する動作と5Vの電圧を3.3Vに降圧する動作を繰り返すことになる。すなわち、3端子レギュレータ56は、15V一定の電圧を3.3Vに降圧するのではなく、15V電圧と5V電圧を交互に3.3Vに降圧することになる。これにより、5Vのときには1.7V降圧するのみの動作になり、無駄になる降圧電圧が極めて小さくなる。従って、15V電圧を3.3Vに降圧する動作も含めた3端子レギュレータ56における平均的な降圧電圧は小さくなる。このように、3端子レギュレータ56は、降圧する電圧を小さくできるので、電力損失を小さくできる。   At this time, the three-terminal regulator 56 repeats the operation of stepping down the 15V voltage to 3.3V and the step of stepping down the 5V voltage to 3.3V. That is, the three-terminal regulator 56 does not step down a constant voltage of 15V to 3.3V, but alternately steps down the 15V voltage and the 5V voltage to 3.3V. As a result, when the voltage is 5 V, the operation is only to reduce the voltage by 1.7 V, and the step-down voltage that is wasted becomes extremely small. Therefore, the average step-down voltage in the three-terminal regulator 56 including the operation of stepping down the 15V voltage to 3.3V becomes small. Thus, since the three-terminal regulator 56 can reduce the voltage to be stepped down, the power loss can be reduced.

また、平滑コンデンサ63に発生する電圧は、第6のFET60がオフしている期間は略15Vとなるが第6のFET60がオンしている期間は略15Vから緩やかに減少し、略12VになったときにFET60がオフして再び略15Vになるという動作を繰り返す。この平滑コンデンサ63に発生する電圧は集積回路(IC-2)31と集積回路(IC-3)45に供給される。こうして、集積回路(IC-1)45と集積回路(IC-3)31には常に12V以上の電圧が供給されて正常に動作する。   The voltage generated in the smoothing capacitor 63 is about 15V when the sixth FET 60 is off, but gradually decreases from about 15V to about 12V when the sixth FET 60 is on. When this happens, the operation of turning off the FET 60 and setting it to about 15 V again is repeated. The voltage generated in the smoothing capacitor 63 is supplied to the integrated circuit (IC-2) 31 and the integrated circuit (IC-3) 45. Thus, the integrated circuit (IC-1) 45 and the integrated circuit (IC-3) 31 are always supplied with a voltage of 12V or more and operate normally.

また、始動回路43が高圧パルスを発生させている期間は、一定の負荷があるので、昇圧チョッパ回路25では、第1のFET27のスイッチング動作によってインダクタ26に大きな電磁エネルギーが発生し、これにより補助巻線64に電圧が誘起する。これにより、整流用ダイオード65を介して平滑コンデンサ63への充電が行われる。これに対し、始動回路43が高圧パルスの発生を停止している期間は、第1のFET27がスイッチング動作してもインダクタ26に大きな電磁エネルギーが発生することはない。従って、補助巻線64に電圧が誘起されない。このときには、平滑コンデンサ63への充電電流は、補助巻線64から整流用ダイオード65を介して流れることは無く、電圧降圧手段から整流用ダイオード62を介してのみ流れる。   Further, since there is a constant load during the period in which the start circuit 43 generates the high voltage pulse, the boost chopper circuit 25 generates a large electromagnetic energy in the inductor 26 by the switching operation of the first FET 27, thereby assisting. A voltage is induced in the winding 64. As a result, the smoothing capacitor 63 is charged via the rectifying diode 65. On the other hand, during the period in which the start circuit 43 stops generating the high voltage pulse, no large electromagnetic energy is generated in the inductor 26 even if the first FET 27 performs a switching operation. Accordingly, no voltage is induced in the auxiliary winding 64. At this time, the charging current to the smoothing capacitor 63 does not flow from the auxiliary winding 64 via the rectifying diode 65, but flows only from the voltage step-down means via the rectifying diode 62.

このように、始動時においては、始動回路43が高圧パルスを発生させている期間は、平滑コンデンサ63には補助巻線64と電圧降圧手段の両方から充電電流が流れ、始動回路43が高圧パルスの発生を停止している期間は、平滑コンデンサ63には電圧降圧手段からのみ充電電流が流れる。   As described above, at the time of starting, during the period in which the starting circuit 43 is generating the high voltage pulse, the charging current flows through the smoothing capacitor 63 from both the auxiliary winding 64 and the voltage step-down means. During the period when the generation of the current is stopped, the charging current flows through the smoothing capacitor 63 only from the voltage step-down means.

こうして、平滑コンデンサ63は、始動時において常に12Vを超える充電電圧が維持され、集積回路(IC-1)45及び集積回路(IC-3)31は安定した動作を維持できる。そして、始動回路43が高圧パルスの発生を停止し、インダクタ26の動作が停止している期間において、平滑コンデンサ63の充電電圧を確保するのに、IPD51を有する制御用電源装置50を使用しているので、従来のように抵抗を使用して電流を流し続ける必要は無く、無駄な消費電力の発生を抑制できる。   Thus, the smoothing capacitor 63 always maintains a charging voltage exceeding 12 V at the time of starting, and the integrated circuit (IC-1) 45 and the integrated circuit (IC-3) 31 can maintain a stable operation. Then, the control power supply device 50 having the IPD 51 is used to secure the charging voltage of the smoothing capacitor 63 during the period in which the start circuit 43 stops generating the high voltage pulse and the operation of the inductor 26 is stopped. Therefore, it is not necessary to continue to flow current using a resistor as in the conventional case, and generation of useless power consumption can be suppressed.

そして、高圧放電灯42が点灯を開始するようになると、始動回路43の動作は停止するが、高圧放電灯42に大きなランプ電流が流れるので、昇圧チョッパ回路25では、第1のFET27のスイッチング動作によってインダクタ26に大きな電磁エネルギーが発生する。これにより補助巻線64に電圧が誘起され、整流用ダイオード65を介して平滑コンデンサ63に充電電流が流れる。こうして、高圧放電灯42の点灯後においては補助巻線64に誘起する電圧によって平滑コンデンサ63は常に15V以上の充電電圧で維持されることになる。なお、この間においても3端子レギュレータ56は動作を継続し、入力される直流電圧を3.3Vに降圧して集積回路(IC-2)57に供給し続ける。
なお、この実施の形態は本発明を高圧放電灯点灯装置に適用したものについて述べたがこれに限定するものではなく、通常の放電灯点灯装置にも適用できるものである。
When the high pressure discharge lamp 42 starts lighting, the operation of the starting circuit 43 stops, but a large lamp current flows through the high pressure discharge lamp 42. Therefore, in the boost chopper circuit 25, the switching operation of the first FET 27 is performed. As a result, large electromagnetic energy is generated in the inductor 26. As a result, a voltage is induced in the auxiliary winding 64, and a charging current flows through the smoothing capacitor 63 via the rectifying diode 65. Thus, after the high pressure discharge lamp 42 is turned on, the smoothing capacitor 63 is always maintained at a charging voltage of 15 V or more by the voltage induced in the auxiliary winding 64. Note that the three-terminal regulator 56 continues to operate during this time, and continues to step down the input DC voltage to 3.3 V and supply it to the integrated circuit (IC-2) 57.
In this embodiment, the present invention is applied to a high pressure discharge lamp lighting device. However, the present invention is not limited to this and can be applied to a normal discharge lamp lighting device.

(第3の実施の形態)
この実施の形態は、本発明を高圧放電灯点灯装置に適用した他の実施の形態について述べる。なお、前述した第2の実施の形態と同一の部分には同一の符号を付し詳細な説明は省略する。
(Third embodiment)
This embodiment describes another embodiment in which the present invention is applied to a high pressure discharge lamp lighting device. The same parts as those of the second embodiment described above are denoted by the same reference numerals, and detailed description thereof is omitted.

図4に示すように、インバータ回路35に代えて、ペアレギュレータ回路351を接続している。すなわち、図3の平滑コンデンサ30に代えて、2つの平滑コンデンサ71,72の直列回路を接続し、この平滑コンデンサ71,72の直列回路に点灯回路を構成する前記ペアレギュレータ回路351を接続している。   As shown in FIG. 4, a pair regulator circuit 351 is connected instead of the inverter circuit 35. That is, instead of the smoothing capacitor 30 of FIG. 3, a series circuit of two smoothing capacitors 71 and 72 is connected, and the pair regulator circuit 351 constituting the lighting circuit is connected to the series circuit of the smoothing capacitors 71 and 72. Yes.

前記ペアレギュレータ回路351は、前記平滑コンデンサ71,72の直列回路に第2、第3のFET36,37の直列回路を並列に接続し、高圧放電灯42の一端を、ランプ電流を検出するランプ電流検出回路73を介して前記平滑コンデンサ71と72の接続点に接続し、前記高圧放電灯42の他端を、トランス41の2次巻線41s及びインダクタ40を直列に介して前記第2、第3のFET36,37の接続点に接続している。前記第2、第3のFET36,37のドレイン、ソース間にそれぞれダイオード74,75を逆極性にして並列に接続している。   The pair regulator circuit 351 connects the series circuit of the second and third FETs 36 and 37 in parallel to the series circuit of the smoothing capacitors 71 and 72, and the lamp current for detecting the lamp current at one end of the high-pressure discharge lamp 42. It connects to the connection point of the smoothing capacitors 71 and 72 via the detection circuit 73, and connects the other end of the high-pressure discharge lamp 42 to the second and second via the secondary winding 41s of the transformer 41 and the inductor 40 in series. 3 is connected to the connection point of the FETs 36 and 37. Diodes 74 and 75 are connected in parallel between the drains and sources of the second and third FETs 36 and 37, respectively, with reverse polarity.

前記ランプ電流検出回路73、高圧放電灯42及びトランス41の2次巻線41sの直列回路に、ランプ電圧を検出するランプ電圧検出回路76及びコンデンサ77をそれぞれ並列に接続している。そして、前記第2、第3のFET36,37を第1の制御手段としてアナログICからなる集積回路(IC-1)451によって高周波の周期でオン、オフ動作するようになっている。   A lamp voltage detection circuit 76 for detecting a lamp voltage and a capacitor 77 are connected in parallel to the series circuit of the lamp current detection circuit 73, the high-pressure discharge lamp 42 and the secondary winding 41s of the transformer 41, respectively. The second and third FETs 36 and 37 are turned on and off at a high-frequency cycle by an integrated circuit (IC-1) 451 comprising an analog IC as a first control means.

第2の制御手段である集積回路(IC-2)57は、ランプ電圧検出回路76からランプ電圧検出信号を取り込むとともにランプ電流検出回路73からランプ電流検出信号をデジタル変換して取り込み、ランプ電力を演算する。そして、ランプ電力が一定になるように、第2、第3のFET36,37のオンデューティを制御する。第1の制御手段である集積回路(IC-1)451は、集積回路(IC-2)57からの制御信号に基づいて第2、第3のFET36,37をオン、オフ駆動する。
なお、その他の構成は前述した第2の実施の形態と同様である。
The integrated circuit (IC-2) 57 as the second control means takes in the lamp voltage detection signal from the lamp voltage detection circuit 76 and digitally converts the lamp current detection signal from the lamp current detection circuit 73 and takes in the lamp power. Calculate. Then, the on-duty of the second and third FETs 36 and 37 is controlled so that the lamp power becomes constant. The integrated circuit (IC-1) 451 as the first control means drives the second and third FETs 36 and 37 on and off based on a control signal from the integrated circuit (IC-2) 57.
Other configurations are the same as those of the second embodiment described above.

このような構成においては、電源が投入された起動時あるいは再起動時において、第2の制御手段である集積回路(IC-2)57は、各部の起動に必要な所定時間、第6のFET60をオフ状態に維持する。そして、IPD51の動作により降圧レギュレータ55の平滑コンデンサ54に15Vの電圧が発生する。これにより、平滑コンデンサ63には図5の(c)に示すように略15Vの電圧が発生する。この平滑コンデンサ63の電圧は集積回路(IC-1)451と集積回路(IC-3)31の電源電圧になる。   In such a configuration, the integrated circuit (IC-2) 57, which is the second control means, at the time of starting or restarting when the power is turned on, causes the sixth FET 60 to operate for a predetermined time required for starting each part. Is kept off. A voltage of 15 V is generated in the smoothing capacitor 54 of the step-down regulator 55 by the operation of the IPD 51. As a result, a voltage of approximately 15 V is generated in the smoothing capacitor 63 as shown in FIG. The voltage of the smoothing capacitor 63 becomes the power supply voltage of the integrated circuit (IC-1) 451 and the integrated circuit (IC-3) 31.

こうして、集積回路(IC-1)451と集積回路(IC-3)31は確実に起動される。また、平滑コンデンサ54に発生する直流電圧は、3端子レギュレータ56にも供給される。3端子レギュレータ56は入力される直流電圧を3.3Vに降圧して集積回路(IC-2)57に供給する。集積回路(IC-2)57は3.3Vの直流電圧の供給を受けて動作を開始する。   In this way, the integrated circuit (IC-1) 451 and the integrated circuit (IC-3) 31 are reliably activated. The DC voltage generated in the smoothing capacitor 54 is also supplied to the three-terminal regulator 56. The three-terminal regulator 56 steps down the input DC voltage to 3.3 V and supplies it to the integrated circuit (IC-2) 57. The integrated circuit (IC-2) 57 starts operating upon receiving a DC voltage of 3.3V.

集積回路(IC-1)451及び集積回路(IC-3)31が起動すると、昇圧チョッパ回路25が動作を開始し、また、ペアレギュレータ回路351も動作を開始するようになる。昇圧チョッパ回路25では集積回路(IC-3)31は、図5の(a)に示すように高い周波数の制御信号によって第1のFET27をオン、オフ駆動するようになる。   When the integrated circuit (IC-1) 451 and the integrated circuit (IC-3) 31 are activated, the boost chopper circuit 25 starts its operation, and the pair regulator circuit 351 also starts its operation. In the step-up chopper circuit 25, the integrated circuit (IC-3) 31 drives the first FET 27 on and off by a high frequency control signal as shown in FIG.

昇圧チョッパ回路25が動作を開始すると、第1のFET27がスイッチング駆動される。また、ペアレギュレータ回路351が動作を開始すると、第2のFET36による一定時間の高周波なオン、オフ動作と、第3のFET37による一定時間の高周波なオン、オフ動作が交互に繰り返される。
ペアレギュレータ回路351では始動回路43が動作し、高圧放電灯42に対して高圧パルスが間欠的に印加されるようになる。
When the step-up chopper circuit 25 starts operation, the first FET 27 is switched. When the pair regulator circuit 351 starts operation, the high-frequency on / off operation for a certain time by the second FET 36 and the high-frequency on / off operation for a certain time by the third FET 37 are alternately repeated.
In the pair regulator circuit 351, the starting circuit 43 operates, and a high-pressure pulse is intermittently applied to the high-pressure discharge lamp.

また、始動回路43が高圧パルスを発生させている期間は、一定の負荷があるので、昇圧チョッパ回路25では、第1のFET27のスイッチング動作によってインダクタ26に大きな電磁エネルギーが発生し、これにより補助巻線64に電圧が誘起する。これにより、整流用ダイオード65を介して平滑コンデンサ63への充電が行われる。これに対し、始動回路43が高圧パルスの発生を停止している期間は、第1のFET27がスイッチング動作してもインダクタ26に大きな電磁エネルギーが発生することはない。従って、補助巻線64に電圧が誘起されない。このときには、平滑コンデンサ63への充電電流は、補助巻線64から整流用ダイオード65を介して流れることは無く、電圧降圧手段から整流用ダイオード62を介してのみ流れる。   Further, since there is a constant load during the period in which the start circuit 43 generates the high voltage pulse, the boost chopper circuit 25 generates a large electromagnetic energy in the inductor 26 by the switching operation of the first FET 27, thereby assisting. A voltage is induced in the winding 64. As a result, the smoothing capacitor 63 is charged via the rectifying diode 65. On the other hand, during the period in which the start circuit 43 stops generating the high voltage pulse, no large electromagnetic energy is generated in the inductor 26 even if the first FET 27 performs a switching operation. Accordingly, no voltage is induced in the auxiliary winding 64. At this time, the charging current to the smoothing capacitor 63 does not flow from the auxiliary winding 64 via the rectifying diode 65, but flows only from the voltage step-down means via the rectifying diode 62.

高圧放電灯42が点灯した場合は、補助巻線64から平滑コンデンサ63へ図5の(c)に示すように電源電圧が15Vで維持される。
一方、集積回路(IC-2)57は、所定の時間が経過すると、第6のFET60をオンにする。これにより、降圧レギュレータ55の平滑コンデンサ54の充電電圧が、図5の(b)に示すように15Vから5Vに低下する。
そして、高圧放電灯42が点灯できない場合の始動回路43の間欠動作の休止中においては、第2の制御手段である集積回路(IC-2)57のみが動作を継続すればよく、従って、昇圧チョッパ回路25の集積回路(IC-3)31は、図6の(a)に示すように、始動回路43の間欠動作の休止中は動作を停止する。すなわち、第1のFET27はオン、オフ駆動されない。
When the high pressure discharge lamp 42 is lit, the power supply voltage is maintained at 15 V from the auxiliary winding 64 to the smoothing capacitor 63 as shown in FIG.
On the other hand, the integrated circuit (IC-2) 57 turns on the sixth FET 60 when a predetermined time elapses. As a result, the charging voltage of the smoothing capacitor 54 of the step-down regulator 55 is reduced from 15V to 5V as shown in FIG.
During the pause of the intermittent operation of the starting circuit 43 when the high-pressure discharge lamp 42 cannot be lit, only the integrated circuit (IC-2) 57 as the second control means needs to continue the operation. The integrated circuit (IC-3) 31 of the chopper circuit 25 stops its operation while the intermittent operation of the starting circuit 43 is stopped, as shown in FIG. That is, the first FET 27 is not driven on / off.

また、制御用電源装置50においては、図6の(b)に示すように平滑コンデンサ54に略5Vの電圧が発生するように、集積回路(IC-2)57により第6のFET60がオン状態に維持される。従って、始動回路43の間欠動作の休止中において、平滑コンデンサ63に発生する電圧は、図6の(c)に示すように略5Vに維持される。こうして、3端子レギュレータ56による降圧電圧が小さくなるので、電力損失を小さくできる。   In the control power supply device 50, the sixth FET 60 is turned on by the integrated circuit (IC-2) 57 so that a voltage of about 5V is generated in the smoothing capacitor 54 as shown in FIG. Maintained. Accordingly, during the pause of the intermittent operation of the starting circuit 43, the voltage generated in the smoothing capacitor 63 is maintained at approximately 5V as shown in FIG. Thus, the step-down voltage by the three-terminal regulator 56 is reduced, so that the power loss can be reduced.

始動回路43が休止期間を終えて再び動作するときには、起動時や再起動時と同様、集積回路(IC-2)57が第6のFET60をオフ状態にし、平滑コンデンサ63に略15Vの電圧を発生させて、集積回路(IC-1)451及び集積回路(IC-3)31を起動させる。そして、始動回路43を一定時間動作させる。   When the starter circuit 43 finishes the rest period and operates again, the integrated circuit (IC-2) 57 turns off the sixth FET 60 and applies a voltage of approximately 15 V to the smoothing capacitor 63, similar to the start and restart. The integrated circuit (IC-1) 451 and the integrated circuit (IC-3) 31 are activated. Then, the starting circuit 43 is operated for a certain time.

このような動作により、高圧放電灯42の温度が十分に低い状態にあるときには、起動時あるいは再起動時に始動回路43による高圧パルスの発生動作が行われると、高圧放電灯42はスムーズに点灯するようになる。また、高圧放電灯42の温度が高い状態にあるときには、起動時あるいは再起動時に始動回路43による高圧パルスの発生動作が行われても高圧放電灯42は点灯されないので、始動回路43による高圧パルスの発生動作が間欠的に繰り返されるようになる。そして、高圧放電灯42の温度が低下すると高圧放電灯42は始動回路43からの高圧パルスを受けて点灯するようになる。   With this operation, when the temperature of the high-pressure discharge lamp 42 is sufficiently low, the high-pressure discharge lamp 42 is lit smoothly when the high-pressure pulse is generated by the start circuit 43 at the time of starting or restarting. It becomes like this. Further, when the high-pressure discharge lamp 42 is in a high temperature state, the high-pressure discharge lamp 42 is not lit even when the start-up circuit 43 generates a high-pressure pulse at the time of starting or restarting. The generation | occurrence | production operation | movement comes to be repeated intermittently. When the temperature of the high-pressure discharge lamp 42 decreases, the high-pressure discharge lamp 42 is turned on in response to a high-pressure pulse from the starting circuit 43.

このように、起動時や再起動時には、集積回路(IC-2)57は第6のFET60をオフ状態に維持して降圧レギュレータ55の平滑コンデンサ54に15Vの電圧を発生させ、平滑コンデンサ63に略15Vの電圧を発生させる。これにより、集積回路(IC-1)451と集積回路(IC-3)31を確実に起動させることができる。すなわち、昇圧チョッパ回路25及びペアレギュレータ回路351の動作を直ちに開始させることができる。   As described above, at the time of start-up or restart, the integrated circuit (IC-2) 57 maintains the sixth FET 60 in the OFF state, generates a voltage of 15 V in the smoothing capacitor 54 of the step-down regulator 55, and A voltage of approximately 15V is generated. Thereby, the integrated circuit (IC-1) 451 and the integrated circuit (IC-3) 31 can be reliably started. That is, the operations of the boost chopper circuit 25 and the pair regulator circuit 351 can be started immediately.

また、高圧放電灯42が高温状態で直ぐに点灯させることができないときには、始動回路43を間欠動作させて高圧放電灯42が冷えるのを待ち、高圧放電灯42が始動できる温度に低下すると、自動的に点灯させることができる。そして、始動回路43を間欠動作させるので、高圧パルスを連続して発生させる場合に比べて高圧放電灯に与える高圧の影響を低減できる。また、始動回路43の間欠動作における休止期間は集積回路(IC-1)451と集積回路(IC-3)31の動作を停止するので、無駄に消費電力が発生するのを抑制できる。   When the high pressure discharge lamp 42 cannot be turned on immediately in a high temperature state, the start circuit 43 is intermittently operated to wait for the high pressure discharge lamp 42 to cool down. Can be turned on. Since the starting circuit 43 is operated intermittently, the influence of the high pressure on the high pressure discharge lamp can be reduced as compared with the case where the high pressure pulse is continuously generated. In addition, since the operations of the integrated circuit (IC-1) 451 and the integrated circuit (IC-3) 31 are stopped during the pause period in the intermittent operation of the starting circuit 43, it is possible to suppress unnecessary power consumption.

なお、この装置においても、平滑コンデンサ54に発生する直流電圧は、3端子レギュレータ56に供給されるとともに、ダイオード62を介して平滑コンデンサ63に供給され、3端子レギュレータ56は、入力される直流電圧を3.3Vに降圧する。そして、3端子レギュレータ56は、15Vの電圧を3.3Vに降圧する動作と5Vの電圧を3.3Vに降圧する動作を繰り返すことになる。これにより、5Vのときには1.7V降圧するのみの動作になり、無駄になる降圧電圧が極めて小さくなる。従って、前述した実施の形態と同様に3端子レギュレータ56における降圧電圧を小さくでき、電力損失を小さくできる。   Also in this apparatus, the DC voltage generated in the smoothing capacitor 54 is supplied to the three-terminal regulator 56 and also supplied to the smoothing capacitor 63 via the diode 62, and the three-terminal regulator 56 receives the input DC voltage. Is stepped down to 3.3V. The three-terminal regulator 56 repeats the operation of stepping down the 15V voltage to 3.3V and the step of stepping down the 5V voltage to 3.3V. As a result, when the voltage is 5 V, the operation is only to reduce the voltage by 1.7 V, and the step-down voltage that is wasted becomes extremely small. Accordingly, the step-down voltage in the three-terminal regulator 56 can be reduced and the power loss can be reduced as in the embodiment described above.

(第4の実施の形態)
この実施の形態は、本発明を高圧放電灯点灯装置に適用した他の実施の形態について述べる。なお、前述した各実施の形態と同一の部分には同一の符号を付し詳細な説明は省略する。
(Fourth embodiment)
This embodiment describes another embodiment in which the present invention is applied to a high pressure discharge lamp lighting device. In addition, the same code | symbol is attached | subjected to the part same as each embodiment mentioned above, and detailed description is abbreviate | omitted.

図7に示すように、図3のフルブリッジ形のインバータ回路35に代えて、ハーフブリッジ形のインバータ回路352を接続している。このハーフブリッジ形のインバータ回路352は、平滑コンデンサ30に、第2、第3のFET36,37の直列回路を並列に接続し、高圧放電灯42の一端を、ランプ電流検出回路73を介して前記第3のFET37のソース端子に接続し、前記高圧放電灯42の他端を、インダクタ40及びコンデンサ78を直列に介して前記第2、第3のFET36,37の接続点に接続している。   As shown in FIG. 7, a half-bridge inverter circuit 352 is connected instead of the full-bridge inverter circuit 35 of FIG. This half-bridge type inverter circuit 352 has a series circuit of second and third FETs 36 and 37 connected in parallel to the smoothing capacitor 30, and one end of the high-pressure discharge lamp 42 is connected to the smoothing capacitor 30 via the lamp current detection circuit 73. Connected to the source terminal of the third FET 37, the other end of the high-pressure discharge lamp 42 is connected to the connection point of the second and third FETs 36 and 37 via an inductor 40 and a capacitor 78 in series.

前記高圧放電灯42及びランプ電流検出回路73の直列回路に、ランプ電圧検出回路76及びコンデンサ79をそれぞれ並列に接続している。前記第3のFET37に、コンデンサ80及び抵抗81を直列に介してダイオード82を逆極性にして並列に接続している。そして、前記抵抗81とダイオード82のカソードとの接続点にダイオード83のアノードを接続している。前記ダイオード83は、カソードを定電圧ダイオード84のカソードに接続すると共にコンデンサ85の一端に接続している。前記定電圧ダイオード84のアノード及びコンデンサ85は、その他端を前記ダイオード82のアノードに接続している。   A lamp voltage detection circuit 76 and a capacitor 79 are connected in parallel to the series circuit of the high-pressure discharge lamp 42 and the lamp current detection circuit 73, respectively. The third FET 37 is connected in parallel with a diode 82 having a reverse polarity through a capacitor 80 and a resistor 81 in series. The anode of the diode 83 is connected to the connection point between the resistor 81 and the cathode of the diode 82. The diode 83 has a cathode connected to the cathode of the constant voltage diode 84 and one end of the capacitor 85. The other end of the anode of the constant voltage diode 84 and the capacitor 85 is connected to the anode of the diode 82.

前記ダイオード83及び定電圧ダイオード84のアノードとコンデンサ85の一端との接続点は、ダイオード86を順極性に介して平滑コンデンサ63の正極端子に接続している。   The connection point between the anodes of the diode 83 and the constant voltage diode 84 and one end of the capacitor 85 connects the diode 86 to the positive terminal of the smoothing capacitor 63 via the forward polarity.

前記第2、第3のFET36,37を第1の制御手段としてアナログICからなる集積回路(IC-1)451によって高周波の周期でオン、オフ動作するようになっている。第2の制御手段である集積回路(IC-2)57は、ランプ電圧検出回路76からランプ電圧検出信号を取り込むとともにランプ電流検出回路73からランプ電流検出信号をデジタル変換して取り込み、ランプ電力を演算する。そして、ランプ電力が一定になるように、第2、第3のFET36,37の周波数あるいはオンデューティ、または、昇圧チョッパ回路25の出力電圧を制御する。
なお、その他の構成は前述した第3の実施の形態と同様である。
The second and third FETs 36 and 37 are turned on and off in a high-frequency cycle by an integrated circuit (IC-1) 451 made of an analog IC using the first control means as a first control means. The integrated circuit (IC-2) 57 as the second control means takes in the lamp voltage detection signal from the lamp voltage detection circuit 76 and digitally converts the lamp current detection signal from the lamp current detection circuit 73 and takes in the lamp power. Calculate. Then, the frequency or on-duty of the second and third FETs 36 and 37 or the output voltage of the boost chopper circuit 25 is controlled so that the lamp power becomes constant.
Other configurations are the same as those of the third embodiment described above.

このような構成のインバータ回路352は、起動時や再起動時には、インダクタ40とコンデンサ79との共振回路によって高電圧が発生し高圧放電灯42に印加する。従って、始動回路を不要にできる。   In the inverter circuit 352 having such a configuration, a high voltage is generated by a resonance circuit of the inductor 40 and the capacitor 79 and applied to the high-pressure discharge lamp 42 at the time of startup and restart. Therefore, the starting circuit can be dispensed with.

起動時あるいは再起動時には、第3の実施の形態と同様に、第2の制御手段である集積回路(IC-2)57は、各部の起動に必要な所定時間、第6のFET60をオフ状態に維持する。これにより、降圧レギュレータ55の平滑コンデンサ54に15Vの電圧が発生し、平滑コンデンサ63に略15Vの電圧が発生する。この平滑コンデンサ63の電圧は集積回路(IC-1)451と集積回路(IC-3)31の電源電圧になる。   At the time of starting or restarting, as in the third embodiment, the integrated circuit (IC-2) 57 as the second control means turns off the sixth FET 60 for a predetermined time required for starting each part. To maintain. As a result, a voltage of 15V is generated in the smoothing capacitor 54 of the step-down regulator 55, and a voltage of approximately 15V is generated in the smoothing capacitor 63. The voltage of the smoothing capacitor 63 becomes the power supply voltage of the integrated circuit (IC-1) 451 and the integrated circuit (IC-3) 31.

こうして、集積回路(IC-1)451と集積回路(IC-3)31は確実に起動される。集積回路(IC-1)451及び集積回路(IC-3)31が起動すると、昇圧チョッパ回路25が動作を開始し、また、インバータ回路352も動作を開始するようになる。   In this way, the integrated circuit (IC-1) 451 and the integrated circuit (IC-3) 31 are reliably activated. When the integrated circuit (IC-1) 451 and the integrated circuit (IC-3) 31 are activated, the boost chopper circuit 25 starts its operation, and the inverter circuit 352 also starts its operation.

インバータ回路352が動作すると、ダイオード83のカソード側に所定電圧が発生し、この電圧がダイオード86を介して平滑コンデンサ63に印加される。こうして、インバータ回路352の動作時には平滑コンデンサ63はダイオード86を介して充電され、12V以上、例えば、略15Vの電圧が維持される。   When the inverter circuit 352 operates, a predetermined voltage is generated on the cathode side of the diode 83, and this voltage is applied to the smoothing capacitor 63 via the diode 86. Thus, during the operation of the inverter circuit 352, the smoothing capacitor 63 is charged via the diode 86, and a voltage of 12V or more, for example, approximately 15V is maintained.

なお、この装置においても、平滑コンデンサ54に発生する直流電圧は、3端子レギュレータ56に供給されるとともに、ダイオード62を介して平滑コンデンサ63に供給され、3端子レギュレータ56は、入力される直流電圧を3.3Vに降圧する。そして、3端子レギュレータ56は、5Vの電圧を3.3Vに降圧する動作を多くの時間に行うことにより、無駄になる降圧電圧が極めて小さくなる。従って、前述した実施の形態と同様に3端子レギュレータ56における降圧電圧を小さくでき、電力損失を小さくできる。   Also in this apparatus, the DC voltage generated in the smoothing capacitor 54 is supplied to the three-terminal regulator 56 and also supplied to the smoothing capacitor 63 via the diode 62, and the three-terminal regulator 56 receives the input DC voltage. Is stepped down to 3.3V. The three-terminal regulator 56 performs the operation of stepping down the voltage of 5V to 3.3V for a long time, so that a wasteful step-down voltage becomes extremely small. Accordingly, the step-down voltage in the three-terminal regulator 56 can be reduced and the power loss can be reduced as in the embodiment described above.

(第5の実施の形態)
この実施の形態は、前述した第2乃至第4の実施の形態に記載した高圧放電灯点灯装置のいずれかを使用した照明装置ついて述べる。
図8に示すように、高圧放電灯点灯装置100を、照明器具本体101とは別にして設置している。前記照明器具本体101は凹形状の反射笠102を設け、この反射笠102の内側中央にソケット(図示せず)を設けている。そして、このソケットに高圧放電灯42の口金を螺着し、高圧放電灯を装填している。放電灯点灯装置100は前述した第2の実施の形態に記載した高圧放電灯点灯装置と同一の構成になっている。
(Fifth embodiment)
In this embodiment, a lighting device using any one of the high pressure discharge lamp lighting devices described in the second to fourth embodiments will be described.
As shown in FIG. 8, the high pressure discharge lamp lighting device 100 is installed separately from the lighting fixture main body 101. The luminaire main body 101 is provided with a concave reflecting shade 102 and a socket (not shown) is provided at the inner center of the reflecting shade 102. The base of the high pressure discharge lamp 42 is screwed into this socket, and the high pressure discharge lamp is loaded. The discharge lamp lighting device 100 has the same configuration as the high pressure discharge lamp lighting device described in the second embodiment.

このような構成の照明装置に使用する高圧放電灯点灯装置100は、第2乃至第4の実施の形態に記載した高圧放電灯点灯装置のいずれかと同じ構成になっているので、制御用電源装置から直流電源を入力し、その直流電圧を3.3Vの電圧に降圧する3端子レギュレータは、降圧しなければならない電圧を減らすことができて電力損失を小さくできる。   Since the high pressure discharge lamp lighting device 100 used in the lighting device having such a configuration has the same configuration as any of the high pressure discharge lamp lighting devices described in the second to fourth embodiments, the control power supply device A three-terminal regulator that inputs a DC power supply from and reduces the DC voltage to a voltage of 3.3 V can reduce the voltage that must be stepped down and reduce power loss.

また、始動回路が高圧パルスの発生を停止している期間において制御用電源電圧を確保するのに従来のように抵抗を使用して電流を流し続ける必要は無く、無駄な消費電力の発生を抑制できる。
従って、照明装置としても、電力損失を小さくでき、無駄な消費電力の発生を抑制できることになる。
In addition, it is not necessary to continue to flow current using resistors to secure the control power supply voltage during the period when the start circuit stops generating high-voltage pulses, which suppresses the generation of unnecessary power consumption. it can.
Accordingly, the lighting device can reduce power loss and suppress generation of wasteful power consumption.

本発明の第1の実施の形態に係る、制御用電源装置の回路構成を示す図。The figure which shows the circuit structure of the power supply device for control based on the 1st Embodiment of this invention. 同実施の形態における各部の電圧波形を示す図。The figure which shows the voltage waveform of each part in the embodiment. 本発明の第2の実施の形態に係る、高圧放電灯点灯装置の回路構成を示す図。The figure which shows the circuit structure of the high pressure discharge lamp lighting device based on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る、高圧放電灯点灯装置の回路構成を示す図。The figure which shows the circuit structure of the high pressure discharge lamp lighting device based on the 3rd Embodiment of this invention. 同実施の形態において高圧放電灯をスムーズに点灯できたときの起動時あるいは再起動時の各部の動作を示す信号及び電圧波形図。The signal and voltage waveform diagram which show the operation | movement of each part at the time of starting at the time of starting a high pressure discharge lamp smoothly in the same embodiment, or restarting. 同実施の形態において高圧放電灯をスムーズに点灯できなかったときの起動時あるいは再起動時の各部の動作を示す信号及び電圧波形図。The signal and voltage waveform diagram which show the operation | movement of each part at the time of starting or restarting when the high pressure discharge lamp cannot be lighted smoothly in the same embodiment. 本発明の第4の実施の形態に係る、高圧放電灯点灯装置の回路構成を示す図。The figure which shows the circuit structure of the high pressure discharge lamp lighting device based on the 4th Embodiment of this invention. 本発明の第5の実施の形態に係る、照明装置の外観を示す斜視図。The perspective view which shows the external appearance of the illuminating device based on the 5th Embodiment of this invention.

符号の説明Explanation of symbols

6,55…降圧レギュレータ、7,56…3端子レギュレータ(第2の制御電圧供給手段)、8,57…集積回路(IC-2)(第2の制御手段)、10,12,59,61…定電圧ダイオード、11,60…FET、13,62…整流用ダイオード、14,63…第2の平滑コンデンサ、15,45,451…集積回路(IC-1)(第1の制御手段)、25…昇圧チョッパ回路(直流電源)、35…インバータ回路(点灯回路)、50…制御用電源装置。   6, 55 ... step-down regulator, 7, 56 ... three-terminal regulator (second control voltage supply means), 8, 57 ... integrated circuit (IC-2) (second control means), 10, 12, 59, 61 ... constant voltage diode, 11, 60 ... FET, 13, 62 ... rectifying diode, 14, 63 ... second smoothing capacitor, 15, 45, 451 ... integrated circuit (IC-1) (first control means), 25 ... Boost chopper circuit (DC power supply), 35 ... Inverter circuit (lighting circuit), 50 ... Power supply for control.

Claims (5)

所定電圧の供給にて動作する第1の制御手段と、
直流電源電圧を供給する直流電源と;
前記直流電源電圧を該直流電源電圧より低い第1の直流電圧と、該第1の直流電圧より低い第2の直流電圧に降圧する電圧降圧手段と;
前記電圧降圧手段が前記直流電源電圧を前記第1及び第2の直流電圧に降圧するよう制御し、前記第1の制御手段より低い電圧で動作する第2の制御手段と;
前記電圧降圧手段から出力される前記第1及び第2の直流電圧を、該第2の直流電圧より低い電圧に変換し前記第2の制御手段の電源として供給する電圧供給手段と;
前記電圧降圧手段から出力される前記第1及び第2の直流電圧を平滑し、前記第1の制御手段の電源として供給する平滑化手段と
を具備していることを特徴とする制御用電源装置。
First control means that operates by supplying a predetermined voltage ;
A DC power supply for supplying a DC power supply voltage ;
Voltage dropping means for stepping down the DC power supply voltage to a first DC voltage lower than the DC power supply voltage and a second DC voltage lower than the first DC voltage ;
Second control means for controlling the voltage step-down means to step down the DC power supply voltage to the first and second DC voltages, and operating at a lower voltage than the first control means;
Voltage supply means for converting the first and second DC voltages output from the voltage step-down means to a voltage lower than the second DC voltage and supplying the converted voltage as a power source for the second control means;
Smoothing means for smoothing the first and second DC voltages output from the voltage step-down means and supplying them as a power source for the first control means ;
A control power supply device comprising:
直流電源電圧を供給する直流電源と;
この直流電源に接続し、放電灯を点灯動作する点灯回路と;
前記直流電源電圧を該直流電源電圧より低い第1の直流電圧と、該第1の直流電圧より低い第2の直流電圧に降圧する電圧降圧手段と;
前記点灯回路を制御する第1の制御手段と;
前記電圧降圧手段が前記直流電源電圧を前記第1及び第2の直流電圧に降圧するよう制御すると共に、放電灯電力が一定になるよう前記第1の制御手段を制御し、前記第1の制御手段より低い電源電圧で動作する第2の制御手段と;
前記電圧降圧手段から出力される前記第1及び第2の直流電圧を、該第2の直流電圧より低い電圧に変換し前記第2の制御手段の電源として供給する電圧供給手段と;
前記電圧降圧手段から出力される前記第1及び第2の直流電圧を平滑し、前記第2の制御手段の電源として供給する平滑化手段と
を具備していることを特徴とする放電灯点灯装置。
A DC power supply for supplying a DC power supply voltage ;
A lighting circuit connected to the DC power source and lighting the discharge lamp;
Voltage dropping means for stepping down the DC power supply voltage to a first DC voltage lower than the DC power supply voltage and a second DC voltage lower than the first DC voltage;
A first control means that controls the lighting circuit;
The voltage step-down means controls the direct-current power supply voltage to step down to the first and second direct-current voltages, and controls the first control means so that the discharge lamp power becomes constant, and the first control Second control means operating at a lower supply voltage than the means;
Voltage supply means for converting the first and second DC voltages output from the voltage step-down means to a voltage lower than the second DC voltage and supplying the converted voltage as a power source for the second control means;
Smoothing means for smoothing the first and second DC voltages output from the voltage step-down means and supplying them as a power source for the second control means ;
A discharge lamp lighting device comprising:
前記電圧降圧手段は、直流電源又は点灯回路の起動時、あるいは再起動時には前記第1の直流電圧を出力することを特徴とする請求項2記載の放電灯点灯装置。 The voltage step-down unit, a discharge lamp lighting device according to claim 2, wherein when starting the DC power supply or lighting circuit, or at the time of restart and outputs the first DC voltage. 前記電圧降圧手段は、前記点灯回路の動作休止中あるいは停止中は前記第2の直流電圧を出力することを特徴とする請求項2又は3記載の放電灯点灯装置。 The voltage step-down means, wherein during operation dormant or stopping of the lighting circuit discharge lamp lighting device according to claim 2 or 3, wherein the outputs of said second DC voltage. 照明器具本体と;
この照明器具本体に付設された、請求項2乃至4のいずれか1記載の放電灯点灯装置と;
前記照明器具本体に配設された放電灯と;
を具備していることを特徴とする照明装置。
A lighting fixture body;
The discharge lamp lighting device according to any one of claims 2 to 4, which is attached to the lighting fixture body;
A discharge lamp disposed in the luminaire body;
An illumination device comprising:
JP2006212199A 2006-03-06 2006-08-03 Power supply device for control, discharge lamp lighting device and lighting device Expired - Fee Related JP4910549B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212199A JP4910549B2 (en) 2006-03-06 2006-08-03 Power supply device for control, discharge lamp lighting device and lighting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006059791 2006-03-06
JP2006059791 2006-03-06
JP2006212199A JP4910549B2 (en) 2006-03-06 2006-08-03 Power supply device for control, discharge lamp lighting device and lighting device

Publications (3)

Publication Number Publication Date
JP2007274877A JP2007274877A (en) 2007-10-18
JP2007274877A5 JP2007274877A5 (en) 2009-08-20
JP4910549B2 true JP4910549B2 (en) 2012-04-04

Family

ID=38677088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212199A Expired - Fee Related JP4910549B2 (en) 2006-03-06 2006-08-03 Power supply device for control, discharge lamp lighting device and lighting device

Country Status (1)

Country Link
JP (1) JP4910549B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117641642B (en) * 2024-01-26 2024-05-17 江西众一信息产业股份有限公司 Single fire intelligent lighting switch circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04259017A (en) * 1991-02-14 1992-09-14 Brother Ind Ltd Dc power unit
JP3379159B2 (en) * 1993-08-11 2003-02-17 松下電工株式会社 Discharge lamp lighting device
JPH08273868A (en) * 1995-03-31 1996-10-18 Toshiba Lighting & Technol Corp Lighting device for discharge lamp, discharge lamp lighting device and lighting system
JP2003203790A (en) * 2001-12-28 2003-07-18 Matsushita Electric Works Ltd Discharge lamp lighting device
EP1491988A1 (en) * 2002-04-04 2004-12-29 Matsushita Electric Industrial Co., Ltd. Multiple power source semiconductor integrated circuit

Also Published As

Publication number Publication date
JP2007274877A (en) 2007-10-18

Similar Documents

Publication Publication Date Title
TWI388115B (en) Power conversion drive circuit and lamp drive circuit
JP5884046B2 (en) Lighting device and lighting apparatus using the same
JP5263503B2 (en) Light emitting diode lighting device
JP5411787B2 (en) Lighting device and lighting fixture using the same
JP2009302017A (en) Light-emitting diode-lighting device, and lighting system
US20110068714A1 (en) High pressure discharge lamp lighting device and illumination instrument
JP5401937B2 (en) Lighting device and lighting apparatus
JP2011034847A (en) Power supply device and lighting fixture
JP6296091B2 (en) Light source lighting device and lighting fixture
JP2009189158A (en) Control method of power supply apparatus, and power supply apparatus
JP6323149B2 (en) Power supply device for lighting with power failure compensation function and lighting device
JP4910549B2 (en) Power supply device for control, discharge lamp lighting device and lighting device
JP6260225B2 (en) Lighting device and lighting apparatus
JP4363315B2 (en) Induction heating device
US8941321B2 (en) Discharge lamp lighting device, and illumination apparatus and vehicle including same
JP2008243456A (en) Illumination device
JP5214003B2 (en) Power supply device and lighting device
JP5289597B2 (en) Power supply device and lighting fixture
JP5328997B2 (en) Power supply device and lighting device
JP6648502B2 (en) Lighting device and lighting equipment
JP4948496B2 (en) Discharge lamp lighting device and lighting device
JP7454123B2 (en) LED drive device and lighting equipment
US8674612B2 (en) Fluorescent tube driving device
JP4937035B2 (en) Discharge lamp lighting device and lighting fixture
JP5279200B2 (en) Integrated circuit and discharge lamp lighting device provided with the integrated circuit

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees