[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4908837B2 - 発光素子アレイ及び画像形成装置 - Google Patents

発光素子アレイ及び画像形成装置 Download PDF

Info

Publication number
JP4908837B2
JP4908837B2 JP2005358999A JP2005358999A JP4908837B2 JP 4908837 B2 JP4908837 B2 JP 4908837B2 JP 2005358999 A JP2005358999 A JP 2005358999A JP 2005358999 A JP2005358999 A JP 2005358999A JP 4908837 B2 JP4908837 B2 JP 4908837B2
Authority
JP
Japan
Prior art keywords
layer
emitting element
element array
light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005358999A
Other languages
English (en)
Other versions
JP2007165535A5 (ja
JP2007165535A (ja
Inventor
哲也 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005358999A priority Critical patent/JP4908837B2/ja
Priority to US11/609,595 priority patent/US7768021B2/en
Publication of JP2007165535A publication Critical patent/JP2007165535A/ja
Publication of JP2007165535A5 publication Critical patent/JP2007165535A5/ja
Priority to US12/820,460 priority patent/US8164104B2/en
Application granted granted Critical
Publication of JP4908837B2 publication Critical patent/JP4908837B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/918Light emitting regenerative switching device, e.g. light emitting scr arrays, circuitry

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子アレイ及び画像形成装置に係わり、特に活性層上に発光素子ごとに分離されたキャリア注入層を有する発光素子アレイ及びそれを用いた画像形成装置に関する。
電子写真プリンタの露光光源として発光ダイオード等を数千個連ねた発光素子アレイが用いられている。例えば、GaAsなどの化合物半導体基板上にいくつかのAlGaAs層による素子構造を形成し、それをアレイ化している(特許文献1)。プリンタ用として使用する場合、所望の印刷解像度にあわせて素子サイズおよび素子間隔を決定することが求められ、600dpiの場合、素子サイズは少なくとも40μm□以下、素子間隔は40μmである。そして、1200dpiであればそれぞれその半分が必要となる。こうした素子サイズは通常の発光ダイオードのサイズ(約200μm□以上)と比較すると面積比で二桁程度小さなサイズである。さらに、この小さな素子を個別に駆動できるようにすることが求められる。
このような個別に駆動できる微小発光素子を持つアレイを形成するためには、隣接する素子間を電気的に分離させることが求められ、その方法は大別して二種類ある。
一つ目は、エピタキシャル成長時に均一にpn接合構造を形成し、後にエッチングにより素子形成・分離を行う方法(特許文献2)である。二つ目は、あるいはp型不純物であるZnを選択的に拡散させて素子形成・分離を行う方法(特許文献3)である。
また、ストッパ層でエッチングを止めて活性層をエッチングしない方法を開示するものとして、特許文献4がある。
特許第3185049号明細書 特許第3426834号明細書 特許第3236463号明細書 特開2005-19946号公報
従来の素子分離方法のひとつであるエッチングによる素子分離は、通常の発光ダイオードでも行われている。そして、活性層下に存在する表面層(例えばp型層)とは反対の導電型層(例えばn型層)までエッチングを行うことにより、簡便な素子分離が一般的に可能である。
しかしながら、活性層が一部露出することにより、特にAlGaAs層を活性層として用いた構造では、そこでの非発光再結合による無効電流成分の増大が問題となり、低電流注入領域での発光効率は一般的に低い。特に、図11に示すように素子のサイズが40μm以下の領域、すなわち通常のLED素子サイズ200μmに比べて面積比で二桁程度小さい場合には、単位素子面積あたりの側壁長が一桁程度長くなる。そして、こうした影響は通常の発光ダイオードに比べ、大きなものとなる。よって、こうしたエッチングによる素子分離を行った素子では、必要な発光強度を得るために、すなわち、その発光効率の低さを補うために注入電流量を増やす必要が生じる。その結果、発熱による素子特性の低下や素子劣化、そして素子位置ずれなどの様々な悪影響を引き起こし、高精細プリンタ光源への応用にとって大きな問題となっている。
一方、Zn拡散による方法では活性層が露出されないことから上記の問題は少なく、低電流注入領域での発光効率は良い。しかしながら、Zn拡散は高温長時間プロセス(例えば700C、30分)を必要とする。したがって、金属を含むプロセスの前段階で拡散プロセスを終了させておかなければならないという制約が生じる。またさらなる発光効率の改善に向けて量子井戸構造活性層の有効性が報告されているが、量子井戸構造は通常多層構造であり、Zn拡散によりAlGaAs多層構造の混晶化が起こってしまう。このため、Zn拡散後も量子井戸構造を保つことは通常非常に困難である。また、Zn拡散は基本的に時間により拡散面積および深さを制御するためアレイなど多数の素子を作製する場合には均一性に限界があると考えられる。
本発明の目的は上記の問題を解決することあり、特に、漏れ電流が少なく低電流領域での発光効率が良い発光素子を提供することにある。
本発明の発光素子アレイは、それぞれキャリア注入層を含み、分離領域により分離された複数の発光素子領域と、
前記複数のキャリア注入層からキャリアが注入されることによって発光する活性層と、
前記活性層と前記キャリア注入層との間に備えられ、且つ前記複数のキャリア注入層の抵抗値よりも大きな抵抗値を有する抵抗層と、を備え、
前記活性層は、前記複数のキャリア注入層に共通の層であることを特徴とする。
上記本発明において、前記キャリア注入層の分離はエッチングにて行われており、このエッチングが前記抵抗層で止まっていることが好ましい。
また上記本発明において、前記抵抗層と前記キャリア注入層との間に、エッチングストップ層が設けられていることが好ましい。
ところで、特許文献4では、ストッパ層でエッチングを止めて活性層をエッチングしない方法を開示している。しかしながら、この方法は、エッチング個所からの光漏れを低減することを目的としており、低電流注入領域での発光効率改善には注意が払われていない。すなわち、エッチングが活性層に到達しない場合では、非発光成分は抑えられるものの、ここで開示された方法では抵抗層は存在せず、p型のストッパ層が存在するために、そこを介する漏れ電流、すなわち無効電流成分が発生してしまう。また、それを抑えるために、ストッパ層をエッチングする方法も開示しているが、今度は活性層が露出してしまうため非発光成分を抑えることが困難である。
本発明によれば、活性層上に抵抗層を設けることで、素子分離領域での電気的分離を向上させ、素子間の漏れ電流を減らすことができる。すなわち、低電流領域での無効電流成分を低減して発光効率の高い素子アレイが実現可能となる。
本発明において、さらに、発光素子の分離がエッチングにて行われており、そのエッチングが抵抗層で止まるようにすることで、活性層が露出せず非発光成分を低減することができる。そして、上記の漏れ電流抑制効果と合わせ、総合的に発光に寄与しない無効電流成分の少ない発光効率の高い素子アレイが実現可能となる。
また、本発明において、さらに、エッチングストップ層を導入することにより、エッチング時間に拠らない高精度かつ高均一な素子形成・分離も可能となる。
以下、図面を用いて本発明の実施形態を説明する。
(第1の実施形態)
図1は本発明の第1の実施形態を示す発光素子アレイの断面図である。この実施形態では発光素子アレイは、n側電極11、n型Si基板12、金属ミラー13、n型GaAs層14、n型AlGaAs層15、AlGaAs量子井戸活性層16、アンドープAlGaAs抵抗層17を有する。また、アンドープAlGaAs抵抗層17上にキャリア注入層(ここではホール注入層)となるp型AlGaAs層18、p型GaAs層19、p側電極20および絶縁膜21を有する。素子分離のためにアンドープAlGaAs抵抗層17まで、p型GaAs層19およびp型AlGaAs層18が順次エッチングがされる。
図2は本発明の実施形態を示す発光素子アレイの平面図である。この実施形態では、20μm□のサイズ(図2中、L=20μm)にエッチングにより分離された素子が2個以上形成され、それぞれ個別のp側電極20が形成されている。エッチングされた領域ではアンドープAlGaAs抵抗層17が露出し、活性層16は露出していない。その上に絶縁膜21を堆積し、電気的分離を行っている。さらにその上にp側電極20が形成され、p側電極の必要な部分のみp型GaAs層19と直接接触し、発光素子に電流注入が可能な構成になっている。それ以外のp側電極部は絶縁膜上に形成されており、電流注入領域、すなわち発光領域が不用意に広がらないとともに、ワイヤーボンディングによる電気的導通を形成するのに十分な大きさのp側電極面積を持っている。
次に、この実施形態における素子アレイ製造工程を説明する。
まず、図3に示すように、GaAs基板上に図1の層構造とは逆になるような素子層構造をエピタキシャル成長させ形成する。すなわち、GaAs基板23上に素子構成層となる、p型GaAs層19、p型AlGaAs層18、アンドープAlGaAs抵抗層17、AlGaAs量子井戸活性層16、n型AlGaAs層15、n型GaAs層14を形成する。このとき、AlAs選択エッチング分離層22を、逆素子構成層のp型GaAs層19の直下に挿入している。
このAlAs選択エッチング分離層22は後に選択エッチングすることによりGaAs基板23と素子構成層の分離に使用する(M.Konagai, M.Sugimoto, and T. Takahashi, J. Cryst. Growth 45, 277 (1978))。このエピタキシャル成長後のウエハ表面および別途用意した支持基板であるSi基板12の表面に金属膜を各々成膜する。この金属膜同士を貼り合わせ、その後、フッ酸溶液に浸してAlAs選択エッチング分離層22の選択エッチングを行い、素子構成層をSi基板12上に移設して図4のような金属ミラー13となる金属膜を含むウエハを作製する。
本実施形態では、このような金属膜あるいは量子井戸活性層を含まないウエハであっても、十分効果を発揮するが、上述したように、このようなウエハを用いた場合に、さらに本発明の効果が高まる。具体的には、金属膜が反射鏡として素子構造直下に存在するため、基板側に進行した光もその金属膜の反射によって表面側に取り出すことが可能になり、発光強度が増大する。また、支持基板としてSiを用いるため、GaAs基板の場合に比べ熱特性が向上する。さらに量子井戸活性層が使用可能になるため、発光効率がさらに改善される。
続いて、このウエハ上にフォトリソグラフィ技術によりパターニングし、ウェットエッチング技術により素子分離を行う。ここでは素子のサイズおよび間隔を図2に示すようにそれぞれ20μm(L=20μm)とした。硫酸系もしくはりん酸系のエッチャントを用いて、表面からp型GaAs層19、p型AlGaAs層18を順次エッチングする。そしてエッチング面が活性層16上に存在するAlGaAs抵抗層17内に到達した時点でエッチングを終了させる。したがって、活性層16が全く露出しないため、非発光成分を極力減らすことが可能となる。
また、素子分離領域の活性層上にはAlGaAs抵抗層17のみが存在するため、活性層16を通らない漏れ電流も極力減らすことが可能となる。この二つの効果により、低電流領域での発光効率の大幅な改善が可能となる。
ここでAlGaAs抵抗層17はp型AlGaAs層18よりも高い抵抗値であれば、素子分離領域の活性層上に抵抗層を介さず直接p型AlGaAs層が設けられている場合に比べて漏れ電流の改善効果が得られる。しかし、さらなる漏れ電流を低減効果を図る場合には、AlGaAs抵抗層17の抵抗値は、好ましくは、キャリア注入層となるp型AlGaAs層18の抵抗値の5倍以上がよい。さらに好ましくはp型AlGaAs層18の抵抗値の10倍以上がよい。AlGaAs抵抗層17の抵抗値は、p型AlGaAs層18の抵抗値の100倍以上とすることも可能である。
ここでは、抵抗を十分高くするため、AlGaAs抵抗層17はアンドープ層であり、そのキャリア濃度は1×1016cm-3以下である。十分な素子分離を得るために、この抵抗層のキャリア濃度、すなわちドーピング濃度はp型の場合にはそのドーピング濃度が3×1017cm-3以下が望ましい。またn型の場合にはそのドーピング濃度が3×1016cm-3以下であることが望ましい。ドーパントは、p型としては、C、Zn、Mg、Beなど、n型としては、Si、Ge、Te、Se、Sなどが挙げられる。なお、本実施形態では、素子領域、素子分離領域に渡ってAlGaAs抵抗層17のキャリア濃度を均一としたが、素子領域より素子分離領域のキャリア濃度を低減させてもよい。すなわち、漏れ電流の低減効果は少なくとも素子分離領域の抵抗層の抵抗値が高ければ得られる。従って素子分離領域の抵抗層のみのドーパント濃度を上記の範囲にし、素子領域の抵抗層はドーパント濃度を上げてもよい。
一方、この抵抗層のエッチング前の膜厚は0.1μmで、エッチング後の素子分離領域の抵抗層の厚さは0.04μm(エッチング前は0.1μm程度で、エッチング後は後の比較試料2でも出てくるように0.04μm程度)となるようにした。この層の厚さは、薄すぎると活性層からキャリアが拡散してしまい、エッチング面に存在する非発光再結合に到達して無効電流成分が増える可能性がある。さらに時間制御によるエッチングでは、エッチング面をこの抵抗層内で止めることが困難になる。一方、厚すぎると素子抵抗の上昇あるいは製造コストの上昇などにつながるため、効果的な値の範囲が存在し、エッチング後の厚さが0.002μm〜0.5μmとなるように設定するのが望ましい。さらに好ましくは0.01μm〜0.1μmとなるように設定するのが良い。
以上の工程がアレイ化のための素子分離工程になる。この後、絶縁膜21を堆積し、パターニングおよび絶縁膜21のエッチングによってp型電極のコンタクト部分が素子のコンタクト部分に直接接合するように絶縁膜21にコンタクトホールを形成する。この後、再度パターニングを行い、蒸着およびリフトオフによりp型電極20を形成する。また、Si基板の裏側にn側電極11を蒸着し、所望の形状のチップを切り出すことによりアレイチップの作製が終了する。
作製した発光素子アレイの注入電流に対する発光強度を測定した。その結果を図5に示す。比較試料として、本実施形態による素子以外に二種類の素子を用意した。一つは、素子分離のためのウェットエッチングがその量子井戸活性層を通り抜け、n側AlGaAs層までエッチングしたもの、すなわち活性層の一部が露出したものである(比較試料1)。もうひとつは、素子分離のためのエッチングが活性層まで到達していないものである(比較試料2)。この比較試料2は、抵抗層が活性層直上に存在せず、素子分離のためのエッチング後であっても、その素子分離領域には0.04μm程度のp型AlGaAs層、すなわち導電性層が残っているものである。
比較試料2は比較試料1に比べ、比較的高電流注入領域(0.5mA以上)で発光強度は改善している。これはエッチングにより活性層が露出しないため、非発光成分が大幅に減少したためと考えられる。しかしながら、低電流領域(0.2mA以下)ではあまり改善の効果が見られない。これは、図6に示すように、非発光成分は減少したものの、今度は素子分離領域に残っている導電性層を介した漏れ電流が、特に低電流領域で顕著になり、その結果、活性層に電流が注入されないためと考えられる。
一方、本実施形態の試料では、活性層が露出していないために非発光成分も減少し、なおかつ、抵抗層のみが素子分離領域に存在するため漏れ電流が非常に少なく、電流注入を開始するとともにすぐに発光が観測される。このように本発明は非常に効果のある発明であることがわかる。
(第2の実施形態)
図面を用いて本発明の他の実施形態を説明する。図7は本発明の第2の実施形態を示す発光素子アレイの断面図である。図7において、図1の構成部材と同一構成部材について同一符号を付して説明を省略する。
この実施形態では図1とは異なり、AlInGaPエッチングストップ層25がAlGaAs抵抗層17上に存在する。このAlInGaPエッチングストップ層25を用いてエッチングを制御するため、より均一性の高い素子分離が可能となる。
この実施形態における素子アレイ製造工程を説明する。まず、図8に示すように、GaAs基板23上に図7の層構造とは逆になるような素子層構造をエピタキシャル成長させる。このとき、AlAs選択エッチング分離層22を逆素子構成層の直下に挿入している。このAlAs選択エッチング分離層22は後に選択エッチングすることによりGaAs基板23と素子構成層の分離に使用する。このエピタキシャル成長後のウエハ表面および別途用意したSi基板12表面に金属膜を各々成膜する。この金属膜同士を貼り合わせ、その後、フッ酸溶液に浸してAlAs選択エッチング分離層のみ選択エッチングを行い、素子層をSi基板上に移設して図9のような金属膜を含むウエハを作製する。
続いて、このウエハ上にフォトリソグラフィ技術によりパターニングし、ウェットエッチング技術により素子分離を行う。ここでも素子のサイズおよび間隔を図2に示すようにそれぞれ20μm(L=20μm)とした。硫酸系もしくはりん酸系のエッチャントを用いて、表面からp型GaAs層19、p型AlGaAs層18を順次エッチングする。エッチング面がAlInGaPエッチングストップ層25に到達すると、それ以上エッチングはほとんど進まないため、深さ方向に非常に精度の良いエッチングが可能となる。その後、塩酸系エッチャントにより露出しているAlInGaPエッチングストップ層25を除去し、AlGaAs抵抗層17を露出させる。この際、塩酸系エッチャントはAlGaAs抵抗層17をエッチングしないため、AlInGaPエッチングストップ層25のみの精度の良いエッチングが可能となる。この実施形態では、AlInGaPエッチングストップ層25の厚さは0.02μmとした。このAlInGaPエッチングストップ層25の厚さは薄すぎるとエッチングストップ層として効果を発揮しないし、厚すぎると素子抵抗の上昇あるいは製造コストの上昇などにつながる。そのため、好ましい値の範囲(0.002μm〜0.5μm)が存在する。さらに好ましくは0.005μm〜0.05μmとなるように設定するのが良い。また、このAlInGaPエッチングストップ層25は、例えばキャリア濃度が高くても膜厚が薄い場合や、あるいは膜厚が厚くてもキャリア濃度が低い場合には、このAlInGaP層のエッチングを省略してもよい。この場合AlInGaP層のエッチングを省略しても十分な素子分離が得られ、結局このエッチング工程を省略することも可能である。あるいは、このAlInGaPエッチングストップ層が抵抗層を兼ねることも可能である。その場合にはキャリア濃度を目的に合うように制御する。キャリア濃度、すなわちドーピング濃度はp型の場合にはそのドーピング濃度が3×1017cm−3以下であることが望ましい。またn型の場合にはそのドーピング濃度が3×1016cm−3であることが望ましい。なお、AlInGaPエッチングストップ層25はアンドープでもよい。
一方、図7において、AlInGaPエッチングストップ層25と活性層16の間に存在するアンドープAlGaAs抵抗層17の厚さは0.02μmで、キャリア濃度は1×1016cm-3程度と低く、高抵抗となっている。この層の厚さは、薄すぎると活性層からキャリアが拡散してエッチング面に存在する非発光再結合に到達し、無効電流成分が増える可能性があるし、また厚すぎると素子抵抗の上昇あるいは製造コストの上昇などにつながるため、最適な値の範囲(0.002μm〜0.5μm)が存在する。さらに好ましくは0.01μm〜0.1μmとなるように設定するのが良い。また、素子抵抗上昇を抑えるために、この抵抗層のキャリア濃度、すなわちドーピング濃度はp型の場合にはそのドーピング濃度が3×1017cm-3以下であることが望ましい。またn型の場合にはそのドーピング濃度が3×1016cm-3以下であることが望ましい。ドーパントは、p型としては、C、Zn、Mg、Beなど、n型としては、Si、Ge、Te、Se、Sなどが挙げられる。なお、本実施形態では、素子領域、素子分離領域に渡ってAlGaAs抵抗層17のキャリア濃度を均一としたが、素子領域より素子分離領域のキャリア濃度を低減させてもよい。すなわち、漏れ電流の低減効果は少なくとも素子分離領域の抵抗層の抵抗値が高ければ得られる。従って素子分離領域の抵抗層のみのドーパント濃度を上記の範囲にし、素子領域の抵抗層はドーパント濃度を上げてもよい。
以上の工程がアレイ化のための素子分離工程になる。この後、絶縁膜21を堆積し、パターニングおよびエッチングによってp型電極のコンタクト部分が素子のコンタクト部分に直接接合するように絶縁膜21にコンタクトホールを形成する。この後、再度パターニングを行い、リフトオフによりp型電極20を形成する。また、Si基板の裏側にn側電極11を蒸着し、所望の形状のチップを切り出すことによりアレイチップの作製が終了する。この場合もアレイを構成する素子の電流注入量に対する発光強度を測定し、図5で示したように実施形態1と同様の結果が得られた。
以上説明した実施形態1及び2の発光素子アレイは、特に素子サイズが小さくなるほど有効であり、発光素子の発光領域の面積が1600μm(40×40μm)以下、すなわち、600dpi以上の場合に本発明が好ましく適用できる。
また、実施形態1及び2の発光素子アレイの導電型を逆導電型、即ち、n型をp型、p型をn型に変えても本発明を適用することができる。この場合、ホール注入層は電子注入層となる。
また、本発明の発光素子アレイは、本実施形態で説明したAlGaAs系材料に限定されるものでない。すなわち、他の発光デバイスに用いられる材料、例えば、AlGaInP系やAlGaInN系材料を用いることができ、かかる材料においても十分効果を発揮するものである。
また、本発明の発光素子アレイの活性層は本実施形態で説明した量子井戸活性層に限られるものではなく、例えばAlGaAsダブルへテロ構造活性層であってもよいが、量子井戸活性層を用いることで発光効率を上げることができる。
次に、本発明の発光素子アレイの応用例について説明する。
図10に、本実施形態の発光素子を実装した電子写真記録方式の画像形成装置の構造図を示す。
図10において、701は発光素子アレイ半導体チップを実装した露光部、702はその受光部である感光体ドラム、703はドラム帯電器、704はトナーを付着させる現像器である。また、705はドラム上のトナーを転写ベルト707上の紙708に転写する転写器、706は転写後、感光体ドラム702に残ったトナーを除去するクリーナである。
次に、露光部701の内部について説明する。710は発光素子アレイ半導体チップ、711はチップアレーを乗せる基準となるセラミック台、712は光学系の基準となるアルミフレームである。
また、713は発光素子アレイ半導体チップ710上の発光点列と感光体ドラム702に焦点を持つセルフォックレンズアレイ(商品名である。以下、単にSLAと記す。)、714はトナー飛散防止電界生成のための電極である。また、715は露光部701のうち、アルミフレーム712の反対側をカバー・支持するモールド部材、716は電極714に直流電圧を印可する電源、717はそのスイッチである。
次に、紙708上への画像形成の流れを説明する。まずドラム帯電器703により感光体ドラム702上を一様に負帯電する。
次に、露光部701によって感光体ドラム702上を画像パターンに従って露光し、露光部分を正帯電させ、静電潜像を形成する。次に静電潜像に対し現像器704から負帯電トナーを供給し正帯電部に吸着させ、感光体ドラム702上にトナー像を形成する。
次に転写器705によって紙708上にトナー像を転写し、紙708上にトナー像を形成する。
次に転写後の感光体ドラム702はクリーナ706によって残ったトナーを拭き取り、再度帯電のプロセスに戻る。
本発明は発光素子アレイを用いた装置、例えば発光素子を実装した電子写真記録方式の画像形成装置に用いられる。
本発明の第1の実施形態を示す発光素子アレイの断面図である。 本発明の第1の実施形態を示す発光素子アレイの平面図である。 本発明の第1の実施形態における素子アレイ製造工程を説明するための断面図である。 本発明の第1の実施形態における素子アレイ製造工程を説明するための断面図である。 発光素子アレイの注入電流に対する発光強度を示す特性図である。 発光素子アレイの漏れ電流を示す図である。 本発明の第2の実施形態を示す発光素子アレイの断面図である。 本発明の第2の実施形態における素子アレイ製造工程を説明するための断面図である。 本発明の第2の実施形態における素子アレイ製造工程を説明するための断面図である。 本実施形態の発光素子を実装した電子写真記録方式の画像形成装置の構造図である。 LED素子サイズと単位素子面積あたりの側壁長との関係を示す図である。
符号の説明
11 n側電極
12 n型Si基板
13 金属ミラー
14 n型GaAs層
15 n型AlGaAs層
16 AlGaAs量子井戸活性層
17 アンドープAlGaAs抵抗層
18 p型AlGaAs層
19 p型GaAs層
20 p側電極
21 絶縁膜
22 AlAs選択エッチング分離層
23 GaAs基板
25 AlInGaPエッチングストップ層

Claims (17)

  1. それぞれキャリア注入層を含み、分離領域により分離された複数の発光素子領域と、
    前記複数のキャリア注入層からキャリアが注入されることによって発光する活性層と、
    前記活性層と前記複数のキャリア注入層との間に備えられ、且つ前記複数のキャリア注入層の抵抗値よりも大きな抵抗値を有する抵抗層と、を備え、
    前記活性層は、前記複数のキャリア注入層に共通の層であり、
    前記抵抗層において、前記分離領域と前記活性層との間にある領域のキャリア濃度が、前記複数のキャリア注入層と前記活性層との間にある領域のキャリア濃度より小さいことを特徴とする発光素子アレイ。
  2. 請求項1に記載の発光素子アレイにおいて、前記抵抗層がAlGaAsであることを特徴とする発光素子アレイ。
  3. 前記抵抗層において、前記分離領域と前記活性層との間にある領域がp型であり、p型の不純物のドーピング濃度は3×1017cm−3以下であることを特徴とする請求項1または2に記載の発光素子アレイ。
  4. 前記抵抗層において、前記分離領域と前記活性層との間にある領域がn型であり、n型の不純物のドーピング濃度は3×1016cm−3以下であることを特徴とする請求項1または2に記載の発光素子アレイ。
  5. 前記抵抗層において、前記分離領域と前記活性層との間にある領域がアンドープであることを特徴とする請求項1または2に記載の発光素子アレイ。
  6. 請求項1からのいずれか1項に記載の発光素子アレイにおいて、前記複数のキャリア注入層どうしの分離はエッチングにて行われ、且つ、前記活性層をエッチングしないために、前記エッチングが前記抵抗層で止まっていることを特徴とする発光素子アレイ。
  7. 請求項1からのいずれか1項に記載の発光素子アレイにおいて、前記抵抗層の上にエッチングストップ層が設けられていることを特徴とする発光素子アレイ。
  8. 請求項に記載の発光素子アレイにおいて、前記エッチングストップ層は前記キャリア注入層の間において除去されていることを特徴とする発光素子アレイ。
  9. 請求項又はに記載の発光素子アレイにおいて、前記エッチングストップ層がAlInGaPであることを特徴とする発光素子アレイ。
  10. 請求項からのいずれか1項に記載の発光素子アレイにおいて、前記エッチングストップ層はp型であり、p型の不純物のドーピング濃度は3×1017cm−3以下であることを特徴とする発光素子アレイ。
  11. 請求項からのいずれか1項に記載の発光素子アレイにおいて、前記エッチングストップ層はn型であり、n型の不純物のドーピング濃度は3×1016cm−3以下であることを特徴とする発光素子アレイ。
  12. 請求項からのいずれか1項に記載の発光素子アレイにおいて、前記エッチングストップ層はアンドープ層であることを特徴とする発光素子アレイ。
  13. 請求項1から1のいずれか1項に記載の発光素子アレイにおいて、前記複数の発光素子領域、前記活性層、及び前記抵抗層は金属膜が形成された半導体基板に形成されていることを特徴とする発光素子アレイ。
  14. 請求項1から1のいずれか1項に記載の発光素子アレイにおいて、前記活性層が量子井戸の構造であることを特徴とする発光素子アレイ。
  15. 請求項1から1のいずれか1項に記載の発光素子アレイにおいて、前記抵抗層の膜厚が、0.002μm以上、0.5μm以下であることを特徴とする発光素子アレイ。
  16. 請求項1から1のいずれか1項に記載の発光素子アレイにおいて、前記複数の発光素子アレイの各発光領域の面積が、1600μm 以下であることを特徴とする発光素子アレイ。
  17. 請求項1から1のいずれか1項に記載の発光素子アレイと、該発光素子アレイから発せられた光に基づいて画像を形成する画像形成手段と、を備えることを特徴とする画像形成装置。
JP2005358999A 2005-12-13 2005-12-13 発光素子アレイ及び画像形成装置 Expired - Fee Related JP4908837B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005358999A JP4908837B2 (ja) 2005-12-13 2005-12-13 発光素子アレイ及び画像形成装置
US11/609,595 US7768021B2 (en) 2005-12-13 2006-12-12 Light emitting element array and image forming apparatus
US12/820,460 US8164104B2 (en) 2005-12-13 2010-06-22 Light emitting element array and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005358999A JP4908837B2 (ja) 2005-12-13 2005-12-13 発光素子アレイ及び画像形成装置

Publications (3)

Publication Number Publication Date
JP2007165535A JP2007165535A (ja) 2007-06-28
JP2007165535A5 JP2007165535A5 (ja) 2009-02-05
JP4908837B2 true JP4908837B2 (ja) 2012-04-04

Family

ID=38138392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005358999A Expired - Fee Related JP4908837B2 (ja) 2005-12-13 2005-12-13 発光素子アレイ及び画像形成装置

Country Status (2)

Country Link
US (2) US7768021B2 (ja)
JP (1) JP4908837B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4960665B2 (ja) * 2006-08-11 2012-06-27 キヤノン株式会社 発光素子アレイ及び画像形成装置
JP4110181B2 (ja) * 2006-09-01 2008-07-02 キヤノン株式会社 半導体レーザ装置
KR101316423B1 (ko) 2007-08-09 2013-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP4974981B2 (ja) * 2007-09-21 2012-07-11 キヤノン株式会社 垂直共振器型面発光レーザ素子、及び該垂直共振器型面発光レーザ素子を用いた画像形成装置
JP4621263B2 (ja) * 2008-02-22 2011-01-26 キヤノン株式会社 面発光レーザおよび画像形成装置
JP5106487B2 (ja) * 2008-07-31 2012-12-26 キヤノン株式会社 面発光レーザの製造方法及び面発光レーザアレイの製造方法、該製造方法による面発光レーザアレイを備えている光学機器
JP5355276B2 (ja) 2009-07-28 2013-11-27 キヤノン株式会社 面発光レーザ
JP5493624B2 (ja) 2009-09-15 2014-05-14 ソニー株式会社 画像表示装置及び電子機器
DE102011102032A1 (de) * 2011-05-19 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Display mit einer Mehrzahl derartiger Module
US20150380531A1 (en) * 2012-06-22 2015-12-31 Win Semiconductor Corp. Heterojunction bipolar transistor with improved current gain
US9166114B2 (en) * 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
DE102015105438A1 (de) * 2015-04-09 2016-10-13 M2K-Laser Gmbh Monolithische Diodenlaseranordnung
JP6738610B2 (ja) 2016-01-29 2020-08-12 株式会社沖データ 発光素子装置及び光プリントヘッド

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2640127B2 (ja) * 1988-07-28 1997-08-13 富士写真フイルム株式会社 電子写真式製版用印刷原版
EP0361399A3 (en) * 1988-09-28 1990-07-18 Canon Kabushiki Kaisha Semmiconductor laser array including lasers with reflecting means having different wavelength selection properties
JP2624310B2 (ja) * 1988-09-28 1997-06-25 キヤノン株式会社 多波長半導体レーザ装置
US5384359A (en) 1989-11-08 1995-01-24 General Electric Company Compatibilized compositions of polyphenylene ether, polyester resins and polycarbonate-polyester copolymers
JPH03236463A (ja) 1990-02-13 1991-10-22 Mitsubishi Materials Corp 黒色金合金とその製造方法
JP2898347B2 (ja) * 1990-04-23 1999-05-31 イーストマン・コダックジャパン株式会社 発光ダイオードアレイ
JPH053362A (ja) * 1991-01-08 1993-01-08 Nec Corp リツジ導波型半導体レーザ
JPH04264780A (ja) * 1991-02-19 1992-09-21 Eastman Kodak Japan Kk 発光ダイオードアレイの製造方法
US5438085A (en) * 1992-06-12 1995-08-01 Burkett; John Simulated leather-like coating for a vehicle substrate
US5523825A (en) * 1993-09-17 1996-06-04 Sanyo Electric Co., Ltd. Image forming apparatus with precharger
US5483085A (en) * 1994-05-09 1996-01-09 Motorola, Inc. Electro-optic integrated circuit with diode decoder
JP3236463B2 (ja) 1995-01-25 2001-12-10 沖電気工業株式会社 発光ダイオード及びその製造方法
JP3426834B2 (ja) 1996-02-27 2003-07-14 京セラ株式会社 発光ダイオードアレイの製造方法
JP3185049B2 (ja) 1996-11-12 2001-07-09 沖電気工業株式会社 発光素子アレイ及びその製造方法
JP2000269607A (ja) * 1999-03-18 2000-09-29 Victor Co Of Japan Ltd 半導体レーザ及びその製造方法
JP2001024456A (ja) * 1999-07-05 2001-01-26 Hitachi Denshi Ltd 受信機
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP2003037331A (ja) * 2001-07-26 2003-02-07 Sharp Corp 半導体レーザ装置
JP2003094720A (ja) * 2001-09-21 2003-04-03 Ricoh Co Ltd 発光ダイオード素子アレイとそれを用いた画像形成装置、及びその発光ダイオード素子アレイの製造方法
JP2003273464A (ja) * 2002-03-19 2003-09-26 Mitsubishi Electric Corp リッジ導波路型半導体レーザ装置
JP4250909B2 (ja) * 2002-05-20 2009-04-08 ソニー株式会社 半導体素子の分離方法および転写方法
US7015120B2 (en) * 2002-10-25 2006-03-21 The University Of Connecticut Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
JP2005019946A (ja) 2003-05-30 2005-01-20 Sanyo Electric Co Ltd メサ分離型モノリシック発光ダイオードアレイ及びその製造方法
JP4885434B2 (ja) * 2003-11-27 2012-02-29 シャープ株式会社 半導体レーザ素子、光ディスク装置および光伝送システム
JP4545502B2 (ja) * 2004-03-04 2010-09-15 浜松ホトニクス株式会社 半導体レーザ素子及び半導体レーザ素子アレイ
US7372886B2 (en) * 2004-06-07 2008-05-13 Avago Technologies Fiber Ip Pte Ltd High thermal conductivity vertical cavity surface emitting laser (VCSEL)
US7271420B2 (en) * 2004-07-07 2007-09-18 Cao Group, Inc. Monolitholic LED chip to emit multiple colors
JP4110181B2 (ja) * 2006-09-01 2008-07-02 キヤノン株式会社 半導体レーザ装置

Also Published As

Publication number Publication date
US20070131950A1 (en) 2007-06-14
JP2007165535A (ja) 2007-06-28
US20100252809A1 (en) 2010-10-07
US8164104B2 (en) 2012-04-24
US7768021B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
JP4960665B2 (ja) 発光素子アレイ及び画像形成装置
US8164104B2 (en) Light emitting element array and image forming apparatus
JP5599916B2 (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
TWI754711B (zh) 包括光阻的光致發光墊的光電裝置的製造方法
US7491976B2 (en) Light-emitting element array and image forming apparatus
TW571448B (en) Light-emitting diode array
JP6738610B2 (ja) 発光素子装置及び光プリントヘッド
JP6435700B2 (ja) 発光サイリスタ、光源ヘッド、および画像形成装置
JP4871978B2 (ja) 半導体装置、及び光プリントヘッド
JP2004179641A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP2013065591A (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP5327376B2 (ja) 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2013168581A (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
US8692264B2 (en) Light-emitting element, method of manufacturing light-emitting element, self-scanning light-emitting element array, optical writing head, and image forming apparatus
JP2004273746A (ja) 発光ダイオードアレイ
JP2007250961A (ja) 発光素子アレイ
WO2003050888A1 (fr) Microcircuit integre a reseau d'elements electroluminescents a balayage automatique
JP2000323750A (ja) 発光ダイオードアレイ
JP2013211355A (ja) 3端子発光素子、3端子発光素子アレイ、プリントヘッドおよび画像形成装置
JP2004179368A (ja) 発光サイリスタおよび発光素子アレイチップ
US6881978B2 (en) Semiconductor epitaxial structure and semiconductor light-emitting device
JP2016152244A (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2016051815A (ja) 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置
JP2000277806A (ja) 発光ダイオードアレイ
JP3891833B2 (ja) 半導体装置及びledアレイ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees