JP4908669B2 - チップ型発光素子 - Google Patents
チップ型発光素子 Download PDFInfo
- Publication number
- JP4908669B2 JP4908669B2 JP2000128079A JP2000128079A JP4908669B2 JP 4908669 B2 JP4908669 B2 JP 4908669B2 JP 2000128079 A JP2000128079 A JP 2000128079A JP 2000128079 A JP2000128079 A JP 2000128079A JP 4908669 B2 JP4908669 B2 JP 4908669B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- light emitting
- insulating substrate
- type light
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パイロットランプ等に用いられるチップ型発光素子の構造に関する。
【０００２】
【従来の技術】
図５は、従来のチップ型発光素子を配線基板上にはんだを用いて接続した状態を示した図解的な断面図である。絶縁性基板５１の一方表面５１ａに一対の内部電極５２が設けられ、その一方にＬＥＤなどの発光体チップ５３がダイ・ボンディングされている。この発光体チップ５３と他方の内部電極５２とはボンディングワイヤー５４で接続されている。内部電極５２は絶縁性基板５１の端部近傍で、外部電極５５と接続されている。
【０００３】
発光体チップ５３、ボンディングワイヤー５４、およびそれらと内部電極５２との接合部を含む領域は、透光性部材５６によって保護されている。外部電極５５は、端面５１ｂを覆うように絶縁性基板５１端部に形成されている。
【０００４】
【発明が解決しようとする課題】
このような構成のチップ型発光素子を、はんだ５７で配線基板５９上の電極パッド５８に接合する際、接合部、すなわちはんだ５７が存在する部分は、チップ型発光素子自身の占有面積をはみだし、チップ端面側方に接合のためだけに要する領域Ｃが生じていた。
このため、配線基板上の配線や各種電子部品は、このはんだ付けのための領域を避けて配さねばならなかったため、各種部品の実装密度が低くなるという問題があった。
【０００５】
そこで、この発明の目的は、実装時の占有面積を少なくすることができ、これにより配線基板上への部品の高密度実装を可能とするチップ型発光素子を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、一方表面に一対の内部電極が設けられている絶縁性基板と、この絶縁性基板の前記一方表面上に設けられ、前記内部電極と接続された発光体チップと、前記絶縁性基板の他方表面に設けられ、前記絶縁性基板内部に形成された配線部材を介して前記内部電極に電気的に接続された外部電極とを含むチップ型発光素子であって、前記配線部材は、前記絶縁性基板に形成された貫通孔内に配置された導電材を含み、前記貫通孔は、中実の第１および第２の貫通孔を含み、前記一対の内部電極の一方および他方が、それぞれ前記第１および第２の貫通孔の直上に設けられており、前記発光体チップは、前記一対の内部電極の一方に、前記第１の貫通孔の直上でダイ・ボンディングされており、前記一対の内部電極の他方において前記第２の貫通孔の直上の部分と前記発光体チップとは、ボンディングワイヤーで電気的に接続されており、前記外部電極は、前記絶縁性基板の側面から内方に間隔をあけて、前記他方表面上に形成されており、当該チップ型発光素子を、前記外部電極を介して配線基板へ接合する際、平面視において、前記外部電極の占有面積の外に、はんだがはみ出しても、はんだが、すべて、当該チップ型発光素子の占有面積内に入るように、前記絶縁性基板の側面からの前記外部電極の間隔が設定されており、前記側面は、全周にわたってはんだ濡れ性がなく、前記絶縁性基板の前記一方表面上で、前記発光体チップ、前記ボンディングワイヤー、前記発光体チップと前記内部電極との接合部、および前記ボンディングワイヤーと前記内部電極との接合部を保護している透光性部材をさらに含み、前記絶縁性基板の側面には、いずれの外部電極も形成されていないことを特徴とするチップ型発光素子である。
【０００７】
この発明によれば、チップ型発光素子の外部電極は、絶縁性基板の底面（発光体チップ実装面とは反対側の表面）に形成されている。したがって、このチップ型発光素子を、配線基板上の電極パッドにはんだ付けして実装する場合、接合部の大半はこのチップ型発光素子自身の占有面積内に入る。これにより、配線基板上におけるチップ型発光素子の実質的な占有面積を低減でき、電子部品等の高密度実装が可能となる。
【０００８】
この発明においては、絶縁性基板に設けられた貫通孔内に配置した導電材により内部電極と外部電極との電気接続を達成するという単純な構造とすることにより、素子を安価なものとすることができる。
【０００９】
請求項２記載の発明は、前記貫通孔が前記導電材で満たされていることを特徴とする請求項１記載のチップ型発光素子である。
貫通孔に満たされた導電材は、その表面が絶縁性基板の表面と面一になっていることが好ましい。貫通孔を中実とすること、たとえば、貫通孔内部を導電材で満たすことにより、貫通孔直上に内部電極を設けた場合に、この内部電極に対して、発光体チップからのボンディングワイヤーを良好に接合できる。すなわち、ワイヤーボンディング時に、与えた超音波が効率的に接合部に伝わるため、容易に接合を達成できる。
【００１１】
請求項１の発明によれば、外部電極は絶縁性基板の側面から距離をあけて設けられている。したがって、配線基板との接合時に、平面視において、接合部のほぼ全部がこのチップ型発光素子の占有面積内に入る。
請求項３記載の発明は、前記透光性部材が、前記絶縁性基板の側面とほぼ面一の側面を有し、かつ、前記発光体チップの周囲を被覆していることを特徴とする請求項１または２に記載のチップ型発光素子である。
【００１２】
チップ型発光素子を１．０ｍｍ×０．５ｍｍサイズ等の小型サイズに構成する場合、絶縁性基板上において透光性部材による被覆部の占める面積割合が大きくなる。しかし、この発明によれば、絶縁性基板の底面に外部電極が設けられ、その底面側において配線基板への接合を行う構成である。したがって、チップ型発光素子端部付近において絶縁性基板の表面を露出させておく必要がない。そこで、絶縁性基板の側面とほぼ面一の状態で透光性部材を配置して発光体チップの周囲を被覆することにより、素子の小型化が容易になるとともに、構造が簡単になり、生産性を向上させることができる。
請求項４に記載のように、前記導電材が、Ｃｕからなり、前記内部電極が、前記絶縁性基板側より、Ｃｕ、Ｎｉ、およびＡｕの３層構造により構成されていることが好ましい。
【００１３】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施例に係るチップ型発光素子の構成を示す図解的な断面図である。
このチップ型発光素子は、絶縁性基板１上に発光体チップ３を実装し、この発光体チップ３を透光性部材８で封止した構造を有している。すなわち、絶縁性基板１の一方表面１ａに、一対の内部電極２が形成され、その一方に発光体チップ３がダイ・ボンディングされ、これと他方の内部電極２とがボンディングワイヤー４で電気的に接続されている。絶縁性基板１の材質としては、ガラスエポキシ、ＢＴレジン、セラミックなどを用いることができる。
【００１４】
本実施形態においては、内部電極２は絶縁性基板１側よりＣｕ（２ａ）、Ｎｉ（２ｂ）、Ａｕ（２ｃ）の３層により構成される。導電性の高いＣｕを基材とすることにより低抵抗が得られる。これを適度な硬度を持つＮｉで被覆することによりワイヤー・ボンディング時の作業性が向上する。さらにこれを耐候性の高いＡｕで被覆することにより電極部材の特性を経時的に一定に保っている。
内部電極２ａは、絶縁性基板１にあけられた貫通孔６に満たされた導電材７によって、絶縁性基板１の他方表面１ｃに形成された外部電極５と電気的に接続されている。外部電極５は内部電極２と同様、絶縁性基板１側よりＣｕ（５ａ）、Ｎｉ（５ｂ）、Ａｕ（５ｃ）の３層により構成される。導電材７の材質としてはＣｕなど低抵抗のものを用いることが好ましい。
【００１５】
絶縁性基板１の表面１ａ上において、発光体チップ３、ボンディングワイヤー４、およびそれらと内部電極２ｃとの接合部を含む領域は、透光性部材８によって保護されている。
図２は、図１に示すチップ型発光素子を矢印Ａの方向から見た図解的な底面図である。外部電極５は、絶縁性基板１の側面１ｂから一定の距離Ｂ１、Ｂ２をあけて配されている。絶縁性基板１の側面１ｂには、いずれの電極も形成されておらず、この側面１ｂは全周にわたってはんだぬれ性のない表面を呈している。
【００１６】
このような構造を採ることにより、このチップ型発光素子を外部電極５を介して配線基板１４上の電極パッド１３に、はんだ１２により接続する際、接合部、すなわちはんだ１２が存在する部分は、平面視において、すべてチップ型発光素子自身の占有面積内に入る。したがって、はんだ接合のためだけに要する領域を配線基板１４上に確保する必要がない。
したがって図１に示すように、配線基板１４上に、電極パッド１３や配線１５をごく近接して配置することが可能となり、はんだ１２を用いて部品を実装する際に、隣合った電極パッドや配線間で、ブリッジと呼ばれるはんだによる短絡が生ずることがない。
【００１７】
とくに、この実施形態の構成では、図２に示すように、外部電極５は、絶縁性基板１の側面１ｂから一定の距離Ｂ１やＢ２をもって配されている。そのため、配線基板１４への接合の際、はんだが外部電極５の面積の外に多少はみ出しても、ブリッジが生ずることはない。
貫通孔６は、図１に示すように導電材７によって完全に満たされているので、図３に示すごとく貫通孔６の一部のみを導電材７Ａで満たされている場合と比べて、ワイヤー・ボンディングの作業性の面で望ましい。すなわち、ワイヤー・ボンディングの際、ボンディングワイヤー４を接続すべき内部電極２の下部は、図１のように中実であった方が、図３のように中空であった場合に比して、与えた超音波が効率的に接合部に伝わるため、接合が容易なものとなる。
【００１８】
図３の構造は、絶縁性基板１の一方表面１ａに内部電極２を形成後、他方表面１ｃより、レーザなどにより貫通孔６をあけ、貫通孔６内面を含む所定部分にメッキをすることなどにより得られる。この構造では、絶縁性基板１の底面１ｃより外部電極９と内部電極２とを電気的に接続する導電材７Ａは、外部電極９と一体化された導電膜からなっている。
【００１９】
図４は、本発明の他の実施形態に係るチップ型発光素子の図解的な断面図である。この実施形態では、透光性部材８の端面８ｂが、絶縁性基板１の側面１ｂと、全周にわたって面一に形成されて、発光体チップ３の周囲を被覆している。外部電極５は部品底部にあるので、透光性部材８は従来の構成の場合（図５）のように、絶縁性基板１の表面１ａ側に露出部を確保した状態で設ける必要がなく、絶縁性基板１の側面１ｂとほぼ面一に形成して差し支えない。
【００２０】
上述のような構成を採れば、複数個の素子分の導電材６、内部電極２、および外部電極５を形成した大きな絶縁性基板１上に、素子数分の発光体チップ３およびボンディング・ワイヤー４を設けた後、この大きな絶縁性基板１のほぼ全面を覆う透光性部材８を形成し、その後に個々の素子に切出すという製造方法を採ることが可能である。この方法によれば、複数個の素子の透光性部材８を一括で形成できるので生産性が向上する。
【００２１】
これに対して、図５のような従来構造のチップ型発光素子においては、外部電極５５は絶縁性基板５１を所定の大きさに切り出した後に形成、その後に透光性部材５６を形成しなければならない。
チップ型発光素子と配線基板との接合は、はんだ以外に導電性接着剤を用いて作ることもできる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係るチップ型発光素子の図解的な断面図である。
【図２】 図１のチップ型発光素子の図解的な底面図である。
【図３】 絶縁性基板の構造を示す図解的な断面図でる。
【図４】 本発明の他の実施形態に係るチップ型発光素子の図解的な断面図である。
【図５】 従来の一般的なチップ型発光素子の図解的な断面図である。
【符号の説明】
１ 絶縁性基板
１ａ 絶縁性基板表面
１ｂ 絶縁性基板側面
１ｃ 絶縁性基板底面
２ 内部電極
３ 発光体チップ
４ ボンディングワイヤー
５ 外部電極
６ 貫通孔
７ 導電材
８ 透光性部材
９ 外部電極
１２ はんだ
１４ 配線基板
【発明の属する技術分野】
本発明は、パイロットランプ等に用いられるチップ型発光素子の構造に関する。
【０００２】
【従来の技術】
図５は、従来のチップ型発光素子を配線基板上にはんだを用いて接続した状態を示した図解的な断面図である。絶縁性基板５１の一方表面５１ａに一対の内部電極５２が設けられ、その一方にＬＥＤなどの発光体チップ５３がダイ・ボンディングされている。この発光体チップ５３と他方の内部電極５２とはボンディングワイヤー５４で接続されている。内部電極５２は絶縁性基板５１の端部近傍で、外部電極５５と接続されている。
【０００３】
発光体チップ５３、ボンディングワイヤー５４、およびそれらと内部電極５２との接合部を含む領域は、透光性部材５６によって保護されている。外部電極５５は、端面５１ｂを覆うように絶縁性基板５１端部に形成されている。
【０００４】
【発明が解決しようとする課題】
このような構成のチップ型発光素子を、はんだ５７で配線基板５９上の電極パッド５８に接合する際、接合部、すなわちはんだ５７が存在する部分は、チップ型発光素子自身の占有面積をはみだし、チップ端面側方に接合のためだけに要する領域Ｃが生じていた。
このため、配線基板上の配線や各種電子部品は、このはんだ付けのための領域を避けて配さねばならなかったため、各種部品の実装密度が低くなるという問題があった。
【０００５】
そこで、この発明の目的は、実装時の占有面積を少なくすることができ、これにより配線基板上への部品の高密度実装を可能とするチップ型発光素子を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、一方表面に一対の内部電極が設けられている絶縁性基板と、この絶縁性基板の前記一方表面上に設けられ、前記内部電極と接続された発光体チップと、前記絶縁性基板の他方表面に設けられ、前記絶縁性基板内部に形成された配線部材を介して前記内部電極に電気的に接続された外部電極とを含むチップ型発光素子であって、前記配線部材は、前記絶縁性基板に形成された貫通孔内に配置された導電材を含み、前記貫通孔は、中実の第１および第２の貫通孔を含み、前記一対の内部電極の一方および他方が、それぞれ前記第１および第２の貫通孔の直上に設けられており、前記発光体チップは、前記一対の内部電極の一方に、前記第１の貫通孔の直上でダイ・ボンディングされており、前記一対の内部電極の他方において前記第２の貫通孔の直上の部分と前記発光体チップとは、ボンディングワイヤーで電気的に接続されており、前記外部電極は、前記絶縁性基板の側面から内方に間隔をあけて、前記他方表面上に形成されており、当該チップ型発光素子を、前記外部電極を介して配線基板へ接合する際、平面視において、前記外部電極の占有面積の外に、はんだがはみ出しても、はんだが、すべて、当該チップ型発光素子の占有面積内に入るように、前記絶縁性基板の側面からの前記外部電極の間隔が設定されており、前記側面は、全周にわたってはんだ濡れ性がなく、前記絶縁性基板の前記一方表面上で、前記発光体チップ、前記ボンディングワイヤー、前記発光体チップと前記内部電極との接合部、および前記ボンディングワイヤーと前記内部電極との接合部を保護している透光性部材をさらに含み、前記絶縁性基板の側面には、いずれの外部電極も形成されていないことを特徴とするチップ型発光素子である。
【０００７】
この発明によれば、チップ型発光素子の外部電極は、絶縁性基板の底面（発光体チップ実装面とは反対側の表面）に形成されている。したがって、このチップ型発光素子を、配線基板上の電極パッドにはんだ付けして実装する場合、接合部の大半はこのチップ型発光素子自身の占有面積内に入る。これにより、配線基板上におけるチップ型発光素子の実質的な占有面積を低減でき、電子部品等の高密度実装が可能となる。
【０００８】
この発明においては、絶縁性基板に設けられた貫通孔内に配置した導電材により内部電極と外部電極との電気接続を達成するという単純な構造とすることにより、素子を安価なものとすることができる。
【０００９】
請求項２記載の発明は、前記貫通孔が前記導電材で満たされていることを特徴とする請求項１記載のチップ型発光素子である。
貫通孔に満たされた導電材は、その表面が絶縁性基板の表面と面一になっていることが好ましい。貫通孔を中実とすること、たとえば、貫通孔内部を導電材で満たすことにより、貫通孔直上に内部電極を設けた場合に、この内部電極に対して、発光体チップからのボンディングワイヤーを良好に接合できる。すなわち、ワイヤーボンディング時に、与えた超音波が効率的に接合部に伝わるため、容易に接合を達成できる。
【００１１】
請求項１の発明によれば、外部電極は絶縁性基板の側面から距離をあけて設けられている。したがって、配線基板との接合時に、平面視において、接合部のほぼ全部がこのチップ型発光素子の占有面積内に入る。
請求項３記載の発明は、前記透光性部材が、前記絶縁性基板の側面とほぼ面一の側面を有し、かつ、前記発光体チップの周囲を被覆していることを特徴とする請求項１または２に記載のチップ型発光素子である。
【００１２】
チップ型発光素子を１．０ｍｍ×０．５ｍｍサイズ等の小型サイズに構成する場合、絶縁性基板上において透光性部材による被覆部の占める面積割合が大きくなる。しかし、この発明によれば、絶縁性基板の底面に外部電極が設けられ、その底面側において配線基板への接合を行う構成である。したがって、チップ型発光素子端部付近において絶縁性基板の表面を露出させておく必要がない。そこで、絶縁性基板の側面とほぼ面一の状態で透光性部材を配置して発光体チップの周囲を被覆することにより、素子の小型化が容易になるとともに、構造が簡単になり、生産性を向上させることができる。
請求項４に記載のように、前記導電材が、Ｃｕからなり、前記内部電極が、前記絶縁性基板側より、Ｃｕ、Ｎｉ、およびＡｕの３層構造により構成されていることが好ましい。
【００１３】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施例に係るチップ型発光素子の構成を示す図解的な断面図である。
このチップ型発光素子は、絶縁性基板１上に発光体チップ３を実装し、この発光体チップ３を透光性部材８で封止した構造を有している。すなわち、絶縁性基板１の一方表面１ａに、一対の内部電極２が形成され、その一方に発光体チップ３がダイ・ボンディングされ、これと他方の内部電極２とがボンディングワイヤー４で電気的に接続されている。絶縁性基板１の材質としては、ガラスエポキシ、ＢＴレジン、セラミックなどを用いることができる。
【００１４】
本実施形態においては、内部電極２は絶縁性基板１側よりＣｕ（２ａ）、Ｎｉ（２ｂ）、Ａｕ（２ｃ）の３層により構成される。導電性の高いＣｕを基材とすることにより低抵抗が得られる。これを適度な硬度を持つＮｉで被覆することによりワイヤー・ボンディング時の作業性が向上する。さらにこれを耐候性の高いＡｕで被覆することにより電極部材の特性を経時的に一定に保っている。
内部電極２ａは、絶縁性基板１にあけられた貫通孔６に満たされた導電材７によって、絶縁性基板１の他方表面１ｃに形成された外部電極５と電気的に接続されている。外部電極５は内部電極２と同様、絶縁性基板１側よりＣｕ（５ａ）、Ｎｉ（５ｂ）、Ａｕ（５ｃ）の３層により構成される。導電材７の材質としてはＣｕなど低抵抗のものを用いることが好ましい。
【００１５】
絶縁性基板１の表面１ａ上において、発光体チップ３、ボンディングワイヤー４、およびそれらと内部電極２ｃとの接合部を含む領域は、透光性部材８によって保護されている。
図２は、図１に示すチップ型発光素子を矢印Ａの方向から見た図解的な底面図である。外部電極５は、絶縁性基板１の側面１ｂから一定の距離Ｂ１、Ｂ２をあけて配されている。絶縁性基板１の側面１ｂには、いずれの電極も形成されておらず、この側面１ｂは全周にわたってはんだぬれ性のない表面を呈している。
【００１６】
このような構造を採ることにより、このチップ型発光素子を外部電極５を介して配線基板１４上の電極パッド１３に、はんだ１２により接続する際、接合部、すなわちはんだ１２が存在する部分は、平面視において、すべてチップ型発光素子自身の占有面積内に入る。したがって、はんだ接合のためだけに要する領域を配線基板１４上に確保する必要がない。
したがって図１に示すように、配線基板１４上に、電極パッド１３や配線１５をごく近接して配置することが可能となり、はんだ１２を用いて部品を実装する際に、隣合った電極パッドや配線間で、ブリッジと呼ばれるはんだによる短絡が生ずることがない。
【００１７】
とくに、この実施形態の構成では、図２に示すように、外部電極５は、絶縁性基板１の側面１ｂから一定の距離Ｂ１やＢ２をもって配されている。そのため、配線基板１４への接合の際、はんだが外部電極５の面積の外に多少はみ出しても、ブリッジが生ずることはない。
貫通孔６は、図１に示すように導電材７によって完全に満たされているので、図３に示すごとく貫通孔６の一部のみを導電材７Ａで満たされている場合と比べて、ワイヤー・ボンディングの作業性の面で望ましい。すなわち、ワイヤー・ボンディングの際、ボンディングワイヤー４を接続すべき内部電極２の下部は、図１のように中実であった方が、図３のように中空であった場合に比して、与えた超音波が効率的に接合部に伝わるため、接合が容易なものとなる。
【００１８】
図３の構造は、絶縁性基板１の一方表面１ａに内部電極２を形成後、他方表面１ｃより、レーザなどにより貫通孔６をあけ、貫通孔６内面を含む所定部分にメッキをすることなどにより得られる。この構造では、絶縁性基板１の底面１ｃより外部電極９と内部電極２とを電気的に接続する導電材７Ａは、外部電極９と一体化された導電膜からなっている。
【００１９】
図４は、本発明の他の実施形態に係るチップ型発光素子の図解的な断面図である。この実施形態では、透光性部材８の端面８ｂが、絶縁性基板１の側面１ｂと、全周にわたって面一に形成されて、発光体チップ３の周囲を被覆している。外部電極５は部品底部にあるので、透光性部材８は従来の構成の場合（図５）のように、絶縁性基板１の表面１ａ側に露出部を確保した状態で設ける必要がなく、絶縁性基板１の側面１ｂとほぼ面一に形成して差し支えない。
【００２０】
上述のような構成を採れば、複数個の素子分の導電材６、内部電極２、および外部電極５を形成した大きな絶縁性基板１上に、素子数分の発光体チップ３およびボンディング・ワイヤー４を設けた後、この大きな絶縁性基板１のほぼ全面を覆う透光性部材８を形成し、その後に個々の素子に切出すという製造方法を採ることが可能である。この方法によれば、複数個の素子の透光性部材８を一括で形成できるので生産性が向上する。
【００２１】
これに対して、図５のような従来構造のチップ型発光素子においては、外部電極５５は絶縁性基板５１を所定の大きさに切り出した後に形成、その後に透光性部材５６を形成しなければならない。
チップ型発光素子と配線基板との接合は、はんだ以外に導電性接着剤を用いて作ることもできる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係るチップ型発光素子の図解的な断面図である。
【図２】 図１のチップ型発光素子の図解的な底面図である。
【図３】 絶縁性基板の構造を示す図解的な断面図でる。
【図４】 本発明の他の実施形態に係るチップ型発光素子の図解的な断面図である。
【図５】 従来の一般的なチップ型発光素子の図解的な断面図である。
【符号の説明】
１ 絶縁性基板
１ａ 絶縁性基板表面
１ｂ 絶縁性基板側面
１ｃ 絶縁性基板底面
２ 内部電極
３ 発光体チップ
４ ボンディングワイヤー
５ 外部電極
６ 貫通孔
７ 導電材
８ 透光性部材
９ 外部電極
１２ はんだ
１４ 配線基板
Claims (4)
- 一方表面に一対の内部電極が設けられている絶縁性基板と、
この絶縁性基板の前記一方表面上に設けられ、前記内部電極と接続された発光体チップと、
前記絶縁性基板の他方表面に設けられ、前記絶縁性基板内部に形成された配線部材を介して前記内部電極に電気的に接続された外部電極とを含むチップ型発光素子であって、
前記配線部材は、前記絶縁性基板に形成された貫通孔内に配置された導電材を含み、
前記貫通孔は、中実の第１および第２の貫通孔を含み、
前記一対の内部電極の一方および他方が、それぞれ前記第１および第２の貫通孔の直上に設けられており、
前記発光体チップは、前記一対の内部電極の一方に、前記第１の貫通孔の直上でダイ・ボンディングされており、前記一対の内部電極の他方において前記第２の貫通孔の直上の部分と前記発光体チップとは、ボンディングワイヤーで電気的に接続されており、
前記外部電極は、前記絶縁性基板の側面から内方に間隔をあけて、前記他方表面上に形成されており、
当該チップ型発光素子を、前記外部電極を介して配線基板へ接合する際、平面視において、前記外部電極の占有面積の外に、はんだがはみ出しても、はんだが、すべて、当該チップ型発光素子の占有面積内に入るように、前記絶縁性基板の側面からの前記外部電極の間隔が設定されており、
前記側面は、全周にわたってはんだ濡れ性がなく、
前記絶縁性基板の前記一方表面上で、前記発光体チップ、前記ボンディングワイヤー、前記発光体チップと前記内部電極との接合部、および前記ボンディングワイヤーと前記内部電極との接合部を保護している透光性部材をさらに含み、
前記絶縁性基板の側面には、いずれの外部電極も形成されていないことを特徴とするチップ型発光素子。 - 前記貫通孔が前記導電材で満たされていることを特徴とする請求項１記載のチップ型発光素子。
- 前記透光性部材が、前記絶縁性基板の側面とほぼ面一の側面を有し、かつ、前記発光体チップの周囲を被覆していることを特徴とする請求項１または２に記載のチップ型発光素子。
- 前記導電材が、Ｃｕからなり、前記内部電極が、前記絶縁性基板側より、Ｃｕ、Ｎｉ、およびＡｕの３層構造により構成されていることを特徴とする請求項１ないし３のいずれかに記載のチップ型発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000128079A JP4908669B2 (ja) | 2000-04-27 | 2000-04-27 | チップ型発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000128079A JP4908669B2 (ja) | 2000-04-27 | 2000-04-27 | チップ型発光素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010124127A Division JP2010187031A (ja) | 2010-05-31 | 2010-05-31 | チップ型発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308388A JP2001308388A (ja) | 2001-11-02 |
| JP4908669B2 true JP4908669B2 (ja) | 2012-04-04 |
Family
ID=18637578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000128079A Expired - Fee Related JP4908669B2 (ja) | 2000-04-27 | 2000-04-27 | チップ型発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4908669B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352102A (ja) * | 2000-06-07 | 2001-12-21 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
| DE10355600B4 (de) * | 2003-11-28 | 2021-06-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips |
| JP2005347401A (ja) * | 2004-06-01 | 2005-12-15 | Meiko:Kk | 光素子チップ部品 |
| EP1774598B1 (en) * | 2004-06-30 | 2011-09-14 | Cree, Inc. | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices |
| JP4686248B2 (ja) * | 2005-04-28 | 2011-05-25 | スタンレー電気株式会社 | 光半導体装置、及び光半導体装置製造方法 |
| KR100854328B1 (ko) * | 2006-07-07 | 2008-08-28 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
| TW200824142A (en) * | 2006-11-22 | 2008-06-01 | Lighthouse Technology Co Ltd | High power diode holder and thereof package is described |
| TWI430429B (zh) * | 2010-12-24 | 2014-03-11 | Au Optronics Corp | 發光模組 |
| KR102007404B1 (ko) * | 2012-12-14 | 2019-08-05 | 엘지이노텍 주식회사 | 발광소자 패키지 |
| JP6711568B2 (ja) * | 2015-07-29 | 2020-06-17 | ローム株式会社 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55172982U (ja) * | 1979-05-31 | 1980-12-11 | ||
| JPH0497366U (ja) * | 1991-01-17 | 1992-08-24 | ||
| JP2717903B2 (ja) * | 1992-04-22 | 1998-02-25 | 三菱電線工業株式会社 | 発光基板 |
| JP3832877B2 (ja) * | 1995-07-26 | 2006-10-11 | 日亜化学工業株式会社 | セラミックスｌｅｄパッケージおよびその製造方法 |
| JPH1098127A (ja) * | 1996-09-24 | 1998-04-14 | Matsushita Electric Works Ltd | 表面実装用半導体パッケージ |
| JP4056598B2 (ja) * | 1997-10-09 | 2008-03-05 | シチズン電子株式会社 | 赤外線データ通信モジュール |
| JPH11161197A (ja) * | 1997-11-25 | 1999-06-18 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JP2000022218A (ja) * | 1998-07-01 | 2000-01-21 | Matsushita Electron Corp | チップ型電子部品及びその製造方法 |
| JP2000031545A (ja) * | 1998-07-16 | 2000-01-28 | Rohm Co Ltd | 半導体発光素子及びその製造方法 |
-
2000
- 2000-04-27 JP JP2000128079A patent/JP4908669B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001308388A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8357950B2 (en) | Semiconductor light emitting device, semiconductor element, and method for fabricating the semiconductor light emitting device | |
| CN101916809B (zh) | 半导体发光装置 | |
| US5942770A (en) | Light-emitting diode chip component and a light-emitting device | |
| US9608187B2 (en) | Semiconductor light-emitting device, method for producing same, and display device | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| JP4023723B2 (ja) | 表面実装型発光ダイオード | |
| WO2012050110A1 (ja) | Ｌｅｄモジュール | |
| US10193040B2 (en) | LED package with a plurality of LED chips | |
| JP3311914B2 (ja) | チップ型発光ダイオード | |
| JP5495495B2 (ja) | 表面実装型発光ダイオード | |
| JPH11163419A (ja) | 発光装置 | |
| JP2000252393A (ja) | チップ型電子部品 | |
| JP2001326390A (ja) | 裏面発光チップ型発光素子およびそれに用いる絶縁性基板 | |
| JP2012109587A (ja) | Ｌｅｄモジュール装置及びその製造方法 | |
| JP4908669B2 (ja) | チップ型発光素子 | |
| US8030753B2 (en) | Semiconductor device and method for making the same | |
| JP3502305B2 (ja) | 光半導体装置 | |
| JPH1050734A (ja) | チップ型半導体 | |
| JP2005191111A (ja) | 発光素子収納用パッケージおよび発光装置 | |
| JP5913432B2 (ja) | チップ型発光素子 | |
| JP2001352105A (ja) | 表面実装型発光素子 | |
| JP2000082827A (ja) | 半導体装置およびその製造方法 | |
| JP2001358367A (ja) | チップ型発光素子 | |
| JP2000036621A (ja) | 側面型電子部品の電極構造 | |
| JP2005216962A (ja) | 発光素子収納用パッケージおよび発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110128 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110218 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4908669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |