JP4904915B2 - Power module substrate manufacturing method, power module substrate and power module - Google Patents
Power module substrate manufacturing method, power module substrate and power module Download PDFInfo
- Publication number
- JP4904915B2 JP4904915B2 JP2006138657A JP2006138657A JP4904915B2 JP 4904915 B2 JP4904915 B2 JP 4904915B2 JP 2006138657 A JP2006138657 A JP 2006138657A JP 2006138657 A JP2006138657 A JP 2006138657A JP 4904915 B2 JP4904915 B2 JP 4904915B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit layer
- power module
- ceramic plate
- module substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000463 material Substances 0.000 claims description 67
- 239000000919 ceramic Substances 0.000 claims description 54
- 238000005219 brazing Methods 0.000 claims description 49
- 239000011888 foil Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 9
- 238000007740 vapor deposition Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 25
- 229910045601 alloy Inorganic materials 0.000 description 13
- 239000000956 alloy Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910018566 Al—Si—Mg Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910018131 Al-Mn Inorganic materials 0.000 description 2
- 229910018461 Al—Mn Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 230000009194 climbing Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910018134 Al-Mg Inorganic materials 0.000 description 1
- 229910018137 Al-Zn Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018467 Al—Mg Inorganic materials 0.000 description 1
- 229910018573 Al—Zn Inorganic materials 0.000 description 1
- 229910018571 Al—Zn—Mg Inorganic materials 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 229910003023 Mg-Al Inorganic materials 0.000 description 1
- 229910019400 Mg—Li Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000001989 lithium alloy Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- OEIJHBUUFURJLI-UHFFFAOYSA-N octane-1,8-diol Chemical compound OCCCCCCCCO OEIJHBUUFURJLI-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュールに関するものである。 The present invention relates to a power module substrate manufacturing method, a power module substrate, and a power module used in a semiconductor device that controls a large current and a high voltage.
この種のパワーモジュールは一般に、セラミックス板において、その表面に回路層がろう付けされるとともに、裏面に金属層がろう付けされたパワーモジュール用基板と、回路層の表面に接合された半導体チップと、金属層の表面に接合されたヒートシンクとを備えている。このうち回路層は、従来では、例えば下記特許文献１に示されるように、セラミックス板の表面に回路層を形成するための回路層部材をろう付けした後に、この回路層部材にエッチング処理を施すことにより形成されていた。
しかしながら、このようにエッチング処理により回路層を形成すると、この回路層の側面は、その表面（半導体チップ側）から裏面（セラミックス板側）に向かうに従い漸次、この回路層の外側に向けて拡がるような末広がり形状になるため、近年のパワーモジュールに対するさらなるコンパクト化、すなわち回路層を構成する導体の幅を狭くして、隣合う導体同士の間隔を狭くすることについての要求に応えることが困難であるという問題があった。また、エッチング処理では、製造に要する時間がかかるばかりでなく、廃液も発生することになるため、結果として製造コストを低減することが困難であるという問題があった。
そこで、本発明者等は、母材から打ち抜いた回路層、または鋳造により形成した回路層を、セラミックス板にろう付けすることによって、側面がセラミックス板の表面から略垂直に立上がった回路層を形成することについて検討している。
However, when the circuit layer is formed by etching as described above, the side surface of the circuit layer gradually expands toward the outside of the circuit layer from the front surface (semiconductor chip side) to the back surface (ceramic plate side). Because of the divergent shape, it is difficult to meet the demand for further downsizing of power modules in recent years, that is, by narrowing the width of conductors constituting the circuit layer and narrowing the distance between adjacent conductors. There was a problem. In addition, the etching process not only takes time for production but also generates waste liquid, resulting in a problem that it is difficult to reduce the production cost.
Therefore, the present inventors brazed a circuit layer punched out from a base material or a circuit layer formed by casting to a ceramic plate, thereby forming a circuit layer whose side surface rises substantially vertically from the surface of the ceramic plate. We are considering forming.
しかしながら、このようなパワーモジュール用基板の製造方法では、エッチング工程を経ないので、上述した問題は解決することができるものの、この回路層の側面がセラミックス板の表面から略垂直に立上がっているので、エッチング処理して得られた回路層の側面と比べてその立上がる方向の長さが短くなるため、回路層をセラミックス板にろう付けする際に、セラミックス板との間から溢れ出たろう材の余剰分が、その表面張力により凝集することによって、この回路層の側面を伝ってその表面に乗り上がり易くなっている。
そして、このように表面に乗り上げたろう材上にさらに半導体チップを接合すると、この接合時にろう材の組成成分の一部が溶融することがあり、半導体チップと回路層との接合部にボイドが発生し、これらの接合信頼性を低下させるおそれがある。
特に、例えばろう材がＡｌ−Ｓｉ系とされてＳｉを含有し、回路層が純Ａｌ若しくはＡｌ合金により形成されている場合には、回路層の表面に乗り上げたろう材は、この回路層よりも硬いうえに、パワーモジュールを使用する過程での熱サイクルによりさらに加工硬化させられることによって、回路層に対してその表面および側面から大きな外力を作用させ、回路層とセラミックス板との接合界面に大きな応力が作用し、回路層がセラミックス板の表面から剥離し易くなり、パワーモジュールの熱サイクル寿命を低下させるおそれがある。
また、回路層の表面においてろう材が乗り上げた部分に、ワイヤボンディングが施されると、ろう材は前記のように回路層と比べて硬いので、この部分とワイヤボンディングとの接合部における熱サイクル寿命を低下させるおそれがある。
さらに、回路層の表面に前記のように乗り上げたろう材は、視認することができ、外観品質を低減させるおそれもある。
However, in such a method for manufacturing a power module substrate, since the etching process is not performed, the above-described problem can be solved, but the side surface of the circuit layer rises substantially vertically from the surface of the ceramic plate. Therefore, since the length in the rising direction is shorter than the side surface of the circuit layer obtained by etching, the brazing material overflowed from the space between the ceramic plate when the circuit layer is brazed to the ceramic plate. As a result, the surplus portion of the water is agglomerated by the surface tension, so that it easily reaches the surface through the side surface of the circuit layer.
When a semiconductor chip is further bonded onto the brazing material that has been placed on the surface in this way, a part of the composition component of the brazing material may melt at the time of this bonding, and a void is generated at the bonding portion between the semiconductor chip and the circuit layer. In addition, there is a risk of reducing the bonding reliability.
In particular, for example, when the brazing material is made of Al-Si and contains Si, and the circuit layer is made of pure Al or Al alloy, the brazing material on the surface of the circuit layer is more than the circuit layer. In addition to being hard, it is further hardened by heat cycle in the process of using the power module, so that a large external force is applied to the circuit layer from its surface and side surface, and a large interface is applied to the bonding interface between the circuit layer and the ceramic plate. The stress acts, the circuit layer is easily peeled off from the surface of the ceramic plate, and the thermal cycle life of the power module may be reduced.
Also, if wire bonding is applied to the part where the brazing material runs on the surface of the circuit layer, the brazing material is harder than the circuit layer as described above, so the thermal cycle at the joint between this part and the wire bonding. May reduce life.
Furthermore, the brazing material that has run on the surface of the circuit layer as described above can be visually recognized, and the appearance quality may be reduced.
本発明はこのような事情を考慮してなされたもので、回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図ることができるパワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュールを提供することを目的とする。 The present invention has been made in view of such circumstances, reducing the reliability of bonding between the circuit layer and the semiconductor chip, reducing the thermal cycle life of the power module, and further, An object of the present invention is to provide a power module substrate manufacturing method, a power module substrate, and a power module capable of reducing the size and cost of the power module without deteriorating the appearance quality.
このような課題を解決して、前記目的を達成するために、本発明のパワーモジュール用基板の製造方法は、セラミックス板の表面に回路層がろう付けされてなり、回路層の表面に半導体チップが接合されるとともに、セラミックス板の裏面側にヒートシンクが接合されるパワーモジュール用基板の製造方法であって、セラミックス板に回路層をろう付けする際に、またはこのろう付けの前に予め、回路層の外表面のうち、セラミックス板の表面から略垂直に立上がる側面に金属酸化膜を形成することを特徴とする。
この発明によれば、回路層の側面に金属酸化膜を形成しながら、または形成した後に、ろう材箔を溶融してセラミックス板と回路層とをろう付けするので、回路層の側面における溶融したろう材の濡れ性を低下させることが可能になり、溶融したろう材がこの側面を伝って回路層の表面に乗り上がるのを防ぐことができる。したがって、回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図ることができる。
In order to solve the above problems and achieve the above object, a method for manufacturing a power module substrate according to the present invention includes a circuit layer brazed to the surface of a ceramic plate, and a semiconductor chip on the surface of the circuit layer. Is a method of manufacturing a power module substrate in which a heat sink is bonded to the back side of a ceramic plate, and a circuit layer is preliminarily mounted when the circuit layer is brazed to the ceramic plate or before the brazing. A metal oxide film is formed on a side surface of the outer surface of the layer that rises substantially perpendicularly from the surface of the ceramic plate.
According to this invention, while forming the metal oxide film on the side surface of the circuit layer or after the formation, the brazing material foil is melted to braze the ceramic plate and the circuit layer. It becomes possible to reduce the wettability of the brazing material, and it is possible to prevent the molten brazing material from climbing onto the surface of the circuit layer along this side surface. Therefore, the compactness of the power module can be achieved without reducing the bonding reliability between the circuit layer and the semiconductor chip, reducing the thermal cycle life of the power module, and further reducing the appearance quality of the power module substrate. And cost reduction can be achieved.
ここで、前記金属酸化膜は、回路層の側面に、セラミックス板と回路層とをろう付けするろう材箔よりも融点が低く、かつ回路層を形成する材質よりも酸素との親和性が高い金属材料を蒸着させて蒸着膜を形成しておき、その後、この蒸着膜を酸化させることにより形成されてもよい。
この場合、前記金属酸化膜を容易かつ確実に形成することが可能になり、前記の作用効果が確実に奏効されることになる。
Here, the metal oxide film has a lower melting point than the brazing material foil for brazing the ceramic plate and the circuit layer on the side surface of the circuit layer, and has a higher affinity for oxygen than the material forming the circuit layer. It may be formed by vapor-depositing a metal material to form a vapor deposition film and then oxidizing the vapor deposition film.
In this case, the metal oxide film can be easily and reliably formed, and the above-described effects can be reliably achieved.
また、本発明のパワーモジュール用基板は、セラミックス板の表面に回路層がろう付けされてなり、回路層の表面に半導体チップが接合されるとともに、セラミックス板の裏面側にヒートシンクが接合されるパワーモジュール用基板であって、回路層の外表面のうち、セラミックス板の表面から略垂直に立上がる側面に、金属酸化膜が形成されていることを特徴とする。
In the power module substrate of the present invention, the circuit layer is brazed to the surface of the ceramic plate, the semiconductor chip is bonded to the surface of the circuit layer, and the heat sink is bonded to the back side of the ceramic plate. In the module substrate, a metal oxide film is formed on a side surface of the outer surface of the circuit layer that rises substantially vertically from the surface of the ceramic plate.
ここで、前記金属酸化膜は、セラミックス板と回路層とをろう付けするろう材箔よりも融点が低く、かつ回路層を形成する材質よりも酸素との親和性が高い金属材料からなる蒸着膜が酸化した金属酸化膜であってもよい。 Here, the metal oxide film has a lower melting point than the brazing material foil for brazing the ceramic plate and the circuit layer, and is a deposited film made of a metal material having a higher affinity for oxygen than the material forming the circuit layer. An oxidized metal oxide film may be used.
さらに、本発明のパワーモジュールは、セラミックス板の表面に回路層がろう付けされたパワーモジュール用基板と、回路層の表面に接合された半導体チップと、セラミックス板の裏面側に接合されたヒートシンクとを備えたパワーモジュールであって、前記パワーモジュール用基板が、本発明のパワーモジュール用基板であることを特徴とする。
この発明によれば、回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図ることができる。
Furthermore, the power module of the present invention includes a power module substrate having a circuit layer brazed to the surface of a ceramic plate, a semiconductor chip bonded to the surface of the circuit layer, and a heat sink bonded to the back side of the ceramic plate. The power module substrate is characterized in that the power module substrate is the power module substrate of the present invention.
According to the present invention, without reducing the bonding reliability between the circuit layer and the semiconductor chip, without reducing the thermal cycle life of the power module, and further without reducing the appearance quality of the power module substrate, It is possible to reduce the size and cost of the power module.
この発明によれば、回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図ることができる。 According to the present invention, without reducing the bonding reliability between the circuit layer and the semiconductor chip, without reducing the thermal cycle life of the power module, and further without reducing the appearance quality of the power module substrate, It is possible to reduce the size and cost of the power module.
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール１０は、セラミックス板１１の表面に回路層１２がろう付けされたパワーモジュール用基板１４と、回路層１２の表面に第１はんだ層１７を介してはんだ接合された半導体チップ１５と、セラミックス板１１の裏面側に接合されたヒートシンク１６とを備えている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an overall view showing a power module to which a power module substrate according to an embodiment of the present invention is applied.
This
図示の例では、パワーモジュール用基板１４には、回路層１２と同じ材質により形成されるとともに、セラミックス板１１の裏面にろう付けされた金属層１３が備えられている。そして、ヒートシンク１６は、金属層１３の表面に、第２はんだ層１９を介してはんだ接合、若しくはろう付けや拡散接合により接合されている。
In the illustrated example, the
ここで、これらの各部材を形成する材質としては、例えば、セラミックス板１１ではＡｌＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣ等が挙げられ、回路層１２、金属層１３およびヒートシンク１６では純Ａｌ、純Ｃｕ、Ａｌ合金若しくはＣｕ合金等が挙げられ、第１、第２はんだ層１７、１９では例えばＳｎ−Ａｇ−Ｃｕ系等の無鉛系のはんだ材が挙げられる。また、セラミックス板１１と回路層１２および金属層１３とをそれぞれろう付けするろう材では、例えばＡｌ−Ｓｉ系等のＡｌ系のろう材が挙げられる。
Here, examples of the material forming these members include AlN, Al 2 O 3 , Si 3 N 4 , SiC, and the like for the
このＡｌ−Ｓｉ系のろう材としては、例えば、Ｓｉを６．８ｗｔ％〜１３．０ｗｔ％、Ｆｅを０．８ｗｔ％以下、Ｃｕを４．７ｗｔ％以下、Ｍｎを０．１５ｗｔ％以下、Ｍｇを２．０ｗｔ％以下、Ｃｒを０．１５ｗｔ％以下、Ｚｎを２．５ｗｔ％以下、Ｔｉを０．２０ｗｔ％以下、Ｂｉを０．２０ｗｔ％以下、その他を０．１５ｗｔ％以下それぞれ含み、残部がＡｌとされた材質を採用することができる。 Examples of the Al—Si brazing material include Si of 6.8 wt% to 13.0 wt%, Fe of 0.8 wt% or less, Cu of 4.7 wt% or less, Mn of 0.15 wt% or less, Mg 2.0 wt% or less, Cr 0.15 wt% or less, Zn 2.5 wt% or less, Ti 0.20 wt% or less, Bi 0.20 wt% or less, and others 0.15 wt% or less, and the balance A material made of Al can be used.
そして、本実施形態では、回路層１２の外表面のうち、セラミックス板１１の表面から略垂直に立上がる側面１２ａに酸化膜２０が形成されている。この酸化膜２０は、セラミックス板１１と回路層１２とをろう付けするろう材箔よりも融点が低く、かつ回路層１２を形成する材質よりも酸素との親和性が高い金属材料からなる蒸着膜が酸化した金属酸化膜とされている。この金属材料としては、例えば、Ａｌ−Ｓｉ−Ｍｇ系合金、Ａｌ−Ｍｇ系合金、Ａｌ−Ｚｎ−Ｍｇ系合金、Ａｌ−Ｚｎ系合金、Ａｌ−Ｃｕ系合金若しくはＡｌ−Ｃｕ−Ｓｉ系合金等といったＡｌ系の合金、またはＭｇ−Ａｌ系合金、Ｍｇ−Ａｌ−Ｍｎ系合金、Ｍｇ−Ｌｉ系合金等といったＭｇ系の合金等が挙げられる。また、この酸化膜２０は、厚さが約０．０５μｍ以上１００μｍ以下とされている。さらに、本実施形態では、金属層１３の側面１３ａにも、回路層１２と同様に酸化膜２０が形成されている。
In the present embodiment, the
次に、以上のように構成されたパワーモジュール用基板１４の製造方法について説明する。
まず、純Ａｌ若しくはＡｌ合金からなる母材を打ち抜いて回路層１２を形成する。
すなわち、本実施形態では、母材の表裏面のうち、形成される回路層１２の裏面を有する裏面にろう材箔を配置しておき、この母材における回路層１２の形成予定部をその裏面側から押圧し、この回路層１２の形成予定部の外周縁にせん断力を作用させてその厚さ方向途中まで切断し、前記ろう材箔のうち回路層１２の形成予定部の外周縁に位置する部分を切断した後に、この回路層１２の形成予定部をその表面側から押圧して押し戻す。
Next, a method for manufacturing the
First, a
That is, in the present embodiment, the brazing material foil is disposed on the back surface of the base material having the back surface of the
その後、この母材の裏面とセラミックス板１１の表面とをテンプレートを挟んで対向させた状態で、回路層１２の形成予定部の表面をセラミックス板１１の表面に向けて押圧して母材から分離し回路層１２を形成するとともに、この回路層１２をその裏面側からテンプレートのガイド孔に挿入することにより、セラミックス板１１の表面にろう材箔と回路層１２とをこの順に配置する。
Thereafter, in a state where the back surface of the base material and the surface of the
一方、回路層１２と同様にして、セラミックス板１１の裏面にろう材箔を介して金属層１３を配置する。以上より、セラミックス板１１の表面に、ろう材箔と回路層１２とがこの順に配置され、裏面にろう材箔と金属層１３とがこの順に配置された積層体１８を形成する。
On the other hand, in the same manner as the
そして、図２に示されるように、この積層体１８を積層方向にカーボンシートＣを介して複数積層させたものを、内部が５．０×１０−２Ｐａ以上５．０×１０−１Ｐａ以下の低真空度とされて酸素分圧が高められた雰囲気の炉内に置く。この際、回路層１２および金属層１３は、セラミックス板１１の表裏面からそれぞれ立上がる側面１２ａ、１３ａのみが露出し、この他の表裏面はその全域がセラミックス板１１の表裏面およびカーボンシートＣにより被覆されている。その後、前記複数積層させたものを積層方向に加圧した状態で加熱し、ろう材箔を溶融させることによって、セラミックス板１１の表面に回路層１２をろう付けするとともに、セラミックス板１１の裏面に金属層１３をろう付けしてパワーモジュール用基板１４を形成する。
And as FIG. 2 shows, what laminated | stacked multiple this laminated body 18 via the carbon sheet C in the lamination direction is 5.0 * 10 <-2 > Pa or more and 5.0 * 10 < -1 > Pa inside. It is placed in a furnace having an atmosphere with a low vacuum and an increased oxygen partial pressure. At this time, only the side surfaces 12a and 13a rising from the front and rear surfaces of the
ここで、炉内に予め、前記複数積層させたものとともに前述したＡｌ−Ｓｉ−Ｍｇ系合金等の金属材料からなる部材を置いておき、上記のように炉内を加熱する過程においてろう材箔が溶融する前に、この部材を溶融させて回路層１２および金属層１３の各側面１２ａ、１３ａに蒸着させた後に、この蒸着膜を酸化させて酸化膜２０を形成する。その後、上述のようにろう材箔を溶融させてパワーモジュール用基板１４を形成する。
Here, in the process of heating the inside of the furnace as described above, a member made of a metal material such as the Al—Si—Mg-based alloy described above is placed in advance in the furnace together with the plurality of laminated layers. Before the material melts, this member is melted and deposited on the side surfaces 12a and 13a of the
ここで、この製造方法についての具体的な実施例について説明する。
まず、材質については、回路層１２および金属層１３を純度９９．９８％のＡｌ合金、ろう材１３をＡｌ−Ｓｉ系（Ａｌが９３ｗｔ％、Ｓｉが７ｗｔ％）、セラミックス板１１をＡｌＮによりそれぞれ形成した。厚さについては、回路層１２および金属層１３を約０．４ｍｍ、ろう材箔を約１３μｍ、セラミックス板１１を約０．６３５ｍｍとした。なお、回路層１２および金属層１３は平面視四角形とされ、縦および横の寸法はそれぞれ、約２８ｍｍおよび約７０ｍｍとした。また、前記積層体１８を構成する回路層１２、金属層１３およびろう材箔は、揮発性有機媒体（オクタンジオール）により仮固定した。
そして、前記積層体１８が複数積層されたものを、５．０×１０−２Ｐａ以上５．０×１０−１Ｐａ以下の低真空度の雰囲気とされ、かつ６２０℃〜６５０℃に保温可能な炉内に、Ａｌ−Ｓｉ−Ｍｇ系合金からなる部材とともに置いて、積層方向に０．２３ＭＰａ〜０．３５ＭＰａで加圧した状態で３０分〜６０分間加熱し、パワーモジュール用基板１４を形成した。
Here, specific examples of the manufacturing method will be described.
First, regarding the material, the
And what laminated | stacked the said laminated body 18 is made into the atmosphere of the low vacuum degree of 5.0 * 10 <-2 > Pa or more and 5.0 * 10 < -1 > Pa or less, and heat insulation is possible at 620 to 650 degreeC A
以上説明したように、本実施形態によるパワーモジュール用基板によれば、回路層１２の側面１２ａに酸化膜２０を形成しながら、または形成した後に、ろう材箔を溶融してセラミックス板１１と回路層１２とをろう付けするので、回路層１２の側面１２ａにおける溶融したろう材の濡れ性を低下させることが可能になり、溶融したろう材がこの側面１２ａを伝って回路層１２の表面に乗り上がるのを防ぐことができる。したがって、回路層１２と半導体チップ１５との接合信頼性を低下させたり、パワーモジュール１０の熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板１４の外観品質を低下させたりすることなく、パワーモジュール１０のコンパクト化や低コスト化を図ることができる。
As described above, according to the power module substrate of the present embodiment, the brazing material foil is melted to form the
また、本実施形態では、酸化膜２０は、回路層１２の側面１２ａに、セラミックス板１１と回路層１２および金属層１３とをろう付けするろう材箔よりも融点が低く、かつ回路層１２を形成する材質よりも酸素との親和性が高い金属材料を蒸着させて蒸着膜を形成しておき、その後、この蒸着膜を酸化させて形成するので、酸化膜２０を容易かつ確実に形成することが可能になり、前記の作用効果が確実に奏効されることになる。
さらに、金属層１３にも酸化膜２０を形成したので、この金属層１３とヒートシンク１６との接合信頼性をも向上させることができる。
In the present embodiment, the
Furthermore, since the
なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記実施形態では、回路層１２および金属層１３を母材から打ち抜いて形成したが、これに代えて、鋳造により形成してもよい。
また、母材を打ち抜いて回路層１２を形成する方法として、前記実施形態に代えて、例えば、裏面にろう材箔が配置された母材における回路層１２の形成予定部に向けて打ち抜きパンチを前進移動し、この母材における回路層１２の形成予定部をその裏面側から押圧して、このパンチの前進移動を、回路層１２の形成予定部の外周縁を母材の厚さ方向全域でせん断変形させて破断するまで継続することにより母材から打ち抜いて形成してもよい。さらにまた、金属層１３もこのような方法で形成してもよい。
さらに、酸化膜２０として、前記ろう材箔よりも融点が低く、かつ回路層１２および金属層１３を形成する材質よりも酸素との親和性が高い金属材料からなる蒸着膜が酸化した金属酸化膜を示したが、これに代えて、例えば、蒸着膜を形成しないで直接、回路層１２および金属層１３の側面１２ａ、１３ａに酸化膜を形成するようにしてもよい。
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, the
Further, as a method of punching the base material to form the
Further, as the
ここで、前記実施例に従ってパワーモジュール用基板１４を形成し、回路層１２および金属層１３の各表面を目視により確認したところ、ろう材の乗り上げが視認されなかった。
また、純度９９．９８％のＡｌ合金からなる板材の表面に、Ａｌ−Ｓｉ−Ｍｇ系合金からなる蒸着膜を形成し、さらにこの蒸着膜を酸化させて酸化膜を形成した後に、この酸化膜の表面に、Ａｌを９３ｗｔ％、Ｓｉを７ｗｔ％それぞれ含有する溶融したＡｌ−Ｓｉ系のろう材を滴下したときの、この酸化膜の表面に対する溶融ろう材の濡れ角を測定したところ９０°以下であり、前記板材の表面に酸化膜を形成しないで直接、溶融ろう材を滴下した場合（濡れ角度９０°より大）と比べて、濡れ性を低下させることができたことが確認された。
Here, when the
Further, after forming a vapor deposition film made of an Al—Si—Mg based alloy on the surface of a plate material made of an Al alloy having a purity of 99.98% and further oxidizing the vapor deposition film to form an oxide film, this oxide film When the molten Al-Si brazing material containing 93 wt% Al and 7 wt% Si was dropped onto the surface of the metal, the wetting angle of the molten brazing material relative to the surface of the oxide film was measured to be 90 ° or less. It was confirmed that the wettability could be reduced as compared with the case where the molten brazing material was directly dropped without forming an oxide film on the surface of the plate (wetting angle greater than 90 °).
回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図る。 The power module can be made more compact without reducing the reliability of bonding between the circuit layer and the semiconductor chip, reducing the thermal cycle life of the power module, and further reducing the appearance quality of the power module substrate. Reduce costs.
１０ パワーモジュール
１１ セラミックス板
１２ 回路層
１２ａ 回路層の側面
１４ パワーモジュール用基板
１５ 半導体チップ
１６ ヒートシンク
２０ 酸化膜
DESCRIPTION OF
Claims (5)
セラミックス板に回路層をろう付けする際に、またはこのろう付けの前に予め、回路層の外表面のうち、セラミックス板の表面から略垂直に立上がる側面に金属酸化膜を形成することを特徴とするパワーモジュール用基板の製造方法。 A method for manufacturing a power module substrate, wherein a circuit layer is brazed to the surface of a ceramic plate, a semiconductor chip is bonded to the surface of the circuit layer, and a heat sink is bonded to the back side of the ceramic plate,
When brazing the circuit layer to the ceramic plate, or before brazing, a metal oxide film is formed on a side surface of the outer surface of the circuit layer that rises substantially vertically from the surface of the ceramic plate in advance. A method for manufacturing a power module substrate.
前記金属酸化膜は、回路層の側面に、セラミックス板と回路層とをろう付けするろう材箔よりも融点が低く、かつ回路層を形成する材質よりも酸素との親和性が高い金属材料を蒸着させて蒸着膜を形成しておき、その後、この蒸着膜を酸化させることにより形成されることを特徴とするパワーモジュール用基板の製造方法。 In the manufacturing method of the board | substrate for power modules of Claim 1,
The metal oxide film is made of a metal material having a lower melting point than the brazing material foil for brazing the ceramic plate and the circuit layer on the side surface of the circuit layer and having a higher affinity for oxygen than the material forming the circuit layer. A method for producing a power module substrate, wherein a vapor deposition film is formed by vapor deposition, and then the vapor deposition film is oxidized.
回路層の外表面のうち、セラミックス板の表面から略垂直に立上がる側面に、金属酸化膜が形成されていることを特徴とするパワーモジュール用基板。 A power module substrate in which a circuit layer is brazed to the surface of a ceramic plate, a semiconductor chip is bonded to the surface of the circuit layer, and a heat sink is bonded to the back side of the ceramic plate,
A power module substrate, wherein a metal oxide film is formed on a side surface of the outer surface of the circuit layer that rises substantially perpendicularly from the surface of the ceramic plate.
前記金属酸化膜は、セラミックス板と回路層とをろう付けするろう材箔よりも融点が低く、かつ回路層を形成する材質よりも酸素との親和性が高い金属材料からなる蒸着膜が酸化した金属酸化膜であることを特徴とするパワーモジュール用基板。 In the power module substrate according to claim 3,
The metal oxide film has a lower melting point than the brazing material foil for brazing the ceramic plate and the circuit layer, and the deposited film made of a metal material having a higher affinity with oxygen than the material forming the circuit layer is oxidized. A power module substrate, which is a metal oxide film.
前記パワーモジュール用基板が、請求項３または４に記載のパワーモジュール用基板であることを特徴とするパワーモジュール。 A power module comprising a power module substrate having a circuit layer brazed to the surface of the ceramic plate, a semiconductor chip bonded to the surface of the circuit layer, and a heat sink bonded to the back side of the ceramic plate,
The power module substrate according to claim 3 or 4, wherein the power module substrate is the power module substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006138657A JP4904915B2 (en) | 2006-05-18 | 2006-05-18 | Power module substrate manufacturing method, power module substrate and power module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006138657A JP4904915B2 (en) | 2006-05-18 | 2006-05-18 | Power module substrate manufacturing method, power module substrate and power module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007311526A JP2007311526A (en) | 2007-11-29 |
| JP4904915B2 true JP4904915B2 (en) | 2012-03-28 |
Family
ID=38844118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006138657A Expired - Fee Related JP4904915B2 (en) | 2006-05-18 | 2006-05-18 | Power module substrate manufacturing method, power module substrate and power module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4904915B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5664024B2 (en) * | 2010-08-30 | 2015-02-04 | 三菱マテリアル株式会社 | Power module substrate and method of manufacturing power module substrate with heat sink |
| JP5577988B2 (en) * | 2010-09-24 | 2014-08-27 | カシオ計算機株式会社 | Interposer manufacturing method and semiconductor device manufacturing method |
| JP5915051B2 (en) * | 2010-09-29 | 2016-05-11 | 三菱マテリアル株式会社 | Power module substrate and method of manufacturing power module substrate with heat sink |
| JP5671351B2 (en) * | 2011-01-12 | 2015-02-18 | 昭和電工株式会社 | Manufacturing method of electronic device mounting substrate |
| JP5707278B2 (en) * | 2011-08-19 | 2015-04-22 | 昭和電工株式会社 | Insulated circuit board manufacturing method |
| CN104126226B (en) * | 2012-02-14 | 2018-05-04 | 三菱综合材料株式会社 | Welding structure, power module, the power module substrate with radiator and its manufacture method and solder basalis formation cream |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3346216B2 (en) * | 1997-04-01 | 2002-11-18 | イビデン株式会社 | Printed wiring board |
| JP4476428B2 (en) * | 2000-04-21 | 2010-06-09 | 株式会社東芝 | Aluminum nitride circuit board and manufacturing method thereof |
| JP2001332854A (en) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | Ceramic circuit board |
| JP2001332823A (en) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | Ceramic circuit board |
| JP2004265972A (en) * | 2003-02-28 | 2004-09-24 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
| JP2006237151A (en) * | 2005-02-23 | 2006-09-07 | Shinko Electric Ind Co Ltd | Wiring board and semiconductor apparatus |
-
2006
- 2006-05-18 JP JP2006138657A patent/JP4904915B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007311526A (en) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4904916B2 (en) | Power module substrate, power module substrate manufacturing method, and power module | |
| EP3208839B1 (en) | Substrate with cooler for power modules and method for producing same | |
| JP4904915B2 (en) | Power module substrate manufacturing method, power module substrate and power module | |
| JP2010179336A (en) | Joint product, semiconductor module, and method for manufacturing the joint product | |
| JP5115318B2 (en) | Semiconductor device | |
| CN109755208B (en) | Bonding material, semiconductor device and manufacturing method thereof | |
| JP6443568B2 (en) | Bonding material, bonding method and bonding structure using the same | |
| JP2017183716A (en) | Manufacturing method of insulation circuit board with heat sink, and insulation circuit board with heat sink | |
| JP4682889B2 (en) | Power module substrate, power module, and method of manufacturing power module substrate | |
| JP6432208B2 (en) | Method for manufacturing power module substrate, and method for manufacturing power module substrate with heat sink | |
| JP4725412B2 (en) | Power module substrate manufacturing method | |
| JP4876719B2 (en) | Power element mounting unit, method for manufacturing power element mounting unit, and power module | |
| KR20120021152A (en) | Substrate for power module, substrate for power module equiptted with heat sink, power module, and manufacturing method of substrate for power module | |
| KR102524698B1 (en) | Assembly, power module substrate, power module, assembly method and manufacturing method of power module substrate | |
| US11712759B2 (en) | Lead-free soldering foil | |
| JP4882538B2 (en) | Power element mounting unit, method for manufacturing power element mounting unit, and power module | |
| JP4910789B2 (en) | Power element mounting substrate, power element mounting substrate manufacturing method, and power module | |
| JP4951932B2 (en) | Power module substrate manufacturing method | |
| JP2008021716A (en) | Power module substrate and method of manufacturing the same, and power module | |
| WO2013129229A1 (en) | Method for manufacturing semiconductor device | |
| JP7400109B2 (en) | Methods of producing metal-ceramic substrates and metal-ceramic substrates produced by such methods | |
| JP2010098058A (en) | Substrate for power module with heat sink, power module with heat sink and method of manufacturing substrate for power module with heat sink | |
| JP7398565B2 (en) | Methods of producing metal-ceramic substrates and metal-ceramic substrates produced by such methods | |
| WO2011125140A1 (en) | Connecting material, semiconductor device, and process for producing same | |
| JP5691580B2 (en) | Manufacturing apparatus and manufacturing method for power module substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4904915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |