JP4904851B2 - Semiconductor device with overvoltage protection circuit - Google Patents
Semiconductor device with overvoltage protection circuit Download PDFInfo
- Publication number
- JP4904851B2 JP4904851B2 JP2006051468A JP2006051468A JP4904851B2 JP 4904851 B2 JP4904851 B2 JP 4904851B2 JP 2006051468 A JP2006051468 A JP 2006051468A JP 2006051468 A JP2006051468 A JP 2006051468A JP 4904851 B2 JP4904851 B2 JP 4904851B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit
- semiconductor substrate
- drive control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims 8
- 238000002955 isolation Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体集積回路を想定外の過電圧が印加された際に保護する過電圧保護回路と、この過電圧保護回路を備えた半導体装置に関する。 The present invention relates to an overvoltage protection circuit that protects a semiconductor integrated circuit when an unexpected overvoltage is applied, and a semiconductor device including the overvoltage protection circuit.
従来、半導体集積回路やその制御回路等の電気部品または電子部品は、電源電圧の変動に起因する過電圧や静電気に起因する誤動作や損傷を防止する為、過電圧保護回路を備えている。 2. Description of the Related Art Conventionally, an electrical component or an electronic component such as a semiconductor integrated circuit or its control circuit is provided with an overvoltage protection circuit in order to prevent malfunction or damage due to overvoltage or static electricity caused by fluctuations in power supply voltage.
このような過電圧保護回路の従来技術が特許文献1に開示されている。 The prior art of such an overvoltage protection circuit is disclosed in Patent Document 1.
前記従来技術の過電圧保護回路では、想定内の過電圧に対しては、過電圧保護回路の許容電圧範囲内で回避できるが、想定外の過電圧が印加された際は、集積回路内部の損傷及び外部回路の2次的な損傷に至ることが考えられる。 In the overvoltage protection circuit of the prior art, an overvoltage within an assumption can be avoided within an allowable voltage range of the overvoltage protection circuit. However, when an unexpected overvoltage is applied, damage inside the integrated circuit and an external circuit It is thought that this leads to secondary damage.
本発明の目的は、想定外の過電圧が印加された場合でも集積回路内部の損傷や外部回路の2次的な損傷を回避できる過電圧保護回路を備えた半導体装置を提供することである。 An object of the present invention is to provide a semiconductor device including an overvoltage protection circuit capable of avoiding damage inside an integrated circuit and secondary damage to an external circuit even when an unexpected overvoltage is applied.
本発明の半導体装置は、過電圧保護回路において、対向配置した第1の配線及び第2の配線を、入力端の素子耐圧以上の過電圧によって融解させ、第1の配線及び第2の配線間を短絡させて被保護回路の損傷及び集積回路内部又は外部回路の2次損傷を回避する。
According to the semiconductor device of the present invention, in the overvoltage protection circuit, the first wiring and the second wiring arranged opposite to each other are melted by an overvoltage higher than the element breakdown voltage at the input end , and the first wiring and the second wiring are short-circuited. Thus, damage to the protected circuit and secondary damage inside or outside the integrated circuit are avoided.
本発明によれば、過電圧から保護することができると共に、想定外の過電圧が印加された場合にも、集積回路外部の回路の2次損傷を回避できる。 According to the present invention, it is possible to protect from overvoltage, and it is possible to avoid secondary damage of a circuit outside the integrated circuit even when an unexpected overvoltage is applied.
本発明の詳細を、図面と実施例とを用いて説明する。 The details of the present invention will be described with reference to the drawings and examples.
本実施例を、図1から図4を用いて説明する。図2は本実施例のインバータICを用いたモータ駆動装置の説明図である。図2の符号5はインバータIC、6はモータ、7は商用交流電源、8は整流平滑回路、9は制御部であるマイコン、10はモータの回転子の位置を検出する位置検出回路、11はインバータICに内蔵した駆動制御回路部、12は出カ段パワー素子部、Vsは出カ段パワー素子電源電圧、Vccは駆動制御回路電源電圧である。 This embodiment will be described with reference to FIGS. FIG. 2 is an explanatory diagram of a motor drive device using the inverter IC of this embodiment. 2 is an inverter IC, 6 is a motor, 7 is a commercial AC power supply, 8 is a rectifying and smoothing circuit, 9 is a microcomputer as a control unit, 10 is a position detection circuit for detecting the position of the rotor of the motor, and 11 is A drive control circuit unit built in the inverter IC, 12 is an output stage power element unit, Vs is an output stage power element power supply voltage, and Vcc is a drive control circuit power supply voltage.
本実施例のインバータIC5は、シリコン半導体基板に形成した、絶縁分離層で絶縁分離されたシリコン単結晶部を有する誘電体分離基板に前記出力段パワー素子部12と駆動制御回路部11とが配置されている。
In the
図2で、駆動制御回路部11は、図示しない駆動回路部と保護回路部とレベルシフト回路部とロジック回路部とを備えていて、マイコン9が発する制御信号を受けて出力段パワー素子部12に、例えば、パルス幅変調(PWM)したゲートドライブ信号を送る。なお、保護回路部は、過熱、過電流、低電圧等を検出し、検出信号をマイコン9や駆動制御回路部11の前記ロジック部に送り、出力段パワー素子部12の出力を制限する。
In FIG. 2, the drive
出力段パワー素子部12は、上下それぞれのアームのパワー半導体素子であるIGBTあるいはパワーMOSFETをトーテムポール接続した上下アームを3つ備え、周波数可変のU相、V相、W相の3相交流を出カし、負荷のモータ6を駆動する。整流回路部8は、100V〜120Vあるいは、200V〜240Vの定格の商用交流電源7を整流し、出力段パワー素子部12に出力段パワー素子電源電圧Vsを供給する。駆動制御回路電源電圧Vccは本実施例では15Vであるが、この電圧には限らない。
The output stage
図1は本実施例のインバータIC5の駆動制御回路部11の保護回路部が備える過電圧保護回路の回路図である。図1で、符号2はツェナーダイオード、3は抵抗体、4はNPNトランジスタ、Vccは駆動制御回路電源電圧である。ツェナーダイオード2のカソードは駆動制御回路電源電圧Vccに接続し、アノードは抵抗体3の一端とNPNトランジスタ4のべースとに接続される。さらに、NPNトランジスタ4のコレクタは駆動制御回路電源電圧Vccに接続されて、ツェナーダイオード2のカソードと同じ電位であり、NPNトランジスタ4のエミッタは抵抗体3の他端と接続され、図1では接地電位GLに接続されている。図1の符号1は駆動制御回路電源電圧Vccの電源電圧ライン(Vcc電源電圧ラインと略す。)と接地電位GLのライン(接地電位ラインと略す。)のAl配線領域1の概略を示しており、その形状の平面図を図3に、図3のI−I′の断面を図4に示す。図3、図4の斜線部A、Bは低抵抗配線であって、ここではAl配線とする。
FIG. 1 is a circuit diagram of an overvoltage protection circuit provided in the protection circuit unit of the drive
以下、図1に示す過電圧保護回路の動作を説明する。本実施例では、駆動制御回路電源電圧Vcc端子と接地電位GL端子との間(Vcc−GL間と略す。)のツェナーダイオード2のツェナー電圧を、端子間の最大定格電圧以上であって、かつ端子間の素子耐圧以下の電圧に設定する。過電圧等により、Vcc−GL間にツェナーダイオード2のツェナー電圧以上の電圧が印加されると、NPNトランジスタ4のべースに電流が流れ、NPNトランジスタ4がオンになる。この時、Vcc−GL間はツェナー電圧でクランプされる。
Hereinafter, the operation of the overvoltage protection circuit shown in FIG. 1 will be described. In this embodiment, the Zener voltage of the
Vcc−GL間に前記端子間の素子耐圧以上である、想定外の高い過電圧が印加された際、被保護回路及び集積回路や基板内回路等の2次損傷を防止する方法を示す。図1に示すように、Al配線領域1を図3、図4に示すようにレイアウトする。Al配線領域1のAl配線は、過電流により融解して配線間が短絡するような配線幅、厚さ、配線間距離でレイアウトを施す。この場合、低抵抗配線Aと低抵抗配線Bとは絶縁体の上に対向して延在するように形成されており、低抵抗配線Aと低抵抗配線Bとは絶縁層で絶縁されている。 A method for preventing secondary damage to a protected circuit, an integrated circuit, an in-substrate circuit, and the like when an unexpectedly high overvoltage that is equal to or higher than the element breakdown voltage between the terminals is applied between Vcc and GL. As shown in FIG. 1, the Al wiring region 1 is laid out as shown in FIGS. The Al wiring in the Al wiring region 1 is laid out with a wiring width, a thickness, and a distance between the wirings that melt due to overcurrent and short-circuit between the wirings. In this case, the low resistance wiring A and the low resistance wiring B are formed so as to extend opposite to each other on the insulator, and the low resistance wiring A and the low resistance wiring B are insulated by an insulating layer. .
予め設定した素子耐圧以上の想定外の過電圧が印加された際、バイポーラトランジスタ4がオンし、Vcc−GL間に過電流が流れる。この時、過電流でAl配線が融解し、融解したAlによって配線間が短絡するよう所望のレイアウト構造にしているため、Vcc−GL間が短絡し端子間電圧が低下する。本実施例の駆動制御回路11は、図示しない低電圧保護回路を備えている為、Vcc−GL間電圧の低下により、駆動制御回路部11及び出力段パワー素子部12の2次損傷を防止することができ、これによりインバータIC5と接続されている外部素子及び回路の損傷を防止することが可能となる。
When an unexpected overvoltage exceeding the preset device breakdown voltage is applied, the bipolar transistor 4 is turned on, and an overcurrent flows between Vcc and GL. At this time, the Al wiring is melted by the overcurrent, and the desired layout structure is formed so that the wiring is short-circuited by the melted Al. Therefore, the Vcc-GL is short-circuited and the voltage between the terminals is lowered. Since the
本実施例では、ツェナーダイオード1個で構成しているが、端子間をクランプするツェナー電圧が、端子間の最大定格電圧以上、端子間耐圧未満の電圧となる素子数であれば良く、その数に制限はない。また、複数のツェナーダイオードを直列接続する場合に、各ツェナーダイオードのツェナー電圧は同じであっても異なっていてもよい。さらに、抵抗体及びNPNトランジスタの素子数に至っても同様に、その数に制限はない。 In this embodiment, a single Zener diode is used. However, the Zener voltage for clamping between terminals may be the number of elements that is not less than the maximum rated voltage between terminals and less than the withstand voltage between terminals. There is no limit. Further, when a plurality of Zener diodes are connected in series, the Zener voltage of each Zener diode may be the same or different. Furthermore, even if the number of elements of the resistor and the NPN transistor is reached, the number is not limited.
なお、本実施例では誘電体分離基板に形成したインバータIC5について説明したが、誘電体分離基板に代えて、絶縁分離層で絶縁分離されたシリコン単結晶部を備えたSOI半導体基板に形成したICであっても良い。
In this embodiment, the
本実施例を、図5及び図6を用いて説明する。図5は図1のAl配線領域1の平面図、図6は図5のII−II′部分の断面図である。図5、図6の斜線部C、Dは低抵抗配線であり、ここではAl配線とする。低抵抗配線が多層配線であること以外は、実施例1と同様である。 This embodiment will be described with reference to FIGS. FIG. 5 is a plan view of the Al wiring region 1 of FIG. 1, and FIG. 6 is a cross-sectional view of the II-II ′ portion of FIG. The hatched portions C and D in FIG. 5 and FIG. 6 are low resistance wirings, and here are Al wirings. Example 1 is the same as Example 1 except that the low resistance wiring is a multilayer wiring.
本実施例では、低抵抗配線Cと低抵抗配線Dとは、絶縁層を介して図5、図6に示すように交差している。想定外の過電圧が印加された際、本実施例でも実施例1と同様に、予め設定した過電流でAl配線が融解し、融解したAlで配線間が短絡するよう所望のレイアウト構造にしている。 In this embodiment, the low resistance wiring C and the low resistance wiring D intersect with each other as shown in FIGS. 5 and 6 through an insulating layer. When an unexpected overvoltage is applied, in this embodiment as well as in the first embodiment, the Al wiring is melted by a preset overcurrent, and a desired layout structure is formed so that the wiring is short-circuited by the melted Al. .
本実施例を、図7を用いて説明する。本実施例では、実施例1と実施例2のインバータIC5に代えて、図7に示すように、プリドライバIC13と、出力段パワー素子14とを用いることが異なり、他は実施例1や実施例2と同様である。
This embodiment will be described with reference to FIG. In the present embodiment, instead of the
プリドライバIC13は、誘電体分離基板に形成した駆動制御回路部11を備え、この駆動制御回路部11は、図示しない駆動回路部と保護回路部とレベルシフト回路部とロジック回路部とを備えていて、マイコン9が発する制御信号を受けて出力段パワー素子14に、例えば、パルス幅変調(PWM)したゲートドライブ信号を送る。なお、保護回路部は、過電流や過熱や低電圧等を検出し、検出信号をマイコン9や前記ロジック部に送り、出カ段パワー素子14の出力を制限する。
The pre-driver IC 13 includes a drive
本実施例の出カ段パワー素子14は、上下のそれぞれのアームのIGBTあるいはパワーMOSFETをトーテムポール接続したアームを3つ備え、周波数可変のU相、V相、W相の3相交流を出力し、負荷のモータ6を駆動する。
The output
本実施例の整流回路部8は、100V〜120Vあるいは、200V〜240Vの定格の商用交流電源7を整流し、出力段パワー素子14に出カ段パワー素子電源電圧Vsを供給する。駆動制御回路電源電圧Vccは本実施例では15Vであるが、この電圧には限らない。
The
本実施例のプリドライバIC13も、駆動制御回路部11の保護回路部に実施例1の図1に示す過電圧保護回路を備え、さらに図示しない低電圧保護回路も備えている。プリドライバIC13に、Vcc−GL間に想定外の高い過電圧が印加された場合には、実施例1や実施例2と同様に、Al配線領域1のAl配線が融解し、融解したAlで配線間が短絡してVcc−GL間が短絡し端子間電圧を低下させる。
The
なお、本実施例では誘電体分離基板に形成したプリドライバIC13について説明したが、誘電体分離基板に代えて、絶縁分離層で絶縁分離されたシリコン単結晶部を備えたSOI半導体基板に形成したICであっても良い。
In this embodiment, the
1…Al配線領域、2…ツェナーダイオード、3…抵抗体、4…NPNトランジスタ、5…インバータlC、6…モータ、7…商用交流電源、8…整流平滑回路、9…マイコン、10…位置検出回路、11…駆動制御回路部、12…出力段パワー素子部、13…プリドライバIC、14…出カ段パワー素子。
DESCRIPTION OF SYMBOLS 1 ... Al wiring area | region, 2 ... Zener diode, 3 ... Resistor, 4 ... NPN transistor, 5 ... Inverter IC, 6 ... Motor, 7 ... Commercial alternating current power supply, 8 ... Rectification smoothing circuit, 9 ... Microcomputer, 10 ... Position
Claims (8)
前記出力段パワー素子部が、パワー半導体素子をトーテムポール接続した3個のアームを備え、
前記駆動制御回路部が、駆動回路部とロジック回路部と保護回路部とを備え、
前記保護回路部が、被保護回路における電源電圧の入力端にツェナーダイオードのカソードが第1の配線によって接続し、前記ツェナーダイオードのアノードとバイポーラトランジスタのべースとが抵抗体の一端に接続し、前記バイポーラトランジスタのコレクタがツェナーダイオードのカソードに接続して、前記抵抗体の他端と前記バイポーラトランジスタのエミッタとが第2の配線によって共通電位に接続され、前記入力端の最大定格電圧以上かつ前記入力端の素子耐圧以下に設定された前記ツェナーダイオードのツェナー電圧以上の過電圧が印加された場合に保護動作する第1の過電圧保護回路と、
前記素子耐圧以上の過電圧が印加された場合に、対向配置した前記第1の配線及び第2の配線を前記バイポーラトランジスタに流れる電流によって融解させて、前記端子間を短絡させて半導体集積回路内部の素子損傷を回避する第2の保護回路とを備えたことを特徴とする半導体集積回路。 In a semiconductor integrated circuit comprising an output stage power element part and a drive control circuit part for driving the output stage power element part,
The output stage power element section includes three arms to which a power semiconductor element is connected to a totem pole,
The drive control circuit unit includes a drive circuit unit, a logic circuit unit, and a protection circuit unit,
In the protection circuit unit, the cathode of the Zener diode is connected to the input terminal of the power supply voltage in the protected circuit by the first wiring, and the anode of the Zener diode and the base of the bipolar transistor are connected to one end of the resistor. , said collector of the bipolar transistor is connected to the cathode of the Zener diode, the other end of the resistor and the emitter of the bipolar transistor is connected to a common potential by a second wire, the maximum rated voltage over and the input end A first overvoltage protection circuit that performs a protection operation when an overvoltage that is equal to or higher than the Zener voltage of the Zener diode set to be equal to or lower than the element breakdown voltage of the input terminal ;
When an overvoltage higher than the device withstand voltage is applied, the first wiring and the second wiring arranged opposite to each other are melted by a current flowing through the bipolar transistor, and the terminals are short-circuited to form an internal circuit of the semiconductor integrated circuit. A semiconductor integrated circuit comprising: a second protection circuit for avoiding element damage.
前記出力段パワー素子部と駆動制御回路部とが、同じシリコン半導体基板に形成されていて、前記シリコン半導体基板が、絶縁分離層で絶縁分離されたシリコン単結晶部を備え、
前記シリコン単結晶部に前記出力段パワー素子部と駆動制御回路部とが配置されていることを特徴とする半導体集積回路。 The semiconductor integrated circuit according to claim 1,
The output stage power element portion and the drive control circuit portion are formed on the same silicon semiconductor substrate, and the silicon semiconductor substrate includes a silicon single crystal portion that is insulated and separated by an insulating separation layer,
The semiconductor integrated circuit, wherein the output stage power element portion and the drive control circuit portion are arranged in the silicon single crystal portion.
前記絶縁分離層で絶縁分離されたシリコン単結晶部を備えたシリコン半導体基板が誘電体分離半導体基板であることを特徴とする半導体集積回路。 The semiconductor integrated circuit according to claim 1,
A semiconductor integrated circuit, wherein a silicon semiconductor substrate having a silicon single crystal portion insulated and separated by the insulation separation layer is a dielectric separation semiconductor substrate.
前記絶縁分離層で絶縁分離されたシリコン単結晶部を備えたシリコン半導体基板がSOI半導体基板であることを特徴とする半導体集積回路。 The semiconductor integrated circuit according to claim 1,
A semiconductor integrated circuit, wherein a silicon semiconductor substrate having a silicon single crystal portion insulated and separated by the insulating separation layer is an SOI semiconductor substrate.
前記駆動制御回路部が、駆動回路部とロジック回路部と保護回路部とを備え、
前記保護回路部が、被保護回路における電源電圧の入力端にツェナーダイオードのカソードが第1の配線によって接続し、前記ツェナーダイオードのアノードとバイポーラトランジスタのべースとが抵抗体の一端に接続し、前記バイポーラトランジスタのコレクタがツェナーダイオードのカソードに接続して、前記抵抗体の他端と前記バイポーラトランジスタのエミッタとが第2の配線によって共通電位に接続され、前記入力端の最大定格電圧以上かつ前記入力端の素子耐圧以下に設定された前記ツェナーダイオードのツェナー電圧以上の過電圧が印加された場合に保護動作する第1の過電圧保護回路と、
前記素子耐圧以上の過電圧が印加された場合に、対向配置した前記第1の配線及び第2の配線を前記バイポーラトランジスタに流れる電流によって融解させて、前記端子間を短絡させて半導体集積回路内部の素子損傷を回避する第2の保護回路とを備えたことを特徴とする半導体集積回路。 In a semiconductor integrated circuit including a drive control circuit unit for driving an output stage power element unit,
The drive control circuit unit includes a drive circuit unit, a logic circuit unit, and a protection circuit unit,
In the protection circuit unit, the cathode of the Zener diode is connected to the input terminal of the power supply voltage in the protected circuit by the first wiring, and the anode of the Zener diode and the base of the bipolar transistor are connected to one end of the resistor. , said collector of the bipolar transistor is connected to the cathode of the Zener diode, the other end of the resistor and the emitter of the bipolar transistor is connected to a common potential by a second wire, the maximum rated voltage over and the input end A first overvoltage protection circuit that performs a protection operation when an overvoltage that is equal to or higher than the Zener voltage of the Zener diode set to be equal to or lower than the element breakdown voltage of the input terminal ;
When an overvoltage higher than the device withstand voltage is applied, the first wiring and the second wiring arranged opposite to each other are melted by a current flowing through the bipolar transistor, and the terminals are short-circuited to form an internal circuit of the semiconductor integrated circuit. A semiconductor integrated circuit comprising: a second protection circuit for avoiding element damage.
前記駆動制御回路部が、シリコン半導体基板に形成されていて、前記シリコン半導体基板が、絶縁分離層で絶縁分離されたシリコン単結晶部を備え、
前記シリコン単結晶部に駆動制御回路部が配置されていることを特徴とする半導体集積回路。 The semiconductor integrated circuit according to claim 5,
The drive control circuit portion is formed on a silicon semiconductor substrate, and the silicon semiconductor substrate includes a silicon single crystal portion that is insulated and separated by an insulating separation layer;
A semiconductor integrated circuit, wherein a drive control circuit portion is disposed in the silicon single crystal portion.
前記絶縁分離層で絶縁分離されたシリコン単結晶部を備えたシリコン半導体基板が誘電体分離半導体基板であることを特徴とする半導体集積回路。 The semiconductor integrated circuit according to claim 6,
A semiconductor integrated circuit, wherein a silicon semiconductor substrate having a silicon single crystal portion insulated and separated by the insulation separation layer is a dielectric separation semiconductor substrate.
前記絶縁分離層で絶縁分離されたシリコン単結晶部を備えたシリコン半導体基板がSOI半導体基板であることを特徴とする半導体集積回路。 The semiconductor integrated circuit according to claim 6,
A semiconductor integrated circuit, wherein a silicon semiconductor substrate having a silicon single crystal portion insulated and separated by the insulating separation layer is an SOI semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051468A JP4904851B2 (en) | 2006-02-28 | 2006-02-28 | Semiconductor device with overvoltage protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051468A JP4904851B2 (en) | 2006-02-28 | 2006-02-28 | Semiconductor device with overvoltage protection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007234688A JP2007234688A (en) | 2007-09-13 |
JP4904851B2 true JP4904851B2 (en) | 2012-03-28 |
Family
ID=38555002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006051468A Active JP4904851B2 (en) | 2006-02-28 | 2006-02-28 | Semiconductor device with overvoltage protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4904851B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11695404B2 (en) | 2021-03-24 | 2023-07-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9871373B2 (en) * | 2015-03-27 | 2018-01-16 | Analog Devices Global | Electrical overstress recording and/or harvesting |
JP6374891B2 (en) * | 2016-01-27 | 2018-08-15 | ミネベアミツミ株式会社 | Motor drive control device and motor drive control method thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000050486A (en) * | 1998-07-27 | 2000-02-18 | Denso Corp | Protection device for integrated circuit |
-
2006
- 2006-02-28 JP JP2006051468A patent/JP4904851B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11695404B2 (en) | 2021-03-24 | 2023-07-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2007234688A (en) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6591220B2 (en) | Semiconductor device and power control device | |
US9966870B2 (en) | Power conversion device and drive device | |
US7538587B2 (en) | Power semiconductor device | |
US20120018777A1 (en) | Three level power converting device | |
JP2008042950A (en) | Power transformer | |
US8564996B2 (en) | Semiconductor module and driving apparatus including semiconductor module | |
CN107924872B (en) | Insulated gate semiconductor device | |
JPH03270677A (en) | Inverter circuit | |
JP6962945B2 (en) | Power semiconductor module and power converter using it | |
US9117789B2 (en) | Semiconductor device | |
CN113630113A (en) | Semiconductor device with a plurality of semiconductor chips | |
KR20150105182A (en) | Semiconductor device, and motor and air-conditioner using the same | |
JP2015032984A (en) | Device for driving semiconductor element, and power conversion device using the same | |
WO2014192327A1 (en) | Power conversion device and control method | |
JP2015033149A (en) | Drive unit of semiconductor element and power conversion device using the same | |
JP4904851B2 (en) | Semiconductor device with overvoltage protection circuit | |
JP2010115045A (en) | Inverter device in power converter | |
JP2005252090A (en) | Method for detecting temperature of semiconductor element and semiconductor power converter | |
CN104052308A (en) | Drive circuit device | |
US10770577B2 (en) | Rectifier and rotating electric machine including rectifier | |
JP6962219B2 (en) | Inverter protection circuit | |
JP2006325332A (en) | Inverter device | |
JP5899947B2 (en) | Power semiconductor module and power conversion device | |
JP2007059738A (en) | Semiconductor device having protection circuit | |
JP2023027424A (en) | Voltage protection device and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4904851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |