[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4900404B2 - 固体撮像素子及びその駆動方法 - Google Patents

固体撮像素子及びその駆動方法 Download PDF

Info

Publication number
JP4900404B2
JP4900404B2 JP2009039765A JP2009039765A JP4900404B2 JP 4900404 B2 JP4900404 B2 JP 4900404B2 JP 2009039765 A JP2009039765 A JP 2009039765A JP 2009039765 A JP2009039765 A JP 2009039765A JP 4900404 B2 JP4900404 B2 JP 4900404B2
Authority
JP
Japan
Prior art keywords
layer
conduction
charge
light receiving
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009039765A
Other languages
English (en)
Other versions
JP2010199155A (ja
Inventor
光明 竹下
隆 久保寺
明弘 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009039765A priority Critical patent/JP4900404B2/ja
Priority to TW098145494A priority patent/TWI449163B/zh
Priority to EP10001328.3A priority patent/EP2221872B1/en
Priority to KR1020100012258A priority patent/KR101672545B1/ko
Priority to US12/705,161 priority patent/US8629385B2/en
Priority to CN2010101201118A priority patent/CN101814518B/zh
Publication of JP2010199155A publication Critical patent/JP2010199155A/ja
Application granted granted Critical
Publication of JP4900404B2 publication Critical patent/JP4900404B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像素子及びその駆動方法に関し、より具体的には、単板式カラー固体撮像素子及びその駆動方法に関する。
従来のＣＣＤイメージセンサやＣＭＯＳイメージセンサ等といった単板式カラー固体撮像素子においては、受光／電荷蓄積層の上方に、赤色、緑色あるいは青色を透過するカラーフィルタが配置されている。そして、カラー映像の情報を得るために、カラーフィルタを通過し、受光／電荷蓄積層によって受光された可視光を、固体撮像素子から信号として出力する。ところで、カラーフィルタにおいては、入射光の約２／３が各色のカラーフィルタで吸収されてしまうために、可視光の利用効率が悪く、感度が低いという欠点がある。また、各固体撮像素子で１色の色信号しか得られないため、解像度も悪く、特に、偽色が目立つという欠点もある。
そこで、このような欠点を克服するために、３層の受光／電荷蓄積層を積層した固体撮像素子が研究、開発されている（例えば、特開２００６−２７８４４６号公報参照）。このような構造を有する固体撮像素子は、例えば光入射面から順に、青色、緑色、赤色のそれぞれの３原色光に対して電荷を発生させる受光／電荷蓄積層が、３層、積層された画素構造を有する。そして、各固体撮像素子毎に、各受光／電荷蓄積層で発生した電荷を独立に読み出す信号読出し回路を備えており、入射光の殆どを光電変換する。それ故、可視光の利用効率が１００％に近く、１つの固体撮像素子で赤色、緑色、青色の３原色に対応した信号が得られるため、高感度で高解像度の良好な画像が得られるという利点がある。
特開２００６−２７８４４６号公報
しかしながら、上述した特許公開公報に開示された固体撮像素子にあっては、積層された受光／電荷蓄積層のそれぞれにＭＯＳ型スイッチが設けられている。即ち、３つのＭＯＳ型スイッチが独立して設けられている。それ故、固体撮像素子全体の面積が大きくなり、微細化に適さないという問題がある。
従って、本発明の目的は、受光／電荷蓄積層を積層した固体撮像素子であって、固体撮像素子全体の面積を小さくすることができる構成、構造を有する固体撮像素子及びその駆動方法を提供することにある。
上記の目的を達成するための本発明の固体撮像素子は、
（Ａ）半導体層に形成され、Ｍ層（但し、Ｍ≧２）の受光／電荷蓄積層が積層されて成る受光／電荷蓄積領域、
（Ｂ）半導体層に形成された電荷出力領域、
（Ｃ）受光／電荷蓄積領域と電荷出力領域との間に位置する半導体層の部分から構成された導通／非導通制御領域、並びに、
（Ｄ）導通／非導通制御領域における導通／非導通状態を制御する導通／非導通・制御電極、
を備えており、
第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層［但し、１≦ｍ≦（Ｍ−１）］との間には、受光／電荷蓄積層の電位を制御するための第ｍ番目の電位制御電極が設けられている。
上記の目的を達成するための本発明の固体撮像素子の駆動方法は、上記の本発明の固体撮像素子を駆動する方法であって、
導通／非導通・制御電極に所定の電圧を印加して導通／非導通制御領域を導通状態とし、併せて、第１番目の電位制御電極から第（ｍ−１）番目の電位制御電極までに第１の制御電圧を印加し、同時に、第ｍ番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層までと、第（ｍ＋１）層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとを、電位的に分離した状態とし、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層に蓄積された電荷を、導通状態とされた導通／非導通制御領域を介して電荷出力領域へと転送する。
尚、ｍ＝１の場合、即ち、第１層目の受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送する場合、導通／非導通・制御電極に所定の電圧を印加して導通／非導通制御領域を導通状態とし、併せて、第１番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層と、第２層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとを、電位的に分離した状態とし、第１層目の受光／電荷蓄積層に蓄積された電荷を、導通状態とされた導通／非導通制御領域を介して電荷出力領域へと転送する。また、第Ｍ層目の受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送する場合、導通／非導通・制御電極に所定の電圧を印加して導通／非導通制御領域を導通状態とし、併せて、第１番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第１の制御電圧を印加することで、第１層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層に蓄積された電荷を、導通状態とされた導通／非導通制御領域を介して電荷出力領域へと転送する。
本発明の固体撮像素子あるいは本発明の固体撮像素子の駆動方法にあっては、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層との間には、受光／電荷蓄積層の電位を制御するための第ｍ番目の電位制御電極が設けられている。従って、電位制御電極に適切な第１の制御電圧及び第２の制御電圧を印加することで、導通状態とされた導通／非導通制御領域を介して受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送することができる結果、固体撮像素子全体の大きさを小さくすることができる。このように、半導体層の内部に電位制御電極を設け、係る電位制御電極の制御によって、受光／電荷蓄積層に蓄積された電荷の電荷出力領域への転送を制御する構成、構造の固体撮像素子は、本発明者が調べた限りでは知られていない。
図１は、実施例１の固体撮像素子の模式的な一部断面図である。 図２の（Ａ）及び（Ｂ）は、それぞれ、図１の矢印Ａ−Ａ及び矢印Ｂ−Ｂに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図である。 図３は、実施例２の固体撮像素子の模式的な一部断面図である。 図４の（Ａ）及び（Ｂ）は、それぞれ、図３の矢印Ａ−Ａ及び矢印Ｂ−Ｂに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図である。 図５は、実施例３の固体撮像素子の模式的な一部断面図である。 図６の（Ａ）及び（Ｂ）は、それぞれ、図５の矢印Ａ−Ａ及び矢印Ｂ−Ｂに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図である。 図７は、実施例４の固体撮像素子の模式的な一部断面図である。 図８の（Ａ）及び（Ｂ）は、それぞれ、図７の矢印Ａ−Ａ及び矢印Ｂ−Ｂに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図である。 図９は、実施例１の固体撮像素子の駆動方法を説明するための、各種領域におけるポテンシャルを示す図である。 図１０の（Ａ）〜（Ｄ）は、実施例１の固体撮像素子の製造方法を説明するためのシリコン半導体基板等の模式的な一部断面図である。 図１１の（Ａ）〜（Ｂ）は、図１０の（Ｄ）に引き続き、実施例１の固体撮像素子の製造方法を説明するためのシリコン半導体基板等の模式的な一部断面図である。 図１２は、実施例１の固体撮像素子の構造を裏面照射型としたときの係る固体撮像素子の模式的な一部断面図である。 図１３は、実施例１の固体撮像素子の構造を裏面照射型としたときの係る固体撮像素子の変形例の模式的な一部断面図である。
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本発明の固体撮像素子及び本発明の固体撮像素子の駆動方法、全般に関する説明
２．実施例１（本発明の固体撮像素子及び本発明の固体撮像素子の駆動方法の具体的な説明）
３．実施例２（実施例１の変形例）
４．実施例３（実施例１の別の変形例）
５．実施例４（実施例１の別の変形例、その他）
［本発明の固体撮像素子及び本発明の固体撮像素子の駆動方法、全般に関する説明］
本発明の固体撮像素子において、第１番目の電位制御電極から第（ｍ−１）番目の電位制御電極までに第１の制御電圧を印加し、同時に、第ｍ番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層までと、第（ｍ＋１）層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとが、電位的に分離される形態とすることができる。
上記の好ましい形態を含む本発明の固体撮像素子、あるいは、本発明の固体撮像素子の駆動方法における固体撮像素子において、電位制御電極及び導通／非導通制御領域は、第１導電型を有し；電荷出力領域、受光／電荷蓄積層、及び、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれた中間層は、第２導電型を有する構成とすることができる。そして、この場合、中間層は、少なくともその一部が、電位制御電極によって囲まれている構成とすることができる。ここで、第１導電型がｐ型である場合、第２導電型はｎ型であり、キャリアは電子である。一方、第１導電型がｎ型である場合、第２導電型はｐ型であり、キャリアはホールである。また、例えば、第１導電型をｐ型、第２導電型をｎ型とする場合、電荷出力領域をｎ+型不純物領域とし、受光／電荷蓄積層、中間層をｎ型不純物領域とし、電位制御電極及び導通／非導通制御領域をｐ型不純物領域とすることが望ましい。
上記の好ましい形態、構成を含む本発明の固体撮像素子あるいは本発明の固体撮像素子の駆動方法における固体撮像素子において、最上層に位置する受光／電荷蓄積層は、該受光／電荷蓄積層の導電型と異なる導電型を有する不純物を含む半導体材料から成る被覆層によって覆われており；被覆層は、導通／非導通制御領域と繋がっている構成とすることができる。例えば、受光／電荷蓄積層をｎ型不純物領域とする場合、被覆層はｐ+不純物領域とすることが望ましい。最上層に位置する受光／電荷蓄積層を被覆層によって覆うことで、暗電流の低減、ｋＴＣノイズの低減を図ることができる。尚、被覆層を設ける代わりに、最上層に位置する受光／電荷蓄積層の上に、入射する光に対して透明な層間絶縁層を形成し、この層間絶縁層上に透明電極を形成することによっても、暗電流の低減、ｋＴＣノイズの低減を図ることができる。
また、以上に説明した各種の好ましい形態、構成を含む本発明の固体撮像素子あるいは本発明の固体撮像素子の駆動方法における固体撮像素子において、受光／電荷蓄積層と導通／非導通制御領域との間の半導体層の領域には、受光／電荷蓄積層の導電型と同じ導電型を有する不純物を含む電位障壁領域が形成されている構成とすることができる。そして、このような構成にあっては、
電位制御電極及び導通／非導通制御領域は、第１導電型を有し、
電荷出力領域、受光／電荷蓄積層、及び、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれた中間層は、第２導電型を有し、
中間層は、その一部が、電位制御電極によって囲まれている形態とすることができる。あるいは又、このような構成（但し、中間層が形成されている構成を除く）にあっては、
電位制御電極及び導通／非導通制御領域は、第１導電型を有し、
電荷出力領域及び受光／電荷蓄積層は、第２導電型を有し、
電位制御電極は、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれている形態とすることができる。尚、受光／電荷蓄積層をｎ型不純物領域とする場合、電位障壁領域をｎ-型不純物領域とすることが望ましい。このように電位障壁領域を形成することで、受光／電荷蓄積層に蓄積された電荷を導通／非導通制御領域を介して電荷出力領域へと確実に転送することができる。
更には、以上に説明した各種の好ましい形態、構成を含む本発明の固体撮像素子あるいは本発明の固体撮像素子の駆動方法における固体撮像素子において、受光／電荷蓄積層の導電型と異なる導電型を有する不純物を含む半導体材料から成る素子分離領域が半導体層の表面に形成されている構成とすることができる。尚、受光／電荷蓄積層をｎ型不純物領域とする場合、素子分離領域をｐ+型不純物領域とすることが望ましい。
また、以上に説明した各種の好ましい形態、構成を含む本発明の固体撮像素子あるいは本発明の固体撮像素子の駆動方法における固体撮像素子において、電荷蓄積前に、各受光／電荷蓄積層は完全空乏化され、あるいは又、電荷蓄積前に、各受光／電荷蓄積層を完全空乏化することが好ましい。そして、これによって、ｋＴＣノイズ発生を抑制することができる。尚、場合によっては、完全には空乏化されていなくともよい。前回の動作においても、各受光／電荷蓄積層に蓄積された電荷は電荷出力領域へと転送されるが、この動作の完了時に、各受光／電荷蓄積層は完全空乏化され得る。従って、このような動作も、「電荷蓄積前に各受光／電荷蓄積層は完全空乏化される」といった概念に包含される。本発明の固体撮像素子の駆動方法にあっても、電荷蓄積前に各受光／電荷蓄積層を完全空乏化する形態とすることができるが、ここでの「電荷蓄積前」も、同様の意味に用いる。
以上に説明した各種の好ましい形態、構成を含む本発明の固体撮像素子、以上に説明した各種の好ましい形態、構成を含む本発明の固体撮像素子の駆動方法（以下、これらを総称して、単に、『本発明』と呼ぶ場合がある）において、電荷は電子であり；受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送する際、電荷出力領域のポテンシャルは受光／電荷蓄積層のポテンシャルよりも低い構成とすることが好ましい。また、導通／非導通制御領域のポテンシャルは、電荷出力領域のポテンシャルよりも高く、且つ、受光／電荷蓄積層のポテンシャルよりも低い構成とすることが好ましい。また、電位制御電極への第２の制御電圧の印加に基づき形成される中間層のポテンシャルは、受光／電荷蓄積層のポテンシャルよりも高い構成とすることが好ましい。
また、本発明において、導通／非導通・制御電極の具体的な構成、構造として、導通／非導通制御領域の上方に絶縁膜を介して形成された転送ゲート（トランスファーゲート）から構成された、一種のＭＯＳ型スイッチを挙げることができるし、あるいは又、導通／非導通制御領域の上下を電極で挟んだ接合型ＦＥＴ構造を挙げることができる。また、電位制御電極は、上述したとおり高濃度の不純物を含有した半導体層の領域から構成するだけでなく、金属や合金、導電性酸化物や窒化物、ポリシリコン等から成り、絶縁層によって電気的に絶縁された電極構造から構成することができる。半導体層は、例えば、エピタキシャル成長法にて、所望の導電型を有するシリコン半導体基板上に形成されたシリコン層から構成することができる。場合によっては、半導体層を、シリコン半導体基板の表面領域から構成することもできる。
Ｍの具体的な値として、限定するものではないが、２，３を挙げることができる。Ｍ＝３とした場合、半導体層の光入射面に最も近い領域に位置する受光／電荷蓄積層（便宜上、第１層目の受光／電荷蓄積層（ｍ＝１）と呼ぶ）は、半導体層の光入射面から、例えば、平均的に０．１μｍ乃至０．３μｍに位置し、次に近い領域に位置する受光／電荷蓄積層（便宜上、第２層目の受光／電荷蓄積層（ｍ＝２）と呼ぶ）は、半導体層の光入射面から、例えば、平均的に０．５μｍ乃至０．８μｍに位置し、最も遠い領域に位置する受光／電荷蓄積層（便宜上、第３層目の受光／電荷蓄積層（ｍ＝Ｍ＝３）と呼ぶ）は、半導体層の光入射面から、例えば、平均的に１．５μｍ乃至３μｍに位置する。尚、このような構成にあっては、第１層目の受光／電荷蓄積層は青色の光（波長：例えば、４００ｎｍ乃至５００ｎｍ）を受光し、電荷を蓄積し、第２層目の受光／電荷蓄積層は緑色の光（波長：例えば、５００ｎｍ乃至６００ｎｍ）を受光し、電荷を蓄積し、第３層目の受光／電荷蓄積層は赤色の光（波長：例えば、６００ｎｍ乃至７００ｎｍ）を受光し、電荷を蓄積する。
本発明の固体撮像素子によって、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の単板式カラー固体撮像素子、単板式カラー固体撮像装置を構成することができる。また、本発明の固体撮像素子は、表面照射型とすることもできるし、裏面照射型とすることもできる。
実施例１は、本発明の固体撮像素子、及び、本発明の固体撮像素子の駆動方法に関する。実施例１の固体撮像素子の模式的な一部断面図を図１に示し、図１の矢印Ａ−Ａ及び矢印Ｂ−Ｂに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図を図２の（Ａ）及び（Ｂ）に示す。
実施例１、後述する実施例２〜実施例４の固体撮像素子によって、ＣＭＯＳイメージセンサが構成され、且つ、表面照射型の単板式カラー固体撮像素子、単板式カラー固体撮像装置が構成される。そして、この固体撮像素子は、
（Ａ）半導体層１２に形成され、Ｍ層（但し、Ｍ≧２であり、実施例にあっては、Ｍ＝３）の受光／電荷蓄積層２１，２２，２３が積層されて成る受光／電荷蓄積領域２０、
（Ｂ）半導体層１２に形成された電荷出力領域４０、
（Ｃ）受光／電荷蓄積領域２０と電荷出力領域４０との間に位置する半導体層１２の部分から構成された導通／非導通制御領域５０、並びに、
（Ｄ）導通／非導通制御領域５０における導通／非導通状態を制御する導通／非導通・制御電極６０、
を備えており、
第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層［但し、１≦ｍ≦（Ｍ−１）］との間には、受光／電荷蓄積層２１，２２，２３の電位を制御するための第ｍ番目の電位制御電極３１，３２が設けられている。
ここで、最上層に位置する受光／電荷蓄積層２１は、この受光／電荷蓄積層２１の導電型と異なる導電型を有する不純物を含む半導体材料から成る被覆層１３によって覆われている。即ち、第１層目の受光／電荷蓄積層２１は、露出した状態にはない。それ故、暗電流の低減、ｋＴＣノイズの低減を図ることができる。そして、被覆層１３は、導通／非導通制御領域５０と繋がっている。また、実施例１、後述する実施例２〜実施例３にあっては、電位制御電極３１，３２及び導通／非導通制御領域５０は、第１導電型を有しており、電荷出力領域４０、受光／電荷蓄積層２１，２２，２３、及び、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれた中間層２４，２５は、第２導電型を有する。具体的には、第１導電型はｐ型であり、第２導電型はｎ型であり、キャリアは電子である。電位制御電極３１，３２はｐ型不純物領域から構成され、導通／非導通制御領域５０はｐ型不純物領域から構成され、被覆層１３はｐ+型不純物領域から構成されている。一方、受光／電荷蓄積層２１，２２，２３、中間層２４，２５はｎ型不純物領域から構成され、電荷出力領域４０はｎ+型不純物領域から構成されている。また、中間層２４，２５は、少なくともその一部が（実施例１あるいは後述する実施例２にあっては、全部が）、電位制御電極３１，３２によって囲まれている。電位制御電極３１，３２は、矩形のリング状の平面形状を有し、一種の埋め込み電極である。電位制御電極３１と中間層２４によって接合型ＦＥＴ（ＪＦＥＴ）構造が構成され、電位制御電極３２と中間層２５によって接合型ＦＥＴ構造が構成される。中間層２４，２５は、チャネル形成領域としても機能する。
尚、第１層目の受光／電荷蓄積層２１と第２層目の受光／電荷蓄積層２２によって挟まれた中間層（便宜上、『第１層目の中間層２４』と呼ぶ）を囲む電位制御電極３１を、便宜上、『第１番目の電位制御電極３１』と呼ぶ。また、第２層目の受光／電荷蓄積層２２と第３層目の受光／電荷蓄積層２３によって挟まれた中間層（便宜上、『第２層目の中間層２５』と呼ぶ）を囲む電位制御電極３２を、便宜上、『第２番目の電位制御電極３２』と呼ぶ。
そして、第１番目の電位制御電極から第（ｍ−１）番目の電位制御電極までに第１の制御電圧を印加し、同時に、第ｍ番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層までと、第（ｍ＋１）層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとが、電位的に分離される。即ち、電位制御電極３１，３２への第１の制御電圧の印加によって、一種の電位障壁が形成される。尚、ｍ＝１の場合、即ち、第１層目の受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送する場合、第１番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層と、第２層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとは、電位的に分離される。また、第Ｍ層目の受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送する場合、第１番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第１の制御電圧を印加することで、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層までと、第Ｍ層目（第（ｍ＋１）層目）の受光／電荷蓄積層とは、電位的に分離される。
実施例１、あるいは、後述する実施例２〜実施例４において、電荷は電子であり、受光／電荷蓄積層２１，２２，２３に蓄積された電荷を電荷出力領域４０へと転送する際、電荷出力領域４０のポテンシャルは受光／電荷蓄積層２１，２２，２３のポテンシャルよりも低い。また、電荷蓄積前に、各受光／電荷蓄積層２１，２２，２３は完全空乏化される。
実施例１、あるいは、後述する実施例２〜実施例４において、導通／非導通・制御電極６０は、導通／非導通制御領域５０の上方に絶縁膜６１を介して形成された転送ゲート（トランスファーゲート）から構成された、一種のＭＯＳ型スイッチから成る。半導体層１２は、エピタキシャル成長法にて、第２導電型（具体的には、ｎ型）を有するシリコン半導体基板１０上に形成されたシリコン層から構成されている。また、電位制御電極３１，３２は、高濃度の不純物を含有した半導体層の領域（ｐ型不純物領域）から構成されている。尚、参照番号１１は、電荷のオーバーフローを制御する目的で設けられたｐ型ウエル領域を指す。
導通／非導通・制御電極６０、受光／電荷蓄積領域２０、及び、電荷出力領域４０は、入射する可視光に対して透明な平滑化層６３によって覆われている。ここで、可視光が入射する平滑化層６３は、例えば、ＳｉＯ2やＳｉＮから成る。平滑化層６３の上には、オンチップマイクロレンズ（図示せず）が設けられている。また、受光／電荷蓄積領域２０以外の領域の上方には遮光層６２が形成されている。遮光層６２は、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）から成る。平滑化層６３には、各種の配線（図示せず）が形成されている。平滑化層６３に入射した可視光は、遮光層６２に設けられた開口部を通過し、受光／電荷蓄積領域２０に入射する。
尚、電荷出力領域４０は、固体撮像素子によってＣＭＯＳイメージセンサが構成されている場合、浮遊拡散領域（フローティング・ディフュージョン）とも呼ばれる。一方、固体撮像素子によってＣＣＤイメージセンサが構成されている場合、電荷出力領域４０は、周知の転送チャネル構造を有する。
以下、図９を参照して、実施例１の固体撮像素子の駆動方法を説明するが、実施例１にあっては、基本的には、導通／非導通・制御電極６０に所定の電圧を印加して導通／非導通制御領域５０を導通状態とし、併せて、第１番目の電位制御電極から第（ｍ−１）番目の電位制御電極までに第１の制御電圧を印加し、同時に、第ｍ番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層までと、第（ｍ＋１）層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとを、電位的に分離した状態とし、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層に蓄積された電荷を、導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと転送する。尚、受光／電荷蓄積領域２０から導通／非導通制御領域５０に向かっての電荷の漏れを低減させるといった観点から、導通／非導通・制御電極６０への所定の電圧の印加をパルス状（不要な期間には、導通／非導通・制御電極６０への電圧の印加を行わない形態）とすることが望ましい。
尚、ｍ＝１の場合、即ち、第１層目の受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送する場合、導通／非導通・制御電極６０に所定の電圧を印加して導通／非導通制御領域５０を導通状態とし、併せて、第１番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層と、第２層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとを、電位的に分離した状態とし、第１層目の受光／電荷蓄積層に蓄積された電荷を、導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと転送する。また、第Ｍ層目の受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送する場合、導通／非導通・制御電極６０に所定の電圧を印加して導通／非導通制御領域５０を導通状態とし、併せて、第１番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第１の制御電圧を印加することで、第１層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までを電位的に連続した状態とし、第１層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層に蓄積された電荷を、導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと転送する。
ここで、図９において、「Ｂ読み出し」は、第１層目の受光／電荷蓄積層２１に蓄積された電荷を電荷出力領域へと転送することを意味し、「Ｇ読み出し」は、第１層目の受光／電荷蓄積層２１及び第２層目の受光／電荷蓄積層２２に蓄積された電荷を電荷出力領域４０へと転送することを意味し、「Ｒ読み出し」は、第１層目の受光／電荷蓄積層２１、第２層目の受光／電荷蓄積層２２及び第３層目の受光／電荷蓄積層２３に蓄積された電荷を電荷出力領域４０へと転送することを意味する。
［工程−１００］
実施例１の固体撮像素子の駆動方法にあっては、先ず、電荷蓄積前に、各受光／電荷蓄積層２１，２２，２３を完全空乏化する。具体的には、前回の動作において、各受光／電荷蓄積層２１，２２，２３に蓄積された電荷が電荷出力領域４０へと転送されるが、この動作の完了時に、各受光／電荷蓄積層２１，２２，２３は完全空乏化される。従って、このような動作によって、各受光／電荷蓄積層２１，２２，２３を完全空乏化することができる。
［工程−１１０］
その後、電荷出力領域４０に、Ｖdd（例えば３ボルト）を印加し、同時に、導通／非導通・制御電極６０に０ボルトを印加し、第１番目の電位制御電極３１には０ボルトを印加し、第２番目の電位制御電極３２には０ボルトを印加する。これによって、各受光／電荷蓄積層２１，２２，２３に、所謂逆バイアスが加えられ、各受光／電荷蓄積層２１，２２，２３における受光状態に依存して、各受光／電荷蓄積層２１，２２，２３に電荷（実施例１にあっては、電子）が蓄積される。
［工程−１２０］
所定の露光時間が経過した後、電荷出力領域４０に、例えば、ＶFD-reset＝Ｖddを印加し、同時に、導通／非導通・制御電極６０に０ボルトを印加する。これによって、電荷出力領域４０が初期化（リセット）される。
［工程−１３０］
その後、第１層目の受光／電荷蓄積層２１に蓄積された電荷を電荷出力領域４０へと転送する（Ｂ読み出し）。具体的には、電荷出力領域４０をフローティング状態とし、導通／非導通・制御電極６０に例えばＶTG＝Ｖddを印加し、第１番目の電位制御電極３１及び第２番目の電位制御電極３２に第２の制御電圧ＶPC-2（＝０ボルト）を印加する。これによって、導通／非導通制御領域５０が導通状態となり、しかも、第１層目の受光／電荷蓄積層２１と、第２層目及び第３層目の受光／電荷蓄積層２２，２３とが電位的に分離された状態となる。こうして、第１層目の受光／電荷蓄積層２１に蓄積された電荷を、被覆層１３、及び、導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと転送することができる。一方、第２層目の受光／電荷蓄積層２２、第３層目の受光／電荷蓄積層２３に蓄積された電荷は電荷出力領域４０には転送されない。次いで、電荷出力領域４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。
［工程−１４０］
次いで、［工程−１２０］を再び実行して電荷出力領域４０を初期化（リセット）した後、第２層目の受光／電荷蓄積層２２に蓄積された電荷を電荷出力領域４０へと転送する（Ｇ読み出し）。具体的には、電荷出力領域４０をフローティング状態とし、導通／非導通・制御電極６０に例えばＶTG＝Ｖddを印加し、第１番目の電位制御電極３１に第１の制御電圧ＶPC-1（＞０ボルト）を印加し、第２番目の電位制御電極３２に第２の制御電圧ＶPC-2を印加する。これによって、導通／非導通制御領域５０が導通状態となり、しかも、第１層目の受光／電荷蓄積層２１及び第２層目の受光／電荷蓄積層２２と、第３層目の受光／電荷蓄積層２３とが電位的に分離された状態となる。こうして、第１層目の受光／電荷蓄積層２１及び第２層目の受光／電荷蓄積層２２に蓄積された電荷を、被覆層１３、及び、導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと転送することができる。一方、第３層目の受光／電荷蓄積層２３に蓄積された電荷は電荷出力領域４０には転送されない。次いで、電荷出力領域４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。尚、第２層目の受光／電荷蓄積層２２に蓄積された電荷の一部は、中間層２４、第１層目の受光／電荷蓄積層２１を経由して、被覆層１３に到達し、残りの電荷は、第１番目の電位制御電極３１の外側の半導体層１２を経由して、被覆層１３に到達する。
［工程−１５０］
その後、［工程−１２０］を再び実行して電荷出力領域４０を初期化（リセット）した後、第３層目の受光／電荷蓄積層２３に蓄積された電荷を電荷出力領域４０へと転送する（Ｒ読み出し）。具体的には、電荷出力領域４０をフローティング状態とし、導通／非導通・制御電極６０に例えばＶTG＝Ｖddを印加し、第１番目の電位制御電極３１及び第２番目の電位制御電極３２に第１の制御電圧ＶPC-1を印加する。これによって、導通／非導通制御領域５０が導通状態となる。こうして、第１層目の受光／電荷蓄積層２１、第２層目の受光／電荷蓄積層２２、及び、第３層目の受光／電荷蓄積層２３に蓄積された電荷を、導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと転送することができる。次いで、電荷出力領域４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。尚、第３層目の受光／電荷蓄積層２３に蓄積された電荷の一部は、中間層２５、第２層目の受光／電荷蓄積層２２、中間層２４、第１層目の受光／電荷蓄積層２１を経由して、被覆層１３に到達し、また、中間層２５、第２層目の受光／電荷蓄積層２２、第１番目の電位制御電極３１の外側の半導体層１２を経由して、被覆層１３に到達し、残りの電荷は、第２番目の電位制御電極３２の外側の半導体層１２を経由して、被覆層１３に到達する。
実施例１にあっては、［工程−１３０］において、第１層目の受光／電荷蓄積層２１に蓄積された電荷を電荷出力領域４０へと転送するが、第１層目の受光／電荷蓄積層２１に蓄積された電荷は、青色の光を受光することに起因した電荷である。また、［工程−１４０］において、第２層目の受光／電荷蓄積層２２に蓄積された電荷を電荷出力領域４０へと転送するが、第２層目の受光／電荷蓄積層２２に蓄積された電荷は、緑色の光を受光することに起因した電荷である。更には、［工程−１５０］において、第３層目の受光／電荷蓄積層２３に蓄積された電荷を電荷出力領域４０へと転送するが、第３層目の受光／電荷蓄積層２３に蓄積された電荷は、赤色の光を受光することに起因した電荷である。それ故、電荷出力領域４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出され、信号検出回路にて演算を行うことで、青色の光の受光量、緑色の光の受光量、及び、赤色の光の受光量を得ることができる。後述する実施例２〜実施例４においても同様である。尚、機械的なシャッター機構を設けない場合、［工程−１３０］、［工程−１４０］、［工程−１５０］においても受光／電荷蓄積領域は受光している状態にあるが、［工程−１３０］、［工程−１４０］、［工程−１５０］の時間は極めて短時間であるため、特に問題が生じることはない。
実施例１の固体撮像素子あるいは固体撮像素子の駆動方法にあっては、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層との間には、受光／電荷蓄積層の電位を制御するための第ｍ番目の電位制御電極が設けられている。従って、電位制御電極に適切な制御電圧を印加することで、導通状態とされた導通／非導通制御領域を介して受光／電荷蓄積層に蓄積された電荷を電荷出力領域へと転送することができるので、固体撮像素子全体の大きさを小さくすることができる。
実施例１の固体撮像素子は、シリコン半導体基板１０上にエピタキシャル成長法（その場導入（in-situ doping）を行うエピタキシャル成長法）にてｐ型ウエル領域１１、ｎ型不純物を含む半導体層１２を形成した後、周知のイオン注入法に基づき、受光／電荷蓄積層２１，２２，２３、中間層２４，２５、電位制御電極３１，３２、導通／非導通制御領域５０を形成し、次いで、半導体層１２の表面に絶縁膜６１を形成し、導通／非導通制御領域５０の上方に導通／非導通・制御電極６０を形成し、更に、電荷出力領域４０、被覆層１３を形成した後、全面に、平滑化層６３、遮光層６２、平滑化層６３を形成するといった方法に基づき、製造することができる。
あるいは又、シリコン半導体基板等の模式的な一部端面図である図１０の（Ａ）〜（Ｄ）、図１１の（Ａ）〜（Ｂ）を参照して以下に説明する方法に基づき、実施例１の固体撮像素子を製造することもできる。尚、図１０の（Ａ）〜（Ｄ）、図１１の（Ａ）〜（Ｂ）は、図１と同様の模式的な一部断面図である。
［工程−Ａ］
先ず、シリコン半導体基板１０上に、イオン注入法に基づきｐ型ウエル領域１１を形成した後、エピタキシャル成長法にてｎ型不純物を含む半導体層１２Ａを形成する（図１０の（Ａ）参照）。次いで、周知のイオン注入法に基づき、半導体層１２Ａに、第２番目の電位制御電極３２を形成する（図１０の（Ｂ）参照）。尚、半導体層１２Ａは、第３層目の受光／電荷蓄積層２３及び中間層２５に相当する。
［工程−Ｂ］
次いで、全面に、エピタキシャル成長法にてｎ型不純物を含む半導体層１２Ｂを形成する（図１０の（Ｃ）参照）。次いで、周知のイオン注入法に基づき、半導体層１２Ｂの表面領域に、第１番目の電位制御電極３１を形成する（図１０の（Ｄ）参照）。尚、半導体層１２Ｂは、第２層目の受光／電荷蓄積層２２及び中間層２４に相当する。
［工程−Ｃ］
次に、全面に、エピタキシャル成長法にてｎ型不純物を含む半導体層１２Ｃを形成した後、半導体層１２Ｃの表面を酸化することで、ＳｉＯ2から成る絶縁膜６１を形成する（図１１の（Ａ）参照）。その後、周知のイオン注入法に基づき、半導体層１２Ｃに、導通／非導通制御領域５０を形成する（図１１の（Ｂ）参照）。尚、半導体層１２Ｃは、第１層目の受光／電荷蓄積層２１に相当する。
［工程−Ｄ］
その後、周知の方法で、導通／非導通制御領域５０の上方に導通／非導通・制御電極６０を形成する。次いで、周知のイオン注入法に基づき、半導体層１２Ｃに電荷出力領域（浮遊拡散領域）４０、及び、被覆層１３を形成する。次に、全面に、平滑化層６３、遮光層６２を形成することで、実施例１の固体撮像素子を得ることができる。尚、後述する実施例２あるいは実施例３の固体撮像素子も、基本的には、以上に説明した方法に基づき製造することができる。
実施例２は、実施例１の変形である。実施例２の固体撮像素子の模式的な一部断面図を図３に示し、図３の矢印Ａ−Ａ及び矢印Ｂ−Ｂに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図を図４の（Ａ）及び（Ｂ）に示す。
実施例２の固体撮像素子にあっては、受光／電荷蓄積層２１，２２，２３の導電型と異なる導電型を有する不純物を含む半導体材料から成る素子分離領域１４が半導体層１２の表面に形成されている。尚、受光／電荷蓄積層２１，２２，２３をｎ型不純物領域としているので、素子分離領域１４はｐ+型不純物領域である。素子分離領域１４は、より具体的には、受光／電荷蓄積領域２０、導通／非導通制御領域５０、及び、被覆層１３を囲んでいる。
以上の点を除き、実施例２の固体撮像素子の構成、構造は、実施例１の固体撮像素子の構成、構造と同じとすることができるので、詳細な説明は省略する。
実施例３も、実施例１の変形である。実施例３の固体撮像素子の模式的な一部断面図を図５に示し、図５の矢印Ａ−Ａ及び矢印Ｂ−Ｂに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図を図６の（Ａ）及び（Ｂ）に示す。
実施例３の固体撮像素子にあっては、受光／電荷蓄積層２１，２２，２３と導通／非導通制御領域５０との間の半導体層１２の領域には、受光／電荷蓄積層２１，２２，２３の導電型と同じ導電型を有する不純物を含む電位障壁領域１５が形成されている。具体的には、受光／電荷蓄積層２１，２２，２３をｎ型不純物領域としているので、電位障壁領域１５はｎ-型不純物領域である。中間層２４，２５は、その一部が、電位制御電極１３１，１３２によって囲まれている。電位障壁領域１５と中間層２４，２５との間には、実質的に、電位制御電極１３１，１３２は設けられていない。中間層２４，２５を囲む電位制御電極１３１，１３２の平面形状は、略「コ」の字である。このように、電位障壁領域１５を設けることで、受光／電荷蓄積層２１，２２，２３に蓄積された電荷を、被覆層１３及び導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと確実に転送することができる。
以上の点を除き、実施例３の固体撮像素子の構成、構造は、実施例１の固体撮像素子の構成、構造と同じとすることができるので、詳細な説明は省略する。尚、実施例３の固体撮像素子にあっても、実施例２と同様に、素子分離領域１４を設けてもよい。
実施例４も、実施例１の変形である。実施例４の固体撮像素子の模式的な一部断面図を図７に示し、図７の矢印Ａ−Ａ及び矢印Ｂ−Ｂに沿った受光／電荷蓄積層等の配置状態を示す模式的な一部断面図を図８の（Ａ）及び（Ｂ）に示す。
実施例４の固体撮像素子にあっても、実施例３と同様に、受光／電荷蓄積層２１，２２，２３と導通／非導通制御領域５０との間の半導体層１２の領域には、受光／電荷蓄積層２１，２２，２３の導電型と同じ導電型を有する不純物を含む電位障壁領域１５が形成されている。具体的には、受光／電荷蓄積層２１，２２，２３をｎ型不純物領域としているので、電位障壁領域１５はｎ-型不純物領域である。また、実施例４にあっても、電位制御電極２３１，２３２及び導通／非導通制御領域５０は、第１導電型（具体的には、ｐ型）を有する。また、電荷出力領域４０及び受光／電荷蓄積層２１，２２，２３は、第２導電型（具体的には、ｎ型）を有する。
実施例４にあっては、実施例３と異なり、中間層２４，２５が設けられておらず、電位制御電極は、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれている。具体的には、電位制御電極２３１は、第１層目の受光／電荷蓄積層２１と第２層目の受光／電荷蓄積層２２とによって挟まれている。また、電位制御電極２３２は、第２層目の受光／電荷蓄積層２２と第３層目の受光／電荷蓄積層２３とによって挟まれている。電位制御電極２３１，２３２のそれぞれは、１枚の層状の形態であってもよいし、例えば、メッシュ状の形態であってもよい。
以上の点を除き、実施例４の固体撮像素子の構成、構造は、実施例１あるいは実施例３の固体撮像素子の構成、構造と同じとすることができるので、詳細な説明は省略する。尚、実施例４の固体撮像素子にあっても、実施例２と同様に、素子分離領域１４を設けてもよい。
以下、実施例４の固体撮像素子の駆動方法を説明する。
［工程−４００］
実施例４の固体撮像素子の駆動方法にあっても、実施例１の［工程−１００］と同様に、先ず、電荷蓄積前に、各受光／電荷蓄積層２１，２２，２３を完全空乏化する。
［工程−４１０］
その後、実施例１の［工程−１１０］と同様にして、各受光／電荷蓄積層２１，２２，２３における受光状態に依存して、各受光／電荷蓄積層２１，２２，２３に電荷を蓄積する。
［工程−４２０］
所定の露光時間が経過した後、実施例１の［工程−１２０］と同様にして、電荷出力領域４０を初期化（リセット）する。
［工程−４３０］
その後、第１層目の受光／電荷蓄積層２１に蓄積された電荷を電荷出力領域４０へと転送する。具体的には、電荷出力領域４０をフローティング状態とし、導通／非導通・制御電極６０に例えばＶTG＝Ｖddを印加し、第１番目の電位制御電極２３１及び第２番目の電位制御電極２３２に第２の制御電圧Ｖ’PC-2（＞０ボルト）を印加する。これによって、導通／非導通制御領域５０が導通状態となり、しかも、第１層目の受光／電荷蓄積層２１と、第２層目及び第３層目の受光／電荷蓄積層２２，２３とが電位的に分離された状態となる。各領域におけるポテンシャルは、以下のとおりとなる。
［Ａ1］電荷出力領域４０＜導通／非導通制御領域５０＜第１層目の受光／電荷蓄積層２１と同じレベルに位置する電位障壁領域１５の部分＜第１層目の受光／電荷蓄積層２１
［Ｂ1］第２層目の受光／電荷蓄積層２２と同じレベルに位置する電位障壁領域１５の部分＞第２層目の受光／電荷蓄積層２２
［Ｃ1］第３層目の受光／電荷蓄積層２３と同じレベルに位置する電位障壁領域１５の部分＞第３層目の受光／電荷蓄積層２３
その結果、第１層目の受光／電荷蓄積層２１に蓄積された電荷を、電位障壁領域１５、及び、導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと転送することができる。一方、第２層目の受光／電荷蓄積層２２、第３層目の受光／電荷蓄積層２３に蓄積された電荷は電荷出力領域４０には転送されない。次いで、電荷出力領域４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。
［工程−４４０］
次いで、［工程−４２０］を再び実行して電荷出力領域４０を初期化（リセット）した後、第２層目の受光／電荷蓄積層２２に蓄積された電荷を電荷出力領域４０へと転送する。具体的には、電荷出力領域４０をフローティング状態とし、導通／非導通・制御電極６０に例えばＶTG＝Ｖddを印加し、第１番目の電位制御電極２３１に第１の制御電圧Ｖ’PC-1（＝０ボルト）を印加し、第２番目の電位制御電極２３２に第２の制御電圧Ｖ’PC-2を印加する。これによって、導通／非導通制御領域５０が導通状態となり、しかも、第１層目の受光／電荷蓄積層２１及び第２層目の受光／電荷蓄積層２２と、第３層目の受光／電荷蓄積層２３とが電位的に分離された状態となる。また、第２層目の受光／電荷蓄積層２２のポテンシャルは、［工程−４３０］における第２層目の受光／電荷蓄積層２２のポテンシャルよりも高くなる。そして、各領域におけるポテンシャルは、以下のとおりとなる。
［Ａ2］電荷出力領域４０＜導通／非導通制御領域５０＜第２層目の受光／電荷蓄積層２２と同じレベルに位置する電位障壁領域１５の部分及びそれよりも絶縁膜６１側に位置する電位障壁領域１５の部分＜第２層目の受光／電荷蓄積層２２
［Ｂ2］第３層目の受光／電荷蓄積層２３と同じレベルに位置する電位障壁領域１５の部分及びそれよりもｐ型ウエル領域側に位置する電位障壁領域１５の部分＞第３層目の受光／電荷蓄積層２３
その結果、第２層目の受光／電荷蓄積層２２に蓄積された電荷を、電位障壁領域１５、及び、導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと転送することができる。一方、第３層目の受光／電荷蓄積層２３に蓄積された電荷は電荷出力領域４０には転送されない。次いで、電荷出力領域４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。
［工程−４５０］
その後、［工程−４２０］を再び実行して電荷出力領域４０を初期化（リセット）した後、第３層目の受光／電荷蓄積層２３に蓄積された電荷を電荷出力領域４０へと転送する（Ｒ読み出し）。具体的には、電荷出力領域４０をフローティング状態とし、導通／非導通・制御電極６０に例えばＶTG＝Ｖddを印加し、第１番目の電位制御電極２３１及び第２番目の電位制御電極２３２に第１の制御電圧Ｖ’PC-1を印加する。これによって、導通／非導通制御領域５０が導通状態となる。しかも、第３層目の受光／電荷蓄積層２３のポテンシャルは、［工程−４４０］における第３層目の受光／電荷蓄積層２３のポテンシャルよりも高くなる。そして、各領域におけるポテンシャルは、以下のとおりとなる。
［Ａ3］電荷出力領域４０＜導通／非導通制御領域５０＜第３層目の受光／電荷蓄積層２３と同じレベルに位置する電位障壁領域１５の部分及びそれよりも絶縁膜６１側に位置する電位障壁領域１５の部分＜第３層目の受光／電荷蓄積層２３
その結果、第３層目の受光／電荷蓄積層２３に蓄積された電荷を、電位障壁領域１５、及び、導通状態とされた導通／非導通制御領域５０を介して電荷出力領域４０へと転送することができる。次いで、電荷出力領域４０において電荷が電圧に変換され、係る電圧が図示しない周知の信号検出回路に送出される。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した固体撮像素子の構成、構造は例示であり、適宜、変更することができる。Ｍの数は３に限定されず、２でもよいし、４以上とすることもできる。また、実施例においては、各受光／電荷蓄積層２１，２２，２３を完全空乏化したが、完全空乏化に近い状態とすること、あるいは又、完全には空乏化されていない状態も、『完全空乏化』に包含される。
実施例にあっては、専ら表面照射型の固体撮像素子を説明したが、固体撮像素子を裏面照射型とすることもできる。具体的には、例えば、実施例１にて説明した固体撮像素子を裏面照射型とする場合、図１２に示すように、シリコン半導体基板１０から光を入射させる。シリコン半導体基板１０には、絶縁層６４、遮光層６２が形成され、更に、半導体層１２が形成されている。そして、半導体層１２に、受光／電荷蓄積層２１，２２，２３、電荷出力領域（浮遊拡散領域）４０、導通／非導通制御領域５０が形成されている。更には、半導体層１２の表面には絶縁膜６１が形成され、導通／非導通制御領域５０の下方に導通／非導通・制御電極６０が形成され、更には、平滑化層６３が形成されている。導通／非導通・制御電極６０は、第３層目の受光／電荷蓄積層２３よりも下方に設けられている。あるいは、代替的に、図１３に示すように、導通／非導通・制御電極６０を、第１層目の受光／電荷蓄積層２１よりも上方に設けてもよい。尚、図１３において、参照番号６５は絶縁層であり、参照番号１６は導電層である。
１０・・・シリコン半導体基板、１１・・・ｐ型ウエル領域、１２・・・半導体層、１３・・・被覆層、１４・・・素子分離領域、１５・・・電位障壁領域、１６・・・導電層、２０・・・受光／電荷蓄積領域、２１，２２，２３・・・受光／電荷蓄積層、２４，２５・・・中間層、３１，３２，１３１，１３２，２３１，２３２・・・電位制御電極、４０・・・電荷出力領域、５０・・・導通／非導通制御領域、６０・・・導通／非導通・制御電極、６１・・・絶縁膜、６２・・・遮光層、６３・・・平滑化層、６４，６５・・・絶縁層

Claims (18)

  1. （Ａ）半導体層に形成され、Ｍ層（但し、Ｍ≧２）の受光／電荷蓄積層が積層されて成る受光／電荷蓄積領域、
    （Ｂ）半導体層に形成された１つの電荷出力領域、
    （Ｃ）受光／電荷蓄積領域と電荷出力領域との間に位置する半導体層の部分から構成された１つの導通／非導通制御領域、並びに、
    （Ｄ）導通／非導通制御領域における導通／非導通状態を制御する１つの導通／非導通・制御電極、
    を備えており、
    第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層［但し、１≦ｍ≦（Ｍ−１）］との間には、受光／電荷蓄積層の電位を制御するための第ｍ番目の電位制御電極が設けられており、
    ｍ＝１の場合、第１番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層と、第２層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとが、電位的に分離され、
    ｍ≧２の場合、第１番目の電位制御電極から第（ｍ−１）番目の電位制御電極までに第１の制御電圧を印加し、同時に、第ｍ番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層までと、第（ｍ＋１）層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとが、電位的に分離される固体撮像素子。
  2. 電位制御電極及び導通／非導通制御領域は、第１導電型を有し、
    電荷出力領域、受光／電荷蓄積層、及び、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれた中間層は、第２導電型を有する請求項１に記載の固体撮像素子。
  3. 中間層は、少なくともその一部が、電位制御電極によって囲まれている請求項２に記載の固体撮像素子。
  4. 最上層に位置する受光／電荷蓄積層は、該受光／電荷蓄積層の導電型と異なる導電型を有する不純物を含む半導体材料から成る被覆層によって覆われており、
    被覆層は、導通／非導通制御領域と繋がっている請求項１に記載の固体撮像素子。
  5. 受光／電荷蓄積層と導通／非導通制御領域との間の半導体層の領域には、受光／電荷蓄積層の導電型と同じ導電型を有する不純物を含む電位障壁領域が形成されている請求項１に記載の固体撮像素子。
  6. 電位制御電極及び導通／非導通制御領域は、第１導電型を有し、
    電荷出力領域、受光／電荷蓄積層、及び、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれた中間層は、第２導電型を有し、
    中間層は、その一部が、電位制御電極によって囲まれている請求項５に記載の固体撮像素子。
  7. 電位制御電極及び導通／非導通制御領域は、第１導電型を有し、
    電荷出力領域及び受光／電荷蓄積層は、第２導電型を有し、
    電位制御電極は、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれている請求項５に記載の固体撮像素子。
  8. 受光／電荷蓄積層の導電型と異なる導電型を有する不純物を含む半導体材料から成る素子分離領域が半導体層の表面に形成されている請求項１に記載の固体撮像素子。
  9. 電荷蓄積前に、各受光／電荷蓄積層は完全空乏化される請求項１に記載の固体撮像素子。
  10. （Ａ）半導体層に形成され、Ｍ層（但し、Ｍ≧２）の受光／電荷蓄積層が積層されて成る受光／電荷蓄積領域、
    （Ｂ）半導体層に形成された１つの電荷出力領域、
    （Ｃ）受光／電荷蓄積領域と電荷出力領域との間に位置する半導体層の部分から構成された１つの導通／非導通制御領域、並びに、
    （Ｄ）導通／非導通制御領域における導通／非導通状態を制御する１つの導通／非導通・制御電極、
    を備えており、
    第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層［但し、１≦ｍ≦（Ｍ−１）］との間には、受光／電荷蓄積層の電位を制御するための第ｍ番目の電位制御電極が設けられている固体撮像素子の駆動方法であって、
    ｍ＝１の場合、導通／非導通・制御電極に所定の電圧を印加して導通／非導通制御領域を導通状態とし、併せて、第１番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層と、第２層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとを、電位的に分離した状態とし、第１層目の受光／電荷蓄積層に蓄積された電荷を、導通状態とされた導通／非導通制御領域を介して電荷出力領域へと転送し、
    ｍ≧２の場合、導通／非導通・制御電極に所定の電圧を印加して導通／非導通制御領域を導通状態とし、併せて、第１番目の電位制御電極から第（ｍ−１）番目の電位制御電極までに第１の制御電圧を印加し、同時に、第ｍ番目の電位制御電極から第（Ｍ−１）番目の電位制御電極までに第２の制御電圧を印加することで、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層までと、第（ｍ＋１）層目の受光／電荷蓄積層から第Ｍ層目の受光／電荷蓄積層までとを、電位的に分離した状態とし、第１層目の受光／電荷蓄積層から第ｍ層目の受光／電荷蓄積層に蓄積された電荷を、導通状態とされた導通／非導通制御領域を介して電荷出力領域へと転送する固体撮像素子の駆動方法。
  11. 電位制御電極及び導通／非導通制御領域は、第１導電型を有し、
    電荷出力領域、受光／電荷蓄積層、及び、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれた中間層は、第２導電型を有する請求項１０に記載の固体撮像素子の駆動方法。
  12. 中間層は、少なくともその一部が、電位制御電極によって囲まれている請求項１１に記載の固体撮像素子の駆動方法。
  13. 最上層に位置する受光／電荷蓄積層は、該受光／電荷蓄積層の導電型と異なる導電型を有する不純物を含む半導体材料から成る被覆層によって覆われており、
    被覆層は、導通／非導通制御領域と繋がっている請求項１０に記載の固体撮像素子の駆動方法。
  14. 受光／電荷蓄積層と導通／非導通制御領域との間の半導体層の領域には、受光／電荷蓄積層の導電型と同じ導電型を有する不純物を含む電位障壁領域が形成されている請求項１０に記載の固体撮像素子の駆動方法。
  15. 電位制御電極及び導通／非導通制御領域は、第１導電型を有し、
    電荷出力領域、受光／電荷蓄積層、及び、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれた中間層は、第２導電型を有し、
    中間層は、その一部が、電位制御電極によって囲まれている請求項１４に記載の固体撮像素子の駆動方法。
  16. 電位制御電極及び導通／非導通制御領域は、第１導電型を有し、
    電荷出力領域及び受光／電荷蓄積層は、第２導電型を有し、
    電位制御電極は、第ｍ層目の受光／電荷蓄積層と第（ｍ＋１）層目の受光／電荷蓄積層とによって挟まれている請求項１４に記載の固体撮像素子の駆動方法。
  17. 受光／電荷蓄積層の導電型と異なる導電型を有する不純物を含む半導体材料から成る素子分離領域が半導体層の表面に形成されている請求項１０に記載の固体撮像素子の駆動方法。
  18. 電荷蓄積前に、各受光／電荷蓄積層を完全空乏化する請求項１０に記載の固体撮像素子の駆動方法。
JP2009039765A 2009-02-23 2009-02-23 固体撮像素子及びその駆動方法 Expired - Fee Related JP4900404B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009039765A JP4900404B2 (ja) 2009-02-23 2009-02-23 固体撮像素子及びその駆動方法
TW098145494A TWI449163B (zh) 2009-02-23 2009-12-29 固態成像元件及其驅動方法
EP10001328.3A EP2221872B1 (en) 2009-02-23 2010-02-09 Solid-state imaging element and driving method of the solid-state imaging element
KR1020100012258A KR101672545B1 (ko) 2009-02-23 2010-02-10 고체 촬상 소자 및 그 구동 방법
US12/705,161 US8629385B2 (en) 2009-02-23 2010-02-12 Solid-state imaging element and driving method of the solid-state imaging element
CN2010101201118A CN101814518B (zh) 2009-02-23 2010-02-12 固态成像元件及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009039765A JP4900404B2 (ja) 2009-02-23 2009-02-23 固体撮像素子及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2010199155A JP2010199155A (ja) 2010-09-09
JP4900404B2 true JP4900404B2 (ja) 2012-03-21

Family

ID=42153702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009039765A Expired - Fee Related JP4900404B2 (ja) 2009-02-23 2009-02-23 固体撮像素子及びその駆動方法

Country Status (6)

Country Link
US (1) US8629385B2 (ja)
EP (1) EP2221872B1 (ja)
JP (1) JP4900404B2 (ja)
KR (1) KR101672545B1 (ja)
CN (1) CN101814518B (ja)
TW (1) TWI449163B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
CN107293559A (zh) * 2016-04-05 2017-10-24 格科微电子（上海）有限公司 Rgbir图像传感器
TWI741157B (zh) * 2017-02-28 2021-10-01 美商光程研創股份有限公司 高速光偵測裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284714A (ja) 1997-04-07 1998-10-23 Toshiba Corp 固体撮像装置及びこれを用いた撮像システム
KR19990084630A (ko) * 1998-05-08 1999-12-06 김영환 씨모스 이미지 센서 및 그 구동 방법
US6727521B2 (en) * 2000-09-25 2004-04-27 Foveon, Inc. Vertical color filter detector group and array
US6998660B2 (en) 2002-03-20 2006-02-14 Foveon, Inc. Vertical color filter sensor group array that emulates a pattern of single-layer sensors with efficient use of each sensor group's sensors
US6946715B2 (en) 2003-02-19 2005-09-20 Micron Technology, Inc. CMOS image sensor and method of fabrication
US7570292B2 (en) * 2004-03-19 2009-08-04 Fujifilm Corporation Photoelectric conversion film, photoelectric conversion element, imaging element, method of applying electric field thereto and electric field-applied element
KR100753391B1 (ko) * 2004-05-14 2007-08-30 매그나칩 반도체 유한회사 씨모스 이미지센서
CN1943002A (zh) 2004-05-27 2007-04-04 通用电气公司 对物件进行等离子体处理的装置和方法
KR20070028515A (ko) 2004-06-03 2007-03-12 코닌클리케 필립스 일렉트로닉스 엔.브이. 데이터 매체 상에 데이터 분할방법
US7138289B2 (en) 2004-07-07 2006-11-21 Jbcr Innovations, Llp Technique for fabricating multilayer color sensing photodetectors
JP4218894B2 (ja) * 2004-07-08 2009-02-04 シャープ株式会社 固体撮像装置およびその製造方法
JP4839008B2 (ja) * 2005-03-28 2011-12-14 富士フイルム株式会社 単板式カラー固体撮像素子
KR100720483B1 (ko) * 2005-12-09 2007-05-22 동부일렉트로닉스 주식회사 수직 칼라 필터 검출기단 및 그 제조방법
KR100809322B1 (ko) 2006-01-12 2008-03-05 삼성전자주식회사 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
US7608874B2 (en) 2006-03-17 2009-10-27 Sharp Laboratories Of America, Inc. Fully isolated photodiode stack
KR100827447B1 (ko) 2007-01-24 2008-05-06 삼성전자주식회사 이미지 센서와 그 제조 방법 및 이미지 센싱 방법
US8115242B2 (en) 2007-02-07 2012-02-14 Foveon, Inc. Pinned photodiode CMOS pixel sensor
KR20080105641A (ko) * 2007-05-31 2008-12-04 삼성전자주식회사 수직형 시모스 이미지센서 및 그 제조방법
JP4905468B2 (ja) * 2009-01-09 2012-03-28 ソニー株式会社 固体撮像素子

Also Published As

Publication number Publication date
JP2010199155A (ja) 2010-09-09
EP2221872A3 (en) 2010-10-06
US8629385B2 (en) 2014-01-14
CN101814518A (zh) 2010-08-25
TW201041129A (en) 2010-11-16
KR101672545B1 (ko) 2016-11-16
KR20100096006A (ko) 2010-09-01
EP2221872B1 (en) 2015-07-29
EP2221872A2 (en) 2010-08-25
US20100213354A1 (en) 2010-08-26
TWI449163B (zh) 2014-08-11
CN101814518B (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
JP4905468B2 (ja) 固体撮像素子
US9419045B2 (en) Solid-state imaging device and electronic instrument
US8319867B2 (en) Solid-state imager device, drive method of solid-state imager device and camera apparatus
KR102662585B1 (ko) 이미지 센서
JP5215963B2 (ja) 固体撮像素子およびその駆動方法、固体撮像素子の製造方法、電子情報機器
TWI497702B (zh) Solid state camera device
JP6883217B2 (ja) 半導体装置及び半導体装置の製造方法、並びに、固体撮像素子及び電子機器
US8564034B2 (en) Solid-state imaging device
JP2013016675A (ja) 固体撮像装置、電子機器、及び、固体撮像装置の製造方法
US7611918B2 (en) CMOS image sensor and method for fabricating the same
JP4742523B2 (ja) 固体撮像素子及びその駆動方法
CN114586161A (zh) 固态摄像元件和电子设备
JP4900404B2 (ja) 固体撮像素子及びその駆動方法
JP3684169B2 (ja) 固体撮像装置
JP4972924B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2007088305A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP5387669B2 (ja) 固体撮像素子
JP5136524B2 (ja) 固体撮像装置およびその製造方法
JP2008227254A (ja) Ｃｃｄ固体撮像素子
WO2010013368A1 (ja) 固体撮像装置
JP2009283530A (ja) 増幅型固体撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees