JP4999806B2 - 電子モジュール及びその製造方法 - Google Patents
電子モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP4999806B2 JP4999806B2 JP2008239960A JP2008239960A JP4999806B2 JP 4999806 B2 JP4999806 B2 JP 4999806B2 JP 2008239960 A JP2008239960 A JP 2008239960A JP 2008239960 A JP2008239960 A JP 2008239960A JP 4999806 B2 JP4999806 B2 JP 4999806B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic module
- electrodes
- circuit board
- electrode
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Description
第1に本発明は、電子部品が一方の面に搭載された多層構造の回路基板と、回路基板の他方の面に設けられて個々に長方形をなす複数の電極とを備えた電子モジュールを提供する。特に本発明において複数の電極は、それぞれの短辺同士を対向させつつ長手方向に隣接して配列された状態で回路基板の他方の面に露出しない位置で互いに電気的に接続され、かつ、電子部品との接続関係でみて1つの同電位にある導体を構成しているものである。
第1工程:上述した構造を有する電子モジュールに対し、回路基板の他方の面を上向きにした状態で、複数の電極にそれぞれ対向する位置に長方形の貫通孔が形成されたメタルマスクを載置する。
図1は、一実施形態の電子モジュール10の構成を示した裏面図である。この電子モジュール10は例えば正方形状の回路基板12を有しており、その表面(図1では反対側に位置する面)に各種の電子部品が搭載され、そして図示の裏面には多数の電極が設けられた構造である。以下、より具体的に説明する。
回路基板12は上記のように正方形状をなしており、図1に示される裏面には、その四隅の位置に例えば円形状の補強ランド部14が2つずつ設けられている。これら補強ランド部14は、例えば電子モジュール10を図示しない実装基板に実装する際、その半田付け強度を高めるための補強となる部分である。なお補強ランド部14は、グランド端子としても利用することができる。
そして回路基板12の周縁部には、グランド電極16の配列より外側に機能端子18の配列が設けられている。これら機能端子18の配列は、個々に長方形状をなす複数の裏面電極18a,18bを有している。裏面電極18a,18bは、例えば縦横比が1に近い長方形(例えば短辺と長辺との比が1:1〜1:2程度)であり、極端に細長い形状の長方形ではない(したがって、正方形に限りなく近い形状も含まれる。)。
図2は、電子モジュール10の内部構造を部分的に示した縦断面図(図1中II−II線に沿う断面図)である。回路基板12は、例えば厚み方向に積層された多層構造をなしており、その表面には最上層12aが位置するとともに、裏面には最下層12dが位置し、これらの間に中間層12b,12cが位置している。
次に、一実施形態の電子モジュール10の製造方法(実装方法)について説明する。図3は、電子モジュール10に半田を印刷する工程の流れを示した図である。なおこれ以降の図面(図3〜図5)中、特に説明に関係しない電子部品22やカバー20その他の内層構造物については図示を省略している。以下、各工程を追って説明する。
図3中(A):電子モジュール10を、その回路基板12の裏面を上向きにした状態で配置し、別途用意したメタルマスク36を回路基板12の上に載置する。メタルマスク36には、予め裏面電極18a,18bに対向する位置に貫通孔36aが形成されている。なお図示していないが、メタルマスク36にはグランド電極16や補強ランド部14に対向する位置にも貫通孔が形成されている。
図3中(B):メタルマスク36の上面にクリーム状半田40を供給しつつスキージ38を移動させ、貫通孔36aを通じてクリーム状半田40を裏面電極18a,18bに印刷する。このときスキージ38は一方向に移動させるものとし、このときの移動方向は、例えば図1中でみて縦長(あるいは横長でもよい)に配置された裏面電極18a,18bの長手方向に合致させるものとする。
また本実施形態では、回路基板12の裏面に半田レジスト13の膜が形成されているが、半田レジスト13の領域は、各裏面電極18a,18bの周囲までで留まっている(いわゆるレジスト抜きの状態)。このため各裏面電極18a,18bは、その全周(外側面)が半田レジスト13から露出した状態にある。
図5は、電子モジュール10の実装状態を示す部分的な縦断面図である。電子モジュール10は、例えば電子機器のマザーボード等を実装基板42として、その実装位置に半田付けされることで実装状態となる。以下、電子モジュール10を実装基板42に実装する方法の工程について説明する。
電子モジュール10が実装される相手先の実装基板42を別途用意する。このとき実装基板42には、予め電子モジュール10の実装位置で各裏面電極18a,18bに対向する配線パターン(接続ランド)42a,42bが形成されている。配線パターン42a,42bもまた、裏面電極18a,18bに合わせて個々に長方形状をなし、これらは実装基板42の実装面に露出しない位置(例えば内層)で電気的に接続されている。
上記の手法を用いて電子モジュール10の裏面電極18a,18bにクリーム状半田40を印刷する。あるいは、ここで電子モジュール10ではなく、実装基板42の配線パターン42a,42bに同じ手法(メタルマスクとスキージ)を用いてクリーム状半田40を印刷してもよい。
いずれにしても、電子モジュール10の裏面電極18a,18bと実装基板42の配線パターン42a,42bとを対向させて正しく位置決めし、実装基板42の実装面上に載置する。そして、これらをリフロー装置に通してクリーム状半田40を溶融及び固着させ、フラックス洗浄等を行って半田付けを完成させる。
上述した一実施形態では、裏面電極18a,18bを回路基板12の内層位置で接続しているが、この他に以下の接続形態を採用してもよい。
12 回路基板
14 補強ランド部
16 グランド電極
18 機能端子
18a 裏面電極
18b 裏面電極
20 カバー
22 電子部品
24 表面電極
32 内層配線
34 ビア
36 メタルマスク
38 スキージ
40 クリーム状半田(半田)
Claims (4)
- 電子部品が一方の面に搭載された多層構造の回路基板と、
前記回路基板の他方の面に設けられて個々に長方形をなす複数の電極とを備えた電子モジュールであって、
複数の前記電極は、それぞれの短辺同士を対向させつつ長手方向に隣接して配列された状態で前記回路基板の他方の面に露出しない位置で互いに電気的に接続されることで、前記電子部品との接続関係でみて1つの同電位にある導体を構成していることを特徴とする電子モジュール。 - 請求項1に記載の電子モジュールにおいて、
長手方向に隣接して配列された複数の前記電極は、前記回路基板の内層の位置で互いに接続されていることを特徴とする電子モジュール。 - 請求項1又は2に記載の電子モジュールにおいて、
前記長方形は、長辺と短辺の長さの比が1:1から1:2の間であることを特徴とする電子モジュール。 - 請求項1から3のいずれかに記載の電子モジュールに対し、
前記回路基板の他方の面を上向きにした状態で、複数の前記電極にそれぞれ対向する位置に長方形の貫通孔が形成されたメタルマスクを載置する工程と、
前記メタルマスクの上面にて前記電極の長手方向に沿ってスキージを移動させ、前記貫通孔を通じて前記電極に半田を印刷する工程と
を有する電子モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239960A JP4999806B2 (ja) | 2008-09-18 | 2008-09-18 | 電子モジュール及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239960A JP4999806B2 (ja) | 2008-09-18 | 2008-09-18 | 電子モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073903A JP2010073903A (ja) | 2010-04-02 |
JP4999806B2 true JP4999806B2 (ja) | 2012-08-15 |
Family
ID=42205418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008239960A Expired - Fee Related JP4999806B2 (ja) | 2008-09-18 | 2008-09-18 | 電子モジュール及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4999806B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5581972B2 (ja) * | 2010-10-27 | 2014-09-03 | アイシン・エィ・ダブリュ株式会社 | 電子部品、及び電子装置 |
JP2016006846A (ja) * | 2014-05-27 | 2016-01-14 | 京セラ株式会社 | 配線基板および電子装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0222889A (ja) * | 1988-07-11 | 1990-01-25 | Fujitsu Ltd | クリーム半田の印刷方法 |
JP3152482B2 (ja) * | 1992-02-18 | 2001-04-03 | 松下電器産業株式会社 | 電子部品実装における半田形成方法 |
JPH09191169A (ja) * | 1996-01-10 | 1997-07-22 | Nec Corp | 印刷配線板 |
JPH1032221A (ja) * | 1996-07-12 | 1998-02-03 | Nec Corp | プリント配線基板 |
JP2001358243A (ja) * | 2000-06-14 | 2001-12-26 | Matsushita Electric Ind Co Ltd | プリント配線基板とその製造方法 |
JP2004207368A (ja) * | 2002-12-24 | 2004-07-22 | Fujikura Ltd | 半導体装置とその製造方法及び電子装置 |
JP4614818B2 (ja) * | 2005-05-09 | 2011-01-19 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2007250564A (ja) * | 2006-03-13 | 2007-09-27 | Mitsubishi Electric Corp | セラミック回路モジュールおよびその製造方法 |
-
2008
- 2008-09-18 JP JP2008239960A patent/JP4999806B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010073903A (ja) | 2010-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009188086A (ja) | 回路基板、これを用いた電子機器及び回路基板の製造方法 | |
JP4999806B2 (ja) | 電子モジュール及びその製造方法 | |
JP2009170561A (ja) | 配線基板およびその製造方法 | |
JPH07106464A (ja) | マルチチップモジュールおよびその製造方法ならびにプリント配線板への実装方法 | |
JPH10308582A (ja) | 多層配線基板 | |
JP4051273B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP7126878B2 (ja) | 配線基板 | |
JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
JP2009130147A (ja) | チップ状電子部品およびチップ状電子部品の実装方法 | |
JP2019125746A (ja) | 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法 | |
JP7335732B2 (ja) | プリント配線基板 | |
JP2007158233A (ja) | 配線構造およびその製造方法ならびに治具 | |
JP2004327605A (ja) | プリント基板の接続構造 | |
WO2023209902A1 (ja) | 部品実装基板 | |
JP5471087B2 (ja) | 多層配線基板及び多層配線基板の製造方法 | |
JPH0582935A (ja) | プリント配線板 | |
JP2024085647A (ja) | プリント配線板 | |
JP4306155B2 (ja) | 電子部品構成体 | |
WO2013136575A1 (ja) | プリント配線板及び回路基板 | |
JP2002100880A (ja) | 多層回路基板 | |
JP3794064B2 (ja) | プリント配線板およびその製造方法 | |
JP2528436B2 (ja) | 回路基板装置の製造方法 | |
KR101073066B1 (ko) | 단층인쇄회로기판 및 그 제조방법 | |
JPH10242629A (ja) | プリント配線板及びその製造方法 | |
KR101229591B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111117 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4999806 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |