[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4981380B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP4981380B2
JP4981380B2 JP2006209689A JP2006209689A JP4981380B2 JP 4981380 B2 JP4981380 B2 JP 4981380B2 JP 2006209689 A JP2006209689 A JP 2006209689A JP 2006209689 A JP2006209689 A JP 2006209689A JP 4981380 B2 JP4981380 B2 JP 4981380B2
Authority
JP
Japan
Prior art keywords
insulating film
film
liquid crystal
pixel electrode
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006209689A
Other languages
Japanese (ja)
Other versions
JP2008039812A (en
Inventor
記久雄 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2006209689A priority Critical patent/JP4981380B2/en
Publication of JP2008039812A publication Critical patent/JP2008039812A/en
Application granted granted Critical
Publication of JP4981380B2 publication Critical patent/JP4981380B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明はアクティブマトリクス型液晶表示装置に関連する。   The present invention relates to an active matrix liquid crystal display device.

薄膜トランジスタ（ＴＦＴ）をスイッチング素子としたアクティブマトリクス型液晶表示装置では、各画素は一フレーム期間所定の信号電圧を保持するので、画面を明るく出来るため、コンピュータモニター、ＴＶ等に需要が拡大している。液晶の弱点であった視野角についても、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈ）方式、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式等の開発により、改善されているが、中でもＩＰＳ方式は優れた視野角特性を有している。ＩＰＳ方式も色々な改良が加えられているが、現在、ＴＶ等に用いられている代表的なＩＰＳ方式の画素構造の例を図１６に示す。また図１６のＡ−Ａ断面構造を図１７に示す。   In an active matrix liquid crystal display device using a thin film transistor (TFT) as a switching element, each pixel holds a predetermined signal voltage for one frame period, so that the screen can be brightened. Therefore, the demand for computer monitors, TVs, etc. is expanding. . The viewing angle, which was a weak point of liquid crystals, has also been improved by the development of the IPS (In Plane Switch) method, the VA (Vertical Alignment) method, etc. Among them, the IPS method has excellent viewing angle characteristics. . Although various improvements have been added to the IPS system, an example of a pixel structure of a typical IPS system currently used in a TV or the like is shown in FIG. FIG. 17 shows the AA cross-sectional structure of FIG.

図１６において、信号線からの信号はＴＦＴを介して画素電極８に加えられ、保持される。一方、図１７に示すように、ガラス基板上に一定電圧が印加されるコモン電極２が形成されている。コモン電極２の上にはゲート絶縁膜４、層間絶縁膜７が形成され、画素電極８は層間絶縁膜７の上に形成されている。画素電極８に特定の電圧が印加されると、図１７に示すような、画素電極８からコモン電極２に向かう電気力線が発生し、液晶分子１２１を回転等させることにより、バックライトからの光Ｌを制御することによって、画像を形成する。このような構成を記載したものとして、「特許文献１」が上げられる。   In FIG. 16, the signal from the signal line is applied to the pixel electrode 8 through the TFT and held. On the other hand, as shown in FIG. 17, a common electrode 2 to which a constant voltage is applied is formed on a glass substrate. A gate insulating film 4 and an interlayer insulating film 7 are formed on the common electrode 2, and a pixel electrode 8 is formed on the interlayer insulating film 7. When a specific voltage is applied to the pixel electrode 8, electric lines of force from the pixel electrode 8 to the common electrode 2 are generated as shown in FIG. By controlling the light L, an image is formed. As a description of such a configuration, “Patent Document 1” is cited.

特開２００５−３００８２１号公報JP-A-2005-300821

図１６において、画素電極８に所定の信号電圧が印加されたあと、ＴＦＴがオフすることにより、画素電極８は１フレーム期間所定の電圧が保持されることになる。一方信号線には、走査ごとに他の画素に印加する信号電圧が通過する。画素電極８と信号線との間に容量が存在すると、容量を介して他の画素への信号電圧が、特定画素の電位に影響を与えることになる。特定画素の電位が変動すると、画面のクロストーク等として現れ、画質を低下させることになる。   In FIG. 16, after a predetermined signal voltage is applied to the pixel electrode 8, the TFT is turned off, so that the pixel electrode 8 is held at a predetermined voltage for one frame period. On the other hand, the signal voltage applied to the other pixels passes through the signal line for each scan. When a capacitor exists between the pixel electrode 8 and the signal line, a signal voltage to another pixel through the capacitor affects the potential of the specific pixel. When the potential of the specific pixel fluctuates, it appears as crosstalk on the screen, and the image quality is degraded.

画素電極８は２つの信号線によって挟まれているため、他の画素への信号電圧による影響は両側から受けることになる。画素電極８の中心は常に２つの信号線の中点にあるとは限らず、製造誤差のために、図１８に示すように、画素電極８が信号配線６に対して偏って形成される場合がある。そうすると、２つの信号線からの影響が異なることになり、画面の横筋の発生等さらに複雑な問題を生ずる。   Since the pixel electrode 8 is sandwiched between two signal lines, the influence of the signal voltage on other pixels is received from both sides. The center of the pixel electrode 8 is not always at the midpoint between the two signal lines, and the pixel electrode 8 is formed to be biased with respect to the signal wiring 6 as shown in FIG. There is. Then, the influences from the two signal lines are different, and a more complicated problem such as generation of a horizontal stripe on the screen occurs.

本発明は、以上述べたような、信号線と画素電極とのクロストークを小さくするために、信号線と画素電極間の容量を小さくする構成を提供するものである。容量の絶対値を小さくすれば２つの信号線と画素電極との容量の差も小さくすることができ、容量のアンバランスによって引き起こされる問題も小さくすることができる。具体的手段は下記の通りである。   The present invention provides a configuration in which the capacitance between the signal line and the pixel electrode is reduced in order to reduce the crosstalk between the signal line and the pixel electrode as described above. If the absolute value of the capacitance is reduced, the difference in capacitance between the two signal lines and the pixel electrode can also be reduced, and problems caused by capacitance imbalance can be reduced. Specific means are as follows.

（１）第１の基板と第２の基板の間に液晶が挟持され、前記液晶に電界を作用させることによって画像を形成する液晶表示装置であって、前記第１の基板上にはコモン電極が形成され、前記コモン電極上には第１の絶縁膜が形成され、前記第１の絶縁膜上には信号配線が形成され、前記信号配線上には第２の絶縁膜が形成され、前記第２の絶縁膜上には画素電極が形成され、前記画素電極の上には前記液晶と接する配向膜が形成されており、前記第２の絶縁膜には、前記画素電極と前記信号配線との間に凹部が形成され、前記凹部には前記第２の絶縁膜よりも比誘電率の小さな物質が充填されていることを特徴とする液晶表示装置。
（２）前記比誘電率の小さな物質は前記配向膜であることを特徴とする（１）に記載の液晶表示装置。
（３）前記配向膜はインクジェット法で形成されていることを特徴とする（１）に記載の液晶表示装置。
（４）前記第２の絶縁膜はＳｉＮ膜であることを特徴とする（１）に記載の液晶表示装置。
（５）前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚よりも小さく、かつ１０ｎｍよりも大きいことを特徴とする（１）に記載の液晶表示装置。
（６）前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚と前記信号配線の膜厚の差よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする（１）に記載の液晶表示装置。
（７）前記第２の絶縁膜に形成された前記凹部の深さは前記配向膜の膜厚よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする（１）に記載の液晶表示装置。 (1) A liquid crystal display device in which a liquid crystal is sandwiched between a first substrate and a second substrate and an image is formed by applying an electric field to the liquid crystal, and a common electrode is formed on the first substrate. A first insulating film is formed on the common electrode, a signal wiring is formed on the first insulating film, a second insulating film is formed on the signal wiring, A pixel electrode is formed on the second insulating film, and an alignment film in contact with the liquid crystal is formed on the pixel electrode. The pixel electrode, the signal wiring, and the second insulating film are formed on the second insulating film. The liquid crystal display device is characterized in that a recess is formed between and a material having a relative dielectric constant smaller than that of the second insulating film is filled in the recess.
(2) The liquid crystal display device according to (1), wherein the substance having a small relative dielectric constant is the alignment film.
(3) The liquid crystal display device according to (1), wherein the alignment film is formed by an inkjet method.
(4) The liquid crystal display device according to (1), wherein the second insulating film is a SiN film.
(5) The liquid crystal display according to (1), wherein a depth of the recess formed in the second insulating film is smaller than a film thickness of the second insulating film and larger than 10 nm. apparatus.
(6) The depth of the recess formed in the second insulating film is smaller than the difference between the film thickness of the second insulating film and the film thickness of the signal wiring, and larger than 20 nm. The liquid crystal display device according to (1).
(7) The liquid crystal display device according to (1), wherein a depth of the recess formed in the second insulating film is smaller than a thickness of the alignment film and larger than 20 nm.

（８）第１の基板と第２の基板の間に液晶が挟持され、前記液晶に電界を作用させることによって画像を形成する液晶表示装置であって、前記第１の基板上には透明導電膜からなるコモン電極が形成され、前記コモン電極上には第１の絶縁膜が形成され、前記第１の絶縁膜上には信号配線が形成され、前記信号配線上には第２の絶縁膜が形成され、前記第２の絶縁膜上には複数のスリットを有する透明導電膜からなる画素電極が形成され、前記画素電極の上には前記液晶と接する配向膜が形成され、前記画素電極と前記コモン電極との電位差によって前記液晶が駆動され、前記第２の絶縁膜には、前記画素電極と前記信号配線との間に凹部が形成され、前記凹部には前記第２の絶縁膜よりも比誘電率の小さな物質が充填されていることを特徴とする液晶表示装置。
（９）前記比誘電率の小さな物質は前記配向膜であることを特徴とする（８）に記載の液晶表示装置。
（１０）前記配向膜はインクジェット法で形成されていることを特徴とする（８）に記載の液晶表示装置。
（１１）前記第２の絶縁膜はＳｉＮ膜であることを特徴とする（８）に記載の液晶表示装置。
（１２）前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚よりも小さく、かつ１０ｎｍよりも大きいことを特徴とする（８）に記載の液晶表示装置。
（１３）前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚と前記信号配線の膜厚の差よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする（８）に記載の液晶表示装置。
（１４）前記第２の絶縁膜に形成された前記凹部の深さは前記配向膜の膜厚よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする（８）に記載の液晶表示装置。 (8) A liquid crystal display device in which a liquid crystal is sandwiched between a first substrate and a second substrate and an image is formed by applying an electric field to the liquid crystal, and the transparent conductive material is formed on the first substrate. A common electrode made of a film is formed, a first insulating film is formed on the common electrode, a signal wiring is formed on the first insulating film, and a second insulating film is formed on the signal wiring. A pixel electrode made of a transparent conductive film having a plurality of slits is formed on the second insulating film, an alignment film in contact with the liquid crystal is formed on the pixel electrode, and the pixel electrode The liquid crystal is driven by a potential difference with respect to the common electrode, a recess is formed in the second insulating film between the pixel electrode and the signal wiring, and the recess is more than the second insulating film. It is filled with a material with a small relative dielectric constant A liquid crystal display device.
(9) The liquid crystal display device according to (8), wherein the substance having a small relative dielectric constant is the alignment film.
(10) The liquid crystal display device according to (8), wherein the alignment film is formed by an inkjet method.
(11) The liquid crystal display device according to (8), wherein the second insulating film is a SiN film.
(12) The liquid crystal display according to (8), wherein the depth of the recess formed in the second insulating film is smaller than the film thickness of the second insulating film and larger than 10 nm. apparatus.
(13) The depth of the recess formed in the second insulating film is smaller than the difference between the film thickness of the second insulating film and the film thickness of the signal wiring, and larger than 20 nm. The liquid crystal display device according to (8).
(14) The liquid crystal display device according to (8), wherein a depth of the recess formed in the second insulating film is smaller than a thickness of the alignment film and larger than 20 nm.

（１５）第１の基板と第２の基板の間に液晶が挟持され、前記液晶に電界を作用させることによって画像を形成する液晶表示装置であって、前記第１の基板上にはコモン電極が形成され、前記コモン電極上には第１の絶縁膜が形成され、前記第１の絶縁膜上には信号配線が形成され、前記信号配線上には第２の絶縁膜が形成され、前記第２の絶縁膜上には画素電極が形成され、前記画素電極の上には前記液晶と接する配向膜が形成されており、前記画素電極と前記コモン電極との電位差によって前記液晶が駆動され、前記第２の絶縁膜には、前記画素電極と前記信号配線との間に凹部が形成され、前記第２の絶縁膜に形成された前記凹部には前記画素電極の一部が形成されており、前記第２の絶縁膜に形成された前記凹部には、前記第２の絶縁膜よりも比誘電率の小さな物質が充填されていることを特徴とする液晶表示装置。
（１６）前記比誘電率の小さな物質は前記配向膜であることを特徴とする（１５）に記載の液晶表示装置。
（１７）前記配向膜はインクジェット法で形成されていることを特徴とする（１５）に記載の液晶表示装置。
（１８）前記第２の絶縁膜はＳｉＮ膜であることを特徴とする（１５）に記載の液晶表示装置。
（１９）前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚と前記信号配線の膜厚の差よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする（１５）に記載の液晶表示装置。
（２０）前記第２の絶縁膜に形成された前記凹部の深さは前記配向膜の膜厚よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする（１５）に記載の液晶表示装置。 (15) A liquid crystal display device in which a liquid crystal is sandwiched between a first substrate and a second substrate and an image is formed by applying an electric field to the liquid crystal, and a common electrode is formed on the first substrate. A first insulating film is formed on the common electrode, a signal wiring is formed on the first insulating film, a second insulating film is formed on the signal wiring, A pixel electrode is formed on the second insulating film, an alignment film in contact with the liquid crystal is formed on the pixel electrode, and the liquid crystal is driven by a potential difference between the pixel electrode and the common electrode, A recess is formed in the second insulating film between the pixel electrode and the signal wiring, and a part of the pixel electrode is formed in the recess formed in the second insulating film. The second insulating film has a recess formed in the second insulating film. The liquid crystal display device small material dielectric constant than the membrane is characterized in that it is filled.
(16) The liquid crystal display device according to (15), wherein the substance having a small relative dielectric constant is the alignment film.
(17) The liquid crystal display device according to (15), wherein the alignment film is formed by an inkjet method.
(18) The liquid crystal display device according to (15), wherein the second insulating film is a SiN film.
(19) The depth of the recess formed in the second insulating film is smaller than the difference between the film thickness of the second insulating film and the film thickness of the signal wiring, and larger than 20 nm. The liquid crystal display device according to (15).
(20) The liquid crystal display device according to (15), wherein the depth of the recess formed in the second insulating film is smaller than the film thickness of the alignment film and larger than 20 nm.

各手段毎の効果は次のとおりである。   The effect of each means is as follows.

手段（１）から（７）によれば、画素電極と信号配線との間の凹部に誘電率の小さな物質が存在しているために、画素電極と信号配線との間の容量を小さくすることができ、信号配線を通る他の画素への信号電圧の影響を軽減し、画面のちらつき、横筋等の発生を抑止し、画質の低下を防ぐことができる。   According to the means (1) to (7), since a substance having a small dielectric constant is present in the recess between the pixel electrode and the signal wiring, the capacitance between the pixel electrode and the signal wiring is reduced. Thus, the influence of the signal voltage on other pixels passing through the signal wiring can be reduced, the occurrence of flickering of the screen, horizontal stripes, etc. can be suppressed, and the deterioration of the image quality can be prevented.

手段（８）から（１４）によれば、手段（１）から（７）までの効果に加え、画素電極とコモン電極が透明電極で出来ているために、バックライトからの光の利用効率を上げることができ、明るい画像を得ることができる。   According to the means (8) to (14), in addition to the effects of the means (1) to (7), since the pixel electrode and the common electrode are made of transparent electrodes, the utilization efficiency of light from the backlight is improved. And a bright image can be obtained.

手段（１５）から（２０）によれば、第２の絶縁膜に形成された凹部は幅が広く、画素電極の一部もこの凹部に形成されている。したがって、凹部の断面形状をなだらかな形状にすることができ、凹部の深さを深くして、画素電極と信号配線との容量の低減効果を増すことができるとともに、配向膜の平坦度に対する凹部の影響を軽減することができる。   According to the means (15) to (20), the recess formed in the second insulating film is wide, and a part of the pixel electrode is also formed in this recess. Therefore, the cross-sectional shape of the concave portion can be made gentle, the depth of the concave portion can be increased, the effect of reducing the capacitance between the pixel electrode and the signal wiring can be increased, and the concave portion with respect to the flatness of the alignment film can be increased. Can reduce the effects of

実施例にしたがって、本発明の詳細な内容を開示する。   The detailed contents of the present invention will be disclosed according to the embodiments.

図１は本発明の第１の実施例を示す画素部の平面図である。図２は図１のＡ−Ａ断面図、図３は図１のＢ−Ｂ断面図である。図４は図１の画素部に対応する等価回路である。図１において、ゲート配線３にゲート電圧が印加されると、ＴＦＴがＯＮし、信号線からの信号電圧が画素電極８に印加される。画素電極８に電圧が印加されると下層に形成されているコモン電極２との間に電気力線が発生し、この電界によって液晶分子１２１が回転することによって、バックライトからの光を制御して画像を形成する。   FIG. 1 is a plan view of a pixel portion showing a first embodiment of the present invention. 2 is a cross-sectional view taken along the line AA in FIG. 1, and FIG. 3 is a cross-sectional view taken along the line BB in FIG. FIG. 4 is an equivalent circuit corresponding to the pixel portion of FIG. In FIG. 1, when a gate voltage is applied to the gate wiring 3, the TFT is turned on, and the signal voltage from the signal line is applied to the pixel electrode 8. When a voltage is applied to the pixel electrode 8, electric lines of force are generated between the pixel electrode 8 and the common electrode 2 formed in the lower layer, and the liquid crystal molecules 121 are rotated by this electric field, thereby controlling light from the backlight. To form an image.

画素電極８は透明電極で形成されており、長方形である。画素電極８の内側にスリット８１が形成されており、このスリット８１を通る電気力線が液晶層１２にも浸透して液晶分子１２１を動作させる。下層に形成されたコモン電極２も透明電極で形成されており、外形は画素電極８と同様で長方形である。コモン電極２はコモン配線２１と接続されており、コモン電極２には一定電圧であるコモン電圧が印加される。コモン配線２１は電気抵抗を下げるために、ゲート配線３と同様、金属であるＣｒによって形成されている。   The pixel electrode 8 is formed of a transparent electrode and has a rectangular shape. A slit 81 is formed inside the pixel electrode 8, and electric lines of force passing through the slit 81 penetrate into the liquid crystal layer 12 to operate the liquid crystal molecules 121. The common electrode 2 formed in the lower layer is also formed of a transparent electrode, and the outer shape is the same as the pixel electrode 8 and is rectangular. The common electrode 2 is connected to the common wiring 21, and a common voltage that is a constant voltage is applied to the common electrode 2. The common wiring 21 is made of Cr, which is a metal, like the gate wiring 3 in order to lower the electric resistance.

画素電極８には信号線よりＴＦＴを介して信号電圧が印加される。図３はＴＦＴの断面構造を示す。ガラス基板上には走査電圧を供給するためのゲート配線３が形成されるが、ＴＦＴはこのゲート配線３上に形成される。そして、ゲート配線３がゲート電極３１を兼用する。なお、ゲート電極３１とＴＦＴ基板１との間に、基板からの不純物等を阻止するための、ＳｉＮあるいはＳｉＯ２等の下地膜を形成することもある。 A signal voltage is applied to the pixel electrode 8 from the signal line via the TFT. FIG. 3 shows a cross-sectional structure of the TFT. A gate wiring 3 for supplying a scanning voltage is formed on the glass substrate, and the TFT is formed on the gate wiring 3. The gate wiring 3 also serves as the gate electrode 31. A base film such as SiN or SiO 2 may be formed between the gate electrode 31 and the TFT substrate 1 to prevent impurities from the substrate.

ゲート電極３１を覆ってゲート絶縁膜４が約４００ｎｍの厚さでＳｉＮ膜によって形成される。ゲート絶縁膜４上に半導体膜であるａ−Ｓｉ膜５が形成される。ａ−Ｓｉ膜５のチャンネル部を挟んでソース電極５２とドレイン電極５１がＣｒ膜によって形成される。ａ−Ｓｉ膜５とソース電極５２、ドレイン電極５１との接触部にはオーミックコンタクトを取るために、ｎ＋層が形成される。ソース電極５２は信号配線６と一体で形成される。 Covering the gate electrode 31, the gate insulating film 4 is formed with an SiN film having a thickness of about 400 nm. An a-Si film 5 which is a semiconductor film is formed on the gate insulating film 4. A source electrode 52 and a drain electrode 51 are formed of a Cr film across the channel portion of the a-Si film 5. An n + layer is formed at the contact portion between the a-Si film 5 and the source electrode 52 and the drain electrode 51 in order to obtain an ohmic contact. The source electrode 52 is formed integrally with the signal wiring 6.

ソース／ドレイン電極５１を覆って層間絶縁膜７がＳｉＮによって形成される。層間絶縁膜７の厚さは例えば、６００ｎｍである。層間絶縁膜７の上に透明電極によって画素電極８が形成される。層間絶縁膜７にスルーホール９が形成され、このスルーホール９によって、ドレイン電極５１と画素電極８が接続し、信号電圧が画素電極８に供給される。そしてゲート電極３１がゼロになってＴＦＴがオフすると画素電極８は所定の電圧を保持することになる。この場合、画素電極８は一定の電荷を保持したままフロート電位となるため、信号配線６上の他の画素への信号電圧の影響を受けやすくなる。   An interlayer insulating film 7 is formed of SiN so as to cover the source / drain electrodes 51. The thickness of the interlayer insulating film 7 is, for example, 600 nm. A pixel electrode 8 is formed on the interlayer insulating film 7 by a transparent electrode. A through hole 9 is formed in the interlayer insulating film 7, and the drain electrode 51 and the pixel electrode 8 are connected through the through hole 9, and a signal voltage is supplied to the pixel electrode 8. When the gate electrode 31 becomes zero and the TFT is turned off, the pixel electrode 8 holds a predetermined voltage. In this case, since the pixel electrode 8 has a floating potential while holding a constant charge, the pixel electrode 8 is easily affected by a signal voltage applied to other pixels on the signal wiring 6.

図４は信号配線６によって画素電極８に電位が影響を受ける様子を示す等価回路である。図４において、信号配線ＤｙｎとＤｙｎ＋１、および、ゲート配線Ｇｘｎ−１とＧｘｎによって囲まれた部分が図１の画素部分に対応する。図４において、コモン配線であるＣｓｔｎから一定電位であるＶｃｏｍがコモン電極２に与えられる。ゲート配線Ｇｘｎが選択されると、ＴＦＴがＯＮして信号電圧が画素電極８に供給されて画素電位はＶｐｘとなる。その後ＴＦＴがＯＦＦすると、画素電極８はＶｐｘに対応する電荷を保持したままフロート電位になる。画素電位は画素電極８と液晶を介したコモン電極２との容量Ｃｌｃと画素電極８とコモン電極２間の直接の容量Ｃｓｔによって保持される。   FIG. 4 is an equivalent circuit showing a state in which the potential of the pixel electrode 8 is affected by the signal wiring 6. In FIG. 4, a portion surrounded by the signal wirings Dyn and Dyn + 1 and the gate wirings Gxn−1 and Gxn corresponds to the pixel portion in FIG. In FIG. 4, a common potential Vcom is applied to the common electrode 2 from the common wiring Cstn. When the gate line Gxn is selected, the TFT is turned on, a signal voltage is supplied to the pixel electrode 8, and the pixel potential becomes Vpx. Thereafter, when the TFT is turned off, the pixel electrode 8 becomes a float potential while holding the charge corresponding to Vpx. The pixel potential is held by the capacitance Clc between the pixel electrode 8 and the common electrode 2 via the liquid crystal and the direct capacitance Cst between the pixel electrode 8 and the common electrode 2.

しかし、画素電極８と信号配線ＤｎｙおよびＤｎｙ＋１との間にもそれぞれ容量Ｃｄｓ２およびＣｄｓ１が形成されるために、これらの容量を介して画素電極８の電位Ｖｐｘが信号配線６の電位の影響を受けることになる。容量Ｃｄｓ１およびＣｄｓ２の値が大きいほど信号配線６の電位の影響は大きい。そしてＣｄｓ１とＣｄｓ２の値にアンバランスがあれば、それに起因するＶｐｘの変動が生じ、画質の低下が生ずる。   However, since the capacitors Cds2 and Cds1 are also formed between the pixel electrode 8 and the signal wirings Dny and Dny + 1, respectively, the potential Vpx of the pixel electrode 8 is affected by the potential of the signal wiring 6 through these capacitors. It will be. The larger the values of the capacitors Cds1 and Cds2, the greater the influence of the potential of the signal wiring 6. If there is an imbalance between the values of Cds1 and Cds2, there will be a change in Vpx caused by it, resulting in a decrease in image quality.

したがって、信号配線６と画素電極８間の容量Ｃｄｓの値が小さければ、信号配線６の電位の影響を小さくでき、また、画素電極８の両側の容量、Ｃｄｓ１とＣｄｓ２の差の影響も小さくできる。図２は実施例１の特徴を示す断面図である。図２において、ＴＦＴ基板１上にコモン電極２が透明導電膜ＩＴＯによって形成されている。コモン電極２にはコモン配線２１を介して一定電圧であるコモン電圧が印加される。コモン電極２を覆ってゲート絶縁膜４がＳｉＮによって形成される。ゲート絶縁膜４の膜厚は４００ｎｍである。ゲート絶縁膜４上に信号配線６が形成される。信号配線６を覆って層間絶縁膜７がＳｉＮによって形成される。層間絶縁膜７の膜厚は６００ｎｍである。   Therefore, if the value of the capacitance Cds between the signal wiring 6 and the pixel electrode 8 is small, the influence of the potential of the signal wiring 6 can be reduced, and the influence of the capacitance on both sides of the pixel electrode 8 and the difference between Cds1 and Cds2 can be reduced. . FIG. 2 is a cross-sectional view showing features of the first embodiment. In FIG. 2, a common electrode 2 is formed on a TFT substrate 1 by a transparent conductive film ITO. A common voltage that is a constant voltage is applied to the common electrode 2 via the common wiring 21. A gate insulating film 4 is formed of SiN so as to cover the common electrode 2. The thickness of the gate insulating film 4 is 400 nm. A signal wiring 6 is formed on the gate insulating film 4. An interlayer insulating film 7 is formed of SiN so as to cover the signal wiring 6. The film thickness of the interlayer insulating film 7 is 600 nm.

層間絶縁膜７の上には画素電極８が櫛歯状に形成される。櫛歯の間のスリット８１を通る電位力線が液晶層１２にも浸透してバックライトからの光Ｌを制御する。画素電極８を覆って液晶を配向させるための配向膜１１が形成される。配向膜１１はポリイミド膜によって形成され、膜厚は約１００ｎｍである。   A pixel electrode 8 is formed in a comb shape on the interlayer insulating film 7. The potential lines passing through the slits 81 between the comb teeth penetrate into the liquid crystal layer 12 to control the light L from the backlight. An alignment film 11 is formed to cover the pixel electrode 8 and align the liquid crystal. The alignment film 11 is formed of a polyimide film and has a thickness of about 100 nm.

液晶層１２を挟んでカラーフィルタ基板１３がＴＦＴ基板１と対向して設置される。カラーフィルタ基板１３上にはカラーフィルタ１４および配向膜１１が形成される。カラーフィルタ基板１３に形成される配向膜１１もＴＦＴ基板１に形成される配向膜１１と材料、膜厚とも同様である。   A color filter substrate 13 is placed facing the TFT substrate 1 with the liquid crystal layer 12 in between. A color filter 14 and an alignment film 11 are formed on the color filter substrate 13. The alignment film 11 formed on the color filter substrate 13 has the same material and film thickness as the alignment film 11 formed on the TFT substrate 1.

信号配線６と画素電極８と間の容量Ｃｄｓは、長方形の画素電極８の信号配線６と対向する辺部と信号配線６間の容量が支配的である。したがって、画素電極８の長さが一定であれば、信号配線６と画素電極８と間の容量Ｃｄｓは、画素電極８と信号配線６との距離ＰＳに反比例し、層間絶縁膜７の誘電率に比例することになる。   The capacitance Cds between the signal wiring 6 and the pixel electrode 8 is dominated by the capacitance between the side of the rectangular pixel electrode 8 facing the signal wiring 6 and the signal wiring 6. Therefore, if the length of the pixel electrode 8 is constant, the capacitance Cds between the signal line 6 and the pixel electrode 8 is inversely proportional to the distance PS between the pixel electrode 8 and the signal line 6, and the dielectric constant of the interlayer insulating film 7. It will be proportional to

したがって、信号配線６と画素電極８と間の容量Ｃｄｓを減らすには先ず、信号配線６と画素電極８の距離を大きくすることが考えられる。しかし、信号配線６と画素電極８の距離を大きくすることは画素電極８の面積が小さくなり、液晶表示パネルの透過率が低下して明るさにとって不利である。   Therefore, in order to reduce the capacitance Cds between the signal wiring 6 and the pixel electrode 8, first, it is conceivable to increase the distance between the signal wiring 6 and the pixel electrode 8. However, increasing the distance between the signal wiring 6 and the pixel electrode 8 is disadvantageous for the brightness because the area of the pixel electrode 8 is reduced and the transmittance of the liquid crystal display panel is lowered.

一方層間絶縁膜７の材料としてＳｉＮが使用されているが、ＳｉＮの比誘電率は約７と大きい。したがって、ＳｉＮよりも小さな比誘電率を持つ材料を層間絶縁膜７として使用することも考えられるが、ＳｉＮは優れた絶縁特性を有しているために、層間絶縁という本来の目的を考慮すると他の材料に変えることは困難である。   On the other hand, SiN is used as the material of the interlayer insulating film 7, but the relative dielectric constant of SiN is as large as about 7. Therefore, it is conceivable to use a material having a relative dielectric constant smaller than that of SiN as the interlayer insulating film 7. However, since SiN has an excellent insulating characteristic, it is not possible to consider other factors in view of the original purpose of interlayer insulation. It is difficult to change the material.

本実施例では、図２に示すように、画素電極８と信号配線６との間に凹部１０を形成し、この凹部１０には比誘電率の小さい配向膜１１を満たすことにより信号配線６と画素電極８と間の容量Ｃｄｓを減らそうとするものである。配向膜１１はポリイミドで形成されるが、ポリイミドの比誘電率は約３である。したがって、画素電極８と信号配線６間を実質的に配向膜１１で満たしてしまえば、信号配線６と画素電極８と間の容量Ｃｄｓは３／７となり、大幅に低減することが出来る。   In this embodiment, as shown in FIG. 2, a recess 10 is formed between the pixel electrode 8 and the signal wiring 6, and the recess 10 is filled with an alignment film 11 having a low relative dielectric constant to thereby form the signal wiring 6. This is to reduce the capacitance Cds between the pixel electrode 8. The alignment film 11 is formed of polyimide, and the relative dielectric constant of polyimide is about 3. Therefore, if the space between the pixel electrode 8 and the signal wiring 6 is substantially filled with the alignment film 11, the capacitance Cds between the signal wiring 6 and the pixel electrode 8 becomes 3/7, which can be significantly reduced.

図１に示す、画素電極８と信号配線６の間の破線で囲まれた細長い長方形部が図２の凹部１０に対応する。図１および図２に示すように、画素電極８と信号配線６との間には導電膜が交叉する部分はないため、配向膜程度の絶縁特性でも問題となることはない。本実施例において、画素電極８と信号配線６との距離は８μｍである。   An elongated rectangular portion surrounded by a broken line between the pixel electrode 8 and the signal wiring 6 shown in FIG. 1 corresponds to the concave portion 10 in FIG. As shown in FIGS. 1 and 2, since there is no portion where the conductive film intersects between the pixel electrode 8 and the signal wiring 6, there is no problem even with the insulating characteristics of the alignment film. In this embodiment, the distance between the pixel electrode 8 and the signal wiring 6 is 8 μm.

図５から図８に、図２に示す層間絶縁膜７であるＳｉＮ膜への凹部１０の形成方法の一例を示す。図５から図８は本プロセスを説明するための模式図であり、実際の画素の断面構造を示すものではない。図５において、ＳｉＮ膜７１がガラス基板７０上に形成されている。ＳｉＮ膜上にレジスト６１をコートする。このレジスト膜に対して露光マスク４０を用いて露光し、露光マスク４０のパターンに従ってレジストパターンを形成する。   5 to 8 show an example of a method for forming the recess 10 in the SiN film which is the interlayer insulating film 7 shown in FIG. 5 to 8 are schematic diagrams for explaining the present process, and do not show the actual cross-sectional structure of the pixel. In FIG. 5, a SiN film 71 is formed on the glass substrate 70. A resist 61 is coated on the SiN film. The resist film is exposed using an exposure mask 40 and a resist pattern is formed according to the pattern of the exposure mask 40.

露光マスク４０のパターンには露光の光を完全に遮蔽する完全なパターン４１と、露光の光を半透過する半透過パターン４１とが形成されている。このような露光マスクを用いると、図５に示すように、ＳｉＮ膜上に形成されるレジストパターンとして、レジストが完全に除去された部分６３、レジストが完全に残っている部分６１、レジストが薄く残っている部分６２を形成することができる。   The pattern of the exposure mask 40 is formed with a complete pattern 41 that completely shields exposure light and a semi-transmissive pattern 41 that semi-transmits exposure light. When such an exposure mask is used, as shown in FIG. 5, as a resist pattern formed on the SiN film, a portion 63 where the resist is completely removed, a portion 61 where the resist is completely left, and a thin resist are formed. The remaining portion 62 can be formed.

次に図６に示すように、ＳｉＮ膜７１のエッチング液を用いてレジストのない部分のＳｉＮ膜を除去する。その後、レジスト除去液によって薄く残ったレジスト部６２を除去する。この状態でＳｉＮをエッチングによって除去するが、エッチング時間を調整することによって、ＳｉＮ膜７１を完全に除去せずに、一部残す。その後レジスト６１を除去することにより、図８に示すように膜厚の異なるＳｉＮ膜７１を得ることができる。図５から図８で説明したプロセスをハーフ露光法と称する。   Next, as shown in FIG. 6, the portion of the SiN film without the resist is removed using an etching solution for the SiN film 71. Thereafter, the resist portion 62 that remains thin is removed by a resist removing solution. In this state, SiN is removed by etching. However, by adjusting the etching time, the SiN film 71 is not completely removed but remains partially. Thereafter, by removing the resist 61, SiN films 71 having different thicknesses can be obtained as shown in FIG. The process described with reference to FIGS. 5 to 8 is referred to as a half exposure method.

実施例１の構成においては、図３に示すように、画素電極８を形成する前に層間絶縁膜７であるＳｉＮ膜に対してスルーホール９を形成する。このスルーホール９はＳｉＮ膜７を貫通する。このスルーホール９を形成すると同時に図５から図８において説明したハーフ露光方法を用いることにより、図２に示す画素電極８と信号配線６との間の凹部１０を形成することができる。   In the configuration of the first embodiment, as shown in FIG. 3, the through hole 9 is formed in the SiN film that is the interlayer insulating film 7 before the pixel electrode 8 is formed. The through hole 9 penetrates the SiN film 7. By forming the through hole 9 and using the half exposure method described with reference to FIGS. 5 to 8, the recess 10 between the pixel electrode 8 and the signal wiring 6 shown in FIG. 2 can be formed.

凹部１０の深さはＳｉＮのエッチング時間によって調整することが出来る。また、凹部１０の面積は露光マスク５０の半透過部５２によって決めることができる。エッチング条件を適切に選定することにより、凹部１０の深さは理論的にはＳｉＮ膜７の厚さ付近まで大きくすることができる。一方、画素電極８と信号配線６とのあいだの容量Ｃｄｓを減少させる目的からは、凹部１０の深さをＳｉＮ膜７の膜厚と信号配線６膜厚との差まで深くすることにより相当の効果を得ることができる。   The depth of the recess 10 can be adjusted by the etching time of SiN. Further, the area of the recess 10 can be determined by the semi-transmissive portion 52 of the exposure mask 50. By appropriately selecting the etching conditions, the depth of the recess 10 can theoretically be increased to the vicinity of the thickness of the SiN film 7. On the other hand, for the purpose of reducing the capacitance Cds between the pixel electrode 8 and the signal wiring 6, it is possible to reduce the depth of the concave portion 10 to a difference between the film thickness of the SiN film 7 and the signal wiring 6. An effect can be obtained.

本実施例ではＳｉＮ膜７の厚さは６００ｎｍで、信号配線６の膜厚は２００ｎｍである。したがって、本実施例では凹部１０の深さは４００ｎｍ程度あれば信号配線６と画素電極８と間の容量Ｃｄｓの低減に対しては大きな効果を見込むことができる。一方、ＳｉＮ膜７に形成された凹部１０があまり深いと配向膜１１の平坦度に影響を与える。配向膜１１は後に説明するインクジェット方式によって形成すれば、凹部１０による配向膜１１の平坦度への影響は小さくすることはできるが、凹部１０が深いほど、配向膜１１の平坦度への影響が大きくなることは避けられない。しかし、凹部１０の深さが配向膜１１の膜厚と同じ程度まであれば、インクジェット方式によって配向膜１１を形成した場合、配向膜１１の平坦度への凹部１０の影響はほとんど無くすことができる。したがって、凹部１０の深さは４００ｎｍ以内で、配向膜１１の表面に凹凸が生じない範囲とすればよい。   In this embodiment, the thickness of the SiN film 7 is 600 nm, and the thickness of the signal wiring 6 is 200 nm. Therefore, in this embodiment, if the depth of the recess 10 is about 400 nm, a great effect can be expected for reduction of the capacitance Cds between the signal wiring 6 and the pixel electrode 8. On the other hand, if the recess 10 formed in the SiN film 7 is too deep, the flatness of the alignment film 11 is affected. If the alignment film 11 is formed by an ink jet method described later, the influence of the recess 10 on the flatness of the alignment film 11 can be reduced. However, the deeper the recess 10, the more influence the flatness of the alignment film 11 has. It is inevitable that it will grow. However, if the depth of the concave portion 10 is about the same as the thickness of the alignment film 11, when the alignment film 11 is formed by the inkjet method, the influence of the concave portion 10 on the flatness of the alignment film 11 can be almost eliminated. . Therefore, the depth of the concave portion 10 may be within a range of 400 nm and within a range in which the surface of the alignment film 11 is not uneven.

図２における凹部１０の幅ＨＷは画素電極パターンとＳｉＮ膜７のスルーホールパターンとの合わせ精度が関係する。画素電極８の端部と凹部１０の端部の距離ＤＰＨよりも上記合わせ精度が悪いと画素電極８の一部が凹部１０内に形成されることになる。画素電極８の端部は液晶透過には大きな影響は無いため、画質に対する影響は小さいが、凹部１０が深く、面積が大きい場合は問題になる場合がありうる。ＳｉＮ膜エッチングパターンと画素電極８のパターンのズレが大きい場合は、画素電極８の端部がＳｉＮ膜７の凹部１０に形成されることになる。そうすると画素電極８の端部と信号配線６の端部が近づくことになり、本発明の効果が発揮されない場合もありうる。したがって、図２におけるＳｉＮ膜７の凹部１０の端部と画素電極８の端部との距離ＤＰＨはＳｉＮ膜７のスルーホールマスクパターンと画素電極８のマスクパターンの合わせ精度を勘案して決める必要がある。スルーホールマスクパターンと画素電極８のマスクパターンの合わせ精度は３μｍ程度と考えられるので、理想的にはＳｉＮ膜７の凹部１０の端部と画素電極８の端部との距離ＤＰＨは３μｍ程度とるのが良い。一方、画素電極８と信号配線６との間隔は８μｍ程度であるからこの場合でも凹部１０の幅は５μｍ程度とすることが出来る。   The width HW of the recess 10 in FIG. 2 is related to the alignment accuracy between the pixel electrode pattern and the through hole pattern of the SiN film 7. If the alignment accuracy is worse than the distance DPH between the end of the pixel electrode 8 and the end of the recess 10, a part of the pixel electrode 8 is formed in the recess 10. Since the edge of the pixel electrode 8 does not have a large influence on the liquid crystal transmission, the influence on the image quality is small. However, when the concave portion 10 is deep and the area is large, there may be a problem. When the difference between the SiN film etching pattern and the pattern of the pixel electrode 8 is large, the end of the pixel electrode 8 is formed in the recess 10 of the SiN film 7. If it does so, the edge part of the pixel electrode 8 and the edge part of the signal wiring 6 will approach, and the effect of this invention may not be exhibited. Therefore, the distance DPH between the end of the recess 10 of the SiN film 7 and the end of the pixel electrode 8 in FIG. 2 must be determined in consideration of the alignment accuracy of the through-hole mask pattern of the SiN film 7 and the mask pattern of the pixel electrode 8. There is. Since the alignment accuracy of the through-hole mask pattern and the mask pattern of the pixel electrode 8 is considered to be about 3 μm, ideally, the distance DPH between the end of the recess 10 of the SiN film 7 and the end of the pixel electrode 8 is about 3 μm. Is good. On the other hand, since the distance between the pixel electrode 8 and the signal wiring 6 is about 8 μm, the width of the recess 10 can be about 5 μm even in this case.

配向膜１１の膜厚は１００ｎｍであり、ＳｉＮ膜７に凹部１０が形成されると配向膜表面の凹凸が問題になりうる。これに対しては配向膜１１の形成方法を工夫することによって対処することができる。図９は配向膜１１の形成方法を示す模式図である。図９において、画素電極８まで形成されたＴＦＴ基板１のわずか上方に、配向膜１１をインクジェット法で形成するためのインラインノズル８０が設置されている。このインラインノズル８０には液状の配向膜材料をインクジェット法によって吹き付けるための複数のノズルがインライン状にとりつけられている。図９における斜線を施した矢印がインクジェット法によって射出される配向膜材料である。液状配向膜材料を複数のノズルから同時に吐出するとともに、ＴＦＴ基板１上を走査することによりＴＦＴ基板１の全面に配向膜１１を形成することができる。   The film thickness of the alignment film 11 is 100 nm. If the recess 10 is formed in the SiN film 7, the unevenness on the surface of the alignment film can be a problem. This can be dealt with by devising a method of forming the alignment film 11. FIG. 9 is a schematic view showing a method for forming the alignment film 11. In FIG. 9, an in-line nozzle 80 for forming the alignment film 11 by an ink jet method is provided slightly above the TFT substrate 1 formed up to the pixel electrode 8. A plurality of nozzles for injecting a liquid alignment film material by an ink jet method are attached to the in-line nozzle 80 in an in-line manner. The hatched arrows in FIG. 9 indicate the alignment film material emitted by the ink jet method. The alignment film 11 can be formed on the entire surface of the TFT substrate 1 by simultaneously discharging the liquid alignment film material from a plurality of nozzles and scanning the TFT substrate 1.

このような配向膜１１の形成方法であれば、液状配向膜はインクジェットによってＴＦＴ基板１に射突するため、ＳｉＮ膜７に形成された凹部１０を簡単に液状配向膜材料によって埋めることができる。液状配向膜がＴＦＴ基板１全面に形成されたあと、ＴＦＴ基板１を揺動することにより、液状配向膜の表面を均一にする。その後ベーキングによって、配向膜材料を固化し、配向膜１１を形成する。インクジェット法を用い、条件を適正化すれば、ＳｉＮ膜７に形成された深さ４００ｎｍ程度までの凹部１０は、配向膜表面を実用的な凹凸の範囲内に保ちつつ形成することが可能である。   With such a method of forming the alignment film 11, the liquid alignment film strikes the TFT substrate 1 by inkjet, and therefore the recess 10 formed in the SiN film 7 can be easily filled with the liquid alignment film material. After the liquid alignment film is formed on the entire surface of the TFT substrate 1, the surface of the liquid alignment film is made uniform by swinging the TFT substrate 1. Thereafter, the alignment film material is solidified by baking, and the alignment film 11 is formed. If the ink jet method is used and the conditions are optimized, the recess 10 having a depth of about 400 nm formed in the SiN film 7 can be formed while keeping the surface of the alignment film within a practical range of unevenness. .

本実施例により、信号配線６と画素電極８と間の容量Ｃｄｓは従来の半分程度に低減することができ、信号配線６を画素電極８とのクロストークによる、横筋発生等の画質の劣化は大幅に低減することができる。   According to the present embodiment, the capacitance Cds between the signal wiring 6 and the pixel electrode 8 can be reduced to about half of the conventional value, and image quality deterioration such as horizontal stripes due to crosstalk between the signal wiring 6 and the pixel electrode 8 is not caused. It can be greatly reduced.

図１０に本発明の第２の実施例の平面図を、図１１に本発明の第２の実施例の断面図を示す。図１１は図１０のＡ−Ａ断面図である。図１０のＢ−Ｂ断面図は図３とほぼ同一である。   FIG. 10 is a plan view of the second embodiment of the present invention, and FIG. 11 is a cross-sectional view of the second embodiment of the present invention. 11 is a cross-sectional view taken along line AA in FIG. 10 is almost the same as FIG.

実施例２においては、図１１に示すように、層間絶縁膜７であるＳｉＮ膜７に凹部１０を形成する範囲は画素電極８の内部にまで広がっている。このような構成とすることにより、凹部１０の断面形状をなめらかなものとすることが出来る。ＳｉＮ膜７に形成される凹部１０は深いほうが、画素電極８と信号配線６間の容量Ｃｄｓの低減に効果があるが、凹部１０の面積が小さければ、凹部１０を深くすると凹部１０の断面形状の変化が大きくなり、マスクズレが生じたときの画素電極８に対する影響、配向膜１１の表面凹凸に対する影響が大きくなる。   In Example 2, as shown in FIG. 11, the range in which the recess 10 is formed in the SiN film 7 that is the interlayer insulating film 7 extends to the inside of the pixel electrode 8. By setting it as such a structure, the cross-sectional shape of the recessed part 10 can be made smooth. A deeper recess 10 formed in the SiN film 7 is effective in reducing the capacitance Cds between the pixel electrode 8 and the signal wiring 6. However, if the area of the recess 10 is small, the cross-sectional shape of the recess 10 is increased when the recess 10 is deepened. The change in the size of the film becomes large, and the influence on the pixel electrode 8 when the mask shift occurs and the influence on the surface unevenness of the alignment film 11 become large.

本実施例においては、画素電極８の周辺部がすでにＳｉＮ膜７の凹部１０内に形成されていることになり、周辺の画素電極８は図１１に示すように、傾斜状の面に形成されることはありうる。しかし、凹部１０の深さ方向と平面方向のディメンジョンを考慮するとこの傾きは小さなものであり、液晶動作に与える影響は実質的には無視することができる。また、このようにＳｉＮ膜７の凹部１０の範囲を広くしても、信号配線６と画素電極８が重なることはないため、耐電圧上問題となることもない。   In this embodiment, the peripheral portion of the pixel electrode 8 is already formed in the recess 10 of the SiN film 7, and the peripheral pixel electrode 8 is formed on an inclined surface as shown in FIG. It is possible that However, considering the dimensions of the concave portion 10 in the depth direction and the planar direction, this inclination is small, and the influence on the liquid crystal operation can be substantially ignored. Further, even if the range of the recess 10 of the SiN film 7 is increased in this way, the signal wiring 6 and the pixel electrode 8 do not overlap with each other, so that there is no problem with the withstand voltage.

ＳｉＮ膜７の凹部１０の断面形状は画素電極８が形成されている側では浅く、信号配線６側で深くするのがよい。画素電極８と信号配線６間の容量Ｃｄｓの低減には、ＳｉＮ膜７の凹部１０の深さは信号配線６側で大きいほうが効果が大きいからである。凹部１０をこのような断面形状とすることにより、信号配線６側の凹部１０の深さは４００ｎｍ程度にすることもでき、画素電極８と信号配線６間の容量Ｃｄｓの低減には非常に効果がある。   The cross-sectional shape of the recess 10 of the SiN film 7 is preferably shallow on the side where the pixel electrode 8 is formed and deep on the side of the signal wiring 6. This is because it is more effective to reduce the capacitance Cds between the pixel electrode 8 and the signal wiring 6 when the depth of the recess 10 of the SiN film 7 is larger on the signal wiring 6 side. By making the recess 10 have such a cross-sectional shape, the depth of the recess 10 on the signal wiring 6 side can be set to about 400 nm, which is very effective in reducing the capacitance Cds between the pixel electrode 8 and the signal wiring 6. There is.

図１１に示すような、底部がテーパー状の凹部１０をＳｉＮ膜７に対して形成する方法の例として２つの方法をあげることができる。いずれも実施例１で説明したハーフ露光法を使用する。   As an example of a method of forming the concave portion 10 having a tapered bottom as shown in FIG. 11 with respect to the SiN film 7, two methods can be given. In either case, the half exposure method described in the first embodiment is used.

第１の方法はドライエッチングを用いる場合であり、概略を図１２から図１４に示す。図１２は露光マスク４０と対応するレジストの断面形状を示すものである。露光マスク４０のハーフ露光に対応する部分４２には光透過率がテーパー状になるようなマスクとしておく。そうするとレジスト膜厚もマスクの透過率に対応した膜厚に形成される。このようなレジストがコートされたＳｉＮ膜７１を図１３に示すようにレジストごとドライエッチングする。そうするとレジストが薄い部分はＳｉＮ膜７１が早くエッチングされることになるため、図１４に示すように、テーパー状の厚さをもったＳｉＮ膜７１を得ることができる。この場合のドライエッチングのエッチャントとしてはＳＦ６、ＣＦ４＋Ｏ２等を用いることができる。 The first method is a case where dry etching is used, and an outline is shown in FIGS. FIG. 12 shows the cross-sectional shape of the resist corresponding to the exposure mask 40. A portion 42 corresponding to half exposure of the exposure mask 40 is set as a mask whose light transmittance is tapered. Then, the resist film thickness is also formed to a film thickness corresponding to the transmittance of the mask. The SiN film 71 coated with such a resist is dry-etched together with the resist as shown in FIG. Then, since the SiN film 71 is etched quickly in the thin resist portion, a SiN film 71 having a tapered thickness can be obtained as shown in FIG. In this case, SF 6 , CF 4 + O 2 or the like can be used as an etchant for dry etching.

第２の方法はウェットエッチングを用いる場合である。実施例１で説明した図５に示すハーフ露光法により、ＳｉＮ膜７１上に膜厚の異なるレジストを形成し、図６に示すようなＳｉＮ膜７１のパターンを形成する。その後レジスト膜の薄い部分を除去してハーフエッチングを行う。このハーフエッチングを行うときにレジスト６１との界面に沿って早くエッチングが進むようなエッチャントを用いることにより、図１５に示すようなテーパーを持ったＳｉＮ膜７１を形成することができる。このような性質を持つＳｉＮのエチャントとしては、ＨＦとＮＨ４Ｆの混合エッチャントがあげられる。   The second method is when wet etching is used. By the half exposure method shown in FIG. 5 described in the first embodiment, resists having different film thicknesses are formed on the SiN film 71, and a pattern of the SiN film 71 as shown in FIG. 6 is formed. Thereafter, the thin portion of the resist film is removed and half etching is performed. When this half etching is performed, an SiN film 71 having a taper as shown in FIG. 15 can be formed by using an etchant in which etching proceeds quickly along the interface with the resist 61. As an etchant of SiN having such properties, a mixed etchant of HF and NH4F can be mentioned.

以上のような方法により、図１１に示す凹部１０をＳｉＮ膜７に形成したあと、画素電極８となるＩＴＯ膜をスパッタリングによって、形成し、パターニングする。この場合、凹部断面は緩やかなテーパとなっているため、マスクあわせの裕度は実施例１の場合よりも大きくとることができる。その後、インクジェット法によって配向膜１１を形成することは実施例１と同様である。   By forming the recess 10 shown in FIG. 11 in the SiN film 7 by the above method, an ITO film to be the pixel electrode 8 is formed by sputtering and patterned. In this case, since the concave section has a gentle taper, the tolerance of mask alignment can be made larger than that in the first embodiment. Thereafter, the alignment film 11 is formed by the inkjet method in the same manner as in the first embodiment.

以上の実施例においては、層間絶縁膜７はＳｉＮ膜であるとして説明したが、本発明はＳｉＮ膜に限る必要はない。また、層間絶縁膜７に形成された凹部１０に充填する物質は配向膜材料であるとして説明したが、該物質は配向膜材料に限る必要はない。本発明は層間絶縁膜７に対し、画素電極８と信号配線６との間に凹部１０を設け、その凹部１０に層間絶縁膜７の比誘電率より比誘電率の小さな物質を充填することにより、画素電極８と信号配線６間の容量Ｃｄｓを小さくすることが目的である。したがって、層間絶縁膜７と充填物質とが上記のような関係を有する範囲内で色々な組み合わせをとることができる。   In the above embodiments, the interlayer insulating film 7 is described as being a SiN film. However, the present invention is not limited to the SiN film. Moreover, although the substance filled in the recess 10 formed in the interlayer insulating film 7 has been described as an alignment film material, the substance need not be limited to the alignment film material. In the present invention, a concave portion 10 is provided between the pixel electrode 8 and the signal wiring 6 in the interlayer insulating film 7, and the concave portion 10 is filled with a material having a relative dielectric constant smaller than that of the interlayer insulating film 7. The purpose is to reduce the capacitance Cds between the pixel electrode 8 and the signal wiring 6. Therefore, various combinations can be taken within the range in which the interlayer insulating film 7 and the filling material have the above relationship.

本発明の第１実施例の平面図である。It is a top view of the 1st example of the present invention. 図１のＡ−Ａ断面図である。It is AA sectional drawing of FIG. 図１のＢ−Ｂ断面図である。It is BB sectional drawing of FIG. 画素部の等価回路図である。It is an equivalent circuit diagram of a pixel part. ハーフ露光のマスクとレジストの関係を示す模式図である。It is a schematic diagram which shows the relationship between the mask and resist of half exposure. ハーフ露光の途中工程を示す模式図である。It is a schematic diagram which shows the halfway process of half exposure. ハーフエッチング状態を示す模式図である。It is a schematic diagram which shows a half etching state. ハーフ露光工程による膜形成結果を示す断面模式図である。It is a cross-sectional schematic diagram which shows the film formation result by a half exposure process. インクジェットによる配向膜形成の模式図である。It is a schematic diagram of alignment film formation by inkjet. 本発明の第２実施例の平面図である。It is a top view of 2nd Example of this invention. 図１０のＡ−Ａ断面図である。It is AA sectional drawing of FIG. テーパー断面を形成するハーフ露光法の模式図である。It is a schematic diagram of the half exposure method which forms a taper cross section. テーパー断面を形成するハーフ露光法の途中工程図である。It is an intermediate process figure of the half exposure method which forms a taper cross section. テーパー断面を有する膜形成結果を示す断面模式図である。It is a cross-sectional schematic diagram which shows the film formation result which has a taper cross section. テーパー断面を有する他の膜形成方法の模式図である。It is a schematic diagram of the other film forming method which has a taper cross section. 従来技術による画素部分の平面図である。It is a top view of the pixel part by a prior art. 図１６のＡ−Ａ断面図である。It is AA sectional drawing of FIG. マスクあわせが完全でない場合の図１６のＡ−Ａ断面図である。It is AA sectional drawing of FIG. 16 when mask alignment is not perfect.

符号の説明Explanation of symbols

１…ＴＦＴ基板、２…コモン電極、 ３…ゲート配線、 ４…ゲート絶縁膜、 ５…ａ−Ｓｉ膜、 ６…信号配線、 ７…層間絶縁膜、８…画素電極、 ９…スルーホール、 １０…凹部、 １１…配向膜、 １２…液晶層、 １３…カラーフィルタ基板、 １４…カラーフィルタ、 ２１…コモン配線、 ５１…ドレイン電極、 ５２…ソース電極。   DESCRIPTION OF SYMBOLS 1 ... TFT substrate, 2 ... Common electrode, 3 ... Gate wiring, 4 ... Gate insulating film, 5 ... a-Si film, 6 ... Signal wiring, 7 ... Interlayer insulating film, 8 ... Pixel electrode, 9 ... Through-hole, 10 DESCRIPTION OF SYMBOLS ... Recessed part 11 ... Alignment film | membrane 12 ... Liquid crystal layer 13 ... Color filter board | substrate 14 ... Color filter 21 ... Common wiring 51 ... Drain electrode 52 ... Source electrode

Claims (17)

第１の基板と第２の基板の間に液晶が挟持され、前記液晶に電界を作用させることによって画像を形成する液晶表示装置であって、前記第１の基板上にはコモン電極が形成され、前記コモン電極上には第１の絶縁膜が形成され、前記第１の絶縁膜上には信号配線が形成され、前記信号配線上には第２の絶縁膜が形成され、前記第２の絶縁膜上には画素電極が形成され、前記画素電極の上には前記液晶と接する配向膜が形成されており、
前記第２の絶縁膜には、前記画素電極の周辺部と前記信号配線との間に凹部が形成され、前記凹部には前記第２の絶縁膜よりも比誘電率の小さな配向膜が充填されていることを特徴とする液晶表示装置。 A liquid crystal display device in which a liquid crystal is sandwiched between a first substrate and a second substrate and an image is formed by applying an electric field to the liquid crystal, and a common electrode is formed on the first substrate. The first insulating film is formed on the common electrode, the signal wiring is formed on the first insulating film, the second insulating film is formed on the signal wiring, and the second insulating film is formed. A pixel electrode is formed on the insulating film, and an alignment film in contact with the liquid crystal is formed on the pixel electrode.
A recess is formed in the second insulating film between the periphery of the pixel electrode and the signal wiring, and the recess is filled with an alignment film having a relative dielectric constant smaller than that of the second insulating film. A liquid crystal display device. 前記配向膜はインクジェット法で形成されていることを特徴とする請求項１に記載の液晶表示装置。 The liquid crystal display device according to claim 1, wherein the alignment film is formed by an inkjet method. 前記第２の絶縁膜はＳｉＮ膜であることを特徴とする請求項１に記載の液晶表示装置。 The liquid crystal display device according to claim 1, wherein the second insulating film is a SiN film. 前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚よりも小さく、かつ１０ｎｍよりも大きいことを特徴とする請求項１に記載の液晶表示装置。 2. The liquid crystal display device according to claim 1, wherein a depth of the concave portion formed in the second insulating film is smaller than a film thickness of the second insulating film and larger than 10 nm. 前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚と前記信号配線の膜厚の差よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする請求項１に記載の液晶表示装置。 The depth of the recess formed in the second insulating film is smaller than the difference between the film thickness of the second insulating film and the film thickness of the signal wiring, and larger than 20 nm. 2. A liquid crystal display device according to 1. 前記第２の絶縁膜に形成された前記凹部の深さは前記配向膜の膜厚よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする請求項１に記載の液晶表示装置。 2. The liquid crystal display device according to claim 1, wherein a depth of the recess formed in the second insulating film is smaller than a film thickness of the alignment film and larger than 20 nm. 第１の基板と第２の基板の間に液晶が挟持され、前記液晶に電界を作用させることによって画像を形成する液晶表示装置であって、前記第１の基板上には透明導電膜からなるコモン電極が形成され、前記コモン電極上には第１の絶縁膜が形成され、前記第１の絶縁膜上には信号配線が形成され、前記信号配線上には第２の絶縁膜が形成され、前記第２の絶縁膜上には複数のスリットを有する透明導電膜からなる画素電極が形成され、前記画素電極の上には前記液晶と接する配向膜が形成され、前記画素電極と前記コモン電極との電位差によって前記液晶が駆動され、
前記第２の絶縁膜には、前記画素電極の周辺部と前記信号配線との間に凹部が形成され、前記凹部には前記第２の絶縁膜よりも比誘電率の小さな配向膜が充填されていることを特徴とする液晶表示装置。 A liquid crystal display device in which a liquid crystal is sandwiched between a first substrate and a second substrate and an image is formed by applying an electric field to the liquid crystal, and is formed of a transparent conductive film on the first substrate. A common electrode is formed, a first insulating film is formed on the common electrode, a signal wiring is formed on the first insulating film, and a second insulating film is formed on the signal wiring. A pixel electrode made of a transparent conductive film having a plurality of slits is formed on the second insulating film, an alignment film in contact with the liquid crystal is formed on the pixel electrode, and the pixel electrode and the common electrode The liquid crystal is driven by the potential difference between
A recess is formed in the second insulating film between the periphery of the pixel electrode and the signal wiring, and the recess is filled with an alignment film having a relative dielectric constant smaller than that of the second insulating film. A liquid crystal display device . 前記配向膜はインクジェット法で形成されていることを特徴とする請求項７に記載の液晶表示装置。 The liquid crystal display device according to claim 7, wherein the alignment film is formed by an inkjet method . 前記第２の絶縁膜はＳｉＮ膜であることを特徴とする請求項７に記載の液晶表示装置。 8. The liquid crystal display device according to claim 7, wherein the second insulating film is a SiN film . 前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚よりも小さく、かつ１０ｎｍよりも大きいことを特徴とする請求項７に記載の液晶表示装置。 8. The liquid crystal display device according to claim 7, wherein the depth of the recess formed in the second insulating film is smaller than the film thickness of the second insulating film and larger than 10 nm . 前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚と前記信号配線の膜厚の差よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする請求項７に記載の液晶表示装置。 The depth of the recess formed in the second insulating film is smaller than the difference between the film thickness of the second insulating film and the film thickness of the signal wiring, and larger than 20 nm. 8. A liquid crystal display device according to 7 . 前記第２の絶縁膜に形成された前記凹部の深さは前記配向膜の膜厚よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする請求項７に記載の液晶表示装置。 8. The liquid crystal display device according to claim 7, wherein the depth of the recess formed in the second insulating film is smaller than the film thickness of the alignment film and larger than 20 nm . 第１の基板と第２の基板の間に液晶が挟持され、前記液晶に電界を作用させることによって画像を形成する液晶表示装置であって、前記第１の基板上にはコモン電極が形成され、前記コモン電極上には第１の絶縁膜が形成され、前記第１の絶縁膜上には信号配線が形成され、前記信号配線上には第２の絶縁膜が形成され、前記第２の絶縁膜上には画素電極が形成され、前記画素電極の上には前記液晶と接する配向膜が形成されており、前記画素電極と前記コモン電極との電位差によって前記液晶が駆動され、
前記第２の絶縁膜には、前記画素電極の周辺部と前記信号配線との間に凹部が形成され、前記第２の絶縁膜に形成された前記凹部には前記画素電極の周辺部が形成されており、前記第２の絶縁膜に形成された前記凹部には、前記第２の絶縁膜よりも比誘電率の小さな配向膜が充填されていることを特徴とする液晶表示装置。 A liquid crystal display device in which a liquid crystal is sandwiched between a first substrate and a second substrate and an image is formed by applying an electric field to the liquid crystal, and a common electrode is formed on the first substrate. The first insulating film is formed on the common electrode, the signal wiring is formed on the first insulating film, the second insulating film is formed on the signal wiring, and the second insulating film is formed. A pixel electrode is formed on the insulating film, an alignment film in contact with the liquid crystal is formed on the pixel electrode, and the liquid crystal is driven by a potential difference between the pixel electrode and the common electrode,
A recess is formed in the second insulating film between a peripheral portion of the pixel electrode and the signal wiring, and a peripheral portion of the pixel electrode is formed in the concave portion formed in the second insulating film. The liquid crystal display device is characterized in that the recess formed in the second insulating film is filled with an alignment film having a relative dielectric constant smaller than that of the second insulating film . 前記配向膜はインクジェット法で形成されていることを特徴とする請求項１３に記載の液晶表示装置。 The liquid crystal display device according to claim 13, wherein the alignment film is formed by an inkjet method . 前記第２の絶縁膜はＳｉＮ膜であることを特徴とする請求項１３に記載の液晶表示装置。 14. The liquid crystal display device according to claim 13, wherein the second insulating film is a SiN film . 前記第２の絶縁膜に形成された前記凹部の深さは前記第２の絶縁膜の膜厚と前記信号配線の膜厚の差よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする請求項１３に記載の液晶表示装置。 The depth of the recess formed in the second insulating film is smaller than the difference between the film thickness of the second insulating film and the film thickness of the signal wiring, and larger than 20 nm. 14. A liquid crystal display device according to item 13 . 前記第２の絶縁膜に形成された前記凹部の深さは前記配向膜の膜厚よりも小さく、かつ２０ｎｍよりも大きいことを特徴とする請求項１３に記載の液晶表示装置。 14. The liquid crystal display device according to claim 13, wherein the depth of the recess formed in the second insulating film is smaller than the film thickness of the alignment film and larger than 20 nm .
JP2006209689A 2006-08-01 2006-08-01 Liquid crystal display Active JP4981380B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006209689A JP4981380B2 (en) 2006-08-01 2006-08-01 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209689A JP4981380B2 (en) 2006-08-01 2006-08-01 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2008039812A JP2008039812A (en) 2008-02-21
JP4981380B2 true JP4981380B2 (en) 2012-07-18

Family

ID=39174942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209689A Active JP4981380B2 (en) 2006-08-01 2006-08-01 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP4981380B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104007593B (en) * 2013-02-22 2016-11-23 群创光电股份有限公司 Display panels

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367869B1 (en) * 1993-09-20 2003-06-09 가부시끼가이샤 히다치 세이사꾸쇼 LCD Display
JPH1138442A (en) * 1997-07-18 1999-02-12 Sharp Corp Active matrix type display substrate
JPH11174456A (en) * 1997-12-11 1999-07-02 Omron Corp Substrate for alignment division and its production as well as liquid crystal display element
US6281952B1 (en) * 1997-12-26 2001-08-28 Sharp Kabushiki Kaisha Liquid crystal display
JP2001281671A (en) * 2000-03-30 2001-10-10 Hitachi Ltd Liquid crystal display device
JP3949897B2 (en) * 2001-01-29 2007-07-25 株式会社日立製作所 Liquid crystal display
JP4603560B2 (en) * 2001-02-23 2010-12-22 Ｎｅｃ液晶テクノロジー株式会社 Horizontal electric field type active matrix liquid crystal display device and electronic device
JP2003043509A (en) * 2001-07-31 2003-02-13 Hitachi Ltd Liquid crystal display device
JP3999501B2 (en) * 2001-11-26 2007-10-31 株式会社日立製作所 Liquid crystal display
JP4036026B2 (en) * 2002-05-01 2008-01-23 セイコーエプソン株式会社 Liquid crystal display device and electronic device
JP4299025B2 (en) * 2003-03-07 2009-07-22 株式会社 日立ディスプレイズ Liquid crystal display
JP4241238B2 (en) * 2003-08-29 2009-03-18 株式会社 日立ディスプレイズ Liquid crystal display
JP2005202140A (en) * 2004-01-15 2005-07-28 Hitachi Displays Ltd Liquid crystal display device
JP4627148B2 (en) * 2004-04-09 2011-02-09 株式会社 日立ディスプレイズ Display device
JP2006073569A (en) * 2004-08-31 2006-03-16 Matsushita Electric Ind Co Ltd Semiconductor apparatus and its manufacturing method

Also Published As

Publication number Publication date
JP2008039812A (en) 2008-02-21

Similar Documents

Publication Publication Date Title
US10379411B2 (en) Liquid crystal display panel and liquid crystal display device
KR101254239B1 (en) Low-Cost Large-Screen Wide-Angle Fast-Response Active Matrix Liquid Crystal Display Apparatus and Method of Fabricating Active Matrix Substrate
WO2020224591A1 (en) Array substrate and manufacturing method therefor, and display device
US6404474B1 (en) Horizontal electric field LCD with increased capacitance between pixel and common electrodes
KR101211087B1 (en) Thin film transistor substrate and display device having the same
US20090040166A1 (en) Liquid crystal display device
TWI432854B (en) Liquid crystal display device and manufacturing method thereof
US7800704B2 (en) Liquid crystal display comprising intersecting common lines
KR20100012080A (en) Array substrate, method of manufacturing the array substrate and liquid crystal display apparatus having the same
WO2010089820A1 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device and television receiver
JP4578464B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device
US20130188117A1 (en) Liquid crystal display device and method for manufacturing the same
JP2006201343A (en) Liquid crystal display device
KR101246570B1 (en) Method for fabricating liquid crystal display device
US9465254B2 (en) Liquid crystal display device having an alignment film comprising an inclined surface inside an edge-part area
US7327427B2 (en) Liquid crystal display device
JP4981380B2 (en) Liquid crystal display
JP2010122258A (en) Display device and electronic apparatus including the same
CN102778793B (en) Liquid crystal display device as well as array substrate and manufacturing method thereof
KR20070080130A (en) Thin film transitor and liquid crystal dispay having the same
KR20020002516A (en) Method for forming gate electrode in liquid crystal display device
KR101096689B1 (en) Multi-Domain Liquid Crystal Display Device
CN217767139U (en) Pixel structure and display device
KR101446341B1 (en) Array substrate for liquid crystal display and method for manufacturing the same
KR100487434B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4981380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250