JP4981282B2 - Thin film transistor manufacturing method - Google Patents
Thin film transistor manufacturing method Download PDFInfo
- Publication number
- JP4981282B2 JP4981282B2 JP2005258264A JP2005258264A JP4981282B2 JP 4981282 B2 JP4981282 B2 JP 4981282B2 JP 2005258264 A JP2005258264 A JP 2005258264A JP 2005258264 A JP2005258264 A JP 2005258264A JP 4981282 B2 JP4981282 B2 JP 4981282B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- sputtering
- film transistor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、酸化物、該酸化物を用いた薄膜トランジスタ(TFT)の製造方法に関する。 The present invention relates to an oxide and a method for manufacturing a thin film transistor (TFT) using the oxide.
ITOは、透明電極として透過型の液晶デバイスなどに用いられているが、ITOの主原料であるIn2O3は希少金属であり、今後も継続的に、所望の供給ができるかどうかが懸念されている。 ITO is used as a transparent electrode in transmissive liquid crystal devices and the like, but In 2 O 3 which is the main raw material of ITO is a rare metal, and there is a concern whether it can be continuously supplied in the future. Has been.
そこで、ITOに代替し得る材料の研究開発が盛んに行われており、例えば酸化亜鉛膜(ZnO)、亜鉛―インジウム系酸化物(特許文献1)、亜鉛―インジウム系酸化物に所定量のガリウムなどを加えた酸化物(特許文献2)がある。 Therefore, research and development of materials that can be substituted for ITO have been actively conducted. For example, zinc oxide films (ZnO), zinc-indium oxides (Patent Document 1), zinc-indium oxides with a predetermined amount of gallium. There is an oxide (Patent Document 2) to which these are added.
また、近年では、電極のみならず、たとえばトランジスタのチャネル層をも透明な膜で形成しようとする試みもある。 In recent years, there have been attempts to form not only electrodes but also channel layers of transistors, for example, with transparent films.
たとえば、ZnOを主成分として用いた透明導電性酸化物多結晶薄膜をチャネル層に用いたTFTの開発が活発に行われている(特許文献3)。 For example, a TFT using a transparent conductive oxide polycrystalline thin film containing ZnO as a main component for a channel layer has been actively developed (Patent Document 3).
上記薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明TFTを形成することが可能であるとされている。
一方、製造方法という観点から見た場合は、高導電性酸化物として、Zn、Ga、Inを含んだ酸化物をスパッタ法で形成する方法が開示されている。(特許文献2、4)
また、透明導電性酸化物スパッタ成膜時に、水蒸気を添加し緻密で良質な膜を形成する方法、又は安定した透明導電性酸化物を製造する方法が開示されている。(特許文献5、6)
On the other hand, from the viewpoint of a manufacturing method, a method of forming an oxide containing Zn, Ga, and In as a highly conductive oxide by a sputtering method is disclosed. (
In addition, a method of forming a dense and high-quality film by adding water vapor at the time of transparent conductive oxide sputtering film formation, or a method of manufacturing a stable transparent conductive oxide is disclosed. (
しかし、ZnOを主成分とした導電性透明酸化物では、酸素欠陥が入りやすく、キャリア電子が多数発生し、電気伝導度を小さくすることが難しい。
このために、ゲート電圧無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、TFTのノーマリーオフ動作を実現できない。また、トランジスタのオン・オフ比を大きくすることも難しい。
However, in the conductive transparent oxide containing ZnO as a main component, oxygen defects are likely to occur, a large number of carrier electrons are generated, and it is difficult to reduce the electrical conductivity.
For this reason, even when no gate voltage is applied, a large current flows between the source terminal and the drain terminal, and the normally-off operation of the TFT cannot be realized. It is also difficult to increase the on / off ratio of the transistor.
また、特許文献2に記載されているような非晶質酸化物膜をTFTのチャネル層に用いたのでは、該非晶質膜の電子キャリア濃度は、1018/cm3以上であり、ノーマリーオフ型のTFTチャネル層としては好ましくない。
ここで上記特許文献2に記載の非晶質酸化物膜とは、ZnxMyInzO(x+3y/3z/2)(式中、MはAl及びGaのうち少なくとも一つの元素であり、比率x/yが0.2〜12の範囲であり、比率z/yが0.4〜1.4の範囲にあるものである。
In addition, when an amorphous oxide film as described in
Here, the amorphous oxide film disclosed in Patent Document 2, in Zn x M y In z O ( x + 3y / 3z / 2) ( wherein, M represents at least one element of Al and Ga Yes, the ratio x / y is in the range of 0.2 to 12, and the ratio z / y is in the range of 0.4 to 1.4.
透明アモルファス酸化物膜
従来、このような透明なアモルファス酸化物膜で、電子キャリア濃度が1018/cm3未満の膜を得ることはできていなかった。
Transparent Amorphous Oxide Film Conventionally, it has not been possible to obtain a film having an electron carrier concentration of less than 10 18 / cm 3 using such a transparent amorphous oxide film.
そこで、本発明の目的は、電子キャリア濃度が1018/cm3未満の酸化物を安定して製造できる製造方法を提供することにある。 Therefore, an object of the present invention is to provide a production method capable of stably producing an oxide having an electron carrier concentration of less than 10 18 / cm 3 .
本発明の目的は、ノーマリーオフ型のTFTを安定して製造できる製造方法を提供することでもある。 An object of the present invention is also to provide a manufacturing method capable of stably manufacturing a normally-off type TFT.
本発明者らは、InGaO3(ZnO)mの膜及びこれに関する膜の成長条件に関する研究開発を精力的に進めた。その結果、成膜時の酸素雰囲気の条件を制御することで、電子キャリア濃度が1018/cm3未満の透明アモルファス酸化物膜を作製可能となることを見出した。 The inventors of the present invention vigorously advanced research and development on an InGaO 3 (ZnO) m film and film growth conditions related thereto. As a result, it was found that a transparent amorphous oxide film having an electron carrier concentration of less than 10 18 / cm 3 can be produced by controlling the oxygen atmosphere conditions during film formation.
本発明は、上記電子キャリア濃度を実現した膜自体に更なる改良を加えたり、これらの膜を用いて素子や装置を提供するものである。 The present invention provides further improvements to the film itself that achieves the above electron carrier concentration, and provides elements and devices using these films.
以下、具体的に本発明について説明する。 The present invention will be specifically described below.
本発明は、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを含む薄膜トランジスタの製造方法において、前記活性層はIn、Zn及びOを含み、電子キャリア濃度が10 18 /cm 3 未満の透明アモルファス酸化物膜からなり、前記透明アモルファス酸化膜をスパッタ法により形成する工程を含み、前記透明アモルファス酸化膜を形成する工程は、成膜中の全圧は0.3Pa以上6.65Pa以下であり、酸素ガス比は0.5vol.%以上10vol.%以下であり、雰囲気ガス中に5.0×10 −5 Pa以上1.0×10 −1 Pa以下の分圧の水を含むことを特徴とする。 The present invention relates to a method of manufacturing a thin film transistor including an active layer, a source electrode, a drain electrode, a gate insulating film, and a gate electrode, wherein the active layer includes In, Zn, and O, and an electron carrier concentration is 10 18. / cm consists of less than 3 transparent amorphous oxide film includes the step of forming by sputtering the transparent amorphous oxide film, the step of forming the transparent amorphous oxide film, the total pressure during film formation is more than 0.3Pa 6.65 Pa or less, and the oxygen gas ratio is 0.5 vol. % Or more and 10 vol. %, And the atmospheric gas contains water having a partial pressure of 5.0 × 10 −5 Pa or more and 1.0 × 10 −1 Pa or less .
また、本発明は、前記スパッタ法における水蒸気分圧は、5.0×10−5Pa以上1.0×10−1Pa以下であることを特徴とする。 Further, the present invention is characterized in that the water vapor partial pressure in the sputtering method is 5.0 × 10 −5 Pa or more and 1.0 × 10 −1 Pa or less.
また、本発明は、前記スパッタ法における水蒸気分圧は、7.5×10−5Pa以上5.0×10−2Pa以下であることを特徴とする。 Further, the present invention is characterized in that a water vapor partial pressure in the sputtering method is 7.5 × 10 −5 Pa or more and 5.0 × 10 −2 Pa or less.
また、本発明は、前記スパッタ法における水蒸気分圧は、1.0×10−4Pa以上1.5×10−2Pa以下であることを特徴とする。 Further, the present invention is characterized in that the water vapor partial pressure in the sputtering method is 1.0 × 10 −4 Pa or more and 1.5 × 10 −2 Pa or less.
本発明によれば、透明なアモルファス酸化物膜を用いたTFTにおいて、性能の高い素子を提供したり、それを用いた回路、装置などの提供が可能となる。 According to the present invention, it is possible to provide a high-performance element in a TFT using a transparent amorphous oxide film, and to provide a circuit, a device, or the like using the element.
また、本発明によれば、透明なアモルファス酸化物膜を用いたTFTを大面積に形成した回路、装置などの提供が可能となる。 In addition, according to the present invention, it is possible to provide a circuit, a device, or the like in which a TFT using a transparent amorphous oxide film is formed in a large area.
透明アモルファス酸化物膜
まず、本発明者らが作製することに成功した電子キャリア濃度が1018/cm3未満の透明アモルファス酸化物膜について詳述する。
Transparent Amorphous Oxide Film First, a transparent amorphous oxide film having an electron carrier concentration of less than 10 18 / cm 3 successfully produced by the present inventors will be described in detail.
上記透明アモルファス酸化物膜とは具体的には、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO3(ZnO)m (mは6未満の自然数)で表され、電子キャリア濃度が1018/cm3未満であるものである。
なお、この膜において、電子移動度が1cm2/(V・秒)以上にすることも好ましい形態である。
上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が0.1μA未満のノーマリーオフで、オン・オフ比が103超のトランジスタ特性を持ち、かつ可視光に透明でフレキシブルなTFTを作成することができる。
なお、上記透明アモルファス酸化物膜は、伝導電子数の増加とともに、電子移動度が大きくなる。
透明アモルファス酸化物膜を形成する基板としては、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。
本発明においては、上記透明アモルファス酸化物膜の電子キャリア濃度を1014/cm3未満とすることでゲート絶縁膜として機能させることもできる。
本発明者らは、この透明アモルファス酸化物膜は、伝導電子数の増加とともに、電子移動度が大きくなるという特異な特性を見出した。
Specifically, the transparent amorphous oxide film includes In—Ga—Zn—O, a composition in a crystalline state is represented by InGaO 3 (ZnO) m (m is a natural number of less than 6), and an electron carrier The concentration is less than 10 18 / cm 3 .
In this film, it is also preferable that the electron mobility is 1 cm 2 / (V · sec) or more.
If the above film is used for the channel layer, a TFT having transistor characteristics with a normally-off gate current of less than 0.1 μA and an on / off ratio of more than 10 3 , which is transparent to visible light and flexible, can be obtained. Can be created.
The transparent amorphous oxide film has higher electron mobility as the number of conduction electrons increases.
As the substrate on which the transparent amorphous oxide film is formed, a glass substrate, a plastic substrate, a plastic film, or the like can be used.
In the present invention, the transparent amorphous oxide film can function as a gate insulating film by setting the electron carrier concentration to less than 10 14 / cm 3 .
The present inventors have found that this transparent amorphous oxide film has a unique characteristic that the electron mobility increases as the number of conduction electrons increases.
そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性がさらに向上することを見出した。 Then, a TFT was formed using the film, and it was found that transistor characteristics such as an on / off ratio, a saturation current in a pinch-off state, and a switch speed were further improved.
透明アモルファス酸化物膜を薄膜トランジスタのチャネル層として用いると、電子移動度が1cm2/(V・秒)以上、かつ電子キャリア濃度が1018/cm3未満とすることが好ましい。 When a transparent amorphous oxide film is used as a channel layer of a thin film transistor, it is preferable that an electron mobility is 1 cm 2 / (V · sec) or more and an electron carrier concentration is less than 10 18 / cm 3 .
さらに、好ましくは5cm2/(V・秒)以上、かつ1016/cm3未満とすることが好ましい。 Further, it is preferably 5 cm 2 / (V · sec) or more and less than 10 16 / cm 3 .
この範囲に電子移動度と電子キャリア濃度を制御することにより、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10μA未満、好ましくは0.1μA未満にすることができる。 By controlling the electron mobility and the electron carrier concentration within this range, the current between the drain and source terminals when off (when no gate voltage is applied) can be made less than 10 μA, preferably less than 0.1 μA.
また、該薄膜を用いれば、電子移動度が1cm2/(V・秒)以上、好ましくは5cm2/(V・秒)以上の時は、ピンチオフ後の飽和電流を10μA超にできる。そしてオン・オフ比を103以上とすることができる。 When the thin film is used, when the electron mobility is 1 cm 2 / (V · sec) or more, preferably 5 cm 2 / (V · sec) or more, the saturation current after pinch-off can be more than 10 μA. The on / off ratio can be 10 3 or more.
TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。 In the TFT, in a pinch-off state, a high voltage is applied to the gate terminal, and high-density electrons exist in the channel.
したがって、本発明によれば、電子移動度が増加した分だけより飽和電流値を大きくすることができる。 Therefore, according to the present invention, the saturation current value can be increased more than the increase in electron mobility.
この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。 As a result, almost all transistor characteristics such as an increase in on / off ratio, an increase in saturation current, and an increase in switching speed are improved.
なお、通常の化合物中では、電子数が増大すると、電子間の衝突により電子移動度は減少する。
上記TFTの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ(トップゲート)構造が採用できる。
さらに、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造が採用できる。
(膜組成について)
結晶状態における組成がInGaO3(ZnO)m(mは6未満の自然数)で表される透明アモルファス酸化物薄膜は、mの値が6未満の場合は800℃以上の高温までアモルファス状態が安定に保たれる。
In a normal compound, when the number of electrons increases, electron mobility decreases due to collisions between electrons.
As a structure of the TFT, a stagger (top gate) structure in which a gate insulating film and a gate terminal are sequentially formed on a semiconductor channel layer can be employed.
Further, an inverted stagger (bottom gate) structure in which a gate insulating film and a semiconductor channel layer are formed in order on the gate terminal can be employed.
(About film composition)
The transparent amorphous oxide thin film whose composition in the crystalline state is represented by InGaO 3 (ZnO) m (m is a natural number less than 6) is stable in an amorphous state up to a high temperature of 800 ° C. or higher when the value of m is less than 6. Kept.
しかし、mの値が大きくなるにつれInGaO3に対するZnOの比が増大し、ZnO組成に近づくにつれ結晶化しやすくなる。
したがって、アモルファスTFTのチャネル層としては、mの値が6未満であることが好ましい。
However, as the value of m increases, the ratio of ZnO to InGaO 3 increases, and crystallization becomes easier as the ZnO composition is approached.
Therefore, the value of m is preferably less than 6 for the channel layer of the amorphous TFT.
(成膜ガスの制御について)
In-Ga-Znのアモルファス酸化物を得るには、InGaO3(ZnO)m(mは6未満の自然数)を有する多結晶焼結体をターゲットとして、雰囲気ガスとして、アルゴンガスと酸素ガスを用いたスパッタ蒸着法で作成した。
(Regarding control of deposition gas)
In order to obtain an amorphous oxide of In—Ga—Zn, a polycrystalline sintered body having InGaO 3 (ZnO) m (m is a natural number of less than 6) is used as a target, and argon gas and oxygen gas are used as atmospheric gases. The sputter deposition method was used.
基板温度は100℃にコントロールし、スパッタ圧力は0.53Paとし、水蒸気の分圧を1.2×10−3Paとし、酸素ガス比が0.2%〜13%で成膜した。 The substrate temperature was controlled at 100 ° C., the sputtering pressure was 0.53 Pa, the partial pressure of water vapor was 1.2 × 10 −3 Pa, and the oxygen gas ratio was 0.2% to 13%.
図1に示すように、酸素ガス比が0.5%以上で電子キャリア密度を1018/cm3未満に低下させることができた。 As shown in FIG. 1, when the oxygen gas ratio was 0.5% or more, the electron carrier density could be reduced to less than 10 18 / cm 3 .
ただし、酸素ガス比が10%以上のところでは、高抵抗過ぎるのか上手く測定できなかった。 However, when the oxygen gas ratio was 10% or more, it was not possible to measure well whether the resistance was too high.
酸素ガス比をさらに大きくすることにより、電子キャリア数を低下させることが予測できる。 It can be predicted that the number of electron carriers will be reduced by further increasing the oxygen gas ratio.
さらに、電子キャリア密度と電子移動度との関係を図2に示した。 Further, the relationship between the electron carrier density and the electron mobility is shown in FIG.
酸素ガス比が0.5%以上10%以下のIn−Ga−Zn−Oから構成され透明アモルファス酸化物薄膜を活性層に用いたTFTで、ノーマリーオフ、かつオン・オフ比を103超のトランジスタを構成することができた。 A TFT composed of In—Ga—Zn—O with an oxygen gas ratio of 0.5% to 10% and using a transparent amorphous oxide thin film as an active layer, and has a normally-off and on / off ratio exceeding 10 3 Transistor could be constructed.
また、スパッタ法で作成された薄膜では、図2に示すように、伝導電子数の増加とともに電子移動度が増加する。 Moreover, in the thin film produced by the sputtering method, as shown in FIG. 2, the electron mobility increases as the number of conduction electrons increases.
上記のとおり、酸素ガス比を制御することにより、酸素欠陥を低減でき、その結果、特定の不純物イオンを添加することなしに、電子キャリア濃度を減少できる。 As described above, by controlling the oxygen gas ratio, oxygen defects can be reduced, and as a result, the electron carrier concentration can be decreased without adding specific impurity ions.
また、アモルファス状態では、多結晶状態とは異なり、本質的に粒子界面が存在しないために、高電子移動度のアモルファス薄膜を得ることができる。 In the amorphous state, unlike the polycrystalline state, there is essentially no particle interface, so that an amorphous thin film with high electron mobility can be obtained.
さらに、特定の不純物を添加せずに伝導電子数を減少できるので、不純物による散乱がなく、電子移動度を高く保つことができる。 Furthermore, since the number of conduction electrons can be reduced without adding specific impurities, there is no scattering due to impurities, and electron mobility can be kept high.
上記した透明アモルファス酸化物膜を用いた薄膜トランジスタに用いるゲート絶縁膜としては、Al2O3、Y2O3、HfO2が好ましい。 As the gate insulating film used for the thin film transistor using the transparent amorphous oxide film described above, Al 2 O 3 , Y 2 O 3 , and HfO 2 are preferable.
さらに、本発明のIn−Ga−Zn−Oを含み、電子キャリア濃度が1014/cm3未満である酸化膜、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。 Furthermore, an oxide film containing In—Ga—Zn—O of the present invention and having an electron carrier concentration of less than 10 14 / cm 3 or a mixed crystal compound containing at least two of these compounds is used as a gate insulating film. Is preferred.
ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。
また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。
Al2O3膜を用いればリーク電流を低減できる。また、Y2O3膜を用いればヒステリシスを小さくできる。
さらに、高誘電率のHfO2膜を用いれば、電子移動度を大きくすることができる。
また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。
また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。
薄膜トランジスタ(Thin Film Transistor、TFT)は、ゲート端子、ソース端子及びドレイン端子を備えた3端子素子である。
そして、セラミックス、ガラス又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いる。
動作時にはゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。
If there is a defect at the interface between the gate insulating thin film and the channel layer thin film, the electron mobility is lowered and the transistor characteristics are hysteresis.
Further, the leakage current varies greatly depending on the type of the gate insulating film. For this purpose, it is necessary to select a gate insulating film suitable for the channel layer.
If an Al 2 O 3 film is used, leakage current can be reduced. Further, the hysteresis can be reduced by using a Y 2 O 3 film.
Further, if a high dielectric constant HfO 2 film is used, the electron mobility can be increased.
Further, by using mixed crystals of these films, a TFT with small leakage current and hysteresis and high electron mobility can be formed.
In addition, since the gate insulating film formation process and the channel layer formation process can be performed at room temperature, both a staggered structure and an inverted staggered structure can be formed as the TFT structure.
A thin film transistor (TFT) is a three-terminal element including a gate terminal, a source terminal, and a drain terminal.
Then, a semiconductor thin film formed on an insulating substrate such as ceramic, glass, or plastic is used as a channel layer through which electrons or holes move.
In operation, the active element has a function of switching a current between a source terminal and a drain terminal by applying a voltage to a gate terminal to control a current flowing in a channel layer.
次に、本発明を具体的に説明する。 Next, the present invention will be specifically described.
透明アモルファス酸化物膜TFTのアモルファス酸化物活性層又はゲート絶縁層を形成する際に、高周波スパッタ法で行うだけでなく、以下の方法を用いることができる。 When forming the amorphous oxide active layer or the gate insulating layer of the transparent amorphous oxide film TFT, not only the high frequency sputtering method but also the following method can be used.
即ち、DCスパッタ法、DCスパッタ法にパルスを重畳する方法、高周波スパッタ法にDCを印加する方法、又は対向にある基板を電気的に浮かす方法も条件に合わせて行うことが好ましい。 That is, the DC sputtering method, the method of superimposing a pulse on the DC sputtering method, the method of applying DC to the high-frequency sputtering method, or the method of electrically floating the opposite substrate is preferably performed according to the conditions.
これにより、通常のスパッタ法と同等又はそれ以上の品質の活性層又はゲート絶縁膜が大面積の基板上に堆積できる、という効果が得られる。 Thereby, an effect is obtained that an active layer or a gate insulating film having a quality equivalent to or higher than that of a normal sputtering method can be deposited on a large-area substrate.
透明アモルファス酸化物膜TFTのアモルファス酸化物活性層又はゲート絶縁層を形成する際に、雰囲気ガス中にアルゴンガスと酸素ガス以外に水蒸気を微量含むことによりスパッタ放電の安定化とスパッタターゲットの長時間安定性を維持することができる。 When forming the amorphous oxide active layer or the gate insulating layer of the transparent amorphous oxide film TFT, the atmosphere gas contains a small amount of water vapor in addition to argon gas and oxygen gas, thereby stabilizing the spatter discharge and increasing the sputtering target time. Stability can be maintained.
さらに、酸素ガスの活性化をも引き出すため、酸素ガスの消費も抑制できる以外にスパッタ放電の投入パワーを抑制することができ、必要以上の投入パワーによる堆積膜へのプラズマダメージ又は熱ダメージを抑えることができる。 In addition, the activation of the oxygen gas is also pulled out, so that the consumption power of the sputter discharge can be suppressed in addition to the suppression of the oxygen gas consumption, and the plasma damage or thermal damage to the deposited film due to the excessive input power is suppressed. be able to.
また、アルゴンガス、酸素ガス、水蒸気を成膜室に導入する際、少なくとも3種類のガスが良く混合するように、成膜室に入る前に混合する。 Further, when introducing argon gas, oxygen gas, and water vapor into the film formation chamber, they are mixed before entering the film formation chamber so that at least three kinds of gases are well mixed.
本発明者らの知見によれば、効果的な水蒸気量としては、5.0×10−5Pa以上1.0×10−1Pa以下である。 According to the knowledge of the present inventors, the effective water vapor amount is 5.0 × 10 −5 Pa or more and 1.0 × 10 −1 Pa or less.
好ましくは、7.5×10−5Pa以上5.0×10−2Pa以下である。 Preferably, it is 7.5 × 10 −5 Pa or more and 5.0 × 10 −2 Pa or less.
さらに、好ましくは1.0×10−4Pa以上1.5×10−2Pa以下である。 Furthermore, it is preferably 1.0 × 10 −4 Pa or more and 1.5 × 10 −2 Pa or less.
これにより、通常のスパッタ法以上の品質の活性層又はゲート絶縁膜が、大面積の基板上に均一に堆積できるという効果が得られる。 As a result, it is possible to obtain an effect that an active layer or a gate insulating film having a quality higher than that of a normal sputtering method can be uniformly deposited on a large-area substrate.
また、上記透明アモルファス酸化物膜を製造する際に、更なる改良を行っている。 Further, when the transparent amorphous oxide film is manufactured, further improvements are made.
具体的には、TFTのアモルファス酸化物活性層又はゲート絶縁層を形成する際に、スパッタ圧力を0.3Pa以上6.65Pa以下とすることで、所望の電子キャリア密度が得られ、長時間安定した品質を持つ堆積膜が形成できる。
スパッタ圧力がこの範囲より低い場合には、活性なイオン種が堆積膜をアタックし、ダメージを与えてしまったり堆積速度が極端に遅くなったりする。
Specifically, when an amorphous oxide active layer or a gate insulating layer of a TFT is formed, a desired electron carrier density can be obtained and stable for a long time by setting the sputtering pressure to 0.3 Pa or more and 6.65 Pa or less. A deposited film with the desired quality can be formed.
When the sputtering pressure is lower than this range, the active ion species attack the deposited film, causing damage or extremely slowing the deposition rate.
また、スパッタ圧力がこの範囲より大きい場合には、ターゲット側に高密度プラズマが偏り、ターゲット−基板間距離を極端に近づけないと高い堆積速度が得られなくなる。 When the sputtering pressure is larger than this range, high-density plasma is biased toward the target side, and a high deposition rate cannot be obtained unless the target-substrate distance is made extremely close.
したがって、スパッタ圧力をこの範囲にすることにより、通常のスパッタ法以上の品質の活性層又はゲート絶縁膜が、大面積に高速で基板上に堆積できるという効果が得られる。
また、上記透明アモルファス酸化物膜を製造する際に、更なる改良を行っている。
具体的には、TFTのアモルファス酸化物活性層又はゲート絶縁層を形成する際に、スパッタターゲットが大気に触れた場合、以下の処理を行うことが好ましい。
Therefore, by setting the sputtering pressure within this range, it is possible to obtain an effect that an active layer or a gate insulating film having a quality higher than that of a normal sputtering method can be deposited on a substrate in a large area at a high speed.
Further, when the transparent amorphous oxide film is manufactured, further improvements are made.
Specifically, when forming the amorphous oxide active layer or the gate insulating layer of the TFT, when the sputtering target is exposed to the atmosphere, the following treatment is preferably performed.
具体的には、スパッタターゲットの表面に発生するのノジュール等を除去するポリッシングすることでターゲット表面を平坦化処理を行うことが挙げられる。 Specifically, the target surface is planarized by polishing to remove nodules and the like generated on the surface of the sputtering target.
また、大気に触れた際の吸着ガスを脱離するために、ターゲット表面の加熱、真空加熱、又は水素プラズマ処理等により、吸着ガス脱離処理を行うことも挙げられる。 In addition, in order to desorb the adsorbed gas when exposed to the atmosphere, an adsorbed gas desorption process may be performed by heating the target surface, vacuum heating, hydrogen plasma treatment, or the like.
この際、必要に応じてターゲット上に落ちる剥離した堆積膜を除去することが好ましい。 At this time, it is preferable to remove the peeled deposited film falling on the target as necessary.
また、本スパッタの前に、プレスパッタをすることにより、より安定した堆積膜を維持することができる。 Further, by performing pre-sputtering before the main sputtering, a more stable deposited film can be maintained.
これにより、通常のスパッタ法以上の品質の活性層又はゲート絶縁膜が、大面積に高速で基板上に堆積できるという効果が得られる。 As a result, it is possible to obtain an effect that an active layer or a gate insulating film having a quality higher than that of a normal sputtering method can be deposited on a substrate in a large area at a high speed.
なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが重要である。 It is important that the desired electron carrier concentration can be achieved by controlling the oxygen deficiency.
透明アモルファス酸化物膜の酸素量(酸素欠損量)の制御を、スパッタ時の圧力、水蒸気量、酸素ガス比及び基板温度により制御している。 Control of the oxygen amount (oxygen deficiency amount) of the transparent amorphous oxide film is controlled by the pressure during sputtering, the water vapor amount, the oxygen gas ratio, and the substrate temperature.
しかし、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御(低減又は増加)することも好ましいものである。 However, it is also preferable to control (reduce or increase) the amount of oxygen vacancies after film formation by post-processing the oxide film in an atmosphere containing oxygen.
効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を0℃以上450℃以下、好ましくは、25℃以上400℃以下、さらに好ましくは100℃以上350℃以下で行うのがよい。 In order to effectively control the oxygen deficiency, the temperature in the atmosphere containing oxygen is 0 ° C. or higher and 450 ° C. or lower, preferably 25 ° C. or higher and 400 ° C. or lower, more preferably 100 ° C. or higher and 350 ° C. or lower. Good.
なお、電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路又は装置に用いるかにもよるが、例えば1014/cm3以上である。 The lower limit of the electron carrier concentration is, for example, 10 14 / cm 3 or more, although it depends on what kind of element, circuit, or device the oxide film obtained is used for.
以上では、In−Ga−Znを含み構成されるアモルファス酸化物を例示して説明しているが、Sn、In、Znの少なくとも1種類の元素を含み構成されるアモルファス酸化物に適用できる。 In the above, an amorphous oxide including In—Ga—Zn is described as an example, but the present invention can be applied to an amorphous oxide including at least one element of Sn, In, and Zn.
さらに、アモルファス酸化物の構成元素の少なくとも一部にSnを選択する場合、Snを、Sn1−xM4x(0<x<1、M4は、Snより原子番号の小さい4族元素のSi、Ge又はZrから選ばれる。)に置換することもできる。
Further, when Sn is selected as at least a part of the constituent elements of the amorphous oxide, Sn is replaced by Sn 1-x M4 x (0 <x <1, M4 is Si of a
また、アモルファス酸化物の構成元素の少なくとも一部にInを選択する場合、Inを、In1−yM3y(0<y<1、M3は、Lu又はInより原子番号の小さい3族元素のB、Al、Ga又はYから選ばれる。)に置換することもできる。
In addition, when In is selected as at least a part of the constituent elements of the amorphous oxide, In is replaced with In 1-y M3 y (0 <y <1, M3 is a
また、アモルファス酸化物の構成元素の少なくとも一部にZnを選択する場合、Znを、Zn1−zM2z(0<z<1、M2はZnより原子番号の小さい2族元素のMg又はCaから選ばれる。)に置換することもできる。
Further, when Zn is selected as at least a part of the constituent elements of the amorphous oxide, Zn is replaced by Zn 1-z M2 z (0 <z <1, M2 is a
具体的に本発明に適用できるアモルファス材料は、Sn−In−Zn酸化物、In−Zn−Ga−Mg酸化物、In酸化物、In−Sn酸化物、In−Ga酸化物、In−Zn酸化物、Zn−Ga酸化物、Sn−In−Zn酸化物などである。 Specifically, amorphous materials applicable to the present invention include Sn—In—Zn oxide, In—Zn—Ga—Mg oxide, In oxide, In—Sn oxide, In—Ga oxide, and In—Zn oxide. Materials, Zn—Ga oxide, Sn—In—Zn oxide, and the like.
もちろん、構成材料の組成比は必ずしも1:1である必要はない。 Of course, the composition ratio of the constituent materials is not necessarily 1: 1.
なお、ZnやSnは、単独ではアモルファスを形成し難い場合があるが、Inを含ませることによりアモルファス層が形成され易くなる。 In addition, Zn or Sn alone may be difficult to form an amorphous state, but an amorphous layer is easily formed by including In.
例えば、In−Zn系の場合は、酸素を除く原子数割合が、Inが約20原子%以上含まれる組成にするのがよい。 For example, in the case of an In—Zn-based material, the atomic ratio excluding oxygen is preferably a composition containing In of about 20 atomic% or more.
Sn−In系の場合は、酸素を除く原子数割合が、Inが約80原子%以上含まれる組成にするのがよい。Sn−In−Zn系の場合は、酸素を除く原子数割合が、Inが約15原子%以上含まれる組成にするのがよい。 In the case of the Sn—In system, it is preferable that the ratio of the number of atoms excluding oxygen is such that In is included at about 80 atomic% or more. In the case of the Sn—In—Zn system, it is preferable that the ratio of the number of atoms excluding oxygen is such that In is included at about 15 atomic% or more.
また、アモルファスとは、測定対象薄膜に、入射角度0.5度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない(即ちハローパターンが観測される)ことで確認できる。 Amorphous is confirmed by the fact that a clear diffraction peak is not detected (ie, a halo pattern is observed) when X-ray diffraction is performed on a thin film to be measured at a low incident angle of about 0.5 degrees. it can.
なお、本発明は、上記した材料を電界効果型トランジスタのチャネル層に用いる場合に、当該チャネル層が微結晶状態の構成材料を含むことを除外するものではない。 Note that the present invention does not exclude that when the above-described material is used for a channel layer of a field effect transistor, the channel layer includes a constituent material in a microcrystalline state.
なお、上記記載においては、透明アモルファス酸化物膜をTFTのチャネル層を使用する場合に主眼をおいて説明したが、本発明はこのようにチャネル層に使用する場合に限定されるものではない。 In the above description, the transparent amorphous oxide film is explained mainly when the TFT channel layer is used. However, the present invention is not limited to the case where the transparent amorphous oxide film is used for the channel layer.
(実施例1:アモルファスIn−Ga−Zn−O薄膜の作製)
雰囲気ガスとしてアルゴンガス、酸素ガス、水蒸気を含んだ高周波スパッタ法により成膜する場合について説明する。
(Example 1: Preparation of amorphous In-Ga-Zn-O thin film)
A case where a film is formed by a high frequency sputtering method including argon gas, oxygen gas, and water vapor as an atmospheric gas will be described.
スパッタ法は図3に示す装置を用いて行った。図3において、301は成膜室(チャンバー)、302はターゲット、303はシャッター、304は被成膜基板である。
The sputtering method was performed using the apparatus shown in FIG. In FIG. 3,
305は加熱冷却機構付き基板保持手段、311はガス導入管、306はピラニ真空計、307はイオン真空計、308はゲートバルブ、309はターボ分子ポンプ、310はロータリーポンプである。 305 is a substrate holding means with a heating / cooling mechanism, 311 is a gas introduction tube, 306 is a Pirani vacuum gauge, 307 is an ion vacuum gauge, 308 is a gate valve, 309 is a turbo molecular pump, and 310 is a rotary pump.
被成膜基板としてはSiO2ガラス基板(コーニング社製1737)を用意した。成膜前処理としてはこの基板の超音波脱脂洗浄をアセトン、IPA、超純水により各5分ずつ行った後、空気中100℃で乾燥させた。 A SiO 2 glass substrate (1737 manufactured by Corning) was prepared as a film formation substrate. As pre-deposition treatment, the substrate was subjected to ultrasonic degreasing and cleaning with acetone, IPA, and ultrapure water for 5 minutes each and then dried at 100 ° C. in air.
ターゲット材料としては、InGaO3(ZnO)4組成を有する多結晶焼結体(サイズ98mmΦ5mmt)を用いた。
As a target material, a polycrystalline sintered body (
この焼結体は出発原料として、In2O3:Ga2O3:ZnO(各4N試薬)を湿式混合(溶媒:エタノール)し、仮焼結(1000度:2h)乾式粉砕、本焼結(1500℃:2h)を経て作製した。 In this sintered body, as a starting material, In 2 O 3 : Ga 2 O 3 : ZnO (each 4N reagent) is wet-mixed (solvent: ethanol), pre-sintered (1000 degrees: 2 h), dry pulverization, main sintering (1500 ° C .: 2 hours).
このターゲット302の電気伝導度は10(S/cm)であり、半絶縁体状態であった。
The electric conductivity of the
成膜室301の到達真空は、4.0×10−4Paであり、成膜中の水蒸気分圧は、8.0×10−4Paとし、成膜中の全圧を0.5Paで一定の値とし、酸素ガス比を0.2%〜13%の範囲で変化させた。
The ultimate vacuum of the
水蒸気、アルゴンガス、酸素ガスは成膜室301に入る前に混合され、ガス導入管311より導入した。
Water vapor, argon gas, and oxygen gas were mixed before entering the
また、基板温度は、100℃とし、ターゲット302と被成膜基板304間の距離は40(mm)であった。投入電力は、RF350Wであり、成膜レートは、7(nm/min)で行った。
The substrate temperature was 100 ° C., and the distance between the
得られた膜に関し、測定対象面に対して入射角 0.5度でX線を入射させX線回折測定を行った(薄膜法)。その結果明瞭な回折ピークは認められなかったことから、作製したIn−Ga−Zn−O系薄膜はアモルファスであるといえる。 With respect to the obtained film, X-ray diffraction measurement was performed by making X-rays incident on the surface to be measured at an incident angle of 0.5 degree (thin film method). As a result, a clear diffraction peak was not recognized, and thus the manufactured In—Ga—Zn—O-based thin film can be said to be amorphous.
さらに、酸素ガス比を3.5%にしたサンプルのX線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約110nmであることが分かった。 Furthermore, as a result of measuring the X-ray reflectivity of the sample with an oxygen gas ratio of 3.5% and analyzing the pattern, the mean square roughness (Rrms) of the thin film was about 0.5 nm, and the film thickness was It was found to be about 110 nm.
蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=0.97:1.03:4であった。 As a result of X-ray fluorescence (XRF) analysis, the metal composition ratio of the thin film was In: Ga: Zn = 0.97: 1.03: 4.
電気伝導度は、約10−2S/cm未満であった。電子キャリア濃度は約1016/cm3以下、電子移動度は約7cm2/(V・秒)と推定される。 The electrical conductivity was less than about 10 −2 S / cm. The electron carrier concentration is estimated to be about 10 16 / cm 3 or less, and the electron mobility is estimated to be about 7 cm 2 / (V · sec).
光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は約3.2evと求まった。 From the analysis of the light absorption spectrum, the forbidden band energy width of the produced amorphous thin film was found to be about 3.2 ev.
以上のことから、作製したIn−Ga−Zn−O系薄膜は、結晶のInGaO3(ZnO)4の組成に近いアモルファス層であり、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。 From the above, the produced In—Ga—Zn—O-based thin film is an amorphous layer close to the composition of crystalline InGaO 3 (ZnO) 4 and is a transparent flat thin film with little oxygen deficiency and low electrical conductivity. I found out.
(MISFET素子の作製)
図4に示すトップゲート型MISFET素子を作製した。
(Preparation of MISFET device)
The top gate type MISFET device shown in FIG. 4 was produced.
まず、ガラス基板(1)上に上記のアモルファスIn−Ga−Zn−O薄膜の作製法により、チャンネル層(2)として用いる厚さ50nmの半絶縁性アモルファスInGaO3(ZnO)4膜を形成した。 First, a 50-nm-thick semi-insulating amorphous InGaO 3 (ZnO) 4 film used as the channel layer (2) was formed on the glass substrate (1) by the above-described method for producing an amorphous In—Ga—Zn—O thin film. .
さらにその上に、電子ビーム蒸着法でTi及び金をそれぞれ5nm、30nm積層し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Further thereon, 5 nm and 30 nm of Ti and gold were laminated by electron beam evaporation, respectively, and a drain terminal (5) and a source terminal (6) were formed by photolithography and lift-off methods.
最後にゲート絶縁膜(3)として用いるY2O3膜を所望のスパッタ法により成膜した。(厚み:120nm、比誘電率:約15、リーク電流密度:0.5MV/cm印加時に10−3A/cm2)その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Finally, a Y 2 O 3 film used as the gate insulating film (3) was formed by a desired sputtering method. (Thickness: 120 nm, relative dielectric constant: about 15, leakage current density: 10 −3 A / cm 2 when 0.5 MV / cm is applied) A gold terminal is formed thereon, and a gate terminal is formed by a photolithography method and a lift-off method (4) was formed.
(MISFET素子の特性評価)
図5に、室温下で測定したMISFET素子の電流−電圧特性を示す。
(Characteristic evaluation of MISFET device)
FIG. 5 shows the current-voltage characteristics of the MISFET element measured at room temperature.
ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。 It can be seen that the channel is an n-type semiconductor because the drain current I DS increases with an increase in the drain voltage V DS .
これは、アモルファスIn−Ga−Zn−O系半導体がn型であるという事実と矛盾しない。 This is consistent with the fact that the amorphous In—Ga—Zn—O-based semiconductor is n-type.
IDSはVDS=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。 I DS shows the behavior of a typical semiconductor transistor that saturates (pinch off) at about V DS = 6V.
利得特性を調べたところ、VDS=4V印加時におけるゲート電圧VGSの閾値は約1.2Vであった。また、VG=5V時には、IDS=1.2×10−4Aの電流が流れた。 When the gain characteristic was examined, the threshold value of the gate voltage V GS when V DS = 4 V was applied was about 1.2V. Further, when V G = 5 V, a current of I DS = 1.2 × 10 −4 A flowed.
これはゲートバイアスにより絶縁体側のIn−Ga−Zn−O系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。 This corresponds to the fact that carriers can be induced in the In—Ga—Zn—O-based amorphous semiconductor thin film on the insulator side by the gate bias.
トランジスタのオン・オフ比は、105超であった。 The on / off ratio of the transistor was more than 10 5 .
また、出力特性から電界効果移動度を算出したところ、飽和領域において約8cm2(VS)−1の電界効果移動度が得られた。 Further, when the field effect mobility was calculated from the output characteristics, a field effect mobility of about 8 cm 2 (VS) −1 was obtained in the saturation region.
作製した素子に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化はほとんど認められなかった。 A similar measurement was performed by irradiating the fabricated device with visible light, but almost no change in transistor characteristics was observed.
(実施例2:アモルファスIn−Ga−Zn−O薄膜の作製)
次に、DCスパッタ法により成膜する場合について説明する。実施例1と同様にスパッタ法は図3に示す装置を用いて行った。
(Example 2: Production of amorphous In-Ga-Zn-O thin film)
Next, the case where a film is formed by DC sputtering will be described. As in Example 1, the sputtering method was performed using the apparatus shown in FIG.
図3において、302のターゲットに接続する不図示の高周波電源をDC電源に変え、DCスパッタを行った。
In FIG. 3, a high frequency power source (not shown) connected to the
ターゲット材料としては、InGaO3(ZnO)4組成を有する実施例1よりも低抵抗な多結晶焼結体(サイズ98mmΦ5mmt)を用いた。このターゲット302の電気伝導度は100(S/cm)であり導体であった。
As a target material, a polycrystalline sintered body (
成膜室301の到達真空は、5.0×10−4Paであり、成膜中の水蒸気分圧は、2.0×10−3Paとし、成膜中の全圧を0.54Paで一定の値とし、酸素ガス比を8%とした。
The ultimate vacuum of the
実施例1よりも水蒸気分圧、酸素ガス比とも多めにした。また、基板温度は、120℃とし、ターゲット302と被成膜基板304間の距離は50(mm)であった。投入電力は、DC550Wであり、成膜レートは、8(nm/min)で行った。
Both the partial pressure of water vapor and the oxygen gas ratio were made higher than in Example 1. The substrate temperature was 120 ° C., and the distance between the
得られた膜に関し、測定対象面に対して入射角0.5度でX線を入射させX線回折測定を行った。
その結果明瞭な回折ピークは認められなかったことから、作製したIn−Ga−Zn−O系薄膜はアモルファスであるといえる。
さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約120nmであることが分かった。
蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn:Ga:Zn=0.98:1.02:4であった。
電気伝導度は、約10−2S/cm未満であった。電子キャリア濃度は約1016/cm3以下、電子移動度は約7cm2/(V・秒)と推定される。光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約3.2eVと求まった。
以上のことから、作製したIn−Ga−Zn−O系薄膜は、結晶のInGaO3(ZnO)4の組成に近いアモルファス層であり、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。
(MISFET素子の作製)
実施例1と同様に、図4に示すトップゲート型MISFET素子を作製した。まず、ガラス基板(1)上に上記のアモルファスIn−Ga−Zn−O薄膜の作製法により、チャンネル層(2)として用いる厚さ45nmの半絶縁性アモルファスInGaO3(ZnO)4膜を形成した。
With respect to the obtained film, X-ray diffraction measurement was performed by allowing X-rays to enter the measurement target surface at an incident angle of 0.5 degrees.
As a result, a clear diffraction peak was not recognized, and thus the manufactured In—Ga—Zn—O-based thin film can be said to be amorphous.
Furthermore, as a result of measuring the X-ray reflectivity and analyzing the pattern, it was found that the mean square roughness (Rrms) of the thin film was about 0.5 nm and the film thickness was about 120 nm.
As a result of X-ray fluorescence (XRF) analysis, the metal composition ratio of the thin film was In: Ga: Zn = 0.98: 1.02: 4.
The electrical conductivity was less than about 10 −2 S / cm. The electron carrier concentration is estimated to be about 10 16 / cm 3 or less, and the electron mobility is estimated to be about 7 cm 2 / (V · sec). From the analysis of the light absorption spectrum, the forbidden band energy width of the produced amorphous thin film was found to be about 3.2 eV.
From the above, the produced In—Ga—Zn—O-based thin film is an amorphous layer close to the composition of crystalline InGaO 3 (ZnO) 4 and is a transparent flat thin film with little oxygen deficiency and low electrical conductivity. I found out.
(Preparation of MISFET device)
As in Example 1, the top gate type MISFET element shown in FIG. First, a 45-nm-thick semi-insulating amorphous InGaO 3 (ZnO) 4 film used as the channel layer (2) was formed on the glass substrate (1) by the above-described method for producing an amorphous In—Ga—Zn—O thin film. .
さらにその上に、電子ビーム蒸着法でTi及び金をそれぞれ5nm、40nm積層し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。 Further thereon, 5 nm and 40 nm of Ti and gold were laminated by electron beam evaporation, respectively, and a drain terminal (5) and a source terminal (6) were formed by photolithography and lift-off methods.
最後にゲート絶縁膜(3)として用いるY2O3膜を所望のスパッタ法により成膜した。(厚み:130nm、比誘電率:約15、リーク電流密度:0.5MV/cm印加時に10−3A/cm2)その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Finally, a Y 2 O 3 film used as the gate insulating film (3) was formed by a desired sputtering method. (Thickness: 130 nm, relative dielectric constant: about 15, leakage current density: 10 −3 A / cm 2 when 0.5 MV / cm is applied) A gold terminal is formed thereon, and a gate terminal is formed by a photolithography method and a lift-off method (4) was formed.
(MISFET素子の特性評価)
実施例1と同様に、室温下でMISFET素子の電流−電圧特性を測定した。
(Characteristic evaluation of MISFET device)
Similar to Example 1, the current-voltage characteristics of the MISFET element were measured at room temperature.
ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。 It can be seen that the channel is an n-type semiconductor because the drain current I DS increases with an increase in the drain voltage V DS .
これは、アモルファスIn−Ga−Zn−O系半導体がn型であるという事実と矛盾しない。 This is consistent with the fact that the amorphous In—Ga—Zn—O-based semiconductor is n-type.
IDSはVDS=6V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。 I DS shows the behavior of a typical semiconductor transistor that saturates (pinch off) at about V DS = 6V.
利得特性を調べたところ、VDS=5V印加時におけるゲート電圧VGSの閾値は約1.1Vであった。 When the gain characteristic was examined, the threshold value of the gate voltage V GS when V DS = 5 V was applied was about 1.1 V.
また、VG=5V時には、IDS=1.0×10−4Aの電流が流れた。 Further, when V G = 5 V, a current of I DS = 1.0 × 10 −4 A flowed.
これはゲートバイアスにより絶縁体側のIn−Ga−Zn−O系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。 This corresponds to the fact that carriers can be induced in the In—Ga—Zn—O-based amorphous semiconductor thin film on the insulator side by the gate bias.
トランジスタのオン・オフ比は105超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm2(Vs)−1の電界効果移動度が得られた。 The on / off ratio of the transistor was more than 10 5 . Further, when the field effect mobility was calculated from the output characteristics, a field effect mobility of about 7 cm 2 (Vs) −1 was obtained in the saturation region.
作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化はほとんど認められなかった。 A similar measurement was performed by irradiating the fabricated device with visible light, but almost no change in transistor characteristics was observed.
(実施例3)
実施例1において、雰囲気ガスとして、導入した水蒸気量を変化させて、実施例1と同様に、TFTの試作した。
Example 3
In Example 1, the amount of the introduced water vapor was changed as the atmospheric gas, and a TFT was fabricated in the same manner as in Example 1.
結果を図6に示した。この結果から、水蒸気分圧は、1.5×10−2Pa以下でないと、酸化が進み過ぎるせいか、電子移動度が急激に落ち込んでしまう。 The results are shown in FIG. From this result, if the water vapor partial pressure is not 1.5 × 10 −2 Pa or less, the electron mobility is drastically decreased because of excessive oxidation.
また、水蒸気分圧が低い方は、電子移動度は向上する傾向にあるが、電子キャリア濃度が増加するためか、オン/オフ比が低下する傾向にあり、1.0×10−4Pa以下ではオン/オフ比が102以下となり、現実的では無くなる。 Further, it is low water vapor partial pressure, the electron mobility tends to increase, probably because the electron carrier concentration increases, there is a tendency that the on / off ratio decreases, 1.0 × 10 -4 Pa or less Then, the on / off ratio becomes 10 2 or less, which is not realistic.
したがって、水蒸気分圧としては、1.5×10−2Pa以下が好ましく、下限界は、電子移動度とオン/オフ比の最適値から設定すべきである。 Therefore, the water vapor partial pressure is preferably 1.5 × 10 −2 Pa or less, and the lower limit should be set from the optimum values of electron mobility and on / off ratio.
(実施例4)
実施例1において、酸素ガス比を0.2%〜13%の範囲で変化させたサンプルのTFTを試作し評価した。
Example 4
In Example 1, a sample TFT in which the oxygen gas ratio was changed in the range of 0.2% to 13% was prototyped and evaluated.
その結果を図7に示す。この結果から、酸素ガス比は、10%以下でないと、酸化が進み過ぎるせいか、電子移動度が急激に落ち込んでしまう。 The result is shown in FIG. From this result, if the oxygen gas ratio is not less than 10%, the electron mobility drops sharply because the oxidation proceeds too much.
また、酸素ガス比が低い方は、電子移動度は向上する傾向にあるが、電子キャリア濃度が増加するためか、オン/オフ比が低下する傾向にある。したがって、酸素ガス比としては、0.5%以上10%以下が好ましい範囲である。 Also, the lower the oxygen gas ratio, the higher the electron mobility tends to be, but the higher the electron carrier concentration, the lower the on / off ratio. Therefore, the oxygen gas ratio is preferably 0.5% or more and 10% or less.
(実施例5)
実施例1において、成膜中の全圧を0.1Pa〜10Paの範囲で変化させTFTを試作・評価した。その結果を図8に示す。
(Example 5)
In Example 1, the total pressure during film formation was changed in a range of 0.1 Pa to 10 Pa, and a TFT was prototyped and evaluated. The result is shown in FIG.
この結果から、成膜中の全圧は、0.3Pa〜6.65Paの範囲が良好であり、0.3Pa未満では、プラズマダメージが強すぎるせいか、又は堆積速度が速すぎるせいか、電子移動度が急激に低下してしまう。 From this result, the total pressure during film formation is good in the range of 0.3 Pa to 6.65 Pa. If it is less than 0.3 Pa, the plasma damage is too strong or the deposition rate is too high, Mobility will drop sharply.
また、成膜中の全圧を高くすると、プラズマダメージは緩和され、堆積速度も低下する傾向にある。 Further, when the total pressure during film formation is increased, plasma damage is alleviated and the deposition rate tends to decrease.
しかし、気相中での酸素との反応が増え、むしろ酸化が進み、高抵抗な膜となるため、電子キャリア密度は低下し、電子移動度は低下する傾向となる。 However, the reaction with oxygen in the gas phase increases, rather the oxidation proceeds and a high resistance film is formed, so that the electron carrier density decreases and the electron mobility tends to decrease.
したがって、成膜中の全圧は6.65Pa超では、所望の電子移動度は得られない。 Therefore, if the total pressure during film formation exceeds 6.65 Pa, the desired electron mobility cannot be obtained.
(実施例6)
実施例1において、同様な成膜を7回繰り返し、700個のTFTを試作した。
(Example 6)
In Example 1, the same film formation was repeated 7 times, and 700 TFTs were manufactured as a prototype.
この時、大気に接したスパッタターゲットの表面を処理して成膜した場合と、全く処理しないで成膜した場合について、電子移動度が5以上、オン/オフ比が105以上の歩留まりで比較した。 At this time, when the film was formed by treating the surface of the sputtering target in contact with the atmosphere, and when the film was formed without any treatment, the electron mobility was 5 or more and the on / off ratio was 10 5 or more. did.
また、今回の表面処理は、スパッタターゲットの表面に発生するのジュール等を除去するポリッシング及びターゲット上に落ちる剥離した堆積膜を除去することも表面処理として行った。その結果を図9に示す。
この結果から、表面を処理したものは、回数が増えても合格個数は変化無く、総計合格率も99.7%であるのに対し、表面処理をしないものは回数が増すごとに、合格個数が減少する傾向が認められた。
そして7回目の実験では、65個しか合格できず、総計合格率も89.3%に留まった。このことから、大気に接したスパッタターゲットの表面処理を行うことは、高い歩留まりを維持するために有効であることが分かった。
In addition, the surface treatment of this time was performed by polishing for removing joules and the like generated on the surface of the sputter target and removing the peeled deposited film falling on the target. The result is shown in FIG.
From this result, the number of samples treated with the surface did not change even if the number of times increased, and the total rate of acceptance was 99.7%, while the number of samples without surface treatment increased with the number of times. There was a tendency to decrease.
And in the seventh experiment, only 65 pieces could pass, and the total pass rate stayed at 89.3%. From this, it was found that the surface treatment of the sputtering target in contact with the atmosphere is effective for maintaining a high yield.
(実施例7)
実施例1において、同様な成膜を8回繰り返し、800個のTFTを試作した。
(Example 7)
In Example 1, the same film formation was repeated 8 times, and 800 TFTs were prototyped.
この時、スパッタターゲットが大気に触れた際、本スパッタの前にプレスパッタをして成膜した場合と、全くプレスパッタしないで成膜した場合について、電子移動度が5以上、オン/オフ比が105以上の歩留まりで比較した。 At this time, when the sputtering target is exposed to the atmosphere, the electron mobility is 5 or more and the on / off ratio is about when the film is formed by pre-sputtering before the main sputtering and when the film is formed without any pre-sputtering. There were compared in 10 5 or more of the yield.
また、今回のプレスパッタは、7分とした。その結果を図10に示す。この結果から、スパッタターゲットが大気に触れた際、本スパッタの前にプレスパッタをすることで、安定した歩留まりが得られることがわかる。 The pre-sputtering this time was 7 minutes. The result is shown in FIG. From this result, it can be seen that a stable yield can be obtained by performing pre-sputtering before the main sputtering when the sputtering target is exposed to the atmosphere.
スパッタターゲットが大気に触れた際、その時の湿度等の影響を受け、堆積初期膜が低抵抗過ぎたり、あるいは高抵抗過ぎたりして、ばらつくものと考えられる。 When the sputter target is exposed to the atmosphere, it is considered that the initial deposited film is too low in resistance or too high in resistance due to the influence of humidity and the like at that time.
(実施例8)
実施例1において、チャネル層に用いたIn-Ga-ZnOのスパッタターゲットより、Ga2O3を若干多めに含んだターゲットを用い、酸素ガス比を変えながら、In-Ga-Zn-Oを含み構成されたゲート絶縁層をY2O3膜の代わりに形成した。
(Example 8)
In Example 1, a target containing slightly more Ga 2 O 3 than the In—Ga—ZnO sputter target used for the channel layer was used, and the In—Ga—Zn—O content was changed while changing the oxygen gas ratio. The configured gate insulating layer was formed instead of the Y 2 O 3 film.
サンプルにおいて電子キャリア密度が1×10−14よりも酸素ガス比を高めにして、ゲート絶縁層を作成した。 In the sample, the electron carrier density was higher than that of 1 × 10 −14 , and a gate insulating layer was formed.
トランジスタのオン・オフ比は、104超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約3cm2(Vs)−1の電界効果移動度が得られた。 The on / off ratio of the transistor was more than 10 4 . Further, when the field effect mobility was calculated from the output characteristics, a field effect mobility of about 3 cm 2 (Vs) −1 was obtained in the saturation region.
このことから、In-Ga-Zn-Oを含み構成された電子キャリア密度が1×10−14未満のゲート絶縁層が有効に動作することが確認された。 From this, it was confirmed that the gate insulating layer including In—Ga—Zn—O and having an electron carrier density of less than 1 × 10 −14 operates effectively.
本発明に係る透明アモルファス酸化物膜は、当該膜をチャネル層に用いたトランジスタはLCDや有機ELディスプレイのスイッチング素子として利用できる。 In the transparent amorphous oxide film according to the present invention, a transistor using the film as a channel layer can be used as a switching element of an LCD or an organic EL display.
また、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル・ディスプレイをはじめ、ICカードやIDタグなどに幅広く応用できる。 In addition, a thin film of semiconductor is formed on a flexible material such as a plastic film, so that it can be widely applied to flexible displays, IC cards and ID tags.
301 成膜室
302 ターゲット
303 シャッター
304 被成膜基板
305 基板保持手段
306 ピラニ真空計
307 イオン真空計
308 ゲートバルブ
309 ターボ分子ポンプ
310 ロータリーポンプ
311 ガス導入室
301
307
Claims (10)
前記活性層はIn、Zn及びOを含み、電子キャリア濃度が10 18 /cm 3 未満の透明アモルファス酸化物膜からなり、
前記透明アモルファス酸化膜をスパッタ法により形成する工程を含み、
前記透明アモルファス酸化膜を形成する工程は、
成膜中の全圧は0.3Pa以上6.65Pa以下であり、
酸素ガス比は0.5vol.%以上10vol.%以下であり、
雰囲気ガス中に5.0×10 −5 Pa以上1.0×10 −1 Pa以下の分圧の水を含むことを特徴とする薄膜トランジスタの製造方法。 In a method of manufacturing a thin film transistor including an active layer , a source electrode, a drain electrode, a gate insulating film, and a gate electrode,
The active layer includes In, Zn and O, and is made of a transparent amorphous oxide film having an electron carrier concentration of less than 10 18 / cm 3 ,
Including a step of forming the transparent amorphous oxide film by sputtering,
The step of forming the transparent amorphous oxide film includes:
The total pressure during film formation is 0.3 Pa or more and 6.65 Pa or less,
The oxygen gas ratio is 0.5 vol. % Or more and 10 vol. % Or less,
A method for manufacturing a thin film transistor, characterized in that the atmospheric gas contains water having a partial pressure of 5.0 × 10 −5 Pa to 1.0 × 10 −1 Pa .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005258264A JP4981282B2 (en) | 2005-09-06 | 2005-09-06 | Thin film transistor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005258264A JP4981282B2 (en) | 2005-09-06 | 2005-09-06 | Thin film transistor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007073697A JP2007073697A (en) | 2007-03-22 |
JP4981282B2 true JP4981282B2 (en) | 2012-07-18 |
Family
ID=37934900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005258264A Active JP4981282B2 (en) | 2005-09-06 | 2005-09-06 | Thin film transistor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4981282B2 (en) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5376750B2 (en) * | 2005-11-18 | 2013-12-25 | 出光興産株式会社 | Semiconductor thin film, manufacturing method thereof, thin film transistor, active matrix drive display panel |
JP5215589B2 (en) | 2007-05-11 | 2013-06-19 | キヤノン株式会社 | Insulated gate transistor and display device |
JP5242083B2 (en) * | 2007-06-13 | 2013-07-24 | 出光興産株式会社 | Crystalline oxide semiconductor and thin film transistor using the same |
TWI518800B (en) * | 2008-08-08 | 2016-01-21 | 半導體能源研究所股份有限公司 | Method for manufacturing semiconductor device |
US8129718B2 (en) | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
KR101612147B1 (en) | 2008-10-23 | 2016-04-12 | 이데미쓰 고산 가부시키가이샤 | Thin film transistor and method for manufacturing same |
JP5616012B2 (en) * | 2008-10-24 | 2014-10-29 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
TWI659474B (en) | 2008-10-31 | 2019-05-11 | 日商半導體能源研究所股份有限公司 | Semiconductor device and method for manufacturing the same |
JP2010135771A (en) * | 2008-11-07 | 2010-06-17 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing the same |
JP4844627B2 (en) | 2008-12-24 | 2011-12-28 | ソニー株式会社 | Thin film transistor manufacturing method and display device manufacturing method |
JP5607349B2 (en) * | 2008-12-26 | 2014-10-15 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP2010205798A (en) * | 2009-02-27 | 2010-09-16 | Japan Science & Technology Agency | Method of manufacturing thin-film transistor |
JP5528727B2 (en) * | 2009-06-19 | 2014-06-25 | 富士フイルム株式会社 | Thin film transistor manufacturing apparatus, oxide semiconductor thin film manufacturing method, thin film transistor manufacturing method, oxide semiconductor thin film, thin film transistor, and light emitting device |
JP5560064B2 (en) * | 2010-03-03 | 2014-07-23 | 富士フイルム株式会社 | IGZO amorphous oxide thin film manufacturing method and field effect transistor manufacturing method using the same |
JP5357808B2 (en) * | 2010-03-03 | 2013-12-04 | 富士フイルム株式会社 | IGZO amorphous oxide insulating film manufacturing method and field effect transistor manufacturing method using the same |
WO2011125454A1 (en) | 2010-04-09 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2011129456A1 (en) | 2010-04-16 | 2011-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Deposition method and method for manufacturing semiconductor device |
US20120000768A1 (en) * | 2010-07-02 | 2012-01-05 | Primestar Solar, Inc. | Methods for sputtering a resistive transparent buffer thin film for use in cadmium telluride based photovoltaic devices |
JP2012114367A (en) * | 2010-11-26 | 2012-06-14 | Idemitsu Kosan Co Ltd | Amorphous oxide thin film including tin and thin film transistor |
US9478668B2 (en) * | 2011-04-13 | 2016-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
JP2013093561A (en) * | 2011-10-07 | 2013-05-16 | Semiconductor Energy Lab Co Ltd | Oxide semiconductor film and semiconductor device |
WO2013141197A1 (en) | 2012-03-23 | 2013-09-26 | 独立行政法人科学技術振興機構 | Thin film transistor and method for manufacturing thin film transistor |
JP6244103B2 (en) | 2012-05-04 | 2017-12-06 | ヴァイアヴィ・ソリューションズ・インコーポレイテッドViavi Solutions Inc. | Method and reactive sputter deposition system for reactive sputter deposition |
JP6059513B2 (en) * | 2012-11-14 | 2017-01-11 | 出光興産株式会社 | Sputtering target, oxide semiconductor thin film, and manufacturing method thereof |
JP5581416B2 (en) * | 2013-04-03 | 2014-08-27 | 出光興産株式会社 | Crystalline oxide semiconductor and thin film transistor using the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3871562B2 (en) * | 2001-12-10 | 2007-01-24 | 日東電工株式会社 | Transparent conductive film having optical element function and method for producing the same |
KR101078483B1 (en) * | 2004-03-12 | 2011-10-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | Switching device of lcd or organic electro luminescence display |
-
2005
- 2005-09-06 JP JP2005258264A patent/JP4981282B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007073697A (en) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981282B2 (en) | Thin film transistor manufacturing method | |
JP5138163B2 (en) | Field effect transistor | |
JP5589030B2 (en) | Amorphous oxide and field effect transistor | |
JP4620046B2 (en) | Thin film transistor and manufacturing method thereof | |
JP5118810B2 (en) | Field effect transistor | |
JP5401573B2 (en) | Method for manufacturing field effect transistor | |
TWI595668B (en) | Oxide semiconductor thin film and thin-film transistor | |
JP6376153B2 (en) | Oxide semiconductor thin film and thin film transistor | |
JP2008130814A (en) | Method for manufacturing thin film transistor | |
JP2016201458A (en) | Microcrystalline oxide semiconductor thin film and thin film transistor using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080904 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090324 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4981282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |