[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4959793B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP4959793B2
JP4959793B2 JP2009516154A JP2009516154A JP4959793B2 JP 4959793 B2 JP4959793 B2 JP 4959793B2 JP 2009516154 A JP2009516154 A JP 2009516154A JP 2009516154 A JP2009516154 A JP 2009516154A JP 4959793 B2 JP4959793 B2 JP 4959793B2
Authority
JP
Japan
Prior art keywords
gradation level
processing circuit
video signal
circuit
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009516154A
Other languages
English (en)
Other versions
JPWO2008146424A1 (ja
Inventor
明彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009516154A priority Critical patent/JP4959793B2/ja
Publication of JPWO2008146424A1 publication Critical patent/JPWO2008146424A1/ja
Application granted granted Critical
Publication of JP4959793B2 publication Critical patent/JP4959793B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2077Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0261Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0266Reduction of sub-frame artefacts
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/014Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、液晶表示装置やエレクトロルミネッセンス表示装置などの画像表示装置に関する。
液晶表示装置などの画像表示装置では、動画を表示したときに、表示輝度が異なる境界部がぼやけて視認されるという問題がある。このような動画表示性能の劣化には、次の2つの要因がある。第1の要因は、表示素子の応答速度が映像の1フレーム期間よりも遅いことにある。このような表示素子の応答速度の不足を補う技術として、オーバーシュート駆動(オーバードライブ駆動とも呼ばれる)が知られている。オーバーシュート駆動とは、映像信号の階調レベルの変化方向(上昇または下降)に応じて、所望の階調レベルを得るための電圧よりも高い電圧または低い電圧を印加することにより、表示素子を強制的に高速駆動する方法である。オーバーシュート駆動については、例えば特許文献1に開示されている。
第2の要因は、映像の1フレーム期間に亘って輝度をほぼ一定に保持するホールド型の表示素子を使用することにある。この点に関し、特許文献2には、ホールド型の表示素子を備えた画像表示装置では、動画を表示したときに、観察者の視線追従によって動画ぼやけが発生することが記載されている。このような動画ぼやけを防止するためには、表示素子のホールド時間を短くすればよく、具体的な方法として、映像の1フレーム期間を短くするフレーム補間駆動や、CRTのようなインパルス型の発光に近づける時分割階調駆動(擬似インパルス駆動)が知られている。動きベクトルを用いたフレーム補間駆動については、例えば特許文献3に開示されており、時分割階調駆動については、例えば特許文献4に開示されている。
これ以外にも特許文献5には、物体像の動きを補償するフレームを作成し、これをフレーム間に内挿してリフレッシュレートを増加させるフレーム補間駆動とオーバードライブ駆動とを組合せた駆動方式が開示されている。この駆動方式では、フレームコンバータ回路の後段にオーバードライブ補正回路が配置される。フレームコンバータ回路によって観察者の視線追従による動画ぼやけを抑制し、オーバードライブ補正回路によって液晶表示素子の応答速度の不足を補うことにより、動画表示性能を改善することができる。さらに特許文献6にも、フレーム補間駆動とオーバードライブ駆動とを併用する駆動方式が開示されている。
日本国特許第2650479号公報 日本国特開平9−325715号公報 日本国特開2001−42831号公報 日本国特開2005−173573号公報 日本国特開2005−91454号公報 日本国特開2005−189820号公報
このように特許文献5や特許文献6にはフレーム補間駆動とオーバーシュート駆動を用いて動画表示性能を改善する方法が開示されているが、これらの方法は時分割階調駆動を行う画像表示装置には適用できない。このため、表示素子の応答速度が遅い画像表示装置について、時分割階調駆動によって観察者の視線追従による動画ぼやけを抑制して動画表示性能を改善しようとすると、画面に擬似輪郭が発生するという問題が新たに生じる。
図30〜図32を参照して、擬似輪郭が発生する原因について説明する。時分割階調駆動を行う画像表示装置の例として、映像の1フレーム期間を前半と後半の2つのサブフレームに分け、2つのサブフレームの輝度の時間積分値の和が1フレーム期間の輝度に等しくなるように、輝度を2つのサブフレームに分配する画像表示装置を取りあげる。ただし、輝度は後半サブフレームに優先的に分配され、前半サブフレームに輝度が分配されるのは、後半サブフレームに最大の輝度が分配される場合に限られるとする。
この画像表示装置において、水平方向に隣接する15個の画素(表示素子)に与えられる映像信号の階調レベルが、図30に示すように変化する場合を考える。図30には、前半サブフレームの階調レベルが0で後半サブフレームの階調レベルが255である領域と、前半および後半サブフレームの階調レベルがいずれも0である領域とが画面に表示され、2つの領域の境界線が水平右方向に2画素/フレームの速度で移動する場合に、境界線を跨いで水平方向に隣接する15個の画素に与えられる映像信号の階調レベルの変化が6フレーム期間に亘って示されている。
この場合において、表示素子の応答速度が映像の1サブフレーム期間よりも遅いとすると、図30に示す注目画素の輝度は、例えば図31に示すように変化する。なお、図31に示す輝度は、ホールド表示における階調レベルに換算した値である。注目画素の輝度は、第3フレーム以降、前半サブフレームでは0、後半サブフレームでは255となるように制御される。ところが実際には、表示素子の応答速度が1サブフレーム期間よりも遅いために、注目画素の輝度は、第3フレームの前半サブフレームでは0、後半サブフレームでは239、第4フレーム以降の前半サブフレームでは13、後半サブフレームでは243にしか到達しない。このため、境界線付近の画素では、前半サブフレームの最小輝度や後半サブフレームの最大輝度が、他の画素と揃わなくなることがある。
観察者は、視線の移動に沿って表示輝度を時間積分しながら、図31に示す輝度応答波形を示す境界線を視認する。このため観察者には、境界線付近の輝度は図32に示すように見える。図32に示すように、輝度の時間積分値は水平表示位置に応じて変化するが、輝度の時間積分値の変化量が小さい箇所(変曲点)があるために、輝度の時間積分値の変化量が大きい箇所が変曲点の前と後に合わせて2カ所現れる。輝度の時間積分値の変化量が大きい箇所は輪郭として認識されるので、この場合、観察者は本来の輪郭と擬似輪郭の2つの輪郭(第1および第2の輪郭)を視認してしまう。
それ故に、本発明は、表示素子の応答速度の不足を補いながら、動画表示性能を改善できる画像表示装置を提供することを目的とする。
本発明の第1の局面は、映像信号に基づき階調表示を行う画像表示装置であって、
複数の表示素子と、
前記表示素子を駆動する駆動回路と、
フレーム単位で入力された映像信号に基づき、サブフレーム単位の映像信号を求める映像変換回路と、
前記映像変換回路から出力された映像信号に対して、1フレーム期間の輝度を複数のサブフレーム期間に分配するための階調レベル変換を行う時分割階調処理回路と、
前記映像変換回路から出力された映像信号について、連続したサブフレーム間で階調レベルが変化したか否かを画素ごとに検出する階調レベル変化検出回路と、
前記階調レベル変化検出回路で連続したサブフレーム間の階調レベルの変化が検出されなかった画素については、前記時分割階調処理回路から出力された映像信号をそのまま前記駆動回路に対して出力し、前記階調レベル変化検出回路で連続したサブフレーム間の階調レベルの変化が検出された画素については、前記時分割階調処理回路から出力された映像信号に代えて、前記映像変換回路から出力された映像信号に対して、信号の時間的変化を強調しながら1フレーム期間の輝度を複数のサブフレーム期間に分配するための階調レベル変換を施した映像信号を前記駆動回路に対して出力するオーバーシュート処理回路とを備える。
本発明の第2の局面は、本発明の第1の局面において、
前記映像変換回路は、前記フレーム単位で入力された映像信号に対してフレーム単位で補間処理を行うフレーム補間処理回路を含む。
本発明の第3の局面は、本発明の第1の局面において、
前記映像変換回路は、
前記フレーム単位で入力された映像信号に対してフレーム単位で補間処理を行うフレーム補間処理回路と、
前記フレーム補間処理回路から出力された映像信号をフレーム単位で複数回繰り返して出力する所定倍速化処理回路とを含む。
本発明の第の局面は、本発明の第1〜第のいずれかの局面において、
前記映像変換回路は、映像信号に対する処理を行う1以上の映像処理回路を含み、
前記映像処理回路および前記時分割階調処理回路は、映像信号に対する処理を行うか否かを制御信号に応じて切り替え、
前記オーバーシュート処理回路は、前記制御信号に応じて異なる階調レベル変換を行うことを特徴とする。
本発明の第の局面は、本発明の第1の局面において、
前記オーバーシュート処理回路は、1フレーム内の各サブフレームに対して異なる階調レベル変換を行うことを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記階調レベル変化検出回路は、連続したサブフレーム間で階調レベルが所定値以上変化したか否かを画素ごとに示す信号を出力し、
前記オーバーシュート処理回路は、前記階調レベル変化検出回路から出力された信号に従い、出力信号を切り替えることを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記オーバーシュート処理回路は、代表値に対応した変換後の階調レベルを記憶したルックアップテーブルと、前記代表値以外に対応した変換後の階調レベルを補間演算によって算出する演算回路とを含む。
本発明の第の局面は、本発明の第の局面において、
前記表示素子に与えられる映像信号の階調レベルが最小値から最大値に変化してから1サブフレーム期間経過後の前記表示素子の輝度を最大到達輝度値とし、前記表示素子に与えられる映像信号の階調レベルが最大値から最小値に変化してから1サブフレーム期間経過後の前記表示素子の輝度を最小到達輝度値としたとき、
前記時分割階調処理回路は、前記映像変換回路から出力された映像信号の階調レベルが前記最小到達輝度値と前記最大到達輝度値との間にある場合には、変換後の階調レベルとして前記最小到達輝度値と前記最大到達輝度値との間にある値を出力することを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記時分割階調処理回路は、前記映像変換回路から出力された映像信号の階調レベルが前記最小到達輝度値よりも小さいか、前記最大到達輝度値よりも大きい場合には、変換後の階調レベルとして変換前の階調レベルを出力することを特徴とする。
本発明の第1の局面は、本発明の第の局面において、
前記表示素子の応答速度は1サブフレーム期間よりも遅いことを特徴とする。
本発明の第1の局面は、本発明の第1の局面において、
前記表示素子は液晶表示素子であることを特徴とする。
本発明の第1の局面は、本発明の第1の局面において、
前記表示素子はエレクトロルミネッセンス素子であることを特徴とする。
本発明の第1の局面によれば、映像変換回路で求めたサブフレーム単位の映像信号に対して時分割階調処理が行われ、サブフレーム間で階調レベルが変化した画素についてはオーバーシュート処理が行われる。したがって、時分割階調駆動によって動画ぼやけを抑制し、オーバーシュート駆動によって表示素子の応答速度の不足を補うことにより、表示素子の応答速度の不足を補いながら、動画表示性能を改善することができる。
本発明の第2の局面によれば、入力映像信号に対してフレーム補間処理を行うことにより、サブフレーム単位の映像信号が求められる。したがって、フレーム補間駆動と時分割階調駆動によって動画ぼやけを抑制し、オーバーシュート駆動によって表示素子の応答速度の不足を補うことにより、表示素子の応答速度の不足を補いながら、動画表示性能を改善することができる。
本発明の第の局面によれば、入力映像信号に対してフレーム補間処理と所定倍速化処理を行うことにより、サブフレーム単位の映像信号が求められる。したがって、フレーム補間駆動と時分割階調駆動によって動画ぼやけを抑制し、オーバーシュート駆動によって表示素子の応答速度の不足を補うことにより、表示素子の応答速度の不足を補いながら、動画表示性能を改善することができる。
本発明の第の局面によれば、制御信号を用いて映像処理回路と時分割階調処理回路を選択的に動作させることにより、表示素子の駆動方式を切り替えることができる。また、制御信号に応じて異なる階調レベル変換を行うオーバーシュート処理回路を備えているので、駆動方式ごとにオーバーシュート処理回路を設ける必要がなく、画像表示装置のコストを削減することができる。
本発明の第の局面によれば、時分割階調駆動によって動画ぼやけを抑制すると共に、サブフレームごとに適正なオーバーシュート駆動を行うことにより、サブフレームごとに表示素子の応答速度の不足を適正に補いながら、動画表示性能を改善することができる。
本発明の第の局面によれば、連続したサブフレーム間で階調レベルが所定値以上変化した画素に対してのみ、オーバーシュート処理回路による階調レベル変換を行うことにより、ノイズの混入による誤動作を防止することができる。
本発明の第の局面によれば、代表値に対応した変換後の階調レベルをルックアップテーブルから読み出し、代表値以外に対応した変換後の階調レベルを演算回路による補間演算によって算出することができる。したがって、ルックアップテーブルの記憶容量を削減すると共に、必要に応じてオーバーシュート処理の精度を変更することができる。
本発明の第の局面によれば、映像変換回路から出力された映像信号の階調レベルが最小到達輝度値と最大到達輝度値との間にある場合には、オーバーシュート処理回路で表示素子の応答速度の不足を補いながらインパルス駆動を行うことにより、2つの輪郭を視認させずに動画表示性能を改善することができる。
本発明の第の局面によれば、映像変換回路から出力された映像信号の階調レベルが最小到達輝度値と最大到達輝度値との間にない場合でも、2つの輪郭を視認させずに表示素子を駆動することができる。
本発明の第1の局面によれば、表示素子の応答速度が1サブフレーム期間より遅い場合でも、時分割階調駆動によって動画ぼやけを抑制し、オーバーシュート駆動によって表示素子の応答速度の不足を補うことにより、表示素子の応答速度の不足を補いながら、動画表示性能を改善することができる。
本発明の第1の局面によれば、表示素子の応答速度の不足を補いながら、動画表示性能を改善できる液晶表示装置を提供することができる。
本発明の第1の局面によれば、表示素子の応答速度の不足を補いながら、動画表示性能を改善できるエレクトロルミネッセンス表示装置を提供することができる。
本発明の第1の実施形態に係る液晶表示装置の構成を示すブロック図である。 図1に示す液晶表示装置におけるフレーム補間処理を説明するための図である。 図1に示す液晶表示装置におけるフレーム単位での処理の流れを示す図である。 図1に示す液晶表示装置の表示画面の例を示す図である。 図1に示す液晶表示装置に入力される映像信号の変化の例を示す図である。 図1に示す液晶表示装置のフレーム補間処理回路の出力信号の変化の例を示す図である。 図1に示す液晶表示装置の時分割階調処理回路の出力信号の変化の例を示す図である。 図1に示す液晶表示装置のオーバーシュート処理回路の出力信号の変化の例を示す図である。 図1に示す液晶表示装置のある画素について、映像信号の階調レベルと液晶表示素子の輝度の変化の例を示す図である。 図1に示す液晶表示装置の時分割階調処理回路による階調レベル変換の特性を示す図である。 図1に示す液晶表示装置において、液晶表示素子に与えられる映像信号の階調レベルと液晶表示素子の輝度の変化の例を示す図である。 図1に示す液晶表示装置において、液晶表示素子に与えられる映像信号の階調レベルと液晶表示素子の輝度の変化の別の例を示す図である。 図1に示す液晶表示装置の別の画素について、映像信号の階調レベルと液晶表示素子の輝度の変化の例を示す図である。 図1に示す液晶表示装置のオーバーシュート処理回路による前半フレーム用の階調レベル変換の特性を示す図である。 図1に示す液晶表示装置のオーバーシュート処理回路による後半フレーム用の階調レベル変換の特性を示す図である。 図1に示す液晶表示装置において、観察者から見た境界線付近の輝度の変化を示す図である。 本発明の第2の実施形態に係る液晶表示装置の構成を示すブロック図である。 図17に示す液晶表示装置におけるフレーム単位での処理の流れを示す図である。 図17に示す液晶表示装置に入力される映像信号の変化の例を示す図である。 図17に示す液晶表示装置の単純2倍速化処理回路の出力信号の変化の例を示す図である。 図17に示す液晶表示装置の時分割階調処理回路の出力信号の変化の例を示す図である。 図17に示す液晶表示装置のオーバーシュート処理回路の出力信号の変化の例を示す図である。 図17に示す液晶表示装置のある画素について、映像信号の階調レベルと液晶表示素子の輝度の変化の例を示す図である。 本発明の第3の実施形態に係る液晶表示装置の構成を示すブロック図である。 図24に示す液晶表示装置におけるフレーム単位での処理の流れを示す図である。 図24に示す液晶表示装置に入力される映像信号の変化の例を示す図である。 図24に示す液晶表示装置のフレーム補間処理回路の出力信号の変化の例を示す図である。 図24に示す液晶表示装置のある画素について、映像信号の階調レベルと液晶表示素子の輝度の変化の例を示す図である。 本発明の第4の実施形態に係る液晶表示装置の構成を示すブロック図である。 従来の画像表示装置に入力される映像信号の変化の例を示す図である。 従来の画像表示装置において、表示素子に与えられる映像信号の階調レベルと表示素子の輝度の変化の例を示す図である。 従来の画像表示装置において、観察者から見た境界線付近の輝度の変化を示す図である。
符号の説明
1、2、3、4…液晶表示装置
11、12、13…タイミング制御回路
20、25…フレーム補間処理回路
21、26、31、36、41、46、51、56…処理部
22、32、62…フレームメモリ
30、35…単純2倍速化処理回路
40、45…時分割階調処理回路
42、52…LUT
50、55…オーバーシュート処理回路
60…直前サブフレーム記憶回路
61…制御部
70…階調レベル変化検出回路
80…駆動回路
90…画素アレイ
91…液晶表示素子
(第1の実施形態)
図1は、本発明の第1の実施形態に係る液晶表示装置1の構成を示すブロック図である。図1に示す液晶表示装置1は、タイミング制御回路11、フレーム補間処理回路20、時分割階調処理回路40、オーバーシュート処理回路50、直前サブフレーム記憶回路60、階調レベル変化検出回路70、駆動回路80、および、画素アレイ90を備えている。液晶表示装置1は、映像信号V1に対して3つの処理(フレーム補間処理、時分割階調処理およびオーバーシュート処理)を行い、得られた映像信号V2を用いて階調表示を行う。本実施形態では、フレーム補間処理回路20が、フレーム単位で入力された映像信号に基づきサブフレーム単位の映像信号を求める映像変換回路に該当する。
液晶表示装置1に供給される入力信号Xには、画像データを表す映像信号V1と表示タイミングを定める同期信号T0とが含まれている。映像信号V1はフレーム補間処理回路20に入力され、同期信号T0はタイミング制御回路11に入力される。タイミング制御回路11は、同期信号T0に基づき、フレーム補間処理回路20、時分割階調処理回路40、オーバーシュート処理回路50、直前サブフレーム記憶回路60および階調レベル変化検出回路70に対する同期信号T1と、駆動回路80に対する同期信号T2とを出力する。画素アレイ90は、2次元状に配置された複数の液晶表示素子91を含んでいる。駆動回路80は、同期信号T2とオーバーシュート処理回路50から出力された映像信号V2とに基づき、液晶表示素子91を駆動する。これにより、液晶表示装置1は画面を表示する。
以下、映像信号V1、V2は0から255までの階調レベルを表す8ビットの信号であり、液晶表示素子91の輝度は階調レベルが0のときに最小、階調レベルが255のときに最大になるとする。また、液晶表示装置1では、映像信号V1のリフレッシュレートは60Hzであるとする。
フレーム補間処理回路20は、処理部21およびフレームメモリ22を含み、映像信号V1に対してフレーム単位で補間処理を行う。より詳細には、フレームメモリ22は少なくとも1フレーム分の映像信号を記憶可能な容量を有し、フレーム補間処理回路20に入力された映像信号V1はフレームメモリ22に書き込まれる。処理部21は、映像信号V1を現フレームとし、フレームメモリ22に記憶された映像信号を前フレームとして、2枚のフレームから動画部分を検出する。次に、処理部21は、前フレームと現フレームの中間の時刻における動画部分の位置を求め、求めた位置に動画部分を移動させたフレーム(動き補償されたフレーム)を補間フレームとして前フレームと現フレームの間に挿入する。これにより、フレーム補間処理回路20から出力される映像信号のリフレッシュレートは、映像信号V1のリフレッシュレートの2倍(120Hz)になる。
図2は、フレーム補間処理回路20によるフレーム補間処理を説明するための図である。映像信号V1に(N−1)フレームと(N)フレームが連続して含まれているとき、フレーム補間処理回路20は、以下の処理により、2枚のフレームの中間の時刻におけるフレーム(以下、(N−0.5)フレームという)を作成する。フレーム補間処理回路20は、まず、(N−1)フレームと(N)フレームから、動画部分(図2では、自動車の画像)を検出する。次に、フレーム補間処理回路20は、(N−1)フレームにおける動画部分の位置と(N)フレームにおける動画部分の位置とに基づき、(N−0.5)フレームにおける動画部分の位置を求める。次に、フレーム補間処理回路20は、求めた位置に動画部分を移動させることにより(N−0.5)フレームを作成する。得られた(N−0.5)フレームは、(N−1)フレームと(N)フレームの間に挿入される。
時分割階調処理回路40は、処理部41およびルックアップテーブル(Lookup Table:以下、LUTという)42を含み、フレーム補間処理回路20から出力された映像信号に対して、1フレーム期間の輝度を前半と後半の2つのサブフレーム期間に分配するための階調レベル変換を行う。時分割階調処理回路40では、前半サブフレームと後半サブフレームの輝度の時間積分値の和が1フレーム期間の輝度に等しくなるように、輝度を2つのサブフレームに分配するための階調レベル変換が行われる。この際、輝度は後半サブフレームに優先的に分配され、前半サブフレームに輝度が分配されるのは、後半サブフレームにある程度大きな輝度が分配される場合に限られる。このように一方のサブフレームに輝度を優先的に分配することにより、擬似的なインパルス駆動を行うことができる。
LUT42は、分配前の階調レベルに対応づけて、前半サブフレーム用の階調レベルと後半サブフレーム用の階調レベルを予め記憶している。前半サブフレーム用の階調レベルと後半サブフレーム用の階調レベルは、上記の条件を満たすように(すなわち、前半サブフレームと後半サブフレームの輝度の時間積分値の和が1フレーム期間の輝度に等しくなり、かつ、後半サブフレームに輝度を優先的に分配するように)決定されている。処理部41は、フレーム補間処理回路20から出力された映像信号の階調レベルを分配前の階調レベルとし、この値と前半サブフレームか後半サブフレームかを示す情報とを用いてLUT42を参照する。このように処理部41は、LUT42を用いて、1フレーム期間の輝度を前半と後半の2つのサブフレーム期間に分配するための階調レベル変換を行う。
直前サブフレーム記憶回路60は、制御部61およびフレームメモリ62を含み、フレーム補間処理回路20から出力された映像信号を1サブフレーム期間遅延させて出力する。フレームメモリ62は少なくとも1サブフレーム分の映像信号を記憶可能な容量を有し、制御部61はフレームメモリ62に対する書き込みと読み出しを制御する。フレーム補間処理回路20から出力された映像信号は、フレームメモリ62に書き込まれ、1サブフレーム期間後にフレームメモリ62から読み出される。以下、直前サブフレーム記憶回路60から出力される映像信号を「直前サブフレームの映像信号」という。
階調レベル変化検出回路70は、フレーム補間処理回路20から出力された映像信号の階調レベルと直前サブフレームの映像信号の階調レベルとを画素ごとに比較し、連続したサブフレーム間で階調レベルが変化したか否かを画素ごとに示す変化検出信号Cを出力する。変化検出信号Cのビット数は、典型的には、画素アレイ90内の液晶表示素子91の個数に等しい。以下、階調レベル変化検出回路70は閾値を有し、変化検出信号Cは、階調レベルの変化量が閾値以上である画素については1、それ以外の画素については0になるとする。
オーバーシュート処理回路50は、階調レベル変化検出回路70で階調レベルの変化が検出された画素については、時分割階調処理回路40から出力された映像信号に代えて、フレーム補間処理回路20から出力された映像信号に対して、信号の時間的変化を強調しながら1フレーム期間の輝度を複数のサブフレーム期間に分配するための階調レベル変換を施した映像信号を出力する。オーバーシュート処理回路50から出力された映像信号V2は、駆動回路80に供給され、液晶表示素子91の駆動に用いられる。
オーバーシュート処理回路50は、処理部51およびLUT52(前半サブフレーム用LUTと後半サブフレーム用LUT)を含んでいる。LUT52は、直前サブフレームの階調レベルと現サブフレームの階調レベルとの組合せ、および、前半サブフレームか後半サブフレームかに対応づけて、変換後の階調レベルを予め記憶している。処理部51は、変化検出信号Cが0である画素については、時分割階調処理回路40から出力された階調レベルをそのまま出力する。また、処理部51は、変化検出信号Cが1である画素については、フレーム補間処理回路20から出力された映像信号の階調レベルを現サブフレームの階調レベルとし、この値と直前サブフレームの映像信号の階調レベルを用いてLUT52を参照し、LUT52から読み出した階調レベルを出力する。このようにオーバーシュート処理回路50は、変化検出信号Cが1である画素(すなわち、階調レベルが変化した画素)に対してのみ、階調レベル変換を行う。なお、LUT42、52は、例えばROMなどを用いて構成される。
図3は、液晶表示装置1におけるフレーム単位での処理の流れを示す図である。映像信号V1のリフレッシュレートが60Hzのとき、フレーム補間処理回路20には16.67msごとにフレームF1、F2、…が入力される。フレーム補間処理回路20では、フレームF1とフレームF2に基づき補間フレームP1が作成され、フレームF1とフレームF2の間に挿入される。補間フレームP2、P3、…についても、同様の処理が行われる。これにより、映像信号V1の2倍のリフレッシュレート(120Hz)を有する映像信号が得られる。
次に、フレームF1と補間フレームP1を2枚のサブフレームとした新たなフレームNF1が作成される。フレームNF1に含まれる2枚のサブフレームは、時分割階調処理回路40で前半サブフレームS1Aと後半サブフレームS1Bに変換される。オーバーシュート処理回路50では階調レベルが変化した画素に対してのみ階調レベル変換が行われ、これにより、前半サブフレームS1Aは前半サブフレームS1A’に、後半サブフレームS1Bは後半サブフレームS1B’に変換される。同様の方法で、映像信号V1に含まれるフレームF2、F3、…は、サブフレームS2A’、S2B’、S3A’、S3B’、…に変換される。
以下、液晶表示装置1における画素単位での階調レベルの変化を説明する。ここでは一例として、図4に示すように、階調レベル170の領域と階調レベル0の領域が画面に表示され、2つの領域の境界線が水平右方向に2画素/フレームの速度で移動する場合を考える。また、画面内の縦1画素×横15画素の領域を「注目ライン」といい、注目ライン内のある画素(左から7番目の画素)を「注目画素」という。
図5〜図8は、それぞれ、注目ライン内の画素について、映像信号V1、フレーム補間処理回路20の出力信号、時分割階調処理回路40の出力信号、および、映像信号V2の変化の例を6フレーム期間に亘って示す図である。図5〜図8において、横軸は画素の水平表示位置を表し、縦軸はフレーム期間あるいはサブフレーム期間を単位とした時間を表す。図9は、注目画素について、映像信号の階調レベルと液晶表示素子91の輝度の変化を6フレーム期間に亘って示す図である。なお、図9に示す輝度は、ホールド表示における階調レベルに換算した値である(以下の図面でも同じ)。
フレーム補間処理回路20によるフレーム補間処理では、動き補償されたフレームが作成され、前フレームと現フレームの間に挿入される。注目画素の入力階調レベルが、図5に示すように、60Hzのレートで0、0、170、170、168、170の順に変化したとき、フレーム補間処理後の階調レベルは、図6に示すように、120Hzのレートで0、0、0、0、170、170、170、170、168、168、170、170の順に変化する。
図9には、階調レベル変化検出回路70による階調レベル変化検出結果も記載されている。ここでは、ノイズの混入などによる誤動作を防止するために、階調レベル変化検出回路70は、閾値を4とし、階調レベルが±4階調以上変化したときには「変化あり」、階調レベルが±4階調未満しか変化しないときには「変化なし」と判定する。例えば図9に示す例では、第2フレームの後半サブフレームの階調レベルは0、第3フレームの前半サブフレームの階調レベルは170である。このとき、階調レベルの変化量は170であるので、変化ありと判定される。一方、第4フレームの後半サブフレームの階調レベルは170、第5フレームの前半サブフレームの階調レベルは168である。このとき、階調レベルの変化量は−2であるので、変化なしと判定される。
時分割階調処理回路40は、前半サブフレームと後半サブフレームに対して、異なる階調レベル変換を行う。このため一般には、変換後の階調レベルは、前半サブフレームと後半サブフレームとで異なる。例えば図9に示す例では、入力階調レベルが0のときには、前半サブフレームでも後半サブフレームでも変換後の階調レベルは0となるが、入力階調レベルが170のときには、変換後の階調レベルは前半サブフレームでは13、後半サブフレームでは239となる。
なお、時分割階調駆動を行うときには、輝度をできるだけ多く後半サブフレームに分配することが望ましいことから、前半サブフレームに輝度を分配するのを、後半サブフレームに最大の輝度を分配する場合に限ることがある。ところが、時分割階調処理回路40では、後半サブフレームに最大の輝度を分配しない場合でも、前半サブフレームに輝度が分配されている。例えば図9に示す例では、入力階調レベルが170のときには、変換後の階調レベルは、前半サブフレームでは13であり(最小値0ではない)、後半サブフレームでは239である(最大値255ではない)。時分割階調処理回路40がこのような階調レベル変換を行う理由については後述する。
オーバーシュート処理回路50は、変化検出信号Cに従い、信号の時間的変化を強調するための階調レベル変換を行うか否かを切り替える。図9に示す例では、第2フレームの後半サブフレームから第3フレームの前半サブフレームに移るときには変化ありと判定され、第3フレームの前半サブフレームの出力階調レベルはLUT52から読み出された値127となる。これに対して、それ以外のときには変化なしと判定され、時分割階調処理回路40から出力された階調レベルがそのまま出力される。このような階調レベル変換を行うことにより、液晶表示素子91の応答速度の不足を補うことができる。
以下、具体例を挙げて、時分割階調処理回路40の詳細を説明する。図10は、時分割階調処理回路40による階調レベル変換の特性を示す図である。図10において、横軸は変換前の階調レベルを表し、縦軸は変換後の階調レベルを表す。図10には、前半サブフレームについての変換後の階調レベルが一点鎖線で、後半サブフレームについての変換後の階調レベルが破線で示されている。
図10に示すように、変換前の階調レベルが13以下または239以上のときには、変換後の階調レベルは、前半サブフレームでも後半サブフレームでも変換前の階調レベルと同じになる。また、変換前の階調レベルが14以上170未満のときには、変換後の階調レベルは、前半サブフレームでは13となり、後半サブフレームでは変換前の階調レベルに応じた値となる。また、変換前の階調レベルが170以上239未満のときには、変換後の階調レベルは、後半サブフレームでは239となり、前半サブフレームでは変換前の階調レベルに応じた値となる。
時分割階調処理回路40における変換後の階調レベルは、例えば、以下の方法で決定される。図11および図12は、映像信号V2の階調レベルと液晶表示素子91の輝度の変化を示す図である。映像信号V2のリフレッシュレートは120Hzであり、液晶表示素子91の応答速度はサブフレーム期間(8.3ms)よりも遅いものとする。
図11において、サブフレームAでは映像信号V2の階調レベルは最小値0から最大値255に変化するが、サブフレームA終了時の液晶表示素子91の輝度は、最大値255には到達せず、それよりも小さい値239にしか到達しない。また、サブフレームBでは映像信号V2の階調レベルは最大値255から最小値0に変化するが、サブフレームB終了時の液晶表示素子91の輝度は、最小値0には到達せず、それよりも大きい値13にしか到達しない。
このように表示素子に与えられる映像信号の階調レベルが最小値から最大値に変化してから1サブフレーム期間経過後の表示素子の輝度を「最大到達輝度値」といい、表示素子に与えられる映像信号の階調レベルが最大値から最小値に変化してから1サブフレーム期間経過後の表示素子の輝度を「最小到達輝度値」という。図11に示す例では、最大到達輝度値は239、最小到達輝度値は13となる。
応答速度が1サブフレーム期間よりも遅い表示素子を用いた画像表示装置では、階調レベルが変化するときの階調レベル境界部の見え方は、ホールド駆動を行う場合とインパルス駆動を行う場合とで異なる。ホールド駆動を行う画像表示装置では階調レベル境界部がぼやけて見えるのに対して、インパルス駆動を行う画像表示装置では階調レベル境界部に本来の輪郭と擬似輪郭の2つの輪郭が見える(図32を参照)。どちらも境界部の見え方として好ましいものではないが、観察者には前者よりも後者のほうが表示品位がより劣るように感じられる。
そこで、液晶表示装置1ではインパルス駆動によって動画表示性能を改善しながら、インパルス駆動によって2つの輪郭が見えることを防止するために、時分割階調処理回路40は、オーバーシュート処理で応答を改善できるときにはインパルス駆動となり、オーバーシュート処理で応答を改善できないときにはホールド駆動となるように、輝度を前半サブフレームと後半サブフレームに分配する。
以下、具体例を挙げて説明する。液晶表示素子91の輝度は、図11の期間T1のように、出力階調レベルが0から255に変化したときに最大到達輝度値239に到達し、図12の期間T2のように、出力階調レベルが255から0に変化したときに最小到達輝度値13に到達する。このことから、オーバーシュート処理で応答を改善できる出力階調レベルの上限は239、下限は13であることが分かる。そこで、前半サブフレームと後半サブフレームで輝度の差が最大になるのは、図9の第4フレーム以降のように、前半サブフレームの出力階調レベルが13で、後半サブフレームの出力階調レベルが239のときであるとする。
14以上238以下の出力階調レベルについては、オーバーシュート処理で応答を改善できるので、時分割階調処理回路40は、前半サブフレームと後半サブフレームに異なる輝度を分配してインパルス駆動を行う。これに対して、13以下または239以上の出力階調レベルについては、オーバーシュート処理では応答を改善できないので、時分割階調処理回路40は、前半サブフレームと後半サブフレームに同じ輝度を分配してホールド駆動を行う。これにより、インパルス駆動によって動画表示性能を改善しながら、インパルス駆動によって2つの輪郭が見えることを防止することができる。
なお、以上の説明では、時分割階調処理回路40は、2つの輪郭が見えることをオーバーシュート処理で防止することに重点を置いて輝度を分配することとしたが、インパルス駆動で動画表示性能を改善することに重点を置いて輝度を分配してもよい。動画表示性能を改善することに重点を置く場合には、時分割階調処理回路40は、例えば1以上254以下の出力階調レベルについて、前半サブフレームと後半サブフレームに異なる輝度を分配してインパルス駆動を行ってもよい。また、時分割階調処理回路40は、前半サブフレームと後半サブフレームで異なる輝度を分配する出力階調レベルの範囲を適宜変更してもよい。
オーバーシュート処理回路50における変換後の階調レベルは、例えば、次のような方法で決定される。オーバーシュート処理回路50は、前半サブフレームか後半サブフレームかに応じて変換後の階調レベルを切り替える。オーバーシュート処理回路50は、注目画素に対しては第3フレームの前半サブフレームでオーバーシュート処理を施し(図9を参照)、注目画素の右隣の画素に対しては第3フレームの後半サブフレームでオーバーシュート処理を施す(図13を参照)。
図9を参照して、前半サブフレームについて変換後の階調レベルを決定する方法を説明する。図9では、第3フレームの前半サブフレームにおいて、変化ありと判定され、時分割階調処理後の階調レベルは13となる。このときに2つの輪郭が見えることを防止するためは、第3フレームの前半サブフレームの輝度を次の第4フレームの前半サブフレームの輝度と一致させればよく、このためには、第3フレームの前半サブフレームで輝度が最小到達輝度値13に到達するように、変換後の階調レベルを決定すればよい。この結果、直前サブフレームの階調レベルが0、現サブフレームの階調レベルが170、現サブフレームが前半サブフレームのときの変換後の階調レベルは127に決定される。
同様に図13を参照して、後半サブフレームについて変換後の階調レベルを決定する方法を説明する。図13では、第3フレームの後半サブフレームにおいて、変化ありと判定され、時分割階調処理後の階調レベルは239となる。このときに2つの輪郭が見えることを防止するためには、第3フレームの後半サブフレームの輝度を次の第4フレームの後半サブフレームの輝度と一致させればよく、このためには、第3フレームの後半サブフレームで輝度が最大到達輝度値239に到達するように、変換後の階調レベルを決定すればよい。この結果、直前サブフレームの階調レベルが0、現サブフレームの階調レベルが170、現サブフレームが後半サブフレームのときの変換後の階調レベルは245に決定される。
前半サブフレームと後半サブフレームで異なる階調レベルを求めるために、オーバーシュート処理回路50は、LUT52として、前半サブフレーム用LUTと後半サブフレーム用LUTを含んでいる。処理部51は、前半サブフレームを処理するときには前半サブフレーム用LUTを、後半サブフレームを処理するときには後半サブフレーム用LUTを選択し、選択したLUTから現サブフレームの階調レベルと直前サブフレームの階調レベルに対応した階調レベルを読み出す。
図14および図15は、オーバーシュート処理回路50による階調レベル変換の特性を示す図である。図14は前半サブフレーム用の特性を示し、図15は後半サブフレーム用の特性を示す。図14および図15には、変換前の階調レベルを横軸とし、変換後の階調レベルを縦軸として、直前サブフレームの階調レベルPに対応して複数のグラフが記載されている。2枚の図面から明らかなように、オーバーシュート処理回路50による階調レベル変換の特性は、前半サブフレームと後半サブフレームで異なる。このようにオーバーシュート処理回路50は、1フレーム内の各サブフレームに対して異なる階調レベル変換を行う。
オーバーシュート処理回路50は、図14および図15に示す特性の階調レベル変換を行う限り、任意に構成してよい。例えば、LUT52は、現サブフレームのすべての階調レベルと直前サブフレームのすべての階調レベルとの組合せに対応して変換後の階調レベルを記憶し、処理部51はLUT52に記憶された変換後の階調レベルを読み出すこととしてもよい(第1の構成)。あるいは、LUT52の回路規模を削減するために、LUT52は、現サブフレームの階調レベルの代表値と直前サブフレームの階調レベルの代表値との組合せに対応して変換後の階調レベルを記憶し、LUT52に記憶されていない階調レベルの組合せに対応した変換後の階調レベルは、処理部51が線形補間演算などにより求めることとしてもよい(第2の構成)。あるいは、オーバーシュート処理回路50はLUT52を含まず、処理部51が現サブフレームの階調レベルと直前サブフレームの階調レベルとに基づき、演算処理により変換後の階調レベルを求めることとしてもよい(第3の構成)。
上記第1の構成によれば、すべての入力階調レベルに対して最適なオーバーシュート量を自由に設定することができる。上記第2の構成によれば、ROMなどの記憶回路を多量に設ける必要がなく、画像表示装置のコストを削減することができる。上記第3の構成によれば、少量の記憶回路を設けるだけで適正なオーバーシュート量を設定することができる。
上記第2の構成の具体例を説明する。フレーム補間処理回路20から出力される映像信号の階調レベルが0から255までの範囲で変化するときに、現サブフレームの階調レベルの代表値を0、42、106、170、255とし、直前サブフレームの階調レベルの代表値にも同じ値を用いる。この場合、LUT52は、前半サブフレーム用と後半サブフレーム用にそれぞれ5×5=25個の変換後の階調レベルを記憶する。なお、回路規模や演算精度を考慮して、代表値の個数を5個よりも多くしても、少なくしてもよい。
階調レベルの代表値を選択するときには、その値未満では前半サブフレームの変換後の階調レベルが一定で、後半サブフレームの変換後の階調レベルが可変となり、その値を超えると後半サブフレームの変換後の階調レベルが一定で、前半サブフレームの変換後の階調レベルが可変となる階調レベル(以下、境界レベルという。図10に示す例では170)を、代表値に含めることが好ましい。これにより、図14および図15に示すように、オーバーシュート処理回路50による階調レベル変換の特性が境界レベルで不連続に変化するときでも、境界レベル近傍の階調レベルについて演算で階調レベル変換を行うときに生じる誤差を小さくし、液晶表示素子91の応答速度の不足を適正に補いながら、動画表示性能を改善することができる。
このように構成された時分割階調処理回路40とオーバーシュート処理回路50を用いた場合、図9および図13に示すように、境界線付近の画素の前半サブフレームの最小輝度や後半サブフレームの最大輝度は他の画素の輝度と揃う。観察者は、視線の移動に沿って表示輝度を時間積分しながら、図9および図13に示す輝度応答波形を示す境界線を視認する。このため観察者には、境界線付近の輝度は図16に示すように見える。図16に示すように、輝度の時間積分値は水平表示位置に応じて変化するが、従来の画像表示装置とは異なり(図32を参照)、輝度の時間積分値の変化量が小さい箇所(変曲点)がなく、輝度の時間積分値の変化量が大きい箇所は1カ所しかない。輝度の時間積分値の変化量が大きい箇所は輪郭として認識されるので、この場合、観察者は輪郭を1つだけ視認する。このように液晶表示装置1によれば、本来の輪郭とは異なる擬似輪郭の発生を抑制することができる。
以上に示すように、本実施形態に係る液晶表示装置1では、フレーム補間駆動と時分割階調駆動が行われ、連続したサブフレーム間で階調レベルが変化した画素についてはオーバーシュート駆動が行われる。フレーム補間駆動と時分割階調駆動によれば動画ぼやけを抑制でき、オーバーシュート駆動によれば液晶表示素子91の応答速度の不足を補える。したがって、液晶表示装置1によれば、表示素子の応答速度の不足を補いながら、動画表示性能を改善することができる。
(第2の実施形態)
図17は、本発明の第2の実施形態に係る液晶表示装置2の構成を示すブロック図である。図17に示す液晶表示装置2は、タイミング制御回路12、単純2倍速化処理回路30、時分割階調処理回路40、オーバーシュート処理回路50、直前サブフレーム記憶回路60、階調レベル変化検出回路70、駆動回路80、および、画素アレイ90を備えている。液晶表示装置2は、映像信号V1に対して3つの処理(単純2倍速化処理、時分割階調処理およびオーバーシュート処理)を行い、得られた映像信号V2を用いて階調表示を行う。本実施形態では、単純2倍速化処理回路30が、フレーム単位で入力された映像信号に基づきサブフレーム単位の映像信号を求める映像変換回路に該当する。なお、以下に示す各実施形態では、各実施形態の構成要素のうち、既に述べた実施形態と同一の要素については、同一の参照符号を付して、説明を省略する。
液晶表示装置2に供給される入力信号Xには、映像信号V1と同期信号T0が含まれている。映像信号V1は単純2倍速化処理回路30に入力され、同期信号T0はタイミング制御回路12に入力される。なお、液晶表示装置2では、映像信号V1のリフレッシュレートは60Hzであるとする。タイミング制御回路12は、同期信号T0に基づき、単純2倍速化処理回路30、時分割階調処理回路40、オーバーシュート処理回路50、直前サブフレーム記憶回路60および階調レベル変化検出回路70に対する同期信号T1と、駆動回路80に対する同期信号T2とを出力する。
単純2倍速化処理回路30は、処理部31およびフレームメモリ32を含み、映像信号V1をフレーム単位で2倍の速度で2回繰り返して出力する(以下、この処理を「単純2倍速化処理」という)。より詳細には、フレームメモリ32は少なくとも1フレーム分の映像信号を記憶可能な容量を有し、単純2倍速化処理回路30に入力された映像信号V1はフレームメモリ32に書き込まれる。処理部31は、フレームメモリ32に書き込まれた映像信号をフレーム単位で書き込み時の2倍の速度で2回繰り返して読み出す。これにより、単純2倍速化処理回路30から出力される映像信号のリフレッシュレートは、映像信号V1のリフレッシュレートの2倍(120Hz)になる。単純2倍速化処理回路30から出力された映像信号に対しては、第1の実施形態と同様に、時分割階調処理およびオーバーシュート処理が行われる。
図18は、液晶表示装置2におけるフレーム単位での処理の流れを示す図である。映像信号V1のリフレッシュレートが60Hzのとき、単純2倍速化処理回路30には16.67msごとにフレームF1、F2、…が入力される。フレームF1は、単純2倍速化処理回路30で単純2倍速化され、同じ内容の2枚のサブフレームからなる新たなフレームNF1となる。以降の処理(時分割階調処理およびオーバーシュート処理)は第1の実施形態と同じであるので、ここでは説明を省略する。
第1の実施形態と同じく、図4に示す例について、液晶表示装置2における画素単位での階調レベルの変化を説明する。図19〜図22は、それぞれ、注目ライン内の画素について、映像信号V1、単純2倍速化処理回路30の出力信号、時分割階調処理回路40の出力信号、および、映像信号V2の変化を6フレーム期間に亘って示す図である。図23は、注目画素について、映像信号の階調レベルと液晶表示素子91の輝度の変化を6フレーム期間に亘って示す図である。
単純2倍速化処理回路30による単純2倍速化処理では、前半サブフレームと後半サブフレームで同じ階調レベルが出力される。入力階調レベルが、図19に示すように、60Hzのレートで0、0、170、170、170、170の順に変化したとき、単純2倍速化処理後の階調レベルは、図20に示すように、120Hzのレートで0、0、0、0、170、170、…の順に変化する。単純2倍速化処理以降の処理は第1の実施形態とほぼ同じであるので、ここでは第1の実施形態との相違点のみを説明をする。
図20に示すように、単純2倍速化処理後の階調レベルは、前半サブフレームと後半サブフレームで等しい。このため、階調レベル変化検出回路70は、前半サブフレームについては変化あり、あるいは、変化なしと判定するが、後半サブフレームについては必ず変化なしと判定する。したがって、オーバーシュート処理回路50は、前半サブフレームの階調レベルに対してオーバーシュート処理を行うことがあるが、後半サブフレームの階調レベルに対してオーバーシュート処理を行わない。このため、オーバーシュート処理回路50は、LUT52として前半サブフレーム用のLUTだけを含んでいればよく、後半サブフレーム用LUTは不要となる。
このようにフレーム補間処理回路20に代えて単純2倍速化処理回路30を用いた場合でも、図23に示すように、液晶表示装置2における注目画素の輝度は、第1の実施形態と同様に、境界線付近の画素の前半サブフレームの最小輝度や後半サブフレームの最大輝度が他の画素の輝度と揃う。したがって、第1の実施形態と同じ理由により、本来の輪郭とは異なる擬似輪郭の発生を抑制することができる。
以上に示すように、本実施形態に係る液晶表示装置2では、単純2倍速化処理と時分割階調駆動が行われ、連続したサブフレーム間で階調レベルが変化した画素に対してはオーバーシュート駆動が行われる。時分割階調駆動によれば動画ぼやけを抑制でき、オーバーシュート駆動によれば液晶表示素子91の応答速度の不足を補える。したがって、液晶表示装置2によれば、表示素子の応答速度の不足を補いながら、動画表示性能を改善することができる。
(第3の実施形態)
図24は、本発明の第3の実施形態に係る液晶表示装置3の構成を示すブロック図である。図24に示す液晶表示装置3は、タイミング制御回路13、フレーム補間処理回路20、単純2倍速化処理回路30、時分割階調処理回路40、オーバーシュート処理回路50、直前サブフレーム記憶回路60、階調レベル変化検出回路70、駆動回路80、および、画素アレイ90を備えている。液晶表示装置3は、映像信号V1に対して4つの処理(フレーム補間処理、単純2倍速化処理、時分割階調処理およびオーバーシュート処理)を行い、得られた映像信号V2を用いて階調表示を行う。本実施形態では、フレーム補間処理回路20および単純2倍速化処理回路30が、フレーム単位で入力された映像信号に基づきサブフレーム単位の映像信号を求める映像変換回路に該当する。
液晶表示装置3に供給される入力信号Xには、映像信号V1と同期信号T0が含まれている。映像信号V1はフレーム補間処理回路20に入力され、同期信号T0はタイミング制御回路13に入力される。なお、液晶表示装置3では、映像信号V1のリフレッシュレートは50Hzであるとする。タイミング制御回路13は、同期信号T0に基づき、フレーム補間処理回路20、単純2倍速化処理回路30、時分割階調処理回路40、オーバーシュート処理回路50、直前サブフレーム記憶回路60および階調レベル変化検出回路70に対する同期信号T1と、駆動回路80に対する同期信号T2とを出力する。
図25は、液晶表示装置3におけるフレーム単位での処理の流れを示す図である。映像信号V1のリフレッシュレートが50Hzのとき、フレーム補間処理回路20には20msごとにフレームF1、F2、…が入力される。フレーム補間処理回路20では、補間フレームP1が作成され、フレームF1とフレームF2の間に挿入される。補間フレームP2、P3、…についても、同様の処理が行われる。これにより、映像信号V1の2倍のリフレッシュレート(100Hz)を有する映像信号が得られる。フレーム補間処理回路20から出力された映像信号に対しては、第2の実施形態と同様に、単純2倍速化処理、時分割階調処理およびオーバーシュート処理が行われる。
第1の実施形態と同じく、図4に示す例について、液晶表示装置3における画素単位での階調レベルの変化を説明する。ただし、本実施形態では、2つの領域の境界線は水平右方向に4画素/フレームの速度で移動するものとする。図26および図27は、それぞれ、注目ライン内の画素について、映像信号V1、および、フレーム補間処理回路20の出力信号の変化を3フレーム期間に亘って示す図である。フレーム補間処理回路20によるフレーム補間処理では、動き補償されたフレームが作成され、前フレームと現フレームの間に挿入される。注目画素の入力階調レベルが、図26に示すように、50Hzのレートで0、170、170の順に変化したとき、フレーム補間処理後の階調レベルは、図27に示すように、100Hzのレートで0、0、170、170、170、170の順に変化する。
図27のフレーム補間処理後の1フレーム期間を図19の1フレーム期間とみなせば、図27は図19と同じである。したがって、液晶表示装置3について単純2倍速化処理回路30の出力信号、時分割階調処理回路40の出力信号、および、映像信号V2の変化を3フレーム期間に亘って示すと、図20〜図22と同じになる。図28は、注目画素について、映像信号の階調レベルと液晶表示素子91の輝度の変化を3フレーム期間に亘って示す図である。
このようにフレーム補間処理回路20と単純2倍速化処理回路30を用いた場合でも、図28に示すように、液晶表示装置3における注目画素の輝度は、第1の実施形態と同様に、境界線付近の画素の前半サブフレームの最小輝度や後半サブフレームの最大輝度が他の画素の輝度と揃う。したがって、第1の実施形態と同じ理由により、本来の輪郭とは異なる擬似輪郭の発生を抑制することができる。
以上に示すように、本実施形態に係る液晶表示装置3では、フレーム補間駆動、単純2倍速化処理および時分割階調駆動が行われ、サブフレーム間で階調レベルが変化した画素に対してはオーバーシュート駆動が行われる。フレーム補間駆動および時分割階調駆動によれば動画ぼやけを抑制でき、オーバーシュート駆動によれば液晶表示素子91の応答速度の不足を補える。したがって、液晶表示装置3によれば、表示素子の応答速度の不足を補いながら、動画表示性能を改善することができる。
(第4の実施形態)
図29は、本発明の第4の実施形態に係る液晶表示装置4の構成を示すブロック図である。図29に示す液晶表示装置4は、タイミング制御回路13、フレーム補間処理回路25、単純2倍速化処理回路35、時分割階調処理回路45、オーバーシュート処理回路55、直前サブフレーム記憶回路60、階調レベル変化検出回路70、駆動回路80、および、画素アレイ90を備えている。液晶表示装置4は、映像信号V1に対して3つの処理(フレーム補間処理、単純2倍速化処理および時分割階調処理)の中から選択した処理とオーバーシュート処理とを行い、得られた映像信号V2を用いて画面を表示する。本実施形態では、フレーム補間処理回路25および単純2倍速化処理回路35が、フレーム単位で入力された映像信号に基づきサブフレーム単位の映像信号を求める映像変換回路に該当する。
液晶表示装置4には、映像信号V1と同期信号T0を含む入力信号Xに加えて、方式切り替え信号Mが与えられる。方式切り替え信号Mは、映像信号に対して、上記3つの処理を行うか否かを独立して切り替えるための制御信号である。なお、液晶表示装置4では、映像信号V1のリフレッシュレートは60Hzであるとする。
フレーム補間処理回路25は、処理部26およびフレームメモリ22を含んでいる。処理部26は、第1の実施形態に係る処理部21に対して、方式切り換え信号Mに応じてフレーム補間処理を行うか否かを切り替える機能を追加したものである。単純2倍速化処理回路35は、処理部36およびフレームメモリ32を含んでいる。処理部36は、第2の実施形態に係る処理部31に対して、方式切り換え信号Mに応じて単純2倍速化処理を行うか否かを切り替える機能を追加したものである。時分割階調処理回路45は、処理部46およびLUT42を含んでいる。処理部46は、第1の実施形態に係る処理部41に対して、方式切り換え信号Mに応じて時分割階調処理を行うか否かを切り替える機能を追加したものである。処理部26、36、46は、映像信号に対する処理を行わないときには、入力された映像信号をそのまま出力する。
オーバーシュート処理回路55は、処理部56および複数のLUT52を含んでいる。処理部56は、第1の実施形態に係る処理部51に対して、方式切り替え信号Mに応じて複数のLUT52の中から階調レベル変換に使用するLUT52を選択する機能を追加したものである。
フレーム補間処理回路25、単純2倍速化処理回路35、および、時分割階調処理回路45は、方式切り替え信号Mに応じて映像信号に対する処理を行うか否かを切り替え、オーバーシュート処理回路55は、方式切り替え信号Mに応じて階調レベル変換の内容を切り替える。
例えば、方式切り替え信号Mが第1の値をとるとき、フレーム補間処理回路25と時分割階調処理回路45は処理を行うが、単純2倍速化処理回路35は処理を行わないとする。このとき液晶表示装置4は、第1の実施形態に係る液晶表示装置1と同じ動作を行う。また、方式切り替え信号Mが第2の値をとるとき、単純2倍速化処理回路35と時分割階調処理回路45は処理を行うが、フレーム補間処理回路25は処理を行わないとする。このとき液晶表示装置4は、第2の実施形態に係る液晶表示装置2と同じ動作を行う。また、方式切り替え信号Mが第3の値をとるとき、フレーム補間処理回路25、単純2倍速化処理回路35、および、時分割階調処理回路45は処理を行うとする。このとき液晶表示装置4は、第3の実施形態に係る液晶表示装置3と同じ動作を行う。また、方式切り替え信号Mが第4の値をとるとき、フレーム補間処理回路25は処理を行うが、単純2倍速化処理回路35と時分割階調処理回路45は処理を行わないとする。このとき、液晶表示装置4は、フレーム補間駆動とオーバーシュート駆動を行う。
以上に示すように、本実施形態に係る液晶表示装置4では、制御信号に応じて、映像信号に対する処理のそれぞれを行うか否かと、オーバーシュート処理回路55における階調レベル変換の内容とが切り替えられる。したがって、制御信号を用いて、表示素子の駆動方式を切り替えることができる。また、制御信号に応じて異なる階調レベル変換を行うオーバーシュート処理回路55を備えているので、駆動方式ごとにオーバーシュート処理回路を設ける必要がなく、画像表示装置のコストを削減することができる。
なお、第1〜第4の実施形態に係る液晶表示装置は、映像信号のリフレッシュレートを2倍にする単純2倍速化処理回路とフレーム補間処理回路を備えることとしたが、これに代えて、映像信号のリフレッシュレートをM倍にする単純M倍速化処理回路(所定倍速化処理回路)や、映像信号のリフレッシュレートをN倍にするフレーム補間処理回路を備えていてもよい。
また、フレーム補間処理回路と単純M倍速化処理回路と直前サブフレーム記憶回路は、別個のフレームメモリを含んでいてもよく、1個のフレームメモリを共有してもよい。また、フレーム補間処理回路は、前フレームと後フレームに基づき動きベクトルを求め、求めた動きベクトルを用いて補間フレームを作成してもよく、これ以外の任意の方法で補間フレームを作成してもよい。
また、液晶表示装置の表示モードは、VA(Vertically Aligned)方式でも、IPS(In Plane Switching)方式でも、OCB(Optically Compensated Birefringence )方式でも、TN(Twisted Nematic )方式でもよく、それ以外の方式でもよい。また、表示素子としてエレクトロルミネッセンス素子を用いることにより、エレクトロルミネッセンス表示装置を構成してもよい。
これらの液晶表示装置および画像表示装置についても、第1〜第4の実施形態に係る液晶表示装置と同様に、表示素子の応答速度の不足を補いながら、動画表示性能を改善することができる。
また、上述した画像表示装置と、外部から与えられた映像信号を画像表示装置に出力する信号入力部とを組み合わせることにより、パーソナルコンピュータなどに使用される画像表示モニター(例えば、液晶モニター)を構成することができ、上述した画像表示装置と、テレビジョン放送信号のチャネルを選択し、選択したチャネルのテレビジョン画像信号を画像表示装置に出力するチューナ部とを組み合わせることにより、テレビジョン受像機(例えば、液晶テレビジョン受像機)を構成することができる。これにより、表示素子の応答速度の不足を補いながら、動画表示性能を改善できる画像表示モニターやテレビジョン受像機を提供することができる。
本発明の画像表示装置は、表示素子の応答速度の不足を補いながら動画表示性能を改善できるので、液晶表示装置やエレクトロルミネッセンス表示装置など、各種の画像表示装置に利用することができる。

Claims (12)

  1. 映像信号に基づき階調表示を行う画像表示装置であって、
    複数の表示素子と、
    前記表示素子を駆動する駆動回路と、
    フレーム単位で入力された映像信号に基づき、サブフレーム単位の映像信号を求める映像変換回路と、
    前記映像変換回路から出力された映像信号に対して、1フレーム期間の輝度を複数のサブフレーム期間に分配するための階調レベル変換を行う時分割階調処理回路と、
    前記映像変換回路から出力された映像信号について、連続したサブフレーム間で階調レベルが変化したか否かを画素ごとに検出する階調レベル変化検出回路と、
    前記階調レベル変化検出回路で連続したサブフレーム間の階調レベルの変化が検出されなかった画素については、前記時分割階調処理回路から出力された映像信号をそのまま前記駆動回路に対して出力し、前記階調レベル変化検出回路で連続したサブフレーム間の階調レベルの変化が検出された画素については、前記時分割階調処理回路から出力された映像信号に代えて、前記映像変換回路から出力された映像信号に対して、信号の時間的変化を強調しながら1フレーム期間の輝度を複数のサブフレーム期間に分配するための階調レベル変換を施した映像信号を前記駆動回路に対して出力するオーバーシュート処理回路とを備えた、画像表示装置。
  2. 前記映像変換回路は、前記フレーム単位で入力された映像信号に対してフレーム単位で補間処理を行うフレーム補間処理回路を含む、請求項1に記載の画像表示装置。
  3. 前記映像変換回路は、
    前記フレーム単位で入力された映像信号に対してフレーム単位で補間処理を行うフレーム補間処理回路と、
    前記フレーム補間処理回路から出力された映像信号をフレーム単位で複数回繰り返して出力する所定倍速化処理回路とを含む、請求項1に記載の画像表示装置。
  4. 前記映像変換回路は、映像信号に対する処理を行う1以上の映像処理回路を含み、
    前記映像処理回路および前記時分割階調処理回路は、映像信号に対する処理を行うか否かを制御信号に応じて切り替え、
    前記オーバーシュート処理回路は、前記制御信号に応じて異なる階調レベル変換を行うことを特徴とする、請求項1〜のいずれかに記載の画像表示装置。
  5. 前記オーバーシュート処理回路は、1フレーム内の各サブフレームに対して異なる階調レベル変換を行うことを特徴とする、請求項1に記載の画像表示装置。
  6. 前記階調レベル変化検出回路は、連続したサブフレーム間で階調レベルが所定値以上変化したか否かを画素ごとに示す信号を出力し、
    前記オーバーシュート処理回路は、前記階調レベル変化検出回路から出力された信号に従い、出力信号を切り替えることを特徴とする、請求項に記載の画像表示装置。
  7. 前記オーバーシュート処理回路は、代表値に対応した変換後の階調レベルを記憶したルックアップテーブルと、前記代表値以外に対応した変換後の階調レベルを補間演算によって算出する演算回路とを含む、請求項に記載の画像表示装置。
  8. 前記表示素子に与えられる映像信号の階調レベルが最小値から最大値に変化してから1サブフレーム期間経過後の前記表示素子の輝度を最大到達輝度値とし、前記表示素子に与えられる映像信号の階調レベルが最大値から最小値に変化してから1サブフレーム期間経過後の前記表示素子の輝度を最小到達輝度値としたとき、
    前記時分割階調処理回路は、前記映像変換回路から出力された映像信号の階調レベルが前記最小到達輝度値と前記最大到達輝度値との間にある場合には、変換後の階調レベルとして前記最小到達輝度値と前記最大到達輝度値との間にある値を出力することを特徴とする、請求項に記載の画像表示装置。
  9. 前記時分割階調処理回路は、前記映像変換回路から出力された映像信号の階調レベルが前記最小到達輝度値よりも小さいか、前記最大到達輝度値よりも大きい場合には、変換後の階調レベルとして変換前の階調レベルを出力することを特徴とする、請求項に記載の画像表示装置。
  10. 前記表示素子の応答速度は1サブフレーム期間よりも遅いことを特徴とする、請求項に記載の画像表示装置。
  11. 前記表示素子は液晶表示素子であることを特徴とする、請求項1に記載の画像表示装置。
  12. 前記表示素子はエレクトロルミネッセンス素子であることを特徴とする、請求項1に記載の画像表示装置。
JP2009516154A 2007-05-28 2007-11-30 画像表示装置 Active JP4959793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009516154A JP4959793B2 (ja) 2007-05-28 2007-11-30 画像表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007140571 2007-05-28
JP2007140571 2007-05-28
PCT/JP2007/073236 WO2008146424A1 (ja) 2007-05-28 2007-11-30 画像表示装置
JP2009516154A JP4959793B2 (ja) 2007-05-28 2007-11-30 画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2008146424A1 JPWO2008146424A1 (ja) 2010-08-19
JP4959793B2 true JP4959793B2 (ja) 2012-06-27

Family

ID=40074702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009516154A Active JP4959793B2 (ja) 2007-05-28 2007-11-30 画像表示装置

Country Status (5)

Country Link
US (1) US7929000B2 (ja)
EP (1) EP2149873A4 (ja)
JP (1) JP4959793B2 (ja)
CN (1) CN101627417B (ja)
WO (1) WO2008146424A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1460612A3 (en) * 2003-03-19 2006-11-15 Sharp Kabushiki Kaisha Driving method of liquid crystal display apparatus, driving apparatus of liquid crystal display apparatus, and program thereof
JP5050691B2 (ja) * 2007-07-05 2012-10-17 ソニー株式会社 画像処理装置、画像処理方法およびコンピュータプログラム
JP5060864B2 (ja) * 2007-08-06 2012-10-31 ザインエレクトロニクス株式会社 画像信号処理装置
KR101539616B1 (ko) * 2008-04-24 2015-07-28 삼성전자주식회사 화질 개선 방법 및 그 장치
JP5343714B2 (ja) 2009-06-05 2013-11-13 ソニー株式会社 映像処理装置、表示装置および表示システム
US8643776B2 (en) * 2009-11-30 2014-02-04 Mediatek Inc. Video processing method capable of performing predetermined data processing operation upon output of frame rate conversion with reduced storage device bandwidth usage and related video processing apparatus thereof
US9230494B2 (en) * 2010-03-18 2016-01-05 Sharp Kabushiki Kaisha Multi-primary color liquid crystal panel drive circuit, multi-primary color liquid crystal panel drive method, liquid crystal display device and overdrive setting method
JP2011234342A (ja) * 2010-04-08 2011-11-17 Canon Inc 画像処理装置及びその制御方法
KR20110131897A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 데이터 처리 방법 및 이를 수행하는 표시 장치
US9081535B2 (en) * 2012-09-03 2015-07-14 Nvidia Corporation Automatic topology configuration through automatic hardware profiles across multiple display units
US9086838B2 (en) * 2012-09-03 2015-07-21 Nvidia Corporation Synchronous media display through automatic hardware profiles across multiple display units
KR102237109B1 (ko) 2014-07-22 2021-04-08 삼성디스플레이 주식회사 감마 데이터 생성 회로, 이를 포함하는 표시 장치 및 표시 장치의 구동 방법
KR102241857B1 (ko) 2014-09-01 2021-04-21 삼성디스플레이 주식회사 감마 적용 데이터 생성 회로 및 이를 포함하는 표시 장치
US11221815B2 (en) * 2015-02-25 2022-01-11 Sharp Nec Display Solutions, Ltd. Display system, display device, and display method
JP6314902B2 (ja) * 2015-04-30 2018-04-25 日亜化学工業株式会社 表示装置及び点灯制御回路並びに表示装置の点灯駆動方法
JP7020126B2 (ja) * 2018-01-12 2022-02-16 株式会社Jvcケンウッド 制御装置及び液晶表示装置
US10971161B1 (en) 2018-12-12 2021-04-06 Amazon Technologies, Inc. Techniques for loss mitigation of audio streams
US11336954B1 (en) * 2018-12-12 2022-05-17 Amazon Technologies, Inc. Method to determine the FPS on a client without instrumenting rendering layer
US11252097B2 (en) 2018-12-13 2022-02-15 Amazon Technologies, Inc. Continuous calibration of network metrics
US11368400B2 (en) 2018-12-13 2022-06-21 Amazon Technologies, Inc. Continuously calibrated network system
US11356326B2 (en) 2018-12-13 2022-06-07 Amazon Technologies, Inc. Continuously calibrated network system
CN109671412B (zh) * 2019-02-18 2021-05-25 京东方科技集团股份有限公司 过驱动方法、装置、液晶显示面板的控制器和显示设备
US11016792B1 (en) 2019-03-07 2021-05-25 Amazon Technologies, Inc. Remote seamless windows
US11245772B1 (en) 2019-03-29 2022-02-08 Amazon Technologies, Inc. Dynamic representation of remote computing environment
US11461168B1 (en) 2019-03-29 2022-10-04 Amazon Technologies, Inc. Data loss protection with continuity
CN113225589B (zh) * 2021-04-30 2022-07-08 北京凯视达信息技术有限公司 一种视频插帧处理方法
WO2023127164A1 (ja) * 2021-12-29 2023-07-06 シャープディスプレイテクノロジー株式会社 表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003208138A (ja) * 2001-11-09 2003-07-25 Sharp Corp 液晶表示装置
JP2004233949A (ja) * 2002-12-03 2004-08-19 Sharp Corp 液晶表示装置
JP2005173573A (ja) * 2003-11-17 2005-06-30 Sharp Corp 画像表示装置、電子機器、液晶テレビジョン装置、液晶モニタ装置、画像表示方法、表示制御プログラムおよび記録媒体
WO2006100988A1 (ja) * 2005-03-18 2006-09-28 Sharp Kabushiki Kaisha 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP2006343707A (ja) * 2005-05-11 2006-12-21 Hitachi Displays Ltd 表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650479B2 (ja) 1989-09-05 1997-09-03 松下電器産業株式会社 液晶制御回路および液晶パネルの駆動方法
JPH09325715A (ja) 1996-06-06 1997-12-16 Nippon Hoso Kyokai <Nhk> 画像ディスプレイ
JP3884885B2 (ja) 1999-07-29 2007-02-21 株式会社日立製作所 液晶表示装置
TW200303001A (en) 2001-11-09 2003-08-16 Sharp Kk Liquid crystal display device
JP2005091454A (ja) 2003-09-12 2005-04-07 Matsushita Electric Ind Co Ltd 表示装置
JP2005189820A (ja) 2003-12-04 2005-07-14 Sharp Corp 液晶表示装置及びその駆動方法
JP2005173387A (ja) 2003-12-12 2005-06-30 Nec Corp 画像処理方法、表示装置の駆動方法及び表示装置
JP2005352315A (ja) * 2004-06-11 2005-12-22 Seiko Epson Corp 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに、電気光学装置及び電子機器
WO2006098244A1 (ja) * 2005-03-14 2006-09-21 Sharp Kabushiki Kaisha 画像表示装置、画像表示モニタ、およびテレビジョン受像機
US20090122207A1 (en) 2005-03-18 2009-05-14 Akihiko Inoue Image Display Apparatus, Image Display Monitor, and Television Receiver
JP4768344B2 (ja) * 2005-05-11 2011-09-07 株式会社 日立ディスプレイズ 表示装置
CN100552753C (zh) * 2005-05-11 2009-10-21 株式会社日立显示器 显示装置
US8026934B2 (en) * 2005-08-09 2011-09-27 Sharp Kabushiki Kaisha Driving control apparatus of display apparatus, display method, display apparatus, display monitor, and television receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003208138A (ja) * 2001-11-09 2003-07-25 Sharp Corp 液晶表示装置
JP2004233949A (ja) * 2002-12-03 2004-08-19 Sharp Corp 液晶表示装置
JP2005173573A (ja) * 2003-11-17 2005-06-30 Sharp Corp 画像表示装置、電子機器、液晶テレビジョン装置、液晶モニタ装置、画像表示方法、表示制御プログラムおよび記録媒体
WO2006100988A1 (ja) * 2005-03-18 2006-09-28 Sharp Kabushiki Kaisha 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP2006343707A (ja) * 2005-05-11 2006-12-21 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
US7929000B2 (en) 2011-04-19
JPWO2008146424A1 (ja) 2010-08-19
EP2149873A4 (en) 2011-04-13
EP2149873A1 (en) 2010-02-03
US20100091042A1 (en) 2010-04-15
WO2008146424A1 (ja) 2008-12-04
CN101627417B (zh) 2012-03-07
CN101627417A (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
JP4959793B2 (ja) 画像表示装置
KR100457484B1 (ko) 표시 장치 및 그 구동 방법
JP4629096B2 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
US7903129B2 (en) Image display device
JP4341839B2 (ja) 画像表示装置、電子機器、液晶テレビジョン装置、液晶モニタ装置、画像表示方法、表示制御プログラムおよび記録媒体
US8482579B2 (en) Image display device and image display method
KR100691324B1 (ko) 액정 디스플레이장치
JP4598061B2 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP4499154B2 (ja) 画像表示装置、画像表示モニタ、およびテレビジョン受像機
JPWO2007052441A1 (ja) 画像表示方法および画像表示装置
US20080030514A1 (en) Display device
JP2004212610A (ja) 表示装置の駆動方法、表示装置の駆動装置、および、そのプログラム
JP5354927B2 (ja) 液晶表示装置
JP4722517B2 (ja) 画像表示装置、画像表示モニター、およびテレビジョン受像機
JP2009098574A (ja) 画像処理装置、画像表示装置および画像処理方法
WO2008062578A1 (fr) Appareil d&#39;affichage d&#39;image
US20120044252A1 (en) Image display apparatus and method of controlling the same
JP2008268286A (ja) 画像表示装置
JPWO2007122825A1 (ja) 表示パネル駆動装置、表示パネルの駆動方法、表示装置、テレビジョン受像機
US20090010339A1 (en) Image compensation circuit, method thereof, and lcd device using the same
JP4731971B2 (ja) 表示装置の駆動装置および表示装置
JP4858947B2 (ja) 画像表示装置、電子機器、液晶テレビジョン装置、液晶モニタ装置、画像表示方法、表示制御プログラムおよび記録媒体
JP2009162955A (ja) 画像表示装置
JP4584333B2 (ja) 表示パネル駆動装置、表示装置、表示パネル駆動方法、テレビジョン受像機
JP4858997B2 (ja) 画像表示装置、電子機器、液晶テレビジョン装置、液晶モニタ装置、画像表示方法、表示制御プログラムおよび記録媒体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4959793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150