[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4957511B2 - Display device and electronic device - Google Patents

Display device and electronic device Download PDF

Info

Publication number
JP4957511B2
JP4957511B2 JP2007283921A JP2007283921A JP4957511B2 JP 4957511 B2 JP4957511 B2 JP 4957511B2 JP 2007283921 A JP2007283921 A JP 2007283921A JP 2007283921 A JP2007283921 A JP 2007283921A JP 4957511 B2 JP4957511 B2 JP 4957511B2
Authority
JP
Japan
Prior art keywords
voltage
detection
signal
electrode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007283921A
Other languages
Japanese (ja)
Other versions
JP2009110418A (en
Inventor
靖昌 高沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007283921A priority Critical patent/JP4957511B2/en
Publication of JP2009110418A publication Critical patent/JP2009110418A/en
Application granted granted Critical
Publication of JP4957511B2 publication Critical patent/JP4957511B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent false detection of touch particularly by noise related to voltage switching of a common electrode. <P>SOLUTION: Switches 411 and 412 are mutually exclusively ON or OFF in a settling period, and the switch 411 is thereafter OFF while the switch 412 is ON in a counting period. Touch detection in a detection electrode 202 is performed based on the time for the voltage of a node A to reach a preset reference voltage Vref in the counting period. A common signal Vcom is reversed by an operational amplifier 453, and further differentiated by a capacitative element 457 and added to the node A, whereby the noise propagating through the detection electrode 202 is canceled. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、表示パネルから発生するノイズによって検出精度が低下するのを抑える技術に関する。   The present invention relates to a technique for suppressing a decrease in detection accuracy due to noise generated from a display panel.

液晶を用いた表示パネルでは、走査線とデータ線との交差に対応して、画素電極とコモン電極(対向電極)とで液晶を挟持した液晶容量が設けられ、この液晶容量に階調(明るさ)に応じた電圧を書き込むことによって所定の表示を行うようになっている。一方、この液晶容量を交流駆動する際にデータ線の電圧振幅を抑えるため、当該コモン電極の電圧を、低位側電圧および高位側電圧に交互に切り替える技術も提案されている。
近年では、このような表示装置に、タッチ検出を行うタッチパネルを積層することも行われている。タッチパネルを表示パネルに設けると、タッチパネルによる入力に応じた画像を表示パネルに表示させることができるので、ユーザの利便性を向上させることが可能となる。
ところで、タッチパネルを表示パネルに積層させた場合に、コモン電極の電圧が切り替わると、その切り替わりに伴うノイズが位置検出に影響を与える。このため、位置検出用の電極に流れる交流電流のうち、コモン電極電圧が切り替わるタイミングを含む前後部分をカットし、当該カットした信号電流に基づいて位置検出を行う技術が提案されている(例えば特許文献1参照)。
特開2006−146895号公報
In a display panel using liquid crystal, a liquid crystal capacitor having a liquid crystal sandwiched between a pixel electrode and a common electrode (counter electrode) is provided corresponding to the intersection of a scanning line and a data line. A predetermined display is performed by writing a voltage corresponding to the above. On the other hand, in order to suppress the voltage amplitude of the data line when the liquid crystal capacitor is AC driven, a technique for alternately switching the voltage of the common electrode between a low voltage and a high voltage has been proposed.
In recent years, a touch panel that performs touch detection is stacked on such a display device. When the touch panel is provided on the display panel, an image corresponding to the input by the touch panel can be displayed on the display panel, so that convenience for the user can be improved.
By the way, when the voltage of the common electrode is switched when the touch panel is stacked on the display panel, the noise accompanying the switching affects the position detection. For this reason, a technique has been proposed in which the front and rear portions including the timing at which the common electrode voltage is switched among the alternating currents flowing through the position detection electrodes are cut and position detection is performed based on the cut signal currents (for example, patents). Reference 1).
JP 2006-146895 A

しかしながら、この技術では、位置検出用の電極に流れる交流電流を、コモン電極の電圧が切り替わるタイミングを含めた期間においてカットしてしまうので、当該タイミング付近では、位置検出の精度が低下する、という問題が指摘された。
本発明は、このような事情に鑑みてなされたもので、その目的の一つは、コモン電極の電圧を切り替える表示装置に積層されたタッチパネルのタッチ検出の精度低下を抑える技術を提供することにある。
However, with this technique, the AC current flowing through the position detection electrode is cut in a period including the timing at which the voltage of the common electrode is switched, so that the accuracy of position detection is reduced in the vicinity of the timing. Was pointed out.
The present invention has been made in view of such circumstances, and one of its purposes is to provide a technique for suppressing a decrease in touch detection accuracy of a touch panel stacked on a display device that switches the voltage of a common electrode. is there.

上記目的を達成するために本発明は、複数の走査線と複数のデータ線との交差に対応して設けられ、各々は、前記走査線に選択電圧が印加されたときに、前記データ線の電圧とコモン電極との間の差電圧に応じた階調となる画素を有する表示パネルと、前記複数の走査線を所定の順番で選択する走査線駆動回路と、前記コモン電極に対して、前記走査線が所定数選択される毎にコモン信号を供給するコモン信号供給回路と、前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じたデータ信号を、データ線を介して供給するデータ線駆動回路と、前記表示パネルに積層され、検出電極を有するタッチパネル基板と、前記検出電極のタッチ検出を行う検出回路と、を備え、前記検出回路は、電源線と所定のノードとの間に流れる電流を一定値とさせる定電流源と、前記検出電極と前記ノードとの間でオンまたはオフする第1スイッチと、前記検出電極と接地線との間でオンまたはオフする第2スイッチと、前記ノードと前記接地線との間に介挿された容量素子と、前記表示パネルから前記検出電極に重畳されるノイズと逆位相の信号を前記ノードに与えるノイズ相殺信号供給回路と、を有し、前記第1および第2スイッチを互いに排他的にオンおよびオフさせる動作を繰り返すセトリング期間と、該セトリング期間の後に、前記第1スイッチをオフさせ、前記第2スイッチをオンさせて、前記ノードの電圧が予め設定された基準電圧に達するまでの時間に基づいて前記検出電極におけるタッチ検出を行うカウント期間とを有する。本発明において、セトリング期間におけるノードの電圧は、検出電極における容量成分に応じた電圧にセトリングする。検出電極における容量成分は、タッチの有無によって異なるので、カウント期間において、ノードは定電流源による容量素子への充電によって基準電圧に達するまでの時間によって検出電極におけるタッチの有無が検出される。本願発明によれば、表示パネルから検出電極にノイズが伝搬しても、当該ノイズは、信号供給回路による逆位相の信号によって相殺される。したがって、ノイズによる影響が抑えられて、タッチ検出精度の低下を抑えることが可能となる。 In order to achieve the above object, the present invention is provided corresponding to the intersection of a plurality of scanning lines and a plurality of data lines, each of which is connected to the scanning line when a selection voltage is applied to the scanning line. A display panel having pixels having gradation according to a voltage difference between a voltage and a common electrode, a scanning line driving circuit for selecting the plurality of scanning lines in a predetermined order, and the common electrode, A common signal supply circuit for supplying a common signal every time a predetermined number of scanning lines are selected, and a data signal corresponding to the gradation of the pixel for the pixel corresponding to the scanning line to which the selection voltage is applied, A data line driving circuit that is supplied via a line, a touch panel substrate that is stacked on the display panel and includes a detection electrode, and a detection circuit that performs touch detection of the detection electrode, the detection circuit including a power line, Between a given node A constant current source that sets a flowing current to a constant value, a first switch that is turned on or off between the detection electrode and the node, and a second switch that is turned on or off between the detection electrode and the ground line; A capacitive element interposed between the node and the ground line, and a noise canceling signal supply circuit for giving the node a signal having a phase opposite to that of noise superimposed on the detection electrode from the display panel. , A settling period in which the first and second switches are turned on and off exclusively, and after the settling period, the first switch is turned off and the second switch is turned on. that having a count period for touch detection in the detection electrodes on the basis of the time until the voltage reaches a predetermined reference voltage. In the present invention, the voltage of the node in the settling period is settled to a voltage corresponding to the capacitance component in the detection electrode. Since the capacitance component in the detection electrode varies depending on the presence or absence of the touch, the presence or absence of the touch on the detection electrode is detected by the time until the node reaches the reference voltage by charging the capacitance element with the constant current source in the counting period. According to the present invention, even if noise propagates from the display panel to the detection electrode, the noise is canceled by the signal having the opposite phase from the signal supply circuit. Therefore, the influence of noise is suppressed, and it is possible to suppress a decrease in touch detection accuracy.

本発明において、前記ノイズ相殺信号供給回路は、前記コモン信号の電圧を反転させる反転増幅回路と、前記反転増幅回路による信号を微分する微分回路と、を有する構成としても良い。この構成によれば、検出電極に重畳されるノイズと逆位相の信号を比較的簡易にノードに与えることが可能となる。
お、本発明は、表示装置のみならず、当該表示装置を有する電子機器としても概念することが可能である。
In the present invention, the noise cancellation signal supply circuit may include an inverting amplifier circuit that inverts the voltage of the common signal, and a differentiating circuit that differentiates a signal from the inverting amplifier circuit. According to this configuration, a signal having a phase opposite to that of the noise superimposed on the detection electrode can be given to the node relatively easily.
Contact name present invention not display only, it can be conceptualized as an electronic apparatus having the display device.

以下、本発明の実施の形態について図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<第1実施形態>
図1(a)は、本発明の第1実施形態に係る表示装置の構成を示す図である。
この図に示されるように、表示装置1は、表示パネル10と、タッチ検出用の検出電極が形成されたタッチパネル基板22とが積層された構成である。表示パネル10は、素子基板12と対向基板14とを互いに一定の間隔を保って貼り合わせられるとともに、当該間隙に液晶層が封止された構成となっている。なお、図1(a)では、説明のために表示パネル10とタッチパネル基板22との間を離した状態で示しているが、実際には、これらは密着した状態となっている。
<First Embodiment>
FIG. 1A is a diagram showing a configuration of a display device according to the first embodiment of the present invention.
As shown in this figure, the display device 1 has a configuration in which a display panel 10 and a touch panel substrate 22 on which detection electrodes for touch detection are formed are stacked. The display panel 10 has a configuration in which the element substrate 12 and the counter substrate 14 are bonded to each other at a constant interval, and a liquid crystal layer is sealed in the gap. In FIG. 1A, the display panel 10 and the touch panel substrate 22 are shown separated from each other for the sake of explanation, but in actuality, they are in close contact with each other.

一方、タッチパネル基板22には、透明導電膜からなる検出電極202が図1(b)に示されるように形成されている。すなわち、検出電極202は、本実施形態では同図に示されるように、ほぼ正方形のものがn個、マトリクス状に配列するとともに、n個の検出電極202の各々には、それぞれ引き出し線が接続されている。なお、検出電極202についての形状および配列は、後述するように正方形・マトリクス状に限られない。   On the other hand, a detection electrode 202 made of a transparent conductive film is formed on the touch panel substrate 22 as shown in FIG. That is, in the present embodiment, as shown in the drawing, n detection electrodes 202 are arranged in a substantially square shape in the form of a matrix, and each of the n detection electrodes 202 is connected to a lead line. Has been. Note that the shape and arrangement of the detection electrodes 202 are not limited to a square / matrix shape, as will be described later.

図2は、表示装置1の電気的な構成を示すブロック図である。
この図に示されるように、表示パネル10は、駆動回路30によって駆動される。また、検出回路50は、容量検出回路40および検出制御回路44を含み、このうち、容量検出回路40は、n個の検出電極202の引き出し線に各々にそれぞれ接続されて、検出電極202の容量に応じた時間カウント値を出力し、検出制御回路44は、内部発振器で生成したクロック信号を後述するように信号Ck-1〜Ck-nに分配したり、信号Ckを供給したりする。
なお、本実施形態において、容量検出回路40には、後述するノイズ対策のために駆動回路30によるコモン信号Vcomが供給される。
FIG. 2 is a block diagram showing an electrical configuration of the display device 1.
As shown in this figure, the display panel 10 is driven by a drive circuit 30. In addition, the detection circuit 50 includes a capacitance detection circuit 40 and a detection control circuit 44, and among these, the capacitance detection circuit 40 is connected to each of the lead lines of the n detection electrodes 202, and the capacitance of the detection electrode 202. The detection control circuit 44 distributes the clock signal generated by the internal oscillator to the signals Ck-1 to Ck-n and supplies the signal Ck as will be described later.
In the present embodiment, the capacitance detection circuit 40 is supplied with a common signal Vcom from the drive circuit 30 for noise countermeasures to be described later.

説明便宜のため、表示パネル10および駆動回路30について説明する。
図3は、これらの構成を示すブロック図である。
この図に示されるように、本実施形態において表示パネル10では、320行の走査線112が行(X)方向に延在するように、また、240列のデータ線114が列(Y)方向に延在するように、それぞれ設けられている。そして、これらの1〜320行目の走査線112と1〜240列目のデータ線114との交差に対応して、画素110がそれぞれ配列している。したがって、本実施形態では、画素110は表示パネル10において縦320行×横240列のマトリクス状に配列することになるが、本発明を当該配列に限定する趣旨ではない。
また、本実施形態では、コモン電極108には、コモン信号供給回路320によるコモン信号Vcomが供給される。コモン電極108は、すべての画素110にわたって共用される。
For convenience of explanation, the display panel 10 and the drive circuit 30 will be described.
FIG. 3 is a block diagram showing these configurations.
As shown in this figure, in the display panel 10 in the present embodiment, 320 scanning lines 112 extend in the row (X) direction, and 240 data lines 114 extend in the column (Y) direction. Each is provided so as to extend. The pixels 110 are arranged corresponding to the intersections between the scanning lines 112 in the first to 320th rows and the data lines 114 in the first to 240th columns. Therefore, in the present embodiment, the pixels 110 are arranged in a matrix of 320 rows × 240 columns in the display panel 10, but the present invention is not limited to this arrangement.
In the present embodiment, the common signal Vcom from the common signal supply circuit 320 is supplied to the common electrode 108. The common electrode 108 is shared across all the pixels 110.

図4は、画素110の構成を示す図である。
この図に示されるように、画素110については、nチャネル型の薄膜トランジスタ(thin film transistor:以下単に「TFT」と略称する)116と液晶容量120とを有し、このうち、TFT116のゲート電極が走査線112に接続される一方、そのソース電極がデータ線114に接続され、そのドレイン電極が画素電極118にそれぞれ接続されている。
ここで、画素電極118は素子基板12に形成される一方、コモン電極108はすべての画素電極118に対向するように対向基板14に形成されて、画素電極118との間で液晶層105を挟持する。したがって、画素110毎に、画素電極118、コモン電極108および液晶層105からなる液晶容量120が構成される。
なお、このような液晶容量120において、画素電極118とコモン電極108との間を通過する光の透過率は、例えば液晶容量120に保持される電圧の実効値がゼロであれば最小値(最も暗い状態)となる一方、当該実効値が大きくなるにつれて、透過率が徐々に大きくなるノーマリーブラックモードに設定される。このため、図示省略したバックライトユニットによって照射された光は、画素110毎に、液晶容量120に保持された電圧の実効値に応じた比率で手前側に出射する。したがって、画素110毎に、階調に応じた電圧を液晶容量120に保持させることによって、目的の画像を表示させることができる。
FIG. 4 is a diagram illustrating a configuration of the pixel 110.
As shown in this figure, the pixel 110 has an n-channel thin film transistor (hereinafter simply referred to as “TFT”) 116 and a liquid crystal capacitor 120, of which the gate electrode of the TFT 116 is While connected to the scanning line 112, its source electrode is connected to the data line 114, and its drain electrode is connected to the pixel electrode 118.
Here, the pixel electrode 118 is formed on the element substrate 12, while the common electrode 108 is formed on the counter substrate 14 so as to face all the pixel electrodes 118, and the liquid crystal layer 105 is sandwiched between the pixel electrodes 118. To do. Accordingly, a liquid crystal capacitor 120 including the pixel electrode 118, the common electrode 108, and the liquid crystal layer 105 is configured for each pixel 110.
Note that in such a liquid crystal capacitor 120, the transmittance of light passing between the pixel electrode 118 and the common electrode 108 is the minimum value (most if the effective value of the voltage held in the liquid crystal capacitor 120 is zero, for example. On the other hand, a normally black mode in which the transmittance gradually increases as the effective value increases is set. For this reason, the light emitted from the backlight unit (not shown) is emitted to the front side at a ratio corresponding to the effective value of the voltage held in the liquid crystal capacitor 120 for each pixel 110. Therefore, a target image can be displayed by causing the liquid crystal capacitor 120 to hold a voltage corresponding to the gradation for each pixel 110.

駆動回路30は、駆動制御回路310、コモン信号供給回路320、走査線駆動回路340およびデータ線駆動回路350を有する。このうち、駆動制御回路310は、各種制御信号を出力して、コモン信号供給回路320、走査線駆動回路340およびデータ線駆動回路350の各部をそれぞれ制御するものである。
走査線駆動回路340は、1フレームの期間において走査信号Y1、Y2、Y3、…、Y320を、それぞれ1、2、3、…、320行目の走査線112に供給する。詳細には、走査線駆動回路340は、図5に示されるように、1フレームの期間において走査線112を1行ずつ図1において上から数えて1、2、3、…、320行目という順番で水平走査期間(H)毎に選択し、選択した走査線への走査信号をHレベルに相当する選択電圧をVGHとし、それ以外の走査線への走査信号をLレベルに相当する電圧VGLとする。
なお、本実施形態において1フレームとは、1枚の画像を表示させるのに要する期間をいい、図5に示されるように、1行目の走査線を選択してから320行目の走査線を選択するまでの期間をいう。
The drive circuit 30 includes a drive control circuit 310, a common signal supply circuit 320, a scanning line drive circuit 340, and a data line drive circuit 350. Among these, the drive control circuit 310 outputs various control signals, and controls each part of the common signal supply circuit 320, the scanning line drive circuit 340, and the data line drive circuit 350, respectively.
The scanning line driving circuit 340 supplies the scanning signals Y1, Y2, Y3,..., Y320 to the scanning lines 112 in the first, second, third,. Specifically, as shown in FIG. 5, the scanning line driving circuit 340 counts the scanning lines 112 one by one in the period of one frame from the top in FIG. A voltage is selected in order for each horizontal scanning period (H), the scanning signal to the selected scanning line is set to V GH as the selection voltage corresponding to the H level, and the scanning signal to other scanning lines is set to the voltage corresponding to the L level. Let it be VGL .
In the present embodiment, one frame means a period required to display one image. As shown in FIG. 5, the first scanning line is selected and the 320th scanning line is selected. The period until you select.

データ線駆動回路350は、走査線駆動回路340により選択電圧が印加された走査線112に位置する画素110に対し、画素の階調に応じた電圧であって、駆動制御回路310で指定された書込極性に応じた電圧のデータ信号を、1〜240列目のデータ線114にそれぞれ供給するものである。
詳細については省略するが、データ線駆動回路350は、縦320行×横240列の画素マトリクス配列に対応した記憶領域(図示省略)を有し、各記憶領域において、それぞれに対応する画素110の階調(明るさ)を指定する表示データDaを記憶する一方、ある走査線112に選択電圧が印加される直前において、当該走査線112に位置する画素110の表示データDaを記憶領域から読み出すとともに、当該読み出した表示データで指定された階調および書込極性に応じた電圧に変換し、走査線に選択電圧が印加されるタイミングに合わせて、データ信号としてデータ線114に供給する。この供給動作を、データ線駆動回路350は、選択される走査線112に位置する1〜240列のそれぞれについて並列的に実行する。
なお、データ信号は、書込極性として正極性が指定されていれば、表示データDaで指定される階調が明るくなるにつれて、後述する電圧VcomLを基準として高位側とした電圧となり、書込極性として負極性が指定されていれば、表示データDaで指定される階調が明るくなるにつれて、後述する電圧VcomHを基準に低位側とした電圧となる。
また、記憶領域に記憶される表示データDaは、表示内容に変更が生じた場合に、外部上位回路(図示省略)から書込アドレスとともに変更後の表示データDaが供給されて書き換えられる。
The data line driving circuit 350 is a voltage corresponding to the gray level of the pixel 110 positioned on the scanning line 112 to which the selection voltage is applied by the scanning line driving circuit 340 and is designated by the drive control circuit 310. A data signal having a voltage corresponding to the writing polarity is supplied to each of the data lines 114 in the first to 240th columns.
Although not described in detail, the data line driving circuit 350 has a storage area (not shown) corresponding to a pixel matrix arrangement of 320 vertical rows × 240 horizontal columns. While storing display data Da for designating gradation (brightness), immediately before the selection voltage is applied to a certain scanning line 112, the display data Da of the pixel 110 located on the scanning line 112 is read from the storage area. Then, it is converted into a voltage corresponding to the gradation and writing polarity specified by the read display data, and supplied to the data line 114 as a data signal in accordance with the timing at which the selection voltage is applied to the scanning line. The data line driving circuit 350 executes this supply operation in parallel for each of the 1 to 240 columns positioned on the selected scanning line 112.
If the positive polarity is designated as the write polarity, the data signal becomes a voltage having a higher side with reference to a voltage VcomL, which will be described later, as the gradation designated by the display data Da becomes brighter. If the negative polarity is specified, as the gradation specified by the display data Da becomes brighter, the voltage becomes lower with respect to a voltage VcomH described later.
The display data Da stored in the storage area is rewritten when the display content is changed and the display data Da after the change is supplied together with the write address from an external upper circuit (not shown).

本実施形態において、画素への書き込み極性は、同一フレームでは1行毎に反転する方式(ライン反転、走査線反転ともいう)としている。このため、あるフレームの期間において、奇数(1、3、5、…、319)行目の走査線に位置する画素に対しては正極性が指定され、偶数(2、4、6、…、320)行目の走査線に位置する画素に対しては負極性が指定されるものとしたとき、次のフレームでは、奇数行の画素では負極性が指定され、偶数行の画素では正極性が指定される。このように書込極性を1フレーム毎に反転する理由は、直流成分の印加による液晶層の劣化を防止するためである。
なお、画素の書込極性において、正極性とは、液晶容量120に階調に応じた電圧を保持させる際に、コモン電極108よりも画素電極118を高位側とする場合をいい、反対に負極性とは、コモン電極108よりも画素電極118を低位側とする場合をいう。
In the present embodiment, the writing polarity to the pixel is a method of reversing every row in the same frame (also referred to as line reversal or scanning line reversal). For this reason, in the period of a certain frame, positive polarity is designated for the pixels located on the scanning lines of the odd (1, 3, 5,..., 319) rows, and even (2, 4, 6,. 320) When the negative polarity is designated for the pixel located on the scanning line in the row, in the next frame, the negative polarity is designated for the odd row pixels and the positive polarity is designated for the even row pixels. It is specified. The reason why the writing polarity is inverted for each frame in this way is to prevent the liquid crystal layer from being deteriorated due to the application of the DC component.
Note that in the pixel writing polarity, the positive polarity means that the pixel electrode 118 is positioned higher than the common electrode 108 when the liquid crystal capacitor 120 holds a voltage corresponding to the gradation. The term “characteristic” refers to the case where the pixel electrode 118 is positioned on the lower side than the common electrode 108.

コモン信号供給回路320は、次のような電圧のコモン信号Vcomをコモン電極108に供給するものである。すなわち、コモン信号供給回路320は、ある1行の走査線が選択される水平走査期間(H)において、正極性書込が指定されていればコモン信号Vcomを低位側の電圧VcomLとし、負極性書込が指定されていればコモン信号Vcomを高位側の電圧VcomHとする。
なお、電圧VcomL、VcomHは、図5に示されるように、Lレベルに相当する電圧VGLと、Hレベルに相当する選択電圧VGHとにおいて、VGL<VcomL<VcomH<VGHという関係にある。
The common signal supply circuit 320 supplies a common signal Vcom having the following voltage to the common electrode 108. That is, the common signal supply circuit 320 sets the common signal Vcom to the lower voltage VcomL when the positive polarity writing is designated in the horizontal scanning period (H) in which a certain scanning line is selected, and sets the negative polarity to the common signal Vcom. If writing is specified, the common signal Vcom is set to the higher voltage VcomH.
The voltage VcomL, VcomH, as shown in FIG. 5, the voltage V GL which corresponds to the L level, the selection voltage V GH corresponding to H level, the relationship V GL <VcomL <VcomH <V GH is there.

次に、表示パネル10の動作について説明する。上述したように本実施形態では、あるフレーム(図5において「mフレーム」と表記)において、最初に1行目の走査線112が選択され、走査信号Y1がHレベルに相当する電圧VGHとなる。また、当該mフレームにおいて奇数行では正極性書込が指定されるので、走査信号Y1がHレベルとなる水平走査期間(H)において、コモン信号Vcomは電圧VcomLとなる。このため、mフレームにおいて走査信号Y1がHレベルとなるとき、データ線駆動回路350は、1行目であって1、2、3、…、240列目の画素の表示データDaで指定された電圧だけ、電圧VcomLを基準に高位側とした電圧のデータ信号X1、X2、X3、…、X240を、それぞれ1、2、3、…、240列のデータ線114に供給する。走査信号Y1がHレベルになると、1行1列〜1行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X240が印加される。このため、1行1列〜1行240列の液晶容量120には、データ信号の電圧とコモン信号Vcomの電圧VcomLとの差電圧が、すなわち階調に応じた正極性の電圧が書き込まれることになる。 Next, the operation of the display panel 10 will be described. As described above, in this embodiment, in a certain frame (denoted as “m frame” in FIG. 5), the scanning line 112 in the first row is first selected, and the scanning signal Y1 is the voltage V GH corresponding to the H level. Become. In addition, since the positive polarity writing is designated in the odd-numbered row in the m frame, the common signal Vcom becomes the voltage VcomL in the horizontal scanning period (H) in which the scanning signal Y1 is at the H level. For this reason, when the scanning signal Y1 becomes H level in the m frame, the data line driving circuit 350 is designated by the display data Da of the pixels in the first row and the first, second, third,. The voltage data signals X1, X2, X3,..., X240 that are higher than the voltage VcomL as a reference are supplied to the data lines 114 in the 1, 2, 3,. When the scanning signal Y1 becomes the H level, the TFTs 116 in the pixels in the first row and the first column to the first row and the 240th column are turned on, so that the data signals X1, X2, X3,. . For this reason, the differential voltage between the voltage of the data signal and the voltage VcomL of the common signal Vcom, that is, the positive voltage corresponding to the gradation is written in the liquid crystal capacitor 120 of the first row and the first column to the first row and the 240th column. become.

次に、mフレームにおいて、2行目の走査線112が選択されて、走査信号Y2がHレベルとなる。また、mフレームにおいて偶数行では負極性書込が指定されるので、走査信号Y2がHレベルとなる水平走査期間(H)において、コモン信号Vcomは電圧VcomHとなる。走査信号Y2がHレベルとなるとき、データ線駆動回路350は、2行目であって1、2、3、…、240列目の画素の表示データDaで指定された電圧だけ、電圧VcomHを基準に低位側とした電圧のデータ信号X1、X2、X3、…、X240を、それぞれ1、2、3、…、240列のデータ線114に供給する。走査信号Y2がHレベルになると、2行1列〜2行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X240が印加される。このため、2行1列〜2行240列の液晶容量120には、階調に応じた負極性の電圧が書き込まれることになる。   Next, in the m frame, the second scanning line 112 is selected, and the scanning signal Y2 becomes H level. Further, since the negative polarity writing is designated in the even-numbered row in the m frame, the common signal Vcom becomes the voltage VcomH in the horizontal scanning period (H) in which the scanning signal Y2 is at the H level. When the scanning signal Y2 becomes the H level, the data line driving circuit 350 applies the voltage VcomH by the voltage specified by the display data Da of the pixels in the second row, the first, second, third,. .., X240 are supplied to the data lines 114 of 1, 2, 3,..., 240 columns, respectively. When the scanning signal Y2 becomes H level, the TFTs 116 in the pixels in the 2nd row and the 1st column to the 2nd row and the 240th column are turned on, so that the data signals X1, X2, X3,. . For this reason, a negative voltage corresponding to the gradation is written in the liquid crystal capacitor 120 of 2 rows 1 column to 2 rows 240 columns.

mフレームにおいては、以降同様な動作が繰り返され、奇数行では、階調に応じた正極性の電圧が書き込まれて保持され、偶数行では、階調に応じた負極性の電圧が書き込まれて保持される。次の(m+1)フレームにおいても同様な動作が繰り返されるが、書き込み極性が反転するので、奇数行では、階調に応じた負極性の電圧が書き込まれて保持され、偶数行では、階調に応じた正極性の電圧が書き込まれて保持される。   In the m frame, the same operation is repeated thereafter, and the positive voltage corresponding to the gradation is written and held in the odd-numbered rows, and the negative voltage corresponding to the gradation is written in the even-numbered rows. Retained. The same operation is repeated in the next (m + 1) frame. However, since the writing polarity is reversed, the negative polarity voltage corresponding to the gradation is written and held in the odd-numbered row, and the gradation is changed in the even-numbered row. The corresponding positive voltage is written and held.

図5は、j列目のデータ線114に供給されるデータ信号Xjの電圧波形が、走査信号Yi、Y(i+1)との関係において示される。
i行目の走査線が選択される水平走査期間(H)において正極性書込が指定されている場合、当該水平走査期間(H)ではコモン電極108に供給されるコモン信号Vcomが電圧VcomLとなる。j列目のデータ線114には、当該電圧VcomLよりも、i行j列の画素の階調に応じた電圧だけ高位側の電圧(図5において↑で示される)のデータ信号Xjが供給される。これにより、i行j列の液晶容量120においては、データ信号Xjの電圧とコモン電極108の電圧VcomLとの差電圧、すなわち、階調に応じた正極性電圧が書き込まれることになる。
次の(i+1)行目の走査線が選択される水平走査期間(H)では、書込極性が反転して負極性書込が指定されるので、走査信号Y(i+1)がHレベルとなる水平走査期間(H)ではコモン信号Vcomが電圧VcomHとなる。j列目のデータ線114には、当該電圧VcomHよりも、(i+1)行j列の画素の階調に応じた電圧だけ低位側の電圧(図5において↓で示される)のデータ信号Xjが供給される。これにより、(i+1)行j列の液晶容量120においては、データ信号Xjの電圧とコモン電極108の電圧VcomHとの差電圧、すなわち、階調に応じた負極性電圧が書き込まれることになる。
FIG. 5 shows the voltage waveform of the data signal Xj supplied to the j-th data line 114 in relation to the scanning signals Yi and Y (i + 1).
When positive polarity writing is designated in the horizontal scanning period (H) in which the i-th scanning line is selected, the common signal Vcom supplied to the common electrode 108 becomes the voltage VcomL in the horizontal scanning period (H). Become. A data signal Xj having a higher voltage (indicated by ↑ in FIG. 5) than the voltage VcomL by a voltage corresponding to the gray level of the pixel in i row and j column is supplied to the data line 114 in the j column. The As a result, the voltage difference between the voltage of the data signal Xj and the voltage VcomL of the common electrode 108, that is, the positive voltage corresponding to the gradation is written in the liquid crystal capacitor 120 of i row and j column.
In the horizontal scanning period (H) in which the next (i + 1) -th scanning line is selected, the writing polarity is reversed and negative polarity writing is designated, so that the scanning signal Y (i + 1) is at the H level. In the horizontal scanning period (H), the common signal Vcom becomes the voltage VcomH. A data signal Xj having a voltage (indicated by ↓ in FIG. 5) lower than the voltage VcomH by a voltage corresponding to the gray level of the pixel in (i + 1) rows and j columns is applied to the data line 114 in the j column. Supplied. As a result, in the liquid crystal capacitor 120 of (i + 1) rows and j columns, the voltage difference between the voltage of the data signal Xj and the voltage VcomH of the common electrode 108, that is, the negative voltage corresponding to the gradation is written.

次に、表示装置1におけるタッチパネルについて説明する。このタッチパネルは、タッチパネル基板22と、当該タッチパネル基板22に形成された検出電極202の容量を検出するための容量検出回路40とにより構成される。   Next, the touch panel in the display device 1 will be described. The touch panel includes a touch panel substrate 22 and a capacitance detection circuit 40 for detecting the capacitance of the detection electrode 202 formed on the touch panel substrate 22.

図6は、タッチパネルの電気的な要部である容量検出回路40の構成を示すブロック図である。
この図に示されるように、スイッチ群41は、1〜n番目までのn個の検出電極202のそれぞれ対応するように設けられる。1〜n番目の検出電極202に対応するスイッチ群41は、それぞれ信号Ck-1〜Ck-nが供給される以外、構成的には同一である。そこで、1番目の検出電極202に対応するもので説明すると、1番目のスイッチ群41は、一端が1番目の検出電極202に接続されたスイッチ411と、当該スイッチ411の一端(検出電極202)と電位Gndの接地線との間でオンオフするスイッチ412と、信号Ck-1の否定信号を出力するインバータ414とを有する。
スイッチ411は、信号Ck-1がHレベルのときにオンし、信号Ck-1がLレベルのときにオフする一方、スイッチ412は、信号Ck-1の否定信号がHレベルのときにオンし、当該否定信号がLレベルのときにオフする。したがって、スイッチ411、412は常に一方がオンであれば他方がオフし、一方がオフであれば他方がオンするという構成となっている。
2〜n番目の検出電極202に対応するスイッチ群41についても、1番目の検出電極202に対応するスイッチ群41と同様な構成であるが、信号Ck-1の代わりにそれぞれ信号Ck-2〜Ck-nが供給される。
FIG. 6 is a block diagram showing a configuration of the capacitance detection circuit 40 which is an electrical main part of the touch panel.
As shown in this figure, the switch group 41 is provided so as to correspond to each of the n detection electrodes 202 from 1 to n. The switch groups 41 corresponding to the 1st to nth detection electrodes 202 are the same in structure except that the signals Ck-1 to Ck-n are respectively supplied. Therefore, to explain with respect to the first detection electrode 202, the first switch group 41 includes a switch 411 having one end connected to the first detection electrode 202 and one end of the switch 411 (detection electrode 202). And an inverter 414 that outputs a negative signal of the signal Ck−1.
The switch 411 is turned on when the signal Ck-1 is at the H level and turned off when the signal Ck-1 is at the L level, while the switch 412 is turned on when the negative signal of the signal Ck-1 is at the H level. The signal is turned off when the negative signal is at L level. Therefore, the switches 411 and 412 are configured such that when one is always on, the other is off, and when one is off, the other is on.
The switch group 41 corresponding to the 2nd to nth detection electrodes 202 has the same configuration as that of the switch group 41 corresponding to the 1st detection electrode 202, but each of the signals Ck-2 to Ck-n is supplied.

1〜n番目の検出電極202に対応するスイッチ群41において、スイッチ411の他端同士は共通接続されている。便宜上、この共通接続点をノードAと表記する。
定電流源420は、電源の高位側電圧の給電線からノードAに向けて一定の電流Idacを流す回路である。また、容量素子430は、ノードAと接地線との間に介挿されている。
ローパスフィルタ(LPF)435は、ノードAにおける高周波数成分をカットして平均電圧を出力する。
コンパレータ441は、LPF435によって高周波数成分がカットされた電圧と基準電圧Vrefとを比較し、高周波数成分がカットされた電圧が基準電圧Vrefよりも低い場合にHレベルとなり、基準電圧Vref以上となった場合にLレベルとなる信号Vcmpを出力する。
カウンタ443は、信号VcmpがHレベルであるときにカウント動作が許可されて、クロック信号Oscをカウントするものであり、そのカウント値Cntを外部の上位制御回路(図示省略)に出力する。なお、カウンタ443によるカウント値Cntは、後述するカウント期間の最初に供給されるパルス信号Psによりゼロにリセットされる。
In the switch group 41 corresponding to the 1st to nth detection electrodes 202, the other ends of the switches 411 are commonly connected. For convenience, this common connection point is referred to as node A.
The constant current source 420 is a circuit that allows a constant current Idac to flow from the power supply line of the higher voltage of the power source toward the node A. Capacitance element 430 is interposed between node A and the ground line.
The low-pass filter (LPF) 435 cuts the high frequency component at the node A and outputs an average voltage.
The comparator 441 compares the voltage from which the high frequency component has been cut by the LPF 435 with the reference voltage Vref. When the voltage from which the high frequency component has been cut is lower than the reference voltage Vref, the comparator 441 becomes H level and becomes equal to or higher than the reference voltage Vref. In this case, a signal Vcmp that becomes L level is output.
The counter 443 is allowed to count when the signal Vcmp is at the H level, counts the clock signal Osc, and outputs the count value Cnt to an external higher-level control circuit (not shown). Note that the count value Cnt by the counter 443 is reset to zero by a pulse signal Ps supplied at the beginning of a count period to be described later.

また、コモン電極108に供給されるコモン信号Vcomは、抵抗素子451を介してオペアンプ453の反転入力端(−)に供給され、オペアンプ453の出力信号は、抵抗素子455を介して反転入力端(−)に帰還される。オペアンプ453の非反転入力端(+)は接地されているので、オペアンプ453は、抵抗素子451、455の抵抗値で定まる増幅率でコモン信号Vcomを反転増幅させる反転増幅回路として機能する。   The common signal Vcom supplied to the common electrode 108 is supplied to the inverting input terminal (−) of the operational amplifier 453 via the resistance element 451, and the output signal of the operational amplifier 453 is supplied to the inverting input terminal ( -) Since the non-inverting input terminal (+) of the operational amplifier 453 is grounded, the operational amplifier 453 functions as an inverting amplification circuit that inverts and amplifies the common signal Vcom with an amplification factor determined by the resistance values of the resistance elements 451 and 455.

オペアンプ453の出力信号は、容量素子457および抵抗素子459を介してスイッチ461の一端に供給される。スイッチ461は、信号CkがHレベルであるときにオンし、信号CkがLレベルであるときにオフする。信号Ckは、信号Ck-1〜Ck-nの論理和信号となる関係にあり、信号Ck-1〜Ck-nとともに検出制御回路44から供給される。したがって、信号Ck-1〜Ck-nのいずれかがHレベルとなれば、信号CkもHレベルとなる関係にある。
スイッチ461の他端は、ノードAに接続されている。
An output signal of the operational amplifier 453 is supplied to one end of the switch 461 through the capacitor 457 and the resistor 459. The switch 461 is turned on when the signal Ck is at the H level and turned off when the signal Ck is at the L level. The signal Ck has a relationship of being a logical sum signal of the signals Ck-1 to Ck-n, and is supplied from the detection control circuit 44 together with the signals Ck-1 to Ck-n. Therefore, if any of the signals Ck-1 to Ck-n becomes H level, the signal Ck also becomes H level.
The other end of the switch 461 is connected to the node A.

容量素子457を介して出力される信号は、オペアンプ453による出力信号の微分信号となる。このため、容量素子457は、一種の微分回路として機能することになる。
なお、本実施形態では、抵抗素子451、455、459、オペアンプ453、容量素子457およびスイッチ461によってノイズ相殺信号供給回路が構成される。このため、便宜的に、スイッチ461の他端から出力される信号をNcsと表記する。
A signal output via the capacitor 457 is a differential signal of the output signal from the operational amplifier 453. For this reason, the capacitive element 457 functions as a kind of differentiation circuit.
In the present embodiment, the resistor elements 451, 455, and 459, the operational amplifier 453, the capacitor element 457, and the switch 461 constitute a noise cancellation signal supply circuit. Therefore, for convenience, a signal output from the other end of the switch 461 is denoted as Ncs.

次に、容量検出回路40による容量検出の動作について説明する。
図7は、タッチパネルにおける検出電極202における容量検出の動作および割り当てを示す図である。
この図に示されるように、タッチパネルでは、容量検出回路40によって、1番目、2番目、3番目、…、n番目の検出電極202が、この順番で検出対象となり、検出対象となった検出電極202の容量に応じたカウント値が出力される。各検出電極202の容量検出するための期間は、セトリング期間とカウント期間とに分けられる。
Next, the operation of capacitance detection by the capacitance detection circuit 40 will be described.
FIG. 7 is a diagram illustrating the operation and assignment of capacitance detection in the detection electrode 202 in the touch panel.
As shown in this figure, in the touch panel, the first, second, third,..., Nth detection electrodes 202 are detected in this order by the capacitance detection circuit 40, and are detected. A count value corresponding to the capacity of 202 is output. The period for detecting the capacitance of each detection electrode 202 is divided into a settling period and a count period.

検出制御回路44は、検出対象とする検出電極202を1〜n番目の順番で選択するとともに、信号Ck-1〜Ck-nを次のように出力する。すなわち、検出制御回路44は、検出対象とした検出電極のセトリング期間において、検出対象とした検出電極202に対応するスイッチ群41への信号を周波数が数MHz程度であってデューティ比が50%のパルス信号とする一方、検出対象以外の検出電極に対応するスイッチ群41への信号をLレベルとする。例えば、1番目の検出電極202が検出対象となったとき、セトリング期間において信号Ck-1はHおよびLレベルを繰り返すパルス信号となり、他の信号Ck-2〜Ck-nはLレベルとなる。   The detection control circuit 44 selects the detection electrodes 202 to be detected in the 1st to n-th order and outputs signals Ck-1 to Ck-n as follows. That is, in the settling period of the detection electrode that is the detection target, the detection control circuit 44 transmits a signal to the switch group 41 corresponding to the detection electrode 202 that is the detection target with a frequency of about several MHz and a duty ratio of 50%. While the pulse signal is used, the signal to the switch group 41 corresponding to the detection electrode other than the detection target is set to the L level. For example, when the first detection electrode 202 is a detection target, the signal Ck-1 is a pulse signal that repeats H and L levels during the settling period, and the other signals Ck-2 to Ck-n are at the L level.

ここで、1番目の検出電極202の容量検出動作について図8を参照して説明する。
この図に示されるように、1番目の検出電極202について容量を検出するための期間のうち、セトリング期間では、信号Ck-1がHレベルおよびLレベルを交互に繰り返す。
Here, the capacitance detection operation of the first detection electrode 202 will be described with reference to FIG.
As shown in this figure, in the settling period among the periods for detecting the capacitance of the first detection electrode 202, the signal Ck-1 alternately repeats the H level and the L level.

検出電極202が形成されるタッチパネル基板22は、表示パネル10に積層されるので、検出電極202には様々な容量が寄生する。図6において、Clcdは、表示パネル10(の各種電極Ndx)との結合容量であり、Ceは、表示パネル10以外の他の電極との結合容量および浮遊容量の合成容量である。便宜的に、1番目の検出電極202に対する容量Clcdおよび容量Ceの合成容量をCx1と表している。   Since the touch panel substrate 22 on which the detection electrode 202 is formed is laminated on the display panel 10, various capacitances are parasitic on the detection electrode 202. In FIG. 6, Clcd is a coupling capacity with the display panel 10 (various electrodes Ndx thereof), and Ce is a coupling capacity with other electrodes other than the display panel 10 and a combined capacity of stray capacitances. For convenience, the combined capacitance of the capacitance Clcd and the capacitance Ce for the first detection electrode 202 is represented as Cx1.

セトリング期間において信号Ck-1がHレベルであると、スイッチ411がオンし、スイッチ412がオフするので、定電流Idacによって容量Cx1が充電される。このとき、容量Cx1は十分に小さいので、容量Cx1に流れる電流は、すぐにゼロとなる。次に、セトリング期間において信号Ck-1がLレベルになると、スイッチ411がオフし、スイッチ412がオンするので、容量Cx1には、その放電によって放電電流が流れ、やがて完全に放電して放電電流がゼロとなる。   If the signal Ck-1 is at the H level during the settling period, the switch 411 is turned on and the switch 412 is turned off, so that the capacitor Cx1 is charged by the constant current Idac. At this time, since the capacitance Cx1 is sufficiently small, the current flowing through the capacitance Cx1 immediately becomes zero. Next, when the signal Ck-1 becomes L level during the settling period, the switch 411 is turned off and the switch 412 is turned on. Therefore, a discharge current flows in the capacitor Cx1 due to the discharge, and eventually the discharge is completely discharged. Becomes zero.

ここで、セトリング期間において、信号Ck-1がHレベルであるときに容量Cx1に充電される電荷と、信号Ck-1がLレベルであるときに容量Cx1から放電される電荷とは、互い等しいので、スイッチ411、412のオンオフを一定周期で繰り返すと、充電による電流平均値と放電による電流平均値とは同じ大きさとなる。すなわち、電源電圧からみた容量Cx1は、充放電流の平均値が流れる抵抗素子と等価である、と考えることができる(スイッチドキャパシタ回路)。このため、セトリング期間が十分に長ければ、図7に示されるように、ノードAの平均電圧Vaは、Idac/(fs・Cx1)にセトリングすることになる。ここで、電圧{Idac/(fs・Cx1)}が基準電圧Vcmpよりも低くなるように、周波数fs、定電流Idacを設定する。このように設定したとき、セトリング期間の終了時において、コンパレータ441による信号VcmpはHレベルとなる。   Here, in the settling period, the charge charged in the capacitor Cx1 when the signal Ck-1 is at the H level and the charge discharged from the capacitor Cx1 when the signal Ck-1 is at the L level are equal to each other. Therefore, when the on / off of the switches 411 and 412 is repeated at a constant period, the current average value by charging and the current average value by discharging become the same magnitude. That is, it can be considered that the capacitance Cx1 viewed from the power supply voltage is equivalent to a resistance element in which an average value of charge / discharge current flows (switched capacitor circuit). Therefore, if the settling period is sufficiently long, the average voltage Va at the node A will settle to Idac / (fs · Cx1) as shown in FIG. Here, the frequency fs and the constant current Idac are set so that the voltage {Idac / (fs · Cx1)} is lower than the reference voltage Vcmp. When set in this way, at the end of the settling period, the signal Vcmp from the comparator 441 becomes H level.

続いてセトリング期間が終了してカウント期間に移行すると、信号Ck-1はLレベルとなる。これにより、スイッチ411がオフになり、スイッチ412がオンするので、検出電極202は、ノードAから切り離されて、電位Gndに接地される。このため、ノードAは、定電流Idacによって容量素子430が充電されるので、電圧Idac/(fs・Cx1)から一定の割合で上昇する。
また、検出制御回路44は、カウント期間の最初にパルス信号Psを出力するとともに、クロック信号Oscを出力する。このため、カウンタ443のカウント値Cntがゼロにリセットされる。さらに、信号CmpがHレベルであり、カウント動作が許可されているので、カウンタ443は、クロック信号Oscをアップカウントすることになる。
ノードAの電圧が上昇し、やがて基準電圧Vrefに達すると、信号VcmpがLレベルに変化するので、カウンタ443では、カウント動作が不許可になる。このため、カウント値Cntは、カウント期間の開始から、ノードAが基準電圧Vrefに達した時点までの間におけるクロック信号Oscの周期数となる。
Subsequently, when the settling period ends and the process proceeds to the count period, the signal Ck-1 becomes L level. As a result, the switch 411 is turned off and the switch 412 is turned on, so that the detection electrode 202 is disconnected from the node A and grounded to the potential Gnd. For this reason, since the capacitive element 430 is charged by the constant current Idac, the node A rises from the voltage Idac / (fs · Cx1) at a constant rate.
The detection control circuit 44 outputs the pulse signal Ps at the beginning of the count period and also outputs the clock signal Osc. For this reason, the count value Cnt of the counter 443 is reset to zero. Further, since the signal Cmp is at the H level and the count operation is permitted, the counter 443 up-counts the clock signal Osc.
When the voltage at the node A rises and eventually reaches the reference voltage Vref, the signal Vcmp changes to the L level, so that the counter 443 is not allowed to perform the counting operation. Therefore, the count value Cnt is the number of cycles of the clock signal Osc between the start of the count period and the time when the node A reaches the reference voltage Vref.

ここで、1番目の検出電極202に指等がタッチしている場合、当該指等との静電結合により容量Ceが見掛け上、増加して、合成容量Cx1も増加する。このため、セトリング期間の終端において、ノードAの電圧Vaは、細線で示されるように低下するので、基準電圧Vrefに達するまでの時間がそれだけ長くなり、カウント値Cntが増加する。
したがって、外部の上位制御回路が、カウンタ443によるカウント値Cntについて、非タッチ時における値を基準として、大きいか否かを判断することによって、1番目の検出電極202において指等がタッチしているか否かを検出することができる。
このような動作を1番目からn番目までの検出電極202について順番に繰り返して実行することによって、すべての検出電極202についてタッチがされているか否かを検出することができる。
Here, when a finger or the like touches the first detection electrode 202, the capacitance Ce apparently increases due to electrostatic coupling with the finger or the like, and the combined capacitance Cx1 also increases. For this reason, at the end of the settling period, the voltage Va at the node A decreases as shown by a thin line, so that the time until it reaches the reference voltage Vref is increased accordingly, and the count value Cnt increases.
Therefore, the external upper control circuit determines whether or not the count value Cnt by the counter 443 is large with reference to the value at the time of non-touch, so that the finger or the like touches the first detection electrode 202. Whether or not can be detected.
By repeating such an operation for the first to nth detection electrodes 202 in order, it is possible to detect whether or not all the detection electrodes 202 are touched.

ところで、コモン信号Vcomが印加されるコモン電極108は、すべての画素の画素電極118に対向するために広面積であるので、コモン電極108の電圧切り替わりに伴うノイズが、タッチパネル基板22に形成された検出電極202に対し容量Clcdを介して伝搬する。例えば1番目の検出電極202が検出対象となっているときに、セトリング期間でスイッチ411がオン(スイッチ412がオフ)していると、当該電圧切り替わりに伴うノイズは、容量Clcdを介してノードAに伝搬する。このため、図9に示されるようなノイズがノードAに重畳して、セトリング電圧に影響を与える。このようにセトリング電圧に影響を与えると、カウント値Cntがタッチの有無を反映しなくなるので、誤検出の原因となってしまう。   By the way, the common electrode 108 to which the common signal Vcom is applied has a large area because it faces the pixel electrodes 118 of all the pixels, so that noise accompanying voltage switching of the common electrode 108 is formed on the touch panel substrate 22. It propagates to the detection electrode 202 via the capacitance Clcd. For example, when the first detection electrode 202 is a detection target and the switch 411 is turned on (the switch 412 is turned off) during the settling period, the noise accompanying the voltage switching is transmitted to the node A via the capacitor Clcd. Propagate to. For this reason, noise as shown in FIG. 9 is superimposed on the node A and affects the settling voltage. If the settling voltage is affected in this way, the count value Cnt does not reflect the presence / absence of touch, which may cause erroneous detection.

しかしながら、本実施形態において、オペアンプ453は、コモン信号Vcomを反転増幅させる反転増幅回路として機能し、容量素子457は、オペアンプ453の出力信号を微分する微分回路として機能するので、容量素子457から出力される信号は、コモン信号Vcomの電圧が切り替わったときに、容量Clcdを介して検出電極202に伝搬するノイズを反転させた信号(逆位相の信号)となる。
信号Ck-1がHレベルであるとき、信号CkもHレベルとなるので、スイッチ461もオンする。このため、同図に示されるように信号Nscは、コモン信号Vcomの電圧が切り替わったときに、容量Clcdを介して1番目の検出電極202に伝搬するノイズを打ち消すことになり、ノードAにおけるノイズの影響が抑えられることになる。
なお、ここでは1番目の検出電極202における容量検出について説明したが、2〜n番目の検出電極202についても同様に検出対象となったときにノイズの影響が抑えられる。
したがって、本実施形態によれば、コモン電極108に印加される電圧が切り替わるタイミング、すなわち、コモン信号Vcomの電圧が切り替わるタイミングであっても、当該電圧切り替えに伴うノイズの影響が抑えられるので、タッチ検出精度の低下を抑えることが可能となる。
なお、オペアンプ453の電圧増幅率を定める抵抗素子451、455の抵抗値については、ノードAに伝搬するノイズが適切に相殺されるように実験的に求められる。
However, in the present embodiment, the operational amplifier 453 functions as an inverting amplifier circuit that inverts and amplifies the common signal Vcom, and the capacitive element 457 functions as a differentiating circuit that differentiates the output signal of the operational amplifier 453, so that the output from the capacitive element 457. When the voltage of the common signal Vcom is switched, the signal to be generated is a signal obtained by inverting the noise propagating to the detection electrode 202 via the capacitor Clcd (an antiphase signal).
When the signal Ck-1 is at the H level, the signal Ck is also at the H level, so that the switch 461 is also turned on. For this reason, as shown in the figure, the signal Nsc cancels the noise propagating to the first detection electrode 202 via the capacitor Clcd when the voltage of the common signal Vcom is switched. The influence of will be suppressed.
Although the capacitance detection in the first detection electrode 202 has been described here, the influence of noise can be suppressed when the 2nd to nth detection electrodes 202 are similarly detected.
Therefore, according to the present embodiment, even when the voltage applied to the common electrode 108 is switched, that is, when the voltage of the common signal Vcom is switched, the influence of noise associated with the voltage switching can be suppressed. It is possible to suppress a decrease in detection accuracy.
Note that the resistance values of the resistance elements 451 and 455 that determine the voltage amplification factor of the operational amplifier 453 are obtained experimentally so that the noise propagating to the node A is appropriately offset.

<第2実施形態>
次に、本発明の第2実施形態に係る表示装置について説明する。図10は、この第2実施形態に係る表示装置における容量検出回路40の構成を示す図である。
上述した第1実施形態では、コモン信号Vcomを反転増幅および微分することによってノイズを相殺する信号Ncsとしたが、第2実施形態では、タッチパネル基板22に、検出電極202とは別にノイズを検出する電極204を設け、当該電極204で検出されたノイズを反転増幅および微分することによって、ノイズを相殺する信号Ncsとしたものである。したがって、第2実施形態では、コモン信号供給回路320を容量検出回路40に供給する必要がない。
第2実施形態では、電極204によって検出されたノイズから信号Ncsを生成しているので、コモン信号Vcomの電圧切り替えに伴うノイズに加えて、それ以外のノイズ、例えば走査線やデータ線の電圧変化に伴うノイズについての影響も相殺することが可能となる。
Second Embodiment
Next, a display device according to a second embodiment of the present invention will be described. FIG. 10 is a diagram showing a configuration of the capacitance detection circuit 40 in the display device according to the second embodiment.
In the first embodiment described above, the signal Ncs cancels noise by inverting amplification and differentiation of the common signal Vcom. However, in the second embodiment, noise is detected on the touch panel substrate 22 separately from the detection electrode 202. An electrode 204 is provided, and the noise detected by the electrode 204 is inverted and amplified and differentiated to obtain a signal Ncs for canceling the noise. Therefore, in the second embodiment, it is not necessary to supply the common signal supply circuit 320 to the capacitance detection circuit 40.
In the second embodiment, since the signal Ncs is generated from the noise detected by the electrode 204, in addition to the noise accompanying the voltage switching of the common signal Vcom, other noises such as the voltage change of the scanning line and the data line It is also possible to cancel out the effects of noise associated with.

<第3実施形態>
次に、本発明の第3実施形態に係る表示装置について説明する。図11は、この第3実施形態に係る表示装置における容量検出回路40の構成を示す図である。
第2実施形態では、ノイズ検出のために検出電極202とは別の電極204を設けたが、この第3実施形態では、検出対象となっていない検出電極202を、ノイズ検出のために用いるものである。このため、第3実施形態では、スイッチ群41の各々において、検出電極202をノイズ検出のために用いるためのスイッチ413がそれぞれ設けられている。
詳細には、1〜n番目の検出電極202に対応するスイッチ413の一端は、それぞれ1〜n番目の検出電極202に接続され、また、1〜n番目の検出電極202に対応するスイッチ413の他端同士は共通接続されるとともに、抵抗素子451を介してオペアンプ453の反転入力端(−)に接続される。
なお、図11では、スイッチ群41におけるインバータ414や信号Ck- 1〜Ck-nについては図示を省略している。
<Third Embodiment>
Next, a display device according to a third embodiment of the invention will be described. FIG. 11 is a diagram showing a configuration of the capacitance detection circuit 40 in the display device according to the third embodiment.
In the second embodiment, an electrode 204 different from the detection electrode 202 is provided for noise detection. However, in the third embodiment, the detection electrode 202 that is not a detection target is used for noise detection. It is. For this reason, in the third embodiment, each switch group 41 is provided with a switch 413 for using the detection electrode 202 for noise detection.
Specifically, one end of the switch 413 corresponding to the 1st to nth detection electrodes 202 is connected to the 1st to nth detection electrodes 202, respectively, and the switch 413 corresponding to the 1st to nth detection electrodes 202 is connected. The other ends are connected in common and are connected to the inverting input terminal (−) of the operational amplifier 453 via the resistance element 451.
In FIG. 11, the illustration of the inverter 414 and the signals Ck-1 to Ck-n in the switch group 41 is omitted.

このような構成において、容量検出回路40は、例えば1番目の検出電極202を容量検出の対象としているときに、2番目の検出電極202に対応するスイッチ413だけをオンさせてノイズ検出用とし、同様に、2番目の検出電極202を容量検出の対象としているときに、3番目の検出電極202に対応するスイッチ413だけをオンさせてノイズ検出用とする。
このように、検出対象となっている検出電極202の近傍に位置する検出電極202をノイズ検出用として用いると、検出対象となっている検出電極202で重畳されるであろうノイズを、近傍に位置する検出電極202で精度良く検出することができるので、ノイズの影響をより少なく抑えるとともに、別途の電極204を不要とすることができる。
In such a configuration, for example, when the first detection electrode 202 is targeted for capacitance detection, the capacitance detection circuit 40 turns on only the switch 413 corresponding to the second detection electrode 202 to detect noise, Similarly, when the second detection electrode 202 is the target of capacitance detection, only the switch 413 corresponding to the third detection electrode 202 is turned on for noise detection.
As described above, when the detection electrode 202 positioned in the vicinity of the detection electrode 202 that is the detection target is used for noise detection, noise that would be superimposed on the detection electrode 202 that is the detection target is Since the detection electrode 202 can be detected with high accuracy, the influence of noise can be suppressed to a smaller level, and the separate electrode 204 can be dispensed with.

<応用・変形例>
なお、上述した実施形態では、検出電極202の形状をほぼ正方形としたが、図12(b)に示されるように、y方向の位置検出用の検出電極202yと、図12(c)に示されるように、x方向の位置検出用の検出電極202xとを交差部分の絶縁した上で、図12(a)に示されるように配列させて、x方向およびy方向のタッチ検出を個別に実行しても良い。
<Application and modification>
In the embodiment described above, the shape of the detection electrode 202 is substantially square. However, as shown in FIG. 12B, the detection electrode 202y for position detection in the y direction and the detection electrode 202y shown in FIG. As shown in FIG. 12, the detection electrodes 202x for detecting the position in the x direction are insulated at the intersections and arranged as shown in FIG. 12 (a), and the touch detection in the x direction and the y direction is performed individually. You may do it.

上述した各実施形態では、液晶容量120をノーマリーブラックモードとしたが、電圧無印加状態において明るい状態となるノーマリーホワイトモードとしても良い。また、R(赤)、G(緑)、B(青)の3画素で1ドットを構成して、カラー表示を行うとしても良いし、さらに、別の1色(例えばエメラルドグリーン(Eg))を追加し、これらの4色の画素で1ドットを構成して、色再現性を向上させる構成としても良い。
実施形態では、コモン信号Vcomの電圧を1行の走査線が選択される毎に切り替えたが、例えば複数行の走査線が選択される毎に、あるいは、1フレームの期間毎に切り替えても良い。
In each of the embodiments described above, the liquid crystal capacitor 120 is set to the normally black mode, but may be set to a normally white mode in which a bright state is obtained when no voltage is applied. In addition, one dot may be constituted by three pixels of R (red), G (green), and B (blue), and color display may be performed, or another color (for example, emerald green (Eg)). In other words, one dot is constituted by these four color pixels to improve the color reproducibility.
In the embodiment, the voltage of the common signal Vcom is switched every time one scanning line is selected. For example, the voltage may be switched every time a plurality of scanning lines are selected or every one frame period. .

<電子機器>
次に、上述した実施形態に係る表示装置1を有する電子機器の例について説明する。
図13は、実施形態に係る表示装置1を用いた携帯電話1200の構成を示す図である。この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほか、受話口1204、送話口1206とともに、上述した表示装置1を、タッチパネル基板22を観察者側に向けて備える。
なお、表示装置1が適用される電子機器としては、図13に示した携帯電話の他にも、デジタルスチルカメラ、ノートパソコン、液晶テレビ、ビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネル等などの機器が挙げられる。そして、これらの各種電子機器に、上述した表示装置1が適用可能であることは言うまでもない。
<Electronic equipment>
Next, an example of an electronic apparatus having the display device 1 according to the above-described embodiment will be described.
FIG. 13 is a diagram illustrating a configuration of a mobile phone 1200 using the display device 1 according to the embodiment. As shown in this figure, the mobile phone 1200 includes the above-described display device 1 together with the earpiece 1204 and the mouthpiece 1206 in addition to the plurality of operation buttons 1202 with the touch panel substrate 22 facing the observer side.
In addition to the mobile phone shown in FIG. 13, the electronic device to which the display device 1 is applied includes a digital still camera, a notebook computer, a liquid crystal television, a video recorder, a car navigation device, a pager, an electronic notebook, a calculator, Examples include a word processor, a workstation, a videophone, a POS terminal, and a touch panel. And it cannot be overemphasized that the display apparatus 1 mentioned above is applicable to these various electronic devices.

本発明の第1実施形態に係る表示装置の構成を示す図である。It is a figure which shows the structure of the display apparatus which concerns on 1st Embodiment of this invention. 上記表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the said display apparatus. 上記表示装置における表示パネルの電気的構成を示す図である。It is a figure which shows the electrical constitution of the display panel in the said display apparatus. 上記表示パネルの画素の構成を示す図である。It is a figure which shows the structure of the pixel of the said display panel. 上記表示パネルの動作を示す図である。It is a figure which shows operation | movement of the said display panel. 上記表示装置におけるタッチパネルの容量検出回路の構成を示す図である。It is a figure which shows the structure of the capacity | capacitance detection circuit of the touchscreen in the said display apparatus. 上記タッチパネルの動作を示す図である。It is a figure which shows operation | movement of the said touch panel. 上記タッチパネルの動作を示す図である。It is a figure which shows operation | movement of the said touch panel. 上記容量検出回路におけるノイズの相殺を示す図である。It is a figure which shows the cancellation of the noise in the said capacity | capacitance detection circuit. 第2実施形態に係る容量検出回路の構成を示す図である。It is a figure which shows the structure of the capacity | capacitance detection circuit which concerns on 2nd Embodiment. 第3実施形態に係る容量検出回路の構成を示す図である。It is a figure which shows the structure of the capacity | capacitance detection circuit which concerns on 3rd Embodiment. 検出電極の別構成を示す図である。It is a figure which shows another structure of a detection electrode. 実施形態に係る表示装置を適用した携帯電話の構成を示す図である。It is a figure which shows the structure of the mobile telephone to which the display apparatus which concerns on embodiment is applied.

符号の説明Explanation of symbols

1…表示装置、10…表示パネル、30…駆動回路、40…容量検出回路、105…液晶層、108…コモン電極、110…画素、118…画素電極、202…検出電極、204…(ノイズ検出用)電極、320…コモン信号供給回路、340…走査線駆動回路、350…データ線駆動回路、411、412…スイッチ、420…定電流源、430…容量素子、441…コンパレータ、443…カウンタ、453…オペアンプ、457…容量素子、1200…携帯電話 DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 10 ... Display panel, 30 ... Drive circuit, 40 ... Capacitance detection circuit, 105 ... Liquid crystal layer, 108 ... Common electrode, 110 ... Pixel, 118 ... Pixel electrode, 202 ... Detection electrode, 204 ... (Noise detection) Electrode) 320... Common signal supply circuit 340 scan line drive circuit 350 data line drive circuit 411 412 switch 420 constant current source 430 capacitance element 441 comparator 443 counter 453 ... operational amplifier, 457 ... capacitive element, 1200 ... mobile phone

Claims (3)

複数の走査線と複数のデータ線との交差に対応して設けられ、各々は、
前記走査線に選択電圧が印加されたときに、前記データ線の電圧とコモン電極との間の差電圧に応じた階調となる画素を有する表示パネルと、
前記複数の走査線を所定の順番で選択する走査線駆動回路と、
前記コモン電極に対して、前記走査線が所定数選択される毎にコモン信号を供給するコモン信号供給回路と、
前記選択電圧が印加された走査線に対応する画素に対し、当該画素の階調に応じたデータ信号を、データ線を介して供給するデータ線駆動回路と、
前記表示パネルに積層され、検出電極を有するタッチパネル基板と、
前記検出電極のタッチ検出を行う検出回路と、
を備え、
前記検出回路は、
電源線と所定のノードとの間に流れる電流を一定値とさせる定電流源と、
前記検出電極と前記ノードとの間でオンまたはオフする第1スイッチと、
前記検出電極と接地線との間でオンまたはオフする第2スイッチと、
前記ノードと前記接地線との間に介挿された容量素子と、
前記表示パネルから前記検出電極に重畳されるノイズと逆位相の信号を前記ノードに与えるノイズ相殺信号供給回路と、
を有し、
前記第1および第2スイッチを互いに排他的にオンおよびオフさせる動作を繰り返すセトリング期間と、該セトリング期間の後に、前記第1スイッチをオフさせ、前記第2スイッチをオンさせて、前記ノードの電圧が予め設定された基準電圧に達するまでの時間に基づいて前記検出電極におけるタッチ検出を行うカウント期間と
を有する表示装置。
Provided corresponding to the intersection of a plurality of scanning lines and a plurality of data lines,
A display panel having a pixel having a gradation according to a voltage difference between a voltage of the data line and a common electrode when a selection voltage is applied to the scanning line;
A scanning line driving circuit for selecting the plurality of scanning lines in a predetermined order;
A common signal supply circuit that supplies a common signal to the common electrode every time a predetermined number of scanning lines are selected;
A data line driving circuit for supplying a data signal corresponding to the gradation of the pixel to the pixel corresponding to the scanning line to which the selection voltage is applied, via the data line;
A touch panel substrate laminated on the display panel and having a detection electrode;
A detection circuit for performing touch detection of the detection electrodes;
With
The detection circuit includes:
A constant current source for making the current flowing between the power supply line and a predetermined node constant;
A first switch that is turned on or off between the detection electrode and the node;
A second switch that is turned on or off between the detection electrode and the ground line;
A capacitive element interposed between the node and the ground line;
A noise cancellation signal supply circuit for giving a signal having a phase opposite to that of noise superimposed on the detection electrode from the display panel to the node;
Have
A settling period in which the first and second switches are turned on and off exclusively, and after the settling period, the first switch is turned off and the second switch is turned on to set the voltage of the node There Viewing apparatus that have a count period for touch detection in the detection electrode based on the time to reach the predetermined reference voltage.
前記ノイズ相殺信号供給回路は、
前記コモン信号の電圧を反転させる反転増幅回路と、
前記反転増幅回路による信号を微分する微分回路と、
を有する請求項1に記載の表示装置。
The noise canceling signal supply circuit is
An inverting amplifier circuit for inverting the voltage of the common signal;
A differentiating circuit for differentiating the signal by the inverting amplifier circuit;
The display device according to Motomeko 1 that have a.
請求項1または2に記載の表示装置を有する電子機器。An electronic apparatus comprising the display device according to claim 1.
JP2007283921A 2007-10-31 2007-10-31 Display device and electronic device Active JP4957511B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007283921A JP4957511B2 (en) 2007-10-31 2007-10-31 Display device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007283921A JP4957511B2 (en) 2007-10-31 2007-10-31 Display device and electronic device

Publications (2)

Publication Number Publication Date
JP2009110418A JP2009110418A (en) 2009-05-21
JP4957511B2 true JP4957511B2 (en) 2012-06-20

Family

ID=40778816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007283921A Active JP4957511B2 (en) 2007-10-31 2007-10-31 Display device and electronic device

Country Status (1)

Country Link
JP (1) JP4957511B2 (en)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5154198B2 (en) * 2007-11-05 2013-02-27 株式会社ジャパンディスプレイウェスト Display device and electronic device
WO2010036545A2 (en) 2008-09-24 2010-04-01 3M Innovative Properties Company Mutual capacitance measuring circuits and methods
JP2010108501A (en) 2008-10-30 2010-05-13 Samsung Electronics Co Ltd Touch screen controller having increased sensing sensitivity, and display driving circuit and display device and system having the touch screen controller
JP5203293B2 (en) * 2009-05-21 2013-06-05 株式会社ジャパンディスプレイウェスト Display device and electronic device
JP5178631B2 (en) * 2009-05-26 2013-04-10 株式会社ジャパンディスプレイウェスト Touch sensor, display device, and electronic device
JP5178633B2 (en) * 2009-05-29 2013-04-10 株式会社ジャパンディスプレイウェスト Touch sensor, display device, and electronic device
US9417739B2 (en) 2009-05-29 2016-08-16 3M Innovative Properties Company High speed multi-touch touch device and controller therefor
JP5252454B2 (en) * 2009-06-30 2013-07-31 株式会社ジャパンディスプレイウェスト Contact detection device and display device having touch sensor function
KR101657215B1 (en) 2009-09-08 2016-09-19 삼성디스플레이 주식회사 Display device including touch panel device and coupling-noise elliminating method
US9753586B2 (en) 2009-10-08 2017-09-05 3M Innovative Properties Company Multi-touch touch device with multiple drive frequencies and maximum likelihood estimation
JP5293564B2 (en) * 2009-11-04 2013-09-18 カシオ計算機株式会社 Liquid crystal display device with touch panel and driving method thereof
US8773366B2 (en) 2009-11-16 2014-07-08 3M Innovative Properties Company Touch sensitive device using threshold voltage signal
TWI417624B (en) * 2009-11-19 2013-12-01 Innolux Display Corp Touch display device
US8411066B2 (en) * 2010-01-05 2013-04-02 3M Innovative Properties Company High speed noise tolerant multi-touch touch device and controller therefor
JP5354545B2 (en) * 2010-03-02 2013-11-27 株式会社ジャパンディスプレイ Liquid crystal display device with capacitive touch panel
JP5354546B2 (en) * 2010-03-23 2013-11-27 株式会社ジャパンディスプレイ Sensing device and electronic device
WO2011149750A2 (en) 2010-05-25 2011-12-01 3M Innovative Properties Company High speed low power multi-touch touch device and controller therefor
US9389724B2 (en) 2010-09-09 2016-07-12 3M Innovative Properties Company Touch sensitive device with stylus support
US9823785B2 (en) 2010-09-09 2017-11-21 3M Innovative Properties Company Touch sensitive device with stylus support
US10019119B2 (en) 2010-09-09 2018-07-10 3M Innovative Properties Company Touch sensitive device with stylus support
KR101503106B1 (en) 2011-11-25 2015-03-17 엘지디스플레이 주식회사 Apparatus and method for driving touch screen
JP5885237B2 (en) * 2011-10-12 2016-03-15 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display device with touch panel and driving method thereof
KR101871667B1 (en) * 2012-03-16 2018-06-27 엘지디스플레이 주식회사 Flexible printed circuit for connecting touch screen and liquid crystal display using the same
KR101910175B1 (en) * 2012-04-25 2018-10-19 엘지디스플레이 주식회사 Touch sensing apparatus and driving method thereof
JP6021927B2 (en) * 2012-09-19 2016-11-09 シャープ株式会社 Display panel driving device and display device
US8890841B2 (en) 2013-03-13 2014-11-18 3M Innovative Properties Company Capacitive-based touch apparatus and method therefor, with reduced interference
KR102650687B1 (en) * 2016-08-12 2024-03-26 삼성전자주식회사 Touch display device including touch driving interated circuit and operation method of touch driving integrated circuit
KR102057050B1 (en) * 2019-08-08 2019-12-18 주식회사 에이코닉 Display device including touch sensor
JP7289781B2 (en) * 2019-12-19 2023-06-12 アルパイン株式会社 liquid crystal display
KR20230161519A (en) * 2021-04-26 2023-11-27 알프스 알파인 가부시키가이샤 Capacitive sensor systems and current conveyors for capacitive sensor systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11143626A (en) * 1997-11-10 1999-05-28 Sharp Corp Coordinate input device
JP2005301974A (en) * 2004-03-15 2005-10-27 Sharp Corp Coordinate position detector
JP2006146895A (en) * 2004-10-22 2006-06-08 Sharp Corp Display device with touch sensor, and drive method for the same
JP4260198B2 (en) * 2007-04-03 2009-04-30 シャープ株式会社 Mobile information terminal and mobile phone

Also Published As

Publication number Publication date
JP2009110418A (en) 2009-05-21

Similar Documents

Publication Publication Date Title
JP4957511B2 (en) Display device and electronic device
US8350816B2 (en) Display device and electronic apparatus
US9946400B2 (en) Display device
JP5354545B2 (en) Liquid crystal display device with capacitive touch panel
JP5818722B2 (en) Liquid crystal display device, display driving method, electronic device
KR102297485B1 (en) Method for driving touch screen panel
US9697784B2 (en) Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
US8035634B2 (en) Electro-optical device, driving circuit, and electronic apparatus
EP2940561A1 (en) Apparatus adapted to provide images, display device and method of driving the same
TW201624233A (en) Display device and driving method and driving circuit thereof
US8619020B2 (en) Display apparatus
WO2017154657A1 (en) Liquid crystal display device with built-in touch sensor, and drive method for the device
US20080079680A1 (en) Driving circuit and driving method of liquid crystal device, liquid crystal device, and electronic apparatus
CN113050813B (en) Touch display device and touch driving method thereof
US9146635B2 (en) Touch panel equipped display device and control method for same
JP2014167619A (en) Display device, drive method of display device, and electronic equipment
JP5410228B2 (en) Liquid crystal display with capacitive input device
JP2015087608A (en) Liquid crystal display device with touch panel
JP5154198B2 (en) Display device and electronic device
JP5175234B2 (en) Display device, touch panel and electronic device
KR20080009446A (en) Driving apparatus for display device and display device including the same
CN115938251A (en) Liquid crystal display device and line defect detection method
JP4858521B2 (en) Electro-optical device, drive circuit, and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100309

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4957511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250