[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4942174B2 - 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置 - Google Patents

基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置 Download PDF

Info

Publication number
JP4942174B2
JP4942174B2 JP2006273887A JP2006273887A JP4942174B2 JP 4942174 B2 JP4942174 B2 JP 4942174B2 JP 2006273887 A JP2006273887 A JP 2006273887A JP 2006273887 A JP2006273887 A JP 2006273887A JP 4942174 B2 JP4942174 B2 JP 4942174B2
Authority
JP
Japan
Prior art keywords
processing
recipe
substrate
host computer
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006273887A
Other languages
English (en)
Other versions
JP2008091826A (ja
Inventor
要 山地
清司 鈴木
裕一 竹永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006273887A priority Critical patent/JP4942174B2/ja
Priority to CN2007101944829A priority patent/CN101165617B/zh
Priority to EP07019459A priority patent/EP1916314B1/en
Priority to KR1020070099726A priority patent/KR101134258B1/ko
Priority to US11/905,842 priority patent/US7738983B2/en
Priority to TW096137626A priority patent/TWI458016B/zh
Publication of JP2008091826A publication Critical patent/JP2008091826A/ja
Priority to US12/760,017 priority patent/US8082054B2/en
Application granted granted Critical
Publication of JP4942174B2 publication Critical patent/JP4942174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/0205—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system
    • G05B13/021—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system in which a variable is automatically adjusted to optimise the performance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Artificial Intelligence (AREA)
  • General Chemical & Material Sciences (AREA)
  • Medical Informatics (AREA)
  • Evolutionary Computation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Health & Medical Sciences (AREA)
  • Software Systems (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は，基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置に関する。
半導体デバイスの製造においては，被処理基板例えば半導体ウエハ（以下，単に「ウエハ」とも称する）に対して成膜，拡散，アニール，エッチングなどの処理を施すために，様々な基板処理装置が使用される。このような基板処理装置として，例えばウエハに対して熱処理を施すことによってウエハ上に酸化膜などの薄膜を成膜する熱処理装置が挙げられる。例えば縦型の熱処理炉を備える縦型熱処理装置では，ウエハボートと呼ばれる保持具に多数枚のウエハを棚状に保持し，このウエハボートを熱処理炉の中に搬入して成膜処理を行う。
ところで，ウエハの成膜処理は，例えば成膜すべき薄膜の種類，膜厚などに応じて，設定圧力，ヒータ設定温度，ガス流量などの処理条件からなる処理レシピ（処理パラメータの設定値）に基づいて行われるようになっている。処理レシピは，実際にウエハボートに調整用ウエハ（ダミーウエハ）を満載して成膜処理を行いつつ，処理レシピを調整する作業を繰り返しながら最適化される。
このような処理レシピの最適化処理は，膜厚測定装置によってウエハ上に成膜された薄膜の膜厚を測定し，測定した膜厚データを例えばフロッピー（登録商標）ディスクなどの記録媒体を用いたオペレータによる熱処理装置側の操作で取り込んだり，熱処理装置側の動作で膜厚データを受信したりして，その膜厚データの測定膜厚と目標膜厚とのずれがなくなるような処理レシピを熱処理装置において算出するようになっていた（例えば特許文献１，２参照）。
ところが，処理レシピを最適化するためのデータ処理を熱処理装置などの基板処理装置で行うのは負担が大きく，基板処理装置のウエハ処理のスループットが低下してしまう。このため，従来は，データ処理装置（例えばアドバンスド・グループ・コントローラ）を基板処理装置にネットワークを介して接続し，このデータ処理装置に必要なデータをすべて送信して処理レシピを最適化するための計算処理を行わせるようにしていた（例えば特許文献３参照）。
特開２００１−２１７２３３号公報 特開２００２−４３３００号公報 特開２００３−２１７９９５号公報 特開２００４−３１９５７４号公報
ところで，近年の半導体デバイスの製造においては，ホストコンピュータによる生産管理が行われるようになっており，ウエハに対するプロセス処理の目標値（例えばウエハに形成する薄膜の目標膜厚）などについてもホストコンピュータ側で管理して，その目標値からずれている場合には処理レシピを最適化するための計算処理をホストコンピュータ側からの指令で実行できることが望まれている。
しかしながら，従来は，基板処理装置側で膜厚の目標値などを管理し，基板処理装置側からの指令で処理レシピを最適化するための計算処理を行うようになっていたので，ホストコンピュータ側からの指令で処理レシピを最適化する処理を行うことはできなかった。
この点，ホストコンピュータ側で膜厚データと処理データを受信して最適化計算を実行し，プロセスレシピを最適化するものも知られている（例えば特許文献４参照）。ところが，このようにホストコンピュータ側でウエハ処理条件の最適化計算を含めたすべての処理を行うようにすると，ホストコンピュータ側の負担が増大し，工場全体のスループットが低下してしまう。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，ホストコンピュータからの指令に応じて基板処理装置がデータ処理装置に処理レシピの最適化計算を行わせることができる基板処理システムの処理レシピ最適化方法等を提供することにある。
上記課題を解決するために，本発明のある観点によれば，所定の処理レシピに基づいて被処理基板の成膜処理を実行する基板処理装置と，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータと，をネットワークで接続した基板処理システムの処理レシピ最適化方法であって，前記ホストコンピュータは，前記基板処理装置で成膜処理された被処理基板を測定して得られた膜厚が目標膜厚からずれていた場合，そのずれが許容範囲を超える場合には前記基板処理装置に処理レシピ最適化処理実行指令を送信し，前記基板処理装置は，前記ホストコンピュータから処理レシピ最適化処理実行指令を受信すると，前記データ処理装置に計算に必要なデータを送信して目標膜厚が得られるような最適な処理レシピを算出する処理レシピ最適化計算を実行させて，その結果に基づいて処理レシピを更新することを特徴とする基板処理システムの処理レシピ最適化方法が提供される。
このような本発明によれば，基板処理装置はホストコンピュータからの指令を受けてデータ処理装置に処理レシピの最適化計算を行わせる。これによれば，ホストコンピュータからの指令によって基板処理装置に処理レシピ最適化処理を実行させることができる。これにより，プロセス処理の目標値（例えば目標膜厚）などについてもホストコンピュータ側で管理することができ，処理レシピ最適化処理を実行するか否かの判断もホストコンピュータ側で行うことができる。このため，目標値からどの程度ずれている場合に処理レシピ最適化処理を実行させるかなどについても，ホストコンピュータ側で自由に設定して管理することができる。また，本発明によれば，ホストコンピュータ側からの指令により自動的に処理レシピの最適化を行うことができる。
また，上記最適化計算によって得られた処理レシピは，ホストコンピュータ側に送信して指示を待つことなく，基板処理装置側で更新することにより処理レシピ最適化処理をいったん終了させることができる。これにより，ホストコンピュータ側からの指示待ちによって処理レシピ最適化処理がビジー状態となって，基板処理装置が他の処理を受け付けられなくなることを防止できる。
また，上記基板処理装置は，処理レシピを更新したときには，その更新後の処理レシピを前記ホストコンピュータに送信し，前記ホストコンピュータは，前記基板処理装置から更新後の処理レシピを受信すると，その更新後の処理レシピを許容できるか否かを判断することが好ましい。これによれば，ホストコンピュータ側で，基板処理装置に次の被処理基板の処理実行指令を送信する前に，更新した処理レシピを許容できるか否かを判断することができる。また，処理レシピ最適化計算によって自動的に得られた処理レシピが許容できないまま，次の被処理基板の処理が実行されることを防止できる。
また，上記ホストコンピュータは，更新後の処理レシピを許容できると判断した場合は，前記基板処理装置に次の基板処理実行指令を送信し，更新後の処理レシピを許容できないと判断した場合は，前記基板処理装置に処理レシピを更新前の処理レシピに戻す処理レシピ復元指令を送信するようにしてもよい。これにより，更新前の処理レシピで被処理基板の成膜処理を実行させた上で再び処理レシピの最適化計算を実行させることができる。
なお，上記ホストコンピュータは，このホストコンピュータに接続された膜厚測定装置によって測定させた膜厚データに基づいて，前記基板処理装置で成膜処理された被処理基板の膜厚を取得するようにしてもよく，前記基板処理装置に接続された膜厚測定装置によって測定させた膜厚データに基づいて，前記基板処理装置で成膜処理された被処理基板の膜厚を取得するようにしてもよい。
上記課題を解決するために，本発明の別の観点によれば，所定の処理レシピに基づいて被処理基板のプロセス処理を実行する基板処理装置と，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータと，をネットワークで接続した基板処理システムの処理レシピ最適化方法であって，前記基板処理装置は，前記ホストコンピュータから処理レシピ最適化処理実行指令を受けて前記データ処理装置に計算に必要なデータ（例えば処理レシピのデータ及びその処理レシピによる処理結果である前記被処理基板の膜厚のデータ）を送信して前記処理レシピの最適化計算を実行させて，その結果に基づいて処理レシピを更新することを特徴とする基板処理システムの処理レシピ最適化方法が提供される。このような本発明によれば，ホストコンピュータからの指令によって処理レシピ最適処理を実行させることができる。
また，上記基板処理装置は，処理レシピを更新したときには，その更新後の処理レシピを前記ホストコンピュータに送信し，その後，前記基板処理装置は，前記ホストコンピュータから基板処理実行指令を受信した場合には，更新後の処理レシピに基づいて被処理基板のプロセス処理を実行し，前記ホストコンピュータから処理レシピ復元指令を受信した場合には，処理レシピを更新前の処理レシピに戻すことが好ましい。これによれば，基板処理装置は処理レシピを更新していったん処理レシピ最適化処理を終了すると，その後はホストコンピュータ側からの指令に応じて処理を行う。これにより，ホストコンピュータ側からの指示待ちによって処理レシピ最適化処理がビジー状態となって，基板処理装置が他の処理を受け付けられなくなることを防止できる。
上記課題を解決するために，本発明の別の観点によれば，所定の処理レシピに基づいて被処理基板のプロセス処理を実行する基板処理装置と，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータと，をネットワークで接続した基板処理システムであって，前記ホストコンピュータは，前記基板処理装置でプロセス処理された被処理基板のプロセスデータを取得し，そのプロセスデータに基づいて処理レシピを最適化するか否かを判断し，処理レシピを最適化すると判断した場合には，前記基板処理装置に処理レシピ最適化処理実行指令を送信し，前記基板処理装置は，前記ホストコンピュータから処理レシピ最適化処理実行指令を受信すると，前記データ処理装置に計算に必要なデータ（例えば処理レシピのデータ及びその処理レシピによるプロセス処理結果である前記被処理基板のプロセスデータ）を送信して前記処理レシピの最適化計算を実行させて，その結果に基づいて処理レシピを更新することを特徴とする基板処理システムが提供される。これによれば，このような本発明によれば，ホストコンピュータからの指令によって処理レシピ最適化処理を実行させることができる。
また，上記基板処理装置は，処理レシピを更新したときには，その更新後の処理レシピを前記ホストコンピュータに送信し，前記ホストコンピュータは，前記基板処理装置から更新後の処理レシピを受信すると，前記基板処理装置に次の被処理基板の処理実行指令を送信する前に，その更新後の処理レシピを許容できるか否かを判断することが好ましい。これによれば，ホストコンピュータ側で，基板処理装置に次の被処理基板の処理実行指令を送信する前に，更新した処理レシピを許容できるか否かを判断することができる。
このとき，上記ホストコンピュータは，更新後の処理レシピを許容できると判断した場合は，前記基板処理装置に次の被処理基板の処理実行指令を送信し，更新後の処理レシピを許容できないと判断した場合は，前記基板処理装置に処理レシピを更新前の処理レシピに戻す処理レシピ復元指令を送信するようにしてもよい。これにより，更新前の処理レシピで被処理基板の成膜処理を実行させた上で再び処理レシピの最適化計算を実行させることができる。
上記課題を解決するために，本発明の別の観点によれば，所定の処理レシピに基づいて被処理基板のプロセス処理を実行する複数の基板処理装置と，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータと，をネットワークで接続した基板処理システムであって，前記ホストコンピュータは，前記各基板処理装置でプロセス処理された被処理基板のプロセスデータを取得し，そのプロセスデータに基づいて処理レシピを最適化するか否かを判断し，処理レシピを最適化すると判断した場合には，前記各基板処理装置に処理レシピ最適化処理実行指令を送信し，前記各基板処理装置は，前記ホストコンピュータから処理レシピ最適化処理実行指令を受信すると，前記データ処理装置に計算に必要なデータ（例えば処理レシピのデータ及びその処理レシピによるプロセス処理結果である前記被処理基板のプロセスデータ）を送信して前記処理レシピの最適化計算を実行させて，その結果に基づいて処理レシピを更新することを特徴とする基板処理システムが提供される。
このような本発明によれば，ホストコンピュータからの指令によって各基板処理装置に対して処理レシピ最適化処理を実行させることができる。これにより，各基板処理装置についてのプロセス処理の目標値（例えば目標膜厚）などについてホストコンピュータ側で一元管理することができ，各基板処理装置について処理レシピ最適化処理を実行するか否かの判断もホストコンピュータ側で集中して行うことができる。
上記課題を解決するために，本発明の別の観点によれば，被処理基板のプロセス処理を所定の処理レシピに基づいて実行する処理室を備え，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータとにネットワークを介して接続される基板処理装置であって，前記ホストコンピュータからの処理レシピ最適化処理実行指令に応じて，前記データ処理装置に計算に必要なデータを送信して前記処理レシピの最適化計算を実行させて，その結果に基づいて前記処理レシピを更新することを特徴とする基板処理装置が提供される。このような本発明によれば，ホストコンピュータからの指令によって処理レシピ最適化処理を実行させることができる。
本発明によれば，ホストコンピュータからの指令によって基板処理装置に処理レシピ最適化処理を実行させることができる。これにより，プロセス処理の目標値（例えば目標膜厚）などについてもホストコンピュータ側で管理することができ，その目標値からずれている場合には処理レシピ最適化処理をホストコンピュータ側からの指令で自動的に実行させることができる。
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
（基板処理装置の構成例）
先ず，本発明の実施形態にかかる基板処理システムに適用される基板処理装置について説明する。ここでは，基板処理装置を被処理基板としての例えば半導体ウエハ（以下，単に「ウエハ」ともいう）を多数枚一度に熱処理できるバッチ式の縦型熱処理装置（以下，単に「熱処理装置」という）として構成した場合について図面を参照しながら説明する。図１は，熱処理装置の構成例を示す断面図である。
熱処理装置１００は，図１に示すようにウエハＷに対してプロセス処理を行うための処理室１２２を備える。処理室１２２は反応管１１０とマニホールド１１２により構成される。反応管１１０は，石英で作られた内管１１０ａ及び外管１１０ｂより成る二重管構造により構成され，反応管１１０の下側には金属性の筒状のマニホールド１１２が設けられている。内管１１０ａは上端が開口しており，マニホールド１１２に支持されている。外管１１０ｂは有天井に形成され，下端がマニホールド１１２の上端に気密に接合されている。
反応管１１０内には，多数枚（例えば１５０枚）のウエハＷが水平な状態で，上下に所定の間隔をおいてウエハ保持具であるウエハボート１１４に棚状に配置されている。このウエハボート１１４は蓋体１１６の上に保温筒（断熱体）１１８を介して保持されている。
蓋体１１６は，ウエハボート１１４を反応管１１０内に搬入，搬出するためのボートエレベータ１２０の上に搭載されており，上限位置にあるときには反応管１１０とマニホールド１１２とで構成される処理室１２２の下端開口部を閉塞する役割を有するものである。
なお，このようなウエハボート１１４には，図示しないカセット容器に収容されたウエハＷが図示しない移載装置によって移載されるようになっている。そして，ウエハボート１１４をボートエレベータ１２０で反応管１１０内に搬入してウエハＷの処理を行う。その後，ウエハＷの処理が終了すると，ウエハボート１１４をボートエレベータ１２０で反応管１１０から搬出して，ウエハボート１１４のウエハＷを上記移載装置によって上記カセット容器に戻す。
反応管１１０の周囲には，例えば抵抗体より成るヒータ１３０が設けられている。ヒータ１３０は，例えば５段に配置されたヒータユニット１３２ａ〜１３２ｅから構成される。ヒータユニット１３２ａ〜１３２ｅには，電力コントローラ１３４ａ〜１３４ｅからそれぞれ独立して電力が供給される。
内管１１０ａの内面には，垂直方向に一列に例えば５つの内部温度センサＳＴｉｎが配置されている。内部温度センサＳＴｉｎは，ウエハＷの金属汚染を防止するため，例えば，石英のパイプ等によりカバーされている。同様に，外管１１０ｂの外面には，垂直方向に一列に例えば５つの外部温度センサＳＴｏｕｔが配置されている。これら，内部温度センサＳＴｉｎと外部温度センサＳＴｏｕｔは，例えば熱電対で構成される。
また，マニホールド１１２には，例えばジクロルシラン，アンモニア，窒素ガス，酸素ガスなどを処理室１２２内に供給するように複数のガス供給管が設けられている。図１では，理解を容易にするため，３本のガス供給管１４０ａ〜１４０ｃを示している。各ガス供給管１４０ａ〜１４０ｃには，ガス流量を調整するためのマスフローコントローラ（ＭＦＣ）などの流量調整部１４２ａ〜１４２ｃが備えられている。
さらに，マニホールド１１２には，内管１１０ａと外管１１０ｂとの隙間から，反応管１１０内を排気するように排気管１５０が接続されている。この排気管１５０は，反応管１１０内の圧力を調整するためのコンビネーションバルブ，バタフライバルブ，及びバルブ駆動部などを含む圧力調整部１５２を介して，真空ポンプ１５４に接続されている。
また，排気管１５０には，処理室１２２内の圧力を検出して，圧力調整部１５２をフィードバック制御するための圧力センサＳＰが設けられている。圧力センサＳＰとしては，外気圧の変化の影響を受けにくい絶対圧型を用いることが好ましいが，差圧型を用いてもよい。
熱処理装置１００は，例えば成膜すべき薄膜の種類，膜厚などに応じて，設定圧力，ヒータ設定温度，ガス流量などの処理条件からなる処理レシピデータに基づいて制御するための制御部２００を備えている。制御部２００は，内部温度センサＳＴｉｎと外部温度センサＳＴｏｕｔから温度検出信号を取り込むとともに，圧力センサＳＰから圧力検出信号を取り込み，これらの検出信号に基づいてヒータ１３０の電力コントローラ１３４ａ〜１３４ｅ，圧力調整部１５２，流量調整部１４２ａ〜１４２ｃ等を制御する。
制御部２００は，例えば図２に示すようにＣＰＵ（中央処理装置）２１０，ＣＰＵ２１０が行う各種処理のために使用されるメモリ２２０，操作画面や選択画面などを表示する液晶ディスプレイなどで構成される表示手段２３０，オペレータによる種々のデータの入力及び所定の記憶媒体への各種データの出力など各種操作を行うための操作パネルやキーボードなどからなる入出力手段２４０，ネットワークなどを介してのデータのやり取りを行うための通信手段２５０を備える。
その他，制御部２００は，熱処理装置１００の各部を制御するための各種コントローラ２６０，ＣＰＵ２１０が実行する各種プログラムやプログラムの実行に必要なデータを記憶するハードディスク（ＨＤＤ）などで構成される記憶手段２７０などを備える。ＣＰＵ２１０は，これらプログラムやデータを必要に応じて記憶手段２７０から読み出して使用する。
各種コントローラ２６０としては例えば熱処理装置１００からの指令に応じて，電力コントローラ１３４ａ〜１３４ｅ等を制御してヒータ１３０を制御する温度コントローラ，反応管１１０内の圧力制御を行う圧力コントローラなどが挙げられる。
記憶手段２７０には，例えば成膜すべき薄膜の種類，膜厚などに応じて，設定圧力，ヒータ設定温度，ガス流量などの処理条件からなる複数の処理レシピを有する処理レシピデータ（処理条件データ）２７２などが記憶される。熱処理装置１００では，例えば成膜すべき薄膜の種類，膜厚などに応じて対応する処理レシピを処理レシピデータ２７２から読み出して，その処理レシピに基づいてウエハＷの成膜処理を実行する。
（基板処理システムの構成例）
次に，第１実施形態にかかる基板処理システムについて説明する。図３は本実施形態にかかる基板処理システムの概略構成を示すブロック図である。図３に示すように，基板処理システム３００は，熱処理装置１００と，データ処理装置４００と，ホストコンピュータ５００とを例えばＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク３１０を介して接続して構成される。ネットワーク３１０によるデータ通信は，例えばＴＣＰ／ＩＰなどの通信プロトコルに基づいて行われる。
データ処理装置４００は，例えば図４に示すようにＣＰＵ（中央処理装置）４１０，ＣＰＵ４１０が行う各種データ処理のために使用されるメモリ４２０，操作画面や選択画面などを表示する液晶ディスプレイなどで構成される表示手段４３０，オペレータによる種々のデータの入力及び所定の記憶媒体等への各種データの出力などを行うための操作パネルやキーボードなどからなる入出力手段４４０，例えば熱処理装置１００とネットワーク３１０を介してのデータのやり取りを行うための通信手段４５０，ＣＰＵ４１０が実行する各種プログラムやプログラムの実行に必要なデータ等を記憶するハードディスク（ＨＤＤ）などの記憶手段４６０などを備える。ＣＰＵ４１０は，これらプログラムやデータを必要に応じて記憶手段４６０から読み出して使用する。このようなデータ処理装置４００は例えばコンピュータで構成される。
記憶手段４６０には，膜厚データと処理レシピデータ（例えばヒータ１３０の設定温度からなる温度レシピデータ）に基づいて最適な処理レシピを算出するための処理レシピ最適化計算用データ４６２などが記憶される。このような処理レシピ最適化計算用データとしては，例えば処理レシピデータを温度レシピデータとしたときにその温度と膜厚との関係を示す膜厚温度係数，例えば温度を１℃変化させると，膜厚がどれだけ変化するかを示す係数が記憶される。
ホストコンピュータ５００は，例えば図５に示すようにＣＰＵ（中央処理装置）５１０，ＣＰＵ５１０が行う各種データ処理のために使用されるメモリ５２０，操作画面や選択画面などを表示する液晶ディスプレイなどで構成される表示手段５３０，オペレータによる種々のデータの入力及び所定の記憶媒体等への各種データの出力などを行うためのキーボードなどからなる入出力手段５４０，例えば熱処理装置１００とネットワーク３１０を介してデータのやり取りを行うための通信手段５５０を備える。
通信手段５５０は，ネットワーク３１０を介して熱処理装置１００における制御部２００内の通信手段２５０に接続されている。熱処理装置１００の通信手段２５０は，例えばホストコンピュータ５００との論理的なインターフェイス手段例えばＨＣＩ（Ｈｏｓｔ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｉｎｔｅｒｆａｃｅ）を有し，このＨＣＩによって，ホストコンピュータ５００との間での各種データのやりとりをＴＣＰ／ＩＰ等のプロトコルに基づいて実行する。なお，通信手段２５０の構成は上記に限られることはない。
その他，ホストコンピュータ５００は，ＣＰＵ５１０が実行する各種プログラムやプログラムの実行に必要なデータ等を記憶するハードディスク（ＨＤＤ）などの記憶手段５６０などを備える。ＣＰＵ５１０は，これらプログラムやデータを必要に応じて記憶手段５６０から読み出して使用する。
記憶手段４６０には，目標膜厚及びその許容範囲など予め設定される膜厚条件からなる膜厚条件データ５６２，処理レシピの許容範囲（例えば温度レシピであればその許容温度範囲）などからなる処理レシピ条件データ５６４，後述する膜厚測定装置３２０から受信した膜厚データ５６６などが記憶される。
ホストコンピュータ５００には，熱処理装置１００で処理されたウエハ上の膜厚を測定する膜厚測定装置３２０が接続されている。膜厚測定装置３２０は，例えば装置内に配設された載置台上のウエハ表面の薄膜の膜厚をエリプソメ−タにより測定するように構成される。エリプソメ−タは，落射照明型顕微鏡，分光器及びデ−タ処理部を含む光干渉式膜厚計であり，光源から対物レンズを経てウエハに光が照射され，ここで反射された光を分光器に入射し，ここに入射された反射スペクトルを解析部で解析することにより膜厚が算出される。膜厚測定装置３２０は，ホストコンピュータ５００からの指令に基づいてウエハ上に形成された薄膜の膜厚を測定し，その測定膜厚を膜厚データとしてホストコンピュータ５００に送信するようになっている。
なお，本実施形態にかかる膜厚測定装置は，図３に示すようにホストコンピュータ５００に接続されているが，必ずしもこれに限定されるものではなく，熱処理装置１００に接続されていてもよい。その場合には，膜厚測定装置３２０からの膜厚データを熱処理装置１００でいったん取り込んで，ネットワーク３１０を介してホストコンピュータ５００に送信するようにしてもよい。
（ウエハの処理と処理レシピ最適化処理）
次に，このような基板処理システム３００におけるウエハの処理と処理レシピ最適化処理について図面を参照しながら説明する。処理レシピ最適化処理は，ホストコンピュータ５００による判断でウエハの処理の後に必要に応じて行われる。具体的にはウエハの処理と処理レシピ最適化処理は，ホストコンピュータ５００，熱処理装置１００，データ処理装置４００がそれぞれ，所定のプログラムによって制御され，データのやり取りを通じて例えば図６〜図１０に示すフローチャートに基づいて行われる。図６はホストコンピュータの処理を示すフローチャートであり，図７〜図９は熱処理装置の処理を示すフローチャートであり，図１０はデータ処理装置の処理を示すフローチャートである。
本実施形態にかかる基板処理システム３００によるウエハの処理は，ホストコンピュータ５００からの各種の指令に基づいて実行される。先ず図６に示すようにホストコンピュータ５００は，ステップＳ１１０にて熱処理装置１００に対してウエハ処理実行指令を送信する。
このウエハ処理実行指令に応じて，熱処理装置１００は図７に示すウエハ処理を行う。すなわち，ステップＳ２１０にてホストコンピュータ５００からのウエハ処理実行指令を受信すると，ステップＳ２２０にて記憶手段２７０に記憶された処理レシピデータ２７２の処理条件（処理室内の設定圧力，ヒータの設定温度，ガス流量など）に基づいてウエハ処理を実行する。
ここで，ウエハの成膜処理を実行する場合の熱処理装置１００の動作について説明する。例えばカセット容器からの未処理ウエハが移載されたウエハボート１１４を反応管１１０内に搬入して，ヒータ１３０を設定温度に基づいて制御して反応管１１０内を処理温度まで昇温させる。そして例えば酸素ガスを反応管１１０内に供給してウエハに対して熱処理（例えば酸化処理）を行い，ウエハのシリコン膜の表面部を酸化して薄膜としての酸化膜（シリコン酸化膜）を形成する。
そして，熱処理が終了すると，反応管１１０内を不活性ガス雰囲気にして所定温度（例えば３００℃）まで降温し，反応管１１０内からウエハボート１１４を搬出し，その後，ウエハボート１１４から処理済みウエハを搬出してカセット容器に戻す。
その後，処理済みウエハが収容されたカセット容器は，例えば図示しない自動搬送ロボットにより膜厚測定装置３２０に搬送される。そして，膜厚測定装置３２０において処理済みウエハ上に形成された薄膜の膜厚が測定され，その測定膜厚は膜厚データとしてホストコンピュータ５００に送信される。
ホストコンピュータ５００は，図６に示すステップＳ１２０にて膜厚測定装置３２０から上記処理済みウエハの膜厚データを受信すると，ステップＳ１３０にて膜厚データからの測定膜厚と目標膜厚とのずれを求め，そのずれが許容範囲か否かを判断する。ステップＳ１３０にて測定膜厚と目標膜厚とのずれが許容範囲であると判断した場合は，ステップＳ１８０にて処理終了条件を満たすか否かを判断する。処理終了条件としては，製品用ウエハの処理の場合，例えば連続して実行する熱処理の回数，時間等が挙げられる。また，調整用ウエハの処理の場合，例えば後述する目標膜厚が達成したことを処理終了条件として設定する。
さらに，例えば熱処理装置１００の異常発生を処理終了条件に加えてもよい。これにより，ステップＳ１８０の時点で熱処理装置１００の異常が発生している場合にはホストコンピュータ側の処理を終了する。例えば後述するステップＳ１７０にて処理レシピの復元を行う必要が生じた場合には，熱処理装置１００側で何らかの異常が発生している場合も考えられるので，そのような場合には，ステップＳ１８０にて終了処理条件を満たし，ホストコンピュータ５００側の処理を終了することができる。その後は，熱処理装置１００側でメンテナンスが実行されることによって異常が解消された後は，例えば後述する図１１に示すメンテナンス後の処理と同様に，ホストコンピュータ５００によって調整用ウエハによる処理レシピ最適化処理を行った上で，製品用ウエハの処理を実行することができる。
なお，このように熱処理装置１００側で異常が発生した場合には，ステップＳ１８０の時点でなくても，熱処理装置１００の異常発生を知らせる異常発生信号をホストコンピュータ５００で受信できるようにし，図６に示す処理の途中であっても，その異常発生信号を受信した時点でホストコンピュータ５００側の処理を終了させるようにしてもよい。
ステップＳ１８０にて処理終了条件を満たしていないと判断した場合はステップＳ１１０の処理に戻り，熱処理装置１００にウエハ処理実行指令を送信する。すると，この場合には処理レシピは更新されていないため，熱処理装置１００はそのままの処理レシピで次のウエハの処理を実行する。
ステップＳ１３０にて測定膜厚と目標膜厚とのずれが許容範囲を超えると判断した場合は，処理レシピの最適化処理（ステップＳ１４０〜ステップＳ１７０）を行う。すなわち，ホストコンピュータ５００はステップＳ１４０にて熱処理装置１００に対して膜厚データと処理レシピ最適化処理実行指令を送信する。
この処理レシピ最適化処理実行指令に応じて，熱処理装置１００は図８に示す処理レシピ最適化処理を実行する。すなわち，熱処理装置１００はステップＳ３１０にてホストコンピュータ５００から膜厚データとともに処理レシピ最適化処理実行指令を受信すると，ステップＳ３２０にてデータ処理装置４００に計算に必要なデータとして膜厚データ及び処理レシピデータを送信するとともに，処理レシピ最適化計算指令を送信する。
この処理レシピ最適化計算指令に応じて，データ処理装置４００は図１０に示す処理レシピ最適化計算処理を実行する。すなわち，データ処理装置４００はステップＳ５１０にて熱処理装置１００から膜厚データ及び処理レシピデータとともに処理レシピ最適化計算指令を受信すると，ステップＳ５２０にて処理レシピ最適化計算を実行する。
ここで，データ処理装置４００が実行する処理レシピ最適化計算の具体例について説明する。ここでの最適化の対象とする処理レシピは，処理レシピデータの処理条件のうちのヒータ設定温度とし，膜厚データは膜厚測定装置３２０で測定された測定膜厚のデータとする。
ところで，熱処理装置１００によって，同じ処理レシピでウエハ上に薄膜を形成する成膜処理を連続して繰り返し実行すると，その処理結果であるプロセスデータとしての薄膜の膜厚は，熱処理装置１００の特性の劣化が進んだり，処理室１２２内の状態が変化したりすることによって徐々に変化する（経時的変化）傾向にある。また，後述する部品交換などのメンテナンスによって熱処理装置１００の状態が改善されて変化する（シフト的変化）場合もある。このため，初めに設定したヒータ設定温度で成膜処理を連続して繰り返していくうちに，ウエハ上に形成された薄膜の膜厚と目標膜厚とのずれ（膜厚偏差）が生じる。従って，このような処理室内の状態変化に応じて初めに設定したヒータ設定温度を最適値に調整することが好ましい。
そこで，本実施形態にかかる処理レシピ最適化計算では，膜厚データの測定膜厚と目標膜厚（膜厚設定値）との偏差を求め，この偏差に基づいてヒータ設定温度を調整することによって最適なヒータ設定温度を算出する。
具体的にはウエハに酸化膜を成膜する処理を行う場合，例えばヒータ設定温度を９００℃とし，酸化膜の膜厚温度係数（ヒータ設定温度を１℃変化させると膜厚がどれだけ変化するかを示す係数）が０．１２ｎｍ（１．２オングストロ−ム）／℃とすると，測定膜厚が目標膜厚（例えば２ｎｍ）よりも０．１２ｎｍ（１．２オングストロ−ム）だけ大きい場合には，ヒータ設定温度を１℃だけ下げた８９９℃を最適なヒータ設定温度とする。これにより，目標膜厚が得られるような最適な処理レシピ（ここではヒータ設定温度）を算出することができる。
なお，本実施形態では，最適化計算の対象とする処理レシピを，処理レシピデータの処理条件のうちのヒータ設定温度としているので，例えば他の処理条件（設定圧力，ガス流量など）についてはすべて設定した後に，ヒータ設定温度だけを最適化計算によって微調整するという運用が可能となる。但し，必ずしもこれに限定されるものではなく，処理レシピデータの他の処理条件などを最適化計算の対象としてもよく，また処理条件のすべてを最適化計算の対象にしてもよい。
また，処理レシピ最適化計算としては，上述した計算方法に限られるものでなく，他の計算方法を用いてもよい。例えば膜厚データと処理レシピデータ（温度レシピデータ）との関係式を統計的手法などを用いて予め求めて，記憶手段４６０に処理レシピ最適化計算用データとして記憶しておき，この関係式を用いて最適な処理レシピを算出するようにしてもよい。
そして，データ処理装置４００は，ステップＳ５３０にて上述したような処理レシピ最適化計算を実行して得られた処理レシピを熱処理装置１００に送信する。熱処理装置１００は，図８に示すステップＳ３３０にてデータ処理装置４００から算出された処理レシピを受信し，ステップＳ３４０にて現行の処理レシピを当該算出された処理レシピに置き換えて更新し，その更新後の処理レシピをホストコンピュータ５００に送信する。
ホストコンピュータ５００は，図６に示すステップＳ１５０にて熱処理装置１００から更新後の処理レシピを受信すると，ステップＳ１６０にて更新後の処理レシピでＯＫか否かを判断する。例えば更新後の処理レシピを構成する設定温度などが許容範囲か否かを判断する。
ステップＳ１６０にて更新後の処理レシピでＯＫと判断した場合には，ステップＳ１８０にて処理終了条件を満たすか否かを判断する。ステップＳ１８０にて処理終了条件を満たさないと判断した場合はステップＳ１１０の処理に戻り，熱処理装置１００にウエハ処理実行指令を送信する。すると，この場合には処理レシピは更新されているため，熱処理装置１００はその更新後の処理レシピで次のウエハの処理を実行する。
これに対して，ステップＳ１６０にて更新後の処理レシピではＯＫでないと判断した場合，ホストコンピュータ５００はステップＳ１７０にて熱処理装置１００に処理レシピ復元指令を送信する。
熱処理装置１００は，処理レシピ復元指令を受信すると，図９にて処理レシピ復元処理を実行する。すなわち，ステップＳ４１０にてホストコンピュータ５００から処理レシピ復元指令を受信すると，ステップＳ４２０にて更新後の処理レシピを破棄し，更新前の処理レシピに戻す。これにより，次のウエハの処理は，更新前の処理レシピに基づいて実行される。
こうしてホストコンピュータ５００によるウエハの処理及び処理レシピの最適化処理（図６に示すステップＳ１１０〜ステップＳ１７０）が繰り返される。そして，ステップＳ１８０にて処理終了と判断した場合には，一連の処理を終了する。
このような本実施形態にかかる処理レシピの最適化処理によれば，熱処理装置１００はホストコンピュータ５００からの指令を受けてデータ処理装置４００に処理レシピの最適化計算を行わせる。これによれば，ホストコンピュータ５００からの指令によって熱処理装置１００に処理レシピ最適化処理を実行させることができる。
これにより，プロセス処理の目標値（例えば目標膜厚）などについてもホストコンピュータ５００側で管理することができ，処理レシピ最適化処理を実行するか否かの判断もホストコンピュータ５００側で行うことができる。このため，目標値からどの程度ずれている場合に処理レシピ最適化処理を実行させるかなどの条件（許容範囲）についても，ホストコンピュータ５００側で自由に設定して管理することができる。これにより，ホストコンピュータ５００側からの指令により自動的に処理レシピの最適化を行うことができる。
さらに，最適化された処理レシピを許容するか否かの判断基準（例えば設定温度などの許容範囲）についてもホストコンピュータ側で管理できるので，自動的に処理レシピの最適化されても，意図しない処理レシピで熱処理装置１００が自動的にウエハ処理を実行することを防止することができる。また，このような処理レシピ最適化処理の自動化によって，処理レシピ最適化処理を実行させるか否かや最適化された処理レシピを許容するか否かなどの判断をユーザ側で行わなくてもよいため，ユーザへの負担を軽減することができる。
さらに，最適化計算によって得られた処理レシピは，ホストコンピュータ５００側に送信して指示を待つことなく，熱処理装置１００側で更新することにより処理レシピ最適化処理をいったん終了させることができる。これにより，ホストコンピュータ５００側からの指示待ちによって処理レシピ最適化処理がビジー状態となって，熱処理装置１００が他の処理を受け付けられなくなることを防止できる。
なお，このような処理レシピ最適化処理は，基板処理システム３００の様々な運用に適用することができる。例えば基板処理システム３００の稼働直後や部品交換などのメンテナンス直後に最適な処理レシピを得る場合に適用することができる。また，基板処理システム３００の稼働中に，製品用のウエハの熱処理後にフィードフォワード的に処理レシピを最適化する場合に適用することもできる。この場合には，例えば１バッチの熱処理が終了するごとに処理レシピ最適化処理を適用してもよく，また所定回数バッチの熱処理が終了するごとに処理レシピ最適化処理を適用してもよい。
（基板処理システムの運用例）
次に，上記ウエハの処理と処理レシピ最適化処理を利用した基板処理システム３００の運用例を図面を参照しながら説明する。ここでは，熱処理装置１００によってウエハを熱処理（例えば成膜処理）する場合を例に挙げて説明する。図１１は，基板処理システム３００の運用例を示すフローチャートである。
基板処理システム３００を稼働すると，製品用ウエハを処理する前に，先ずステップＳ６１０にてホストコンピュータ５００からの指令に基づいて予め設定された初期の処理レシピによって調整用ウエハ（ダミーウエハ）に対して成膜処理を実行して，処理レシピの最適化処理を行う。具体的には図６〜図１０において，ウエハの処理とあるのを調整用ウエハの処理と置き換えて各処理を実行する。
そして，ステップＳ６２０にてホストコンピュータ５００により目標膜厚が達成できたか否かを判断する。具体的には図６のステップＳ１８０において目標膜厚を達成したこと，すなわち測定膜厚と目標膜厚とのずれが許容範囲であることを処理終了条件として処理を実行する。目標膜厚が達成できるまでステップＳ６１０にて調整用ウエハの処理と処理レシピの最適化が繰り返される。その後，ステップＳ６２０にて目標膜厚が達成できたと判断した場合はステップＳ６３０にて最適化された処理レシピを製品用の処理レシピとして記憶手段２７０の処理レシピデータ２７２に記憶する。
次に，ステップＳ６４０にてホストコンピュータ５００からの指令に基づいて製品用の処理レシピによって製品用ウエハに対して成膜処理を実行して，処理レシピの最適化処理を行う。具体的には図６〜図１０において，ウエハの処理とあるのを製品用ウエハの処理と置き換えて各処理を実行する。
ステップＳ６５０にて熱処理装置１００のメンテナンスがあったか否かを判断する。例えば熱処理装置１００の部品交換などのメンテナンスがあると，その情報はホストコンピュータ５００に送信され，ホストコンピュータ５００側で熱処理装置１００のメンテナンスがあったか否かを判断する。
これに対して，ステップＳ６５０にて熱処理装置１００のメンテナンスがないと判断した場合にはステップＳ６６０にて処理終了か否かを判断する。具体的には図６のステップＳ１８０において例えば成膜処理が所定回数に達したことを処理終了条件として処理を実行する。これにより，成膜処理が所定回数に達するまで，ステップＳ６４０にて製品用ウエハの処理と処理レシピの最適化が繰り返される。これにより，常に最適化された処理レシピによってウエハの成膜処理が実行されるので，例えば上述したように熱処理装置１００の特性の劣化が進んだり，処理室１２２内の状態が変化したりしても，処理レシピが修正されることによって常に目標膜厚を達成することができる。
一方，ステップＳ６５０にて熱処理装置１００のメンテナンスがあったと判断した場合には，ステップＳ６１０の処理に戻り，再び初期の処理レシピを設定して調整用ウエハ（ダミーウエハ）に対して成膜処理を実行して処理レシピの最適化処理を行い，最終的に最適化された処理レシピを製品用の処理レシピとしてステップＳ６３０以降の製品用ウエハの成膜処理と処理レシピ最適化処理を実行する。これにより，上述したように熱処理装置１００のメンテナンスによって熱処理装置１００の状態が改善して状態の変化が大きくなった後でも，最適な処理レシピが設定し直されることによって常に目標膜厚を達成することができる。
こうして，本実施形態による基板処理システムを運用することにより，基板処理システムを稼働直後のみならず，ウエハのバッチ処理を実行している間においても，ホストコンピュータ５００からの指令に基づいて自動的に処理レシピが最適化されるので，常に目標膜厚を達成することができる。
なお，上記実施形態においては，基板処理装置としてバッチ式の熱処理装置を例に挙げて説明したが，必ずしもこれに限定されるものではなく，基板処理装置は枚葉式の熱処理装置であってもよい。また，プロセス処理としては，成膜処理の他に，酸化処理，拡散処理等に適用してもよい。また，プロセス処理の結果として得られる被処理基板のプロセスデータとして，上記実施形態で例に挙げた膜厚データの他にも，エッチング処理によってウエハ上に形成された素子の微小寸法（例えば素子の幅の寸法や深さの寸法など），エッチングレート，これらのウエハ面内均一性などのプロセス処理後に測定可能なデータを適用することができる。この場合には，図３又は後述する図１２に示す膜厚測定装置３２０の代わりに，上記プロセスデータのうちの本発明に適用するプロセスデータを測定可能な測定装置を用いるようにしてもよい。
また，基板処理装置として，上記実施形態で例に挙げた熱処理装置１００の他にも，エッチング処理装置，スパッタリング装置など様々な種類のプロセス処理を行う基板処理装置を適用することができる。被処理基板は，半導体ウエハの他に，液晶基板などのＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）基板であってもよい。
また，上記実施形態においては，基板処理装置として１つの熱処理装置１００をネットワーク３１０に接続した場合について説明したが，必ずしもこれに限定されるものではなく，図１２に示すように複数の基板処理装置６００Ａ，６００Ｂ，６００Ｃ，・・・をネットワーク３１０に接続してもよい。
この場合，データ処理装置４００は，例えばアドバンスド・グループ・コントローラ（以下，「ＡＧＣ」と称する）として構成して，各基板処理装置６００Ａ，６００Ｂ，６００Ｃ，・・・の処理レシピ最適化計算を実行させるようにしてもよい。なお，ＡＧＣは，上述した処理レシピ最適化計算機能の他，プロセスデータを対象にその解析処理，統計処理，プロセスデータやその解析／統計結果の集中モニタリング処理，更には解析／統計結果をレシピに反映させる処理等を行うようにしてもよい。ＡＧＣは，１台のコンピュータで構成してもよく，複数台のコンピュータで構成してもよい。また，サーバとクライアントに分けて機能を分散させるように構成してもよい。
このような図１２に示す基板処理システム３００においては，各基板処理装置６００Ａ，６００Ｂ，６００Ｃ，・・・の制御部６１０Ａ，６１０Ｂ，６１０Ｃ，・・・は，ホストコンピュータ５００からの指令を受けてデータ処理装置４００に処理レシピの最適化計算を行わせる。これによれば，ホストコンピュータ５００からの指令によって各基板処理装置６００Ａ，６００Ｂ，６００Ｃ，・・・に処理レシピ最適化処理を実行させることができる。これにより，各基板処理装置６００Ａ，６００Ｂ，６００Ｃ，・・・におけるプロセス処理の目標値（例えば目標膜厚）などについてホストコンピュータ側で一元管理することができ，処理レシピ最適化処理を実行するか否かの判断もホストコンピュータ５００側で集中して行うことができる。
また，図１２に示す構成例では，１つの膜厚測定装置３２０で各基板処理装置６００Ａ，６００Ｂ，６００Ｃ，・・・で処理されたウエハの膜厚を測定する。これに限定されることはなく，例えば複数の膜厚測定装置を各基板処理装置６００Ａ，６００Ｂ，６００Ｃ，・・・にそれぞれ接続して，各基板処理装置６００Ａ，６００Ｂ，６００Ｃ，・・・ごとにウエハの膜厚を測定するようにしてもよい。その場合には，各膜厚測定装置からの膜厚データを各基板処理装置６００Ａ，６００Ｂ，６００Ｃ，・・・でいったん取り込んで，ネットワーク３１０を介してホストコンピュータ５００に送信するようにしてもよい。
なお，上記実施形態により詳述した本発明については，複数の機器から構成されるシステムに適用しても，１つの機器からなる装置に適用してもよい。上述した実施形態の機能を実現するソフトウエハのプログラムを記憶した記憶媒体等の媒体をシステムあるいは装置に供給し，そのシステムあるいは装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体等の媒体に記憶されたプログラムを読み出して実行することによっても，本発明が達成され得る。
この場合，記憶媒体等の媒体から読み出されたプログラム自体が上述した実施形態の機能を実現することになり，そのプログラムを記憶した記憶媒体等の媒体は本発明を構成することになる。プログラムを供給するための記憶媒体等の媒体としては，例えば，フロッピー（登録商標）ディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷ，ＤＶＤ−ＲＯＭ，ＤＶＤ−ＲＡＭ，ＤＶＤ−ＲＷ，ＤＶＤ＋ＲＷ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどが挙げられる。また，媒体に対してプログラムを，ネットワークを介してダウンロードして提供することも可能である。
なお，コンピュータが読み出したプログラムを実行することにより，上述した実施形態の機能が実現されるだけでなく，そのプログラムの指示に基づき，コンピュータ上で稼動しているＯＳなどが実際の処理の一部又は全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
さらに，記憶媒体等の媒体から読み出されたプログラムが，コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後，そのプログラムの指示に基づき，その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い，その処理によって上述した実施形態の機能が実現される場合も，本発明に含まれる。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は，基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置に適用可能である。
本発明の実施形態にかかる熱処理装置の構成例を示す断面図である。 図１に示す制御部の構成例を示すブロック図である。 同実施形態にかかる基板処理システムの構成例を示すブロック図である。 同実施形態にかかるデータ処理装置の構成例を示すブロック図である。 図４に示すホストコンピュータの構成例を示すブロック図である。 同実施形態にかかるホストコンピュータが行う処理の具体例を示すフローチャートである。 同実施形態にかかる熱処理装置が行うウエハ処理の具体例を示すフローチャートである。 同実施形態にかかる熱処理装置が行う処理レシピ最適化処理の具体例を示すフローチャートである。 同実施形態にかかる熱処理装置が行う処理レシピ復元処理の具体例を示すフローチャートである。 同実施形態にかかるデータ処理装置が行う処理の具体例を示すフローチャートである。 同実施形態にかかる基板処理システムの運用例を示すフローチャートである。 同実施形態にかかる基板処理システムの他の構成例を示すブロック図である。
符号の説明
１００ 熱処理装置
１１０ 反応管
１１０ａ 内管
１１０ｂ 外管
１１２ マニホールド
１１４ ウエハボート
１１６ 蓋体
１１８ 保温筒（断熱体）
１２０ ボートエレベータ
１２２ 処理室
１３０ ヒータ
１３２ａ〜１３２ｅ ヒータユニット
１３４ａ〜１３４ｅ 電力コントローラ
１４０ａ〜１４０ｃ ガス供給管
１４２ａ〜１４２ｃ 流量調整部
１５０ 排気管
１５２ 圧力調整部
１５４ 真空ポンプ
２００ 制御部
２１０ ＣＰＵ
２２０ メモリ
２３０ 表示手段
２４０ 入出力手段
２５０ 通信手段
２６０ 各種コントローラ
２７０ 記憶手段
２７２ 処理レシピデータ
３００ 基板処理システム
３１０ ネットワーク
３２０ 膜厚測定装置
４００ データ処理装置
４１０ ＣＰＵ
４２０ メモリ
４３０ 表示手段
４４０ 入出力手段
４５０ 通信手段
４６０ 記憶手段
４６２ 処理レシピ最適化計算用データ
５００ ホストコンピュータ
５１０ ＣＰＵ
５２０ メモリ
５３０ 表示手段
５４０ 入出力手段
５５０ 通信手段
５６０ 記憶手段
５６２ 膜厚条件データ
５６４ 処理レシピ条件データ
５６６ 膜厚データ
６００Ａ〜６００Ｃ 基板処理装置
６１０Ａ〜６１０Ｃ 制御部
Ｗ ウエハ

Claims (12)

  1. 所定の処理レシピに基づいて被処理基板の成膜処理を実行する基板処理装置と，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータと，をネットワークで接続した基板処理システムの処理レシピ最適化方法であって，
    前記ホストコンピュータは，前記基板処理装置で成膜処理された被処理基板を測定して得られた膜厚が目標膜厚からずれていた場合，そのずれが許容範囲を超える場合には前記基板処理装置に処理レシピ最適化処理実行指令を送信し，
    前記基板処理装置は，前記ホストコンピュータから処理レシピ最適化処理実行指令を受信すると，前記データ処理装置に計算に必要なデータを送信して目標膜厚が得られるような最適な処理レシピを算出する処理レシピ最適化計算を実行させて，その結果に基づいて処理レシピを更新することを特徴とする基板処理システムの処理レシピ最適化方法。
  2. 前記基板処理装置は，処理レシピを更新したときには，その更新後の処理レシピを前記ホストコンピュータに送信し，
    前記ホストコンピュータは，前記基板処理装置から更新後の処理レシピを受信すると，その更新後の処理レシピを許容できるか否かを判断することを特徴とすることを特徴とする請求項１に記載の基板処理システムの処理レシピ最適化方法。
  3. 前記ホストコンピュータは，更新後の処理レシピを許容できると判断した場合は，前記基板処理装置に次の基板処理実行指令を送信し，更新後の処理レシピを許容できないと判断した場合は，前記基板処理装置に処理レシピを更新前の処理レシピに戻す処理レシピ復元指令を送信することを特徴とする請求項２に記載の基板処理システムの処理レシピ最適化方法。
  4. 前記ホストコンピュータは，このホストコンピュータに接続された膜厚測定装置によって測定させた膜厚データに基づいて，前記基板処理装置で成膜処理された被処理基板の膜厚を取得することを特徴とする請求項１に記載の基板処理システムの処理レシピ最適化方法。
  5. 前記ホストコンピュータは，前記基板処理装置に接続された膜厚測定装置によって測定させた膜厚データに基づいて，前記基板処理装置で成膜処理された被処理基板の膜厚を取得することを特徴とする請求項１に記載の基板処理システムの処理レシピ最適化方法。
  6. 所定の処理レシピに基づいて被処理基板のプロセス処理を実行する基板処理装置と，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータと，をネットワークで接続した基板処理システムの処理レシピ最適化方法であって，
    前記基板処理装置は，前記ホストコンピュータから処理レシピ最適化処理実行指令を受けて前記データ処理装置に計算に必要なデータを送信して前記処理レシピの最適化計算を実行させて，その結果に基づいて処理レシピを更新することを特徴とする基板処理システムの処理レシピ最適化方法。
  7. 前記基板処理装置は，処理レシピを更新したときには，その更新後の処理レシピを前記ホストコンピュータに送信し，
    その後，前記基板処理装置は，前記ホストコンピュータから基板処理実行指令を受信した場合には，更新後の処理レシピに基づいて被処理基板のプロセス処理を実行し，前記ホストコンピュータから処理レシピ復元指令を受信した場合には，処理レシピを更新前の処理レシピに戻すことを特徴とする請求項６に記載の基板処理システムの処理レシピ最適化方法。
  8. 所定の処理レシピに基づいて被処理基板のプロセス処理を実行する基板処理装置と，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータと，をネットワークで接続した基板処理システムであって，
    前記ホストコンピュータは，前記基板処理装置でプロセス処理された被処理基板のプロセスデータを取得し，そのプロセスデータに基づいて処理レシピを最適化するか否かを判断し，処理レシピを最適化すると判断した場合には，前記基板処理装置に処理レシピ最適化処理実行指令を送信し，
    前記基板処理装置は，前記ホストコンピュータから処理レシピ最適化処理実行指令を受信すると，前記データ処理装置に計算に必要なデータを送信して前記処理レシピの最適化計算を実行させて，その結果に基づいて処理レシピを更新することを特徴とする基板処理システム。
  9. 前記基板処理装置は，処理レシピを更新したときには，その更新後の処理レシピを前記ホストコンピュータに送信し，
    前記ホストコンピュータは，前記基板処理装置から更新後の処理レシピを受信すると，前記基板処理装置に次の被処理基板の処理実行指令を送信する前に，その更新後の処理レシピを許容できるか否かを判断することを特徴とする請求項８に記載の基板処理システム。
  10. 前記ホストコンピュータは，更新後の処理レシピを許容できると判断した場合は，前記基板処理装置に次の被処理基板の処理実行指令を送信し，更新後の処理レシピを許容できないと判断した場合は，前記基板処理装置に処理レシピを更新前の処理レシピに戻す処理レシピ復元指令を送信することを特徴とする請求項９に記載の基板処理システム。
  11. 所定の処理レシピに基づいて被処理基板のプロセス処理を実行する複数の基板処理装置と，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータと，をネットワークで接続した基板処理システムであって，
    前記ホストコンピュータは，前記各基板処理装置でプロセス処理された被処理基板のプロセスデータを取得し，そのプロセスデータに基づいて処理レシピを最適化するか否かを判断し，処理レシピを最適化すると判断した場合には，前記各基板処理装置に処理レシピ最適化処理実行指令を送信し，
    前記各基板処理装置は，前記ホストコンピュータから処理レシピ最適化処理実行指令を受信すると，前記データ処理装置に計算に必要なデータを送信して前記処理レシピの最適化計算を実行させて，その結果に基づいて処理レシピを更新することを特徴とする基板処理システム。
  12. 被処理基板のプロセス処理を所定の処理レシピに基づいて実行する処理室を備え，前記処理レシピの最適化計算を行うデータ処理装置と，ホストコンピュータとにネットワークを介して接続される基板処理装置であって，
    前記ホストコンピュータからの処理レシピ最適化処理実行指令に応じて，前記データ処理装置に計算に必要なデータを送信して前記処理レシピの最適化計算を実行させて，その結果に基づいて前記処理レシピを更新することを特徴とする基板処理装置。
JP2006273887A 2006-10-05 2006-10-05 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置 Active JP4942174B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006273887A JP4942174B2 (ja) 2006-10-05 2006-10-05 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
CN2007101944829A CN101165617B (zh) 2006-10-05 2007-09-30 基板处理系统的处理方案最佳化方法
KR1020070099726A KR101134258B1 (ko) 2006-10-05 2007-10-04 기판 처리 시스템의 처리 레시피 최적화 방법
US11/905,842 US7738983B2 (en) 2006-10-05 2007-10-04 Method of optimizing process recipe of substrate processing system
EP07019459A EP1916314B1 (en) 2006-10-05 2007-10-04 Method of optimizing process recipe of substrate processing system
TW096137626A TWI458016B (zh) 2006-10-05 2007-10-05 基板處理系統及基板處理系統之製程配方最佳化方法
US12/760,017 US8082054B2 (en) 2006-10-05 2010-04-14 Method of optimizing process recipe of substrate processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006273887A JP4942174B2 (ja) 2006-10-05 2006-10-05 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置

Publications (2)

Publication Number Publication Date
JP2008091826A JP2008091826A (ja) 2008-04-17
JP4942174B2 true JP4942174B2 (ja) 2012-05-30

Family

ID=39154225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006273887A Active JP4942174B2 (ja) 2006-10-05 2006-10-05 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置

Country Status (6)

Country Link
US (2) US7738983B2 (ja)
EP (1) EP1916314B1 (ja)
JP (1) JP4942174B2 (ja)
KR (1) KR101134258B1 (ja)
CN (1) CN101165617B (ja)
TW (1) TWI458016B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244336B1 (ko) * 2006-01-27 2013-03-19 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
US8023806B2 (en) * 2007-03-20 2011-09-20 Tokyo Electron Limited Heat processing furnace and vertical-type heat processing apparatus
US8825189B2 (en) * 2007-11-13 2014-09-02 Fisher Rosemount Systems, Inc. Methods and apparatus to execute an auxiliary recipe and a batch recipe associated with a process control system
US8150541B2 (en) 2007-11-13 2012-04-03 Fisher-Rosemount Systems, Inc. Methods and apparatus to modify a recipe process flow associated with a process control system during recipe execution
US8555206B2 (en) * 2007-12-21 2013-10-08 Fisher-Rosemount Systems, Inc. Methods and apparatus to present recipe progress status information
JP4555881B2 (ja) * 2008-03-18 2010-10-06 株式会社日立国際電気 基板処理装置及び表示方法
JP2009283588A (ja) * 2008-05-21 2009-12-03 Sanyo Electric Co Ltd 窒化物半導体発光素子の製造方法
JP5546197B2 (ja) * 2009-10-05 2014-07-09 株式会社日立国際電気 基板処理システム、群管理装置および基板処理装置の情報解析方法
JP5868619B2 (ja) * 2011-06-21 2016-02-24 ニチアス株式会社 熱処理炉及び熱処理装置
CN103031546B (zh) * 2011-09-29 2016-01-20 中国科学院微电子研究所 一种原子层沉积设备及其使用方法
US9847407B2 (en) 2011-11-16 2017-12-19 Skyworks Solutions, Inc. Devices and methods related to a gallium arsenide Schottky diode having low turn-on voltage
US20130137199A1 (en) * 2011-11-16 2013-05-30 Skyworks Solutions, Inc. Systems and methods for monitoring heterojunction bipolar transistor processes
KR101928615B1 (ko) 2012-10-31 2018-12-12 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 장치의 제어 장치
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
JP6528775B2 (ja) * 2014-09-04 2019-06-12 株式会社ニコン 処理システムおよびデバイス製造方法
JP6566897B2 (ja) * 2016-03-17 2019-08-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6584352B2 (ja) * 2016-03-24 2019-10-02 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
US10509425B2 (en) * 2017-01-20 2019-12-17 Lam Research Corporation Virtual metrology method for ESC temperature estimation using thermal control elements
JP6771418B2 (ja) * 2017-03-30 2020-10-21 東京エレクトロン株式会社 基板処理システム、制御装置、群コントローラ及びホストコンピュータ
JP7080065B2 (ja) * 2018-02-08 2022-06-03 株式会社Ｓｃｒｅｅｎホールディングス データ処理方法、データ処理装置、データ処理システム、およびデータ処理プログラム
JP7226949B2 (ja) * 2018-09-20 2023-02-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
JP7183126B2 (ja) 2019-07-17 2022-12-05 東京エレクトロン株式会社 基板処理装置、情報処理装置及び情報処理方法
JP7450358B2 (ja) * 2019-09-25 2024-03-15 東京エレクトロン株式会社 基板処理制御方法、基板処理装置、及び記憶媒体
JP7241663B2 (ja) 2019-11-01 2023-03-17 東京エレクトロン株式会社 情報処理装置、情報処理方法、情報処理プログラム及び半導体製造装置
CN111719130B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体镀膜设备中的温度调整方法及半导体镀膜设备
JP2024014505A (ja) 2022-07-22 2024-02-01 東京エレクトロン株式会社 情報処理装置、プログラム及びプロセス条件最適化方法
US20240339341A1 (en) * 2023-04-07 2024-10-10 Applied Materials, Inc. Automatic control of substrates

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2961876B2 (ja) * 1990-11-20 1999-10-12 日本電気株式会社 半導体ウェハース酸化・拡散エキスパートシステム
JPH0590119A (ja) * 1991-09-25 1993-04-09 Sony Corp 作業条件指示装置
JP3321499B2 (ja) * 1994-09-01 2002-09-03 株式会社日立製作所 製造システムおよび設備運転パラメータ自動決定装置
JP2986146B2 (ja) * 1995-11-02 1999-12-06 東京エレクトロン株式会社 半導体製造装置のレシピ運用システム
JP3939799B2 (ja) * 1997-02-28 2007-07-04 ペンタックス株式会社 光学薄膜製造システム
US6269279B1 (en) * 1997-06-20 2001-07-31 Tokyo Electron Limited Control system
JP3077656B2 (ja) * 1997-12-22 2000-08-14 日本電気株式会社 半導体製造装置のレシピ修正方法
JP2000012414A (ja) * 1998-06-24 2000-01-14 Toshiba Corp 半導体装置製造用生産システム
US6415193B1 (en) 1999-07-08 2002-07-02 Fabcentric, Inc. Recipe editor for editing and creating process recipes with parameter-level semiconductor-manufacturing equipment
US6159075A (en) * 1999-10-13 2000-12-12 Vlsi Technology, Inc. Method and system for in-situ optimization for semiconductor wafers in a chemical mechanical polishing process
US6524449B1 (en) * 1999-12-03 2003-02-25 James A. Folta Method and system for producing sputtered thin films with sub-angstrom thickness uniformity or custom thickness gradients
JP4459357B2 (ja) 2000-02-01 2010-04-28 東京エレクトロン株式会社 温度調整方法及び温度調整装置
JP4546623B2 (ja) 2000-07-25 2010-09-15 東京エレクトロン株式会社 熱処理装置の制御条件決定方法
JP2002184705A (ja) * 2000-12-18 2002-06-28 Toshiba Corp プロセスデータ補正方法およびその装置
JP2002312014A (ja) * 2001-04-09 2002-10-25 Hitachi Ltd 加工物の製造方法、製造装置及び製造用プログラム
US7160739B2 (en) * 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US7337019B2 (en) * 2001-07-16 2008-02-26 Applied Materials, Inc. Integration of fault detection with run-to-run control
US6616759B2 (en) 2001-09-06 2003-09-09 Hitachi, Ltd. Method of monitoring and/or controlling a semiconductor manufacturing apparatus and a system therefor
JP3897167B2 (ja) * 2002-08-06 2007-03-22 株式会社日立国際電気 縦型半導体製造装置および半導体デバイスの製造方法
JP2004072030A (ja) * 2002-08-09 2004-03-04 Hitachi Kokusai Electric Inc 半導体製造装置
JP4097485B2 (ja) * 2002-08-28 2008-06-11 独立行政法人科学技術振興機構 酸化還元酵素と基質との反応中間体を捕捉する方法
JP3920206B2 (ja) * 2002-12-09 2007-05-30 東京エレクトロン株式会社 制御システム
JP2004319574A (ja) 2003-04-11 2004-11-11 Trecenti Technologies Inc 半導体装置の製造方法、半導体製造装置の自動運転方法および自動運転システム、並びにｃｍｐ装置の自動運転方法
US7158851B2 (en) 2003-06-30 2007-01-02 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
CN100335234C (zh) * 2003-08-20 2007-09-05 中芯国际集成电路制造(上海)有限公司 决定化学机械研磨的终点检测时间的方法
JP4520820B2 (ja) * 2004-10-27 2010-08-11 株式会社日立ハイテクノロジーズ 試料処理装置及び試料処理システム
KR100702843B1 (ko) * 2005-08-12 2007-04-03 삼성전자주식회사 로트가변 배치처리가 가능한 반도체 제조설비 및 그로트가변 배치처리방법
JP4942174B2 (ja) * 2006-10-05 2012-05-30 東京エレクトロン株式会社 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置

Also Published As

Publication number Publication date
US8082054B2 (en) 2011-12-20
US20100198386A1 (en) 2010-08-05
TW200834722A (en) 2008-08-16
US20080086228A1 (en) 2008-04-10
US7738983B2 (en) 2010-06-15
KR101134258B1 (ko) 2012-04-12
EP1916314A1 (en) 2008-04-30
CN101165617A (zh) 2008-04-23
TWI458016B (zh) 2014-10-21
JP2008091826A (ja) 2008-04-17
CN101165617B (zh) 2011-08-17
EP1916314B1 (en) 2009-11-25
KR20080031798A (ko) 2008-04-11

Similar Documents

Publication Publication Date Title
JP4942174B2 (ja) 基板処理システムの処理レシピ最適化方法，基板処理システム，基板処理装置
JP2020053506A (ja) 基板処理装置、半導体装置の製造方法および記録媒体。
WO2004015750A1 (ja) 熱処理方法及び熱処理装置
JP2008218558A (ja) 熱処理システム、熱処理方法、及び、プログラム
TWI595578B (zh) 基板處理方法、記憶媒體、控制裝置、基板處理裝置及基板處理系統
JP4751538B2 (ja) 処理システム
TWI783171B (zh) 半導體裝置之製造方法、基板處理裝置及程式
US20180286720A1 (en) Substrate processing system and control device
TWI581310B (zh) A substrate processing apparatus and a substrate processing apparatus
JP6211960B2 (ja) 制御装置、基板処理装置及び基板処理システム
KR20230014033A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP4712462B2 (ja) 基板処理監視装置、基板処理監視システム、基板処理監視プログラム及び記録媒体
JP2024100608A (ja) 温度制御方法、半導体装置の製造方法、温度制御システム、基板処理装置、及び、プログラム
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

R150 Certificate of patent or registration of utility model

Ref document number: 4942174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250