[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4817836B2 - カードおよびホスト機器 - Google Patents

カードおよびホスト機器 Download PDF

Info

Publication number
JP4817836B2
JP4817836B2 JP2005367632A JP2005367632A JP4817836B2 JP 4817836 B2 JP4817836 B2 JP 4817836B2 JP 2005367632 A JP2005367632 A JP 2005367632A JP 2005367632 A JP2005367632 A JP 2005367632A JP 4817836 B2 JP4817836 B2 JP 4817836B2
Authority
JP
Japan
Prior art keywords
card
memory
command
data
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005367632A
Other languages
English (en)
Other versions
JP2006209744A (ja
Inventor
曜久 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005367632A priority Critical patent/JP4817836B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to KR1020067016034A priority patent/KR100871184B1/ko
Priority to CN2009101634785A priority patent/CN101655775B/zh
Priority to PCT/JP2005/024205 priority patent/WO2006070906A1/en
Priority to CN200910261980XA priority patent/CN101706709B/zh
Priority to TW94146716A priority patent/TWI305325B/zh
Priority to US11/494,475 priority patent/US8423679B2/en
Publication of JP2006209744A publication Critical patent/JP2006209744A/ja
Application granted granted Critical
Publication of JP4817836B2 publication Critical patent/JP4817836B2/ja
Priority to US13/792,795 priority patent/US8533367B2/en
Priority to US13/963,583 priority patent/US8671227B2/en
Priority to US14/168,671 priority patent/US8812745B2/en
Priority to US14/316,265 priority patent/US9128635B2/en
Priority to US14/812,830 priority patent/US9857866B2/en
Priority to US15/820,081 priority patent/US10466771B2/en
Priority to US16/564,441 priority patent/US10747299B2/en
Priority to US16/917,043 priority patent/US11169594B2/en
Priority to US17/496,227 priority patent/US11789521B2/en
Priority to US18/462,493 priority patent/US20230418363A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/30—Identification or security features, e.g. for preventing forgery
    • B42D25/305—Associated digital information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3281—Power saving in PCMCIA card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/08—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers from or to individual record carriers, e.g. punched card, memory card, integrated circuit [IC] card or smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0056—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers housing of the card connector
    • G06K7/0069—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers housing of the card connector including means for detecting correct insertion of the card, e.g. end detection switches notifying that the card has been inserted completely and correctly
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Description

本発明は、カードおよびホスト機器に関し、例えば、メモリカードおよびこれを使用するホスト機器の、ホスト機器からの電源供給停止時および初期化時の工程に関する。
近年、パーソナルコンピュータ、ＰＤＡ（Personal Digital Assistant）、カメラ、携帯電話等の様々な携帯用電子機器においては、リムーバブル記憶デバイスの１つであるメモリカードが多く用いられている。メモリカードとしては、ＰＣカード、及び小型のＳＤＴＭカードが注目されている。ＳＤＴＭカードは、フラッシュメモリおよびカードコントローラ等を内蔵したメモリカードであり、特に小型化、大容量化、高速化の要求に見合うように設計されている。
従来のＳＤＴＭカードの初期化時間は１秒以内と決められており、これに準拠していた。しかしながら、ＳＤＴＭカードが大容量化していくにつれて、初期化時間そのものを短縮することが非常に難しくなっており、初期化時間の短縮には限界が生じている。特にデジタルカメラ、ムービーカメラなどは、電源を入れた直後に撮影を可能にする必要があるため、ＳＤＴＭカードが大容量化したとしても、単純に初期化時間を大きくすることはできない。
この出願の発明に関連する先行技術文献情報としては次のものがある。
特開2004-192452号公報
本発明は、初期化時間を短縮可能なカードおよびホスト機器を提供しようとするものである。
一実施形態によるメモリデバイスは、データを記憶可能な不揮発性半導体メモリと、前記不揮発性半導体メモリを制御し、ホストインターフェースモジュールおよびメモリ制御モジュールを含むコントローラと、を具備するメモリデバイスであって、前記ホストインターフェースモジュールは、第１、第２、第３コマンドを受信するように構成され、前記メモリ制御モジュールは、前記第２コマンドに応答して、前記メモリデバイスが第３コマンドをサポートするかを示す第１レスポンスを返送し、前記メモリ制御モジュールは、前記第３コマンドに応答して、前記メモリデバイスを前記メモリデバイスへの電源供給の停止が可能なレディー状態に移行させ、前記メモリ制御モジュールは、前記第３コマンドによる前記レディー状態への前記移行が実行されなかったか完了しなかった場合、前記第１コマンドに応答して第１初期化処理を行なうように構成され、前記メモリ制御モジュールは、前記第３コマンドによる前記レディー状態への前記移行が完了していた場合、前記第１コマンドに応答して第２初期化処理を行なうように構成され、前記第２初期化処理は前記第１初期化処理より短い時間で終了する、ことを特徴とする。
本発明によれば、電源供給停止に備えた処理を取ることにより初期化時間を短縮可能なカードおよびホスト機器を提供できる。
背景技術の項目に記載した問題に対して、ホスト機器の電源を切っても、ＳＤＴＭカードへ電源電位を供給し続ける手法が考えられる。この手法によれば、ホスト機器の電源がオンされた際に、ＳＤＴＭカードの初期化が不要となるため、ホスト機器の電源投入直後にＳＤＴＭカードを直ぐに使用することができる。しかしながら、ＳＤＴＭカードのリーク電流によってホスト機器のバッテリが消耗してしまう問題がある。リーク電流を小さくすることも技術的に困難であり、このような手法を採用することは難しい。
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
（第１実施形態）
図１は、本発明の第１実施形態に係るカードの主要部の構成を示している。カード１は、ホスト機器２とバスインタフェース３を介して情報の授受を行う。カード１は、ＮＡＮＤ型フラッシュメモリチップ１１、このＮＡＮＤ型フラッシュメモリ１１を制御するカードコントローラ１２、および複数の信号ピン（第１ピン乃至第９ピン）１３を備えている。
これら複数の信号ピン１３は、カードコントローラ１２と電気的に接続されている。複数の信号ピン１３における第１ピン乃至第９ピンに対する信号の割り当ては、例えば図２に示すようになっている。データ０乃至データ３は、第７ピン、第８ピン、第９ピン、第１ピンにそれぞれ割り当てられている。第１ピンは、またカード検出信号に対しても割り当てられている。さらに、第２ピンはコマンドに割り当てられ、第３ピンおよび第６ピンは接地電位Ｖｓｓに、第４ピンは電源電位Ｖｄｄに、第５ピンはクロック信号に割り当てられている。
また、カード１は、ホスト機器２に設けられたスロット４に対して抜き差し可能なように形成されている。ホスト機器２は、電位供給部５、読み出し／書き込み制御部６、コマンド制御部７、カード検出部８等を含んでいる。
電位供給部５、読み出し／書き込み部６、コマンド制御部７は、第１ピン乃至第９ピンを介してカード１内の、カードコントローラ１２と各種信号およびデータの授受を行う。例えば、カード１にデータが書き込まれる際には、コマンド制御部７は、書き込みコマンドを、第２ピンを介してカードコントローラ１２にシリアルな信号として送出する。このとき、カードコントローラ１２は、第５ピンに供給されているクロック信号に応答して、第２ピンに与えられる書き込みコマンドを取り込む。書き込みコマンドは、第２ピンのみを利用してカードコントローラ１２にシリアルに入力される。カード検出部８は、スロット４に挿入されているカードの有無を検出する。
ＮＡＮＤ型フラッシュメモリ１１とカードコントローラ１２との間の通信は、ＮＡＮＤ型フラッシュメモリ用のインタフェースを採用する。したがって、ここでは図示しないが、ＮＡＮＤ型フラッシュメモリ１１とカードコントローラ１２とは８ビットの入出力（Ｉ／Ｏ）線により接続されている。例えば、カードコントローラ１２がＮＡＮＤ型フラッシュメモリ１１にデータを書き込む際には、カードコントローラ１２は、これらＩ／Ｏ線を介してデータ入力コマンド８０Ｈ、カラムアドレス、ページアドレス、データ、プログラムコマンド１０ＨをＮＡＮＤ型フラッシュメモリ１１に順次入力する。ここで、コマンド８０Ｈの“Ｈ”は１６進数を示すものであり、実際には“１０００００００”という８ビットの信号が、８ビットのＩ／Ｏ線にパラレルに与えられる。つまり、このＮＡＮＤ型フラッシュメモリ用のインタフェースは、複数ビットのコマンドがパラレルに与えられるものである。また、ＮＡＮＤ型フラッシュメモリ用のインタフェースでは、ＮＡＮＤ型フラッシュメモリ１１に対するコマンドとデータが同じＩ／Ｏ線を共用して通信されている。このように、ホスト機器２内のホストコントローラとカード１とが通信するインタフェースと、ＮＡＮＤ型フラッシュメモリ１１とカードコントローラ１２とが通信するインタフェースとは異なる。
図３は、本発明の第１実施形態に係るカードのハード構成を示すブロック図である。図３に示すように、ホスト機器２は、バスインタフェース３を介して接続されるカード１に対しアクセスを行うためのハードウェアおよびソフトウェアを備えている。カード１は、ホスト機器２に接続された時に電位供給部５から電源供給を受けて動作し、また、ホスト機器２からのアクセスに応じた処理を行う。
ＮＡＮＤ型フラッシュメモリ１１は、消去時の消去ブロックサイズ（消去単位のブロックサイズ）が所定サイズ（例えば、２５６kByte）に定められている。また、このＮＡＮＤ型フラッシュメモリ１１は、ページと称する単位（例えば、２kByte）でデータの書き込みおよび読み出しが行われるようになっている。
カードコントローラ１２は、ホストインタフェースモジュール２１、ＭＰＵ（micro processing unit）２３、フラッシュコントローラ２６、ＲＯＭ（read-only memory）２４、一時記憶メモリとしての例えばＲＡＭ（random access memory）２５、バッファ２７を有している。また、カードコントローラ１２は、ＮＡＮＤ型フラッシュメモリ１１内部の物理状態に関するシステムデータを格納している。ＲＡＭ２５は、例えばＳＲＡＭ（static random access memory）等の揮発性メモリにより実現される。システムデータには、例えば、何処の物理ブロックアドレスに、何番目の論理セクタアドレスデータが含まれているか、あるいは、何処のブロックが書き込み可能であるか等が含まれる。
ホストインタフェースモジュール２１は、カードコントローラ１２とホスト機器２との間のインタフェース処理を行い、レジスタ部２２を含む。図４に、レジスタ部２２の詳細な構成を示す。レジスタ部２２は、カードステータスレジスタ、ＣＩＤ、ＲＣＡ、ＤＳＲ、ＣＳＤ、ＳＣＲ、ＯＣＲの各種レジスタを有する。また、初期化コマンドのレスポンスで示される初期化方法表示部のビットパターンを保持する初期化方法表示部パターンレジスタ３６とビジー通知部パターンレジスタ３７はレジスタ部２２に含まれる。
これらレジスタは、以下のように定義されている。カードステータスレジスタは、通常動作において使用され、例えば後述するエラー情報が記憶される。ＣＩＤ、ＲＣＡ、ＤＳＲ、ＣＳＤ、ＳＣＲ、ＯＣＲは、主にカード１の初期化時に使用される。ＣＩＤ（card identification number）には、カード１の個体番号が記憶される。ＲＣＡ（relative card address）には、相対カードアドレス（初期化時にホスト機器が動的に決める）が記憶される。ＤＳＲ（driver stage register）には、カード１のバス駆動力等が記憶される。ＣＳＤ（card specific data）には、カード１の特性パラメータ値が記憶される。ＳＣＲ（SD configuration data register）には、カード１のデータ配置が記憶される。さらに、ＯＣＲ（operation condition resister）には、動作範囲電圧に制限のあるカード１の場合の動作電圧が記憶される。
ＭＰＵ（制御部）２３は、カード１全体の動作を制御するものである。ＭＰＵ２３は、例えばカード１が電源供給を受けたときに、ＲＯＭ２４に格納されているファームウェア（制御プログラム）をＲＡＭ２５上に読み出して所定の処理を実行することにより、各種のシステムデータをＲＡＭ２５上に作成する。ＭＰＵ２３は、またホスト機器２から書き込みコマンド、読み出しコマンド、消去コマンドを受け取り、ＮＡＮＤ型フラッシュメモリ１１に対して所定の処理を実行したり、バッファ２６を通じたデータ転送処理を制御したりする。
ＲＯＭ２４は、ＭＰＵ２３により制御される制御プログラムなどを格納する。ＲＡＭ２５は、ＭＰＵ２３の作業エリアとして使用され、制御プログラムや各種のシステムデータを記憶する。さらに、フラッシュコントローラ２６は、カードコントローラ１２とＮＡＮＤ型フラッシュメモリ１１との間のインタフェース処理を行う。
バッファ２７は、ホスト機器２から送られてくるデータをＮＡＮＤ型フラッシュメモリ１１へ書き込む際に、一定量のデータ（例えば、１ページ分）を一時的に記憶したり、ＮＡＮＤ型フラッシュメモリ１１から読み出されるデータをホスト機器２へ送り出す際に、一定量のデータを一時的に記憶したりする。
図５は、ＮＡＮＤ型フラッシュメモリ１１におけるデータ配置を示している。ＮＡＮＤ型フラッシュメモリ１１の各ページは、２１１２Byte（（５１２Byte分のデータ記憶部＋１０Byte分の冗長部）×４＋２４Byte分の管理データ記憶部）を有しており、１２８ページ分が１つの消去単位（２５６kByte＋８kByte（ここで、kは１０２４））である。
また、ＮＡＮＤ型フラッシュメモリ１１は、フラッシュメモリへのデータ入出力を行うためのページバッファ１１Ａを備えている。このページバッファ１１Ａの記憶容量は、２１１２Byte（２０４８Byte＋６４Byte）である。データ書き込みなどの際には、ページバッファ１１Ａは、フラッシュメモリに対するデータ入出力処理を自身の記憶容量に相当する１ページ分の単位で実行する。
ＮＡＮＤ型フラッシュメモリ１１の記憶容量が例えば１Ｇビットである場合、２５６kByteブロック（消去単位）の数は、５１２個となる。
また、図５においては消去単位が２５６kByteブロックである場合を例示しているが、消去単位が例えば１６kByteブロックとなるように構築することも実用上有効である。この場合、各ページは５２８Byte（５１２Byte分のデータ記憶部＋１６Byte分の冗長部）を有しており、３２ページ分が１つの消去単位（１６kByte＋０．５kByte（ここで、kは１０２４））となる。
ＮＡＮＤ型フラッシュメモリ１１のデータが書き込まれる領域（データ記憶領域）は、図３に示すように、保存されるデータの種類に応じて複数の領域に区分けされている。ＮＡＮＤ型フラッシュメモリ１１は、データ記憶領域として、ユーザデータを格納するユーザデータ領域３４と、主にカード１に関する管理情報を格納するための管理データ領域３１と、機密データを格納する機密データ領域３２と、重要なデータを格納するための保護データ領域３３とを備えている。
ユーザデータ領域３４は、カード１を使用するユーザが自由にアクセスおよび使用することが可能な領域である。保護データ領域３３は、カード１に接続されたホスト機器２との相互認証によりホスト機器２の正当性が証明された場合にのみアクセスが可能となる領域である。
管理データ領域３１は、カード１のメディアＩＤやシステムデータなどのカード情報が格納されている領域である。機密データ領域３２は、暗号化に用いられる鍵情報や認証時に使用される機密データやセキュリティ情報が格納されている領域である。
カードの動作モードは、ＳＤモードとＳＰＩモードに大別される。ＳＤモードにおいては、カード１はホスト機器２からのバス幅変更コマンドによって、ＳＤ４ｂｉｔモードまたはＳＤ１ｂｉｔモードに設定される。
ここで、４つのデータ０ピン（ＤＡＴ０）乃至データ３ピン（ＤＡＴ３）に着目すると、４ビット幅単位でデータ転送を行うＳＤ４ｂｉｔモードでは、４つのデータ０ピン乃至データ３ピンが全てデータ転送に用いられるが、１ビット幅単位でデータ転送を行うＳＤ１ｂｉｔモードでは、データ０ピン（ＤＡＴ０）のみがデータ転送に使用され、データ１ピン（ＤＡＴ１）、データ２ピン（ＤＡＴ２）は全く使用されない。また、データ３ピン（ＤＡＴ３）は例えばカード１からホスト機器２への非同期割り込み等のために使用される。ＳＰＩモードでは、データ０ピン（ＤＡＴ０）がカード１からホスト機器２へのデータ信号線（ＤＡＴＡ ＯＵＴ）に用いられる。コマンドピン（ＣＭＤ）はホスト機器２からカード１へのデータ信号線（ＤＡＴＡ ＩＮ）に用いられる。データ１ピン（ＤＡＴ１）、データ２ピン（ＤＡＴ２）は全く使用されない。また、ＳＰＩモードでは、データ３ピン（ＤＡＴ３）は、ホスト機器２からカード１へのチップセレクト信号ＣＳの送信に用いられる。
次に、カード１およびホスト機器２の動作について、図６乃至図１４を参照して説明する。
（終了処理のサポート、非サポートの確認動作）
ホスト機器２は、カード１がカード１の機能停止を指示する機能停止コマンドによる終了処理（後述）をサポートしているか否かの確認を行う。カード１が終了処理をサポートしているか否かの確認は、ホスト機器２からカード１への電源供給が終了する前までの任意のタイミングで完了していれば良い。
図６は、第１実施形態に係る、終了処理がサポートされているかを確認するための、ホスト機器２による処理を示すフローチャートである。図６に示すように、ホスト機器２は、カード１が終了処理をサポートしているか否かを確認するためのコマンドをカード１に対して発行する（ステップＳ３１）。このようなコマンドとして、いわゆるスイッチコマンドを用いることができる。スイッチコマンドは、例えばチェックファンクションとセットファンクションの２つのモードで使用される。例えばモード０は、チェックファンクションとして使用され、モード１はセットファンクションとして使用される。モードは、コマンド中のモード表示部にデータ“０”または“１”を設定することにより切り替えることができる。
ホスト機器２がカード１にアクセスする場合、ホスト機器２は、このホスト機器２がアクセス中のカード１がどのような仕様であるかを認識する必要がある。そこで、図７に示すように、ホスト機器２は、チェックファンクションに設定されたスイッチコマンドをカード１に供給する。そして、カード１から例えばデータラインＤＡＴ上で返送されたステータスデータによりカード１の仕様を認識する。
終了処理をサポートしているカード１が、スイッチコマンドを受信した際、その旨の情報を含んだステータスデータをホスト機器２に返送する。ホスト機器２は、このステータスデータを受信することにより、アクセス中のカード１への電源供給を停止するに先立ち、終了処理を実行可能であることを知得する。
一方、カード１が、スイッチコマンドをサポートしているが、終了処理をサポートしていない場合、ステータスデータには、終了処理をサポートする旨の情報は含まれていない。このようなステータスデータを受信することにより、ホスト機器２は、終了処理を実行できないことを知得する。
なお、カード１が、スイッチコマンドをサポートしていない場合、レスポンスおよびステータスデータを返送しないので、ホスト機器２は、終了処理を実行できないことを知得する。また、カード１のバージョン情報を見ても、スイッチコマンドをサポートしているかどうかが識別できる。
カード１が、切り替え可能な種々の動作モードをサポートしている場合、ホスト機器２は、セットファンクションに設定され且つホスト機器２がカード１に要求する動作モードが明示されたスイッチコマンドを、カード１に発行する。
また、ホスト機器２による、カード１の終了処理サポート、非サポートの確認は、初期化コマンドによって行うこともできる。図８は、第１実施形態に係る初期化コマンドの内容の一部を示している。図８に示すように、初期化コマンドは、コマンド部ＣＭ、終了処理識別部ＴＰ、ビジー通知部ＢＳ、例えばＣＲＣ（Cyclic Redundancy Check）等の誤り検出符合などを用いた誤り検出符号部ＥＤ等を含んでいる。コマンド部ＣＭには、このコマンドを識別するためのインデックスが設けられる。
ホスト機器２は、終了処理識別部ＴＰのビットをホスト機器２が本実施形態に係る終了処理をサポートする旨（例えば“１”）にセットされた、初期化コマンドをカード１に供給する。
カード１は、初期化コマンドを受信すると、レスポンスをホスト機器２に返送する。レスポンスのフォーマットは、コマンドと同じである。カード１が、終了処理をサポートしている場合、終了処理識別部ＴＡにおいて終了処理をサポートする旨、すなわち、コマンド内の終了処理識別部ＴＳと同じビットがされたレスポンスをホスト機器２に返送する。このレスポンスを受信することにより、ホスト機器２は、アクセス中のカード１との間で、終了処理を行うことができることを知得する。
カード１が、終了確認コマンドを認識するが、終了処理をサポートしていない場合、終了処理識別部ＴＰを、サポートしていない旨のビット（例えば“０”）にセットされたレスポンスを返送する。
ステップＳ３２において、ホスト機器２によるカード１が終了処理をサポートしているか否かの判断後、ホスト機器２は、カード１へのデータの書き込みおよびカード１からのデータの読み出し（ステップＳ３３、Ｓ３４）を、必要な回数、行う。
（終了処理）
ホスト機器２は、例えばホスト機器２の電源がオフとされたことを受けて、以下に述べる終了処理を行う。カード１が終了処理をサポートしていない場合、従来と同様の方法によって、ホスト機器２からカード１への電源供給が停止されることにより、アクセスが終了する。
一方、カード１が終了処理をサポートしている場合、ホスト機器２およびカード１は、図９に示す終了処理を実行する。図９は、第１実施形態に係る終了処理時にホスト機器２およびカード１が取る工程を示すフローチャートである。図１０は、終了処理のタイミングチャートを示している。
図９、図１０に示すように、ホスト機器２は、まず、コマンドラインＣＭＤ上で、機能停止コマンドをカード１に発行する（ステップＳ１）。機能停止コマンドは、カード１に終了処理を実行する旨の指示を含んでいる。機能停止コマンドは、上記のスイッチコマンドまたは新たに定義したコマンドを用いることができる。スイッチコマンドを用いた場合、図１１に示すように、少なくとも、コマンド部ＣＭと、セーブ指示部ＳＳと、を有する。さらに、誤り検出符号部ＥＤが設けられていてもよい。新たに定義したコマンドを用いる場合、コマンド部ＣＭ自体に機能停止コマンドという意味を持たせられるため、セーブ指示部ＳＳは必ずしも必要ではない。セーブ指示部ＳＳは、少なくとも、カード１が、システムデータを保存等をした後に、電源供給が停止されてもよい状態（電源停止待機状態）に移行すべき旨のビットパターン（例えば“１”）を取り得る。また、システムデータの保存無しに、カード１が電源停止待機状態に移行するビットパターン（例えば“０”）を有するようにすることもできる。
次に、カード１は、機能停止コマンドを受信する（ステップＳ２）。機能停止コマンドの受信を受けて、カード１は、コマンドラインＣＭＤ上でレスポンスを返信する。また、カード１は、ホスト機器２に対して、例えばデータラインＤＡＴ０上で、終了処理中によりビジーである旨の信号（例えば“０”）の送信を開始する（ステップＳ３）。
次に、カード１への電源供給後のカード１の状態の変化が判定される（ステップＳ４）。カード１の状態の変化として、例えば、データが書き込まれた場合、カード１のロック／アンロック（Lock/Unlock）機能を切り替えた場合、プログラム可能なＣＳＤレジスタの設定が変更された場合などが含まれる。
カード１の状態に変化があった場合、カード１は、終了処理を実行する（ステップＳ５）。終了処理として、種々のものがあり得る。例えば、ＲＡＭ２５により記憶されていたシステムデータを、ＮＡＮＤ型フラッシュメモリ１１に保存することが挙げられる。システムデータを保存する場所は、例えば管理データ領域３１とすることができる。または、ＮＡＮＤ型フラッシュメモリ１１以外に別途設けられた不揮発性メモリ内とすることもできる。なお、保存されるシステムデータは、システムデータ全てであってもよいし、その一部のみであってもよい。
ここで、システムデータの例として、アドレス変換テーブルやアサインテーブルなどが挙げられる。アドレス変換テーブルとは、論理アドレスとＮＡＮＤ型フラッシュメモリ１１の物理アドレスとを変換するためのテーブルである。また、アサインテーブルとは、データの格納に使用されているブロック（論理ブロックが割り当てられているブロック）と、データの格納に使用されていないブロック（論理ブロックが割り当てられていないブロック）とを識別するためのテーブルである。
また、終了処理として、以下に述べる工程を実現することもできる。機能停止コマンドが定義されていない場合、カード１は、ホスト機器２からの電源供給がいつ終了するかを知得することができない。このため、電源供給が突然停止される可能性に備えるために、カードは、ホスト機器が書き込みを要求するデータを、逐次、ＮＡＮＤ型フラッシュメモリに書き込むことが要求される。
一方、機能停止コマンドが設けられることによって、カード１は、ホスト機器２からの電源供給が終了する前に、そのことを知得できる。そこで、図１２に示すように、ステップＳ３３の書き込みを、ホスト機器２がデータの書き込みを要求した際、書き込みデータの一部のみをＮＡＮＤ型フラッシュメモリ１１に書き込み（ステップＳ３３Ａ）、残りを、後の、ホスト機器２からのアクセスが無いタイミング等を利用した書き込み（ステップＳ３３Ｂ）、とすることができる。この場合、書き込みコマンドの供給とともに書き込まれない残りのデータは、例えばＲＡＭ２５、またはＮＡＮＤ型フラッシュメモリ１１のキャッシュ領域（仮書き込み領域）に保存しておくことができる。図１２に示した書き込み方法を取ることにより、１つの書き込みコマンドによってカード１が実行する書き込みに要する時間を、書き込みデータの全体を書き込む場合より短くすることができる。
この場合、未書き込みデータは、カード１への電源供給の終了前に完了している必要がある。このため、終了処理の１つとして、カード１は、未書き込みデータを、ＮＡＮＤ型フラッシュメモリ１１に書き込む。
なお、書き込みデータを全て書き込むか、２回以上に分けて書き込むかは、ホスト機器２が、カード１が終了処理をサポートしていることを知得した後に、書き込みコマンド内で指示しても良いし、カード１の方で判断しても良い。
次に、図９において、カード１は、正常に終了処理が行われたことを示すビットパターン（例えば“１”）をカード１内でセットする（ステップＳ６）。このビットパターン（フラグ）の形成領域（正常終了フラグ３５）は、図３に示すように、ＮＡＮＤ型フラッシュメモリ１１内に設けられ、例えば管理データ領域３１内に確保することができる。
次に、カード１は、終了処理が完了したことを受けて、ホスト機器２に、ビジー状態が解除された旨の信号（例えば“１”）を送信する（ステップＳ７）。これにより、ホスト機器２は、カード１のビジー状態の解除を知得する。
また、カード１は、ビジー状態の解除に伴い、ローパワーモードに移行する（ステップＳ８）。ローパワーモードは、カード１での電力消費が通常の状態より抑制され、初期化処理へと移行するのに必要な部位以外への電源供給が遮断される。これにより、カード１のローパワーモードへの正常な移行が完了する。
ローパワーモードは、例えば以下の２つの方法のように、クロック信号の供給を制限することにより実現できる。１つ目は、カード１内のクロック回路がＰＬＬ（phese-locked loop）回路と発振器を含んでおり、発振器を停止させる場合である。この場合、発振器による電力消費を抑制するとともに、例えば、ＰＬＬ回路が周波数の初期値を記憶しておくことにより電源供給開始後に短時間でクロック回路の発振周波数を安定させることができる。
２つ目は、ホスト機器２が供給するクロックを停止する場合である。カード１の動作中は、カード１内のフロントエンドにある大多数のフリップフロップにホスト機器２からクロック信号が供給される。例えばコマンドデコード回路内以外のフリップフロップに、このクロック信号が供給されることを停止することにより、カード１の消費電力を抑制できる。
カード１は、電源停止待機状態（不活性状態）に移行すると、再度初期化が開始されるまで、リード／ライトコマンドを含むあらゆるコマンドを受け付けない。こうすることによって、１度保存されたシステムデータが、カード１への電源供給停止の前に、変更されることが回避される。
ホスト機器２は、ビジー状態が解除されたことに応じて、カード１への電源供給を停止する（ステップＳ９）。なお、カード１は、上記のように、ビジー状態の解除の後、ローパワーモードに移行する。こうすることにより、以下の利点を得られる。すなわち、通常、ビジー状態の解除の後、直ぐにカード１への電源供給が停止される。しかしながら、何等かの理由でホスト機器２からの電源供給が遮断されない場合が有り得る。このような場合に、カード１に無駄な電位が供給されることを回避することにより、ホスト機器２の電力消費を抑えることができる。
ホスト機器２において、カード１のビジー状態に対するタイムアウト時間が設定されていてもよい。例えば、カード１のビジー状態の開始時点から、ビジー状態が解除される前に設定されたタイムアウト時間が経過した場合、ホスト機器２はカード１への電源供給を停止する。この場合、カード１では終了処理が完了していないので、正常終了フラグ３５は、その旨を示すビットパターン（例えば“０”）にセットされる。
カード１の電源を入れた後、何も書き込まれなかった場合は、カード１の状態は何も変わっておらず、さらに前回、終了処理が完了している場合は、特に終了処理を行う必要はない。このため、ステップＳ１０の判断の結果、正常終了フラグ３５がセットされている場合、ステップＳ７に移行する。
（初期化処理）
次に、初期化コマンドとレスポンスについて図１３を参照して説明する。図１３は、初期化コマンドとレスポンスのフォーマットは、同じものが用いられる場合を示している。図１３に示すように、初期化コマンドは、少なくとも、コマンド部ＣＭと、ビジー通知部ＢＳを有する。コマンドには、初期化方法表示部ＦＩは不要である。さらに、誤り検出符号部ＥＤが設けられていても良い。
レスポンスにおいて、初期化方法表示部ＦＩは必ずしも必須ではないが、この機能がある場合、初期化方法表示部ＦＩには、カード１が、いずれの初期化方法で初期化を行ったかが示される。ビジー通知部ＢＳは、カード１が初期化中である旨を示すビットパターン（例えば“１”）、初期化完了の旨を示すビットパターン（例えば“０”）が形成される。なお、レスポンス中の初期化方法表示部ＦＩは、ビジー状態が解除されるまでに有効な値を示す。
次に、カード初期化時にカードが取る工程について図１４を参照して説明する。図１４
は、第１実施形態に係るカード１が初期化時に取る工程を示すフローチャートである。図１４に示すように、カード１は、初期化コマンドを受信する（ステップＳ２１）と、初期化コマンドのレスポンスを返信する。レスポンス内のビジー通知部ＢＳは、ビジー中である旨のビットパターンを有している（ステップＳ２２）。この後も、ホスト機器２は、ビジーの解除によって初期化処理の終了をカード１から通知されるまで、初期化コマンドを発行し続ける。カード１は、最初の初期化コマンドを受信したことに応じて以下に述べる初期化処理を開始し、２回目以降の初期化コマンドに対しては、ビジー通知部ＢＳにおいてビジー中である旨のビットパターンを有するレスポンスを単に返信し続ける。
ステップＳ２３において、カード１は、自身が保存している正常処理フラグ３５を検査する。前回の終了処理が異常終了であった場合、正常処理フラグはクリアされているので、カード１は完全初期化を行う。すなわち、処理はステップＳ２４に移行する。また、終了処理が正常終了であった場合、正常処理フラグはセットされているので、カード１は高速初期化を行う。すなわち、処理はステップＳ２７に移行する。
ステップＳ２４の完全初期化は、従来の通常の初期化方法であり、以下に述べるように、メモリデータのエラーチェック、システムデータの保存等を含む。
完全初期化処理において、カード１は、ＮＡＮＤ型フラッシュメモリ１１が記憶しているメモリデータにエラーが無いかをチェックする。例えば、前回のカード１への電源供給の停止が、メモリデータの書き込み中に行われた場合等にメモリデータが破損する。このようにしてメモリデータが破損している場合、メモリデータの修復が行われる。なお、このエラーチェック処理やエラー修復処理は、カード１内のＮＡＮＤ型フラッシュメモリ１１の全ての領域に対して行うため、長時間を要する可能性がある。特に、メモリ容量の増大に応じて、より長期化する。
次に、カード１は、システムデータを作成し、次いで、これをＲＡＭ２５上に保存する（ステップＳ２５）。
ステップＳ２７の高速初期化は、完全初期化から、幾つかの処理が省略されたり、完全初期化と異なる処理によって、完全初期化より短い時間で行われる初期化処理である。高速初期化の一例として、ステップＳ２７において、カード１は、前回の終了処理の際にＮＡＮＤ型フラッシュメモリ１１に保存しておいたシステムデータをＲＡＭ２５上に読み出す。保存されているシステムデータが、システムデータ全体のうちの一部であった場合、これがＲＡＭ２５上に保存されるとともに、残りの部分が再度作成される。以降、このシステムデータが利用される。また、高速初期化では、完全初期化の際に行われる、メモリデータのエラーのチェックが省略される。
システムデータが読み出された後、ＭＰＵ２３は初期化方法表示部パターンレジスタ３６にいずれの初期化方法で初期化を行ったかを示すビットパターンを設定する（ステップＳ２９）。次いで、ＭＰＵ２３は、ビジー通知部バターンレジスタにおいてビジー解除を示すビットパターンを設定する（ステップＳ３０）。
これらのレジスタに設定されたビットパターンは、カード１が次の初期化コマンドを受信したとき、そのレスポンスの初期化方法表示部ＦＩおよびビジー通知部ＢＳによってホスト機器２に通知される。ホスト機器２がこのレスポンスを受信することにより初期化コマンドの発行を停止するとともに、初期化処理が終了する。
本発明の第１実施形態によれば、カード１は、ホスト機器２からの電源供給の停止を予め知得し、これに備えて終了処理を行うことができる。また、終了処理が正常に行われていた場合、高速で初期化を行うことができ、初期化時間を短くすることができる。
このように、メモリ容量の増加に従って完全初期化方法の改良のみでは初期化時間を短縮することが困難だとしても、初期化時間を短縮することが可能となる。このため、カードコントローラ１２の設計に対する要求が緩和される。
なお、本実施形態では、特に、ホスト機器２がデジタルカメラ、ムービーカメラなどの場合、カード１が挿入され続けている状態での初期化時間を短くすることにより、電源を入れた直後の撮影を可能にすることができる。このため、本実施形態は、実用上、非常に有効である。
正常終了フラグ３５は、ＮＡＮＤ型フラッシュメモリ１１への書き込みなど、カード１の状態が以前と変更があった時点でクリアされる。そうするとカード１の状態に変化がなければ、終了処理を省略することができる。初期化が完了した時点でクリアしても良いが、その場合カード１の状態に変化がなくても、機能停止コマンドが来ると必ず終了処理を行う必要がある。
（第２実施形態）
第１実施形態は、ＲＡＭ２５が揮発性のメモリの場合に対応する。第２実施形態では、ＲＡＭ２５として、不揮発性のＭＲＡＭ（magnetic random access memory）またはＦｅＲＡＭ（ferroelectric random access memory）が用いられる。この場合、システムデータが保存されるメモリ、および正常終了フラグ３５が確保される領域が第１実施形態と異なるとともに、幾つかの処理が第１実施形態のそれと異なる。以下、異なる部分について説明する。
図１５は、本発明の第２実施形態に係るカードのハード構成を示すブロック図である。図１５において、第１実施形態のＲＡＭ２５の替わりに、ＭＲＡＭ、ＦｅＲＡＭ等の不揮発性のＲＡＭ４１が設けられる。正常終了フラグ３５は、ＲＡＭ４１内またはＮＡＮＤ型フラッシュメモリ１１内のいずれかに設けられる（図では、便宜上、両方に図示）。
本実施形態において、カード１の初期化の際に作成されたシステムデータの全ては、ＲＡＭ４１に保存される。ＭＲＡＭ、ＦｅＲＡＭは不揮発性であり、且つ高速動作が可能であるため、システムデータは、第１実施形態の場合と異なり、カード１の動作中にＳＲＡＭ上に移動される必要はない。このため、カード１が機能停止コマンドを受信した際の処理（図９）において、ステップＳ４の処理は不要となる。また、カード１が初期化時に取る工程（図１４）において、ステップＳ２７の処理は不要となる。その他は、第１実施形態と同じである。
本発明の第２実施形態によれば、第１実施形態と同じ効果を得られる。
（第３実施形態）
図１６は、本発明の第３実施形態に係るカードのハード構成を示すブロック図である。図１６に示すように、第１実施形態のＲＡＭ２５に加えて、不揮発性ＲＡＭ４１が設けられる。正常終了フラグ３５は、不揮発性ＲＡＭ４１内またはＮＡＮＤ型フラッシュメモリ１１内のいずれかに設けられる（図では、便宜上、両方に図示）。
本実施形態において、カード１の初期化の際に作成されたシステムデータの一部は、不揮発性ＲＡＭ４１に保存される。また、システムデータの残りの部分は、ＮＡＮＤ型フラッシュメモリ１１に保存される。システムデータのうちのＲＡＭ４１に保存される部分は、ＲＡＭ４１が不揮発性であり、且つ高速動作が可能であるため、ＲＡＭ２５に移動されずに、不揮発性ＲＡＭ４１上で動作する。一方、ＮＡＮＤ型フラッシュメモリ１１に保存される部分は、カード１の動作中はＲＡＭ２５に移動され、カード１への電源供給の停止に合わせて、第１実施形態と同様にＮＡＮＤ型フラッシュメモリ１１または不揮発性ＲＡＭ４１に移動される。しかし、そのデータが初期化時に他の情報から作成容易な場合は、セーブしないで捨ててしまうこともできる。
カード１が機能停止コマンドを受信した際の処理（図９）において、ステップＳ４の処理は、システムデータのＲＡＭ２５上の部分がＮＡＮＤ型フラッシュメモリ１１または不揮発性ＲＡＭ４１に保存される処理に対応する。また、カード１が初期化時に取る工程（図１４）において、ステップＳ２７の処理は、システムデータのＮＡＮＤ型フラッシュメモリ１１上のシステムデータがそのまま、または加工された上でＲＡＭ２５に読み出される処理に対応する。その他は、第１実施形態と同じである。
本発明の第３実施形態によれば、第１実施形態と同じ効果を得られる。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明の第１実施形態に係るメモリカードの主要部の構成を示す図。 第１実施形態に係るカードにおける信号ピンに対する信号割り当てを示す図。 第１実施形態に係るカードのハード構成を示すブロック図。 第１実施形態に係るカードにおけるレジスタ部の詳細な構成を示す図。 ＮＡＮＤ型フラッシュメモリにおけるデータ配置を示す図。 第１実施形態に係る終了処理がサポートされているかを確認するための処理を示すフローチャート。 スイッチコマンドとその応答のタイミングチャート。 第１実施形態に係る初期化コマンドの内容の一部を示す図。 第１実施形態に係るカードおよびホスト機器が終了処理時に取る工程を示すフローチャート。 第１実施形態に係るカードの機能停止コマンドの受信から終了処理までのホスト機器とカードとの間の信号授受を示すタイミングチャート。 第１実施形態に係るホスト機器が発行する機能停止コマンドの内容の主要部を示す図。 図６の処理の一部の他の例を示す図。 第１実施形態に係る、初期化コマンドおよびレスポンスの内容の一部を示す図。 第１実施形態に係るカードが初期化時に取る工程を示すフローチャート。 本発明の第２実施形態に係るカードのハード構成を示すブロック図。 本発明の第３実施形態に係るカードのハード構成を示すブロック図。
符号の説明
１…カード、２…ホスト機器、３…バスインタフェース、４…スロット、５…電位供給部、６…読み取り／書き込み制御部、７…コマンド制御部、８…カード検出部、１１…ＮＡＮＤ型フラッシュメモリ、１２…カードコントローラ、１３…信号ピン、２１…ホストインタフェースモジュール、２２…レジスタ部、２３…ＭＰＵ、２４…ＲＯＭ、２５、４１…ＲＡＭ、２６…フラッシュコントローラ、２７…バッファ、３１…管理データ領域、３２…機密データ領域、３３…保護データ領域、３４…ユーザデータ領域。

Claims (10)

  1. データを記憶可能な不揮発性半導体メモリと、
    前記不揮発性半導体メモリを制御し、ホストインターフェースモジュールおよびメモリ制御モジュールを含むコントローラと、
    を具備するメモリデバイスであって、
    前記ホストインターフェースモジュールは、第１、第２、第３コマンドを受信するように構成され、
    前記メモリ制御モジュールは、前記第２コマンドに応答して、前記メモリデバイスが第３コマンドをサポートするかを示す第１レスポンスを返送し、
    前記メモリ制御モジュールは、前記第３コマンドに応答して、前記メモリデバイスを前記メモリデバイスへの電源供給の停止が可能なレディー状態に移行させ、
    前記メモリ制御モジュールは、前記第３コマンドによる前記レディー状態への前記移行が実行されなかったか完了しなかった場合、前記第１コマンドに応答して第１初期化処理を行なうように構成され、
    前記メモリ制御モジュールは、前記第３コマンドによる前記レディー状態への前記移行が完了していた場合、前記第１コマンドに応答して第２初期化処理を行なうように構成され、
    前記第２初期化処理は前記第１初期化処理より短い時間で終了する、
    ことを特徴とするメモリデバイス。
  2. 前記メモリ制御モジュールが、前記メモリデバイスが前記レディー状態への前記シフトが完了したかを示す第２レスポンスを返送可能であることを特徴とする請求項１に記載のメモリデバイス。
  3. 前記メモリ制御モジュールが、前記第２レスポンスを返送する前に、前記第３コマンドによる前記レディー状態への前記移行が完了したことを示す情報を前記不揮発性半導体メモリに書き込むことを特徴とする請求項２に記載のメモリデバイス。
  4. 前記第２初期化処理が、前記第１初期化処理の一部を省略した処理であることを特徴とする請求項１に記載のメモリデバイス。
  5. 前記省略される処理の一部が、少なくとも、前記不揮発性半導体メモリが記憶するデータのエラーのチェックと、前記エラーの修復と、前記不揮発性メモリの管理データの作成と、のいずれかを含むことを特徴とする請求項４に記載のメモリデバイス。
  6. 前記管理データが、論理アドレスと前記不揮発性半導体メモリの物理アドレスとの間の関係を示す変換テーブルを含むことを特徴とする請求項５に記載のメモリデバイス。
  7. 前記コントローラが揮発性半導体メモリをさらに具備し、前記第３コマンドによる前記レディー状態への移行が前記揮発性半導体メモリが記憶するデータの少なくとも一部を前記不揮発性半導体メモリに書き込むことを含むことを特徴とする請求項１に記載のメモリデバイス。
  8. 前記揮発性半導体メモリが前記メモリデバイスの管理データを一時的に記憶する請求項７に記載のメモリデバイス。
  9. 前記メモリ制御モジュールが、前記第２初期化処理が行なわれる際に、前記不揮発性半導体メモリに保存されていた前記管理データを前記揮発性半導体メモリに読み出すことを特徴とする請求項８に記載のメモリデバイス。
  10. 前記不揮発性半導体メモリがＮＡＮＤ型フラッシュメモリであることを特徴とする請求項１に記載のメモリデバイス。
JP2005367632A 2004-12-27 2005-12-21 カードおよびホスト機器 Active JP4817836B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2005367632A JP4817836B2 (ja) 2004-12-27 2005-12-21 カードおよびホスト機器
KR1020067016034A KR100871184B1 (ko) 2004-12-27 2005-12-26 카드, 저장 디바이스, 및 메모리 시스템의 제어 방법
CN2009101634785A CN101655775B (zh) 2004-12-27 2005-12-26 卡和主机设备
PCT/JP2005/024205 WO2006070906A1 (en) 2004-12-27 2005-12-26 Card and host apparatus
CN200910261980XA CN101706709B (zh) 2004-12-27 2005-12-26 卡和主机设备
TW94146716A TWI305325B (en) 2004-12-27 2005-12-27 Card and host apparatus
US11/494,475 US8423679B2 (en) 2004-12-27 2006-07-28 Card and host apparatus
US13/792,795 US8533367B2 (en) 2004-12-27 2013-03-11 Card and host apparatus
US13/963,583 US8671227B2 (en) 2004-12-27 2013-08-09 Card and host apparatus
US14/168,671 US8812745B2 (en) 2004-12-27 2014-01-30 Card and host apparatus
US14/316,265 US9128635B2 (en) 2004-12-27 2014-06-26 Card and host apparatus
US14/812,830 US9857866B2 (en) 2004-12-27 2015-07-29 Card and host apparatus
US15/820,081 US10466771B2 (en) 2004-12-27 2017-11-21 Card and host apparatus
US16/564,441 US10747299B2 (en) 2004-12-27 2019-09-09 Card and host apparatus
US16/917,043 US11169594B2 (en) 2004-12-27 2020-06-30 Card and host apparatus
US17/496,227 US11789521B2 (en) 2004-12-27 2021-10-07 Card and host apparatus
US18/462,493 US20230418363A1 (en) 2004-12-27 2023-09-07 Card and host apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004378300 2004-12-27
JP2004378300 2004-12-27
JP2005367632A JP4817836B2 (ja) 2004-12-27 2005-12-21 カードおよびホスト機器

Publications (2)

Publication Number Publication Date
JP2006209744A JP2006209744A (ja) 2006-08-10
JP4817836B2 true JP4817836B2 (ja) 2011-11-16

Family

ID=36615013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005367632A Active JP4817836B2 (ja) 2004-12-27 2005-12-21 カードおよびホスト機器

Country Status (6)

Country Link
US (11) US8423679B2 (ja)
JP (1) JP4817836B2 (ja)
KR (1) KR100871184B1 (ja)
CN (2) CN101706709B (ja)
TW (1) TWI305325B (ja)
WO (1) WO2006070906A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317170A (ja) * 2006-04-28 2007-12-06 Renesas Technology Corp Ｉｃモジュールおよび携帯電話
JP4970078B2 (ja) * 2007-02-21 2012-07-04 株式会社東芝 不揮発性メモリシステム
JP2008204582A (ja) * 2007-02-22 2008-09-04 Elpida Memory Inc 不揮発性ｒａｍ
JP5095241B2 (ja) * 2007-03-07 2012-12-12 アルパイン株式会社 データ処理装置及びプログラム起動方法
US7668977B2 (en) 2007-09-12 2010-02-23 Infineon Technologies Austria Ag Method for exchanging information between devices connected via a communication link
USRE48495E1 (en) 2009-12-17 2021-03-30 Toshiba Memory Corporation System, device, and method for initializing a plurality of electronic devices using a single packet
JP5976608B2 (ja) 2012-10-30 2016-08-23 株式会社東芝 メモリデバイス
US9674310B2 (en) * 2013-08-19 2017-06-06 Qualcomm Incorporated Operating M-PHY based communications over mass storage-based interfaces, and related connectors, systems and methods
WO2015064349A1 (ja) * 2013-10-29 2015-05-07 日立オートモティブシステムズ株式会社 物理量検出装置
CN103701707B (zh) * 2013-12-03 2017-02-15 杭州华三通信技术有限公司 一种网络设备
US9600179B2 (en) * 2014-07-30 2017-03-21 Arm Limited Access suppression in a memory device
KR20160111222A (ko) * 2015-03-16 2016-09-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템, 그것을 포함하는 컴퓨팅 시스템
CN105005502B (zh) * 2015-07-15 2018-07-17 上海斐讯数据通信技术有限公司 一种通过内核结束使用sd卡进程的方法及系统
CN105307440B (zh) * 2015-12-03 2018-10-19 北京京东方多媒体科技有限公司 一种通信插口的门体结构及显示装置
KR102430983B1 (ko) * 2017-09-22 2022-08-09 삼성전자주식회사 스토리지 장치 및 그 동작 방법
US11599081B2 (en) * 2018-11-13 2023-03-07 Rockwell Automation Technologies, Inc. Method and apparatus for proxy execution and computation with an industrial controller
CN114127726A (zh) 2019-07-12 2022-03-01 松下知识产权经营株式会社 车载安全存储系统
WO2021010142A1 (ja) 2019-07-12 2021-01-21 パナソニックＩｐマネジメント株式会社 車載ストレージシステム
JP7493369B2 (ja) 2020-03-30 2024-05-31 キヤノン株式会社 通信装置、制御方法、及びプログラム
JP7450143B2 (ja) * 2020-09-25 2024-03-15 パナソニックＩｐマネジメント株式会社 スレーブ装置、ホスト装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407317B2 (ja) * 1991-11-28 2003-05-19 株式会社日立製作所 フラッシュメモリを使用した記憶装置
JPH06105271A (ja) * 1992-09-16 1994-04-15 Asahi Optical Co Ltd Ｉｃメモリカードカメラシステム
US5440244A (en) * 1993-02-10 1995-08-08 Cirrus Logic, Inc. Method and apparatus for controlling a mixed voltage interface in a multivoltage system
JP2972501B2 (ja) * 1993-09-20 1999-11-08 富士通株式会社 Ｉ／ｏサブシステム及びｉ／ｏサブシステムにおける排他制御方法
JP3604466B2 (ja) * 1995-09-13 2004-12-22 株式会社ルネサステクノロジ フラッシュディスクカード
JP3565967B2 (ja) * 1995-12-21 2004-09-15 富士通株式会社 Ｉｃカード読み取り／書き込み装置及びｉｃカードシステム
US5963255A (en) * 1996-04-16 1999-10-05 Apple Computer, Inc. System and method for managing utilization of a battery
JP3493096B2 (ja) * 1996-06-07 2004-02-03 株式会社東芝 半導体集積回路、ｉｃカード、及びｉｃカードシステム
JP3821536B2 (ja) * 1997-05-16 2006-09-13 沖電気工業株式会社 不揮発性半導体ディスク装置
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US7836236B2 (en) * 2004-02-12 2010-11-16 Super Talent Electronics, Inc. Extended secure-digital (SD) devices and hosts
JP2001186556A (ja) * 1999-12-27 2001-07-06 Toshiba Corp 移動無線端末
JP4649009B2 (ja) * 2000-03-08 2011-03-09 株式会社東芝 カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法
JP2002051056A (ja) * 2000-08-04 2002-02-15 Sony Corp 通信制御方法、通信システム及び通信装置
US6820148B1 (en) * 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
JP3478261B2 (ja) * 2000-11-15 2003-12-15 ミノルタ株式会社 情報機器
JP2002175090A (ja) * 2000-12-07 2002-06-21 Sony Corp 再生装置および再生方法
JP4499935B2 (ja) * 2001-02-07 2010-07-14 オリンパス株式会社 電子カメラ
US6456084B1 (en) 2001-03-28 2002-09-24 Chung-Shan Institute Of Science And Technology Radiation test system
CN1299234C (zh) * 2001-06-04 2007-02-07 株式会社瑞萨科技 存储卡
US20040145660A1 (en) * 2001-06-06 2004-07-29 Yosuke Kusaka Electronic imaging apparatus and electronic imaging system
US7418344B2 (en) * 2001-08-02 2008-08-26 Sandisk Corporation Removable computer with mass storage
JP3707410B2 (ja) * 2001-09-17 2005-10-19 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ装置、拡張デバイスの管理方法、コンピュータプログラム
US20030097510A1 (en) * 2001-11-20 2003-05-22 Francis Joseph System-On-Chip architecture that utilizes FeRAM and re-configurable hardware
TW542378U (en) * 2002-02-08 2003-07-11 C One Technology Corp Multi-functional electronic card capable of detecting a card insertion
US7194638B1 (en) * 2002-09-27 2007-03-20 Cypress Semiconductor Corporation Device and method for managing power consumed by a USB device
JP2004192452A (ja) 2002-12-12 2004-07-08 Matsushita Electric Ind Co Ltd メモリカード
JP4454947B2 (ja) * 2003-03-20 2010-04-21 キヤノン株式会社 記録装置及び該装置における電力供給の制御方法
US7305535B2 (en) * 2003-04-17 2007-12-04 Sandisk Corporation Memory cards including a standard security function
US7114015B2 (en) * 2003-09-03 2006-09-26 Seagate Technology Llc Memory card having first modular component with host interface wherein the first modular is replaceable with a second modular component having second host interface
JP2005135099A (ja) * 2003-10-29 2005-05-26 Canon Inc 画像入力装置および制御方法
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US7173863B2 (en) * 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
US7159766B2 (en) * 2004-01-20 2007-01-09 Standard Microsystems Corporation Peripheral device feature allowing processors to enter a low power state
JP4515793B2 (ja) * 2004-03-11 2010-08-04 株式会社東芝 メモリカード装置およびメモリカード制御方法
JP4508721B2 (ja) * 2004-05-12 2010-07-21 キヤノン株式会社 携帯機器及びその制御方法
DK3422583T3 (da) * 2004-08-30 2020-09-28 Google Llc System og fremgangsmåde for at tilvejebringe ikke-flygtig hukommelsesadministration i trådløse telefoner
WO2006057049A1 (ja) 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器

Also Published As

Publication number Publication date
CN101655775A (zh) 2010-02-24
TWI305325B (en) 2009-01-11
US11789521B2 (en) 2023-10-17
US10466771B2 (en) 2019-11-05
US8423679B2 (en) 2013-04-16
CN101706709A (zh) 2010-05-12
TW200641688A (en) 2006-12-01
US8812745B2 (en) 2014-08-19
US20130191583A1 (en) 2013-07-25
US11169594B2 (en) 2021-11-09
KR20060126764A (ko) 2006-12-08
KR100871184B1 (ko) 2008-12-01
US8671227B2 (en) 2014-03-11
US9128635B2 (en) 2015-09-08
US8533367B2 (en) 2013-09-10
US20230418363A1 (en) 2023-12-28
US9857866B2 (en) 2018-01-02
US20180095523A1 (en) 2018-04-05
CN101706709B (zh) 2012-12-05
US20140310460A1 (en) 2014-10-16
US20200004318A1 (en) 2020-01-02
US20140149667A1 (en) 2014-05-29
US20060282550A1 (en) 2006-12-14
JP2006209744A (ja) 2006-08-10
WO2006070906A1 (en) 2006-07-06
US20220026980A1 (en) 2022-01-27
US20130332675A1 (en) 2013-12-12
US20200333874A1 (en) 2020-10-22
US10747299B2 (en) 2020-08-18
US20150331479A1 (en) 2015-11-19
CN101655775B (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
US11789521B2 (en) Card and host apparatus
JP2006139556A (ja) メモリカード及びそのカードコントローラ
CN101471124B (zh) 存储卡和搭载在存储卡中的卡用控制器以及存储卡的处理装置
JP4896450B2 (ja) 記憶装置
US8812756B2 (en) Method of dispatching and transmitting data streams, memory controller and storage apparatus
US7831755B2 (en) Method and system for interfacing a plurality of memory devices using an MMC/SD protocol
JP4695385B2 (ja) メモリカードおよびカードコントローラ
US20080162479A1 (en) Memory card system and method for transmitting background information thereof
JP2006236200A (ja) カード状記憶装置とそのホスト装置
JP2004185419A (ja) 携帯可能電子媒体と、その携帯可能電子媒体の発行システム、処理方法及び発行方法
JP2008123450A (ja) 記録媒体及びメモリアクセス可能な電子機器
CN1918580A (zh) 卡和主机设备
TW202420071A (zh) 資料儲存裝置與韌體更新方法
TW202420070A (zh) 資料儲存裝置與韌體更新方法
JP2005202753A (ja) 半導体集積回路
JP2005100446A (ja) 情報伝送システム及び情報伝送方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4817836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350