[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4810077B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4810077B2
JP4810077B2 JP2004239649A JP2004239649A JP4810077B2 JP 4810077 B2 JP4810077 B2 JP 4810077B2 JP 2004239649 A JP2004239649 A JP 2004239649A JP 2004239649 A JP2004239649 A JP 2004239649A JP 4810077 B2 JP4810077 B2 JP 4810077B2
Authority
JP
Japan
Prior art keywords
gas
film
tungsten
contact
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004239649A
Other languages
Japanese (ja)
Other versions
JP2006059982A (en
Inventor
竹志 伊藤
聡 稲垣
康訓 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004239649A priority Critical patent/JP4810077B2/en
Publication of JP2006059982A publication Critical patent/JP2006059982A/en
Application granted granted Critical
Publication of JP4810077B2 publication Critical patent/JP4810077B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置およびその製造方法に係り、特にシリコン基板の不純物拡散領域やゲート電極に接触するコンタクトを備えた半導体装置に関する。   The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device including a contact that contacts an impurity diffusion region and a gate electrode of a silicon substrate.

半導体装置は、MOS型のLSIチップの高機能化や高記憶容量化、低消費電力化等のため、集積度の向上およびLSIチップの縮小化が進められてきた。回路の微細化はゲート長が100nmを切り、技術上の困難性はますます高くなってきており、回路の微細化により、従来の技術の革新が必要になってきている。   2. Description of the Related Art Semiconductor devices have been improved in the degree of integration and downsizing of LSI chips in order to increase the functionality, storage capacity, and power consumption of MOS type LSI chips. The miniaturization of the circuit has a gate length of less than 100 nm, and the technical difficulty becomes higher. The miniaturization of the circuit requires the innovation of the conventional technology.

シリコン基板に形成された不純物拡散領域と配線とを電気的に接続する垂直配線、例えばコンタクトでは、従来、不純物拡散領域の表面に形成されたシリサイドとの接触抵抗の安定化と、シリサイド材料との反応、拡散を抑制するためにバリア膜として、チタン膜および窒化チタン膜を順次スパッタ装置により形成していた。また、回路の微細化によりコンタクトが狭小化され、アスペクト比(=コンタクトホールの深さ/コンタクトホールの幅)が大きい場合は、チタン膜をスパッタ装置により形成し、窒化チタン膜を有機金属(MO)CVD装置により形成していた。そして、バリア膜によりコンタクトホールの底面と側壁面が覆われた後に、埋め込み層をCVD装置を用いてタングステン材料により形成していた。   In the vertical wiring that electrically connects the impurity diffusion region formed on the silicon substrate and the wiring, for example, the contact, conventionally, the contact resistance with the silicide formed on the surface of the impurity diffusion region is stabilized, and the silicide material In order to suppress reaction and diffusion, a titanium film and a titanium nitride film were sequentially formed by a sputtering apparatus as a barrier film. In addition, when the contact is narrowed by circuit miniaturization and the aspect ratio (= contact hole depth / contact hole width) is large, a titanium film is formed by a sputtering apparatus, and the titanium nitride film is formed of an organic metal (MO ) It was formed by a CVD apparatus. Then, after the bottom surface and the side wall surface of the contact hole are covered with the barrier film, the buried layer is formed of a tungsten material using a CVD apparatus.

また、密着膜を兼ねるバリア膜をスパッタ法により窒化タングステン膜を形成し、次いで埋め込み層をCVD装置によりタングステン材料を用いて形成したコンタクトが提案されている(例えば、特許文献1または2参照。)。   Further, a contact is proposed in which a tungsten nitride film is formed by sputtering as a barrier film that also serves as an adhesion film, and then a buried layer is formed by using a tungsten material by a CVD apparatus (see, for example, Patent Document 1 or 2). .

このように、コンタクトの導電材料を形成する工程では、スッパタ装置およびCVD装置、あるいは、MOCVD装置およびCVD装置というように異なる成膜装置が用いられている。
特開平8−45878号公報 特開平11−214650号公報
Thus, in the process of forming the conductive material for the contact, different film forming apparatuses such as a sputtering apparatus and a CVD apparatus, or an MOCVD apparatus and a CVD apparatus are used.
JP-A-8-45878 JP 11-214650 A

しかしながら、コンタクトの形成においてバリア膜と埋め込み層を異なる装置を用いて形成すると、バリア膜が大気に触れ表面酸化や表面汚染等が生じ、コンタクトの電気抵抗の増加やコンタクト内に電気抵抗の分布が生じ、信頼性が低下するおそれがある。特に、配線ルールの縮小化に伴いコンタクトの狭小化が進み、また、高速伝送化が進むにつれ、これらの問題は顕著に現れるようになる。また、バリア膜の形成終了時点から埋め込み層の形成開始時点までの時間を短縮できず、さらに、ウェハ毎にその時間にバラツキが生じることから、表面酸化や表面汚染の程度がウェハ毎に異なり、製品品質のばらつきが増大する。   However, if the barrier film and the buried layer are formed using different devices in the formation of the contact, the barrier film will come into contact with the atmosphere and surface oxidation, surface contamination, etc. will occur, increasing the electrical resistance of the contact and distributing the electrical resistance within the contact. And reliability may be reduced. In particular, as the contact rules become narrower and the transmission speed increases as the wiring rules become smaller, these problems become more prominent. In addition, the time from the end of the formation of the barrier film to the start of the formation of the buried layer cannot be shortened, and furthermore, the time varies from wafer to wafer, so the degree of surface oxidation and surface contamination varies from wafer to wafer, Increased product quality variation.

そこで、本発明は上記の問題点に鑑みてなされたもので、本発明の目的は、低電気抵抗化および高信頼性化が可能なコンタクトを備え、高速伝送が可能で信頼性の高い半導体装置およびその製造方法を提供することである。   Accordingly, the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a highly reliable semiconductor device capable of high-speed transmission with a contact capable of reducing electrical resistance and increasing reliability. And a method of manufacturing the same.

本発明によれば、コンタクトは、コンタクトの表面に窒素含有量がほぼ連続的に減少する組成勾配を有する窒化タングステン部と、その内側に連続的にタングステン部が形成されているので、従来のバリア膜が窒化タングステン膜で埋め込み層がタングステンの場合よりも、窒化タングステン部とタングステン部との界面で組成が急激に変化しない。したがって、界面において内部応力の蓄積が少なくなり内部欠陥の少ない緻密なコンタクトが形成される。また、界面には酸素や有機物ガスなどが存在しない。したがって、低電気抵抗化および信頼性の高いコンタクトが実現でき、その結果、CR(容量抵抗積)の増加による信号遅延を抑制し、高速伝送可能で信頼性の高い半導体装置が実現できる。   According to the present invention, the contact includes a tungsten nitride portion having a composition gradient in which the nitrogen content decreases substantially continuously on the surface of the contact and a tungsten portion continuously formed on the inside thereof. The composition does not change abruptly at the interface between the tungsten nitride portion and the tungsten portion, compared to the case where the film is a tungsten nitride film and the buried layer is tungsten. Therefore, accumulation of internal stress is reduced at the interface, and a dense contact with few internal defects is formed. In addition, oxygen and organic gas are not present at the interface. Therefore, it is possible to realize a contact with low electrical resistance and high reliability, and as a result, it is possible to suppress a signal delay due to an increase in CR (capacitance resistance product) and realize a highly reliable semiconductor device capable of high-speed transmission.

本発明によれば、コンタクトの表面に窒化タングステン部を形成し、連続的にタングステン部をその内側に形成することにより、窒化タングステン部とタングステン部との界面が互いに混合している。界面では窒素含有量が変化する傾きが、従来のバリア膜と埋め込み層を異なる装置で形成する場合よりも低減され、かつ、窒化タングステン部とタングステン部とが緻密に結合していると推察される。したがって、熱履歴によるコンタクト内の局所的な断線を回避することができ、従来よりも低電気抵抗化を図ることができる。   According to the present invention, the tungsten nitride portion is formed on the surface of the contact, and the tungsten portion is continuously formed on the inside thereof, whereby the interface between the tungsten nitride portion and the tungsten portion is mixed with each other. The slope at which the nitrogen content changes at the interface is reduced compared to the case where the conventional barrier film and the buried layer are formed by different apparatuses, and it is assumed that the tungsten nitride portion and the tungsten portion are closely bonded. . Therefore, the local disconnection in the contact due to the thermal history can be avoided, and the electric resistance can be reduced as compared with the conventional case.

本発明の一観点によれば、第1の導電体と、前記第1の導電体を覆う絶縁膜と、前記絶縁膜上に設けられた第2の導電体と、前記絶縁膜を貫通し、第1の導電体と第2の導電体とを電気的に接続するコンタクトと、を備える半導体装置の製造方法であって、前記絶縁膜を貫通し、第1の導電体を露出するコンタクトホールを形成する工程と、CVD装置を用いて、第1の導電体およびコンタクトホール内壁の表面を覆う窒化タングステン部を形成する処理と、前記窒化タングステン部を形成する処理における圧力よりも高い圧力で行なわれるタングステン材料を充填する処理とを連続して行うコンタクト形成工程と、を備え、前記窒化タングステン膜を形成する処理は、窒素源となるプロセスガスの流量を成膜開始時に第1の流量に設定し、次いで次第に該流量を減少させ、成膜終了時には該第1の流量よりも小なる第2の流量に設定されてなることを特徴とする半導体装置の製造方法が提供される。
According to one aspect of the present invention, a first conductor, an insulating film covering the first conductor, a second conductor provided on the insulating film, and penetrating the insulating film, A method of manufacturing a semiconductor device comprising a contact for electrically connecting a first conductor and a second conductor, wherein a contact hole that penetrates the insulating film and exposes the first conductor is formed. The forming step is performed at a pressure higher than the pressure in the process of forming the tungsten nitride portion covering the surfaces of the first conductor and the inner wall of the contact hole using the CVD apparatus and the process of forming the tungsten nitride portion. A contact forming step of continuously performing a process of filling with a tungsten material, and the process of forming the tungsten nitride film sets a flow rate of a process gas serving as a nitrogen source to a first flow rate at the start of film formation. , It reduces gradually the flow rate in the stomach, at completion of film formation method of manufacturing a semiconductor device according to claim Rukoto a is set to a second flow comprising smaller than the flow rate of the first is provided.

本発明によれば、コンタクトは、窒化タングステン部を形成する処理と、コンタクトホール内にタングステン材料を充填する処理とが連続して行われているので、窒化タングステン膜とタングステン材料が充填されたタングステン部の界面が表面酸化や有機物ガス等による汚染が生じていない。したがって、コンタクトは、従来の異なる装置によりバリア膜と埋め込み層を形成したコンタクトよりも、低電気抵抗化および高信頼性化を図ることができる。   According to the present invention, since the contact is formed by continuously performing the process of forming the tungsten nitride portion and the process of filling the contact hole with the tungsten material, the tungsten filled with the tungsten nitride film and the tungsten material. The interface of the part is not contaminated by surface oxidation or organic gas. Therefore, the contact can be made to have lower electrical resistance and higher reliability than a contact in which a barrier film and a buried layer are formed by a different device.

本発明によれば、低電気抵抗化および高信頼性化が可能なコンタクトを備え、高速伝送が可能で信頼性の高い半導体装置およびその製造方法を提供できる。   According to the present invention, it is possible to provide a highly reliable semiconductor device and a method for manufacturing the same, which are provided with a contact capable of reducing electrical resistance and increasing reliability, enabling high-speed transmission.

以下図面を参照しつつ実施の形態を説明する。   Embodiments will be described below with reference to the drawings.

(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る半導体装置の断面図である。図1を参照するに、半導体装置10は、シリコン基板11と、シリコン基板11に、素子分離領域12により画成された素子領域13に形成されたトランジスタ14と、シリコン基板11の表面およびトランジスタ14を覆うシリコン窒化膜15aおよび第1層間絶縁膜15bと、第1層間絶縁膜15bおよびシリコン窒化膜15aを貫通し、不純物拡散領域18に形成されたシリサイド膜19に接触すると共にビア16および配線17に電気的に接続されたコンタクト20と、ゲート電極21のシリサイド膜22に接触すると共にビア16および配線17に電気的に接続されたコンタクト23等から構成される。ここではn型MOSトランジスタを例として説明する。
(First embodiment)
FIG. 1 is a cross-sectional view of a semiconductor device according to the first embodiment of the present invention. Referring to FIG. 1, a semiconductor device 10 includes a silicon substrate 11, a transistor 14 formed in an element region 13 defined on the silicon substrate 11 by an element isolation region 12, a surface of the silicon substrate 11, and a transistor 14. The silicon nitride film 15a and the first interlayer insulating film 15b covering the silicon nitride film 15a, the first interlayer insulating film 15b and the silicon nitride film 15a are in contact with the silicide film 19 formed in the impurity diffusion region 18, and the via 16 and the wiring 17 The contact 20 is electrically connected to the silicide film 22 of the gate electrode 21, and the contact 23 is electrically connected to the via 16 and the wiring 17. Here, an n-type MOS transistor will be described as an example.

本実施の形態の半導体装置10は、不純物拡散領域18やゲート電極21に電気的に接続するコンタクト20、23の構造に主な特徴がある。コンタクト20、23は、その表面、すなわち、シリサイド膜19、22や、シリコン窒化膜15aおよび第1層間絶縁膜15bの内壁に接する表面に、組成勾配を有する窒化タングステン部24が形成され、その内側にタングステンが充填されてなるタングステン部25から構成される。次にコンタクト20、23を詳細に説明する。   The semiconductor device 10 of this embodiment is mainly characterized in the structure of the contacts 20 and 23 that are electrically connected to the impurity diffusion region 18 and the gate electrode 21. The contacts 20 and 23 have a tungsten nitride portion 24 having a composition gradient formed on the surfaces thereof, that is, the surfaces in contact with the silicide films 19 and 22 and the inner walls of the silicon nitride film 15a and the first interlayer insulating film 15b. Is formed of a tungsten portion 25 filled with tungsten. Next, the contacts 20 and 23 will be described in detail.

図2は、コンタクトの要部を拡大して示す模式図である。図2を参照するに、コンタクト20、23は、シリサイド膜19、22、シリコン窒化膜15aおよび第1層間絶縁膜15bの内壁に接する表面に膜状の窒化タングステン部24が形成されている。窒化タングステン部24は、一例として表面から順に第1窒化タングステン部24a〜第3窒化タングステン部24cから構成される。   FIG. 2 is an enlarged schematic view showing the main part of the contact. Referring to FIG. 2, the contacts 20 and 23 have a film-like tungsten nitride portion 24 formed on the surfaces in contact with the inner walls of the silicide films 19 and 22, the silicon nitride film 15a and the first interlayer insulating film 15b. As an example, the tungsten nitride portion 24 includes a first tungsten nitride portion 24a to a third tungsten nitride portion 24c in order from the surface.

第1窒化タングステン部24aは、例えば窒化タングステンの化学量論的組成を有し、その内側の第2窒化タングステン部24bは、第1窒化タングステン部24aよりも窒素含有量が低い組成を有し、さらにその内側の第3窒化タングステン部24cは第2窒化タングステン部24bよりも窒素含有量が低い組成を有する。すなわち、コンタクト表面側の第1窒化タングステン部24aの窒素含有量が高く、内側になるにしたがって窒素含有量が減少し、第3窒化タングステン部24cの窒素含有量が最も低くなる。そして、第3窒化タングステン部24cの内側には窒素を含有しないタングステン部25が形成されている。   The first tungsten nitride portion 24a has a stoichiometric composition of, for example, tungsten nitride, and the second tungsten nitride portion 24b inside has a composition having a lower nitrogen content than the first tungsten nitride portion 24a, Further, the third tungsten nitride portion 24c inside has a composition with a lower nitrogen content than the second tungsten nitride portion 24b. That is, the nitrogen content of the first tungsten nitride portion 24a on the contact surface side is high, the nitrogen content decreases as it goes inside, and the nitrogen content of the third tungsten nitride portion 24c becomes the lowest. A tungsten portion 25 that does not contain nitrogen is formed inside the third tungsten nitride portion 24c.

このように構成することで、表面の第1窒化タングステン部24aが密着膜およびバリア層としての機能を果たし、第2窒化タングステン部24b、第3窒化タングステンテン部24c、タングステン部25と窒素含有量を次第に減少させることで、各々の界面での接触抵抗を低減し、コンタクト20、23全体の電気抵抗を低減することができる。   With this configuration, the first tungsten nitride portion 24a on the surface functions as an adhesion film and a barrier layer, and the second tungsten nitride portion 24b, the third tungsten nitride ten portion 24c, the tungsten portion 25, and the nitrogen content By gradually reducing the contact resistance, the contact resistance at each interface can be reduced, and the electrical resistance of the entire contacts 20 and 23 can be reduced.

なお、第1窒化タングステン部24a〜第3窒化タングステン部24c、およびタングステン部25が、それぞれの界面を有するように示したが、界面を有せずに連続的に窒素含有量が減少するようにしてもよい。また、第1窒化タングステン部24aの窒素含有量をそのバリア性に応じて化学量論的組成に対して窒素含有量を適宜選択してもよい。   Although the first tungsten nitride portion 24a to the third tungsten nitride portion 24c and the tungsten portion 25 are shown to have respective interfaces, the nitrogen content is continuously reduced without having the interfaces. May be. Further, the nitrogen content of the first tungsten nitride portion 24a may be appropriately selected with respect to the stoichiometric composition according to the barrier property.

図3は、コンタクトの組成分布を示す図である。図3は、EDX(Energy−Dispersive X−ray Spectroscopy)分析装置を用いて、コンタクトの組成分布を示している。分析の便宜のため、基板に形成した層間絶縁膜上に、コンタクトを形成する条件と同様の条件(後ほど製造方法の説明において詳述する。)を用いて窒化タングステン部およびタングステン部をこの順に連続して形成した試料を用いた。分析は、試料のタングステン部の表面側から層間絶縁膜の方向にArイオンによりエッチングしながら行った。図3の縦軸は、それぞれタングステン濃度と窒素濃度を示し、横軸は深さを示す。   FIG. 3 is a diagram showing the composition distribution of the contacts. FIG. 3 shows a contact composition distribution using an EDX (Energy-Dispersive X-ray Spectroscopy) analyzer. For convenience of analysis, a tungsten nitride portion and a tungsten portion are successively formed in this order on the interlayer insulating film formed on the substrate using the same conditions as those for forming contacts (detailed later in the description of the manufacturing method). The sample formed was used. The analysis was performed while etching with Ar ions from the surface side of the tungsten portion of the sample in the direction of the interlayer insulating film. The vertical axis in FIG. 3 indicates the tungsten concentration and the nitrogen concentration, respectively, and the horizontal axis indicates the depth.

図3を参照するに、タングステンの濃度がほぼ100原子%の埋め込み層に相当するタングステン部から、層間絶縁膜に近づくにつれて次第に窒素濃度が増加し、層間絶縁膜との界面においてほぼ窒素濃度が最大になっていることが分かる。したがって、上述したように、コンタクトではこれと逆の順に表面から窒化タングステン部とタングステン部が順次形成されているが、図3の結果からコンタクトの表面(層間絶縁膜との界面)から内側に向かって窒素濃度が減少する組成勾配を有する窒化タングステン部およびタングステン部が形成されていることが分かる。   Referring to FIG. 3, from the tungsten portion corresponding to the buried layer having a tungsten concentration of approximately 100 atomic%, the nitrogen concentration gradually increases toward the interlayer insulating film, and the nitrogen concentration is substantially maximum at the interface with the interlayer insulating film. You can see that Therefore, as described above, in the contact, the tungsten nitride portion and the tungsten portion are sequentially formed from the surface in the reverse order, but from the result of FIG. 3, the contact surface (interface with the interlayer insulating film) faces inward. It can be seen that a tungsten nitride portion and a tungsten portion having a composition gradient in which the nitrogen concentration decreases are formed.

本実施の形態に係る半導体装置10によれば、コンタクト20、23の表面が組成勾配を有する窒化タングステン部24からなり、その内側に連続的にタングステン部25が形成されているので、従来のように、バリア膜が窒化タングステン膜で、埋め込み層がタングステン材料の場合よりも、窒化タングステン部24とタングステン部25との界面で組成が急激に変化していないので、内部応力の蓄積が少なく、内部欠陥の少ない緻密なコンタクト20、23が形成される。したがって、その緻密性により低電気抵抗化および信頼性の高いコンタクト20、23を形成できる。   According to the semiconductor device 10 according to the present embodiment, the surfaces of the contacts 20 and 23 are composed of the tungsten nitride portion 24 having a composition gradient, and the tungsten portion 25 is continuously formed on the inside thereof. In addition, since the composition does not change abruptly at the interface between the tungsten nitride portion 24 and the tungsten portion 25 as compared with the case where the barrier film is a tungsten nitride film and the buried layer is a tungsten material, the accumulation of internal stress is small, and the internal Dense contacts 20 and 23 with few defects are formed. Therefore, it is possible to form contacts 20 and 23 with low electrical resistance and high reliability due to their denseness.

次に図4〜図6を参照しつつ、第1の実施の形態に係る半導体装置の製造方法を説明する。図4〜図6は、第1の実施の形態に係る半導体装置の製造工程図である。   Next, a method for manufacturing the semiconductor device according to the first embodiment will be described with reference to FIGS. 4 to 6 are manufacturing process diagrams of the semiconductor device according to the first embodiment.

最初に図4(A)の工程では、シリコン基板11にSTI法により素子分離領域12を形成する。シリコン基板11は、バルク基板でもSOI基板(Silicon On Insulating substrate)でもよい。   First, in the process of FIG. 4A, the element isolation region 12 is formed on the silicon substrate 11 by the STI method. The silicon substrate 11 may be a bulk substrate or an SOI substrate (Silicon On Insulating substrate).

図4(A)の工程ではさらに、イオン注入法により素子領域13にB、BF2 などのp型不純物イオンを打込み、p型ウェル領域26を形成する。 In the step of FIG. 4A, p-type impurity ions such as B + and BF 2 + are implanted into the element region 13 by ion implantation to form the p-type well region 26.

図4(A)の工程ではさらに、シリコン基板11の表面にゲート酸化膜28、ポリシリコン膜のゲート電極21からなるゲート積層体29を形成する。具体的には、ゲート酸化膜28は、シリコン基板11の表面のシリコン自然酸化膜(不図示)をHF処理により除去し、CVD法、スパッタ法、あるいは熱酸化処理により、シリコン基板11の表面に例えば厚さが3nmのシリコン酸化膜28aを形成する。なお、シリコン酸化膜28aのかわりに、シリコン酸窒化膜やシリコン窒化膜でもよく、さらにこれらの膜とシリコン酸化膜との積層体でもよい。ポリシリコン膜21aは、シリコン酸化膜28a上にCVD法によりノンドープのポリシリコン膜を形成する。PH3ガス等を混合して、PやBをドープしたドープトポリシリコン膜を形成してもよい。次いで、ポリシリコン膜21a上にレジスト膜(不図示)を形成しパターニングして、レジスト膜をマスクとしてRIE法によりポリシリコン膜21aおよびシリコン酸化膜28aをエッチングして、ゲート絶縁膜28およびゲート電極21からなるゲート積層体29が形成される。 In the step of FIG. 4A, a gate laminated body 29 including a gate oxide film 28 and a polysilicon film gate electrode 21 is further formed on the surface of the silicon substrate 11. Specifically, the gate oxide film 28 is formed by removing a silicon natural oxide film (not shown) on the surface of the silicon substrate 11 by HF treatment, and forming the surface of the silicon substrate 11 by CVD, sputtering, or thermal oxidation treatment. For example, a silicon oxide film 28a having a thickness of 3 nm is formed. In place of the silicon oxide film 28a, a silicon oxynitride film or a silicon nitride film may be used, and a laminate of these films and a silicon oxide film may be used. As the polysilicon film 21a, a non-doped polysilicon film is formed on the silicon oxide film 28a by the CVD method. A doped polysilicon film doped with P + or B + may be formed by mixing PH 3 gas or the like. Next, a resist film (not shown) is formed and patterned on the polysilicon film 21a, and the polysilicon film 21a and the silicon oxide film 28a are etched by the RIE method using the resist film as a mask to obtain the gate insulating film 28 and the gate electrode. A gate stack 29 made of 21 is formed.

図4(A)の工程ではさらに、ゲート積層体29をマスクとして、B(例えば注入エネルギー10keV、ドーズ量1×1013cm-2)を例えば入射角35度に設定して打ち込み、ゲート積層体29の両側のシリコン基板11にp型ポケット領域30を形成する。 Further, in the step of FIG. 4A, using the gate stacked body 29 as a mask, B + (for example, implantation energy 10 keV, dose amount 1 × 10 13 cm −2 ) is set at an incident angle of 35 degrees, for example, and implantation is performed. A p-type pocket region 30 is formed in the silicon substrate 11 on both sides of the body 29.

図4(A)の工程ではさらに、ゲート積層体29をマスクとして、As+(注入エネルギー1keV)を基板面にほぼ垂直に打ち込み、ゲートの両側に浅い接合領域31を形成する。ここで、浅い接合領域31は、p型ポケット領域30の上側、すなわちシリコン基板11の表面側に形成される。 Further, in the step of FIG. 4A, As + (implantation energy 1 keV) is implanted almost perpendicularly to the substrate surface using the gate stacked body 29 as a mask, and shallow junction regions 31 are formed on both sides of the gate. Here, the shallow junction region 31 is formed on the upper side of the p-type pocket region 30, that is, on the surface side of the silicon substrate 11.

次いで図4(B)の工程では、ゲート積層体29の両側に側壁絶縁膜32を形成する。具体的には、シリコン基板11の表面およびゲート積層体29を覆うようにCVD法により例えば厚さ100nmのシリコン窒化膜23aを形成し、Cxyzガスを用いてRIE法によりエッチバックする。 Next, in the step of FIG. 4B, sidewall insulating films 32 are formed on both sides of the gate stacked body 29. Specifically, the silicon nitride film 23a having a thickness of, for example, 100nm by CVD so as to cover the surface and the gate stack 29 of the silicon substrate 11 is formed, it is etched back by RIE using the C x H y F z gas To do.

図4(B)の工程ではさらに、ゲート積層体29と側壁絶縁膜32をマスクとして、P(例えば注入エネルギー6keV、ドーズ量2×1015cm-2)を基板面にほぼ垂直に打ち込み、側壁絶縁膜32の両側の素子領域13に深い接合領域33を形成する。浅い接合領域31、深い接合領域33からなる不純物領域18の活性化熱処理を行う。 In the step of FIG. 4B, P + (for example, implantation energy 6 keV, dose amount 2 × 10 15 cm −2 ) is implanted almost perpendicularly to the substrate surface using the gate stack 29 and the sidewall insulating film 32 as a mask. Deep junction regions 33 are formed in the device regions 13 on both sides of the sidewall insulating film 32. An activation heat treatment is performed on the impurity region 18 including the shallow junction region 31 and the deep junction region 33.

次いで図4(C)の工程では、図4(B)の構造体を覆う、例えばNi膜34をスパッタ法により形成する。次いでRTP(Rapid Themal Process)装置を用いて熱処理(温度400℃〜500℃)を行い、Ni膜をシリコン基板およびゲート電極のシリコンと反応させ、NiSi膜(例えば膜厚20nm)のシリサイド膜19、22を不純物拡散領域18およびゲート電極21の表面に形成する。次いで、未反応のNi膜34をアンモニアと過酸化水素の混合液でウエットエッチング(一次処理)を行い、さらに硫酸と過酸化水素の混合液でウエットエッチング(二次処理)を行い、除去する。次いで、RTP装置を用いて熱処理(温度400℃〜500℃)を行う。NiSi膜は、熱処理の加熱温度(400℃〜500℃)が低い点で好ましい。NiSi膜の他CoSi2膜、TaSi2膜、TiSi2膜、PtSi膜を形成してもよい。例えば、CoSi2膜の場合は、熱処理の加熱温度500℃〜700℃に設定する。 Next, in the step of FIG. 4C, for example, a Ni film 34 that covers the structure of FIG. 4B is formed by sputtering. Next, heat treatment (temperature 400 ° C. to 500 ° C.) is performed using an RTP (Rapid Thermal Process) apparatus, the Ni film is reacted with silicon of the silicon substrate and the gate electrode, and a silicide film 19 of a NiSi film (for example, a film thickness of 20 nm), 22 is formed on the surfaces of the impurity diffusion region 18 and the gate electrode 21. Next, the unreacted Ni film 34 is removed by wet etching (primary treatment) with a mixture of ammonia and hydrogen peroxide, and further wet etching (secondary treatment) with a mixture of sulfuric acid and hydrogen peroxide. Next, heat treatment (temperature: 400 ° C. to 500 ° C.) is performed using an RTP apparatus. The NiSi film is preferable in that the heating temperature (400 ° C. to 500 ° C.) of the heat treatment is low. In addition to the NiSi film, a CoSi 2 film, a TaSi 2 film, a TiSi 2 film, or a PtSi film may be formed. For example, in the case of a CoSi 2 film, the heating temperature for heat treatment is set to 500 ° C. to 700 ° C.

次いで図5(A)の工程では、図4(C)の構造体を覆うシリコン窒化膜15aおよび第1層間絶縁膜15bを順次形成する。具体的には、シリコン窒化膜15aは、例えば、CVD法により厚さ80nmに形成し、第1層間絶縁膜15bは、例えば、スパッタ法によるシリコン酸化膜、CVD法によるTEOS(テトラエトキシシラン)ガスを用いたシリコン酸化膜、BPSG(Boro−Phospho Silicate Glass)膜、SIOC(シロキサン・アルコキシ系)膜等を用いることができる。なお、第1層間絶縁膜15bにシロキサン系の無機あるいは有機のSOD(Spin On Dielectric)や、ポリアリルエーテル等の有機材料のlow−k膜を用いてもよい。   Next, in the step of FIG. 5A, a silicon nitride film 15a and a first interlayer insulating film 15b that cover the structure of FIG. Specifically, the silicon nitride film 15a is formed to a thickness of 80 nm by, for example, a CVD method, and the first interlayer insulating film 15b is, for example, a silicon oxide film by a sputtering method, or a TEOS (tetraethoxysilane) gas by a CVD method. A silicon oxide film using BPSG, a BPSG (Boro-Phospho Silicate Glass) film, a SIOC (siloxane alkoxy-based) film, or the like can be used. Note that a siloxane-based inorganic or organic SOD (Spin On Dielectric) or a low-k film of an organic material such as polyallyl ether may be used for the first interlayer insulating film 15b.

図5(A)の工程ではさらに、第1層間絶縁膜15bの表面をCMP法により平坦化する。   In the step of FIG. 5A, the surface of the first interlayer insulating film 15b is further planarized by the CMP method.

次いで、図5(B)の工程では、第1層間絶縁膜15b上にレジスト膜38を形成し、フォトリソグラフィ法によりコンタクトホールのパターンの開口部38aを形成する。   5B, a resist film 38 is formed on the first interlayer insulating film 15b, and an opening 38a having a contact hole pattern is formed by photolithography.

次いで、図6(A)の工程では、レジスト膜38をマスクとして、RIE法により、第1層間絶縁膜15bをエッチングしてする。第1層間絶縁膜15bがシリコン酸化膜の場合はエッチングガスにCF4とH2の混合ガスを用いてエッチングし、シリコン窒化膜15aの表面でエッチングが停止する。 6A, the first interlayer insulating film 15b is etched by the RIE method using the resist film 38 as a mask. When the first interlayer insulating film 15b is a silicon oxide film, etching is performed using a mixed gas of CF 4 and H 2 as an etching gas, and the etching stops on the surface of the silicon nitride film 15a.

図6(A)の工程ではさらに、エッチングガスにCxyzガスを用いてシリコン窒化膜15aを貫通し、シリコン基板11およびゲート電極21の表面のシリサイド膜19、22を露出するコンタクトホール20aを形成する。 FIG 6 (A) further includes the step, contacts the etching gas with C x H y F z gas, a silicon nitride film 15a through to expose the silicide film 19, 22 on the surface of the silicon substrate 11 and the gate electrode 21 Hole 20a is formed.

図6(A)の工程ではさらに、ウェット方式によりレジスト膜39を除去し、次いで、プラズマエッチング装置を用いて、NF3ガスやH2ガスを使用して、シリサイド膜19、22の表面をエッチングし清浄化する。レジスト残渣やシリコン酸化膜の残渣がコンタクトホール20a、23aの底部に残留することがあり、清浄化することでシリサイド膜19、22と次の工程で形成するコンタクトとの接触の信頼性を向上でき、特にコンタクトホール20a、23aのアスペクト比が大きい場合に効果的である。具体的には、例えばNF3ガスを使用して圧力200Pa、RF出力500W、処理時間30秒に設定する。 In the step of FIG. 6A, the resist film 39 is further removed by a wet method, and then the surfaces of the silicide films 19 and 22 are etched using a plasma etching apparatus using NF 3 gas or H 2 gas. And clean. Resist residues and silicon oxide film residues may remain at the bottoms of the contact holes 20a and 23a. By cleaning, the reliability of contact between the silicide films 19 and 22 and the contact formed in the next step can be improved. In particular, it is effective when the aspect ratio of the contact holes 20a and 23a is large. Specifically, for example, the pressure is set to 200 Pa, the RF output is 500 W, and the processing time is 30 seconds using NF 3 gas.

また、NF3ガスやH2ガスによる清浄化のかわりにスパッタ装置を用いてArガスによりシリサイド膜20a、23aの表面をスパッタエッチングし、清浄化してもよい。Arガスのスパッタエッチングは上記残渣の除去能力が高い点で好ましい。 Further, instead of cleaning with NF 3 gas or H 2 gas, the surface of the silicide films 20a and 23a may be cleaned by sputtering with Ar gas using a sputtering apparatus. Ar gas sputter etching is preferable because of its high ability to remove the residue.

次いで図6(B)の工程では、CVD法によりコンタクトホール20a、23aに組成勾配を有する窒化タングステン部とタングステン部からなる導電材料を連続して形成する。具体的には、基板を加熱し、成膜開始時はCVD装置の容器内にプロセスガスとして、六フッ化タングステン(WF6)、シラン(SiH4)、アンモニア(NH3)、および水素(H2)ガスを供給し窒化タングステン部を成膜する。そして次第にNH3ガス流量を減少させ、最終的には、NH3ガス流量を0とし、WF6ガス、SiH4ガス、およびH2ガスを供給する。その結果、表面には内側になるにしたがって次第に窒素含有量が減少する組成勾配を有する窒化タングステン部24が形成され、その内側にはタングステンからなるタングステン部25が形成される。このようにして図2に示す構造を有するコンタクト20、23が形成される。 6B, a conductive material composed of a tungsten nitride portion and a tungsten portion having a composition gradient is continuously formed in the contact holes 20a and 23a by a CVD method. Specifically, the substrate is heated, and at the start of film formation, tungsten hexafluoride (WF 6 ), silane (SiH 4 ), ammonia (NH 3 ), and hydrogen (H) are used as process gases in the container of the CVD apparatus. 2 ) Supply a gas to form a tungsten nitride film. Then, the NH 3 gas flow rate is gradually decreased, and finally the NH 3 gas flow rate is set to 0, and WF 6 gas, SiH 4 gas, and H 2 gas are supplied. As a result, a tungsten nitride portion 24 having a composition gradient in which the nitrogen content gradually decreases toward the inside is formed on the surface, and a tungsten portion 25 made of tungsten is formed on the inside. In this way, contacts 20 and 23 having the structure shown in FIG. 2 are formed.

より具体的には、成膜開始時は、基板を200℃〜400℃に加熱し、CVD装置の容器内は、例えば圧力200Pa、WF6ガス流量80sccm、SiH4ガス流量5sccm、NH3ガス流量160sccm、およびArガス流量5000sccmに設定する。そして、NH3ガス流量を例えば3sccm/秒の割合で、あるいは段階的に減少させ、最終的には、NH3ガス流量を0とし、圧力1000Pa、WF6ガス流量80sccmおよびH2ガス流量5000sccmとする。このようにして成膜することにより、図2に示すような窒素含有量がコンタクト20、23の外表面から離れるにしたがって窒素含有量が連続的に減少し、窒素含有量の勾配があるコンタクト20、23が形成される。なお、SiH4ガスのかわりにB26ガスを用いてもよい。 More specifically, at the start of film formation, the substrate is heated to 200 ° C. to 400 ° C., and the inside of the container of the CVD apparatus is, for example, pressure 200 Pa, WF 6 gas flow rate 80 sccm, SiH 4 gas flow rate 5 sccm, NH 3 gas flow rate. 160 sccm and Ar gas flow rate 5000 sccm. Then, the NH 3 gas flow rate is decreased, for example, at a rate of 3 sccm / second or stepwise. Finally, the NH 3 gas flow rate is set to 0, the pressure is 1000 Pa, the WF 6 gas flow rate is 80 sccm, and the H 2 gas flow rate is 5000 sccm. To do. By forming the film in this manner, the nitrogen content continuously decreases as the nitrogen content moves away from the outer surfaces of the contacts 20 and 23 as shown in FIG. , 23 are formed. B 2 H 6 gas may be used instead of SiH 4 gas.

また、組成勾配を有する窒化タングステン部24は、コンタクトの表面から1nm〜0nmの厚さに形成することが好ましい。窒化タングステン部24の厚さが、コンタクトホールの基板面に平行な断面形状が円形である場合はその半径の20%を超えるとき、コンタクトホールの基板面に平行な断面形状が四角形の場合はその一辺の長さの10%を超えるときは、それ自体の電気抵抗が増加し、コンタクト全体の電気抵抗が増加する。また、厚さが1nmを切るとバリア膜としての機能が低下し、シリサイド膜からコンタクトへのシリコン原子の拡散が増加する。なお、ここでの厚さはコンタクトの表面から窒素含有量がほぼ0となる厚さをいう。   The tungsten nitride portion 24 having a composition gradient is preferably formed to a thickness of 1 nm to 0 nm from the contact surface. When the thickness of the tungsten nitride portion 24 exceeds 20% of the radius when the cross-sectional shape parallel to the substrate surface of the contact hole is circular, when the cross-sectional shape parallel to the substrate surface of the contact hole is square, When it exceeds 10% of the length of one side, its own electrical resistance increases, and the electrical resistance of the entire contact increases. When the thickness is less than 1 nm, the function as a barrier film is lowered, and the diffusion of silicon atoms from the silicide film to the contact is increased. Here, the thickness means a thickness at which the nitrogen content is almost zero from the contact surface.

次いで、図6(B)の工程の後に、導電材料40の表面をCMP(化学的機械研磨)法により第1層間絶縁膜15bの表面が露出するまで平坦化する。この後に、図示および詳細な説明は省略するが図1を参照して、更に、第1層間絶縁膜およびコンタクト20、23を覆う、第2層間絶縁膜36、エッチング・ストッパ膜35a、第3層間絶縁膜37、エッチング・ストッパ膜35bを順次形成し、デュアルダマシン法を用いて、コンタクト20、23の表面に接触するCuからなるビア16および配線17を形成し、図1に示す半導体装置10が形成される。   6B, the surface of the conductive material 40 is planarized by CMP (Chemical Mechanical Polishing) until the surface of the first interlayer insulating film 15b is exposed. Thereafter, although illustration and detailed description are omitted, referring to FIG. 1, further, a second interlayer insulating film 36, an etching stopper film 35a, and a third interlayer covering the first interlayer insulating film and the contacts 20, 23. An insulating film 37 and an etching / stopper film 35b are sequentially formed, and vias 16 and wirings 17 made of Cu that are in contact with the surfaces of the contacts 20 and 23 are formed by using a dual damascene method. The semiconductor device 10 shown in FIG. It is formed.

本実施の形態によれば、CVD法を用いて、コンタクト20、23の表面に密着膜およびバリア膜としての窒化タングステン部24を形成し、連続的に埋め込み層としてのタングステン部25をその内側に形成することにより、窒化タングステン部24が大気に曝されることがない。従来は、バリア膜と埋め込み層とを異なる装置により形成する際に、バリア膜が表面酸化あるいは表面汚染されコンタクトの電気抵抗や断線等の発生の原因となっていたの対し、本実施の形態によれば、バリア膜の表面酸化あるいは表面汚染を防止し、低電気抵抗で信頼性の高いコンタクトを形成することができる。   According to the present embodiment, the tungsten nitride portion 24 as the adhesion film and the barrier film is formed on the surfaces of the contacts 20 and 23 by using the CVD method, and the tungsten portion 25 as the buried layer is continuously formed on the inside thereof. By forming, the tungsten nitride part 24 is not exposed to the atmosphere. Conventionally, when the barrier film and the buried layer are formed by different apparatuses, the barrier film is oxidized or contaminated, causing electrical resistance or disconnection of the contact. Accordingly, the surface oxidation or surface contamination of the barrier film can be prevented, and a highly reliable contact can be formed with low electrical resistance.

また、本実施の形態によれば、バリア膜と埋め込み層とが一体化して形成されているので、組成勾配を有する窒化タングステン部24のうち、窒素含有量の高い部分、例えば差第1窒化タングステン部24aの厚さを薄膜化できるので、コンタクト20、23の低電気抵抗化を図ることができる。   In addition, according to the present embodiment, since the barrier film and the buried layer are integrally formed, a portion having a high nitrogen content in the tungsten nitride portion 24 having a composition gradient, for example, a difference first tungsten nitride. Since the thickness of the portion 24a can be reduced, the electrical resistance of the contacts 20, 23 can be reduced.

なお、タングステン部25は、タングステンを主成分として、Si、B、P、Tiのうち少なくとも1種の元素を含んでもよい。   The tungsten portion 25 may contain at least one element of Si, B, P, and Ti with tungsten as a main component.

(第2の実施の形態)
図7は、本発明の第2の実施の形態に係る半導体装置の断面図、図8は、第2の実施の形態に係る半導体装置のコンタクトの要部を拡大して示す模式図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
(Second Embodiment)
FIG. 7 is a cross-sectional view of a semiconductor device according to the second embodiment of the present invention, and FIG. 8 is a schematic diagram showing an enlarged main part of a contact of the semiconductor device according to the second embodiment. In the figure, portions corresponding to the portions described above are denoted by the same reference numerals, and description thereof is omitted.

図7および図8を参照するに、本実施の形態に係る半導体装置60は、コンタクト61、62の構造が異なる以外は、第1の実施の形態に係る半導体装置と同様に構成されている。   7 and 8, the semiconductor device 60 according to the present embodiment is configured in the same manner as the semiconductor device according to the first embodiment, except that the structures of the contacts 61 and 62 are different.

コンタクト61、62は、シリサイド膜19、22および第1層間絶縁膜15bの内壁に接する表面に、窒化タングステン膜63が形成され、その内側にはタングステンが充填されたタングステン部が形成されている。窒化タングステン膜63は、例えば化学量論的組成の窒化タングステンからなる。図7および図8に窒化タングステン膜とタングステン材料の界面を示したが、窒化タングステン膜63とタングステン部25は連続して形成されているので、界面では窒化タングステンとタングステンが混合しており、その界面は不鮮明になっている。したがって、界面では窒素含有量が変化する傾きが、従来のバリア膜と埋め込み層を異なる装置で形成する場合よりも低減され、かつ、窒化タングステン膜63とタングステン部25とが緻密に結合していると推察される。したがって、熱履歴によるコンタクト内の局所的な断線を回避することができ、従来よりも低電気抵抗化を図ることができる。   In the contacts 61 and 62, a tungsten nitride film 63 is formed on the surface in contact with the inner walls of the silicide films 19 and 22 and the first interlayer insulating film 15b, and a tungsten portion filled with tungsten is formed on the inside thereof. The tungsten nitride film 63 is made of tungsten nitride having a stoichiometric composition, for example. 7 and 8 show the interface between the tungsten nitride film and the tungsten material. Since the tungsten nitride film 63 and the tungsten portion 25 are formed continuously, tungsten nitride and tungsten are mixed at the interface. The interface is blurred. Therefore, the slope at which the nitrogen content changes at the interface is reduced as compared with the case where the conventional barrier film and the buried layer are formed by different devices, and the tungsten nitride film 63 and the tungsten portion 25 are closely bonded. It is guessed. Therefore, the local disconnection in the contact due to the thermal history can be avoided, and the electric resistance can be reduced as compared with the conventional case.

コンタクト61、62の形成は、第1の実施の形態の図6(B)の工程において、CVD法により成膜開始時は、基板を200℃〜400℃に加熱し、CVD装置の容器内にプロセスガスとして、WF6ガス、SiH4ガス、NH3ガス、およびArガスを供給し、窒化タングステン膜63を成膜する。そしてNH3ガスおよびArガスの供給を停止し、WF6ガス、SiH4ガス、およびH2ガスを供給してタングステン部25を形成する。具体的な製造条件は、上述した図6(B)の工程と略同様である。このようにして成膜することにより、窒化タングステン膜63の表面を大気に曝すことなく連続的に形成できる。なお、SiH4ガスのかわりにB26ガスを用いてもよい。 The contacts 61 and 62 are formed in the step of FIG. 6B of the first embodiment by heating the substrate to 200 ° C. to 400 ° C. in the CVD apparatus container at the start of film formation by the CVD method. WF 6 gas, SiH 4 gas, NH 3 gas, and Ar gas are supplied as process gases to form a tungsten nitride film 63. Then, the supply of NH 3 gas and Ar gas is stopped, and WF 6 gas, SiH 4 gas, and H 2 gas are supplied to form the tungsten portion 25. Specific manufacturing conditions are substantially the same as the above-described process of FIG. By forming the film in this way, the surface of the tungsten nitride film 63 can be continuously formed without being exposed to the atmosphere. B 2 H 6 gas may be used instead of SiH 4 gas.

本実施の形態によれば、コンタクト61、62は、窒化タングステン膜63とタングステン部25の界面が大気に曝されていないので、大気中に含まれる酸素原子や有機物ガスなどが存在せず、酸化や汚染が生じていない。したがって、コンタクト61、62は、従来のバリア膜と埋め込み層が異なる装置により形成され、バリア膜と埋め込み層との間に大気に曝されている場合よりも、低電気抵抗化および高信頼性化を図ることができる。   According to the present embodiment, since the interface between the tungsten nitride film 63 and the tungsten portion 25 is not exposed to the atmosphere, the contacts 61 and 62 are free from oxygen atoms and organic gases contained in the atmosphere and oxidized. There is no pollution. Therefore, the contacts 61 and 62 are formed by a device in which the conventional barrier film and the buried layer are different from each other, and have lower electrical resistance and higher reliability than when exposed to the atmosphere between the barrier film and the buried layer. Can be achieved.

次に本実施の形態の変形例に係る半導体装置を説明する。本変形例の半導体装置は、コンタクトの構造が異なる以外は、図7に示す半導体装置と同様に構成されているので、同様の部分については説明を省略する。   Next, a semiconductor device according to a modification of the present embodiment will be described. Since the semiconductor device of this modification is configured in the same manner as the semiconductor device shown in FIG. 7 except that the contact structure is different, the description of the same parts is omitted.

図9は、第2の実施の形態の変形例に係る半導体装置のコンタクトの要部を拡大して示す模式図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。   FIG. 9 is an enlarged schematic view showing the main part of the contact of the semiconductor device according to the modification of the second embodiment. In the figure, portions corresponding to the portions described above are denoted by the same reference numerals, and description thereof is omitted.

本変形例のコンタクト60、61は、その表面、すなわち、シリサイド膜19、22および第1層間絶縁膜15bの内壁に接する表面にタングステン膜65が形成され、その内側に窒化タングステン膜63と、その内側にタングステンが充填されたタングステン部25から構成され、タングステン膜65が設けられた以外は、図7および図8に示す第2の実施の形態のコンタクトと同様に構成される。   The contacts 60 and 61 of this modification have a tungsten film 65 formed on the surface thereof, that is, the surface in contact with the inner walls of the silicide films 19 and 22 and the first interlayer insulating film 15b, and the tungsten nitride film 63 and the inner side thereof. Except for the tungsten portion 25 filled with tungsten inside and the tungsten film 65 provided, the contact portion is configured in the same manner as the contact of the second embodiment shown in FIGS.

タングステン膜65は、例えば原子層が1層〜5層程度からなり、CVD法、特に単原子層を形成できるALD(Atomic Layer Deposition)法を用いて形成する。上述した図6(B)の工程のCVD法のかわりにALD法を用いて、コンタクトホール20a、23aに導電材料を充填する。具体的には、最初に、SiH4ガスを供給してコンタクトホール20a、23aの表面にイニシエーション膜を形成し、次いでWF6ガス(例えば流量50sccm)とNH3ガス(例えば流量100sccm)を交互に10回〜60回繰り返して供給し、タングステン膜65および窒化タングステン膜63を形成し、さらに、その内側に第1の実施の形態と同様にしてタングステン部25を形成する。なお、他の工程は上述した第1の実施の形態と同様であるのでその説明を省略する。 The tungsten film 65 includes, for example, about 1 to 5 atomic layers, and is formed using a CVD method, particularly an ALD (Atomic Layer Deposition) method capable of forming a monoatomic layer. The contact holes 20a and 23a are filled with a conductive material by using the ALD method instead of the CVD method in the step of FIG. 6B described above. Specifically, first, SiH 4 gas is supplied to form an initiation film on the surfaces of the contact holes 20a and 23a, and then WF 6 gas (for example, flow rate 50 sccm) and NH 3 gas (for example, flow rate 100 sccm) are alternately used. By supplying repeatedly 10 to 60 times, a tungsten film 65 and a tungsten nitride film 63 are formed, and further, a tungsten portion 25 is formed inside thereof as in the first embodiment. Since other steps are the same as those in the first embodiment described above, description thereof is omitted.

本変形例によれば、シリサイド膜19、22に接触するコンタクト60、61の表面がタングステン膜65からなるので、密着性が良好でかつシリサイド膜19、22とコンタクト60、61との接触抵抗を低減できる。   According to this modification, since the surfaces of the contacts 60 and 61 that are in contact with the silicide films 19 and 22 are made of the tungsten film 65, the adhesion is good and the contact resistance between the silicide films 19 and 22 and the contacts 60 and 61 is reduced. Can be reduced.

以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。   The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to the specific embodiments, and various modifications and changes can be made within the scope of the present invention described in the claims. It can be changed.

例えば、実施の形態においてコンタクトは不純物拡散領域やゲート電極に形成されたシリサイド膜に接触する場合を例に説明したが、ビアやプラグ等の垂直配線に適用できる。   For example, in the embodiment, the case where the contact is in contact with the impurity diffusion region or the silicide film formed in the gate electrode has been described as an example. However, the contact can be applied to a vertical wiring such as a via or a plug.

また、実施の形態においてn型MOSトランジスタを例に説明したが、本発明はp型MOSトランジスタ、CMOSトランジスタ、さらにMIS(Metal Insulator Semiconductor)トランジスタやその他の半導体装置に適用できる。   In the embodiment, the n-type MOS transistor is described as an example. However, the present invention can be applied to a p-type MOS transistor, a CMOS transistor, a MIS (Metal Insulator Semiconductor) transistor, and other semiconductor devices.

以上の説明に関して更に以下の付記を開示する。
(付記1) 第1の導電体と、
前記第1の導電体を覆う絶縁膜と、
前記絶縁膜上に配設された第2の導電体と、
前記絶縁膜を貫通し、第1の導電体と第2の導電体とを電気的に接続するコンタクトと、を備え、
前記コンタクトは、
前記第1の導電体および絶縁膜に接する表面に形成された窒化タングステン部と、該窒化タングステン部の内側に形成されたタングステン部からなり、
前記窒化タングステン部の表面からタングステン部に亘って、該表面から離れるにしたがって窒素含有量がほぼ連続的に減少してなることを特徴とする半導体装置。
(付記2) 前記コンタクトは、窒化タングステン部の外側にタングステン膜をさらに備えることを特徴とする付記1記載の半導体装置。
(付記3) 前記タングステン膜は1原子層〜5原子層のうちいずれかの原子層数からなることを特徴とする付記2記載の半導体装置。
(付記4) シリコン基板と、
前記シリコン基板中に形成された不純物拡散領域と、ゲート酸化膜およびゲート電極を有するゲート構造体とからなるトランジスタと、
前記不純物拡散領域あるいはゲート電極の表面に形成されたシリサイド膜と、
前記シリコン基板の表面およびトランジスタを覆う絶縁膜と、
前記絶縁膜上に形成された配線と、
前記絶縁膜を貫通し、前記シリサイド膜と配線とを電気的に接続するコンタクトと、を備え、
前記コンタクトは、
前記シリサイド膜および絶縁膜と接する表面に形成された窒化タングステン部と、該窒化タングステン部の内側に形成されたタングステン部からなり、
前記窒化タングステン部の表面からタングステン部に亘って、該表面から離れるにしたがって窒素含有量がほぼ連続的に減少することを特徴とする半導体装置。
(付記5) 第1の導電体と、
前記第1の導電体を覆う絶縁膜と、
前記絶縁膜上に設けられた第2の導電体と、
前記絶縁膜を貫通し、第1の導電体と第2の導電体とを電気的に接続するコンタクトと、を備え、
前記コンタクトは、
前記第1の導電体および絶縁膜に接する表面に形成された窒化タングステン部と、該窒化タングステン部の内側に形成されたタングステン部からなり、
前記窒化タングステン部とタングステン部との界面において、窒化タングステン材料とタングステン材料が混合してなることを特徴とする半導体装置。
(付記6) 前記第1の導電体はシリサイド膜からなり、
前記シリサイド膜は、NiSi、CoSi2、TaSi2、TiSi2、およびPtSiからなる群のうちいずれか1種からなることを特徴とする付記1〜5のうち、いずれか一項記載の半導体装置。
(付記7) 前記第2の導電体は、絶縁膜に接する表面が前記窒化タングステン部からなり、その内側に前記タングステン部が形成されてなることを特徴とする付記1〜3、5、および6のうち、いずれか一項記載の半導体装置。
(付記8) 第1の導電体と、
前記第1の導電体を覆う絶縁膜と、
前記絶縁膜上に設けられた第2の導電体と、
前記絶縁膜を貫通し、第1の導電体と第2の導電体とを電気的に接続するコンタクトと、を備える半導体装置の製造方法であって、
前記絶縁膜を貫通し、第1の導電体を露出するコンタクトホールを形成する工程と、
CVD装置を用いて、第1の導電体およびコンタクトホール内壁の表面を覆う窒化タングステン部を形成する処理と、次いでコンタクトホール内にタングステン材料を充填する処理とを連続して行うコンタクト形成工程と、を備えることを特徴とする半導体装置の製造方法。
(付記9) 前記窒化タングステン部を形成する処理に用いるプロセスガスが、WF6ガスと、NH3ガスと、Arガスと、SiH4ガスまたはB26ガスであり、
前記タングステン材料部を形成する処理に用いるプロセスガスが、WF6ガスと、H2ガスと、SiH4ガスまたはB26ガスであることを特徴とする付記8記載の半導体装置の製造方法。
(付記10) 前記タングステン材料を充填する処理は、窒化タングステン部を形成する処理に用いた窒素源となるプロセスガスの供給を停止して連続的にタングステン材料を充填することを特徴とする付記8または9記載の半導体装置の製造方法。
(付記11) 前記窒化タングステン部を形成する処理は、窒素源となるプロセスガスの流量を成膜開始時に第1の流量に設定し、次いで次第に該流量を減少させ、成膜終了時には該第1の流量よりも小なる第2の流量に設定されてなることを特徴とする付記8〜10のうち、いずれか一項記載の半導体装置の製造方法。
(付記12) 前記第1の流量から第2の流量にステップ状あるいは連続的に流量を減少させることを特徴とする付記11記載の半導体装置の製造方法。
(付記13) 前記第2の流量を略0とすることを特徴とする付記11または12記載の半導体装置の製造方法。
(付記14) コンタクトホールを形成する工程とコンタクト形成工程との間に、
前記第1の導電体の表面を、NF3ガスあるいはH2ガスを用いてプラズマエッチング処理を行い、あるいは、Arガスを用いてスパッタエッチング処理を行うことを特徴とする付記8〜13のうち、いずれか一項記載の半導体装置の製造方法。
In addition to the above description, the following additional notes are disclosed.
(Appendix 1) a first conductor;
An insulating film covering the first conductor;
A second conductor disposed on the insulating film;
A contact penetrating the insulating film and electrically connecting the first conductor and the second conductor;
The contact is
A tungsten nitride portion formed on a surface in contact with the first conductor and the insulating film, and a tungsten portion formed inside the tungsten nitride portion,
A semiconductor device characterized in that the nitrogen content decreases substantially continuously from the surface of the tungsten nitride portion to the tungsten portion as the distance from the surface increases.
(Supplementary note 2) The semiconductor device according to supplementary note 1, wherein the contact further includes a tungsten film outside the tungsten nitride portion.
(Supplementary note 3) The semiconductor device according to supplementary note 2, wherein the tungsten film includes any number of atomic layers of one atomic layer to five atomic layers.
(Appendix 4) A silicon substrate,
A transistor comprising an impurity diffusion region formed in the silicon substrate, and a gate structure having a gate oxide film and a gate electrode;
A silicide film formed on the surface of the impurity diffusion region or gate electrode;
An insulating film covering the surface of the silicon substrate and the transistor;
Wiring formed on the insulating film;
A contact penetrating the insulating film and electrically connecting the silicide film and the wiring,
The contact is
The tungsten nitride portion formed on the surface in contact with the silicide film and the insulating film, and a tungsten portion formed inside the tungsten nitride portion,
A semiconductor device characterized in that the nitrogen content decreases substantially continuously from the surface of the tungsten nitride portion to the tungsten portion as the distance from the surface increases.
(Supplementary Note 5) a first conductor;
An insulating film covering the first conductor;
A second conductor provided on the insulating film;
A contact penetrating the insulating film and electrically connecting the first conductor and the second conductor;
The contact is
A tungsten nitride portion formed on a surface in contact with the first conductor and the insulating film, and a tungsten portion formed inside the tungsten nitride portion,
A semiconductor device comprising a mixture of a tungsten nitride material and a tungsten material at an interface between the tungsten nitride portion and the tungsten portion.
(Appendix 6) The first conductor is made of a silicide film,
6. The semiconductor device according to claim 1, wherein the silicide film is made of one of a group consisting of NiSi, CoSi 2 , TaSi 2 , TiSi 2 , and PtSi.
(Supplementary note 7) The supplementary notes 1-3, 5, and 6, wherein the second conductor has a surface in contact with an insulating film made of the tungsten nitride portion, and the tungsten portion is formed on the inside thereof. The semiconductor device as described in any one of these.
(Appendix 8) a first conductor;
An insulating film covering the first conductor;
A second conductor provided on the insulating film;
A method of manufacturing a semiconductor device comprising: a contact penetrating the insulating film and electrically connecting the first conductor and the second conductor;
Forming a contact hole penetrating the insulating film and exposing the first conductor;
A contact forming step of continuously performing a process of forming a tungsten nitride portion covering the surfaces of the first conductor and the inner wall of the contact hole, and then a process of filling the contact hole with a tungsten material using a CVD apparatus; A method for manufacturing a semiconductor device, comprising:
The process gas used in the process of forming a (Supplementary Note 9) The tungsten nitride portion, WF 6 gas, and NH 3 gas, and Ar gas, a SiH 4 gas or B 2 H 6 gas,
The method of manufacturing a semiconductor device according to appendix 8, wherein a process gas used for the process of forming the tungsten material portion is WF 6 gas, H 2 gas, SiH 4 gas, or B 2 H 6 gas.
(Additional remark 10) The process which fills the said tungsten material stops supply of the process gas used as the nitrogen source used for the process which forms a tungsten nitride part, and is continuously filled with a tungsten material characterized by the above-mentioned. Or a method of manufacturing a semiconductor device according to 9.
(Supplementary Note 11) In the process of forming the tungsten nitride portion, the flow rate of the process gas serving as the nitrogen source is set to the first flow rate at the start of film formation, and then the flow rate is gradually decreased. The method of manufacturing a semiconductor device according to any one of appendices 8 to 10, wherein the second flow rate is set to be smaller than the flow rate of the above.
(Supplementary note 12) The semiconductor device manufacturing method according to supplementary note 11, wherein the flow rate is decreased stepwise or continuously from the first flow rate to the second flow rate.
(Additional remark 13) The manufacturing method of the semiconductor device of Additional remark 11 or 12 characterized by making said 2nd flow volume into substantially zero.
(Supplementary Note 14) Between the step of forming a contact hole and the step of forming a contact,
Of the supplementary notes 8 to 13, wherein the surface of the first conductor is subjected to plasma etching using NF 3 gas or H 2 gas, or sputter etching is performed using Ar gas. A manufacturing method of a semiconductor device given in any 1 paragraph.

本発明の第1の実施の形態に係る半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 第1の実施の形態に係る半導体装置のコンタクトの要部を拡大して示す模式図である。It is a schematic diagram which expands and shows the principal part of the contact of the semiconductor device which concerns on 1st Embodiment. コンタクトの組成分布を示す図である。It is a figure which shows the composition distribution of a contact. (A)〜(C)は、第1の実施の形態に係る半導体装置の製造工程図(その1)である。FIGS. 6A to 6C are manufacturing process diagrams (part 1) of the semiconductor device according to the first embodiment; FIGS. (A)および(B)は、第1の実施の形態に係る半導体装置の製造工程図(その2)である。(A) And (B) is a manufacturing process figure (the 2) of a semiconductor device concerning a 1st embodiment. (A)および(B)は、第1の実施の形態に係る半導体装置の製造工程図(その3)である。(A) And (B) is a manufacturing process figure (the 3) of a semiconductor device concerning a 1st embodiment. 本発明の第2の実施の形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the 2nd Embodiment of this invention. 第2の実施の形態に係る半導体装置のコンタクトの要部を拡大して示す模式図である。It is a schematic diagram which expands and shows the principal part of the contact of the semiconductor device which concerns on 2nd Embodiment. 第2の実施の形態の変形例に係る半導体装置のコンタクトの要部を拡大して示す模式図である。It is a schematic diagram which expands and shows the principal part of the contact of the semiconductor device which concerns on the modification of 2nd Embodiment.

符号の説明Explanation of symbols

10 半導体装置
11 シリコン基板
12 素子分離領域
13 素子領域
14 トランジスタ
15a シリコン窒化膜
15b 第1層間絶縁膜
16 ビア
17 配線
18 不純物拡散領域
19、22 シリサイド膜
20、23、61、62 コンタクト
21 ゲート電極
21a ポリシリコン膜
24 窒化タングステン部
24a〜24c 第1〜第3窒化タングステン部
25 タングステン部
26 p型ウェル領域
28 ゲート酸化膜
29 ゲート積層体
30 p型ポケット領域
31 浅い接合領域
32 側壁絶縁膜
33 深い接合領域
34 Ni膜
35a、35b エッチング・ストッパ膜
36 第2層間絶縁膜
37 第3層間絶縁膜
38、39 レジスト膜
40 導電材料
63 窒化タングステン膜
65 タングステン膜
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Silicon substrate 12 Element isolation region 13 Element region 14 Transistor 15a Silicon nitride film 15b First interlayer insulating film 16 Via 17 Wiring 18 Impurity diffusion region 19, 22 Silicide film 20, 23, 61, 62 Contact 21 Gate electrode 21a Polysilicon film 24 Tungsten nitride part 24a-24c First to third tungsten nitride part 25 Tungsten part 26 P-type well region 28 Gate oxide film 29 Gate stack 30 P-type pocket region 31 Shallow junction region 32 Side wall insulating film 33 Deep junction Region 34 Ni film 35a, 35b Etching / stopper film 36 Second interlayer insulating film 37 Third interlayer insulating film 38, 39 Resist film 40 Conductive material 63 Tungsten nitride film 65 Tungsten film

Claims (3)

第1の導電体と、
前記第1の導電体を覆う絶縁膜と、
前記絶縁膜上に設けられた第2の導電体と、
前記絶縁膜を貫通し、第1の導電体と第2の導電体とを電気的に接続するコンタクトと、を備える半導体装置の製造方法であって、
前記絶縁膜を貫通し、第1の導電体を露出するコンタクトホールを形成する工程と、
CVD装置を用いて、第1の導電体およびコンタクトホール内壁の表面を覆う窒化タングステン部を形成する処理と、前記窒化タングステン部を形成する処理における圧力よりも高い圧力で行なわれるタングステン材料を充填する処理とを連続して行うコンタクト形成工程と、を備え、
前記窒化タングステン膜を形成する処理は、窒素源となるプロセスガスの流量を成膜開始時に第1の流量に設定し、次いで次第に該流量を減少させ、成膜終了時には該第1の流量よりも小なる第2の流量に設定されてなることを特徴とする半導体装置の製造方法。
A first conductor;
An insulating film covering the first conductor;
A second conductor provided on the insulating film;
A method of manufacturing a semiconductor device comprising: a contact penetrating the insulating film and electrically connecting the first conductor and the second conductor;
Forming a contact hole penetrating the insulating film and exposing the first conductor;
Using a CVD apparatus, a tungsten material that fills the first conductor and the surface of the inner wall of the contact hole and fills with a tungsten material that is performed at a pressure higher than the pressure in the process of forming the tungsten nitride portion. A contact forming step for continuously performing the treatment,
In the process of forming the tungsten nitride film, the flow rate of the process gas serving as a nitrogen source is set to the first flow rate at the start of film formation, and then gradually decreased, and at the end of the film formation, the flow rate is higher than the first flow rate. the method of manufacturing a semiconductor device according to claim Rukoto a is set to the second flow rate becomes small.
前記窒化タングステン部を形成する処理に用いるプロセスガスが、WF6ガスと、NH3ガスと、Arガスと、SiH4ガスまたはB26ガスであり、
前記タングステン材料部を形成する処理に用いるプロセスガスが、WF6ガスと、H2ガスと、SiH4ガスまたはB26ガスであることを特徴とする請求項1記載の半導体装置の製造方法。
The process gas used for the process of forming the tungsten nitride part is WF 6 gas, NH 3 gas, Ar gas, SiH 4 gas or B 2 H 6 gas,
The process gas used in the process of forming the tungsten material section, production of WF 6 gas, and H 2 gas, the semiconductor device according to claim 1 Symbol mounting, characterized in that a SiH 4 gas or B 2 H 6 gas Method.
コンタクトホールを形成する工程とコンタクト形成工程との間に、
前記第1の導電体の表面を、NF3ガスあるいはH2ガスを用いてプラズマエッチング処理を行い、あるいは、Arガスを用いてスパッタエッチング処理を行うことを特徴とする請求項1または2記載の半導体装置の製造方法。
Between the contact hole forming step and the contact forming step,
The surface of the first conductor, performing plasma etching treatment using an NF 3 gas or H 2 gas, or, according to claim 1 or 2, wherein the performing sputter etching using Ar gas A method for manufacturing a semiconductor device.
JP2004239649A 2004-08-19 2004-08-19 Manufacturing method of semiconductor device Expired - Fee Related JP4810077B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004239649A JP4810077B2 (en) 2004-08-19 2004-08-19 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004239649A JP4810077B2 (en) 2004-08-19 2004-08-19 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2006059982A JP2006059982A (en) 2006-03-02
JP4810077B2 true JP4810077B2 (en) 2011-11-09

Family

ID=36107208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004239649A Expired - Fee Related JP4810077B2 (en) 2004-08-19 2004-08-19 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4810077B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738178B2 (en) * 2005-06-17 2011-08-03 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device
US8043957B2 (en) * 2006-05-17 2011-10-25 Nec Corporation Semiconductor device, method for manufacturing semiconductor device and apparatus for manufacturing semiconductor
JP5016286B2 (en) * 2006-10-12 2012-09-05 ローム株式会社 Semiconductor device and manufacturing method of semiconductor device
US7816271B2 (en) 2007-07-14 2010-10-19 Samsung Electronics Co., Ltd. Methods for forming contacts for dual stress liner CMOS semiconductor devices
JP5428151B2 (en) * 2007-11-26 2014-02-26 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device
JP5544943B2 (en) * 2010-03-11 2014-07-09 富士通株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2006059982A (en) 2006-03-02

Similar Documents

Publication Publication Date Title
US10211095B2 (en) High performance middle of line interconnects
CN110364529B (en) Semiconductor device including ultra-low K spacers and method of manufacturing the same
US11004855B2 (en) Buried metal track and methods forming same
CN109390337B (en) Integrated circuit device
US7626234B2 (en) Semiconductor device with shallow trench isolation and its manufacture method
EP1349207B1 (en) Semiconductor device with copper wirings
US9972529B2 (en) Method of forming metal interconnection
US9159610B2 (en) Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same
US9548356B2 (en) Shallow trench isolation structures
JP2005101141A (en) Semiconductor integrated circuit device and its manufacturing method
JP2007027680A (en) Semiconductor device and method of fabricating the same
US20100072542A1 (en) Semiconductor device, method for manufacturing the same, and data processing system
JP2008235644A (en) Semiconductor device and manufacturing method therefor
KR20010016923A (en) Method for forming contact structure of semiconductor device
JP2004152995A (en) Method of manufacturing semiconductor device
CN107680932B (en) Interconnect structure and method of making the same
JP4810077B2 (en) Manufacturing method of semiconductor device
US8941182B2 (en) Buried sublevel metallizations for improved transistor density
CN114823494A (en) Interconnect structure and method of forming the same
JP2011044625A (en) Semiconductor device, and method of manufacturing semiconductor device
JP2005353657A (en) Semiconductor device and its manufacturing method
CN114864579A (en) Semiconductor device with a plurality of semiconductor chips
US20110086510A1 (en) Semiconductor device and method of manufacture thereof
US20230013102A1 (en) Semiconductor device structure and methods of forming the same
US20230378325A1 (en) Semiconductor device structure and methods of forming the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090715

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees