JP4809046B2 - Motor drive circuit and cooling device using the same - Google Patents
Motor drive circuit and cooling device using the same Download PDFInfo
- Publication number
- JP4809046B2 JP4809046B2 JP2005352718A JP2005352718A JP4809046B2 JP 4809046 B2 JP4809046 B2 JP 4809046B2 JP 2005352718 A JP2005352718 A JP 2005352718A JP 2005352718 A JP2005352718 A JP 2005352718A JP 4809046 B2 JP4809046 B2 JP 4809046B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- circuit
- side transistor
- low
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001816 cooling Methods 0.000 title claims description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 47
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 238000003786 synthesis reaction Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 230000002194 synthesizing effect Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 15
- 230000001172 regenerating effect Effects 0.000 description 13
- 101150015547 SDL1 gene Proteins 0.000 description 12
- 101000685323 Homo sapiens Succinate dehydrogenase [ubiquinone] flavoprotein subunit, mitochondrial Proteins 0.000 description 9
- 101000874160 Homo sapiens Succinate dehydrogenase [ubiquinone] iron-sulfur subunit, mitochondrial Proteins 0.000 description 9
- 102100023155 Succinate dehydrogenase [ubiquinone] flavoprotein subunit, mitochondrial Human genes 0.000 description 9
- 102100035726 Succinate dehydrogenase [ubiquinone] iron-sulfur subunit, mitochondrial Human genes 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 238000011069 regeneration method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100042554 Arabidopsis thaliana SHL gene Proteins 0.000 description 1
- 101100154954 Human herpesvirus 6A (strain Uganda-1102) U1 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Landscapes
- Control Of Direct Current Motors (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
本発明は、モータ駆動技術に関する。 The present invention relates to a motor driving technique.
近年のパーソナルコンピュータやワークステーションの高速化にともない、CPU(Central Processor Unit)やDSP(Digital Signal Processor)などの演算処理用LSI(Large Scale Integrated circuit)の動作速度は上昇の一途をたどっている。 With recent increases in the speed of personal computers and workstations, the operation speed of arithmetic processing LSIs (Large Scale Integrated Circuits) such as CPUs (Central Processor Units) and DSPs (Digital Signal Processors) continues to increase.
このようなLSIは、その動作速度、すなわちクロック周波数が高くなるにつれて発熱量も大きくなる。LSIからの発熱は、そのLSI自体を熱暴走に導いたり、あるいは周囲の回路に対して影響を及ぼすという問題がある。したがって、LSIの適切な熱冷却はきわめて重要な技術となっている。 In such an LSI, the amount of heat generation increases as the operation speed, that is, the clock frequency increases. There is a problem that heat generated from the LSI leads to the thermal runaway of the LSI itself or affects surrounding circuits. Therefore, appropriate thermal cooling of LSI is an extremely important technology.
LSIを冷却するための技術の一例として、冷却ファンによる空冷式の冷却方法がある。この方法においては、たとえば、LSIの表面に対向して冷却ファンを設置し、冷たい空気を冷却ファンによりLSI表面に吹き付ける。このような冷却ファンによるLSIの冷却に際して、LSI付近の温度をモニタし、その温度に応じてファンの回転を変化させることにより冷却の程度を調整することが行われている(特許文献1、2)。また、特許文献3には、ファンモータが予め定められた最低の回転数以上で回転するように、パルス幅変調された信号のデューティ比を制限する技術が開示されている。 As an example of a technique for cooling an LSI, there is an air cooling method using a cooling fan. In this method, for example, a cooling fan is installed facing the surface of the LSI, and cold air is blown onto the LSI surface by the cooling fan. When the LSI is cooled by such a cooling fan, the temperature in the vicinity of the LSI is monitored, and the degree of cooling is adjusted by changing the rotation of the fan according to the temperature (Patent Documents 1 and 2). ). Patent Document 3 discloses a technique for limiting the duty ratio of a signal subjected to pulse width modulation so that the fan motor rotates at a predetermined minimum number of rotations or more.
回転しているモータを停止すると、コイルに回生電流が流れ、この回生電流が、電源に向かって流れるという問題があった。この際に発生する逆起電圧は、トランジスタ素子などの耐圧を超える場合も想定される。かかる問題は、ファンモータの駆動のみでなく、その他のモータ駆動の際にも発生する。 When the rotating motor is stopped, a regenerative current flows through the coil, and this regenerative current flows toward the power source. The back electromotive voltage generated at this time may be assumed to exceed the breakdown voltage of the transistor element or the like. Such a problem occurs not only when driving the fan motor but also when driving other motors.
特許文献4には、サイリスタを駆動対象のモータと並列に設け、回生制御を行う技術が開示されている。しかしながら、特許文献4に記載される技術は、複数のトランジスタによってブリッジ回路を構成し、複数のトランジスタを交互にオンオフして駆動する際(たとえば特許文献3のHブリッジ回路など)には、利用することができない。 Patent Document 4 discloses a technique in which a thyristor is provided in parallel with a motor to be driven to perform regenerative control. However, the technique described in Patent Document 4 is used when a bridge circuit is configured by a plurality of transistors and is driven when the plurality of transistors are alternately turned on and off (for example, the H bridge circuit of Patent Document 3). I can't.
Hブリッジ回路などを利用したモータ駆動回路では、モータの停止時に生ずる逆起電圧から回路を保護するために、電源電圧端子と接地間に、キャパシタを設けたり、ツェナーダイオードを設け、回生電流の逃げ道を形成し、逆起電圧をクランプする手法がとられていた。しかしながら、キャパシタやツェナーダイオードの追加は、回路面積やコストの上昇につながるという問題があった。 In a motor drive circuit using an H-bridge circuit or the like, a capacitor or a Zener diode is provided between the power supply voltage terminal and the ground in order to protect the circuit from a counter electromotive voltage generated when the motor is stopped. And a method of clamping the counter electromotive voltage. However, the addition of a capacitor or a Zener diode has a problem of increasing the circuit area and cost.
本発明は係る課題に鑑みてなされたものであり、その目的は、ブリッジ構成によりモータを駆動するモータ駆動回路におけるモータの停止時の逆起電圧の発生の抑制にある。 The present invention has been made in view of such problems, and an object thereof is to suppress generation of a counter electromotive voltage when the motor is stopped in a motor driving circuit that drives the motor by a bridge configuration.
本発明のある態様は、電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも2対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動回路に関する。このモータ駆動回路は、モータのトルクの目標値に応じて、出力段のトランジスタのオンオフを制御する駆動信号を生成する駆動信号生成回路と、駆動信号生成回路から出力される駆動信号にもとづき、出力段のハイサイドトランジスタおよびローサイドトランジスタを交互にオンオフするドライバ回路と、を備える。ドライバ回路は、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフする。 According to an aspect of the present invention, a drive signal is supplied to an output stage including at least two transistor pairs including a high-side transistor and a low-side transistor connected in series between a power supply voltage terminal and a ground terminal. The present invention relates to a motor driving circuit for supplying a switching voltage to the coil of the motor. This motor drive circuit outputs a drive signal based on a drive signal generation circuit that generates a drive signal for controlling on / off of an output stage transistor according to a target value of the motor torque, and a drive signal output from the drive signal generation circuit. And a driver circuit for alternately turning on and off the high-side transistor and the low-side transistor of the stage. When the driver circuit is instructed to stop the motor, the driver circuit immediately turns off either the high-side transistor or the low-side transistor of the transistor pair and turns off the other of the high-side transistor or the low-side transistor of the transistor pair by a predetermined delay. Turns off after time.
この態様によると、遅延時間の間、ハイサイドトランジスタで構成されるループ、あるいはローサイドトランジスタで構成されるループに回生電流を流すことができるため、逆起電圧の発生を抑制することができる。 According to this aspect, during the delay time, the regenerative current can flow through the loop composed of the high-side transistor or the loop composed of the low-side transistor, so that the occurrence of the back electromotive voltage can be suppressed.
ドライバ回路は、遅延時間の間、ハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、駆動信号にもとづき制御してもよい。
この場合、遅延時間の間、回生電流は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のボディダイオードあるいは別に設けられたフライホイールダイオードを介して流れる。
The driver circuit may control either the high-side transistor or the low-side transistor based on the drive signal during the delay time.
In this case, during the delay time, the regenerative current flows through a body diode of a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or a separately provided flywheel diode.
ドライバ回路は、遅延時間の間、ハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、強制的にオンしてもよい。
この場合、遅延時間の間、ハイサイドトランジスタあるいはローサイドトランジスタがオンするため、回生電流がトランジスタの抵抗値の低いチャンネルを流れることになり、回路の消費電力を低減することができる。
The driver circuit may forcibly turn on either the high-side transistor or the low-side transistor during the delay time.
In this case, since the high-side transistor or the low-side transistor is turned on during the delay time, the regenerative current flows through a channel having a low resistance value of the transistor, so that power consumption of the circuit can be reduced.
ドライバ回路は、モータの停止を指示する停止信号を受け、遅延時間だけシフトした異なるタイミングで、所定レベルとなる第1タイミング信号および第2タイミング信号を出力するタイミング信号生成回路と、駆動信号生成回路からハイサイドトランジスタに供給されるハイサイド駆動信号の経路上に設けられ、ハイサイド駆動信号を第1タイミング信号と論理合成し、第1タイミング信号が所定レベルの期間、ハイサイドトランジスタを強制的にオフする第1合成回路と、駆動信号生成回路からローサイドトランジスタに供給されるローサイド駆動信号の経路上に設けられ、ローサイド駆動信号を第2タイミング信号と論理合成し、第2タイミング信号が所定レベルの期間、ローサイドトランジスタを強制的にオフする第2合成回路と、を含んでもよい。 The driver circuit receives a stop signal instructing to stop the motor, and outputs a first timing signal and a second timing signal at different timings shifted by a delay time, and a driving signal generating circuit Is provided on the path of the high-side drive signal supplied to the high-side transistor, and the high-side drive signal is logically synthesized with the first timing signal, and the high-side transistor is forcibly set while the first timing signal is at a predetermined level. A first synthesis circuit that is turned off, and a low-side drive signal that is supplied from the drive signal generation circuit to the low-side transistor are provided on a path, and the low-side drive signal is logically synthesized with the second timing signal. A second synthesis circuit for forcibly turning off the low-side transistor for a period; It may also include a.
タイミング信号生成回路は、第1タイミング信号を所定レベルとしてから、遅延時間経過後に第2タイミング信号を所定レベルとし、第2合成回路は、遅延時間の間、ローサイドトランジスタを、ローサイド駆動信号にもとづき駆動してもよい。 The timing signal generation circuit sets the first timing signal to a predetermined level and then sets the second timing signal to a predetermined level after the delay time has elapsed, and the second synthesis circuit drives the low-side transistor based on the low-side drive signal during the delay time. May be.
タイミング信号生成回路は、第2タイミング信号を所定レベルとしてから、遅延時間経過後に第1タイミング信号を所定レベルとし、第1合成回路は、遅延時間の間、ハイサイドトランジスタを、ハイサイド駆動信号にもとづき駆動してもよい。 The timing signal generation circuit sets the second timing signal to a predetermined level and then sets the first timing signal to a predetermined level after the delay time has elapsed, and the first synthesis circuit sets the high side transistor to the high side drive signal during the delay time. You may drive based on it.
タイミング信号生成回路は、第1タイミング信号を所定レベルとしてから、遅延時間経過後に第2タイミング信号を所定レベルとし、第2合成回路は、遅延時間の間、ローサイドトランジスタを、強制的にオンしてもよい。 The timing signal generation circuit sets the first timing signal to a predetermined level and then sets the second timing signal to a predetermined level after the delay time has elapsed, and the second synthesis circuit forcibly turns on the low-side transistor during the delay time. Also good.
タイミング信号生成回路は、第2タイミング信号を所定レベルとしてから、遅延時間経過後に第1タイミング信号を所定レベルとし、第1合成回路は、遅延時間の間、ハイサイドトランジスタを、強制的にオンしてもよい。 The timing signal generation circuit sets the second timing signal to a predetermined level and then sets the first timing signal to a predetermined level after the delay time has elapsed, and the first synthesis circuit forcibly turns on the high-side transistor during the delay time. May be.
モータの状態をモニタし、所定の条件を満たすとき所定レベルとなり、モータの停止を指示する停止信号を生成する停止信号生成回路をさらに備えてもよい。 There may be further provided a stop signal generation circuit that monitors the state of the motor and generates a stop signal that reaches a predetermined level when a predetermined condition is satisfied and instructs the motor to stop.
停止信号生成回路は、モータの温度をモニタし、所定の温度範囲から逸脱したときに、停止信号を所定レベルとしてもよい。停止信号生成回路は、モータの回転状態をモニタし、回転不能のときに、停止信号を所定レベルとしてもよい。停止信号生成回路は、モータのコイルに流れる電流を検出し、検出した電流が所定値を超えたときに、停止信号を所定レベルとしてもよい。 The stop signal generation circuit may monitor the temperature of the motor and set the stop signal to a predetermined level when the motor deviates from a predetermined temperature range. The stop signal generation circuit may monitor the rotation state of the motor and set the stop signal to a predetermined level when rotation is impossible. The stop signal generation circuit may detect a current flowing through the motor coil and set the stop signal to a predetermined level when the detected current exceeds a predetermined value.
モータ駆動回路は、1つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。モータ駆動回路を、1つのLSIとして集積化することにより、回路面積を削減することができる。 The motor drive circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the motor drive circuit as one LSI, the circuit area can be reduced.
本発明の別の態様は、冷却装置である。この冷却装置は、ファンモータと、ファンモータを駆動する上述のモータ駆動回路と、を備える。 Another aspect of the present invention is a cooling device. The cooling device includes a fan motor and the above-described motor drive circuit that drives the fan motor.
本発明のさらに別の態様は、電子機器である。この電子機器は、上述の冷却装置を備える。この態様によると、電子機器の内部の冷却対象を、温度に応じて好適に冷却することができる。 Yet another embodiment of the present invention is an electronic device. This electronic apparatus includes the above-described cooling device. According to this aspect, the object to be cooled inside the electronic device can be suitably cooled according to the temperature.
本発明のさらに別の態様は、電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも2対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動方法である。このモータ駆動方法は、モータのトルクの目標値に応じて、出力段のトランジスタのオンオフを制御する駆動信号を生成するステップと、生成した駆動信号にもとづき、出力段のハイサイドトランジスタおよびローサイドトランジスタを交互にオンオフするステップと、モータの停止を指示する停止信号を生成するステップと、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフするステップと、を備える。 According to still another aspect of the present invention, a drive signal is supplied to an output stage including at least two transistor pairs including a high-side transistor and a low-side transistor connected in series between a power supply voltage terminal and a ground terminal. This is a motor driving method for supplying a switching voltage to the motor coil. This motor driving method includes a step of generating a drive signal for controlling on / off of the output stage transistor according to a target value of the torque of the motor, and a high side transistor and a low side transistor of the output stage based on the generated drive signal. The step of alternately turning on and off, the step of generating a stop signal that instructs to stop the motor, and the instruction to stop the motor, immediately turn off either the high-side transistor or the low-side transistor of the transistor pair, and the transistor Turning off the other of the pair of high-side transistors or low-side transistors after a predetermined delay time has elapsed.
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, etc. are also effective as an aspect of the present invention.
本発明によれば、ブリッジ構成によりモータを駆動するモータ駆動回路において、モータの停止時の逆起電圧の発生を抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, generation | occurrence | production of the back electromotive voltage at the time of a motor stop can be suppressed in the motor drive circuit which drives a motor by bridge | bridging structure.
(第1の実施の形態)
本発明の実施の形態は、デスクトップ型あるいはノート型のパーソナルコンピュータやワークステーションなどの電子計算機、あるいは冷蔵庫などの電子機器を冷却するための冷却装置に使用されるモータ駆動回路に関する。
(First embodiment)
The embodiments of the present invention relate to a motor drive circuit used in a cooling device for cooling an electronic computer such as a desktop computer or a notebook personal computer or a workstation, or an electronic device such as a refrigerator.
図1は、本発明の第1の実施の形態に係る冷却装置200の構成を示す回路図である。冷却装置200は、モータ駆動回路100、Hブリッジ回路110、ファンモータ120を含む。
FIG. 1 is a circuit diagram showing a configuration of a
ファンモータ120は、本実施の形態において単相全波モータであって、図示しない冷却対象物に対向して配置される。このファンモータ120は、モータ駆動回路100およびHブリッジ回路110によって生成されるスイッチング信号Vsw1、Vsw2によりコイル電流、すなわち通電状態が制御されて回転が制御される。
The
Hブリッジ回路110は、第1ハイサイドトランジスタMH1、第2ハイサイドトランジスタMH2、第1ローサイドトランジスタML1、第2ローサイドトランジスタML2、電流検出抵抗Rdetを含む。このHブリッジ回路110は、ファンモータ120を駆動するための出力段である。第1ハイサイドトランジスタMH1、第1ローサイドトランジスタML1は、電源電圧端子112と接地端子GND間に直列に接続され、トランジスタ対(以下、第1トランジスタ対という)を構成する。同様に、第2ハイサイドトランジスタMH2、第2ローサイドトランジスタML2も、トランジスタ対(以下第2トランジスタ対という)を構成する。本実施の形態において、第1ハイサイドトランジスタMH1、第2ハイサイドトランジスタMH2は、PチャンネルMOSFETである。また、第1ローサイドトランジスタML1、第2ローサイドトランジスタML2は、NチャンネルMOSFETである。
The
第1トランジスタ対を構成する第1ハイサイドトランジスタMH1、第2ハイサイドトランジスタMH2は、交互に相補的にオンオフする。第1ハイサイドトランジスタMH1、第1ローサイドトランジスタML1のオンオフは、各トランジスタのゲートに印加される、第1ハイサイド駆動信号SDH1、第1ローサイド駆動信号SDL1によって制御される。 The first high side transistor MH1 and the second high side transistor MH2 constituting the first transistor pair are alternately turned on and off alternately. On / off of the first high-side transistor MH1 and the first low-side transistor ML1 is controlled by a first high-side drive signal SDH1 and a first low-side drive signal SDL1 that are applied to the gates of the transistors.
第1ハイサイドトランジスタMH1、第1ローサイドトランジスタML1の接続点の電圧が、第1スイッチング信号Vsw1として、ファンモータ120のコイルの一端に印加される。第1ハイサイドトランジスタMH1がオンのとき、第1スイッチング信号Vsw1は電源電圧Vddとなり、第1ローサイドトランジスタML1がオンのとき、第1スイッチング信号Vsw1は接地電位(0V)となる。
The voltage at the connection point of the first high-side transistor MH1 and the first low-side transistor ML1 is applied to one end of the coil of the
第2トランジスタ対を構成する第2ハイサイドトランジスタMH2、第2ローサイドトランジスタML2のオンオフは、各トランジスタのゲートに印加される第2ハイサイド駆動信号SDH2、第2ローサイド駆動信号SDL2によって制御される。2つのトランジスタの接続点の電圧は、第2スイッチング信号Vsw2として、ファンモータ120のコイルの他端に印加される。第2スイッチング信号Vsw2は、第1スイッチング信号Vsw1と逆相となるように制御される。
On / off of the second high-side transistor MH2 and the second low-side transistor ML2 constituting the second transistor pair is controlled by a second high-side drive signal SDH2 and a second low-side drive signal SDL2 applied to the gates of the transistors. The voltage at the connection point of the two transistors is applied to the other end of the coil of the
共通に接続された第1ローサイドトランジスタML1および第2ローサイドトランジスタML2のソースと、接地端子GND間には、電流検出抵抗Rdetが設けられる。この電流検出抵抗Rdetは、ファンモータ120のコイルに流れる電流を電圧(検出電圧Vdetという)に変換する。検出電圧Vdetは、モータ駆動回路100に帰還される。
A current detection resistor Rdet is provided between the sources of the first low-side transistor ML1 and the second low-side transistor ML2 connected in common and the ground terminal GND. The current detection resistor Rdet converts the current flowing through the coil of the
なお、Hブリッジ回路110を構成する4つのトランジスタは、モータ駆動回路100に一体集積化されてもよい。また、第1ハイサイドトランジスタMH1、第2ハイサイドトランジスタMH2のソースと、電源電圧Vddを出力する電源(図示せず)には、逆接防止用のダイオードを設けてもよい。
Note that the four transistors constituting the H-
モータ駆動回路100は、出力段であるHブリッジ回路110に対して、駆動信号SDH1、SHL1、SDH2、SDL2を供給する。Hブリッジ回路110の駆動方法としては、リニア駆動と、パルス駆動があるが、本実施の形態はいずれの方式にも対応することができるものである。
The
モータ駆動回路100は、駆動信号生成回路10、ドライバ回路20、停止信号生成回路30を備え、ひとつの半導体基板上に一体集積化された機能ICである。
The
駆動信号生成回路10は、ファンモータ120のトルクの目標値およびロータの相遷移に応じて、Hブリッジ回路110のトランジスタMH1、MH2、ML1、ML2のオンオフを制御する駆動信号SDH1、SDH2、SDL1、SDL2を生成する。駆動信号生成回路10は、たとえば、図示しないホール素子から出力されるホール信号にもとづいて、駆動信号(以下、必要に応じてSDと総称する)を生成してもよい。さらに、トルクの目標値に応じて、デューティ比が設定されるパルス幅変調信号を生成し、このパルス幅変調信号と、ホール信号を合成することにより、駆動信号SDを生成してもよい。
The drive
ドライバ回路20は、駆動信号生成回路10から出力される駆動信号SDにもとづき、Hブリッジ回路110のハイサイドトランジスタMH1、MH2およびローサイドトランジスタML1、ML2を相補的に、交互にオンオフする。
Based on the drive signal SD output from the drive
ドライバ回路20は、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフする。本実施の形態においてドライバ回路20は、第1、第2トランジスタ対それぞれの第1ハイサイドトランジスタMH1、第2ハイサイドトランジスタMH2を直ちにオフするものとする。
When instructed to stop the motor, the
さらに、ドライバ回路20は、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間τd経過後にオフする。本実施の形態においてドライバ回路20は、第1、第2トランジスタ対それぞれの第1ローサイドトランジスタML1、第2ローサイドトランジスタML2を遅延時間τd経過後にオフする。
Further, the
次に、ドライバ回路20の構成例について、図1のブロック図をもとに説明する。本実施の形態において、ドライバ回路20は、タイミング信号生成回路22、第1合成回路24、第2合成回路26、プリドライバ28を含む。
Next, a configuration example of the
タイミング信号生成回路22は、ファンモータ120の停止を指示する停止信号Sstopを受け、遅延時間τdだけシフトした異なるタイミングで、ハイレベルとなる第1タイミング信号ST1、第2タイミング信号ST2を出力する。本実施の形態において、タイミング信号生成回路22は、第1タイミング信号ST1をハイレベルとしてから、遅延時間τd経過後に第2タイミング信号ST2をハイレベルとする。
The timing
第1合成回路24は、駆動信号生成回路10から第1ハイサイドトランジスタMH1および第2ハイサイドトランジスタMH2に供給される、第1ハイサイド駆動信号SDH1、第2ハイサイド駆動信号SDH2の経路上に設けられる。第1合成回路24は、ハイサイド駆動信号SDH1、SDH2を、第1タイミング信号ST1と論理合成し、第1タイミング信号ST1がハイレベルの期間、ハイサイドトランジスタMH1、MH2を強制的にオフする。第1合成回路24は、第1タイミング信号ST1がハイレベルの期間、ハイサイド駆動信号SDH1、SDH2の信号レベルを、ハイサイドトランジスタMH1、MH2がオフする論理値に固定する。第1合成回路24は、ANDゲートやORゲートなどを用いて容易に構成することができる。
The
第2合成回路26は、駆動信号生成回路10から第1ローサイドトランジスタML1および第2ローサイドトランジスタML2に供給される、第1ローサイド駆動信号SDL1および第2ローサイド駆動信号SDL2の経路上に設けられる。第2合成回路26は、ローサイド駆動信号SDL1、SDL2を第2タイミング信号ST2と論理合成し、第2タイミング信号ST2がハイレベルの期間、ローサイドトランジスタML1、ML2を強制的にオフする。第2合成回路26は、第2タイミング信号ST2がハイレベルの期間、ローサイド駆動信号SDL1、SDL2の信号レベルを、ローサイドトランジスタML1、ML2がオフする論理値に固定する。
The
また、本実施の形態において、第2合成回路26は、遅延時間τdの間、ローサイドトランジスタML1、ML2のオンオフを、ローサイド駆動信号SDL1、SDL2にもとづき設定する。
In the present embodiment, the
第1合成回路24および第2合成回路26から出力されるハイサイド駆動信号SDH1’、SDH2’、およびローサイド駆動信号SDL1’、SDL2’は、プリドライバ28へと入力される。プリドライバ28は、Hブリッジ回路110を構成するトランジスタを駆動するのに十分な駆動能力を有する。プリドライバ28は、駆動信号SDH1’、SDH2’、SDL1’、SDL2’にもとづいて、トランジスタMH1、MH2、ML1、MH2のオンオフを切り換える。
The high side drive signals SDH1 'and SDH2' and the low side drive signals SDL1 'and SDL2' output from the
停止信号生成回路30は、ファンモータ12の状態をモニタし、所定の条件を満たすときハイレベルとなってファンモータ120の停止を指示する停止信号Sstopを生成する。本実施の形態において、停止信号生成回路30にはファンモータ120のコイルに流れる電流に対応した検出電圧Vdetが入力されている。停止信号生成回路30は、検出電圧Vdetが所定のしきい値電圧を超えたとき、すなわち、コイル電流が所定値を超えたときに、停止信号Sstopをハイレベルとして、ファンモータ120の停止を指示する。
The stop
停止信号生成回路30は、ファンモータ120のコイル電流の他、ファンモータ120の温度をモニタし、温度が所定の温度範囲を逸脱したときに、停止信号Sstopをハイレベルとしてもよい。また、停止信号生成回路30は、ファンモータ120の回転状態をモニタし、異物などによって回転不能のときに、停止信号Sstopをハイレベルとしてもよい。停止信号生成回路30は、複数の情報をモニタし、複合的に解析して停止信号Sstopを生成してもよい。停止信号生成回路30は、回路の異常を検出する回路と把握してもよい。また、タイミング信号生成回路22に入力される停止信号Sstopは、モータ駆動回路100の外部から与えられてもよい。
The stop
以上のように構成されたモータ駆動回路100の動作について説明する。図2(a)〜(e)は、本実施の形態に係るモータ駆動回路100の、モータ停止時における動作状態を示すタイムチャートである。図2(a)は、停止信号Sstopを、同図(b)は、第1タイミング信号ST1を、同図(c)は、第2タイミング信号ST2を、同図(d)は、第1合成回路24から出力されるハイサイド駆動信号SDH’を、同図(e)は、第2合成回路26から出力されるローサイド駆動信号SDL’を示す。
The operation of the
時刻t0〜t1の期間、モータ駆動回路100は、ファンモータ120を所定の回転数で回転させている。時刻t1に、停止信号生成回路30によって回路の異常が検出されると、停止信号Sstopがハイレベルとなる。停止信号Sstopがハイレベルとなると、タイミング信号生成回路22は、直ちに第1タイミング信号ST1をハイレベルとする。
During the period from time t0 to t1, the
時刻t1に、第1タイミング信号ST1がハイレベルとなると、第1合成回路24は、ハイサイド駆動信号SDHの論理値を固定し、第1ハイサイドトランジスタMH1、第2ハイサイドトランジスタMH2をオフする。
When the first timing signal ST1 becomes high level at time t1, the
時刻t1から遅延時間τd経過後の時刻t2に、タイミング信号生成回路22は、第2タイミング信号ST2をハイレベルとする。第2タイミング信号ST2がハイレベルとなると、第2合成回路26は、ローサイド駆動信号SDLの論理値を固定し、第1ローサイドトランジスタML1、第2ローサイドトランジスタML2をオフする。
At time t2 after the elapse of delay time τd from time t1, the timing
時刻t1〜t2の遅延時間τdの期間、第1ローサイドトランジスタML1、第2ローサイドトランジスタML2は、駆動信号生成回路10により生成される駆動信号SDL1、SDL2によってオンオフが制御されている。上述のように、第1ローサイド駆動信号SDL1、第2ローサイド駆動信号SDL2は、排他的にオンオフが制御されるため、時刻t1〜t2においても、ファンモータ120のロータの位置に応じて、一方がオン、他方がオフの状態となっている。
During the delay time τd from time t1 to time t2, the first low-side transistor ML1 and the second low-side transistor ML2 are controlled to be turned on / off by the drive signals SDL1 and SDL2 generated by the drive
図3(a)〜(c)は、モータ停止時のHブリッジ回路110の状態を示す図である。図3(a)は、停止信号Sstopがハイレベルに遷移した時刻t1の直前における状態を、同図(b)は、時刻t1〜t2の遅延時間τdの期間の状態を、同図(c)は、時刻t2以降の状態を示している。図3(a)〜(c)において、Hブリッジ回路110を構成するトランジスタは、スイッチとして示される。
FIGS. 3A to 3C are diagrams showing the state of the H-
図3(a)に示すように、停止信号Sstopがハイレベルとなる時刻t1の直前において、第1ハイサイドトランジスタMH1、第2ローサイドトランジスタML2がオンの状態であったとする。このとき、ファンモータ120のコイルLには、電源電圧端子112から第1ハイサイドトランジスタMH1、コイルL、第2ローサイドトランジスタML2の経路でコイル電流Icoilが流れている。
As shown in FIG. 3A, it is assumed that the first high-side transistor MH1 and the second low-side transistor ML2 are on immediately before time t1 when the stop signal Sstop becomes high level. At this time, the coil current Icoil flows through the coil L of the
時刻t1に、第1ハイサイドトランジスタMH1、第2ハイサイドトランジスタMH2が強制的にオフすると、コイルLに蓄えられていたエネルギによって、逆起電力が発生し、同図(a)に流れていたコイル電流Icoilを流し続けようとする。その結果、第1ローサイドトランジスタML1のバックゲートとドレイン間に存在するボディダイオードD1を介して、コイル電流Icoilが供給される。 When the first high-side transistor MH1 and the second high-side transistor MH2 were forcibly turned off at time t1, the back electromotive force was generated by the energy stored in the coil L and was flowing in FIG. The coil current Icoil is kept flowing. As a result, the coil current Icoil is supplied through the body diode D1 existing between the back gate and the drain of the first low-side transistor ML1.
図3(b)に示す状態が遅延時間τdの間、保持されると、コイルLに蓄えられたエネルギが消散し、コイル電流Icoilは0となる。逆に言えば、遅延時間τdは、回生によりエネルギが消散するのに要する時間よりも長く設定することが望ましい。この時間は、コイルのインダクタンス等によって定めるべき値であり、ファンモータなどに使用されるモータであれば、たとえば、サブmsから数十msの範囲に設定するのが望ましい。 When the state shown in FIG. 3B is held for the delay time τd, the energy stored in the coil L is dissipated and the coil current Icoil becomes zero. In other words, the delay time τd is desirably set longer than the time required for energy to be dissipated by regeneration. This time is a value to be determined by the inductance of the coil and the like. For a motor used for a fan motor or the like, it is desirable to set the time in a range from sub ms to several tens of ms, for example.
時刻t2に、第2タイミング信号ST2がハイレベルとなると、図3(c)に示すように、すべてのトランジスタ(スイッチ)がオフする。 When the second timing signal ST2 becomes high level at time t2, as shown in FIG. 3C, all transistors (switches) are turned off.
このように、本実施の形態に係るモータ駆動回路100によれば、モータの停止が指示されてから、ローサイドトランジスタをオフするまでに遅延をもたせることにより、2つのローサイドトランジスタを含むループによって回生経路を形成することができ、回生電流を消散することができる。その結果、コイルLに流れる回生電流が、電源電圧端子112を介して、外部に接続される電源に流れ込まないため、逆起電圧によって、電源電圧端子112の電位が瞬時的に跳ね上がるのを防止することができる。
As described above, according to the
また、この態様によれば、電源に電流が流れ込まないために、電源電圧端子112と接地端子間にツェナーダイオードを設けたり、キャパシタを設ける必要がなくなるため、回路を簡素化し、また低コスト化を図ることもできる。
Further, according to this aspect, since current does not flow into the power supply, it is not necessary to provide a Zener diode or a capacitor between the power
次に、第1の実施の形態の変形例について説明する。上述の実施の形態においては、停止信号Sstopがハイレベルとなってから、ハイサイドトランジスタをオフし、その後、遅延時間τdが経過するまでの期間、ローサイドトランジスタをオフしていた。変形例では、停止信号Sstopの遷移を受けて、ローサイドトランジスタを直ちにオフし、その後、遅延時間の経過後に、ハイサイドトランジスタをオフしてもよい。 Next, a modification of the first embodiment will be described. In the above-described embodiment, the high-side transistor is turned off after the stop signal Sstop becomes high level, and then the low-side transistor is turned off for a period until the delay time τd elapses. In a modified example, the low side transistor may be immediately turned off in response to the transition of the stop signal Sstop, and then the high side transistor may be turned off after the delay time has elapsed.
かかる変形例は、たとえば、タイミング信号生成回路22において、第1タイミング信号ST1と第2タイミング信号ST2のレベル遷移のタイミングを入れ替えることによって容易に実現できる。
Such a modification can be easily realized by, for example, switching the level transition timings of the first timing signal ST1 and the second timing signal ST2 in the timing
図4(a)〜(c)は、この変形例におけるモータ停止時のHブリッジ回路110の状態を示す図である。図4(a)、(c)は、図3(a)、(c)と同様である。本変形例では、時刻t1〜t2の遅延時間τdの期間、回生電流が、第1ハイサイドトランジスタMH1および第2ハイサイドトランジスタMH2のボディダイオードで形成されるループに流れる。その結果、電源電圧端子112を介して電源(図示せず)に回生電流が流れ込まず、電源電圧端子112の電位が瞬時的に跳ね上がるのを防止することができる。
4A to 4C are diagrams showing the state of the H-
(第2の実施の形態)
第1の実施の形態では、停止信号Sstopがハイレベルとなってから、遅延時間τdが経過するまでの期間、ローサイドトランジスタ(変形例においては、ハイサイドトランジスタ)のオンオフを、駆動信号生成回路10から出力される駆動信号にもとづいて設定した。これに対して、第2の実施の形態では、停止信号Sstopがハイレベルとなってから、遅延時間τdが経過するまでの期間、2つのローサイドトランジスタを強制的にオンする。
(Second Embodiment)
In the first embodiment, the drive
第2の実施の形態に係るモータ駆動回路100も、基本的には図1と同様に構成すればよい。たとえば、第2合成回路26に第2タイミング信号ST2に加えて、第1タイミング信号ST1を入力し、2つのタイミング信号を論理演算することにより、第1タイミング信号ST1のみがハイレベルの期間を検出する。第2合成回路26は、第1タイミング信号ST1のみがハイレベルの期間、第1ローサイドトランジスタML1、第2ローサイドトランジスタML2がいずれもオンとなるように、第1ローサイド駆動信号SDL1’、第2ローサイド駆動信号SDL2’の論理値を制御する。
The
図5(a)〜(e)は、第2の実施の形態に係るモータ駆動回路100の、モータ停止時における動作状態を示すタイムチャートである。また、図6(a)〜(c)は、本実施の形態に係るモータ停止時のHブリッジ回路110の状態を示す図である。
FIGS. 5A to 5E are time charts showing operation states of the
第2の実施の形態に係るモータ駆動回路100と、第1の実施の形態に係るモータ駆動回路100は、時刻t1〜t2の遅延時間τdの期間のみ、その動作を異にする。図5(e)に示すように、時刻t1〜t2の期間、第2合成回路26から出力される駆動信号SDL’は、第1ローサイドトランジスタML1、第2ローサイドトランジスタML2がいずれもオンとなる論理値に設定される。
The
図6(a)は、停止信号Sstopがハイレベルに遷移した時刻t1の直前における状態を、同図(b)は、時刻t1〜t2の遅延時間τdの期間の状態を、同図(c)は、時刻t2以降の状態を示している。 FIG. 6A shows the state immediately before time t1 when the stop signal Sstop transited to the high level, and FIG. 6B shows the state of the delay time τd from time t1 to t2. Indicates a state after time t2.
図6(b)に示すように、本実施の形態では、遅延時間τdの間、第1ローサイドトランジスタML1、第2ローサイドトランジスタML2がオン状態とされる。その結果、第1の実施の形態では、第1ローサイドトランジスタML1のボディダイオードを介して流れていた回生電流が、第1ローサイドトランジスタML1のチャンネル内を流れることになり、第1ローサイドトランジスタML1および第2ローサイドトランジスタML2のチャンネルによってループが形成され、コイルに蓄えられたエネルギが消散される。 As shown in FIG. 6B, in the present embodiment, the first low-side transistor ML1 and the second low-side transistor ML2 are turned on during the delay time τd. As a result, in the first embodiment, the regenerative current flowing through the body diode of the first low-side transistor ML1 flows in the channel of the first low-side transistor ML1, and the first low-side transistor ML1 and the first low-side transistor ML1 A loop is formed by the channel of the two low-side transistors ML2, and the energy stored in the coil is dissipated.
第1の実施の形態のように、トランジスタのボディダイオードに電流が流れると、順方向電圧Vf分の電圧降下が発生する。一方、本実施の形態においては、回生電流が、第1ローサイドトランジスタML1のチャンネルに流れるため、電圧降下は、ドレインソース間電圧Vdsとなる。ドレインソース間電圧Vdsは、順方向電圧Vfに比べて小さいため、消費電力を抑えることができる。 As in the first embodiment, when a current flows through the body diode of the transistor, a voltage drop corresponding to the forward voltage Vf occurs. On the other hand, in the present embodiment, since the regenerative current flows through the channel of the first low-side transistor ML1, the voltage drop becomes the drain-source voltage Vds. Since the drain-source voltage Vds is smaller than the forward voltage Vf, power consumption can be suppressed.
本実施の形態についても、第1の実施の形態と同様の変形例が考えられる。すなわち、変形例では、停止信号Sstopの遷移を受けて、ローサイドトランジスタを直ちにオフし、その後、遅延時間の間、2つのハイサイドトランジスタをオンし、その後、ハイサイドトランジスタをオフしてもよい。 A modification similar to that of the first embodiment can be considered for this embodiment. That is, in the modification, the low side transistor may be immediately turned off in response to the transition of the stop signal Sstop, and then the two high side transistors may be turned on for the delay time, and then the high side transistor may be turned off.
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.
実施の形態では、モータ駆動回路100がひとつのLSIに一体集積化される場合について説明したが、これには限定されず、一部の構成要素がLSIの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数のLSIにより構成されてもよい。たとえば、Hブリッジ回路36は、ディスクリートのパワートランジスタを用いて構成してもよいし、モータ駆動回路100に内蔵されてもよい。
In the embodiment, the case where the
また、実施の形態において使用されるトランジスタは、バイポーラトランジスタとFETを相互に置換してもよいし、Pチャンネル、Nチャンネルトランジスタを置換して構成してもよい。 In addition, the transistor used in the embodiment may be configured by replacing the bipolar transistor and the FET with each other or by replacing the P-channel and N-channel transistors.
実施の形態においては、単相モータを駆動する場合について説明したが、本発明はこれには限定されない。すなわち、3相モータなどを駆動するモータ駆動回路などにおいても、モータの停止時に、ハイサイド側をオフするタイミングと、ローサイド側のトランジスタをオフするタイミングを、遅延時間だけシフトすることにより、回生電流が電源に向かって流れるのを防止することができる。 In the embodiment, the case of driving a single-phase motor has been described, but the present invention is not limited to this. That is, even in a motor drive circuit that drives a three-phase motor, etc., when the motor is stopped, the regenerative current is shifted by shifting the timing for turning off the high side and the timing for turning off the low side transistor by the delay time. Can be prevented from flowing toward the power source.
実施の形態において、モータ駆動回路100は、ファンモータを駆動する場合について説明したが、本発明に係るモータ駆動回路の駆動対象となるモータは、ファンモータに限定されるものではなく、その他の単相、多相モータに幅広く適用することができる。
In the embodiment, the
実施の形態で説明した回路において、信号のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。 In the circuit described in the embodiment, the setting of the high level and low level logic values of the signal is an example, and can be freely changed by appropriately inverting it with an inverter or the like.
100 モータ駆動回路、 110 Hブリッジ回路、 112 電源電圧端子、 120 ファンモータ、 200 冷却装置、 10 駆動信号生成回路、 20 ドライバ回路、 22 タイミング信号生成回路、 24 第1合成回路、 26 第2合成回路、 28 プリドライバ、 30 停止信号生成回路、 ST1 第1タイミング信号、 ST2 第2タイミング信号、 SDH1 第1ハイサイド駆動信号、 SDH2 第2ハイサイド駆動信号、 SDL1 第1ローサイド駆動信号、 SDL2 第2ローサイド駆動信号、 MH1 第1ハイサイドトランジスタ、 ML1 第1ローサイドトランジスタ、 MH2 第2ハイサイドトランジスタ、 ML2 第2ローサイドトランジスタ、 Vsw1 第1スイッチング信号、 Vsw2 第2スイッチング信号。
DESCRIPTION OF
Claims (11)
前記モータのトルクの目標値に応じて、前記出力段のトランジスタのオンオフを制御する駆動信号を生成する駆動信号生成回路と、
前記駆動信号生成回路から出力される前記駆動信号にもとづき、前記出力段の前記ハイサイドトランジスタおよび前記ローサイドトランジスタを交互にオンオフするドライバ回路と、
を備え、
前記ドライバ回路は、前記モータの停止が指示されると、前記トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、前記トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフし、かつ
前記ドライバ回路は、
前記モータの停止を指示する停止信号を受け、前記遅延時間だけシフトした異なるタイミングで、所定レベルとなる第1タイミング信号および第2タイミング信号を出力するタイミング信号生成回路と、
前記駆動信号生成回路から前記ハイサイドトランジスタに供給されるハイサイド駆動信号の経路上に設けられ、前記ハイサイド駆動信号を前記第1タイミング信号と論理合成し、前記第1タイミング信号が所定レベルの期間、前記ハイサイドトランジスタを強制的にオフする第1合成回路と、
前記駆動信号生成回路から前記ローサイドトランジスタに供給されるローサイド駆動信号の経路上に設けられ、前記ローサイド駆動信号を前記第2タイミング信号と論理合成し、前記第2タイミング信号が所定レベルの期間、前記ローサイドトランジスタを強制的にオフする第2合成回路と、
を含むことを特徴とするモータ駆動回路。 A drive signal is supplied to an output stage including at least two transistor pairs including a high-side transistor and a low-side transistor connected in series between a power supply voltage terminal and a ground terminal, and a switching voltage is applied to a coil of a motor to be driven. A motor drive circuit to supply,
A drive signal generation circuit that generates a drive signal for controlling on / off of the transistor of the output stage according to a target value of the torque of the motor;
A driver circuit that alternately turns on and off the high-side transistor and the low-side transistor of the output stage based on the drive signal output from the drive signal generation circuit;
With
When the driver circuit is instructed to stop the motor, the driver circuit immediately turns off either the high-side transistor or the low-side transistor of the transistor pair and turns off the other of the high-side transistor or the low-side transistor of the transistor pair. And turn off after a predetermined delay time, and the driver circuit
A timing signal generating circuit which receives a stop signal instructing to stop the motor and outputs a first timing signal and a second timing signal which are at predetermined levels at different timings shifted by the delay time;
Provided on a path of a high-side drive signal supplied from the drive signal generation circuit to the high-side transistor, and logically synthesizes the high-side drive signal with the first timing signal, and the first timing signal has a predetermined level. A first synthesis circuit for forcibly turning off the high-side transistor for a period of time;
Provided on a path of a low-side drive signal supplied from the drive signal generation circuit to the low-side transistor, logically synthesizing the low-side drive signal with the second timing signal, and the second timing signal being in a predetermined level, A second synthesis circuit for forcibly turning off the low-side transistor;
A motor drive circuit comprising:
前記第2合成回路は、前記遅延時間の間、前記ローサイドトランジスタのオンオフを、前記ローサイド駆動信号にもとづき設定することを特徴とする請求項1に記載のモータ駆動回路。 The timing signal generation circuit sets the first timing signal to a predetermined level and then sets the second timing signal to a predetermined level after the delay time has elapsed.
2. The motor drive circuit according to claim 1 , wherein the second synthesis circuit sets ON / OFF of the low-side transistor based on the low-side drive signal during the delay time.
前記第1合成回路は、前記遅延時間の間、前記ハイサイドトランジスタのオンオフを、前記ハイサイド駆動信号にもとづき設定することを特徴とする請求項1に記載のモータ駆動回路。 The timing signal generation circuit sets the second timing signal to a predetermined level and then sets the first timing signal to a predetermined level after the delay time has elapsed.
2. The motor drive circuit according to claim 1 , wherein the first synthesis circuit sets ON / OFF of the high-side transistor based on the high-side drive signal during the delay time.
前記第2合成回路は、前記遅延時間の間、前記ローサイドトランジスタを、強制的にオンすることを特徴とする請求項1に記載のモータ駆動回路。 The timing signal generation circuit sets the first timing signal to a predetermined level and then sets the second timing signal to a predetermined level after the delay time has elapsed.
The motor drive circuit according to claim 1 , wherein the second synthesis circuit forcibly turns on the low-side transistor during the delay time.
前記第1合成回路は、前記遅延時間の間、前記ハイサイドトランジスタを、強制的にオンすることを特徴とする請求項1に記載のモータ駆動回路。 The timing signal generation circuit sets the second timing signal to a predetermined level and then sets the first timing signal to a predetermined level after the delay time has elapsed.
The motor drive circuit according to claim 1 , wherein the first synthesis circuit forcibly turns on the high-side transistor during the delay time.
前記ファンモータを駆動する請求項1から10のいずれかに記載のモータ駆動回路と、
を備えることを特徴とする冷却装置。 A fan motor,
The motor drive circuit according to any one of claims 1 to 10 , which drives the fan motor;
A cooling device comprising:
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005352718A JP4809046B2 (en) | 2005-12-06 | 2005-12-06 | Motor drive circuit and cooling device using the same |
PCT/JP2006/324190 WO2007066625A1 (en) | 2005-12-06 | 2006-12-04 | Motor drive circuit, method, and cooling device using the same |
CN2006800215350A CN101199109B (en) | 2005-12-06 | 2006-12-04 | Motor drive circuit, method, and cooling device using the same |
US12/095,989 US7786688B2 (en) | 2005-12-06 | 2006-12-04 | Motor drive circuit |
TW095145425A TWI430561B (en) | 2005-12-06 | 2006-12-06 | A motor drive circuit, a method and a cooling device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005352718A JP4809046B2 (en) | 2005-12-06 | 2005-12-06 | Motor drive circuit and cooling device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007159296A JP2007159296A (en) | 2007-06-21 |
JP4809046B2 true JP4809046B2 (en) | 2011-11-02 |
Family
ID=38242932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005352718A Active JP4809046B2 (en) | 2005-12-06 | 2005-12-06 | Motor drive circuit and cooling device using the same |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4809046B2 (en) |
CN (1) | CN101199109B (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5469315B2 (en) * | 2008-06-25 | 2014-04-16 | パナソニック株式会社 | Toilet device |
JP5470154B2 (en) * | 2010-05-13 | 2014-04-16 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | Linear vibration motor drive control circuit |
JP6315235B2 (en) | 2013-12-06 | 2018-04-25 | セイコーエプソン株式会社 | Recording apparatus and setting method |
JP6461551B2 (en) | 2014-10-17 | 2019-01-30 | ローム株式会社 | Fan motor driving device, driving method, cooling device using the same, and electronic device |
JP6498414B2 (en) | 2014-10-22 | 2019-04-10 | ローム株式会社 | Fan motor drive device and cooling device and electronic equipment using the same |
JP6385892B2 (en) * | 2015-06-09 | 2018-09-05 | 日立オートモティブシステムズ株式会社 | Load drive device |
KR101650434B1 (en) * | 2015-08-28 | 2016-08-24 | 충북대학교 산학협력단 | Motor driver and the driving method thereof |
CN106936358A (en) * | 2015-12-29 | 2017-07-07 | 珠海格力节能环保制冷技术研究中心有限公司 | The control method and device of linear electric motors |
JP6884561B2 (en) * | 2016-11-29 | 2021-06-09 | 株式会社マキタ | Electric work machine |
WO2019206759A1 (en) * | 2018-04-23 | 2019-10-31 | Assa Abloy Entrance Systems Ab | Drive arrangement for door operator |
JP7576481B2 (en) | 2021-02-12 | 2024-10-31 | ミネベアミツミ株式会社 | MOTOR DRIVE CONTROL DEVICE, MOTOR UNIT, AND MOTOR DRIVE CONTROL METHOD |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0723589A (en) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | Control circuit for h-type bridge circuit |
KR100210080B1 (en) * | 1996-11-01 | 1999-07-15 | 윤종용 | Speed control apparatus of a switched reluctance motor |
JP2002199785A (en) * | 2000-12-22 | 2002-07-12 | Canon Inc | Motor controller, overheat detector for motor winding, motor control method, and overheat detecting method for the motor winding |
JP2004208442A (en) * | 2002-12-26 | 2004-07-22 | Calsonic Kansei Corp | Driver-controller for actuator |
JP4028466B2 (en) * | 2003-09-04 | 2007-12-26 | 矢崎総業株式会社 | Power window prevention device |
JP4120538B2 (en) * | 2003-09-04 | 2008-07-16 | 太平洋精工株式会社 | Motor lock control device for vehicle |
-
2005
- 2005-12-06 JP JP2005352718A patent/JP4809046B2/en active Active
-
2006
- 2006-12-04 CN CN2006800215350A patent/CN101199109B/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007159296A (en) | 2007-06-21 |
CN101199109B (en) | 2010-08-18 |
CN101199109A (en) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI430561B (en) | A motor drive circuit, a method and a cooling device using the same | |
JP6498414B2 (en) | Fan motor drive device and cooling device and electronic equipment using the same | |
US8084973B2 (en) | Motor driving circuit | |
TWI511438B (en) | Driving circuit and cooling apparatus | |
JP4445978B2 (en) | Motor drive device, motor control method, and cooling device using the same | |
JP4002893B2 (en) | Single lead frame H-bridge | |
US7915843B2 (en) | Motor drive device, method, and cooling device using the same | |
JP4809046B2 (en) | Motor drive circuit and cooling device using the same | |
US8461793B2 (en) | Motor load control apparatus | |
JP2007060869A (en) | Motor drive device and method, cooling device using the same, and electronic equipment | |
JP3793012B2 (en) | Load drive device | |
US20140346993A1 (en) | Fan motor driving device, driving method, and cooling device and electronic machine using the same | |
JP2009055723A (en) | Motor drive and cooling device using the same | |
JP2004104875A (en) | Dc conversion circuit, and setting method for pause mode thereof | |
JP4565854B2 (en) | Motor drive device | |
JP4689432B2 (en) | Motor drive device, lock protection method, and cooling device using the same | |
JP4748190B2 (en) | Driving transistor control circuit | |
JP5332498B2 (en) | Inductor drive circuit | |
US7633254B2 (en) | Single phase motor driving device | |
JP2010045742A (en) | Switching circuit device | |
JP2023023549A (en) | Driver circuit of three-phase dc motor and electronic apparatus using the same | |
JP2001308691A (en) | Load drive circuit | |
JP5087376B2 (en) | Motor drive circuit, fan motor, electronic device, and notebook personal computer | |
JP2013099206A (en) | Single phase brushless motor controller | |
JP2006271158A (en) | Actuator driving system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4809046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |