JP4803726B2 - Electronic circuit and manufacturing method thereof - Google Patents
Electronic circuit and manufacturing method thereof Download PDFInfo
- Publication number
- JP4803726B2 JP4803726B2 JP2006024446A JP2006024446A JP4803726B2 JP 4803726 B2 JP4803726 B2 JP 4803726B2 JP 2006024446 A JP2006024446 A JP 2006024446A JP 2006024446 A JP2006024446 A JP 2006024446A JP 4803726 B2 JP4803726 B2 JP 4803726B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film layer
- transparent substrate
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Gas-Filled Discharge Tubes (AREA)
Description
本発明は電子回路及びその製造方法に関する。 The present invention relates to an electronic circuit and a method for manufacturing the same.
従来からコンピュータ、通信、情報家電、各種表示デバイス等として、金属や絶縁物等からなる薄膜を有する基板、又はこの薄膜を更にパターニングして形成した回路パターンを有する基板が使用されている(この薄膜を有する基板及び回路パターンを有する基板を含めて、以下、回路パターン等を有する基板ともいう。)。 Conventionally, a substrate having a thin film made of metal, an insulator or the like, or a substrate having a circuit pattern formed by further patterning this thin film has been used as a computer, communication, information appliance, various display devices, etc. (this thin film) Hereinafter, it is also referred to as a substrate having a circuit pattern or the like including a substrate having a circuit pattern and a substrate having a circuit pattern.)
このように回路パターン等を有する基板は、通常、基板上に複数の物質からなる複数の層又はそれをパターニングした層を有する。このような回路パターン等を有する基板の製造するにあたってアニーリング処理など、何らかの加熱処理を施す場合があり、その際にこれらの層の間で化学的な反応が起こり、一部の層が劣化(主に比抵抗の上昇や腐食)し、電極パターンの抵抗値が上昇する場合があった。 Thus, a substrate having a circuit pattern or the like usually has a plurality of layers made of a plurality of substances or a layer obtained by patterning the same on the substrate. In manufacturing a substrate having such a circuit pattern, some heat treatment such as annealing may be performed. At that time, a chemical reaction occurs between these layers, and some layers are deteriorated (mainly In some cases, the resistivity of the electrode pattern increases due to increase in specific resistance or corrosion.
この点について、以下に前記回路パターン等を有する基板の代表例であるプラズマディスプレイパネル(以下、PDPともいう。)の前面基板を挙げ、具体的に説明する。
図5に代表的なPDPの断面図を示す。PDPはここに示すように、透明な前面基板61及び背面基板62を対向して有する。そして、この前面基板61はその表面にパターニングして形成した透明電導膜からなる表示電極65、バス電極66及び誘電体層68を有する。
ここで、誘電体層68は、表示電極65と背面基板62上のアドレス電極67との間の絶縁を確保しプラズマを安定に発生させるために、また、電極がプラズマに侵食されるのを防ぐために、PDPにおいては事実上不可欠な要素である(特許文献1、非特許文献1、非特許文献2参照)。
This point will be specifically described below with reference to a front substrate of a plasma display panel (hereinafter also referred to as PDP) which is a representative example of a substrate having the circuit pattern and the like.
FIG. 5 shows a cross-sectional view of a typical PDP. As shown here, the PDP has a transparent
Here, the
そして、このようなPDP前面基板を製造する場合、前面基板61の上面に表示電極65及びバス電極66をパターニングして形成した後、その上面に誘電体の原料を付着させ加熱して、溶融又は焼結することで誘電体層68を形成するが、この加熱により、又は高温となった誘電体原料により、表示電極65やバス電極66が侵食されるなどして、その抵抗値が上昇する場合があった。
上記のように回路パターン等を有する基板の製造するにあたってアニーリング処理など、何らかの加熱処理を施すと、基板上に形成された電極パターンの抵抗値が上昇する場合があった。
例えば、PDP前面基板の場合であれば、誘電体層を形成する場合やアニーリング処理を施す場合の加熱の影響で、表示電極やバス電極の抵抗値が上昇する場合があった。
すなわち、本発明の目的は、このような抵抗値の上昇が生じ難い回路パターン等を有する基板を提供することにある。
When manufacturing a substrate having a circuit pattern or the like as described above, if a heat treatment such as an annealing process is performed, the resistance value of the electrode pattern formed on the substrate may increase.
For example, in the case of a PDP front substrate, the resistance value of the display electrode and the bus electrode may increase due to the influence of heating when a dielectric layer is formed or when an annealing process is performed.
That is, an object of the present invention is to provide a substrate having a circuit pattern or the like in which such a resistance value hardly increases.
また、上記のように、従来から使用されている回路パターン等を有する基板は、その基板上の複数の層等における一部の層が、その他の層の影響で劣化してしまう場合があった。
例えば、PDP前面基板の場合であれば、誘電体層の影響で、これに接触して存在する表示電極やバス電極が劣化してしまう場合があった。
すなわち、本発明の別の目的は、上記のような劣化が生じ難い回路パターン等を有する基板を提供することにある。
In addition, as described above, a substrate having a circuit pattern or the like that has been used in the past may have some layers in a plurality of layers on the substrate deteriorate due to the influence of other layers. .
For example, in the case of a PDP front substrate, the display electrodes and bus electrodes existing in contact therewith may be deteriorated due to the influence of the dielectric layer.
That is, another object of the present invention is to provide a substrate having a circuit pattern or the like that hardly causes deterioration as described above.
また、このような回路パターン等を有する基板を用いてなる電子回路を提供することにある。
また、このような回路パターン等を有する基板を用いてなるプラズマディスプレイ前面基板及びそれを用いてなるPDPを提供することにある。
更に、これらの製造方法を提供することにある。
It is another object of the present invention to provide an electronic circuit using a substrate having such a circuit pattern.
It is another object of the present invention to provide a plasma display front substrate using a substrate having such a circuit pattern and the like and a PDP using the same.
Furthermore, it is providing the manufacturing method of these.
すなわち、本発明は次の(1)〜(13)である。
(1)透明基板の上面に透明電導膜層を有し、その上面にSi化合物薄膜層を有する電子回路用の薄膜付き透明基板。
(2)前記Si化合物薄膜層の上面に、更に誘電体層を有する上記(1)に記載の薄膜付き透明基板。
(3)前記透明基板と前記透明電導膜層との間、又は前記透明電導膜層と前記Si化合物薄膜層との間に、更にパターニングされた電極層を有する上記(1)又は(2)に記載の薄膜付き透明基板。
(4)前記Si化合物薄膜層が、SiO2を主成分とする薄膜層である上記(1)〜(3)のいずれかに記載の薄膜付き透明基板。
(5)前記透明電導膜層が、SnO2薄膜層、ITO薄膜層又はZnO薄膜層である上記(1)〜(4)のいずれかに記載の薄膜付き透明基板。
That is, the present invention includes the following (1) to (13).
(1) A transparent substrate with a thin film for an electronic circuit having a transparent conductive film layer on the upper surface of the transparent substrate and an Si compound thin film layer on the upper surface.
(2) The transparent substrate with a thin film according to (1), further comprising a dielectric layer on the upper surface of the Si compound thin film layer.
(3) In the above (1) or (2), a patterned electrode layer is further provided between the transparent substrate and the transparent conductive film layer or between the transparent conductive film layer and the Si compound thin film layer. The transparent substrate with a thin film as described.
(4) The transparent substrate with a thin film according to any one of (1) to (3), wherein the Si compound thin film layer is a thin film layer containing SiO 2 as a main component.
(5) The transparent substrate with a thin film according to any one of (1) to (4), wherein the transparent conductive film layer is a SnO 2 thin film layer, an ITO thin film layer, or a ZnO thin film layer.
(6)上記(1)〜(5)のいずれかに記載の薄膜付き透明基板において、少なくとも前記透明電導膜層がレーザーパターニング法又はリフトオフ法によりパターニング処理を施されている、電子回路用のパターン付き透明基板。
(7)前記パターニング処理の前に及び/又は後で、400℃以上の加熱処理を施してなる上記(6)に記載のパターン付き透明基板。
(8)前記透明電導膜層がSnO2薄膜層であって、前記パターニング処理前に及び/又は後で、250℃以上の加熱処理を施してなる上記(6)又は(7)に記載のパターン付き透明基板。
(6) A pattern for an electronic circuit, wherein at least the transparent conductive film layer is subjected to a patterning process by a laser patterning method or a lift-off method in the transparent substrate with a thin film according to any one of (1) to (5) above. With transparent substrate.
(7) The patterned transparent substrate according to (6) above, which is subjected to heat treatment at 400 ° C. or higher before and / or after the patterning treatment.
(8) The pattern according to (6) or (7), wherein the transparent conductive film layer is a SnO 2 thin film layer, and is subjected to a heat treatment at 250 ° C. or higher before and / or after the patterning treatment. With transparent substrate.
(9)上記(1)〜(5)のいずれかに記載の薄膜付き透明基板、又は、上記(6)〜(8)のいずれかに記載のパターン付き透明基板を用いてなる電子回路。
(10)上記(1)〜(5)のいずれかに記載の薄膜付き透明基板、又は、上記(6)〜(8)のいずれかに記載のパターン付き透明基板を用いてなるプラズマディスプレイ前面基板。
(11)上記(10)に記載のプラズマディスプレイ前面基板を用いてなるプラズマディスプレイパネル。
(9) An electronic circuit using the transparent substrate with a thin film according to any one of (1) to (5) or the transparent substrate with a pattern according to any one of (6) to (8).
(10) A plasma display front substrate using the transparent substrate with a thin film according to any one of (1) to (5) or the transparent substrate with a pattern according to any one of (6) to (8) .
(11) A plasma display panel using the plasma display front substrate according to (10).
(12)レーザーパターニング法又はリフトオフ法によるパターニング処理を施す工程を具備する、上記(6)〜(8)のいずれかに記載の電子回路用のパターン付き透明基板の製造方法。
(13)上記(12)に記載の製造方法により製造されるプラズマディスプレイ前面基板。
(12) The method for producing a patterned transparent substrate for an electronic circuit according to any one of (6) to (8), comprising a step of performing a patterning process by a laser patterning method or a lift-off method.
(13) A plasma display front substrate manufactured by the manufacturing method according to (12) above.
また、本発明によれば、加熱処理(PDP前面基板の場合であれば、誘電体層を形成するための処理やアニーリング処理)を施した場合に、基板上の透明電導膜層又はこれをパターニングしてなる電極(PDP前面基板の場合であれば透明電導膜層からなる表示電極又はバス電極)の抵抗値が上昇し難い薄膜付き透明基板及びパターン付き透明基板を提供することができる。このように抵抗上昇を抑制することで、これを用いてなる電子回路はより高性能化される。更に、抵抗が上昇しない分、薄膜化が可能になるので、低コスト化にも寄与する。 Further, according to the present invention, when a heat treatment (a treatment for forming a dielectric layer or an annealing treatment in the case of a PDP front substrate) is performed, the transparent conductive film layer on the substrate or the patterning is performed. Thus, it is possible to provide a transparent substrate with a thin film and a transparent substrate with a pattern, in which the resistance value of the electrode (display electrode or bus electrode made of a transparent conductive film layer in the case of a PDP front substrate) does not easily increase. By suppressing the resistance increase in this way, an electronic circuit using the resistance is improved in performance. In addition, since the resistance does not increase, a thin film can be formed, which contributes to cost reduction.
また、本発明によれば、回路パターン等を有する基板(本発明においては、薄膜付き透明基板及びパターン付き透明基板)であって、その基板上の複数の層等における一部の層(PDP前面基板の場合であれば表示電極やバス電極)が、その他の層(PDP前面基板の場合であれば誘電体層)の形成時の影響で劣化することを抑制した薄膜付き透明基板及びパターン付き透明基板を提供することができる。
更に、本発明においてはレーザーパターニング法又はリフトオフ法によるパターニングを適用することが好ましいが、この場合、従来の例えばフォトリソグラフィ・エッチングプロセス等と比較して、より工程が少なく環境への影響も少ないので好ましい。
Further, according to the present invention, a substrate having a circuit pattern or the like (in the present invention, a transparent substrate with a thin film and a transparent substrate with a pattern), which is a part of a plurality of layers on the substrate (PDP front surface) A transparent substrate with a thin film and a transparent with a pattern, in which the display electrode and bus electrode in the case of a substrate are prevented from deteriorating due to the effect of forming other layers (dielectric layer in the case of a PDP front substrate) A substrate can be provided.
Furthermore, in the present invention, it is preferable to apply laser patterning or lift-off patterning, but in this case, there are fewer steps and less environmental impact compared to conventional photolithography / etching processes, for example. preferable.
本発明は、透明基板の上面に透明電導膜層を有し、その上面にSi化合物薄膜層を有する電子回路用の薄膜付き透明基板である。
このような薄膜付き透明基板を、以下では「本発明の薄膜付き透明基板」ともいう。
This invention is a transparent substrate with a thin film for electronic circuits which has a transparent conductive film layer on the upper surface of a transparent substrate, and has a Si compound thin film layer on the upper surface.
Hereinafter, such a transparent substrate with a thin film is also referred to as a “transparent substrate with a thin film of the present invention”.
また、本発明は、本発明の薄膜付き透明基板において、少なくとも透明電導膜層がレーザーパターニング法又はリフトオフ法によりパターニング処理を施されている、電子回路用のパターン付き透明基板である。
このようなパターン付き透明基板を、以下では「本発明のパターン付き透明基板」ともいう。
Moreover, this invention is a transparent substrate with a pattern for electronic circuits in which the transparent conductive film layer is patterned by the laser patterning method or the lift-off method in the transparent substrate with a thin film of this invention.
Hereinafter, such a patterned transparent substrate is also referred to as a “patterned transparent substrate of the present invention”.
本発明の薄膜付き透明基板について説明する。
本発明の薄膜付き透明基板は、透明基板の表面に透明電導膜層を有し、更にその上面にSi化合物薄膜層を有する。このような本発明の薄膜付き透明基板は、電子回路(例えばPDP)又はその材料や部品(例えばプラズマディスプレイ前面基板)として用いることができる。
The transparent substrate with a thin film of the present invention will be described.
The transparent substrate with a thin film of the present invention has a transparent conductive film layer on the surface of the transparent substrate, and further has a Si compound thin film layer on the upper surface thereof. Such a transparent substrate with a thin film of the present invention can be used as an electronic circuit (for example, PDP) or a material or component thereof (for example, a plasma display front substrate).
本発明の薄膜付き透明基板はSi化合物薄膜層を有するので、加熱処理(PDP前面基板の場合であれば、誘電体層を形成するための処理やアニーリング処理が該当する)を施した場合に、透明電導膜層の抵抗値が上昇することを抑制できる。また、本発明の薄膜付き透明基板が誘電体層を有する場合であっても、このSi化合物薄膜層と透明基板との間に存在する透明電導膜層(PDP前面基板の場合であれば表示電極に相当)及び後述する電極層(PDP前面基板の場合であればバス電極に相当)が、誘電体層の形成時の影響により劣化することを抑制できる。つまり、このSi化合物薄膜層は、加熱処理時に前記透明電導膜層の比抵抗が増加したり、例えば、誘電体層とされる低融点ガラスフリットの焼成時にガラスフリットとの反応により透明電導膜層及び電極層の比抵抗が増加したりすることを防ぐバリヤー膜として機能する。
このSi化合物薄膜層を有しない場合、透明電導膜層は、通常、加熱により結晶性が上昇するので移動度は改善するものの、キャリアを生成している酸素欠損の密度が酸化によって著しく減少し抵抗値が上昇する。
したがって、本発明の薄膜付き透明基板を用いて製造した電子回路等はより高性能化される。更に、抵抗が上昇しない分、透明電導膜層又は電極層の薄膜化が可能になるので、低コスト化にも寄与する。
Since the transparent substrate with a thin film of the present invention has a Si compound thin film layer, when a heat treatment (in the case of a PDP front substrate, a treatment for forming a dielectric layer or an annealing treatment is applicable), An increase in the resistance value of the transparent conductive film layer can be suppressed. Even if the transparent substrate with a thin film of the present invention has a dielectric layer, a transparent conductive film layer (display electrode in the case of a PDP front substrate) existing between the Si compound thin film layer and the transparent substrate. And an electrode layer described later (corresponding to a bus electrode in the case of a PDP front substrate) can be prevented from deteriorating due to the influence of the formation of the dielectric layer. That is, this Si compound thin film layer increases the specific resistance of the transparent conductive film layer during the heat treatment, or, for example, reacts with the glass frit during firing of the low melting point glass frit used as the dielectric layer. And it functions as a barrier film that prevents the specific resistance of the electrode layer from increasing.
Without this Si compound thin film layer, the transparency of the transparent conductive film layer is usually improved by crystallinity due to heating, but the density of oxygen vacancies generating carriers is significantly reduced by oxidation, and resistance is increased. The value rises.
Therefore, the performance of electronic circuits and the like manufactured using the transparent substrate with a thin film of the present invention is improved. Furthermore, since the resistance does not increase, the transparent conductive film layer or the electrode layer can be thinned, which contributes to cost reduction.
<Si化合物薄膜層>
本発明の薄膜付き透明基板が有するSi化合物薄膜層は、主成分がSi化合物である薄膜層である。
ここで、「Si化合物」とはSi元素を含む化合物を意味し、例えばSi元素を含む酸化物、窒化物が挙げられる。
これらの中でもSiO2及び/又はSiNが好ましく、SiO2が更に好ましい。透明で、しかもバリアー膜として適した非常に緻密な薄膜層が容易に形成できるためである。
<Si compound thin film layer>
The Si compound thin film layer of the transparent substrate with a thin film of the present invention is a thin film layer whose main component is a Si compound.
Here, “Si compound” means a compound containing Si element, and examples thereof include oxides and nitrides containing Si element.
Among these, SiO 2 and / or SiN are preferable, and SiO 2 is more preferable. This is because an extremely dense thin film layer that is transparent and suitable as a barrier film can be easily formed.
前記Si化合物薄膜層は、このようなSi化合物を主成分とする。
ここで「主成分とする」とは薄膜層を形成する物質の全質量に対して70質量%以上であることを意味する。残部の物質種は特に限定されないが、例えば、Al、B、Sn、Zrなどが挙げられる。
このように前記Si化合物薄膜層は、前記Si化合物を70質量%以上含有するが、80質量%以上であることが好ましく、90質量%以上であることが更に好ましく、95質量%以上であることが最も好ましい。Si化合物成分が多いとバリアー膜としての化学的及び熱的耐久性がより向上するためである。
The Si compound thin film layer contains such a Si compound as a main component.
Here, “main component” means 70% by mass or more based on the total mass of the substance forming the thin film layer. The remaining species are not particularly limited, and examples include Al, B, Sn, Zr, and the like.
Thus, although the said Si compound thin film layer contains the said
前記Si化合物薄膜層は、このようなSi化合物を主成分とする薄膜層である。
ここで、この薄膜層の厚さは特に限定されないものの、酸化バリアー性を得る点で、50〜200nmであることが好ましい。更に、前述した誘電体による劣化及び加熱時の抵抗上昇をより効果的に抑制できる点で、100〜200nmが特に好ましい。
The Si compound thin film layer is a thin film layer containing such a Si compound as a main component.
Here, although the thickness of the thin film layer is not particularly limited, it is preferably 50 to 200 nm from the viewpoint of obtaining an oxidation barrier property. Furthermore, 100 to 200 nm is particularly preferable in that the deterioration due to the dielectric and the increase in resistance during heating can be more effectively suppressed.
<透明電導膜層>
本発明の薄膜付き透明基板は、透明基板の表面に透明電導膜層を有する。
ここで、透明電導膜層の材質は特に限定されず、例えば、プラズマディスプレイ前面基板の透明電極として用いるものを用いることができる。例えば、酸化インジウム、酸化錫、酸化亜鉛、酸化錫をドープした酸化インジウム(ITO)、酸化アルミニウムをドープした酸化亜鉛(AZO)が主成分であるものが挙げられる(「主成分」の定義は前記Si化合物薄膜層と同様。また、この含有率は、例えば、蛍光X線分析法や、透明電導膜層を溶液に溶かしてのプラズマ発光分析法などを用いて決定することができる。)。
<Transparent conductive film layer>
The transparent substrate with a thin film of the present invention has a transparent conductive film layer on the surface of the transparent substrate.
Here, the material of the transparent conductive film layer is not particularly limited, and for example, a material used as a transparent electrode of the plasma display front substrate can be used. For example, indium oxide, tin oxide, zinc oxide, indium oxide doped with tin oxide (ITO), and zinc oxide doped with aluminum oxide (AZO) are the main components (the definition of “main component” is the above Similar to the Si compound thin film layer, the content can be determined using, for example, a fluorescent X-ray analysis method or a plasma emission analysis method in which the transparent conductive film layer is dissolved in a solution.
これらの中でもSnO2が主成分であるものが好ましく(つまり、前記透明電導膜層がSnO2薄膜層であることが好ましく)、アンチモン、タンタル及びニオブからなる群から選ばれる少なくとも1つを酸化物換算で0.1〜10質量%、好ましくは2〜5質量%ドープしたSnO2が更に好ましい。
また、酸化錫をドープしたITOが好ましく(つまり、前記透明電導膜層がITO薄膜層であることが好ましく)、更にSnO2のドープ量が3〜15質量%であるITOが特に好ましい。
また、酸化亜鉛が主成分であるものが好ましく(つまり、前記透明電導膜層がZnO薄膜層であることが好ましく)酸化アルミニウム、ガリウム及びインジウムからなる群から選ばれる少なくとも1つを0.1〜15質量%ドープしたZnOが更に好ましい。
Among these, those containing SnO 2 as a main component are preferable (that is, the transparent conductive film layer is preferably a SnO 2 thin film layer), and at least one selected from the group consisting of antimony, tantalum and niobium is an oxide. SnO 2 doped with 0.1 to 10% by mass, preferably 2 to 5% by mass, is more preferable.
Further, ITO doped with tin oxide is preferable (that is, the transparent conductive film layer is preferably an ITO thin film layer), and ITO with a SnO 2 doping amount of 3 to 15% by mass is particularly preferable.
In addition, it is preferable that zinc oxide is the main component (that is, the transparent conductive film layer is preferably a ZnO thin film layer) and at least one selected from the group consisting of aluminum oxide, gallium and indium is 0.1 to More preferred is ZnO doped at 15% by weight.
これらの中でもSnO2薄膜層が最も好ましい。後述するように誘電体に対する耐性がより高いからである。 Of these, the SnO 2 thin film layer is most preferable. This is because the resistance to the dielectric is higher as will be described later.
従来から、例えばプラズマディスプレイ前面基板の透明電導膜層にはITOが好ましく用いられており、従来においてSnO2を適用した例は非常に少ない。これはITOでは容易に適用できるフォトリソグラフィ・エッチングプロセスを、SnO2を用いた場合に適用することが困難であるからである。また、製造過程において加熱工程を経ると抵抗値が上昇してしまうからである。これに対して、近年、インジウム資源枯渇の不安等から、インジウムの価格が高騰しており、これに代わる材料としてSnO2からなる透明電導膜層の実用化が強く望まれている。
本発明においては前記透明電導膜層としてSnO2を好ましく用いることができ、このような要望に答えるものである。
Conventionally, for example, ITO is preferably used for the transparent conductive film layer of the plasma display front substrate, and there are very few examples of applying SnO 2 in the past. This is because it is difficult to apply a photolithography etching process that can be easily applied to ITO when SnO 2 is used. In addition, the resistance value increases when the heating process is performed in the manufacturing process. On the other hand, in recent years, the price of indium has risen due to concerns about depletion of indium resources, and the practical application of a transparent conductive film layer made of SnO 2 is strongly desired as an alternative material.
In the present invention, SnO 2 can be preferably used as the transparent conductive film layer, which meets such a demand.
なお、前記透明電導膜層は、本発明の効果を奏する範囲においてその他の成分を含有してもよい。例えば、Nbなどの5価の酸化物を形成する元素を、M2O5換算(Mは5価の酸化物を形成する元素)で膜中に5質量%以下程度含有してもよい。 In addition, the said transparent conductive film layer may contain another component in the range with the effect of this invention. For example, an element that forms a pentavalent oxide such as Nb may be contained in the film in an amount of about 5% by mass or less in terms of M 2 O 5 (M is an element that forms a pentavalent oxide).
また、この透明電導膜層の厚さは特に限定されない。PDP前面基板に用いる場合であれば、200〜500nmであることが好ましい。抵抗値がより低くなるからである。 Further, the thickness of the transparent conductive film layer is not particularly limited. If it is used for a PDP front substrate, it is preferably 200 to 500 nm. This is because the resistance value becomes lower.
また、この透明電導膜層は1種類材料からなる1層であってもよく、異なる種類の材料からなる層を2層以上有する層であってもよい。 The transparent conductive film layer may be a single layer made of one kind of material or a layer having two or more layers made of different kinds of materials.
本発明の薄膜付き透明基板は、このような透明電導膜層を透明基板上に有するが、本発明の薄膜付き透明基板を加熱処理する場合には、加熱処理前の透明電導膜層は、透明電導膜層を形成する条件を調整して、キャリア濃度が最大となる酸化状態付近の性状とすることが好ましい。
この酸化状態は、例えば気相蒸着法であれば、前記透明電導膜層の形成時の条件である導入酸素量、成膜速度、基板温度及び成膜原料中の酸素含有量で制御することができる。
また、キャリア濃度は、ホール効果測定値及び比抵抗測定値より求めることができる。
加熱処理後に得られる透明電導膜層の比抵抗は、加熱処理条件にも依存するため、加熱処理前の透明電導膜層の性状は、キャリア濃度が最大となる酸化条件付近で適宜最適化することが好ましい。
The transparent substrate with a thin film of the present invention has such a transparent conductive film layer on the transparent substrate, but when the transparent substrate with a thin film of the present invention is heat-treated, the transparent conductive film layer before the heat treatment is transparent. It is preferable to adjust the conditions for forming the conductive film layer to obtain properties in the vicinity of the oxidized state where the carrier concentration is maximized.
For example, in the case of a vapor deposition method, this oxidation state can be controlled by the introduced oxygen amount, the film formation speed, the substrate temperature, and the oxygen content in the film forming raw material, which are conditions at the time of forming the transparent conductive film layer. it can.
The carrier concentration can be obtained from the measured Hall effect value and the measured specific resistance value.
The specific resistance of the transparent conductive film layer obtained after the heat treatment also depends on the heat treatment conditions, so the properties of the transparent conductive film layer before the heat treatment should be optimized as appropriate near the oxidation conditions where the carrier concentration is maximum. Is preferred.
本発明の薄膜付き透明基板が上記のような効果を奏する理由を、本発明者は次のように考えている。
電気抵抗は伝導電子濃度(キャリア濃度)と移動度(結晶性、散乱因子に依存)との積で決まる。前記透明電導膜層では、キャリア濃度は酸素欠陥数と母体のカチオンサイトに置換する添加物元素が形成するドナー数によって決まり、酸素欠陥数は膜の酸化状態に、添加物元素がより有効にドナーとなるか否かは膜の結晶性に依存する。
本発明の用途に用いられる前記透明電導膜層の成膜時の一般的な基板温度はおおよそ300℃以下であって、酸素欠陥によるキャリア濃度は比較的高くできるが、より低抵抗の膜を必要とする場合には、膜の結晶性は不十分であり、より高い移動度の実現と添加物元素のより有効なドナー化が必要である。
後工程で実施される成膜後の熱処理によって膜の結晶性向上を図ることも可能である反面、熱処理工程は大気焼成や低融点ガラスフリットなどの酸素を多く含んだ雰囲気であるために、酸素欠陥(キャリアー密度)を著しく減少させてしまう。
従って、上記のSiO2薄膜層に代表されるSi化合物薄膜層である酸化バリアー膜で前記透明電導膜層を被覆することで、この層の酸化を抑え、高いキャリア密度を保ったまま、膜の結晶性を向上させ、結果として透明電導膜層の抵抗を低減できると考えられる。
SnO2は結晶化しにくいので、透明電導膜層としてSnO2薄膜層を用いる場合は、低い比抵抗を得るためには加熱処理をおこなって結晶化させることが好ましく、そのとき、上述の酸化バリアー膜で被覆して酸素欠陥(キャリアー密度)の減少を防ぐことが好ましい。
The present inventor considers the reason why the transparent substrate with a thin film of the present invention has the above-described effects as follows.
The electrical resistance is determined by the product of the conduction electron concentration (carrier concentration) and the mobility (depending on crystallinity and scattering factors). In the transparent conductive film layer, the carrier concentration is determined by the number of oxygen defects and the number of donors formed by the additive element substituting for the cation site of the base. The number of oxygen defects is in the oxidized state of the film, and the additive element is more effectively the donor. It depends on the crystallinity of the film.
The general substrate temperature at the time of forming the transparent conductive film layer used in the application of the present invention is approximately 300 ° C. or less, and the carrier concentration due to oxygen defects can be relatively high, but a lower resistance film is required. In this case, the crystallinity of the film is insufficient, and higher mobility and more effective donor conversion of the additive element are necessary.
Although it is possible to improve the crystallinity of the film by a post-deposition heat treatment performed in a later step, the heat treatment step is an atmosphere containing a large amount of oxygen such as air firing or low-melting glass frit. Defects (carrier density) are significantly reduced.
Therefore, by covering the transparent conductive film layer with an oxidation barrier film, which is a Si compound thin film layer typified by the above-mentioned SiO 2 thin film layer, the oxidation of this layer is suppressed, and while maintaining a high carrier density, It is considered that the crystallinity can be improved and as a result, the resistance of the transparent conductive film layer can be reduced.
Since SnO 2 is difficult to crystallize, when using a SnO 2 thin film layer as the transparent conductive film layer, it is preferable to perform crystallization by heat treatment in order to obtain a low specific resistance. At that time, the above-described oxidation barrier film It is preferable to prevent the decrease of oxygen defects (carrier density) by coating with.
<透明基板>
本発明の薄膜付き透明基板は、前記透明電導膜層及び前記Si化合物薄膜層を透明基板の上面に有する。
ここで、透明基板とはガラスのような透明な基板であれば特に限定されず、ガラス基板であることが好ましく、更に、レーザ光(YAGレーザ光等)を透過する材料(透過率が80%以上の材料)であることが更に好ましい。
また、その厚さや大きさも特に限定されない。例えば、1〜3mm程度のガラス基板であれば、プラズマディスプレイ前面基板用として好ましく用いることができる。
<Transparent substrate>
The transparent substrate with a thin film of the present invention has the transparent conductive film layer and the Si compound thin film layer on the upper surface of the transparent substrate.
Here, the transparent substrate is not particularly limited as long as it is a transparent substrate such as glass, and is preferably a glass substrate, and further, a material that transmits laser light (such as YAG laser light) (transmittance is 80%). The above materials are more preferable.
Moreover, the thickness and size are not particularly limited. For example, a glass substrate of about 1 to 3 mm can be preferably used for a plasma display front substrate.
<電極層>
本発明の薄膜付き透明基板は、前記透明基板の表面に前記透明電導膜層を有し、更にその上面に前記Si化合物薄膜層を有するが、前記透明基板と前記透明電導膜層との間、又は前記透明電導膜層と前記Si化合物薄膜層との間に、更にパターニングされた電極層を有することが好ましい。
このような電極層を有すると、例えばプラズマディスプレイ前面基板の基板として用いることができるので好ましい。
<Electrode layer>
The transparent substrate with a thin film of the present invention has the transparent conductive film layer on the surface of the transparent substrate, and further has the Si compound thin film layer on the upper surface, between the transparent substrate and the transparent conductive film layer, Alternatively, it is preferable that a patterned electrode layer is further provided between the transparent conductive film layer and the Si compound thin film layer.
It is preferable to have such an electrode layer because it can be used as a substrate for a plasma display front substrate, for example.
この「パターニングされた電極層」とは任意のパターニング法により任意のパターンに形成された電極層であり、金属を主成分とする。このパターニング法は特に限定されず、例えばウェット式パターニング、印刷によるパターニング、リフトオフパターニング、レーザーパターニング法が挙げられるが、これらの中でもレーザーパターニング法又はリフトオフ法であることが好ましい。例えばフォトリソグラフィ・エッチングプロセスと比較して、より工程少なく環境への影響も少ないからである。 The “patterned electrode layer” is an electrode layer formed in an arbitrary pattern by an arbitrary patterning method, and contains a metal as a main component. This patterning method is not particularly limited, and examples thereof include wet patterning, printing patterning, lift-off patterning, and laser patterning method. Among these, laser patterning method or lift-off method is preferable. This is because, for example, the number of steps is smaller and the influence on the environment is smaller than that of the photolithography / etching process.
更に、この電極層を形成する金属は導電性を有するものであれば特に限定されないが、Cu、Ag、Al等、導電性が高いものであることが好ましい(「主成分」の定義は前記Si化合物薄膜層と同様。)。 Furthermore, the metal forming this electrode layer is not particularly limited as long as it has conductivity, but Cu, Ag, Al and the like are preferably highly conductive (the definition of “main component” is the Si Same as compound thin film layer).
また、前記電極層は、後述するような方法で形成するが、その厚さは特に限定されないものの1〜20μmであることが好ましく、1〜5μmであることが更に好ましい。 Moreover, although the said electrode layer is formed by the method as mentioned later, Although the thickness is not specifically limited, It is preferable that it is 1-20 micrometers, and it is still more preferable that it is 1-5 micrometers.
また、前記電極層は複数の層からなっていてもよい。例えばCr層/Cu層/Cr層の3層構造がプラズマディスプレイ前面基板におけるバス電極として好ましく例示される。 The electrode layer may be composed of a plurality of layers. For example, a three-layer structure of Cr layer / Cu layer / Cr layer is preferably exemplified as the bus electrode in the plasma display front substrate.
<誘電体層>
本発明の薄膜付き透明基板は、前記Si化合物薄膜層の上面に、更に誘電体層を有することが好ましい。この場合、PDP前面基板として好ましく用いることができる。
<Dielectric layer>
The transparent substrate with a thin film of the present invention preferably further has a dielectric layer on the upper surface of the Si compound thin film layer. In this case, it can be preferably used as a PDP front substrate.
ここで誘電体層を形成する誘電体層形成物質の種類は特に限定されず、電気的絶縁体であればよい。例えばSiO2を主成分とし、その他Al2O3、B2O3、MgO等を含有する低融点ガラスを用いることができる。 Here, the kind of the dielectric layer forming material for forming the dielectric layer is not particularly limited as long as it is an electrical insulator. For example, a low-melting glass containing SiO 2 as a main component and containing Al 2 O 3 , B 2 O 3 , MgO, or the like can be used.
また、この誘電体層は透明誘電体層であることが好ましい。このような誘電体層を有する本発明の薄膜付き透明基板は、プラズマディスプレイ前面基板として用いることができるからである。ここで透明誘電体層とは可視光透過率が70%以上のものをいう。 The dielectric layer is preferably a transparent dielectric layer. This is because the transparent substrate with a thin film of the present invention having such a dielectric layer can be used as a plasma display front substrate. Here, the transparent dielectric layer means a layer having a visible light transmittance of 70% or more.
また、この誘電体層の厚さは特に限定されないものの5〜50μmであることが好ましく、10〜40μmであることが更に好ましい。 The thickness of this dielectric layer is not particularly limited, but is preferably 5 to 50 μm, and more preferably 10 to 40 μm.
次に、このような本発明の薄膜付き透明基板の製造方法を説明する。
前記透明基板の上面に透明電導膜層及びSi化合物薄膜層を形成する方法は特に限定されず、例えば通常の方法で行うことができ、気相蒸着法を好ましく例示することができる。
Next, the manufacturing method of such a transparent substrate with a thin film of this invention is demonstrated.
The method for forming the transparent conductive film layer and the Si compound thin film layer on the upper surface of the transparent substrate is not particularly limited, and can be performed by, for example, a normal method, and a vapor deposition method can be preferably exemplified.
この気相蒸着法としては、物理蒸着法(PVD)として真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法等が挙げられる。また、化学蒸着法(CVD)として熱CVD、プラズマCVD等が挙げられる。このような中でも、スパッタリング法及びイオンプレーティング法は精度良く膜厚を制御できる点で好ましい。 Examples of the vapor deposition method include physical vapor deposition (PVD) such as vacuum deposition, ion plating, sputtering, and laser ablation. Moreover, thermal CVD, plasma CVD, etc. are mentioned as a chemical vapor deposition method (CVD). Among these, the sputtering method and the ion plating method are preferable in that the film thickness can be controlled with high accuracy.
例えば、スパッタリング法により透明基板上に透明電導膜層としてSnO2薄膜層を形成するには、カソード側に錫又は酸化錫のターゲットを設置し、1〜10−2Pa程度の反応雰囲気ガス中で電極間にグロー放電を起こし、この反応雰囲気ガスをイオン化させ、ターゲットから錫等を叩き出してアノード側に設置した透明基板上に酸化錫を被覆する方法が挙げられる。ここで、酸化錫薄膜にTaやSbを含有させる場合は、ターゲットにこれら又はこれらの酸化物を混合すればよい。また、反応雰囲気ガスは、アルゴン等の不活性ガスや、酸素を混合したガスであってもよい。
ターゲットの酸化度、スパッタリングを行う反応雰囲気ガス中の酸素濃度(酸素分圧)、薄膜形成速度(蒸着速度)及び基板温度を主に調整することにより、透明基板上に形成されるSnO2薄膜層の酸化度が変化し、キャリア濃度も変化する。
For example, in order to form a SnO 2 thin film layer as a transparent conductive film layer on a transparent substrate by a sputtering method, a target of tin or tin oxide is installed on the cathode side, and in a reaction atmosphere gas of about 1 to 10 −2 Pa. There is a method in which glow discharge is caused between the electrodes, the reaction atmosphere gas is ionized, tin or the like is knocked out of the target, and a tin oxide is coated on a transparent substrate placed on the anode side. Here, when Ta or Sb is contained in the tin oxide thin film, these or these oxides may be mixed in the target. The reaction atmosphere gas may be an inert gas such as argon or a gas mixed with oxygen.
The SnO 2 thin film layer formed on the transparent substrate by mainly adjusting the oxidation degree of the target, the oxygen concentration (oxygen partial pressure) in the reaction atmosphere gas for sputtering, the thin film formation rate (vapor deposition rate), and the substrate temperature. The degree of oxidation changes and the carrier concentration also changes.
また、前記Si化合物薄膜層もこの透明電導膜層と同様に形成することができる。 The Si compound thin film layer can also be formed in the same manner as this transparent conductive film layer.
また、本発明の薄膜付き透明基板が、前記透明基板と前記透明電導膜層との間に、更にパターニングされた電極層を有する場合は、前記透明基板の上面にパターニングした電極層を形成した後に、その電極層の上面に上記のような方法で前記透明電導膜層及び前記Si化合物薄膜層を形成する。
また、前記透明電導膜層と前記Si化合物薄膜層との間に、更にパターニングされた電極層を形成する場合も同様である。
Moreover, when the transparent substrate with a thin film of the present invention has a further patterned electrode layer between the transparent substrate and the transparent conductive film layer, after forming the patterned electrode layer on the upper surface of the transparent substrate The transparent conductive film layer and the Si compound thin film layer are formed on the upper surface of the electrode layer by the method as described above.
The same applies to the case where a further patterned electrode layer is formed between the transparent conductive film layer and the Si compound thin film layer.
ここでパターニングされた電極層を形成する方法は、特に限定されず、レーザーパターニング法、リフトオフ法、フォトリソグラフィ・エッチングプロセス等を適用することができる。これらの中でもレーザーパターニング法又はリフトオフ法であることが好ましい。例えばフォトリソグラフィ・エッチングプロセスと比較して、より工程が少なく環境への影響も少ないからである。
具体的には、例えばリフトオフ法(リフトオフパターニング)であれば、前記透明基板又は前記透明電導膜層の上面にあらかじめネガ型レジストのパターンを形成した後、例えば、上記透明電導膜層及びSi化合物薄膜層の形成において適用する気相蒸着法を適用して金属薄膜を形成し、その後、不要な部分をレジストごと剥離する。このような方法で前記透明基板又は前記透明電導膜層の上面にパターニングされた電極層を形成することができる。
The method for forming the patterned electrode layer is not particularly limited, and a laser patterning method, a lift-off method, a photolithography / etching process, or the like can be applied. Among these, the laser patterning method or the lift-off method is preferable. This is because, for example, the number of steps is smaller and the influence on the environment is smaller than in the photolithography / etching process.
Specifically, for example, in the case of lift-off method (lift-off patterning), after forming a negative resist pattern on the upper surface of the transparent substrate or the transparent conductive film layer in advance, for example, the transparent conductive film layer and the Si compound thin film A metal thin film is formed by applying a vapor deposition method applied in the formation of the layer, and then unnecessary portions are peeled off together with the resist. In this manner, a patterned electrode layer can be formed on the upper surface of the transparent substrate or the transparent conductive film layer.
また、このような本発明の薄膜付き透明基板の製造方法において、前記透明基板の上面に前記透明電導膜層を形成し、必要ならばこの上面に前記パターニングされた電極層を形成し、更にこの上面に前記Si化合物薄膜層を形成した後にアニーリング処理をすることが好ましい。アニーリング処理することにより、透明基板上に形成された前記透明電導膜層のキャリア濃度も変化する。その結果、例えば、YAGレーザ光の発振波長である1064nmにおけるレーザ光の吸収率を最適化でき、再現性と効率の高いパターニングが可能となる。また、前記Si化合物薄膜層を有する状態でアニーリング処理することで、前記透明電導膜層の抵抗値の上昇を抑制することができる。
アニーリング処理の具体的な方法としては、前記透明電導膜層を有する前記透明基板を400℃以上、好ましくは400〜650℃に加熱しながら、大気中、酸素中、あるいは窒素雰囲気中でアニールするという方法を挙げることができる。
また、前記透明電導膜層がSnO2薄膜層である場合は、250℃以上の温度で同様に加熱することが好ましい。
In the method for producing a transparent substrate with a thin film according to the present invention, the transparent conductive film layer is formed on the upper surface of the transparent substrate, and if necessary, the patterned electrode layer is formed on the upper surface. An annealing treatment is preferably performed after the Si compound thin film layer is formed on the upper surface. By carrying out the annealing treatment, the carrier concentration of the transparent conductive film layer formed on the transparent substrate also changes. As a result, for example, the absorption rate of laser light at 1064 nm, which is the oscillation wavelength of YAG laser light, can be optimized, and patterning with high reproducibility and efficiency becomes possible. Further, by performing the annealing process in the state having the Si compound thin film layer, an increase in the resistance value of the transparent conductive film layer can be suppressed.
As a specific method of annealing treatment, the transparent substrate having the transparent conductive film layer is annealed in the atmosphere, oxygen, or nitrogen atmosphere while being heated to 400 ° C. or higher, preferably 400 to 650 ° C. A method can be mentioned.
Further, when the transparent conductive film layer is a thin film of SnO 2 layer is preferably heated in the same manner at a temperature of 250 ° C. or higher.
また、このような方法で本発明の薄膜付き透明基板を製造した後、前記Si化合物薄膜層の上面に更に誘電体層を形成する方法も特に限定されず、例えば通常の方法で行うことができる。
例えば、粉体状の誘電体形成材料を希釈剤(例えばブチルカルビトールアセテート)に分散させた後、これを本発明の薄膜付き透明基板の表面に存在する前記Si化合物薄膜層の上面に塗布し、例えば600℃程度の温度で、30分程度加熱する。
このような温度で加熱しても、本発明の薄膜付き透明基板は前記Si化合物薄膜層を有するので、前記透明電導膜層の抵抗値の上昇を抑制することができる。
このような方法により、前記誘電体層を有する本発明の薄膜付き透明基板を製造することができる。
Moreover, after manufacturing the transparent substrate with a thin film of this invention by such a method, the method of forming a dielectric material layer further on the upper surface of the said Si compound thin film layer is not specifically limited, For example, it can carry out by a normal method .
For example, after a powdery dielectric forming material is dispersed in a diluent (for example, butyl carbitol acetate), this is applied to the upper surface of the Si compound thin film layer existing on the surface of the transparent substrate with a thin film of the present invention. For example, heating is performed at a temperature of about 600 ° C. for about 30 minutes.
Even when heated at such a temperature, since the transparent substrate with a thin film of the present invention has the Si compound thin film layer, an increase in the resistance value of the transparent conductive film layer can be suppressed.
By such a method, the transparent substrate with a thin film of the present invention having the dielectric layer can be produced.
次に本発明のパターン付き透明基板及びその製造方法について説明する。
本発明のパターン付き透明基板は、本発明の薄膜付き透明基板において、少なくとも透明電導膜層がレーザーパターニング法又はリフトオフ法によりパターニングを施されている電子回路用のパターン付き透明基板である。
つまり、本発明のパターン付き透明基板は、本発明の薄膜付き透明基板の前記透明電導膜層がパターニングされているものである。また、更に前記Si化合物薄膜層がパターニングされていてもよい。
Next, the transparent substrate with a pattern and the manufacturing method thereof according to the present invention will be described.
The transparent substrate with a pattern of the present invention is a transparent substrate with a pattern for an electronic circuit in which at least the transparent conductive film layer is patterned by a laser patterning method or a lift-off method in the transparent substrate with a thin film of the present invention.
That is, in the transparent substrate with a pattern of the present invention, the transparent conductive film layer of the transparent substrate with a thin film of the present invention is patterned. Further, the Si compound thin film layer may be patterned.
レーザーパターニング法を適用する場合、前記透明基板の上面に透明電導膜層を形成し、レーザーパターニング法を適用して任意のパターンを形成した後、更にその上面に前記Si化合物薄膜層を形成してもよいが、前記透明基板の上面に透明電導膜層を形成し、その上面に前記Si化合物薄膜層を形成した後に、この2つの層を同時にパターニングすることもできる。
また、リフトオフ法を適用する場合も同様であり、前記透明基板の上面にあらかじめネガ型レジストのパターンを形成した後、上記透明電導膜層及びSi化合物薄膜層を形成し、その上面に上記気相蒸着法等により金属薄膜を形成し、その後、不要な部分をレジストごと剥離することで、この2つの層を同時にパターニングすることができる。
すなわち前記Si化合物薄膜層はフォトリソグラフィ・エッチングプロセスにおいて通常用いられるエッチング液ではエッチングできないので、レーザーパターニング法又はリフトオフ法により、透明電導膜層と同時にパターニングすることが、処理工程が短く、更にコスト面、廃液の処理などの環境負荷の観点からも好ましい。
When applying the laser patterning method, a transparent conductive film layer is formed on the upper surface of the transparent substrate, an arbitrary pattern is formed by applying the laser patterning method, and then the Si compound thin film layer is further formed on the upper surface. However, after forming a transparent conductive film layer on the upper surface of the transparent substrate and forming the Si compound thin film layer on the upper surface, the two layers can be patterned simultaneously.
The same applies when the lift-off method is applied. After forming a negative resist pattern in advance on the upper surface of the transparent substrate, the transparent conductive film layer and the Si compound thin film layer are formed, and the vapor phase is formed on the upper surface. By forming a metal thin film by a vapor deposition method or the like and then peeling off unnecessary portions together with the resist, the two layers can be patterned simultaneously.
That is, since the Si compound thin film layer cannot be etched with an etching solution usually used in a photolithography / etching process, patterning simultaneously with the transparent conductive film layer by a laser patterning method or a lift-off method shortens the processing step and further reduces the cost. From the viewpoint of environmental load such as treatment of waste liquid.
ここでレーザーパターニング法は特に限定されない。例えば、波長が1064nmのYAGレーザ光を照射してパターニングを行うことができる。具体的には、例えば、図3に示すように、任意のパターンに形成した電極層(バス電極21)の上面に透明電導膜層23及びSiO2薄膜層24を形成し(図3(a)、(b))、任意の開口部を有するマスクを介して、任意のレーザ光26(例えば任意のエネルギーを有し波長が1064nmであるYAGレーザ光)を照射する方法が挙げられる(図3(c))。この後に更にその上面に誘電体層25を形成してもよい(図3(d))。
Here, the laser patterning method is not particularly limited. For example, patterning can be performed by irradiating YAG laser light having a wavelength of 1064 nm. Specifically, for example, as shown in FIG. 3, a transparent
また、リフトオフ法も特に限定されない。例えば、図2に示すように、任意のパターンに形成した電極層(バス電極21)を有する透明基板10の上面に、あらかじめネガ型レジスト22のパターンを形成した後(図2(a))、透明電導膜層23を形成し、その上面に上記気相蒸着法等によりSiO2薄膜層24を形成し(図2(b))、その後、不要な部分をレジスト22ごと剥離する方法(図2(c))が挙げられる。この後に更にその上面に誘電体層25を形成してもよい(図2(d))。
Also, the lift-off method is not particularly limited. For example, as shown in FIG. 2, after a negative resist 22 pattern is formed in advance on the upper surface of the
なお、本発明のパターン付き透明基板は、ウェット式パターニング法により製造することもできる。この場合、透明電導膜層をウエット式パターニングにより形成した後に前記Si化合物層を形成することになり、性能上は特に問題はない。しかし、製造コスト低減の観点から例えば図2に示した前記リフトオフ法(リフトオフパターニング)が好ましい。また、レジストやその現像液、剥離液等の薬液を用いないという点から図3に示したレーザーパターニング法が好ましい。
特に、実用的に化学的なウエットエッチングが困難な酸化錫系膜(前記SnO2薄膜層)ではこれらリフトオフパターニングやレーザーパターニングは最適である。
In addition, the transparent substrate with a pattern of this invention can also be manufactured by the wet type patterning method. In this case, the Si compound layer is formed after the transparent conductive film layer is formed by wet patterning, and there is no particular problem in terms of performance. However, for example, the lift-off method (lift-off patterning) shown in FIG. Further, the laser patterning method shown in FIG. 3 is preferable from the standpoint that no chemical solution such as a resist, a developing solution thereof, or a stripping solution is used.
In particular, lift-off patterning and laser patterning are optimal for tin oxide-based films (the SnO 2 thin film layer) that are difficult to chemically wet etch practically.
また、本発明のパターン付き透明基板は、前記レーザーパターニング法又はリフトオフ法によるパターニング処理の前に及び/又は後で、400℃以上の加熱処理を施してなることが好ましい。
加熱処理の具体的な方法は、上記本発明の薄膜付き基板において説明した方法と同様である。
Further, the patterned transparent substrate of the present invention is preferably subjected to a heat treatment at 400 ° C. or higher before and / or after the patterning treatment by the laser patterning method or the lift-off method.
A specific method for the heat treatment is the same as the method described in the thin film-coated substrate of the present invention.
ここで「400℃以上で加熱する工程」とは、例えば、上記のアニーリング処理や誘電体層を形成する工程が挙げられる。 Here, the “step of heating at 400 ° C. or higher” includes, for example, the above-described annealing treatment and a step of forming a dielectric layer.
また、本発明のパターン付き透明基板は、前記透明電導膜層がSnO2薄膜層の場合、パターニング処理前に及び/又は後で、250℃以上の加熱処理を施してなることが好ましい。
ここで「250℃以上の加熱工程」とは、例えば、上記のアニーリング処理工程が挙げられる。
Further, a patterned transparent substrate of the present invention, the transparent conductive film layer may of SnO 2 thin film layer, patterning process before and / or after, it is preferable that the heat treatment is performed above 250 ° C..
Here, the “heating process at 250 ° C. or higher” includes, for example, the annealing process described above.
本発明のパターン付き透明基板は、このようなレーザーパターニング法又はリフトオフ法によるパターニング処理を施す工程を具備する方法で好ましく製造することができる。
また、この製造方法は、上記のように、400℃以上の加熱処理工程(前記パターニング処理の前及び/又は後で、400℃以上の加熱処理を施す工程)や250℃以上の加熱処理工程(前記パターニング処理の前及び/又は後で、250℃以上の加熱処理を施す工程)を、更に具備していてもよい。この250℃以上の加熱処理工程は、前記透明電導膜層がSnO2薄膜層である場合に、特に好ましい処理工程である。
このような製造方法により、プラズマディスプレイ前面基板を好ましく製造することができる。
また、本発明は、本発明の薄膜付き透明基板又は本発明のパターン付き透明基板を用いてなる電子回路(例えばPDP)である。
また、本発明は、本発明の薄膜付き透明基板又は本発明のパターン付き透明基板を用いてなるプラズマディスプレイ前面基板及びこれを用いてなるPDPである。
The patterned transparent substrate of the present invention can be preferably produced by a method comprising a step of performing a patterning treatment by such a laser patterning method or a lift-off method.
In addition, as described above, this manufacturing method includes a heat treatment step of 400 ° C. or higher (step of performing a heat treatment of 400 ° C. or higher before and / or after the patterning treatment) and a heat treatment step of 250 ° C. or higher ( A step of performing a heat treatment at 250 ° C. or higher before and / or after the patterning treatment may be further provided. This heat treatment step at 250 ° C. or higher is a particularly preferred treatment step when the transparent conductive film layer is a SnO 2 thin film layer.
By such a manufacturing method, the plasma display front substrate can be preferably manufactured.
Moreover, this invention is an electronic circuit (for example, PDP) which uses the transparent substrate with a thin film of this invention, or the transparent substrate with a pattern of this invention.
Moreover, this invention is a plasma display front substrate which uses the transparent substrate with a thin film of this invention, or the transparent substrate with a pattern of this invention, and PDP which uses this.
以下、実施例に基づいて本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example, this invention is not limited to these.
<比較例1>
透明基板として100mm角で厚さ2.8mmのガラス基板(PD200、旭硝子社製)を複数用意した。そして、各々の表面に、イオンプレーティング法により厚さ200nmのSnO2薄膜層を形成した。
ここで、イオンプレーティング法における成膜時の酸素分圧を7水準に変化させて、このSnO2薄膜層を成膜し、7枚のSnO2薄膜層付き透明(ガラス)基板を得た。なお、蒸着原料としてSnO2焼結体を用いた。また、成膜時にガラス基板は無加熱とした。
このようにして形成した7種類のSnO2薄膜層付き透明基板について比抵抗を測定した。測定方法は、van der Pauwの4端子法である。
この結果を表1及び図1(図中三角のプロット)に示す。この場合、酸素分圧(PO2)が2.5×10−3Pa付近で、比抵抗が最小となり、キャリア濃度は最大である。
<Comparative Example 1>
A plurality of glass substrates (PD200, manufactured by Asahi Glass Co., Ltd.) having a 100 mm square and a thickness of 2.8 mm were prepared as transparent substrates. Then, an SnO 2 thin film layer having a thickness of 200 nm was formed on each surface by an ion plating method.
Here, the SnO 2 thin film layer was formed by changing the oxygen partial pressure during film formation in the ion plating method to 7 levels to obtain seven transparent (glass) substrates with SnO 2 thin film layers. Incidentally, SnO 2 was used sintered body as deposition material. The glass substrate was not heated during film formation.
The specific resistance of the seven types of transparent substrates with SnO 2 thin film layers thus formed was measured. The measurement method is the van der Pauw 4-terminal method.
The results are shown in Table 1 and FIG. 1 (triangular plot in the figure). In this case, when the oxygen partial pressure (PO 2 ) is around 2.5 × 10 −3 Pa, the specific resistance is minimum and the carrier concentration is maximum.
次に、各々のSnO2薄膜層付き透明基板に対して大気中で550℃、30分間の熱処理をおこなった。そして、熱処理後の各々のSnO2薄膜層付き透明基板の比抵抗を同様の方法で測定した。更に、同様に600℃、30分間の熱処理をおこなった。
これらの結果を表1及び図1に示す。図1中で、三角プロットが熱処理前の比抵抗であり、黒丸プロットが550℃の熱処理後の比抵抗であり、二重丸プロットが600℃の熱処理後の比抵抗である。
図中三角プロットとの比較から550℃、600℃熱処理いずれの場合でも、酸素分圧(PO2)が2.5×10−3Pa以上で酸化錫薄膜層の抵抗値は上昇し、それ以下の酸素分圧(PO2)では抵抗値が低下していることがわかる。しかし、いずれの場合も抵抗値は十分に(実用に耐え得る)低い値ではない。
Next, each of the transparent substrates with SnO 2 thin film layers was heat-treated in the atmosphere at 550 ° C. for 30 minutes. Then, it was measured in the same manner the specific resistance of the thin film of SnO 2 layer-carrying transparent substrate of each after the heat treatment. Further, similarly, heat treatment was performed at 600 ° C. for 30 minutes.
These results are shown in Table 1 and FIG. In FIG. 1, the triangular plot is the specific resistance before the heat treatment, the black circle plot is the specific resistance after the heat treatment at 550 ° C., and the double circle plot is the specific resistance after the heat treatment at 600 ° C.
From the comparison with the triangular plot in the figure, the resistance value of the tin oxide thin film layer increases when the oxygen partial pressure (PO 2 ) is 2.5 × 10 −3 Pa or higher in both cases of 550 ° C. and 600 ° C. heat treatment, and lower than that. It can be seen that the resistance value decreases at the oxygen partial pressure (PO 2 ). However, in any case, the resistance value is not a sufficiently low value (can withstand practical use).
<実施例1>
次に、上記と同様な方法で得た7種類のSnO2薄膜層を有するガラス基板のうち、キャリア濃度が最大であるもの(酸素分圧(PO2)が2.5×10−3Paのもの)のSnO2薄膜層上に、更にSiO2薄膜層を形成し、SnO2薄膜層及びSiO2薄膜層付き透明基板を得た。ここで、SiO2薄膜層の形成方法はSnO2薄膜層の場合と同様のイオンプレーティング法であり、この層の厚さは100nmとした。
そして、その後上記と同様な方法で加熱処理し、同様な方法で比抵抗を測定した。
この結果を表1及び図1(図中×のプロット)に示す。
このように熱処理前の最も低い抵抗と比較しても十分に低い比抵抗6.6×10−3Ω・cmまで低下した。
<Example 1>
Next, among the glass substrates having seven types of SnO 2 thin film layers obtained by the same method as described above, the one having the highest carrier concentration (oxygen partial pressure (PO 2 ) of 2.5 × 10 −3 Pa) On the SnO 2 thin film layer, a SiO 2 thin film layer was further formed to obtain a SnO 2 thin film layer and a transparent substrate with a SiO 2 thin film layer. Here, the formation method of the SiO 2 thin film layer was the same ion plating method as that of the SnO 2 thin film layer, and the thickness of this layer was 100 nm.
And it heat-processed by the method similar to the above after that, and measured the specific resistance by the same method.
The results are shown in Table 1 and FIG. 1 (x plots in the figure).
Thus, even when compared with the lowest resistance before the heat treatment, the resistivity decreased to a sufficiently low specific resistance of 6.6 × 10 −3 Ω · cm.
<比較例2>
比較例1と同様のイオンプレーティング法であって、酸素分圧を2.6×10−3(Pa)とした方法でSnO2薄膜層付き透明基板を得た。
そして、この比抵抗を比較例1と同様な方法で測定したところ、2.0×10−2(Ω・cm)であった。
次に、比較例1の熱処理において550℃とした温度を250℃とし、その他を同様とした処理をした。そして、この比抵抗を比較例1と同様な方法で測定したところ、5.32×10−3(Ω・cm)であった。
<Comparative example 2>
A transparent substrate with a SnO 2 thin film layer was obtained by the same ion plating method as in Comparative Example 1, with the oxygen partial pressure being 2.6 × 10 −3 (Pa).
And when this specific resistance was measured by the same method as Comparative Example 1, it was 2.0 × 10 −2 (Ω · cm).
Next, the temperature of 550 ° C. in the heat treatment of Comparative Example 1 was set to 250 ° C., and the others were treated in the same manner. And when this specific resistance was measured by the method similar to the comparative example 1, it was 5.32 * 10 < -3 > (ohm * cm).
<実施例2>
更に、実施例1の熱処理において550℃とした温度を250℃とし、その他を同様とした処理をした。そして、この比抵抗を比較例1と同様な方法で測定したところ、3.31×10−3(Ω・cm)であった。
このように熱処理温度が250℃の場合であっても、透明電導膜層及びSiO2薄膜層を積層した構成とすることが、熱処理により比抵抗を低下させるために効果的であることがわかった。
<Example 2>
Further, in the heat treatment of Example 1, the temperature set to 550 ° C. was set to 250 ° C., and the other processes were performed in the same manner. And when this specific resistance was measured by the method similar to the comparative example 1, it was 3.31 * 10 < -3 > (ohm * cm).
Thus, even when the heat treatment temperature is 250 ° C., it has been found that the configuration in which the transparent conductive film layer and the SiO 2 thin film layer are laminated is effective for reducing the specific resistance by the heat treatment. .
<実施例3>
実施例1で得たSnO2薄膜層及びSiO2薄膜層付き透明基板に対して、PDPの透明電極に用いられるT字パターン形状のプロジェクションマスクを通してレーザー光を照射することにより、PDPの透明電極に用いられるT字パターンが多数列配置された電極パターンを形成することができる。
例えば、光源にはSpectron社製Nd:YAG laser、SL401 laser(発振波長:1064nm)を用いて、照射レーザーのパルス幅は84nsとし、照射エネルギーを11J/cm2とする。レーザの基本構成を図4に示す。発振器1から照射されたレーザはビームシェイパー2、ホモジナイザー3、プロジェクションマスク4、ミラー5、プロジェクションレンズ6を経て、サンプル7に直接照射される。ここでプロジェクションマスク4は、一部を除き、加工形状を評価できプラズマディスプレイ用いられているT字形状を用いる。その結果、良好なT字パターン形状が形成されるとともに、PDP用電極として十分な電極列間の絶縁性が得られる。
<Example 3>
The transparent substrate with the SnO 2 thin film layer and the SiO 2 thin film layer obtained in Example 1 is irradiated with laser light through a projection mask having a T-shaped pattern used for the transparent electrode of the PDP. An electrode pattern in which a number of T-shaped patterns used are arranged can be formed.
For example, Nd: YAG laser, SL401 laser (oscillation wavelength: 1064 nm) manufactured by Spectron is used as the light source, the pulse width of the irradiation laser is 84 ns, and the irradiation energy is 11 J / cm 2 . The basic configuration of the laser is shown in FIG. The laser irradiated from the oscillator 1 is directly irradiated on the sample 7 through the
<実施例4>
前記ガラス基板の上面に、Cr/Cu/Crパターン電極を形成した後、実施例1と同様な方法でSnO2薄膜層及びSiO2薄膜層付き透明基板を形成し、その実施例3と同様な方法でレーザパターニングし、更に、印刷・焼成して誘電体層を形成した。
Cr/Cu/Crパターン電極は、具体的には、ガラス基板の上面にスパッタリング法により厚さ100nmのCr層、厚さ3000nmのCu層、厚さ100nmのCr層からなる積層膜を成膜した後、リフトオフ法によってバス電極パターンを形成する。
誘電体層は、軟化点480℃、ガラス転移点420℃であり、酸化物換算でSiO2を12mol%、B2O3を40mol%、PbOを41.5mol%、ZnOを6mol%、SnO2を0.5mol%含有するPDP用低融点ガラス粉末をα‐テルピネオールやエチルセルロースからなる有機ビヒクルと混練し、ガラスペーストを作成し、SiO2薄膜層の上面に印刷、乾燥の後、電気炉にて600℃で30分間の焼成を行い厚さ約30μmの透明誘電体層を形成する。
<Example 4>
After forming a Cr / Cu / Cr pattern electrode on the upper surface of the glass substrate, a transparent substrate with a SnO 2 thin film layer and a SiO 2 thin film layer was formed in the same manner as in Example 1, and the same as in Example 3 Laser patterning was performed by the method, and further, printing and baking were performed to form a dielectric layer.
Specifically, for the Cr / Cu / Cr pattern electrode, a laminated film composed of a Cr layer having a thickness of 100 nm, a Cu layer having a thickness of 3000 nm, and a Cr layer having a thickness of 100 nm was formed on the upper surface of the glass substrate by sputtering. Thereafter, a bus electrode pattern is formed by a lift-off method.
The dielectric layer has a softening point of 480 ° C. and a glass transition point of 420 ° C., in terms of oxide, 12 mol% of SiO 2 , 40 mol% of B 2 O 3 , 41.5 mol% of PbO, 6 mol% of ZnO, SnO 2 Is mixed with an organic vehicle made of α-terpineol or ethyl cellulose to prepare a glass paste, printed on the upper surface of the SiO 2 thin film layer, dried, and then in an electric furnace. Baking is performed at 600 ° C. for 30 minutes to form a transparent dielectric layer having a thickness of about 30 μm.
以上の工程により、透明電極、及びバス電極に腐食等を発生させることなく、また透明電極及びバス電極の導電性や電極間絶縁性を劣化させることなく、Cr/Cu/Crバス電極パターン付き透明電極基板が得られる。 Through the above steps, the transparent electrode and the bus electrode are transparent with a Cr / Cu / Cr bus electrode pattern without causing corrosion or the like, and without deteriorating the conductivity and inter-electrode insulation of the transparent electrode and the bus electrode. An electrode substrate is obtained.
1 発振器
2 ビームシェイパー
3 ホモジナイザー
4 プロジェクションマスク
5 ミラー
6 プロジェクションレンズ
7 サンプル
10 透明基板
21 バス電極
22 レジスト
23 透明電導膜層
24 SiO2薄膜層
25 誘電体層
26 レーザー光
61 前面基板
62 背面基板
63 隔壁
64 ブラックストライプ
65 表示電極
66 バス電極
67 アドレス電極
68 誘電体層
69 MgO保護層
70 蛍光体層
71 誘電体層
1
Claims (12)
前記Si化合物薄膜層の形成後に、250℃以上の加熱処理が施されていることを特徴とする電子回路用の薄膜付き透明基板。 Has a thin film of SnO 2 layer on the upper surface of the transparent substrate, have a Si compound thin layer on the upper surface thereof,
A transparent substrate with a thin film for electronic circuits, wherein a heat treatment at 250 ° C. or higher is performed after the formation of the Si compound thin film layer .
その後、250℃以上で加熱処理することを特徴とする電子回路用の薄膜付き透明基板の製造方法。Then, the manufacturing method of the transparent substrate with the thin film for electronic circuits characterized by heat-processing above 250 degreeC.
前記SnOSnO 22 薄膜層を、レーザーパターニング法又はリフトオフ法によりパターニングし、The thin film layer is patterned by a laser patterning method or a lift-off method,
パターニングされた前記SnOPatterned SnO 22 薄膜層の上面にSi化合物薄膜層を形成し、A Si compound thin film layer is formed on the upper surface of the thin film layer,
その後、250℃以上で加熱処理することを特徴とする電子回路用のパターン付き透明基板の製造方法。Then, the manufacturing method of the transparent substrate with a pattern for electronic circuits characterized by heat-processing above 250 degreeC.
前記SnOSnO 22 薄膜層および前記Si化合物薄膜層を、レーザーパターニング法又はリフトオフ法によりパターニングし、The thin film layer and the Si compound thin film layer are patterned by a laser patterning method or a lift-off method,
その後、250℃以上で加熱処理することを特徴とする電子回路用のパターン付き透明基板の製造方法。Then, the manufacturing method of the transparent substrate with a pattern for electronic circuits characterized by heat-processing above 250 degreeC.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006024446A JP4803726B2 (en) | 2006-02-01 | 2006-02-01 | Electronic circuit and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006024446A JP4803726B2 (en) | 2006-02-01 | 2006-02-01 | Electronic circuit and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007207554A JP2007207554A (en) | 2007-08-16 |
JP4803726B2 true JP4803726B2 (en) | 2011-10-26 |
Family
ID=38486826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006024446A Expired - Fee Related JP4803726B2 (en) | 2006-02-01 | 2006-02-01 | Electronic circuit and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4803726B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6507729B2 (en) | 2015-03-10 | 2019-05-08 | 日本電気硝子株式会社 | Transparent conductive film-coated glass substrate and method of manufacturing the same |
JP6519277B2 (en) | 2015-03-31 | 2019-05-29 | 日本電気硝子株式会社 | Substrate with transparent conductive film |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3442876B2 (en) * | 1994-08-31 | 2003-09-02 | パイオニア株式会社 | AC type plasma display device |
JPH11306989A (en) * | 1998-04-17 | 1999-11-05 | Hitachi Ltd | Gas discharge display panel |
JP2000357453A (en) * | 1998-04-28 | 2000-12-26 | Matsushita Electric Ind Co Ltd | Plasma display panel and its manufacture |
JP2000011890A (en) * | 1998-06-19 | 2000-01-14 | Hitachi Ltd | Gas-discharge type display device |
JP4485642B2 (en) * | 1999-05-18 | 2010-06-23 | 日本板硝子株式会社 | Method for producing transparent substrate with transparent conductive film, and photoelectric conversion device using the same |
-
2006
- 2006-02-01 JP JP2006024446A patent/JP4803726B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007207554A (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011082178A (en) | Method for forming transparent electrode | |
US20090098351A1 (en) | Glass substrate provided with transparent electrodes and process for its production | |
KR100815021B1 (en) | Method of manufacturing substrate having transparent conductive film, substrate having transparent conductive film manufactured using the method, and touch panel using the substrate | |
JP4803726B2 (en) | Electronic circuit and manufacturing method thereof | |
JP2008257913A (en) | Electron beam device | |
US20120100774A1 (en) | Transparent substrate with thin film and method for manufacturing transparent substrate with circuit pattern wherein such transparent substrate with thin film is used | |
KR20020080374A (en) | Use of glass capable of recrystallization as mineral binder of an electrode paste for a plasma panel | |
JP2021018956A (en) | Transparent conductor and organic device | |
JP4915890B2 (en) | Glass plate with electrodes made of conductive material | |
CN110359050B (en) | Silver-containing thin film etching solution composition, array substrate for display device manufactured by using same, and manufacturing method thereof | |
JP2008235098A (en) | Transparent conductive film and manufacturing method thereof | |
JP2010257798A (en) | Electrode substrate, and method of manufacturing the same | |
JPH08174747A (en) | Transparent conductive film | |
JP2021017640A (en) | Transparent conductor and organic device | |
JP2004165079A (en) | Substrate for display | |
KR102223358B1 (en) | Porous transition metal telluride thin film, and method for manufacturing same | |
JP2009093911A (en) | Transparent electrode and display with transparent electrode | |
JP4976494B2 (en) | Plasma display panel and manufacturing method thereof | |
JP2000006299A (en) | Transparent conductive laminate | |
JPH07254316A (en) | Formation of transparent conductive film, formation of transparent electrode using the film, and flat display panel using the electrode and formation thereof | |
JPH056319B2 (en) | ||
JP2000048726A (en) | Glass substrate with transparent conductive membrane and manufacture thereof | |
JPH11233011A (en) | Manufacture of pdp panel | |
JP2002324483A (en) | Glass substrate for display and method for manufacturing the same | |
JP2005308774A (en) | Laminate for forming wiring substrate, wiring substrate ans its forming method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110805 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |