[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4802650B2 - Driving method of plasma display panel - Google Patents

Driving method of plasma display panel Download PDF

Info

Publication number
JP4802650B2
JP4802650B2 JP2005300056A JP2005300056A JP4802650B2 JP 4802650 B2 JP4802650 B2 JP 4802650B2 JP 2005300056 A JP2005300056 A JP 2005300056A JP 2005300056 A JP2005300056 A JP 2005300056A JP 4802650 B2 JP4802650 B2 JP 4802650B2
Authority
JP
Japan
Prior art keywords
sustain
voltage
discharge
electrode
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005300056A
Other languages
Japanese (ja)
Other versions
JP2007108487A (en
Inventor
貴彦 折口
秀彦 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005300056A priority Critical patent/JP4802650B2/en
Publication of JP2007108487A publication Critical patent/JP2007108487A/en
Application granted granted Critical
Publication of JP4802650B2 publication Critical patent/JP4802650B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、プラズマディスプレイパネルの駆動方法に関する。   The present invention relates to a method for driving a plasma display panel.

プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間にはキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。   A typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front plate and a back plate arranged to face each other. In the front plate, a plurality of display electrode pairs each consisting of a pair of scan electrodes and sustain electrodes are formed in parallel with each other on the front glass substrate, and a dielectric layer and a protective layer are formed so as to cover the display electrode pairs. Yes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of barrier ribs in parallel with the data electrodes formed on the back glass substrate. A phosphor layer is formed on the side walls of the barrier ribs. Then, the front plate and the back plate are arranged opposite to each other so that the display electrode pair and the data electrode are three-dimensionally crossed and sealed, and a discharge gas containing xenon is sealed in the internal discharge space. Here, a discharge cell is formed at a portion where the display electrode pair and the data electrode face each other. In the panel having such a configuration, ultraviolet light is generated by gas discharge in each discharge cell, and phosphors of RGB colors are excited and emitted by the ultraviolet light to perform color display.

パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルにおいて選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。   As a method of driving the panel, a subfield method, that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields. Each subfield has an initialization period, an address period, and a sustain period. In the initialization period, an initialization discharge is generated, and wall charges necessary for the subsequent address operation are formed on each electrode. In the address period, address discharge is selectively generated in the discharge cells to be displayed to form wall charges. In the sustain period, a sustain pulse is alternately applied to the display electrode pair composed of the scan electrode and the sustain electrode, and a sustain discharge is generated in the discharge cell in which the address discharge is generated, and the phosphor layer of the corresponding discharge cell is caused to emit light. The image is displayed.

サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が特許文献1に開示されている。
特開2000−242224号公報
Even in the subfield method, light emission that is not related to gradation display is achieved by performing initializing discharge using a slowly changing voltage waveform and selectively performing initializing discharge on discharge cells that have undergone sustain discharge. Patent Document 1 discloses a novel driving method in which the contrast ratio is improved as much as possible.
JP 2000-242224 A

しかしながら、パネルの高精細化に伴って放電セルを微細化すると、あるいはパネルの輝度を高めるためにキセノン分圧を高めると、維持放電すべきでない放電セルで維持放電が発生し発光する現象(以下、「誤点灯」と略記する)が生じるといった問題があった。特に暗い画像を表示している領域の放電セルで発生した誤点灯は目に付きやすく、画像表示品質を大きく低下させる。   However, if the discharge cells are miniaturized as the panel becomes higher in definition, or if the xenon partial pressure is increased to increase the brightness of the panel, a sustain discharge occurs in the discharge cells that should not be sustained discharge (hereinafter referred to as light emission). , Abbreviated as “wrong lighting”). In particular, erroneous lighting occurring in a discharge cell in a region displaying a dark image is easily noticeable and greatly reduces the image display quality.

本発明はこれらの課題に鑑みなされたものであり、高輝度・高精細度パネルであっても、誤点灯を抑え、画像表示品質のよいパネルの駆動方法を提供することを目的とする。   The present invention has been made in view of these problems, and an object of the present invention is to provide a panel driving method that suppresses erroneous lighting and has high image display quality even for a high-luminance and high-definition panel.

本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルの駆動方法であって、維持期間において表示電極対に維持パルスを印加して放電セルを維持放電させる維持パルス発生部を備え、維持パルス発生部は、維持期間における最初の維持放電を発生させる電圧を表示電極対に印加する前に、最初の維持放電を発生させる電圧よりも低い電圧を表示電極対に印加することを特徴とする。この方法により、高輝度・高精細度パネルであっても、誤点灯を抑え、画像表示品質のよいパネルの駆動方法を提供することができる。   The present invention relates to a method for driving a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode, and sustaining the discharge cell by applying a sustain pulse to the display electrode pair during the sustain period. The sustain pulse generator includes a voltage lower than a voltage for generating the first sustain discharge before applying a voltage for generating the first sustain discharge in the sustain period to the display electrode pair. It is characterized by applying to. This method can provide a panel driving method that suppresses erroneous lighting and has high image display quality even for a high-brightness and high-definition panel.

また本発明の維持パルス発生部は、表示電極対の電極間の静電容量と電力回収用インダクタとの共振により表示電極対に電圧を印加する電力回収部と、所定の電源または接地電位に接続して表示電極対に電圧を印加するクランプ部とを有し、最初の維持放電を発生させる電圧よりも低い電圧を、電力回収部の共振の周期の1/2より長い期間にわたり電力回収部を用いて表示電極対に印加してもよい。この方法により、電力回収を行いながら誤点灯を抑制することができる。   The sustain pulse generator of the present invention is connected to a power recovery unit that applies a voltage to the display electrode pair by resonance between the capacitance between the electrodes of the display electrode pair and the power recovery inductor, and is connected to a predetermined power source or ground potential. And a clamp unit for applying a voltage to the display electrode pair, and the power recovery unit is applied to a voltage lower than a voltage for generating the first sustain discharge over a period longer than ½ of the resonance period of the power recovery unit. And may be applied to the display electrode pair. By this method, erroneous lighting can be suppressed while collecting power.

本発明によれば、高輝度・高精細度パネルであっても、誤点灯を抑え、画像表示品質のよいパネルの駆動方法を提供することが可能となる。   According to the present invention, it is possible to provide a panel driving method that suppresses erroneous lighting and has high image display quality even for a high-luminance and high-definition panel.

以下、本発明の実施の形態におけるパネルの駆動方法について、図面を用いて説明する。   Hereinafter, a panel driving method according to an embodiment of the present invention will be described with reference to the drawings.

(実施の形態)
図1は本発明の実施の形態に用いるパネルの要部を示す分解斜視図である。パネル10は、ガラス製の前面基板21と背面基板31とを対向配置して、その間に放電空間を形成するように構成されている。前面基板21上には表示電極対を構成する走査電極22と維持電極23とが互いに平行に対をなして複数形成されている。そして、走査電極22および維持電極23を覆うように誘電体層24が形成され、誘電体層24上には保護層25が形成されている。また、背面基板31上には絶縁体層33で覆われた複数のデータ電極32が設けられ、絶縁体層33上に井桁状の隔壁34が設けられている。また、絶縁体層33の表面および隔壁34の側面に蛍光体層35が設けられている。そして、走査電極22および維持電極23とデータ電極32とが交差するように前面基板21と背面基板31とが対向配置されており、その間に形成される放電空間には、放電ガスとして、例えばネオンとキセノンの混合ガスが封入されている。なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
(Embodiment)
FIG. 1 is an exploded perspective view showing a main part of a panel used in the embodiment of the present invention. The panel 10 is configured such that a glass front substrate 21 and a rear substrate 31 are arranged to face each other and a discharge space is formed therebetween. On the front substrate 21, a plurality of scanning electrodes 22 and sustaining electrodes 23 constituting a display electrode pair are formed in parallel with each other. A dielectric layer 24 is formed so as to cover the scan electrodes 22 and the sustain electrodes 23, and a protective layer 25 is formed on the dielectric layer 24. A plurality of data electrodes 32 covered with an insulating layer 33 are provided on the back substrate 31, and a grid-like partition wall 34 is provided on the insulating layer 33. A phosphor layer 35 is provided on the surface of the insulator layer 33 and the side surfaces of the partition walls 34. The front substrate 21 and the rear substrate 31 are arranged to face each other so that the scan electrode 22 and the sustain electrode 23 and the data electrode 32 intersect each other, and in the discharge space formed therebetween, for example, neon And a mixed gas of xenon. Note that the structure of the panel is not limited to the above-described structure, and for example, a structure having a stripe-shaped partition may be used.

図2は本発明の実施の形態に用いるパネルの電極配列図である。行方向にn本の走査電極SC1〜SCn(図1の走査電極22)およびn本の維持電極SU1〜SUn(図1の維持電極23)が配列され、列方向にm本のデータ電極D1〜Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCiおよび維持電極SUi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。   FIG. 2 is an electrode array diagram of the panel used in the embodiment of the present invention. N scan electrodes SC1 to SCn (scan electrode 22 in FIG. 1) and n sustain electrodes SU1 to SUn (sustain electrode 23 in FIG. 1) are arranged in the row direction, and m data electrodes D1 to D1 are arranged in the column direction. Dm (data electrode 32 in FIG. 1) is arranged. A discharge cell is formed at a portion where a pair of scan electrode SCi and sustain electrode SUi (i = 1 to n) and one data electrode Dj (j = 1 to m) intersect, and the discharge cell is in the discharge space. M × n are formed.

図3は本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。このプラズマディスプレイ装置は、パネル10、画像信号処理回路51、データ電極駆動回路52、走査電極駆動回路53、維持電極駆動回路54、タイミング発生回路55および電源回路(図示せず)を備えている。   FIG. 3 is a circuit block diagram of the plasma display device according to the embodiment of the present invention. The plasma display device includes a panel 10, an image signal processing circuit 51, a data electrode drive circuit 52, a scan electrode drive circuit 53, a sustain electrode drive circuit 54, a timing generation circuit 55, and a power supply circuit (not shown).

画像信号処理回路51は、画像信号sigをサブフィールド毎の画像データに変換する。データ電極駆動回路52はサブフィールド毎の画像データを各データ電極D1〜Dmに対応する信号に変換し各データ電極D1〜Dmを駆動する。タイミング発生回路55は水平同期信号Hおよび垂直同期信号Vをもとにして各種のタイミング信号を発生し、各回路ブロックへ供給している。走査電極駆動回路53はタイミング信号にもとづいて走査電極SC1〜SCnに駆動電圧波形を供給し、維持電極駆動回路54はタイミング信号にもとづいて維持電極SU1〜SUnに駆動電圧波形を供給する。ここで、走査電極駆動回路53は、後述する維持パルスを発生させるための維持パルス発生部100を備え、維持電極駆動回路54にも同様に維持パルス発生部200を備えている。   The image signal processing circuit 51 converts the image signal sig into image data for each subfield. The data electrode driving circuit 52 converts the image data for each subfield into signals corresponding to the data electrodes D1 to Dm, and drives the data electrodes D1 to Dm. The timing generation circuit 55 generates various timing signals based on the horizontal synchronization signal H and the vertical synchronization signal V and supplies them to each circuit block. Scan electrode drive circuit 53 supplies drive voltage waveforms to scan electrodes SC1 to SCn based on timing signals, and sustain electrode drive circuit 54 supplies drive voltage waveforms to sustain electrodes SU1 to SUn based on timing signals. Here, scan electrode driving circuit 53 includes sustain pulse generating unit 100 for generating a sustain pulse to be described later, and sustain electrode driving circuit 54 includes sustain pulse generating unit 200 in the same manner.

次に、パネルを駆動するための駆動電圧波形とその動作について説明する。本発明の実施の形態においては、1フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドは初期化期間、書込み期間、維持期間を有している。図4は本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波形を示す図である。   Next, a driving voltage waveform for driving the panel and its operation will be described. In the embodiment of the present invention, one field is divided into a plurality of subfields, and each subfield has an initialization period, an address period, and a sustain period. FIG. 4 is a diagram showing drive voltage waveforms applied to the respective electrodes of the panel according to the embodiment of the present invention.

第1サブフィールドの初期化期間では、まずその前半部において、データ電極D1〜Dmおよび維持電極SU1〜SUnを0Vに保持し、走査電極SC1〜SCnに対して放電開始電圧以下となる電圧Vi1から放電開始電圧を超える電圧Vi2に向かって緩やかに上昇するランプ電圧を印加する。すると、全ての放電セルにおいて微弱な初期化放電を起こし、走査電極SC1〜SCn上に負の壁電圧が蓄積され、維持電極SU1〜SUnおよびデータ電極D1〜Dm上に正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上や蛍光体層上等に蓄積した壁電荷により生じる電圧を指す。   In the initializing period of the first subfield, first, in the first half, the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn are held at 0 V, and from the voltage Vi1 that is lower than the discharge start voltage with respect to the scan electrodes SC1 to SCn. A ramp voltage that gradually increases toward the voltage Vi2 that exceeds the discharge start voltage is applied. Then, a weak initializing discharge is caused in all discharge cells, negative wall voltages are accumulated on scan electrodes SC1 to SCn, and positive wall voltages are accumulated on sustain electrodes SU1 to SUn and data electrodes D1 to Dm. The Here, the wall voltage on the electrode refers to a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the phosphor layer, or the like.

続いて初期化期間の後半部において、維持電極SU1〜SUnを正の電圧Ve1に保ち、走査電極SC1〜SCnに電圧Vi3から電圧Vi4に向かって緩やかに下降するランプ電圧を印加する。すると、全ての放電セルにおいて再び微弱な初期化放電を起こし、走査電極SC1〜SCn上と維持電極SU1〜SUn上との間の壁電圧が弱められ、データ電極D1〜Dm上の正の壁電圧が書込み動作に適した値に調整される。   Subsequently, in the latter half of the initialization period, sustain electrodes SU1 to SUn are maintained at positive voltage Ve1, and a ramp voltage that gradually decreases from voltage Vi3 to voltage Vi4 is applied to scan electrodes SC1 to SCn. Then, a weak initializing discharge occurs again in all the discharge cells, the wall voltage between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn is weakened, and the positive wall voltage on data electrodes D1 to Dm is reduced. Is adjusted to a value suitable for the write operation.

このように第1サブフィールドの初期化動作は、全ての放電セルに対して初期化放電を行う全セル初期化動作である。   As described above, the initializing operation in the first subfield is an all-cell initializing operation in which initializing discharge is performed on all discharge cells.

続く書込み期間では、維持電極SU1〜SUnを電圧Ve2に、走査電極SC1〜SCnをVcに保持する。次に、1行目の走査電極SC1に負の走査パルス電圧Vaを印加するとともに、データ電極D1〜Dmのうち1行目に表示すべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。このときデータ電極Dkと走査電極SC1との交差部の電圧は、外部印加電圧(Vd−Va)にデータ電極Dk上の壁電圧と走査電極SC1上の壁電圧とが加算されたものとなり、放電開始電圧を超える。そして、データ電極Dkと走査電極SC1との間および維持電極SU1と走査電極SC1との間に書込み放電が起こり、この放電セルの走査電極SC1上に正の壁電圧が蓄積され、維持電極SU1上に負の壁電圧が蓄積され、データ電極Dk上にも負の壁電圧が蓄積される。このようにして、1行目に表示すべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Vdを印加しなかったデータ電極D1〜Dmと走査電極SC1との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。   In the subsequent address period, sustain electrodes SU1 to SUn are held at voltage Ve2, and scan electrodes SC1 to SCn are held at Vc. Next, a negative scan pulse voltage Va is applied to scan electrode SC1 in the first row, and data electrode Dk (k = 1 to m) of the discharge cell to be displayed in the first row among data electrodes D1 to Dm. A positive address pulse voltage Vd is applied. At this time, the voltage at the intersection of the data electrode Dk and the scan electrode SC1 is obtained by adding the wall voltage on the data electrode Dk and the wall voltage on the scan electrode SC1 to the externally applied voltage (Vd−Va). The starting voltage is exceeded. Then, an address discharge occurs between data electrode Dk and scan electrode SC1 and between sustain electrode SU1 and scan electrode SC1, and a positive wall voltage is accumulated on scan electrode SC1 of this discharge cell, and on sustain electrode SU1. And a negative wall voltage is also accumulated on the data electrode Dk. In this manner, an address operation is performed in which address discharge is caused in the discharge cells to be displayed in the first row and wall voltage is accumulated on each electrode. On the other hand, the voltage at the intersection of the data electrodes D1 to Dm to which the address pulse voltage Vd is not applied and the scan electrode SC1 does not exceed the discharge start voltage, so that address discharge does not occur. The above address operation is sequentially performed until the discharge cell in the nth row, and the address period ends.

続く維持期間では、消費電力を削減するために電力回収回路を用いて駆動を行っている。駆動電圧波形の詳細については後述することとして、ここでは維持期間における維持動作の概要について説明する。まず走査電極SC1〜SCnには正の維持パルス電圧Vsを印加するとともに、維持電極SU1〜SUnには接地電位、すなわち0Vを印加する。すると書込み放電を起こした放電セルにおいては、走査電極SCi上と維持電極SUi上との間の電圧は維持パルス電圧Vsに走査電極SCi上の壁電圧と維持電極SUi上の壁電圧とが加算されたものとなり放電開始電圧を超える。そして、走査電極SCiと維持電極SUiとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層35が発光する。そして走査電極SCi上に負の壁電圧が蓄積され、維持電極SUi上に正の壁電圧が蓄積される。さらにデータ電極Dk上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保持される。   In the subsequent sustain period, driving is performed using a power recovery circuit in order to reduce power consumption. The details of the drive voltage waveform will be described later, and here, the outline of the sustain operation in the sustain period will be described. First, positive sustain pulse voltage Vs is applied to scan electrodes SC1 to SCn, and a ground potential, that is, 0 V is applied to sustain electrodes SU1 to SUn. Then, in the discharge cell in which the address discharge has occurred, the voltage between scan electrode SCi and sustain electrode SUi is the sum of sustain pulse voltage Vs and the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi. Exceeds the discharge start voltage. Then, a sustain discharge occurs between scan electrode SCi and sustain electrode SUi, and phosphor layer 35 emits light by the ultraviolet rays generated at this time. Then, a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is accumulated on the data electrode Dk. In the discharge cells in which no address discharge has occurred during the address period, no sustain discharge occurs, and the wall voltage at the end of the initialization period is maintained.

続いて、走査電極SC1〜SCnには0Vを、維持電極SU1〜SUnには維持パルス電圧Vsをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極SUi上と走査電極SCi上との間の電圧が放電開始電圧を超えるので再び維持電極SUiと走査電極SCiとの間に維持放電が起こり、維持電極SUi上に負の壁電圧が蓄積され走査電極SCi上に正の壁電圧が蓄積される。以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに交互に輝度重みに応じた数の維持パルスを印加することにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。   Subsequently, 0 V is applied to scan electrodes SC1 to SCn, and sustain pulse voltage Vs is applied to sustain electrodes SU1 to SUn. Then, in the discharge cell in which the sustain discharge has occurred, since the voltage between sustain electrode SUi and scan electrode SCi exceeds the discharge start voltage, a sustain discharge occurs again between sustain electrode SUi and scan electrode SCi, and the sustain cell is maintained. Negative wall voltage is accumulated on electrode SUi, and positive wall voltage is accumulated on scan electrode SCi. Thereafter, similarly, by applying sustain pulses of the number corresponding to the luminance weight alternately to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, the sustain discharge continues in the discharge cells that have caused the address discharge in the address period. Done.

なお、維持期間の最後には走査電極SC1〜SCnと維持電極SU1〜SUnとの電極間にいわゆる細幅パルス状の電位差を与えて、データ電極Dk上の正の壁電荷を残したまま、走査電極SCiおよび維持電極SUi上の壁電圧を消去している。こうして維持期間における維持動作が終了する。   Note that at the end of the sustain period, a potential difference in the form of a narrow pulse is applied between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and the positive wall charges on data electrode Dk are left while scanning. The wall voltage on the electrode SCi and the sustain electrode SUi is erased. Thus, the maintenance operation in the maintenance period is completed.

ここで、維持期間の最初の維持パルスの立ち上がり時間をそれ以降の維持パルスの立ち上がり時間よりも長く設定されており、本実施の形態においては、最初の維持パルスの立ち上がり時間が650nsであり、それ以降の維持パルスの立ち上がり時間の550nsよりも100ns長く設定されている。詳細は後述するが、これにより誤点灯を大幅に抑制することが可能となっている、また、本実施の形態においては、維持期間の最初の維持パルスのパルス幅が20μsであり、それ以降の維持パルスのパルス幅の1.8μsよりも長く設定されている。これは以下の理由による。書込み期間の初期に書込んだ放電セルは維持放電を発生させるまでにかなりの時間経過があり、維持放電の放電遅れが大きくなる傾向がある。そこで、たとえ放電遅れの大きい放電セルであっても確実に維持放電を発生させるために、最初の維持パルスのパルス幅を長く設定している。   Here, the rise time of the first sustain pulse in the sustain period is set to be longer than the rise time of the subsequent sustain pulse. In the present embodiment, the rise time of the first sustain pulse is 650 ns. The subsequent sustain pulse rise time is set to 100 ns longer than 550 ns. Although details will be described later, this makes it possible to significantly suppress erroneous lighting. In this embodiment, the pulse width of the first sustain pulse in the sustain period is 20 μs, and thereafter The sustain pulse is set longer than the pulse width of 1.8 μs. This is due to the following reason. The discharge cells written at the beginning of the address period have a considerable time elapsed until the sustain discharge is generated, and the discharge delay of the sustain discharge tends to increase. Therefore, in order to reliably generate a sustain discharge even in a discharge cell having a large discharge delay, the pulse width of the first sustain pulse is set to be long.

第2サブフィールドの初期化期間では、維持電極SU1〜SUnを電圧Ve1に、データ電極D1〜Dmを0Vにそれぞれ保持し、走査電極SC1〜SCnに電圧Vi3’から電圧Vi4に向かって緩やかに下降するランプ電圧を印加する。すると前のサブフィールドの維持期間で維持放電を行った放電セルでは微弱な初期化放電が発生し、走査電極SCi上および維持電極SUi上の壁電圧が弱められる。またデータ電極Dkに対しては、直前の維持期間においてデータ電極Dk上に正の壁電圧が十分に蓄積されているので、この壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。一方、前のサブフィールドで維持放電を行わなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。   In the initializing period of the second subfield, sustain electrodes SU1 to SUn are held at voltage Ve1, and data electrodes D1 to Dm are held at 0 V, respectively, and scan electrodes SC1 to SCn gradually drop from voltage Vi3 ′ to voltage Vi4. Apply the ramp voltage. Then, a weak initializing discharge is generated in the discharge cell in which the sustain discharge has been performed in the sustain period of the previous subfield, and the wall voltage on scan electrode SCi and sustain electrode SUi is weakened. For data electrode Dk, since the positive wall voltage is sufficiently accumulated on data electrode Dk in the immediately preceding sustain period, an excessive portion of this wall voltage is discharged, and the wall voltage suitable for the write operation is obtained. Adjusted to On the other hand, discharge cells that have not undergone sustain discharge in the previous subfield are not discharged, and the wall charges at the end of the initialization period of the previous subfield are maintained.

このように第2サブフィールドの初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して選択的に初期化放電を行う選択初期化動作である。   As described above, the initializing operation of the second subfield is a selective initializing operation in which initializing discharge is selectively performed on the discharge cells that have undergone the sustain operation in the sustain period of the immediately preceding subfield.

第2サブフィールドの書込み期間の動作は第1サブフィールドと同様であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて第1サブフィールドと同様である。続く第3サブフィールド以降のサブフィールドにおいても、第2サブフィールドとほぼ同様の動作を行う。   Since the operation in the writing period of the second subfield is the same as that of the first subfield, description thereof is omitted. The operation in the subsequent sustain period is the same as that in the first subfield except for the number of sustain pulses. In the subsequent subfields after the third subfield, substantially the same operation as in the second subfield is performed.

なお、本実施の形態においては、第1サブフィールドの初期化期間には全セル初期化動作を行い、第2サブフィールドの初期化期間には選択初期化動作を行うものとして説明したが、本発明はこれに限定するものではなく、それぞれのサブフィールドにおいて全セル初期化、選択初期化動作を任意に行ってもよい。   In the present embodiment, it has been described that the all-cell initialization operation is performed in the initialization period of the first subfield and the selective initialization operation is performed in the initialization period of the second subfield. The invention is not limited to this, and all cell initialization and selective initialization operations may be arbitrarily performed in each subfield.

次に、維持期間における動作の詳細について説明する。まず表示電極対に維持パルスを印加して放電セルを維持放電させるための駆動回路である維持パルス発生部100、200の詳細について説明する。図5は、本発明の実施の形態におけるプラズマディスプレイ装置の維持パルス発生部100、200の回路図である。維持パルス発生部100は電力回収部110とクランプ部120とから構成されている。電力回収部110は、電力回収用のコンデンサC10、スイッチング素子Q11、Q12、逆流防止用のダイオードD11、D12、電力回収用のインダクタL10を有している。クランプ部120は、電圧値がVsである電源VS、スイッチング素子Q13、Q14を有している。そしてこれらの電力回収部110およびクランプ部120は、走査パルス発生回路を介してパネル10の電極間容量Cpの一端である走査電極22に接続されている。なお、図5では走査パルス発生回路は図示していない。コンデンサC10は電極間容量Cpに比べて十分に大きい容量を持ち、電圧値がほぼVs/2に充電されており、電力回収部110の電源として働く。   Next, details of the operation in the sustain period will be described. First, details of sustain pulse generators 100 and 200, which are drive circuits for applying a sustain pulse to display electrode pairs to sustain discharge the discharge cells, will be described. FIG. 5 is a circuit diagram of sustain pulse generators 100 and 200 of the plasma display device in accordance with the exemplary embodiment of the present invention. Sustain pulse generation unit 100 includes power recovery unit 110 and clamp unit 120. The power recovery unit 110 includes a power recovery capacitor C10, switching elements Q11 and Q12, backflow prevention diodes D11 and D12, and a power recovery inductor L10. The clamp unit 120 includes a power source VS having a voltage value Vs, and switching elements Q13 and Q14. The power recovery unit 110 and the clamp unit 120 are connected to the scan electrode 22 which is one end of the interelectrode capacitance Cp of the panel 10 via a scan pulse generation circuit. In FIG. 5, the scan pulse generating circuit is not shown. Capacitor C10 has a sufficiently large capacity compared to interelectrode capacity Cp, is charged to a voltage value of approximately Vs / 2, and functions as a power source for power recovery unit 110.

維持パルス発生部200も維持パルス発生部100と同様の回路構成であり、電力回収用のコンデンサC20、スイッチング素子Q21、Q22、逆流防止用のダイオードD21、D22、電力回収用のインダクタL20を有する電力回収部210と、電源VS、スイッチング素子Q23、Q24を有するクランプ部220を備え、維持パルス発生部200の出力はパネル10の電極間容量Cpの他端である維持電極23に接続されている。   Sustain pulse generator 200 has the same circuit configuration as sustain pulse generator 100, and includes power recovery capacitor C20, switching elements Q21 and Q22, backflow prevention diodes D21 and D22, and power recovery inductor L20. A recovery unit 210 and a clamp unit 220 having a power source VS and switching elements Q23 and Q24 are provided, and the output of the sustain pulse generator 200 is connected to the sustain electrode 23 which is the other end of the interelectrode capacitance Cp of the panel 10.

次に、駆動電圧波形の詳細について説明する。図6は本発明の実施の形態におけるパネルの駆動方法を説明するためのタイミングチャートである。維持期間における最初の維持パルスをT1〜T4で示し、続いて維持電極および走査電極に印加される維持パルスの1周期分を期間T4〜T9で示した6つの期間に分割し、それぞれの期間について説明する。   Next, details of the drive voltage waveform will be described. FIG. 6 is a timing chart for explaining a panel driving method according to the embodiment of the present invention. The first sustain pulse in the sustain period is indicated by T1 to T4, and then one sustain pulse period applied to the sustain electrode and the scan electrode is divided into six periods indicated by periods T4 to T9. explain.

(期間T1)
時刻t1でスイッチング素子Q22をONにする。すると、維持電極23からインダクタL20、ダイオードD22、スイッチング素子Q22を通して電力回収用のコンデンサC20へ電流が流れ始め、維持電極23の電圧が下がり始める。
(Period T1)
At time t1, switching element Q22 is turned on. Then, a current starts to flow from the sustain electrode 23 to the power recovery capacitor C20 through the inductor L20, the diode D22, and the switching element Q22, and the voltage of the sustain electrode 23 starts to decrease.

(期間T2)
インダクタL20と電極間容量Cpとは共振回路を形成しているので、共振周期の1/2の時間経過後の時刻t2において維持電極23の電圧は0V付近まで低下するが、共振回路の抵抗成分による電力損失のため、走査電極23の電圧は0Vにまでは下がりきらない。そして、時刻t2でスイッチング素子Q24をONにする。すると維持電極23はスイッチング素子Q24を通して直接に接地されるため、維持電極23の電圧は強制的に0Vに低下する。
(Period T2)
Since the inductor L20 and the interelectrode capacitance Cp form a resonance circuit, the voltage of the sustain electrode 23 decreases to around 0 V at time t2 after the time ½ of the resonance period has elapsed, but the resistance component of the resonance circuit Therefore, the voltage of the scan electrode 23 does not drop to 0V. At time t2, switching element Q24 is turned on. Then, since sustain electrode 23 is directly grounded through switching element Q24, the voltage of sustain electrode 23 is forcibly reduced to 0V.

さらに、時刻t2でスイッチング素子Q11をONにする。すると電力回収用のコンデンサC10からスイッチング素子Q11、ダイオードD11、インダクタL10を通して電流が流れ始め、走査電極22の電圧が上がり始める。   Further, the switching element Q11 is turned ON at time t2. Then, current begins to flow from the power recovery capacitor C10 through the switching element Q11, the diode D11, and the inductor L10, and the voltage of the scan electrode 22 begins to rise.

(期間T3)
インダクタL10と電極間容量Cpとは共振回路を形成しているので、共振周期の1/2の時間経過後の時刻において走査電極22の電圧はVs付近まで上昇するが、共振回路の抵抗成分による電力損失のため、走査電極22の電圧はVsにまでは上がりきらない。そしてその後、再び低下し始める。本実施の形態においては、上述の共振周期が約1100nsに設定されており、走査電極22の電圧がVsよりやや低い電圧まで上昇するまでの時間は、時刻t2からおよそ550ns後である。そして本実施の形態においてはそのさらに100ns後の時刻t3においてスイッチング素子Q13をONにする。すると走査電極22はスイッチング素子Q13を通して直接に電源VSへ接続されるため、走査電極22の電圧は強制的にVsまで上昇する。すると、書込み放電を起こした放電セルでは走査電極22−維持電極23間の電圧が放電開始電圧を超え、維持期間の最初の維持放電が発生する。
(Period T3)
Since the inductor L10 and the interelectrode capacitance Cp form a resonance circuit, the voltage of the scan electrode 22 rises to near Vs at the time after ½ of the resonance period has elapsed, but it depends on the resistance component of the resonance circuit. Due to power loss, the voltage of the scan electrode 22 does not rise to Vs. And then it begins to fall again. In the present embodiment, the above-described resonance period is set to about 1100 ns, and the time until the voltage of the scan electrode 22 rises to a voltage slightly lower than Vs is about 550 ns after time t2. In the present embodiment, the switching element Q13 is turned ON at time t3 after 100 ns. Then, since the scan electrode 22 is directly connected to the power supply VS through the switching element Q13, the voltage of the scan electrode 22 is forcibly increased to Vs. Then, in the discharge cell in which the address discharge has occurred, the voltage between scan electrode 22 and sustain electrode 23 exceeds the discharge start voltage, and the first sustain discharge in the sustain period is generated.

ここで、上述したように、本実施の形態における最初の維持パルスのパルス幅が20μsであり、それ以降の維持パルスのパルス幅の1.8μsよりも長く設定されている。   Here, as described above, the pulse width of the first sustain pulse in the present embodiment is 20 μs, and is set longer than the pulse width of 1.8 μs after that.

なお、スイッチング素子Q11は時刻t3以降、時刻t4までにOFFすればよく、スイッチング素子Q22は時刻t2以降、時刻t5までにOFFすればよい。また、維持パルス発生部100、200の出力インピーダンスを下げるために、スイッチング素子Q13は時刻t4直前に、スイッチング素子Q24は時刻t5直前にOFFにすることが望ましい。   Switching element Q11 may be turned off after time t3 and before time t4, and switching element Q22 may be turned off after time t2 and before time t5. In order to lower the output impedance of sustain pulse generating units 100 and 200, switching element Q13 is preferably turned off immediately before time t4 and switching element Q24 is turned off immediately before time t5.

(期間T4)
時刻t4でスイッチング素子Q12をONにする。すると走査電極22側の電荷はインダクタL10、ダイオードD12、スイッチング素子Q12を通してコンデンサC10に流れ始め、走査電極22の電圧が下がり始める。
(Period T4)
At time t4, switching element Q12 is turned on. Then, the charge on the scan electrode 22 side starts to flow to the capacitor C10 through the inductor L10, the diode D12, and the switching element Q12, and the voltage of the scan electrode 22 starts to decrease.

(期間T5)
共振周期の1/2の時間経過後の時刻t5において走査電極22の電圧は0V付近まで低下する。しかし共振回路の抵抗成分による電力損失のため、走査電極22の電圧は0Vにまでは下がりきらない。そして時刻t5でスイッチング素子Q14をONにする。すると走査電極22はスイッチング素子Q14を通して直接に接地されるため、走査電極22の電圧は強制的に0Vに低下する。
(Period T5)
At time t5 after the half of the resonance period has elapsed, the voltage of scan electrode 22 decreases to near 0V. However, due to power loss due to the resistance component of the resonance circuit, the voltage of the scan electrode 22 cannot be reduced to 0V. At time t5, switching element Q14 is turned on. Then, since scan electrode 22 is directly grounded through switching element Q14, the voltage of scan electrode 22 is forcibly lowered to 0V.

さらに、時刻t5でスイッチング素子Q21をONにする。すると、電力回収用のコンデンサC20からスイッチング素子Q21、ダイオードD21、インダクタL20を通して電流が流れ始め、維持電極23の電圧が上がり始める。   Further, the switching element Q21 is turned ON at time t5. Then, current starts to flow from the power recovery capacitor C20 through the switching element Q21, the diode D21, and the inductor L20, and the voltage of the sustain electrode 23 starts to rise.

(期間T6)
共振周期の1/2の時間経過後の時刻t6において維持電極23の電圧はVs付近まで上昇するが、共振回路の抵抗成分による電力損失のため、維持電極23の電圧はVsにまでは上がりきらない。そして、時刻t6でスイッチング素子Q23をONにする。すると維持電極23はスイッチング素子Q23を通して直接に電源VSへ接続されるため、維持電極23の電圧は強制的にVsまで上昇する。すると、書込み放電を起こした放電セルでは走査電極22−維持電極23間の電圧が放電開始電圧を超え維持放電が発生する。
(Period T6)
At time t6 after lapse of half the resonance period, the voltage of sustain electrode 23 rises to near Vs, but the voltage of sustain electrode 23 does not rise to Vs due to power loss due to the resistance component of the resonance circuit. Absent. At time t6, the switching element Q23 is turned on. Then, since sustain electrode 23 is directly connected to power supply VS through switching element Q23, the voltage of sustain electrode 23 is forcibly increased to Vs. Then, in the discharge cell in which the address discharge has occurred, the voltage between the scan electrode 22 and the sustain electrode 23 exceeds the discharge start voltage, and a sustain discharge occurs.

なお、スイッチング素子Q12は時刻t5以降、時刻t8までにOFFすればよく、スイッチング素子Q21は時刻t6以降、時刻t7までにOFFすればよい。また、維持パルス発生部100、200の出力インピーダンスを下げるために、スイッチング素子Q14は時刻t8直前に、スイッチング素子Q23は時刻t7直前にOFFにすることが望ましい。   Switching element Q12 may be turned off after time t5 and before time t8, and switching element Q21 may be turned off after time t6 and before time t7. In order to lower the output impedance of sustain pulse generating units 100 and 200, switching element Q14 is preferably turned off immediately before time t8, and switching element Q23 is preferably turned off immediately before time t7.

(期間T7〜T9)
走査電極22に印加される維持パルスと維持電極23に印加される維持パルスとは同じ波形であるため、期間T7から期間T9までの動作は期間T4から期間T6までの動作で走査電極22と維持電極23とを入れ替えた動作に等しいので説明を省略する。
(Period T7-T9)
Since the sustain pulse applied to scan electrode 22 and the sustain pulse applied to sustain electrode 23 have the same waveform, the operation from period T7 to period T9 is the same as operation from period T4 to period T6. Since this is equivalent to the operation of replacing the electrode 23, the description thereof is omitted.

以上の期間T4〜T9の動作を、必要なパルス数に応じて繰り返す。   The operations in the above periods T4 to T9 are repeated according to the required number of pulses.

次に、共振の周期の1/2より長い期間にわたり電力回収部を用いて走査電極22に維持期間の最初の維持パルスを印加することで誤点灯を大幅に抑制することができる理由について説明する。   Next, the reason why the erroneous lighting can be significantly suppressed by applying the first sustain pulse of the sustain period to the scan electrode 22 using the power recovery unit over a period longer than ½ of the resonance period will be described. .

まず、誤点灯の発生メカニズムについて説明する。誤点灯の発生には様々な仮説が考えられているが、パネル内部に存在する空気等の残留ガスによるものであるという仮説が有力である。暗い画像を表示している領域の放電セルでは数フィールド以上にわたって維持放電を発生させない放電セル(以下、「非点灯セル」と略記する)が存在する。これら非点灯セルの内部には、維持放電を発生させた放電セル(以下、「点灯セル」と略記する)から放電によって叩き出された残留ガス、あるいはそれらのイオンが飛来して吸着する。吸着した残留ガスは非点灯セルの放電開始電圧を下げるとともに不均一な壁電荷を形成し、非点灯セル内部に不均一な電界を生じる。もし壁電荷によって非点灯セル内部に局所的な強い電界を生じており、この電界をさらに強めるように維持パルスが印加されると、書込み放電を発生していない非点灯セルにおいても放電開始電圧を超えて維持放電が発生してしまう可能性が高くなる。本実施の形態において説明したように維持期間の最初の維持パルスのパルス幅を長く設定すると、局所的な壁電圧と維持パルス電圧との和が放電開始電圧をわずかに超えただけであり放電遅れが大きい場合であっても、維持放電に至る確率はさらに高くなる。   First, a mechanism of erroneous lighting will be described. Various hypotheses have been considered for the occurrence of erroneous lighting, but the hypothesis that it is due to residual gas such as air existing inside the panel is promising. There are discharge cells (hereinafter abbreviated as “non-lighting cells”) that do not generate a sustain discharge over several fields or more in the discharge cells in the region displaying a dark image. In these non-lighting cells, residual gas or ions thereof blown out by discharge from a discharge cell (hereinafter abbreviated as “lighting cell”) that has generated a sustain discharge fly and adsorb. The adsorbed residual gas lowers the discharge start voltage of the non-lighting cell and forms non-uniform wall charges, generating a non-uniform electric field inside the non-lighting cell. If wall charges generate a local strong electric field inside the non-lighted cell, and a sustain pulse is applied to further strengthen this electric field, the discharge start voltage is also applied to the non-lighted cell that does not generate an address discharge. There is a high possibility that the sustain discharge will occur. As described in this embodiment, when the pulse width of the first sustain pulse in the sustain period is set to be long, the sum of the local wall voltage and the sustain pulse voltage only slightly exceeds the discharge start voltage, and the discharge delay Even if is large, the probability of reaching a sustain discharge is further increased.

しかしながら本発明の実施の形態においては、維持期間の最初の維持パルスの立ち上がり時間を長く設定している。そのため、非点灯セル内部に局所的な強い電界を生じている壁電荷が維持放電に発展する前に暗電流として消費される時間が長くなり、局所的な電界が弱められ誤点灯が抑制されると考えることができる。以上は仮説のひとつに過ぎないが、実験的には、維持期間の最初の維持パルスの立ち上がり時間を長く設定することにより誤点灯が抑制される効果が確認されている。図7は、維持期間の最初の維持パルスの立ち上がり時間と誤点灯との関係を示す実験データあり、横軸が維持期間の最初の維持パルスの立ち上がり時間、すなわち時刻T2の長さを示し、縦軸は誤点灯が発生し始める維持パルス電圧を示している。ここで誤点灯が発生し始める維持パルス電圧は誤点灯の発生し難さの指標であり、誤点灯が発生し始める維持パルス電圧が高いほど誤点灯が発生し難いことを示している。図7に示したように、最初の維持パルスの立ち上がり時間を長くしていくと、650nsまでは誤放電が発生し難くなり、特に600ns〜700nsに設定すると最も誤放電を抑制できるということを実験的に確認することができた。   However, in the embodiment of the present invention, the rising time of the first sustain pulse in the sustain period is set long. As a result, the time spent as dark current before the wall charge that generates a strong local electric field inside the non-lighting cell develops into a sustain discharge is lengthened, and the local electric field is weakened and erroneous lighting is suppressed. Can be considered. Although the above is only one of the hypotheses, it has been experimentally confirmed that the effect of suppressing erroneous lighting is set by setting a long rise time of the first sustain pulse in the sustain period. FIG. 7 shows experimental data showing the relationship between the rise time of the first sustain pulse in the sustain period and the erroneous lighting. The horizontal axis indicates the rise time of the first sustain pulse in the sustain period, that is, the length of time T2, and the vertical axis The axis indicates the sustain pulse voltage at which erroneous lighting starts to occur. Here, the sustain pulse voltage at which erroneous lighting starts to occur is an index of the difficulty of erroneous lighting, and the higher the sustain pulse voltage at which erroneous lighting starts to occur, the less likely that erroneous lighting occurs. As shown in FIG. 7, when the rise time of the first sustain pulse is lengthened, it becomes difficult to generate an erroneous discharge until 650 ns, and it is experimentally demonstrated that the erroneous discharge can be suppressed most when set to 600 ns to 700 ns. I was able to confirm.

このように、本実施の形態においては、最初の維持パルスのパルス幅を広くしたまま維持パルスの立ち上がりを共振周期の1/2よりも長くすることにより、誤放電の発生を抑えている。上述したように、最初の維持パルスのパルス幅を広くするのは、放電遅れの大きい放電セルの維持放電を確実に発生させるためであるが、そのため最初の維持パルスでは誤点灯も発生しやすくなっている。最初の維持パルスのパルス幅を狭くしても誤放電発生の確率を下げることができるが、同時に放電遅れの大きい放電セルの維持放電も不安定になってしまう。しかし、最初の維持パルスの立ち上がりを長くすることによって、維持放電にあまり悪影響を与えることなく誤放電を抑えることができることがわかった。   As described above, in the present embodiment, the occurrence of erroneous discharge is suppressed by making the rise of the sustain pulse longer than ½ of the resonance period while keeping the pulse width of the first sustain pulse wide. As described above, the pulse width of the first sustain pulse is widened in order to surely generate a sustain discharge in a discharge cell having a large discharge delay. For this reason, the first sustain pulse is likely to cause erroneous lighting. ing. Even if the pulse width of the first sustain pulse is narrowed, the probability of erroneous discharge can be reduced, but at the same time, the sustain discharge of the discharge cell having a large discharge delay becomes unstable. However, it has been found that by increasing the rising edge of the first sustain pulse, it is possible to suppress erroneous discharge without significantly adversely affecting the sustain discharge.

なお、本実施の形態においては、電力回収部を用いて最初の維持パルスの立ち上がり期間を共振周期の1/2よりも長く伸ばしたが、本発明はこれに限られるものではない。維持期間における最初の維持放電を発生させる電圧を表示電極対に印加する前に、最初の維持放電を発生させる電圧よりも低い電圧を表示電極対に印加すれば、局所的な強い電界を生じている壁電荷が維持放電に発展する前に暗電流として消費され、誤放電を抑えることができる。図8は本発明の他の実施の形態における駆動電圧波形を示す図である。図8(a)は、一定の期間T2の間、維持パルス電圧Vsより低い電圧Vs’を走査電極22に印加した後、時刻t3で走査電極22に維持パルス電圧Vsを印加する駆動方法である。また、図8(b)は、期間T2において、維持パルス電圧Vsに向かって上昇するランプ電圧を走査電極22に印加し、その後、時刻t3で走査電極22に維持パルス電圧Vsを印加する駆動方法である。これ以外の駆動電圧波形であっても、局所的な強い電界を生じている壁電荷を維持放電の開始前に減らすことができれば誤放電を抑制することが可能である。   In the present embodiment, the rising period of the first sustain pulse is extended longer than 1/2 of the resonance period using the power recovery unit, but the present invention is not limited to this. If a voltage lower than the voltage that generates the first sustain discharge is applied to the display electrode pair before the voltage that generates the first sustain discharge in the sustain period is applied to the display electrode pair, a strong local electric field is generated. The wall charges are consumed as dark current before developing into sustain discharge, and erroneous discharge can be suppressed. FIG. 8 is a diagram showing drive voltage waveforms in another embodiment of the present invention. FIG. 8A shows a driving method in which, after a voltage Vs ′ lower than the sustain pulse voltage Vs is applied to the scan electrode 22 for a certain period T2, the sustain pulse voltage Vs is applied to the scan electrode 22 at time t3. . FIG. 8B shows a driving method in which a ramp voltage rising toward the sustain pulse voltage Vs is applied to the scan electrode 22 in the period T2, and then the sustain pulse voltage Vs is applied to the scan electrode 22 at time t3. It is. Even with other driving voltage waveforms, it is possible to suppress erroneous discharge if the wall charges generating a strong local electric field can be reduced before the start of the sustain discharge.

本発明のパネルの駆動方法は、高輝度・高精細度パネルであっても、誤点灯を抑え、画像表示品質のよい駆動が可能であり、パネルを用いた画像表示装置等として有用である。   The panel driving method of the present invention is useful as an image display device or the like using a panel because it can suppress erroneous lighting and drive with high image display quality even for a high-luminance and high-definition panel.

本発明の実施の形態に用いるパネルの要部を示す分解斜視図The disassembled perspective view which shows the principal part of the panel used for embodiment of this invention. 同パネルの電極配列図Electrode arrangement of the panel 同パネルを用いたプラズマディスプレイ装置の回路ブロック図Circuit block diagram of plasma display device using the panel 同パネルの各電極に印加する駆動電圧波形を示す図The figure which shows the drive voltage waveform impressed to each electrode of the panel 同パネルを用いたプラズマディスプレイ装置の維持パルス発生部の回路図Circuit diagram of sustain pulse generator of plasma display device using the panel 本発明の実施の形態におけるパネルの駆動方法を説明するためのタイミングチャートTiming chart for explaining a panel driving method according to an embodiment of the present invention 駆動タイミングとそのときの誤点灯との関係を示す実験データを示した図The figure which showed the experimental data which shows the relationship between the drive timing and the erroneous lighting at that time 本発明の他の実施の形態における駆動電圧波形を示す図The figure which shows the drive voltage waveform in other embodiment of this invention

符号の説明Explanation of symbols

10 パネル
22 走査電極
23 維持電極
32 データ電極
51 画像信号処理回路
52 データ電極駆動回路
53 走査電極駆動回路
54 維持電極駆動回路
55 タイミング発生回路
100,200 維持パルス発生部
110,210 電力回収部
120,220 クランプ部
DESCRIPTION OF SYMBOLS 10 Panel 22 Scan electrode 23 Sustain electrode 32 Data electrode 51 Image signal processing circuit 52 Data electrode drive circuit 53 Scan electrode drive circuit 54 Sustain electrode drive circuit 55 Timing generation circuit 100,200 Sustain pulse generation part 110,210 Power recovery part 120, 220 Clamp part

Claims (1)

走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルの駆動方法であって、
維持期間において前記表示電極対に維持パルスを印加して前記放電セルを維持放電させる維持パルス発生部を備え、
前記維持パルス発生部は、前記表示電極対の電極間の静電容量と電力回収用インダクタとの共振により前記表示電極対に電圧を印加する電力回収部と、所定の電源または接地電位に接続して前記表示電極対に電圧を印加するクランプ部とを有し、
前記維持期間における最初の維持放電を発生させる電圧を前記表示電極対に印加する前に、前記最初の維持放電を発生させる電圧よりも低い電圧を、前記電力回収部の共振の周期の1/2より長い期間にわたり前記電力回収部を用いて前記表示電極対に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
A method of driving a plasma display panel comprising a plurality of discharge cells having a display electrode pair consisting of a scan electrode and a sustain electrode,
A sustain pulse generator for sustaining and discharging the discharge cells by applying a sustain pulse to the display electrode pair in the sustain period;
The sustain pulse generator is connected to a power recovery unit that applies a voltage to the display electrode pair by resonance between a capacitance between the electrodes of the display electrode pair and a power recovery inductor, and a predetermined power source or ground potential. And a clamp part for applying a voltage to the display electrode pair,
Before applying the voltage for generating the first sustain discharge in the sustain period to the display electrode pair, a voltage lower than the voltage for generating the first sustain discharge is set to 1/2 of the resonance period of the power recovery unit. A method for driving a plasma display panel, wherein the power recovery unit is applied to the display electrode pair over a longer period .
JP2005300056A 2005-10-14 2005-10-14 Driving method of plasma display panel Expired - Fee Related JP4802650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005300056A JP4802650B2 (en) 2005-10-14 2005-10-14 Driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005300056A JP4802650B2 (en) 2005-10-14 2005-10-14 Driving method of plasma display panel

Publications (2)

Publication Number Publication Date
JP2007108487A JP2007108487A (en) 2007-04-26
JP4802650B2 true JP4802650B2 (en) 2011-10-26

Family

ID=38034383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005300056A Expired - Fee Related JP4802650B2 (en) 2005-10-14 2005-10-14 Driving method of plasma display panel

Country Status (1)

Country Link
JP (1) JP4802650B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152808A1 (en) 2007-06-13 2008-12-18 Panasonic Corporation Plasma display device, and plasma display panel driving method
CN101861613B (en) 2007-11-15 2013-08-14 松下电器产业株式会社 Plasma display apparatus and driving method for plasma display apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279704B2 (en) * 1993-03-19 2002-04-30 富士通株式会社 Driving method of flat panel display device
JPH11282416A (en) * 1998-01-30 1999-10-15 Mitsubishi Electric Corp Driving circuit of plasma display panel, its driving method and plasma display panel device
JP2003157044A (en) * 2001-11-22 2003-05-30 Matsushita Electric Ind Co Ltd Display device and driving method thereof
JP2003316313A (en) * 2002-04-22 2003-11-07 Fujitsu Hitachi Plasma Display Ltd Driving method of plasma display panel and plasma display device
JP4340077B2 (en) * 2003-01-27 2009-10-07 パナソニック株式会社 Display device and driving method thereof
JP4846974B2 (en) * 2003-06-18 2011-12-28 株式会社日立製作所 Plasma display device

Also Published As

Publication number Publication date
JP2007108487A (en) 2007-04-26

Similar Documents

Publication Publication Date Title
JP4530048B2 (en) Plasma display apparatus and driving method of plasma display panel
JP2002215085A (en) Plasma display panel and driving method therefor
JP4538053B2 (en) Plasma display panel driving apparatus, driving method, and plasma display apparatus
JP4816729B2 (en) Plasma display panel driving method and plasma display device
JP5061909B2 (en) Plasma display apparatus and driving method of plasma display panel
WO2007069598A1 (en) Plasma display panel drive method and plasma display device
JP5131241B2 (en) Driving method of plasma display panel
JP5146458B2 (en) Plasma display apparatus and driving method of plasma display panel
JP2007304259A (en) Method for driving plasma display panel, and plasma display device
JP4725522B2 (en) Plasma display panel driving method and plasma display device
JP4802650B2 (en) Driving method of plasma display panel
JP5162824B2 (en) Driving method of plasma display panel
JP4887722B2 (en) Driving method of plasma display panel
JP4997751B2 (en) Driving method of plasma display panel
JP4893283B2 (en) Driving method of plasma display panel
JP2008309826A (en) Driving method of plasma display panel, and plasma display device
JP5136414B2 (en) Plasma display apparatus and driving method of plasma display panel
JP2010266651A (en) Method for driving plasma display panel, and the plasma display device
WO2012090451A1 (en) Driving method for plasma display panel, and plasma display device
JP4835233B2 (en) Plasma display device
JPWO2009072239A1 (en) Plasma display panel display device and driving method thereof
JP2009192589A (en) Plasma display apparatus
JP2007133291A (en) Driving method of plasma display panel
JP2010266648A (en) Driving method of plasma display panel, and plasma display device
JP2007108489A (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080922

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees