[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4893972B2 - プローブカードのプローブ基板 - Google Patents

プローブカードのプローブ基板 Download PDF

Info

Publication number
JP4893972B2
JP4893972B2 JP2008548429A JP2008548429A JP4893972B2 JP 4893972 B2 JP4893972 B2 JP 4893972B2 JP 2008548429 A JP2008548429 A JP 2008548429A JP 2008548429 A JP2008548429 A JP 2008548429A JP 4893972 B2 JP4893972 B2 JP 4893972B2
Authority
JP
Japan
Prior art keywords
probe
channel
terminal
board
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008548429A
Other languages
English (en)
Other versions
JP2009521697A (ja
Inventor
ユ,ジョン−ソン
ジョン,ソン−フン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soulbrain ENG Co Ltd
Original Assignee
Phicom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phicom Corp filed Critical Phicom Corp
Publication of JP2009521697A publication Critical patent/JP2009521697A/ja
Application granted granted Critical
Publication of JP4893972B2 publication Critical patent/JP4893972B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、半導体素子検査用のプローブカードのプローブ基板に係り、さらに詳細には、測定対象物に接触する複数のプローブが設けられる、プローブカードのプローブ基板に関する。
一般的に半導体素子は、酸化工程、拡散工程、エッチング工程及び配線形成工程などの加工工程がウェーハ上で繰り返し行われることによりウェーハ上に具現される。ウェーハ上に具現された半導体素子は、スライス(Slicing)及びパッケージ(Packaging)されて外部に出荷される。そして、ウェーハ加工工程を終了しウェーハ上に具現された半導体素子は、スライスする前に、ウェーハ上に具現された半導体素子が正常であるか否かを決定するため、プローブテストにより検査される。
このようなプローブテストでは、半導体基板上に具現されたチップの電極パッドと接触したプローブカードのプローブチップを介してテスト装置が所定の電気信号を印加した後、これに応じた電気信号をテスト装置が再び受信し、半導体基板上に具現されたチップが正常であるか否かをテストする。
そして、このように半導体基板上に具現されたチップが正常であるか否かをテストするプローブテストでは、被検査体、即ち、半導体基板上に具現された各チップパッドのレイアウト(Layout)に対応するプローブを配置したプローブ基板を含むプローブカード(Probe Card)が使用されている。
従来のプローブカードは、韓国特許登録第10−399210号に記載されているようなプローブ基板(「スペーストランスフォーマ」とも称する)を有する。該プローブ基板はプローブカードを構成する部品の中でも製造単価の高い部品に属する。ところが、このようなプローブ基板の使用中に信号を伝達するチャンネル上に欠陥(信号ラインのエージング現象)が発生すると、チャンネル欠陥が発生したプローブ基板は再使用することができず、新しいプローブ基板に交換される。
このような理由から、プローブ基板の交換費用の増加、生産遅延による半導体製造企業の経済的な損失、そして、顧客の要求への迅速な対応ができないという問題があった。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、チャンネルの一部が損傷した場合でも補修して再使用可能な、プローブカードのプローブ基板を提供することにある。
本発明の他の目的は、チャンネルの一部が損傷した場合でも補修して交換費用を節減できる、プローブカードのプローブ基板を提供することにある。
上記の目的を達成すべく、本発明によるプローブカードのプローブ基板は測定対象物に接触する複数のプローブが設けられる、プローブカードのプローブ基板であって、プローブと電気的に連結される複数のメインチャンネルと、前記複数のメインチャンネルのうち損傷したメインチャンネルに代わる少なくとも一つの予備チャンネルと、を含んで成り、前記予備チャンネルと前記メインチャンネルは各々、外部からの電気的な信号が印加される第1端子と、プローブに接触する第2端子と、前記第1端子と第2端子とを連結する内部配線と、を備え、前記予備チャンネルの第1及び第2端子と前記損傷したメインチャンネルの第1及び第2端子は、ジャンパ線を介してそれぞれ連結されていることを特徴とする。上記のようなプローブカードのプローブ基板において、ジャンパ線は導電性ワイヤで構成されることが好ましく、また、ジャンパ線は、銅、金、タングステン、金合金、銅合金及びタングステン合金のうち何れか一つで構成されることが好適である。そして、また、本発明によるプローブカードのプローブ基板は、測定対象物に接触する複数のプローブが設けられる、プローブカードのプローブ基板であって、プローブと電気的に連結される複数のメインチャンネルと、前記複数のメインチャンネルのうち損傷したメインチャンネルに代わる少なくとも一つの予備チャンネルと、を含んで成り、予備チャンネルと前記メインチャンネルは各々、外部からの電気的な信号が印加される第1端子と、プローブに接触する第2端子と、前記第1端子と第2端子とを連結する内部配線と、を備え、前記予備チャンネルの第1及び第2端子と前記損傷した前記メインチャンネルの第1及び第2端子は、導電性の追加配線を介してそれぞれ連結されていることを特徴とする。このプローブカードのプローブ基板において、前記追加配線は、銅、金、タングステン、金合金、銅合金及びタングステン合金のうち何れか一つで構成されることが好ましい。
本発明によれば、プローブ基板のメインチャンネルの一部が損傷した場合でも、予備チャンネルを利用して損傷したメインチャンネルを再生して使用することができるため、不必要な交換費用を減らすことができる。
本発明の実施の形態を添付した図1乃至図13を参照して詳しく説明する。なお、図面において類似した構成要素に対しては類似した参照符号で表示する。
図1乃至図3を参照すれば、プローブカード100は、内部回路と連結される複数の接続孔112が形成されたプリント回路基板110と、検査対象体(ウェーハ上のチップ)に直接接触する複数のプローブ(Probe)10が下面に付着したプローブ基板130と、プリント回路基板110とプローブ基板130との間に配置され、これらを互いに電気的に連結するインタフェース手段である相互接続体120と、プローブ基板130をプリント回路基板110に結合支持する支持手段と、を含む。支持手段は、プリント回路基板110とプローブ基板130の上下部に位置する補強板42、46、48と、ボルト44、50、58からなり、これらが締結されることによりプローブ基板130がプリント回路基板110に結合支持される。
プリント回路基板110の一側表面には、複数のドット又はパッドからなる複数の基板端子部(図示せず)が垂直及び水平軸に沿って配置される。そして、接続孔112には内部回路と連結されるように内壁に銅などの導電性物質からなる導電膜(図示せず)が形成される。
相互接続体120は第1接続部126、第2接続部122、及び連結部124を含み、第2接続部122は接続孔112に挿入される。ここで第2接続部122は、中空の長いO−リング形状を有するので、接続孔112の内部に強制挿入されると、一時的に収縮した後自らの弾性により元の形状に戻ろうとし、接続孔112の内部に嵌合されて、導電膜と緊密に接触する。連結部124は、一定の距離だけ離隔して設けられたプリント回路基板110とプローブ基板130との間の離隔空間内に位置する。第1接続部126は第2ガイドフィルム128のホール128aに案内されてプローブ基板130のメインチャンネル134の第1端子134aに接触するようになっている。このような、プリント回路基板110とプローブ基板130とを電気的に連結するインタフェース手段である相互接続体120は、多様な形状を有し得る。プローブ10、複数のメインチャンネル134を有するプローブ基板130、相互接続体120及びプリント回路基板110内の回路は、互いに電気的に連結されている。
多層回路基板からなるプローブ基板130は、プローブ10及び相互接続体120を電気的に連結する複数のメインチャンネル134と、メインチャンネル134のうち損傷したメインチャンネルに代わり得る予備チャンネル136を備える。本実施の形態では、一つのDUT(Device Under Test)当たり二つの予備チャンネルが具備されている(図2)が、一つ又は三つ以上の予備チャンネルが具備され得る。ここで、DUTとは、プローブカード100のプローブ基板130のプローブ10が検査対象体に接触してチェックするウェーハ上のチップ(die)を意味する。図2は、予備チャンネルの数とDUTとの関係の一例を表している。
メインチャンネル134は、プローブ基板130の第1表面132aに形成されて相互接続体120の第1接続部126と電気的に連結する第1端子134aと、第2表面132bに形成されてプローブ10と電気的に連結する第2端子134bと、プローブ基板130の内部に形成されて第1及び第2表面の第1及び第2端子134a、134bを互いに電気的に連結する内部配線134cを含む。
メインチャンネル134は、プローブ基板130の第1表面132aに形成されて相互接続体120の第1接続部126と電気的に連結する第1端子134aと、第2表面132bに形成されてプローブ10と電気的に連結する第2端子134bと、プローブ基板130の内部に形成されて第1及び第2表面の第1及び第2端子134a、134bを互いに電気的に連結する内部配線134cを含む。
メインチャンネル134と同様に、予備チャンネル136は、プローブ基板130の第1表面132aに形成された第1端子136aと、第2表面132bに形成された第2端子136bと、プローブ基板130の内部に形成されて第1及び第2表面の第1及び第2端子136a、136bを電気的に連結する内部配線136cとを含む。予備チャンネル136の第1及び第2端子136a、136bは、損傷したメインチャンネル134’(図4参照)の第1及び第2端子134a、134bにジャンパ線140(図4参照)又は追加配線142a(図13参照)を介して電気的に連結され得る。ここで、予備チャンネル136と損傷したメインチャンネル134’とを電気的に連結する際には、抵抗率の低い材料を使用して、予備チャンネル136を介した場合とメインチャンネル134を介した場合の信号伝達時における電気的な特性の差をできる限り小さくすることが重要である。予備チャンネル136とメインチャンネル134’とを電気的に連結するための材料として抵抗率の低い銅、金、タングステン、又はこれらの合金を使用できる。従って、予備チャンネル136による追加的な抵抗値を約0.01ohm以下に抑えることができるので、全体的な抵抗値にほとんど影響を与えない。一例として、ジャンパ線140又は追加配線142aを介して予備チャンネル136の第1及び第2端子136a、136bと損傷したメインチャンネル134’の第1及び第2端子134a、134bとが連結された後、損傷したメインチャンネル134’の第1及び第2端子134a、134b間のライン抵抗値としては0.1−0.5ohm以内が好ましい。このため、予備チャンネル136は、検査すべき各ダイ(die)に該当するメインチャンネル134の行または列の両側に形成され、メインチャンネル134から最小1mmから最大40mm(近ければ近いほど良い)の範囲に配置すべきである。予備チャンネル136がメインチャンネル134から40mm以上離れると、ライン抵抗値が増加し検査の信頼度が低下する可能性がある。一例として、予備チャンネル136とメインチャンネル134との最大距離と最小距離によってライン抵抗値の範囲を設定することもできる。
図4は、本実施形態に係る予備チャンネルと損傷したメインチャンネルがワイヤを介して連結された状態を示す断面図である。
図4に示すように、本実施形態に係るプローブ基板130では、メインチャンネル134のうち損傷したメインチャンネル134’が発生すると、損傷したメインチャンネル134’の第1及び第2端子134a、134bを、最も隣接する予備チャンネル136の第1及び第2端子136a、136bに導電性ワイヤからなるジャンパ線140を介して電気的に連結する再生過程を行う。プローブ基板130はこのような簡単な再生過程によって再使用することができる。
図5乃至図13は、本実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される再生方法の過程を順次に示す図である。本方法では、図5に示すように、プローブ基板にメインチャンネル134のうち損傷したメインチャンネル134’が発生すると、損傷したメインチャンネルは次の過程を経て再生される。
図6乃至図13に示すように、先ず、プローブ基板130に設けられたプローブ10を除去する(図6)。プローブ10が除去された状態で、損傷したメインチャンネル134’の第1及び第2端子134a、134bに最も隣接する予備チャンネル136の第1及び第2端子136a、136bは、フォトリソグラフィ工程を経て形成される追加配線142aを介して連結される(図13)。追加配線142aを形成する過程は、プローブ基板130の第1表面132aに導電膜142を蒸着するステップを含む(図7)。導電膜142はプローブ基板130の第1表面132aに銅、金、タングステンなどのように電導性の良い金属またはその合金をフォトリソグラフィ工程により選択的にまたは全体的に蒸着することにより形成される。金属又は合金薄膜の形成は、物理蒸着(PVD:Physical Vapor Deposition)、化学気相蒸着(CVD:Chemical Vapor Depositon)、電解めっき、無電解めっきなどの方法により行われ得る。導電膜142を形成した後、導電膜142の上部にフォトレジスト(以下、保護膜と称する)144を塗布し(図8)、損傷したメインチャンネル134’の第1端子134aと予備チャンネル136の第1端子136aとを連結する形状の保護膜パターン144aをフォトリソグラフィにより形成する(図9)。そして、導電膜142のうち保護膜パターン144aにより保護される領域を除いた露出部分の導電膜142をエッチング工程などの方法によって除去する(図10)。最後に保護膜パターン144aまで除去すると、プローブ基板130の第1表面132aに損傷したメインチャンネル134’の第1端子134aと予備チャンネル136の第1端子136aとを連結する追加配線142aが形成される(図11)。
図12に示すように、損傷したメインチャンネル134’の第2端子134bと予備チャンネル136の第2端子136bとを連結するもう一つの追加配線142aは、上述した方法と同一の方法で形成される。その方法については以上で詳しく説明したので省略する。
このように、プローブ基板130の第1表面132aと第2表面132bに追加配線142aが形成された状態で、プローブ基板130の第2端子134bにプローブ10を設置すると、再生過程が完了する(図13参照)。
図4及び図13に示すように、もし複数のメインチャンネル134のうち何れか一つのメインチャンネル134’が損傷して正常的な信号の伝達が行われなくても、予備チャンネル136を使用すればプローブ基板130を廃棄しなくても良い。即ち、予備チャンネル136の第1及び第2端子136a、136bと損傷したメインチャンネル134’の第1及び第2端子134a、134bとをジャンパ線140(又は追加配線142a)を介して連結すれば、電気的な信号が損傷したメインチャンネル134’の第1端子134a‐ジャンパ線140(又は追加配線142a)‐予備チャンネル136(第1端子‐内部配線‐第2端子)‐ジャンパ線140(又は追加配線)‐損傷したメインチャンネルの第2端子136bを経てプローブ10に提供される。それ故、プローブ基板130を廃棄する浪費を防ぐことができる。
本発明によれば、プローブ基板のメインチャンネルの一部が損傷した場合でも、損傷したメインチャンネルを予備チャンネルを利用して再生して使用することができるため、不必要な交換費用を減らすことができる。
本発明の一実施形態に係るプローブ基板を含む、プローブカードを概略的に示す構成図である。 本発明の一実施形態に係る、プローブカードのプローブ基板の平面図である。 本発明の一実施形態に係る、プローブカードのプローブ基板の部分的斜視図である。 本発明の一実施形態に係る予備チャンネルと損傷したメインチャンネルがワイヤを介して連結された状態を示すプローブ基板の断面図である。 本発明の一実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される、プローブ基板の再生方法の過程を順次に示す図である。 本発明の一実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される、プローブ基板の再生方法の過程を順次に示す図である。 本発明の一実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される、プローブ基板の再生方法の過程を順次に示す図である。 本発明の一実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される、プローブ基板の再生方法の過程を順次に示す図である。 本発明の一実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される、プローブ基板の再生方法の過程を順次に示す図である。 本発明の一実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される、プローブ基板の再生方法の過程を順次に示す図である。 本発明の一実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される、プローブ基板の再生方法の過程を順次に示す図である。 本発明の一実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される、プローブ基板の再生方法の過程を順次に示す図である。 本発明の一実施形態に係るプローブカードのプローブ基板について、予備チャンネルと損傷したメインチャンネルが追加配線を介して連結される、プローブ基板の再生方法の過程を順次に示す図である。
10 プローブ
42、46、48 支持手段の補強板
44、50、58 支持手段のボルト
100 プローブカード
110 プリント回路基板
112 接続孔
120 相互接続体
122 第2接続部
124 連結部
126 第1接続部
128 第2ガイドフィルム
128a ホール
130 プローブ基板
132a 第1表面
132b 第2表面
134 メインチャンネル
134’ 損傷したメインチャンネル
134a 第1端子
134b 第2端子
134c 内部配線
136 予備チャンネル
136a 第1端子
136b 第2端子
136c 内部配線
140 ジャンパ線
142 導電膜
142a 追加配線
144 保護膜(フォトレジスト)
144a 保護膜パターン

Claims (5)

  1. 測定対象物に接触する複数のプローブが設けられる、プローブカードのプローブ基板であって、
    プローブと電気的に連結される複数のメインチャンネルと、前記複数のメインチャンネルのうち損傷したメインチャンネルに代わる少なくとも一つの予備チャンネルと、を含んで成り、
    前記予備チャンネルと前記メインチャンネルは各々、外部からの電気的な信号が印加される第1端子と、プローブに接触する第2端子と、前記第1端子と第2端子とを連結する内部配線と、を備え、
    前記予備チャンネルの第1及び第2端子と前記損傷したメインチャンネルの第1及び第2端子は、ジャンパ線を介してそれぞれ連結されていることを特徴とするプローブカードのプローブ基板。
  2. 前記ジャンパ線は導電性ワイヤで構成されることを特徴とする請求項に記載のプローブカードのプローブ基板。
  3. 前記ジャンパ線は、銅、金、タングステン、金合金、銅合金及びタングステン合金のうち何れか一つで構成されることを特徴とする請求項1又は2に記載のプローブカードのプローブ基板。
  4. 測定対象物に接触する複数のプローブが設けられる、プローブカードのプローブ基板であって、
    プローブと電気的に連結される複数のメインチャンネルと、前記複数のメインチャンネルのうち損傷したメインチャンネルに代わる少なくとも一つの予備チャンネルと、を含んで成り、
    前記予備チャンネルと前記メインチャンネルは各々、外部からの電気的な信号が印加される第1端子と、プローブに接触する第2端子と、前記第1端子と第2端子とを連結する内部配線と、を備え、
    前記予備チャンネルの第1及び第2端子と前記損傷した前記メインチャンネルの第1及び第2端子は、導電性の追加配線を介してそれぞれ連結されていることを特徴とするプローブカードのプローブ基板。
  5. 前記追加配線は、銅、金、タングステン、金合金、銅合金及びタングステン合金のうち何れか一つで構成されることを特徴とする請求項に記載のプローブカードのプローブ基板。
JP2008548429A 2005-12-29 2006-12-29 プローブカードのプローブ基板 Expired - Fee Related JP4893972B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0133906 2005-12-29
KR1020050133906A KR100683444B1 (ko) 2005-12-29 2005-12-29 프로브 카드의 기판 및 그 기판의 재생 방법
PCT/KR2006/005878 WO2007075070A1 (en) 2005-12-29 2006-12-29 Substrate of probe card and method for regenerating thereof

Publications (2)

Publication Number Publication Date
JP2009521697A JP2009521697A (ja) 2009-06-04
JP4893972B2 true JP4893972B2 (ja) 2012-03-07

Family

ID=38103808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008548429A Expired - Fee Related JP4893972B2 (ja) 2005-12-29 2006-12-29 プローブカードのプローブ基板

Country Status (6)

Country Link
US (1) US7867790B2 (ja)
JP (1) JP4893972B2 (ja)
KR (1) KR100683444B1 (ja)
CN (1) CN101351877B (ja)
TW (1) TWI312868B (ja)
WO (1) WO2007075070A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806736B1 (ko) 2007-05-11 2008-02-27 주식회사 에이엠에스티 프로브 카드 및 그 제조방법
TWI410650B (zh) * 2007-11-09 2013-10-01 Hon Hai Prec Ind Co Ltd 轉接板
KR101101552B1 (ko) * 2009-09-11 2012-01-02 삼성전기주식회사 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
KR101121644B1 (ko) * 2009-09-17 2012-02-28 삼성전기주식회사 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
US8692136B2 (en) * 2010-07-13 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Method of repairing probe card and probe board using the same
KR101136534B1 (ko) * 2010-09-07 2012-04-17 한국기계연구원 프로브 카드 및 이의 제조 방법
TWI428608B (zh) 2011-09-16 2014-03-01 Mpi Corp 探針測試裝置與其製造方法
TWI439698B (zh) * 2011-09-30 2014-06-01 Hermes Testing Solutions Inc 電路測試探針卡及其探針基板結構
KR102235612B1 (ko) 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245330A (ja) * 1994-03-02 1995-09-19 Nippon Steel Corp 集積回路評価装置
JP2002222839A (ja) * 2001-01-29 2002-08-09 Advantest Corp プローブカード
JP2003202350A (ja) * 2001-12-28 2003-07-18 Tokyo Cathode Laboratory Co Ltd プローブカード用探針、プローブカード用探針ユニット、プローブカード及びそれらの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534784A (en) * 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
KR20000064001A (ko) * 2000-08-16 2000-11-06 홍영희 프로브 및 프로브 카드
US6825177B2 (en) * 2000-10-30 2004-11-30 Parker Hughes Institute Aryl phosphate derivatives of d4T with potent anti-viral activity
US6677771B2 (en) * 2001-06-20 2004-01-13 Advantest Corp. Probe contact system having planarity adjustment mechanism
US6523255B2 (en) * 2001-06-21 2003-02-25 International Business Machines Corporation Process and structure to repair damaged probes mounted on a space transformer
DE60207572T2 (de) 2001-07-11 2006-08-10 Formfactor, Inc., Livermore Verfahren zum herstellen einer nadelkarte
US20030098702A1 (en) 2001-11-29 2003-05-29 Fujitsu Limited Probe card and probe contact method
US6777319B2 (en) * 2001-12-19 2004-08-17 Formfactor, Inc. Microelectronic spring contact repair
US6713686B2 (en) * 2002-01-18 2004-03-30 International Business Machines Corporation Apparatus and method for repairing electronic packages
KR20030065978A (ko) 2002-02-02 2003-08-09 에이엠에스티 주식회사 프로브 카드의 구조
US6916670B2 (en) * 2003-02-04 2005-07-12 International Business Machines Corporation Electronic package repair process
US7180318B1 (en) * 2004-10-15 2007-02-20 Xilinx, Inc. Multi-pitch test probe assembly for testing semiconductor dies having contact pads
US7437813B2 (en) * 2006-02-08 2008-10-21 Sv Probe Pte Ltd. Probe repair methods
US7761966B2 (en) * 2007-07-16 2010-07-27 Touchdown Technologies, Inc. Method for repairing a microelectromechanical system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245330A (ja) * 1994-03-02 1995-09-19 Nippon Steel Corp 集積回路評価装置
JP2002222839A (ja) * 2001-01-29 2002-08-09 Advantest Corp プローブカード
JP2003202350A (ja) * 2001-12-28 2003-07-18 Tokyo Cathode Laboratory Co Ltd プローブカード用探針、プローブカード用探針ユニット、プローブカード及びそれらの製造方法

Also Published As

Publication number Publication date
TW200736620A (en) 2007-10-01
CN101351877A (zh) 2009-01-21
KR100683444B1 (ko) 2007-02-22
JP2009521697A (ja) 2009-06-04
WO2007075070A1 (en) 2007-07-05
CN101351877B (zh) 2010-10-27
TWI312868B (en) 2009-08-01
US7867790B2 (en) 2011-01-11
US20090002005A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
JP4893972B2 (ja) プローブカードのプローブ基板
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
KR20050086803A (ko) 프로브 배열체 및 그 제조 방법
US10186463B2 (en) Method of filling probe indentations in contact pads
US20080157792A1 (en) Probe Card and Method of Manufacturing the Same
KR101047537B1 (ko) 프로브 카드
KR102148840B1 (ko) 프로브 카드
US6864695B2 (en) Semiconductor device testing apparatus and semiconductor device manufacturing method using it
WO2007023884A1 (ja) プローブカード用ガイド板およびその加工方法
KR100291940B1 (ko) 중공형 프로브팁을 수직으로 배치한 프로브카드
WO2024135182A1 (ja) 接続装置
KR100947916B1 (ko) 프로브 카드용 인쇄회로기판
KR20130072396A (ko) 프로브 카드용 공간변환기 및 프로브 카드용 공간변환기의 제조방법
KR101101552B1 (ko) 세라믹 기판의 리페어 방법 및 이를 이용하여 리페어된 세라믹기판
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 pcm 테스트 패턴
JP4492976B2 (ja) 半導体装置
KR20060104366A (ko) 반도체 웨이퍼 검사기의 프로브 장치
JPH0483359A (ja) 電気的接続部材を用いた被測定部品の検査方法
JP4544236B2 (ja) Tabテープ
JP3447496B2 (ja) 半導体搭載用配線板
CN107205313B (zh) 易于测试的多层电路板
JPS631097A (ja) 電子部品搭載基板
JP5203136B2 (ja) コンタクトプローブの製造方法
JP2010025629A (ja) プローブカード
JP2000077147A (ja) 半導体装置用の測定装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees