JP4879323B2 - 誤り訂正復号装置および再生装置 - Google Patents

Description

本発明は、誤り訂正符号の復号技術に関し、特に外符号と内符号との組み合わせにより構成される連接符号や積符号の復号技術に関する。

誤り訂正技術は、信頼性の高い通信システムや情報記録システムの実現のために必須の技術である。連接符号や積符号は、２種類の符号（外符号と内符号）の組み合わせにより構成される符号であり、たとえば、外符号としてＲＳ符号（リードソロモン符号：Reed-Solomon code）やＢＣＨ符号（Bose-Chaudhuri-Hocquenghem code）が広く使用され、内符号としては、畳み込み符号、ターボ符号あるいはＬＤＰＣ符号（低密度パリティ検査符号：Low Density Parity Check code）が広く使用されている。特にターボ符号とＬＤＰＣ符号は、シャノン限界に迫る性能を実現する誤り訂正符号として注目されている。ＬＤＰＣ符号とその復号法については、たとえば、特許文献１（特開２００６−２７９３９６号公報）に開示されている。

また、前述の誤り訂正符号について誤り検出能力の高い復号アルゴリズムの研究がなされている。光ディスクやＨＤ（ハードディスク）などの記録媒体から読み出された信号には、ランダム誤りだけでなく、当該記録媒体の損傷や再生装置の機械的動作に起因してバースト誤りが発生しやすい。バースト誤りを高精度に検出するための復号アルゴリズムは、たとえば、特許文献２（特開２００４−１２７４０８号公報）や特許文献３（特開２００５−１６６０８９号公報）に開示されている。しかしながら、復号アルゴリズムの誤り検出率が高いほどにその復号処理に時間がかかり、スループットの低下を招きやすいという問題がある。
特開２００６−２７９３９６号公報 特開２００４−１２７４０８号公報 特開２００５−１６６０８９号公報

上記に鑑みて本発明の第１の目的は、極めて高い誤り訂正能力を実現し得る誤り訂正復号装置および再生装置を提供することである。本発明の第２の目的は、高い誤り訂正能力を実現しつつスループットをも向上させ得る誤り訂正復号装置および再生装置を提供することである。

第１の態様による誤り訂正復号装置は、第１の誤り訂正用の外符号と第２の誤り訂正用の内符号との組み合わせにより構成された符号化データに誤り訂正復号を施す復号装置であって、前記符号化データを復調して尤度情報値のデータ系列を生成する復調器と、前記尤度情報値のデータ系列を一時的に記憶するメモリ回路と、前記メモリ回路から読み出された尤度情報値のデータ系列に基づいて前記第２の誤り訂正のための繰り返し復号を実行して硬判定値系列を生成する第２誤り訂正復号器と、前記硬判定値系列に対して前記第１の誤り訂正のための代数的復号を実行することにより前記硬判定値系列中の消失ビットを検出して当該検出された消失ビットの位置を表すイレージャフラグを生成する第１誤り訂正復号器と、を備え、前記第２誤り訂正復号器は、前記イレージャフラグに応じて、前記メモリ回路から前記尤度情報値のデータ系列を再度読み出し、当該再度読み出されたデータ系列のうち前記消失ビットの位置に対応しない尤度情報値と、当該再度読み出されたデータ系列のうち前記消失ビットの位置に対応する尤度情報値を無効にする所定値とに基づいて前記繰り返し復号を実行することを特徴とする。

本発明の第２の態様による誤り訂正復号装置は、第１の誤り訂正用の外符号と第２の誤り訂正用の内符号との組み合わせにより構成された符号化データに誤り訂正復号を施す復号装置であって、前記符号化データを復調して尤度情報値のデータ系列を生成する復調器と、前記尤度情報値のデータ系列中の消失ビットを検出して当該検出された消失ビットの位置を表す第１のイレージャフラグを生成する消失位置検出部と、前記尤度情報値のデータ系列を一時的に記憶するメモリ回路と、前記消失ビットが検出されないときは、前記メモリ回路から読み出されたデータ系列の尤度情報値に基づいて前記第２の誤り訂正のための繰り返し復号を実行して硬判定値系列を生成する第２誤り訂正復号器と、前記硬判定値系列に対して前記第１の誤り訂正のための代数的復号を実行する第１誤り訂正復号器と、を備え、前記消失ビットが検出されたときは、前記第２誤り訂正復号器は、前記メモリ回路から読み出された尤度情報値のデータ系列のうち前記消失ビットの位置に対応しない尤度情報値と、当該読み出された尤度情報値のデータ系列のうち前記消失ビットの位置に対応する尤度情報値を無効にする所定値とに基づいて前記繰り返し復号を実行することを特徴とする。

本発明の第３の態様による再生装置は、第１の誤り訂正用の外符号と第２の誤り訂正用の内符号との組み合わせにより構成された符号化データを記録媒体から読み出し、当該読み出された符号化データに誤り訂正復号を施す再生装置であって、前記記録媒体を駆動して当該記録媒体から前記符号化データを読み出すドライバ部と、当該読み出された符号化データを復調して尤度情報値のデータ系列を生成する復調器と、前記尤度情報値のデータ系列を一時的に記憶するメモリ回路と、前記メモリ回路から読み出された尤度情報値のデータ系列に基づいて前記第２の誤り訂正のための繰り返し復号を実行して硬判定値系列を生成する第２誤り訂正復号器と、前記硬判定値系列に対して前記第１の誤り訂正のための代数的復号を実行することにより前記硬判定値系列中の消失ビットを検出して当該検出された消失ビットの位置を表すイレージャフラグを生成する第１誤り訂正復号器と、を備え、前記第２誤り訂正復号器は、前記イレージャフラグに応じて、前記メモリ回路から前記尤度情報値のデータ系列を再度読み出し、当該再度読み出されたデータ系列のうち前記消失ビットの位置に対応しない尤度情報値と、当該再度読み出されたデータ系列のうち前記消失ビットの位置に対応する尤度情報値を無効にする所定値とに基づいて前記繰り返し復号を実行することを特徴とする。

本発明の第４の態様による再生装置は、第１の誤り訂正用の外符号と第２の誤り訂正用の内符号との組み合わせにより構成された符号化データを記録媒体から読み出し、当該読み出された符号化データに誤り訂正復号を施す再生装置であって、前記記録媒体を駆動して当該記録媒体から前記符号化データを読み出すドライバ部と、前記符号化データを復調して尤度情報値のデータ系列を生成する復調器と、前記尤度情報値のデータ系列中の消失ビットを検出して当該検出された消失ビットの位置を表す第１のイレージャフラグを生成する消失位置検出部と、前記尤度情報値のデータ系列を一時的に記憶するメモリ回路と、前記消失ビットが検出されないときは、前記メモリ回路から読み出されたデータ系列の尤度情報値に基づいて前記第２の誤り訂正のための繰り返し復号を実行して硬判定値系列を生成する第２誤り訂正復号器と、前記硬判定値系列に対して前記第１の誤り訂正のための代数的復号を実行する第１誤り訂正復号器と、を備え、前記消失ビットが検出されたときは、前記第２誤り訂正復号器は、前記メモリ回路から読み出された尤度情報値のデータ系列のうち前記消失ビットの位置に対応しない尤度情報値と、当該読み出された尤度情報値のデータ系列のうち前記消失ビットの位置に対応する尤度情報値を無効にする所定値とに基づいて前記繰り返し復号を実行することを特徴とする。

図１は、本発明の第１実施例である記録再生装置の概略構成を示す機能ブロック図である。 図２（Ａ）および図２（Ｂ）は、符号化データの誤り訂正符号フォーマットの例を示す図である。 図３は、符号化データの誤り訂正符号フォーマットの他の例を示す図である。 図４は、第１実施例に係る誤り訂正復号部の構成を示すブロック図である。 図５は、第１実施例の変形例に係る誤り訂正復号部の構成を示すブロック図である。 図６は、第１実施例に係る誤り訂正復号部による動作手順を概略的に示すフローチャートである。 図７は、第１実施例に係る第２の誤り訂正符号の処理手順を示すフローチャートである。 図８は、サム−プロダクト復号法を説明するための図である。 図９（Ａ）〜図９（Ｃ）は、サム−プロダクト復号法のメッセージ・パッシング・アルゴリズムを説明するための図である。 図１０は、第１実施例の変形例に係る第２の誤り訂正符号の処理手順を示すフローチャートである。 図１１は、本発明の第２実施例である記録再生装置の概略構成を示す機能ブロック図である。 図１２は、第２実施例に係る誤り訂正復号部の構成を示すブロック図である。 図１３は、第２実施例に係る誤り訂正復号部による動作手順を概略的に示すフローチャートである。 図１４は、第２実施例に係る第２の誤り訂正符号の処理手順を示すフローチャートである。 図１５は、本発明の第３実施例である記録再生装置の概略構成を示す機能ブロック図である。 図１６は、第３実施例に係る誤り訂正復号部の構成を示すブロック図である。 図１７は、第３実施例に係る抽出制御部の構成の一例を示す回路図である。 図１８は、第３実施例に係る抽出制御部の構成の他の例を示す回路図である。 図１９は、第３実施例に係る抽出制御部の構成のさらに他の例を示す回路図である。 図２０は、第３実施例に係る誤り訂正復号部による動作手順を概略的に示すフローチャートである。 図２１は、本発明の第４実施例である記録再生装置の概略構成を示す機能ブロック図である。 図２２は、第４実施例に係る誤り訂正復号部の構成を示すブロック図である。 図２３は、第４実施例に係る誤り訂正復号部による動作手順を概略的に示すフローチャートである。 図２４は、本発明の第５実施例である記録再生装置の概略構成を示す機能ブロック図である。 図２５は、第５実施例に係る誤り訂正復号部の構成を示すブロック図である。

符号の説明

１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ 記録再生装置
２ 記録媒体
３ ドライバ部
１１ 第１誤り訂正符号化器
１２ 第２誤り訂正符号化器
２１，２１Ｐ ＳＩＳＯ復調器（軟入力軟出力復調器）
２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ，２２Ｅ 誤り訂正復号部
２３，４３ ＳＰ変換器（シリアル−パラレル変換器）
２４ メモリ回路
２５ 選択回路
２６ 第２誤り訂正復号器
２７ 第１誤り訂正復号器
４０ 消失位置検出部
４１ 抽出制御部
４２ ゲート回路
４４ 誤り訂正復号器
４４ｓ 復号状態判定部
７０ 選択回路

発明を実施するための形態

以下、本発明の種々の実施例について説明する。

＜第１実施例＞
図１は、本発明の第１実施例である記録再生装置１Ａの概略構成を示す機能ブロック図である。この記録再生装置１Ａは、記録媒体２に入力データ（ユーザーデータ）Ｄｉｎを記録する機能並びに記録媒体２から記録データＤｏｕｔを再生する機能を有している。記録媒体２としては、たとえば、ＣＤ（Compact Disc），ＤＶＤ（Digital Versatile Disc），ＢＤ（Blu-ray Disc）もしくはＡＯＤ（Advanced Optical Disc）などの光ディスクであったり、ホログラフィックメモリ，強誘電体プローブメモリあるいはＨＤ（ハードディスク）であればよく、特に制限されるものではない。なお、以下に説明する誤り訂正復号技術は、記録再生装置の分野だけでなく、誤り訂正復号を必要とするいずれの分野にも適用することができる。

記録再生装置１Ａは、誤り訂正符号化部１０、変調器１３およびデータ付加部１４を有する。誤り訂正符号化部１０は、第１誤り訂正符号化器１１と第２誤り訂正符号化器１２を含む。誤り訂正符号化部１０には、ＣＲＣ符号（巡回冗長検査符号：Cyclic Redundancy Check code）が付加された入力データＤｉｎが供給される。第１誤り訂正符号化器１１は、ＢＣＨ符号あるいはＲＳ符号（リードソロモン符号）などの代数的誤り訂正符号である外符号を生成し、当該外符号を入力データＤｉｎに付加する。第２誤り訂正符号化器１２は、第１誤り訂正符号化器１１の出力系列に基づいて、内符号であるＬＤＰＣ符号からなる符号語の系列を生成する。ここで、第１誤り訂正符号化器１１の出力にインターリーブを施すインターリーバを第１誤り訂正符号化器１１と第２誤り訂正符号化器１２との間に介在させ、前記インターリーバによりインターリーブされた信号の順序を元に戻すデインターリーブを行うデインターリーバを第２誤り訂正復号器２６と第１誤り訂正復号器２７との間に介在させてもよい。あるいは、第２誤り訂正符号化器１２と変調器１３との間にインターリーバを介在させ、前記インターリーバによりインターリーブされた信号の順序を元に戻すデインターリーブを行うデインターリーバを復調器２１とメモリ回路２４との間に介在させてもよい。なお、インターリーブは、復号時に、バースト誤り（連続的に発生するエラー）のランダム誤りへの変換を可能にするものである。

変調器１３は、記録媒体２の規格に対応した記録変調方式により、第２誤り訂正符号化器１２から供給される符号語系列を変調する。たとえば、記録媒体２が光ディスクである場合には、変調器１３は、公知のＲＬＬ（Run-Length Limited）変調を実行することができ、記録媒体２がホログラムメモリである場合には、変調器１３は、公知の２−４変調などの２次元変調を実行することができる。データ付加部１４は、変調器１３から供給された変調信号に同期検出用パターンを付加しあるいは位置補正用マーカーを挿入して記録信号を生成し、当該記録信号をドライバ部３に転送する。ドライバ部３は、当該転送された記録信号を記録媒体２に書き込むこととなる。

図２（Ａ），図２（Ｂ）および図３は、それぞれ、誤り訂正符号化部１０で生成され得る符号化データの誤り訂正符号フォーマットの例を概略的に示す図である。図２（Ａ）に示される誤り訂正符号フォーマットでは、符号化データは、ｂ１行×ａ３列のユーザーデータからなるデータブロックと、ｂ１行×（ａ２−ａ３）列の外符号（ＲＳ符号）系列からなる外符号ブロックと、ｂ１行×（ａ１−ａ２）列の内符号（ＬＤＰＣ符号）系列からなる内符号ブロックとで構成される。これらデータブロックと外符号ブロックと内符号ブロックとは直列的に配置されており、データブロックは第０列〜第（ａ３−１）列の領域に、外符号ブロックは第ａ３列〜第（ａ２−１）列の領域に、内符号ブロックは第ａ２列〜第（ａ１−１）列の領域に、それぞれ配置される。

図２（Ｂ）に示される誤り訂正符号フォーマットでは、符号化データは、ｄ２行×ｃ２列のユーザーデータからなるデータブロックと、ｄ２行×（ｃ１−ｃ２）列の外符号（ＲＳ符号）系列からなる外符号ブロックと、（ｄ２−ｄ１）行×ｃ１列の内符号（ＬＤＰＣ符号）系列からなる内符号ブロックとで構成される。これらデータブロックと外符号ブロックとは直列的に配置され、内符号ブロックは、データブロックおよび外符号ブロックと並列に配置されており、データブロックは第０行〜第（ｄ２−１）行且つ第０列〜第（ｃ２−１）列の領域に、外符号ブロックは第０行〜第（ｄ２−１）行且つ第ｃ２列〜第（ｃ１−１）列の領域に、内符号ブロックは第ｄ２行〜第（ｄ１−１）行且つ第０列〜第（ｃ１−１）列の領域に、それぞれ配置される。

図３に示される誤り訂正符号フォーマットは、ｆ１行×ｅ１列の符号ブロックがｇ１個に亘って３次元的に配列されたフォーマットである。第０番〜第（ｇ２−１）番の符号ブロックの各々は、ｆ２行×ｅ２列のユーザーデータからなるデータブロックと、ｆ２行×（ｅ１−ｅ２）列の外符号（ＲＳ符号）系列からなる第１外符号ブロックと、（ｆ１−ｆ２）行×ｅ１列の外符号（ＲＳ符号）系列からなる第２外符号ブロックとで構成される。第１外符号ブロックと第２外符号ブロックとで積符号が構成される。データブロックは第０行〜第（ｆ２−１）行且つ第０列〜第（ｅ２−１）列の領域に、第１外符号ブロックは第０行〜第（ｆ２−１）行且つ第ｅ２列〜第（ｅ１−１）列の領域に、第２外符号ブロックは第ｆ２行〜第（ｆ１−１）行且つ第０列〜第（ｅ１−１）列の領域に、それぞれ配置される。残る第ｇ２番〜第（ｇ１−１）番の符号ブロックの各々は、内符号（ＬＤＰＣ符号）系列のみからなる。

図１に示されるように、記録再生装置１Ａは、記録媒体２から記録データＤｏｕｔを再生する機能ブロックとして、ドライバ部３、付加データ検出部２０、ＳＩＳＯ復調器（軟入力軟出力復調器）２１および誤り訂正復号部２２Ａを有する。誤り訂正復号部２２Ａは、メモリ回路２４、選択回路２５、第２誤り訂正復号器２６および第１誤り訂正復号器２７を含む。上述の如く、第１誤り訂正符号化器１１と第２誤り訂正符号化器１２との間にインターリーバが設けられている場合、インターリーブされている復調信号の配列を元の配列に戻すデインターリーバが、第２誤り訂正復号器２６と第１誤り訂正復号器２７との間に設けられる。

付加データ検出部２０は、ドライバ部３から供給された再生信号をＡ／Ｄ変換して再生サンプル値系列を生成する。また、付加データ検出部２０は、再生サンプル値系列から上記の同期検出用パターンあるいは位置補正用マーカーを検出し、これら同期検出用パターンあるいは位置補正用マーカーを用いて再生サンプル値系列に同期処理および幾何補正などの前処理を施す。付加データ検出部２０は、前処理を施された再生サンプル値系列から変調サンプル値系列を抽出し、当該抽出された変調サンプル値系列をＳＩＳＯ復調器２１に供給する。

ＳＩＳＯ復調器２１は、各変調サンプル値についての確からさ（likelihood）を表す事前情報として対数尤度比（Log Likelihood Ratio）の系列からなる尤度情報Ｌｄを生成し、当該尤度情報Ｌｄを誤り訂正復号部２２Ａに与える。ＳＩＳＯ復調器２１の機能は、たとえば、公知のＢＣＪＲ（Bahl-Cocke-Jelinek-Raviv）アルゴリズムを用いて実現できる。ＢＣＪＲアルゴリズムの詳細は、たとえば「L.R. Bahl, J. Cocke, F. Jelinek and J. Raviv, "Opti-mal decoding of linear codes for minimizing symbol error rate," IEEE Trans. IT, Vol.20, 1974.」の非特許文献に記載されている。

誤り訂正復号部２２Ａでは、メモリ回路２４は、ＳＩＳＯ復調器２１で生成された尤度情報Ｌｄを一時的に記憶する。メモリ回路２４から出力された尤度情報Ｌｄは、選択回路２５を介して第２誤り訂正復号器２６に供給される。第２誤り訂正復号器２６は、ＬＤＰＣ符号に対する復号アルゴリズムに従って、尤度情報Ｌｄに基づいて符号語の系列を推定して硬判定値（二値の系列）の系列を第１誤り訂正復号器２７に供給する。本実施例では、好ましい復号アルゴリズムとして公知のサム−プロダクト復号法を採用するが、これに限定されるものではない。サム−プロダクト復号法は、後述する通り、いわゆる繰り返し復号（反復型復号）を行う。

なお、一般にターボ符号化は、並列に連接された２つの符号化器により実行される。ターボ復号は、それら符号化器にそれぞれ対応する２つの軟入力軟出力復号器の間で尤度情報（外部対数尤度）をやり取りすることで実行される。このため、ターボ復号も繰り返し復号を行うものである。本実施例では、第２誤り訂正符号化器１２は、ＬＤＰＣ符号化方式を採用し、第２誤り訂正復号器２６は、サム−プロダクト復号法に従って推定語系列を生成するが、これに限定されるものではない。繰り返し復号を実行して推定語系列を生成し得るのであれば、第２誤り訂正復号器２６は、ターボ復号その他の繰り返し復号（反復型復号）を行う復号器であってよい。

第１誤り訂正復号器２７は、第２誤り訂正復号器２６から供給された硬判定値系列に対して代数的な誤り訂正復号を実行し、所定ビットからなるシンボル単位で消失ビット（イレージャ）を検出する機能を持つ。消失ビットが検出された場合、第１誤り訂正復号器２７は、当該消失ビットの位置を表すイレージャフラグＥｒを生成しこれを選択回路２５と第２誤り訂正復号器２６とに供給する。かかる場合、第２誤り訂正復号器２６は、イレージャフラグＥｒに応じて、メモリ回路２４から対数尤度比のデータ系列を再度読み出す。同時に、選択回路２５は、イレージャフラグＥｒに応じて、メモリ回路２４から読み出されたデータ系列のうち消失ビットの位置に対応しない対数尤度比をそのまま第２誤り訂正復号器２６に供給し、消失ビットの位置に対応する対数尤度比の代わりに当該対数尤度比を無効にする所定値を第２誤り訂正復号器２６に供給する。

図４は、誤り訂正復号部２２Ａの構成の一例を示す図である。図４に示されるように、メモリ回路２４には、ＳＩＳＯ復調器２１から、符号語毎にＮ個の対数尤度比λ_１，…，λ_Ｎが並列に供給される。各対数尤度比λ_ｋ（ｋは１〜Ｎのうちの任意整数）は、軟出力値を持つ。選択回路２５はＮ個のセレクタ２８_１，…，２８_Ｎを有しており、これらセレクタ２８_１，…，２８_Ｎの一方の端子Ｄ１には、それぞれ、メモリ回路２４から対応する対数尤度比λ_１，…，λ_Ｎが入力されており、他方の端子Ｄ２には所定値λ_０が入力される。また、これらセレクタ２８_１，…，２８_Ｎの被制御端子には、それぞれ対応するイレージャフラグＥｒ_１，…，Ｅｒ_Ｎが第１誤り訂正復号器２７から供給される。各セレクタ２８_ｋ（ｋは１〜Ｎのうちの任意整数）は、イレージャフラグＥｒ_ｋの値（「０」または「１」）に応じて、対数尤度比λ_ｋと当該対数尤度比λ_ｋを無効にする所定値λ_０とのいずれか一方を選択し、当該選択された値を第２誤り訂正復号器２６に供給することとなる。

第２誤り訂正復号器２６は、選択回路２５から供給された尤度情報にサム−プロダクト復号を施して推定語ｅ_１，…，ｅ_Ｎを生成し、この推定語ｅ_１，…，ｅ_Ｎを第１誤り訂正復号器２７に供給する。サム−プロダクト復号法の処理手順は後述する。

図４の構成では、選択回路２５は、Ｎ個のセレクタ２８_１，…，２８_Ｎからなるが、所定値λ_０が「０」であり、且つ、各対数尤度比λ_ｋ（ｋは１〜Ｎの任意整数）の分解能がＭビットである場合には、図５に例示されるように選択回路２５がＮ個の論理回路２９_１〜２９_Ｎで構成されてもよい。図５に示されるように各対数尤度比λ_ｋは、Ｍ個のビットλ_ｋ［０］〜λ_ｋ［Ｍ−１］からなる。各論理回路２９_ｋ（ｋは１〜Ｎのうちの任意整数）は、これらビットλ_ｋ［０］〜λ_ｋ［Ｍ−１］にそれぞれ対応するＭ個の論理積ゲート３０_０〜３０_Ｍ−１を有している。論理回路２９_ｋに属する各論理積ゲート３０_ｉは、イレージャフラグＥｒ_ｋのビットを反転し、当該反転ビットと対数尤度比λ_ｋのビットλ_ｋ［ｉ］とに論理積演算を施し、当該演算結果を第２誤り訂正復号器２６に与える。

上記誤り訂正復号部２２Ａによる処理手順を図６および図７を参照しつつ以下に説明する。図６は、誤り訂正復号部２２Ａによる処理手順の一部を概略的に説明するためのフローチャートである。

第２誤り訂正復号器２６は、選択回路２５から対数尤度比λ_１〜λ_Ｎのデータを受信すると、これら対数尤度比λ_１〜λ_Ｎに基づいてＬＤＰＣ復号を実行して推定語ｅ_１〜ｅ_Ｎを算出する（ステップＳ１０）。このとき、第１誤り訂正復号器２７は、選択回路２５に供給すべきイレージャフラグＥｒ_１〜Ｅｒ_Ｎの値を初期値（＝「０」）に設定している。このため、選択回路２５は、メモリ回路２４から受信した全対数尤度比λ_１〜λ_Ｎのデータをそのまま第２誤り訂正復号器２６に供給する。

次に、第１誤り訂正復号器２７は、推定語ｅ_１〜ｅ_Ｎの系列にＲＳ復号などの代数的な誤り訂正復号を施し、その復号結果をユーザーデータＤｏｕｔとして出力する（ステップＳ１１）。第１誤り訂正復号器２７が推定語ｅ_１〜ｅ_Ｎの系列中に消失ビットを検出したとき（ステップＳ１２）、第１誤り訂正復号器２７は、当該消失ビットの位置を表すイレージャフラグＥｒ_１〜Ｅｒ_Ｎを生成してこれらイレージャフラグＥｒ_１〜Ｅｒ_Ｎを選択回路２５に供給する（ステップＳ１３）。

イレージャフラグＥｒ_１〜Ｅｒ_Ｎの生成（ステップＳ１３）の後、第２誤り訂正復号器２６は、メモリ回路２４から消失ビットに対応する対数尤度比λ_１〜λ_Ｎを符号語単位で再度読み出す（ステップＳ１４）。当該読み出された対数尤度比λ_１〜λ_Ｎは選択回路２５に供給される。選択回路２５は、イレージャフラグＥｒ_ｋの値が「０」のときには対数尤度比λ_ｋを第２誤り訂正復号器２６に供給し、イレージャフラグＥｒ_ｋの値が「１」のときには対数尤度比λ_ｋの代わりに所定値λ_０を第２誤り訂正復号器２６に供給することとなる。そして、ステップＳ１０に処理が戻り、第２誤り訂正復号器２６はＬＤＰＣ復号を実行する。その後、ステップＳ１２で消失ビットが検出されないと判定されるまでステップＳ１０〜Ｓ１４の手順が繰り返し実行される。

ステップＳ１２で第１誤り訂正復号器２７が推定語ｅ_１〜ｅ_Ｎの系列中に消失ビットを検出せず、さらにコントローラ（図示せず）により復号処理の終了が指令されなければ（ステップＳ１５）、ステップＳ１０に戻って第２誤り訂正復号器２６はＬＤＰＣ復号を続行する。他方、復号処理の終了が指令されたとき（ステップＳ１５）、以上の復号処理は終了する。

次に、第２誤り訂正復号器２６によるサム−プロダクト復号（ＬＤＰＣ復号）の処理手順を図７を参照しつつ以下に説明する。図７は、サム−プロダクト復号の処理手順を示すフローチャートである。

ＬＤＰＣ符号は、Ｍ行Ｎ列の疎なパリティ検査行列Ｈを用いて生成される疑似ランダム符号である。ＬＤＰＣ符号の復号法の１つであるサム−プロダクト復号は、パリティ検査行列Ｈから構成されるタナーグラフ（二部グラフ）を用いて表現されるメッセージパッシングアルゴリズムである。図８に、３行７列のパリティ検査行列Ｈから構成されるタナーグラフを例示する。図８に示されるように、タナーグラフは、検査行列Ｈの列にそれぞれ対応する変数ノード（メッセージノード）ｖ_１〜ｖ_７と、検査行列Ｈの行にそれぞれ対応する検査ノードｍ_１〜ｍ_３とで構成される。タナーグラフでは、検査行列Ｈのｉ行ｊ列目の要素が非零要素（＝１）であるときに限り、ｊ番目の変数ノードｖ_ｊとｊ番目の検査ノードｍ_ｊとの間が「エッジ」と称する線で結ばれる。ｉ番目の検査ノードｍ_ｉに接続するエッジの数は、検査行列Ｈのｉ行目のハミング重み（行重み）に等しく、ｊ番目の変数ノードｖ_ｊに接続するエッジの数は、検査行列Ｈのｊ列目のハミング重み（列重み）に等しい。サム−プロダクト復号法は、このようなタナーグラフ上でメッセージをやり取りしてシンボル単位またはビット単位の近似事後確率を計算する方法であるともいえる。

図７を参照すると、第２誤り訂正復号器２６は、各符号語の対数尤度比λ_１〜λ_Ｎについて初期設定を行う（ステップＳ２０）。ここでは、反復回数を示す変数ｉが「１」に設定され、検査行列Ｈのｍ行ｎ列目の非零要素に対応する事前値（対数事前値比）β_ｍ，ｎが全て「０」に設定される。なお、対数尤度比λ_ｋは、一般に以下の式（１）により定義される。

ここで、ｘ_ｋは、第２誤り訂正符号化器１２（図１）で生成された元の符号語ｘ＝（ｘ_１，ｘ_２，…，ｘ_Ｎ）のｋ番目の要素を表し、ｃ_ｋは、記録媒体２から読み出された符号語ｃ＝（ｃ_１，ｃ_２，…，ｃ_Ｎ）のｋ番目の要素を表す。Ｐ（Ｂ｜Ａ）は、事象Ａが生起したときに事象Ｂが生起する条件付き確率である。

記録媒体２を含む記録系がＡＷＧＮ（Additive White Gaussian Noise：加法的白色ガウス雑音）チャネルである場合には、以下の式（１ａ）により対数尤度比λ_ｋを算出できることが知られている。

ここで、σ^２は、ガウス雑音の分散である。しかしながら、実際には、ガウス雑音だけでなく変調歪みやジッターなどの要因も対数尤度比λ_ｋに影響を与えるため、単にＡＷＧＮチャネルのみを前提とした対数尤度比λ_ｋを用いることは好ましくない。図１のＳＩＳＯ復調器２１は、ＬＤＰＣ復号を誤り訂正能力を最適化すべく尤度情報Ｌｄを生成するように設計されている。

次に、変数ｉが、予め設定された最大反復回数ｉ_ｍａｘ以下であるか否かが判定される（ステップＳ２１）。変数ｉが最大反復回数ｉ_ｍａｘ以下である場合、ステップＳ２２〜Ｓ２５では、行番号ｍ＝１，２，…，Ｍの順に行処理（検査ノード処理）を実行することにより外部値α_ｍ，ｎが更新される。すなわち、ステップＳ２２で行番号ｍが「１」に設定され、ステップＳ２３で行番号ｍが検査行列Ｈの行数Ｍ以下であるか否かが判定される。行番号ｍが検査行列Ｈの行数Ｍ以下であれば、ｍ行目についての行処理が実行され（ステップＳ２４）、行番号ｍがインクリメントされて（ステップＳ２５）、ステップＳ２３の手順に戻る。

より具体的には、行番号ｍ＝１，２，…，Ｍの順に、検査行列Ｈのｍ行ｎ列目の非零要素に対応する外部値（対数外部値比）α_ｍ，ｎを下記式（２）に従って算出することにより行処理を実行できる。

ここで、Ａ（ｍ）は、検査行列Ｈのｍ行目において存在する非零要素に対応する列番号（列インデックス）の集合である。Ａ（ｍ）＼ｎは、集合Ａ（ｍ）から要素ｎが除かれた集合を意味する。図８のタナーグラフでは、たとえば、Ａ（１）＝｛１，２，３，５｝であり、Ａ（１）＼１＝｛２，３，５｝である。

上式（１）中の関数ｓｉｇｎ（ｘ）は、次式（３）で定義される。

また、上式（１）中の関数φ（ｘ）は、ガラガー関数（Gallager function）と呼ばれ、次式（４）で定義される。

タナーグラフを用いて外部値α_１，１の算出方法を説明すると、図９（Ａ）に示されるように、変数ノードｖ_１〜ｖ_Ｎにはそれぞれ対数尤度比λ_１〜λ_Ｎが与えられる。検査ノードｍ_１は、集合Ａ（１）＼１で指定される変数ノード（メッセージノード）ｖ_２，ｖ_３，ｖ_５からエッジを介して供給されたメッセージに基づいて外部値α_１，１を算出する。変数ノードｖ_１は、検査ノードｍ_１から供給された新しい外部値α_１，１で古い外部値を更新する。一方、第１誤り訂正復号器２７（図１）が符号語の２番目の位置のみに消失ビットを検出したとき（図６のステップＳ１３）、イレージャフラグＥｒ_２の値は「１」に設定され、他のイレージャフラグＥｒ_１，Ｅｒ_３〜Ｅｒ_７の値は「０」に設定される。このとき、図９（Ｂ）に示されるように、変数ノードｖ_２には所定値λ_０が与えられ、他の変数ノードｖ_１，ｖ_３〜ｖ_Ｎには、それぞれ、対数尤度比λ_１，λ_３〜λ_Ｎが与えられる。

次に、ステップＳ２６〜Ｓ２９では、列番号ｎ＝１，２，…，Ｎの順に列処理（メッセージノード処理）を実行することにより事前値β_ｍ，ｎが更新される。すなわち、ステップＳ２６で列番号ｎが「１」に設定され、ステップＳ２７で列番号ｎが検査行列Ｈの列数Ｎ以下であるか否かが判定される。列番号ｎが検査行列Ｈの列数Ｎ以下であれば、ｎ列目についての列処理が実行され（ステップＳ２８）、列番号ｎがインクリメントされて（ステップＳ２９）、ステップＳ２７の手順に戻る。

より具体的には、列番号ｎ＝１，２，…，Ｎの順に、検査行列Ｈのｍ行ｎ列目の非零要素に対応する事前値β_ｍ，ｎを次式（５）に従って算出することにより列処理を実行できる。

ここで、Ｂ（ｎ）は、検査行列Ｈのｎ列目において存在する非零要素に対応する行番号（行インデックス）の集合である。Ｂ（ｎ）＼ｍは、集合Ｂ（ｎ）から要素ｍが除かれた集合を意味する。図８のタナーグラフでは、たとえば、Ｂ（２）＝｛１，２，３｝であり、Ｂ（２）＼３＝｛１，２｝である。タナーグラフを用いて事前値β_２，３の算出手順を説明すると、図９（Ｃ）に示されるように、変数ノードｖ_２は、集合Ｂ（２）＼３で指定される検査ノードｍ_１，ｍ_２からエッジを介して供給されたメッセージに基づいて事前値β_２，３を算出する。検査ノードｍ_３は、変数ノードｖ_２から供給された新しい事前値β_２，３で古い事前値を更新する。

上記のステップＳ２６〜Ｓ２９の手順が終了した後は、硬判定により一時推定語ｅ＝（ｅ_１，ｅ_２，…，ｅ_Ｎ）が算出される（ステップＳ３０）。具体的には、次式（６）に従って一時推定語ｅ_ｋを算出することができる。

その後、検査行列Ｈと一時推定語ｅ＝（ｅ_１，ｅ_２，…，ｅ_Ｎ）とを用いて次式（７）に従ってシンドロームＳ＝Ｈ・ｅ^Ｔを算出する（ステップＳ３１）。

ここで、Ｔは、転置記号であり、ｅ^Ｔは、一時推定語を表す１行Ｎ列の行列であるベクトルｅ＝（ｅ_１，ｅ_２，…，ｅ_Ｎ）を転置して得られるＮ行１列の行列である。第２誤り訂正復号器２６は、シンドロームＳに非零要素が含まれていると判定すれば（ステップＳ３２）、変数ｉをインクリメントして（ステップＳ３３）、ステップＳ２１に処理を戻す。変数ｉが最大反復回数ｉ_ｍａｘを超えたとき（ステップＳ２１）、第２誤り訂正復号器２６はエラーフラグの生成などのエラー処理（ステップＳ３４）を実行して復号処理を終了する。一方、第２誤り訂正復号器２６は、シンドロームＳの全要素が零であると判定すれば（ステップＳ３２）、一時推定語ｅを推定語として出力して復号処理を終了する。

上記行処理（ステップＳ２４）はガラガー関数φ（ｘ）を使用しているが、ガラガー関数の値を算出するためのハードウェア設計は容易ではない。このため、関数値を記憶したルックアップテーブル（ＬＵＴ）を使用するのが現実的であるが、ＬＵＴは多大なメモリ容量を必要とする。そこで、少ないメモリ容量で簡易的な行処理を実行したい場合、ガラガー関数φ（ｘ）を近似することが望ましい。次の近似式（７ａ），（７ｂ）に従って外部値α_ｍ，ｎの近似値を算出できる。

式（７ａ）において、Ａは、非零の正規化定数であり、ｃは、任意の定数である。式（７ｂ）においては、Ｂは、オフセット定数である。

上記の通り、ＬＤＰＣ符号の復号アルゴリズム（サム−プロダクト復号法）では、消失ビットの正確な位置を検出することができないが、ＲＳ復号などの代数的誤り訂正復号では、消失ビットの正確な位置を検出することが可能である。第１実施例に係る誤り訂正復号部２２Ａでは、第２誤り訂正復号器２６は、消失ビットの正確な位置を表すイレージャフラグＥｒを用いて、信頼度の低い尤度情報Ｌｄを使用せずに繰り返し復号を実行するので、従来技術と比べると、ランダム誤りおよびバースト誤りを訂正する能力が極めて高い誤り訂正復号を実現することができる。また、従来技術では訂正不可能なデータ系列に対しても高精度の誤り訂正が可能である。

次に、上記第１実施例の変形例に係る復号アルゴリズムを以下に説明する。図１０は、第２誤り訂正復号器２６による復号処理の手順を示すフローチャートである。図１０のフローチャートは、図７に示したステップＳ２０〜Ｓ３３を有するとともに、ステップＳ２０の前段にステップＳ１８，Ｓ１９を追加したことに特徴がある。

図１０を参照すると、ステップＳ１８では、第２誤り訂正復号器２６は、現在の復号処理がメモリ回路２４から１回目に読み出された対数尤度比λ_１〜λ_Ｎについての最初の処理であるか否かを判定する。第２誤り訂正復号器２６は、現在の復号処理が最初の処理である旨判定したとき（ステップＳ１８）、硬判定により一時推定語ｅ＝（ｅ_１，ｅ_２，…，ｅ_Ｎ）を生成して当該一時推定語ｅをそのまま第１誤り訂正復号器２７に供給する（ステップＳ１９）。このため、最初の復号処理を行う場合には、通常のＬＤＰＣ復号手順（ステップＳ２０〜Ｓ３３）がスキップされる。ステップＳ１８の硬判定では、全ての外部値α_ｍ，ｎを零として上式（６）に従って一時推定語ｅを算出することができる。

かかる場合、第１誤り訂正復号器２７は、第２誤り訂正復号器２６から供給される一時推定語ｅ_１〜ｅ_Ｎの系列に対して誤り訂正復号を実行する（図６のステップＳ１１）。一時推定語ｅ_１〜ｅ_Ｎの系列中に消失ビットが検出されず（ステップＳ１２）、さらにコントローラ（図示せず）により復号処理の終了が指令されなければ（ステップＳ１５）、ステップＳ１０に戻って第２誤り訂正復号器２６がＬＤＰＣ復号を続行する。

一方、第１誤り訂正復号器２７が一時推定語ｅ_１〜ｅ_Ｎの系列中に消失ビットを検出したとき（ステップＳ１２）、第１誤り訂正復号器２７は、イレージャフラグＥｒ_１〜Ｅｒ_Ｎを生成する（ステップＳ１３）。次に、第２誤り訂正復号器２６は、メモリ回路２４から対数尤度比λ_１〜λ_Ｎを符号語単位で再度読み出す（図６のステップＳ１４）。当該読み出された対数尤度比λ_１〜λ_Ｎは選択回路２５に供給される。選択回路２５は、イレージャフラグＥｒ_ｋの値が「０」のときには対数尤度比λ_ｋを第２誤り訂正復号器２６に供給し、イレージャフラグＥｒ_ｋの値が「１」のときには対数尤度比λ_ｋの代わりに所定値λ_０を第２誤り訂正復号器２６に供給する。

その後、ステップＳ１０に処理が戻り、第２誤り訂正復号器２６はＬＤＰＣ復号（図１０）を実行する。このとき、第２誤り訂正復号器２６は、再度読み出された対数尤度比λ_１〜λ_Ｎについて現在の復号処理は最初の処理ではない旨判定し（ステップＳ１８）、その後、ステップＳ２０〜Ｓ３３の手順を実行することとなる。

上記の通り、第２誤り訂正復号器２６は、各符号語について最初の復号処理を行う場合には、通常のＬＤＰＣ復号手順（ステップＳ２０〜Ｓ３３）をスキップするので、第２誤り訂正復号器２６は、第１誤り訂正復号器２７にイレージャフラグＥｒ_１〜Ｅｒ_Ｎを短時間で生成させることができる。したがって、処理時間が短縮化され、スループットの向上が可能になる。

＜第２実施例＞
次に、本発明の第２実施例について説明する。図１１は、第２実施例である記録再生装置１Ｂの概略構成を示す機能ブロック図である。記録再生装置１Ｂは、誤り訂正復号部２２Ｂの構成を除いて、第１実施例の記録再生装置１Ａ（図１）と同じ構成を有している。誤り訂正復号部２２Ｂは、メモリ回路２４、選択回路２５、第２誤り訂正復号器２６Ｂおよび第１誤り訂正復号器２７Ｂを含む。誤り訂正復号部２２Ｂのメモリ回路２４および選択回路２５の構成は、第１実施例の誤り訂正復号部２２Ａのメモリ回路２４および選択回路２５の構成と同じである。

図１２は、第２実施例の誤り訂正復号部２２Ｂの構成の一例を示す図である。図１２に示されるように、メモリ回路２４には、ＳＩＳＯ復調器２１から、符号語毎にＮ個の対数尤度比λ_１，…，λ_Ｎが供給される。選択回路２５は、図４に示した選択回路２５と同じ構成を有している。なお、所定値λ_０を「０」とする場合には、図１２に示した選択回路２５の構成の代わりに、図５に示したようなＮ個の論理回路２９_１〜２９_Ｎを使用してもよい。

第２誤り訂正復号器２６Ｂは、第１実施例の第２誤り訂正復号器２６（図５）と同様に、ＬＤＰＣ符号に対する復号アルゴリズムに従って、尤度情報Ｌｄに基づいて符号語の系列を推定して硬判定値ｅ_１，ｅ_２，…，ｅ_Ｎを生成しこれらを第１誤り訂正復号器２７Ｂに供給する。

第１誤り訂正復号器２７Ｂは、第１実施例の第１誤り訂正復号器２７（図４）と同様に、硬判定値ｅ_１，ｅ_２，…，ｅ_Ｎの系列に対して代数的な誤り訂正復号を実行し、所定ビットからなるシンボル単位で消失ビット（イレージャ）を検出する機能を持つ。第１誤り訂正復号器２７Ｂは、消失ビットを検出したときにイレージャフラグＥｒを生成するとともに、復号処理を実行したことを示す値（＝１）を持つ状態フラグＦｒｓを生成する。この状態フラグＦｒｓは第２誤り訂正復号器２６Ｂに供給される。

消失ビットが検出されたとき、第２誤り訂正復号器２６Ｂは、第１誤り訂正復号器２７Ｂから供給されたイレージャフラグＥｒ_１〜Ｅｒ_Ｎに応じて、メモリ回路２４から対数尤度比λ_１〜λ_Ｎを再度読み出す。同時に、選択回路２５は、イレージャフラグＥｒ_１〜Ｅｒ_Ｎに応じて、メモリ回路２４から読み出された対数尤度比λ_１〜λ_Ｎのうち消失ビットの位置に対応しない対数尤度比λ_ｉをそのまま第２誤り訂正復号器２６Ｂに供給し、消失ビットの位置に対応する対数尤度比λ_ｊの代わりに当該対数尤度比λ_ｊを無効にする所定値λ_０を第２誤り訂正復号器２６Ｂに供給する。

上記誤り訂正復号部２２Ｂによる処理手順を図１３および図１４を参照しつつ以下に説明する。図１３は、誤り訂正復号部２２Ｂによる処理手順の一部を概略的に説明するためのフローチャートであり、図１４は、図１３のステップＳ１０Ｂで実行される第２の誤り訂正復号（ＬＤＰＣ復号）の処理手順を示すフローチャートである。

最初に、第１誤り訂正復号器２７Ｂは状態フラグＦｒｓを初期化して状態フラグＦｒｓを「１」以外の値に設定する（ステップＳ９）。第２誤り訂正復号器２６Ｂは、メモリ回路２４から選択回路２５を介して対数尤度比λ_１〜λ_Ｎのデータ（１回目に読み出されたデータ）を受信すると、これら対数尤度比λ_１〜λ_Ｎに基づいてＬＤＰＣ復号を実行して一時推定語ｅ_１〜ｅ_Ｎを算出する（ステップＳ１０Ｂ）。このとき、第１誤り訂正復号器２７Ｂは、選択回路２５に供給すべきイレージャフラグＥｒ_１〜Ｅｒ_Ｎの値を初期値（＝「０」）に設定している。このため、選択回路２５は、選択回路２５から受信した全対数尤度比λ_１〜λ_Ｎのデータをそのまま第２誤り訂正復号器２６Ｂに供給する。

かかる場合、図１４を参照すると、第２誤り訂正復号器２６Ｂは、状態フラグＦｒｓの値が「１」以外の値であると判定する（ステップＳ４０）。続けて、図７に示したＬＤＰＣ復号（ステップＳ２０〜Ｓ３４）と同じ手順が実行される。ステップＳ３２において、第２誤り訂正復号器２６ＢがシンドロームＳに非零要素が含まれていると判定すれば、変数ｉをインクリメントし（ステップＳ３３）、その後、変数ｉが所定の制限回数ｉ_ｍｉｎ（たとえば１〜２回）に一致するか否かを判定する（ステップＳ４１）。変数ｉが制限回数ｉ_ｍｉｎに一致したと判定すれば、第２誤り訂正復号器２６Ｂは一時推定語ｅ＝（ｅ_１，…，ｅ_Ｎ）を出力する。他方、変数ｉが制限回数ｉ_ｍｉｎに一致しないと判定すれば、第２誤り訂正復号器２６Ｂは、ステップＳ２１に処理を戻すこととなる。

よって、反復回数ｉが制限回数ｉ_ｍｉｎに達する前に、シンドロームＳの全要素が零になれば（ステップＳ３２）、第２誤り訂正復号器２６Ｂは推定語ｅ＝（ｅ_１，…，ｅ_Ｎ）を出力し、また、シンドロームＳの全要素が零になる前に反復回数ｉが制限回数ｉ_ｍｉｎに達すれば、第２誤り訂正復号器２６Ｂは一時推定語ｅ＝（ｅ_１，…，ｅ_Ｎ）を出力する。制限回数ｉ_ｍｉｎは、ユーザーにより任意の値に設定可能である。

次に、図１３のフローチャートに戻り、第１の誤り訂正復号が実行される（ステップＳ１１）。すなわち、第１誤り訂正復号器２７Ｂは、第２誤り訂正復号器２６Ｂから供給された一時推定語または推定語である硬判定値の系列にＲＳ復号などの代数的な誤り訂正復号を施し、その復号結果をユーザーデータＤｏｕｔとして出力する。第１誤り訂正復号器２７Ｂが硬判定値系列中に消失ビットを検出したとき（ステップＳ１２）、第１誤り訂正復号器２７Ｂは、当該消失ビットの位置を表すイレージャフラグＥｒ_１〜Ｅｒ_Ｎを生成してこれらイレージャフラグＥｒ_１〜Ｅｒ_Ｎを選択回路２５に供給する（ステップＳ１３）。さらに、第１誤り訂正復号器２７Ｂは状態フラグＦｒｓの値を「１」に設定する（ステップＳ１３Ｂ）。

状態フラグＦｒｓの設定（ステップＳ１３Ｂ）の後、第２誤り訂正復号器２６Ｂは、メモリ回路２４から消失ビットに対応する対数尤度比λ_１〜λ_Ｎを符号語単位で再度読み出す（ステップＳ１４）。当該読み出された対数尤度比λ_１〜λ_Ｎのデータ（２回目に読み出されたデータ）は、選択回路２５に供給される。選択回路２５は、イレージャフラグＥｒ_ｋの値が「０」のときには対数尤度比λ_ｋを第２誤り訂正復号器２６Ｂに供給し、イレージャフラグＥｒ_ｋの値が「１」のときには対数尤度比λ_ｋの代わりに所定値λ_０を第２誤り訂正復号器２６Ｂに供給することとなる。そして、ステップＳ１０Ｂに処理が戻り、第２誤り訂正復号器２６ＢはＬＤＰＣ復号を実行する。

かかる場合、図１４を参照すると、第２誤り訂正復号器２６Ｂは、状態フラグＦｒｓの値が「１」であると判定する（ステップＳ４０）。このとき、ステップＳ２０の初期設定がスキップされ、図７に示したＬＤＰＣ復号（ステップＳ２１〜Ｓ３４）と同じ手順が実行される。ステップＳ３２において、第２誤り訂正復号器２６ＢがシンドロームＳに非零要素が含まれていると判定すれば（ステップＳ３２）、変数ｉをインクリメントし（ステップＳ３３）、その後、変数ｉが制限回数ｉ_ｍｉｎに一致しないと判定する（ステップＳ４１）ので、第２誤り訂正復号器２６Ｂは、ステップＳ２１に手順を戻す。そして、変数ｉが最大反復回数ｉ_ｍａｘを超えるか、あるいは、シンドロームＳの全要素が零になるとの判定（ステップＳ２１，Ｓ３２）がなされるまで、復号処理が繰り返し実行される。

その後、図１３のフローチャートに戻り、ステップＳ１２で消失ビットが検出されないと判定されるまでステップＳ１０Ｂ〜Ｓ１４の手順が繰り返し実行される。ステップＳ１２で第１誤り訂正復号器２７Ｂが硬判定値ｅ_１〜ｅ_Ｎの系列中に消失ビットを検出せず、さらにコントローラ（図示せず）により復号処理の終了が指令されなければ（ステップＳ１５）、ステップＳ９に戻って第２誤り訂正復号器２６ＢがＬＤＰＣ復号を続行する。他方、復号処理の終了が指令されたとき（ステップＳ１５）、以上の復号処理は終了する。

上記の通り、第２誤り訂正復号器２６Ｂは、メモリ回路２４から１回目に読み出された対数尤度比λ_１〜λ_Ｎに対しては、シンドロームＳの全要素が零にならない場合（図１４のステップＳ３２）であっても反復回数ｉが制限回数ｉ_ｍｉｎに達する前に一時推定語を出力する（ステップＳ４１）。このため、第２誤り訂正復号器２６Ｂは、第１誤り訂正復号器２７ＢにイレージャフラグＥｒ_１〜Ｅｒ_Ｎを短時間で生成させることができる。したがって、処理時間が短縮化され、スループットの向上が可能になる。

＜第３実施例＞
次に、本発明の第３実施例について説明する。図１５は、第３実施例である記録再生装置１Ｃの概略構成を示す機能ブロック図である。記録再生装置１Ｃは、ＳＩＳＯ復調器２１Ｐおよび誤り訂正復号部２２Ｃを除いて、第１実施例の記録再生装置１Ａ（図１）と同じ構成を有している。第１実施例のＳＩＳＯ復調器２１は尤度情報Ｌｄをパラレルデータとして出力するが、第３実施例のＳＩＳＯ復調器２１Ｐは、尤度情報Ｌｄをシリアルデータとして出力する。

誤り訂正復号部２２Ｃは、ＳＰ変換器（シリアル−パラレル変換器）２３、メモリ回路２４、選択回路２５、第２誤り訂正復号器２６、第１誤り訂正復号器２７Ｃおよび消失位置検出部４０を有する。図１５のメモリ回路２４、選択回路２５および第２誤り訂正復号器２６の構成は、第１実施例の誤り訂正復号部２２Ａのメモリ回路２４、選択回路２５および第２誤り訂正復号器２６の構成と同じである。第１誤り訂正復号器２７Ｃは、イレージャフラグＥｒを生成する機能を持たない点を除いて、第１実施例の第１誤り訂正復号器２７（図１）と同じ復号機能を持つ。

消失位置検出部４０は、尤度情報Ｌｄの系列中の消失ビットを検出して当該検出された消失ビットの位置を表すイレージャフラグＥａを生成する。選択回路２５は、イレージャフラグＥａに応じて、メモリ回路２４から読み出されたデータ系列のうち消失ビットの位置に対応しない対数尤度比をそのまま第２誤り訂正復号器２６に供給し、消失ビットの位置に対応する対数尤度比の代わりに当該対数尤度比を無効にする所定値を第２誤り訂正復号器２６に供給する。

図１６は、第３実施例の誤り訂正復号部２２Ｃの構成の一例を示す図である。ＳＰ変換器２３には、ＳＩＳＯ復調器２１Ｐから尤度情報Ｌｄのシリアルデータが供給される。図１６に示されるように、ＳＰ変換器２３は、尤度情報Ｌｄのシリアルデータを、符号語単位のＮ個の対数尤度比λ_１〜λ_Ｎを表すパラレルデータに変換し、メモリ回路２４に供給する。選択回路２５は、図４に示した選択回路２５と同じ構成を有している。ただし、選択回路２５は、消失位置検出部４０から供給されるイレージャフラグＥａ_ｋの値（「０」または「１」）に応じて、対数尤度比λ_ｋと当該対数尤度比λ_ｋを無効にする所定値λ_０とのいずれか一方を選択し、当該選択された値を第２誤り訂正復号器２６に供給する。なお、所定値λ_０を「０」とする場合には、図１６に示した選択回路２５の構成の代わりに、図５に示したようなＮ個の論理回路２９_１〜２９_Ｎを使用してもよい。

図１６に示されるように、消失位置検出部４０は、抽出制御部４１、ゲート回路４２、ＳＰ変換器（シリアル−パラレル変換器）４３および誤り訂正復号器（ＲＳ復号器）４４を含む。抽出制御部４１およびゲート回路４２は、ＳＩＳＯ復調器２１Ｐから供給された尤度情報Ｌｄの系列のうち、ユーザーデータ領域と外符号に対応するデータ領域との尤度情報のＭＳＢ（最上位ビット）を抽出する符号抽出機能を持つ。抽出制御部４１は、コントローラ（図示せず）からリセットパルスＳｔを受信すると、これに応じて、クロックＣＬＫと同期しつつユーザーデータ領域と外符号に対応するデータ領域とを指定する抽出制御信号Ｅｂを生成する。ゲート回路４２は、抽出制御信号Ｅｂに応じて当該データ領域の尤度情報のＭＳＢを抽出する。ＳＰ変換器４３は、当該抽出された尤度情報のＭＳＢからなるシリアルデータを符号語単位のパラレルデータに変換し、誤り訂正復号器４４に供給する。

図１７〜図１９は、抽出制御部４１の回路構成の一部を示す図である。図１７は、図２（Ａ）の誤り訂正符号フォーマットを持つ符号ブロックからデータブロックおよび外符号ブロックを抽出する回路構成を示し、図１８は、図２（Ｂ）の誤り訂正符号フォーマットを持つ符号ブロックからデータブロックおよび外符号ブロックを抽出する回路構成を示し、図１９は、図３の誤り訂正符号フォーマットを持つ符号ブロックからデータブロックおよび外符号ブロックを抽出する回路構成を示している。

図１７に示す回路では、カウンタ５０は、リセットパルスＳｔに応じてＫビットの計数値を初期値（＝「０」）にリセットしてクロックＣＬＫのパルスの計数動作を開始し、その後「０」〜「ａ１−１」の範囲内の計数値を生成する。比較器５１は、カウンタ５０から出力された計数値が図２（Ａ）のデータブロックおよび外符号ブロックの列方向長さに対応する範囲（「０」〜「ａ２−１」）内であれば、「１」の値を持つ１ビットの抽出制御信号Ｅｂをゲート回路４２に供給する。このとき、ゲート回路４２は尤度情報をＳＰ変換器４３に転送する。一方、計数値が図２（Ａ）のデータブロックおよび外符号ブロックの符号長に対応する範囲（「０」〜「ａ２−１」）を超えたとき、「０」の値を持つ１ビットの抽出制御信号Ｅｂをゲート回路４２に供給する。このとき、ゲート回路４２は尤度情報を遮断する。

図１８に示す回路では、第１カウンタ５２は、リセットパルスＳｔに応じてＫ_１ビットの計数値を初期値（＝「０」）にリセットしてクロックＣＬＫのパルスの計数動作を開始し、その後「０」〜「ｃ１−１」の範囲内の計数値を生成する。第１比較器５３は、第１カウンタ５２から出力された計数値が図２（Ｂ）の符号ブロックの列方向長さに対応する値（＝「ｃ１−１」）と一致したときに、「１」の値を持つ１ビット出力を論理積ゲート５４に供給する。計数値が「ｃ１−１」に一致しないときは、第１比較器５３は「０」の値を持つ１ビット出力を論理積ゲート５４に供給する。論理積ゲート５４は、第１比較器５３の出力値が「１」のときに限りクロックＣＬＫを第２カウンタ５５に供給する。一方、第１比較器５３の出力値が「０」のときには、論理積ゲート５４の出力値は「０」に固定される。このとき、第２カウンタ５５の計数動作が停止して消費電力が抑制される。このように論理積ゲート５４から第２カウンタ５５に供給されるクロックはゲーテッドクロックと呼ばれる。第１カウンタ５２、第１比較器５３および論理積ゲート５４は、図２（Ｂ）のデータブロックおよび外符号ブロックのデータ領域の列方向範囲を指定する回路群である。

また、第２カウンタ５５は、リセットパルスＳｔに応じてＫ_２ビットの計数値を初期値（＝「０」）にリセットしてゲーテッドクロックのパルスの計数動作を開始し、その後「０」〜「ｄ１−１」の範囲内の計数値を生成する。第２比較器５６は、第２カウンタ５５から出力された計数値が図２（Ｂ）のデータブロックおよび外符号ブロックの行方向長さに対応する範囲（「０」〜「ｄ２−１」）内であれば、「１」の値を持つ１ビットの抽出制御信号Ｅｂを供給する。計数値が図２（Ｂ）のその範囲（「０」〜「ｄ２−１」）を超えたときは、第２比較器５６は「０」の値を持つ１ビットの抽出制御信号Ｅｂを供給する。

次に、図１９に示す回路では、第１カウンタ６０は、リセットパルスＳｔに応じてＫ_１ビットの計数値を初期値（＝「０」）にリセットしてクロックＣＬＫのパルスの計数動作を開始し、その後「０」〜「ｅ１−１」の範囲内の計数値を生成する。第１比較器６１は、第１カウンタ６０から出力された計数値が図３の各符号ブロックの列方向長さに対応する値（＝「ｅ１−１」）と一致するときに、「１」の値を持つ１ビット出力を第１論理積ゲート６２および第２論理積ゲート６５に供給する。計数値が「ｅ１−１」に一致しないときは、第１比較器６１は「０」の値を持つ１ビットの出力を第１論理積ゲート６２および第２論理積ゲート６５に供給する。第１論理積ゲート６２は、第１比較器６１の出力値が「１」のときに限りクロックＣＬＫを通過させてゲーテッドクロックを出力する。一方、第１比較器６１の出力値が「０」のときには、第１論理積ゲート６２および第２論理積ゲート６５の出力値は「０」に固定され、第２カウンタ６３および第３カウンタ６６の計数動作が停止する。第１カウンタ６０、第１比較器６１、第１論理積ゲート６２および第２論理積ゲート６５は、図３の各符号ブロック中のデータブロックおよび外符号ブロックのデータ領域の列方向範囲を指定する回路群である。

また、第２カウンタ６３は、リセットパルスＳｔに応じてＫ_２ビットの計数値を初期値（＝「０」）にリセットして、第１論理積ゲート６２から供給されたゲーテッドクロックのパルスの計数動作を開始し、その後「０」〜「ｆ１−１」の範囲内の計数値を生成する。第２比較器６４は、第２カウンタ６３から出力された計数値が図３の各符号ブロックの行方向長さに対応する値（＝「ｆ１−１」）に一致したとき、「１」の値を持つ１ビット出力を第２論理積ゲート６５に供給する。計数値が「ｆ１−１」に一致しないときは、第２比較器６４は「０」の値を持つ１ビットの出力を第２論理積ゲート６５に供給する。第２論理積ゲート６５は、第１比較器６１の出力値が「１」であり且つ第２比較器６４の出力値が「１」のときに限りゲーテッドクロックを第３カウンタ６６に供給するが、第２比較器６４の出力値が「０」のときには、論理積ゲート６５の出力値は「０」に固定されるので第３カウンタ６６の計数動作が停止する。第２カウンタ６３、第２比較器６４および第２論理積ゲート６５は、図３のデータブロックおよび外符号ブロックのデータ領域の行方向範囲を指定する回路群である。

さらに、第３カウンタ６６は、リセットパルスＳｔに応じてＫ_３ビットの計数値を初期値（＝「０」）にリセットして、第２論理積ゲート６５から供給されるゲーテッドクロックのパルスの計数動作を開始し、その後「０」〜「ｇ１−１」の計数値を生成する。第３比較器６７は、第３カウンタ６６から出力された計数値が図３の内符号ブロックを除く範囲（「０」〜「ｇ２−１」）内であれば、「１」の値を持つ１ビットの抽出制御信号Ｅｂを供給する。計数値がその範囲（「０」〜「ｇ２−１」）を超えたときは、第３比較器６７は「０」の値を持つ１ビットの抽出制御信号Ｅｂを供給する。

図１６に示される誤り訂正復号器４４は、ＳＰ変換器４３から並列に供給された対数尤度比λ_１〜λ_ＮのＭＳＢの系列に代数的な誤り訂正復号を施してシンボル単位で消失ビット（イレージャ）を検出する機能を持つ。消失ビットが検出された場合、誤り訂正復号器４４は、当該消失ビットの位置を表すイレージャフラグＥａを生成しこれを選択回路２５と第２誤り訂正復号器２６とに供給する。

上記誤り訂正復号部２２Ｃによる処理手順を図２０を参照しつつ以下に説明する。図２０は、誤り訂正復号部２２Ｃによる処理手順の一部を概略的に説明するためのフローチャートである。

前述の通り、消失位置検出部４０は、ユーザーデータ領域および外符号に対応するデータ領域（データブロックと外符号ブロックとを含む領域）の対数尤度比λ_１〜λ_ＮのＭＳＢの系列に代数的な誤り訂正復号を施して消失位置検出処理を実行する（ステップＳ４０）。ここで、消失ビットが検出されたとき（ステップＳ４１）、消失位置検出部４０は、イレージャフラグＥａ_１〜Ｅａ_Ｎを生成してこれらイレージャフラグＥａ_１〜Ｅａ_Ｎを選択回路２５および第２誤り訂正復号器２６に供給する（ステップＳ４２）。選択回路２５は、イレージャフラグＥａ_ｋの値が「０」のときには、メモリ回路２４から読み出された対数尤度比λ_ｋを第２誤り訂正復号器２６に供給し、イレージャフラグＥａ_ｋの値が「１」のときには対数尤度比λ_ｋの代わりに所定値λ_０を第２誤り訂正復号器２６に供給することとなる。一方、消失ビットが検出されないとき（ステップＳ４１）、ステップＳ４２の手順はスキップされる。

次に、第２誤り訂正復号器２６は、図７に示したＬＤＰＣ復号（ステップＳ２０〜Ｓ３３）と同じ処理を実行して推定語ｅ_１〜ｅ_Ｎの系列を第１誤り訂正復号器２７Ｃに供給する（ステップＳ４３）。第１誤り訂正復号器２７Ｃは、推定語ｅ_１〜ｅ_Ｎの系列に代数的な誤り訂正復号を施し、その復号結果を出力データＤｏｕｔとして出力する（ステップＳ４４）。さらにコントローラ（図示せず）により復号処理の終了が指令されなければ（ステップＳ４５）、ステップＳ４０に処理が戻り、他方、復号処理の終了が指令されたとき（ステップＳ４５）、以上の復号処理は終了する。

上記の通り、第３の実施例では、第２誤り訂正復号器２６で内符号のＬＤＰＣ復号が実行される前に、消失位置検出部４０が外符号の代数的復号を実行して消失ビットの位置を検出する。第２誤り訂正復号器２６は、その消失ビットの正確な位置を表すイレージャフラグＥａ_１〜Ｅａ_Ｎを用いて、信頼度の低い尤度情報Ｌｄを使用せずに繰り返し復号を実行する。したがって、スループットの高い高精度な誤り訂正復号を実現することができる。

なお、上記第３実施例では、図１６に示されるように誤り訂正復号部２２ＣはＳＰ変換器２３を含み、消失位置検出部４０はＳＰ変換器４３を含むが、これらＳＰ変換器２３，４３が必須の構成要素であるとは限らない。誤り訂正復号部２２ＣがＳＰ変換器２３を含まない場合には、メモリ回路２４はシリアルデータを記憶しパラレルデータを出力し得る構成を持てばよい。また、消失位置検出部４０がＳＰ変換器４３を含まない場合には、誤り訂正復号器４４はゲート回路４２のシリアル出力を処理し得る構成を持てばよい。

＜第４実施例＞
次に、本発明の第４実施例について説明する。図２１は、第４実施例である記録再生装置１Ｄの概略構成を示す機能ブロック図である。記録再生装置１Ｄは、第１実施例の記録再生装置１Ａ（図１）の機能と第３実施例の記録再生装置１Ｃ（図１５）の機能とを併せ持つものである。記録再生装置１Ｄは、ＳＩＳＯ復調器２１Ｐおよび誤り訂正復号部２２Ｄを除いて、第１実施例の記録再生装置１Ａ（図１）と同じ構成を有している。第１実施例のＳＩＳＯ復調器２１は尤度情報Ｌｄをパラレルデータとして出力するが、第４実施例のＳＩＳＯ復調器２１Ｐは、尤度情報Ｌｄをシリアルデータとして出力する。

誤り訂正復号部２２Ｄは、ＳＰ変換器２３、メモリ回路２４、選択回路２５Ｄ、第２誤り訂正復号器２６Ｄ、第１誤り訂正復号器２７および消失位置検出部４０を有する。図２１のメモリ回路２４および第１誤り訂正復号器２７の構成は、第１実施例の誤り訂正復号部２２Ａのメモリ回路２４および第１誤り訂正復号器２７の構成と同じである。また、図２１の消失位置検出部４０およびＳＰ変換器２３の構成は、第３実施例の消失位置検出部４０およびＳＰ変換器２３（図１５）の構成と同じである。

第２誤り訂正復号器２６Ｄは、第１実施例の誤り訂正復号部２２Ａの第２誤り訂正復号器２６と同じ復号機能を有し、さらに、消失位置検出部４０からのイレージャフラグＥａあるいは第１誤り訂正復号器２７からのイレージャフラグＥｒに応じて、メモリ回路２４から対数尤度比のデータ系列を再度読み出すことができる。選択回路２５Ｄは、イレージャフラグＥｒまたはＥａに応じて、メモリ回路２４から読み出されたデータ系列のうち消失ビットの位置に対応しない対数尤度比をそのまま第２誤り訂正復号器２６Ｄに供給し、消失ビットの位置に対応する対数尤度比の代わりに当該対数尤度比を無効にする所定値を第２誤り訂正復号器２６Ｄに供給する。

図２２は、誤り訂正復号部２２Ｄの構成の一例を示す図である。ＳＰ変換器２３には、ＳＩＳＯ復調器２１Ｐから尤度情報Ｌｄのシリアルデータが供給される。図２２に示されるように、ＳＰ変換器２３は、尤度情報Ｌｄのシリアルデータを、符号語単位のＮ個の対数尤度比λ_１〜λ_Ｎを表すパラレルデータに変換し、メモリ回路２４に供給する。選択回路２５Ｄは、図４に示したセレクタ群２８_１〜２８_Ｎと同じ構成を有し、さらに、イレージャフラグＥａ_ｋ，Ｅｒ_ｋ（ｋは１〜Ｎの任意整数）のビットに論理和演算を施す論理和ゲート３１_ｋを有している。セレクタ２８_１〜２８_Ｎの被制御端子には、それぞれ、論理和ゲート３１_１〜３１_Ｎの出力が供給される。

上記誤り訂正復号部２２Ｄによる処理手順を図２３を参照しつつ以下に説明する。図２３は、誤り訂正復号部２２Ｄによる処理手順の一部を概略的に示すフローチャートである。

上述の通り、消失位置検出部４０は、ユーザーデータ領域および外符号に対応するデータ領域（データブロックと外符号ブロックとを含む領域）の対数尤度比λ_１〜λ_ＮのＭＳＢの系列に代数的な誤り訂正復号を施して消失位置検出処理を実行する（ステップＳ４０）。ここで、消失ビットが検出されたとき（ステップＳ４１）、消失位置検出部４０は、イレージャフラグＥａ_１〜Ｅａ_Ｎを生成してこれらイレージャフラグＥａ_１〜Ｅａ_Ｎを選択回路２５Ｄおよび第２誤り訂正復号器２６Ｄに供給する（ステップＳ４２）。選択回路２５は、イレージャフラグＥａ_ｋの値が「０」のときには、メモリ回路２４から読み出された対数尤度比λ_ｋを第２誤り訂正復号器２６に供給し、イレージャフラグＥａ_ｋの値が「１」のときには対数尤度比λ_ｋの代わりに所定値λ_０を第２誤り訂正復号器２６に供給することとなる。一方、消失ビットが検出されないとき（ステップＳ４１）、ステップＳ４２の手順はスキップされる。

次に、第２誤り訂正復号器２６Ｄは、図７に示したＬＤＰＣ復号（ステップＳ２０〜Ｓ３３）と同じ処理を実行して推定語ｅ_１〜ｅ_Ｎの系列を第１誤り訂正復号器２７に供給する（ステップＳ４３）。第１誤り訂正復号器２７は、推定語ｅ_１〜ｅ_Ｎの系列に代数的な誤り訂正復号を施す（ステップＳ４４）。ここで、消失ビットが検出されたとき（ステップＳ４６）、第１誤り訂正復号器２７は、イレージャフラグＥｒ_１〜Ｅｒ_Ｎを生成してこれらイレージャフラグＥｒ_１〜Ｅｒ_Ｎを選択回路２５Ｄおよび第２誤り訂正復号器２６Ｄに供給する（ステップＳ４７）。

イレージャフラグＥｒ_１〜Ｅｒ_Ｎの生成（ステップＳ４７）の後、第２誤り訂正復号器２６Ｄは、メモリ回路２４から消失ビットに対応する対数尤度比λ_１〜λ_Ｎを符号語単位で再度読み出す（ステップＳ４８）。当該読み出された対数尤度比λ_１〜λ_Ｎのデータは選択回路２５Ｄに供給される。このとき、選択回路２５Ｄは、イレージャフラグＥｒ_ｋの値が「０」のときには対数尤度比λ_ｋを第２誤り訂正復号器２６Ｄに供給し、イレージャフラグＥｒ_ｋの値が「１」のときには対数尤度比λ_ｋの代わりに所定値λ_０を第２誤り訂正復号器２６Ｄに供給することとなる。そして、ステップＳ４３に処理が戻り、第２誤り訂正復号器２６ＤはＬＤＰＣ復号を実行する。その後、ステップＳ４６で消失ビットが検出されないと判定されるまでステップＳ４３〜Ｓ４８の手順が繰り返し実行される。

ステップＳ４６で第１誤り訂正復号器２７が推定語ｅ_１〜ｅ_Ｎの系列中に消失ビットを検出せず、さらにコントローラ（図示せず）により復号処理の終了が指令されなければ（ステップＳ４５）、ステップＳ４０に戻って復号処理が続行される。他方、復号処理の終了が指令されたとき（ステップＳ４５）、以上の復号処理は終了する。

なお、上記第４実施例では、図２２に示されるように誤り訂正復号部２２ＤはＳＰ変換器２３を含み、消失位置検出部４０はＳＰ変換器４３を含むが、これらＳＰ変換器２３，４３が必須の構成要素であるとは限らない。誤り訂正復号部２２ＤがＳＰ変換器２３を含まない場合には、メモリ回路２４はシリアルデータを記憶しパラレルデータを出力し得る構成を持てばよい。また、消失位置検出部４０がＳＰ変換器４３を含まない場合には、誤り訂正復号器４４はゲート回路４２のシリアル出力を処理し得る構成を持てばよい。

＜第５実施例＞
次に、本発明の第５実施例について説明する。図２４は、第５実施例である記録再生装置１Ｅの概略構成を示す機能ブロック図である。記録再生装置１Ｅは、誤り訂正復号部２２Ｅを除いて、第４実施例の記録再生装置１Ｄ（図２１）と同じ機能を有している。誤り訂正復号部２２Ｅは、第４実施例の誤り訂正復号部２２Ｄ（図２１および図２２）のＳＰ変換器２３、メモリ回路２４、選択回路２５Ｄ、第２誤り訂正復号器２６Ｄおよび第１誤り訂正復号器２７と同じ構成を有し、さらに、選択回路７０および消失位置検出部４０Ｅを有している。

図２５は、第５実施例の誤り訂正復号部２２Ｅの構成の一例を示す図である。図２５に示されるように、消失位置検出部４０Ｅは、上記第４実施例の消失位置検出部４０と同じ抽出制御部４１、ゲート回路４２およびＳＰ変換器４３を有する。消失位置検出部４０Ｅは、復号状態判定部４４ｓを備えた誤り訂正復号器４４Ｅを有しており、この誤り訂正復号器４４Ｅは、代数的復号を実行して消失ビットを検出する機能だけでなく、その代数的復号による復号結果ＤＲ_２を出力する機能をも有している。

上述の通り、誤り訂正復号器４４Ｅは、ゲート回路４２で抽出された対数尤度比λ_１〜λ_ＮのＭＳＢの系列に代数的な誤り訂正復号を施してシンボル単位で消失ビット（イレージャ）を検出する機能を持つ。復号状態判定部４４ｓは、１）シンボルの誤りが無い状態、２）シンボルの誤り個数が訂正可能シンボル個数以内である状態、３）シンボルの誤り個数が誤り位置検出可能シンボル個数以内である状態、４）シンボルの誤り個数が誤り位置検出可能シンボル個数を超えている状態、という４つの復号状態を判別することができる。復号状態判定部４４ｓは、ＳＮＲ（信号対ノイズ比）が高いときには、前記の状態１）および状態２）の可能性が高い。また、前記の状態４）の場合には、再生不能として処理するのが適切である。

このような観点から、復号状態判定部４４ｓは、復号状態が前記の状態１）および２）であると判別したときには、選択回路７０に誤り訂正復号器４４Ｅの復号出力ＤＲ_２を選択させる切替制御信号Ｓｆを生成する。また、復号状態判定部４４ｓは、復号状態が前記の状態４）であると判別したときは、選択回路７０に第１誤り訂正復号器２７の復号出力ＤＲ_１を選択させる切替制御信号Ｓｆを生成する。

さらに、復号状態判定部４４ｓは、復号状態が前記の状態３）であると判別したときは、消失ビットが検出された誤り訂正不能状態であると判断してイレージャフラグＥａ_１〜Ｅａ_Ｎを生成する。同時に、復号状態判定部４４ｓは、選択回路７０に第１誤り訂正復号器２７の復号出力ＤＲ_１を選択させる切替制御信号Ｓｆを生成する。

上記の通り、第５実施例では、消失位置検出部４０で検出された復号状態に応じて最適な復号処理を実行することができるので、誤り訂正能力の向上並びにスループットの向上が可能である。

なお、上記第５実施例では、図２５に示されるように誤り訂正復号部２２ＥはＳＰ変換器２３を含み、消失位置検出部４０ＥはＳＰ変換器４３を含むが、これらＳＰ変換器２３，４３が必須の構成要素であるとは限らない。誤り訂正復号部２２ＥがＳＰ変換器２３を含まない場合には、メモリ回路２４はシリアルデータを記憶しパラレルデータを出力し得る構成を持てばよい。また、消失位置検出部４０がＳＰ変換器４３を含まない場合には、誤り訂正復号器４４はゲート回路４２のシリアル出力を処理し得る構成を持てばよい。

Claims (11)

1. 第１の誤り訂正用の外符号と第２の誤り訂正用の内符号との組み合わせにより構成された符号化データに誤り訂正復号を施す復号装置であって、
   前記符号化データを復調して尤度情報値のデータ系列を生成する復調器と、
   前記尤度情報値のデータ系列を一時的に記憶するメモリ回路と、
   前記メモリ回路から読み出された尤度情報値のデータ系列に基づいて前記第２の誤り訂正のための繰り返し復号を実行して硬判定値系列を生成する第２誤り訂正復号器と、
   前記硬判定値系列に対して前記第１の誤り訂正のための代数的復号を実行することにより前記硬判定値系列中の消失ビットを検出して当該検出された消失ビットの位置を表すイレージャフラグを生成する第１誤り訂正復号器と、
   を備え、
   前記第２誤り訂正復号器は、前記メモリ回路から１回目に読み出された尤度情報値のデータ系列に基づいて硬判定を実行して一時推定語または推定語の系列を生成し、
   前記第１誤り訂正復号器は、当該生成された一時推定語または推定語の系列に対して前記代数的復号を実行することにより前記一時推定語または推定語の系列中の消失ビットを検出して当該検出された消失ビットの位置を表すイレージャフラグを生成することを特徴とする復号装置。
2. 請求項１記載の復号装置であって、前記第２誤り訂正復号器は、前記イレージャフラグに応じて、前記メモリ回路から再度読み出されたデータ系列の尤度情報値と前記所定値とのいずれか一方の値を選択するセレクタを有しており、
   前記セレクタは、当該再度読み出されたデータ系列の尤度情報値が前記消失ビットの位置に対応しないときは前記尤度情報値を選択し、当該再度読み出されたデータ系列の尤度情報値が前記消失ビットの位置に対応するときは前記所定値を選択することを特徴とする復号装置。
3. 請求項１または２記載の復号装置であって、前記復調器は、前記符号化データに関する対数尤度比を前記尤度情報値として生成することを特徴とする復号装置。
4. 請求項３記載の復号装置であって、前記第２の誤り訂正用の内符号は低密度パリティ検査符号であることを特徴とする復号装置。
5. 請求項４記載の復号装置であって、前記第２誤り訂正復号器は、サム−プロダクト復号法に従って前記繰り返し復号を実行することを特徴とする復号装装置。
6. 請求項１から５のうちのいずれか１項に記載の復号装置であって、前記第１誤り訂正復号器は、前記硬判定値系列中の消失ビットを所定ビットからなるシンボル単位で検出することを特徴とする復号装置。
7. 請求項６記載の復号装置であって、前記第１の誤り訂正用の外符号は、リードソロモン符号であり、前記第１誤り訂正復号器は、前記代数的復号としてリードソロモン復号を実行することを特徴とする復号装置。
8. 第１の誤り訂正用の外符号と第２の誤り訂正用の内符号との組み合わせにより構成された符号化データに誤り訂正復号を施す復号装置であって、
   前記符号化データを復調して尤度情報値のデータ系列を生成する復調器と、
   前記尤度情報値のデータ系列中の消失ビットを検出して当該検出された消失ビットの位置を表す第１のイレージャフラグを生成する消失位置検出部と、
   前記尤度情報値のデータ系列を一時的に記憶するメモリ回路と、
   前記消失ビットが検出されないときは、前記メモリ回路から読み出されたデータ系列の尤度情報値に基づいて前記第２の誤り訂正のための繰り返し復号を実行して硬判定値系列を生成する第２誤り訂正復号器と、
   前記硬判定値系列に対して前記第１の誤り訂正のための代数的復号を実行する第１誤り訂正復号器と、
   を備え、
   前記消失ビットが検出されたときは、前記第２誤り訂正復号器は、前記メモリ回路から読み出された尤度情報値のデータ系列のうち前記消失ビットの位置に対応しない尤度情報値と、当該読み出された尤度情報値のデータ系列のうち前記消失ビットの位置に対応する尤度情報値を無効にする所定値とに基づいて前記繰り返し復号を実行し、
   前記消失位置検出部は、
   前記復調器で生成された尤度情報値のデータ系列からユーザーデータ領域と前記外符号に対応するデータ領域との尤度情報値を抽出する符号抽出部と、
   前記符号抽出部で抽出された尤度情報値の最上位ビットのデータ系列に対して前記第１の誤り訂正のための代数的復号を実行して前記第１のイレージャフラグを生成する誤り訂正復号器と、を含むことを特徴とする復号装置。
9. 請求項８記載の復号装置であって、
   前記第１誤り訂正復号器は、前記硬判定値系列に対して前記第１の誤り訂正のための代数的復号を実行することにより前記硬判定値系列中の消失ビットを検出して当該検出された消失ビットの位置を表す第２のイレージャフラグを生成するものであり、
   前記第２誤り訂正復号器は、前記第２のイレージャフラグに応じて、前記メモリ回路から前記尤度情報値のデータ系列を再度読み出し、当該再度読み出されたデータ系列のうち前記消失ビットの位置に対応しない尤度情報値と、当該再度読み出されたデータ系列のうち前記消失ビットの位置に対応する尤度情報値を無効にする所定値とに基づいて前記繰り返し復号を実行することを特徴とする復号装置。
10. 請求項８記載の復号装置であって、前記第１誤り訂正復号器から供給された復号データと前記消失位置検出部の誤り訂正復号器から供給された復号データとのいずれか一方を選択し、当該選択された復号データを出力する選択回路をさらに備え、
    前記消失位置検出部の誤り訂正復号器は、前記尤度情報値の最上位ビットのデータ系列中に誤りを検出したときに誤り訂正可能か否かを判定する復号状態判定部を含み、
    前記選択回路は、前記状態判定部が誤り訂正不能であると判定したときは前記第１誤り訂正復号器から供給された復号データを選択し、前記状態判定部が誤り訂正可能であると判定したときは前記消失位置検出部の誤り訂正復号器から供給された復号データを選択することを特徴とする復号装置。
11. 請求項９記載の復号装置であって、前記第１誤り訂正復号器から供給された復号データと前記消失位置検出部の誤り訂正復号器から供給された復号データとのいずれか一方を選択し、当該選択された復号データを出力する選択回路をさらに備え、
    前記消失位置検出部の誤り訂正復号器は、前記尤度情報値の最上位ビットのデータ系列中に誤りを検出したときに誤り訂正可能か否かを判定する復号状態判定部を含み、
    前記選択回路は、前記状態判定部が誤り訂正不能であると判定したときは前記第１誤り訂正復号器から供給された復号データを選択し、前記状態判定部が誤り訂正可能であると判定したときは前記消失位置検出部の誤り訂正復号器から供給された復号データを選択することを特徴とする復号装置。

Images