JP4870528B2

JP4870528B2 - 固体撮像装置

Info

Publication number: JP4870528B2
Application number: JP2006311161A
Authority: JP
Inventors: 慎一中島
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2006-11-17
Filing date: 2006-11-17
Publication date: 2012-02-08
Anticipated expiration: 2026-11-17
Also published as: US20080136950A1; CN100527794C; US8023026B2; EP1924079B1; CN101184174A; EP1924079A2; EP1924079A3; JP2008131127A

Description

この発明は、固体撮像装置に関し、特に読み出し領域内の全画素一括のリセット動作を行うことによる電源、ＧＮＤの変動による影響を回避できるようにした固体撮像装置に関する。

従来、一括シャッター（グローバルシャッターとも称される）機能を有する固体撮像装置に用いられる画素部の画素として、例えば、特開平１１−２６１８９６号公報には、図15に示すような構成のものが開示されている。図15において、１はフォトダイオード等の光電変換手段で、所定時間光を受けて光電荷を蓄積して光電変換するものであり、２は光電変換手段１の光電荷を保持するためのメモリ手段、３は光電変換手段１の光電荷をメモリ手段２に転送する転送手段、４はメモリ手段２を電源電位にリセットするリセット手段、５は光電変換手段１を電源電位にリセットする排出手段、６はメモリ手段２の電荷を読み出すための読み出し手段で、このような各手段で構成される単位画素７を、２次元的に複数配列して画素部を構成するようにしている。なお、21は読み出し手段６で読み出した信号を出力する垂直信号線である。

また図15において、φＴＸ１，φＲＥＳ(n) ，φＴＸ２，及びＳＥＬ(n) は、それぞれ転送手段３，リセット手段４，排出手段５及び読み出し手段６のオン及びオフを制御する転送制御信号、リセット制御信号、排出制御信号及び読み出し制御信号である。なお、φＲＥＳ(n) 及びＳＥＬ(n) の添え字(n) は、行位置を表し、これらの制御信号は図示しない垂直回路から画素部の行毎に出力されるようになっている。

次に、図16に示すタイミングチャートを参照して、図15に示した画素を用いた画素部の動作について説明する。図16に示すように、排出制御信号φＴＸ２を全画素一括してＨレベルとすることで、排出手段５により全画素一括の排出動作が開始する。所定の時間を経過した後、排出制御信号φＴＸ２を全画素一括してＬレベルとすることで排出手段５により全画素一括の排出リセット動作が完了し（時点ｔ₁）、全画素の露光が開始される。

所定の露光時間を得た後、全画素一括転送のタイミングにおいて、転送制御信号φＴＸ１により転送手段３を全画素一括してオンすることにより、光電変換手段１に蓄積された光電荷を一括してメモリ手段２に転送する（時点ｔ₂）。すなわち露光を終了させる。ここで、図16に示すタイミングチャートにおいて、Ｔint と示している期間が実際の露光期間となる。そして露光が終了すると、次いで１行目から順に、読み出し制御信号φＳＥＬ(n) による読み出し手段６を用いて信号レベルの読み出しを開始するようになっている。
特開平１１−２６１８９６号公報

ところで、上記構成の画素からなる画素部を備えた固体撮像装置において、一括シャッター方式により、全画素の光電変換手段の排出制御信号φＴＸ２による排出リセット動作を、読み出し期間中に一括して行うためには、画素数や画素サイズにもよるが数万ｐＦ程度の負荷容量を一括して駆動する必要がある。このような駆動を行うと、図16に示すように、電源（Ｖdd）及びＧndが変動して、読み出し出力信号（readout)に影響を与え、帯状のノイズが生じ画質が劣化する。また、このような一括して駆動する排出リセット動作は、水平ブランキング期間（数μｓ又はそれ以下）で完了させることは、技術的に困難である。

本発明は、従来の一括シャッター機能を有する固体撮像装置における上記問題点を解消するためになされたもので、全画素一括でリセット動作を行うことによる電源あるいはＧＮＤの変動による影響、例えば読み出し出力信号への影響を回避できるようにした固体撮像装置を提供することを目的とする。

上記課題を解決するため、請求項１に係る発明は、光電変換手段と、前記光電変換手段の光電変換信号を記憶するメモリ手段と、前記光電変換信号を前記メモリ手段に転送する転送手段と、前記メモリ手段をリセットする第１のリセット手段と、該第１のリセット手段とは独立して駆動され前記光電変換手段をリセットする第２のリセット手段と、前記メモリ手段の光電変換信号を読み出すための読み出し手段とを有する画素が２次元的に配列された画素部と、読み出し対象領域内の全画素の前記光電変換手段に対して前記第２のリセット手段により一括リセットを行わせたのち所定時間経過後に前記読み出し対象領域内の全画素の前記光電変換手段から前記メモリ手段へ前記転送手段により一括して前記光電変換信号の転送を行わせ、前記読み出し手段が前記メモリ手段に記憶された前記光電変換信号の読み出しを行う期間に前記第２のリセット手段による前記一括リセットが行われるとき、前記第２のリセット手段による前記一括リセットの開始又は解除の少なくとも一方のタイミングにおいては前記読み出し手段による前記メモリに記憶された前記光電変換信号の読み出しを一旦停止させるように制御するコントローラとを有して固体撮像装置を構成するものである。

請求項２に係る発明は、請求項１に係る固体撮像装置において、前記コントローラは、前記読み出し手段による前記メモリに記憶された前記光電変換信号の読み出しを一旦停止させる期間を前記画素部の読み出し対象領域内の１ライン分の前記光電変換信号を読み出す時間の整数倍に設定することを特徴とするものである。

請求項３に係る発明は、請求項１に係る固体撮像装置において、前記コントローラは、前記第２のリセット手段による前記一括リセットの開始から所定期間の後、解除までの期間においては前記読み出し手段による読み出しを行わせることを特徴とするものである。

請求項４に係る発明は、請求項３に係る固体撮像装置において、前記コントローラは、垂直ブランキング期間内に第２のリセット手段による前記一括リセットの開始を設定することを特徴とするものである。

請求項５に係る発明は、請求項１に係る固体撮像装置において、前記コントローラは、前記読み出し対象領域ではない非読み出し対象領域を含めて前記第２のリセット手段による前記一括リセットを行わせることを特徴とするものである。

請求項６に係る発明は、請求項１〜５のいずれか１項に係る固体撮像装置において、前記光電変換信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号を前記一旦停止の期間に対応する期間分遅延を行うためのラインメモリと、前記Ａ／Ｄ変換器の出力と前記ラインメモリの出力を選択するための選択手段とを更に備え、前記コントローラは前記一旦停止が解除されるまでは前記ラインメモリの出力を、解除後は前記Ａ／Ｄ変換器の出力を選択して出力させるように前記選択手段を制御することを特徴とするものである。

請求項７に係る発明は、請求項１〜５のいずれか１項に係る固体撮像装置において、前記光電変換信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号を一時的に格納するバッファメモリとを更に備え、前記コントローラは前記一旦停止の期間に対応する期間分前記バッファメモリに対する前記デジタル信号の格納を停止させることを特徴とするものである。

本発明によれば、コントローラにより、読み出し手段による読み出しを行う期間に第２のリセット手段による一括リセットが行われるとき、第２のリセット手段による一括リセットの開始又は解除の少なくとも一方のタイミングにおいては読み出し手段による読み出しを一旦停止させる制御が行われるように構成されているので、全画素一括でリセット動作を行うことによる電源、ＧＮＤの変動が読み出し信号に影響することが回避され、画質の劣化が防止される。

次に、本発明を実施するための最良の形態について説明する。

（実施例１）
まず、本発明に係る固体撮像装置の実施例１について説明する。図１は、実施例１に係る固体撮像装置の概略回路ブロック図である。図１において、１はフォトダイオード等の光電変換手段で、所定時間光を受けて光電荷を蓄積して光電変換するものであり、２は光電変換手段１の光電荷を保持するためのメモリ手段、３は光電変換手段１の光電荷をメモリ手段２に転送する転送手段、４はメモリ手段２を電源電位にリセットするリセット手段（請求項における第１のリセット手段に対応する）、５は光電変換手段１を電源電位にリセットする排出手段（請求項における第２のリセット手段に対応する）、６はメモリ手段２の電荷を読み出すための読み出し手段、７は上記各手段で構成される単位画素で、２次元的に複数配列して画素部を構成しており、図示例では２×２の４画素部分のみを示している。なお、図１において、21は読み出し手段６で読み出された信号を出力する垂直信号線である。

また、図１において、８は垂直回路であり、画素部の行毎に各単位画素７の転送手段３，リセット手段４，排出手段５及び読み出し手段６のオン及びオフを制御する転送制御信号φＴＸ１，リセット制御信号φＲＥＳ(n) ，排出制御信号φＴＸ２及び読み出し制御信号φＳＥＬ(n) を各々出力する。なお、φＲＥＳ(n) 及びφＳＥＬ(n) における添え字n は、行位置を表している。９は水平回路であり、信号を読み出す画素列を選択して、その画素列に係る画素の信号を出力する。10は垂直回路８，水平回路９及びその他の回路に対して、その動作を制御する信号を印加するコントローラであり、外部から印加される外部設定信号に応じた制御を行うように構成されている。

次に、図２に示すタイミングチャートを参照しながら、図１に示す実施例１に係る固体撮像装置の動作について説明する。図２に示すように、排出制御信号φＴＸ２を全画素一括してＨレベルとすることで、排出手段５による全画素一括のリセット動作が開始する。所定の時間を経過した後、排出制御信号φＴＸ２を全画素一括してＬレベルとすることで、排出手段５による全画素一括のリセット動作が完了し、全画素の露光が開始される（時点ｔ₁）。

所定の露光時間を得た後、全画素一括転送のタイミングにおいて、転送制御信号φＴＸ１により転送手段３を全画素一括してオンすることにより、光電変換手段１に蓄積された光電荷を一括してメモリ手段２に転送し、露光を終了させる（時点ｔ₂）。ここで、図２に示すタイミングチャートにおいては、ｔ₁からｔ₂までの期間であるＴint と示している期間が実際の露光期間となる。露光が終了すると、次いで１行目から順に、読み出し制御信号φＳＥＬ(n) による読み出し手段６を用いて信号レベルの読み出しを開始する。リセット制御信号φＲＥＳ(n) は、メモリ手段２のリセット等に用いられる。なお、図２において、ＶＤは垂直同期信号、ＨＤは水平同期信号である。

ここで、本実施例においては、前記画素部の各画素のメモリ手段２からの順次読み出し動作は、排出制御信号φＴＸ２の動作に先立ち一旦停止させ、排出制御信号φＴＸ２による全画素一括のリセット動作が完了した後に、すなわち、一括のリセット動作に伴う電源側の変動が安定した後に、再度前記画素部のメモリ手段２からの読み出し動作を再開するようにコントローラ10により制御が行われる。図示例では、５行目までの信号レベルの読み出しを順次行った後に、読み出し動作を一旦停止させ、排出制御信号φＴＸ２による全画素一括のリセット動作が完了した後に、６行目以降の信号レベルの読み出し動作を再開するようにしている。このような動作により、全画素一括でリセット動作を行うことによる電源、ＧＮＤの変動が、前記画素部の各画素のメモリ手段２からの読み出し信号に影響を与えることを回避することができる。

次に、図３のタイミングチャートを用いて、画素部からの信号の読み出し動作の一旦停止と再開の条件について説明する。図３に示すタイミングチャートにおいては、前記画素部からの信号読み出しの停止期間が、ちょうど２ライン分となっている態様を示している。このライン数は、１ラインでも複数ラインでもよく、停止している期間が１ライン期間の整数倍となるようにコントローラ10による制御が行われる。これにより、前述した利点に加え、固体撮像装置を駆動する同期信号の発生が簡単になると共に、後段の信号処理が簡素化される利点が得られる。

次に、図４のタイミングチャートを用いて、実施例１における動作の変形例について説明する。図４のタイミングチャートに示す動作においては、前記画素部の各画素からの信号の読み出しに先立ち、垂直ブランキング期間内の時点ｔ₀において、予め排出制御信号φＴＸ２を全画素一括してＨレベルとしている点が、図２及び図３に示す動作と異なる点である。この変形例における動作では、排出制御信号φＴＸ２の立ち上がり動作を完了した後に、前記画素部の１行目の画素行から順に、読み出し制御信号φＳＥＬ(n) による読み出し手段６を用いて信号レベルの読み出しを開始するように、コントローラ10による制御が行われる。そして、前記画素部からの読み出し動作は、排出制御信号φＴＸ２の立ち下り動作に先立ち一旦停止させ、全画素一括の排出動作が完了した時点ｔ₁後に、再度前記画素部のメモリ手段２からの読み出しを再開するようにコントローラ10により制御が行われる。

このような動作により、全画素一括でリセット動作を行うことによる電源、ＧＮＤの変動が、前記画素部の各画素のメモリ手段２からの読み出し信号に影響を与えることを回避することができると共に、前記画素部からの読み出しを停止する期間において、前記排出制御信号φＴＸ２の状態変化の回数を少なくすることができることによって、最小限の読み出し停止期間とすることができる。ここで、前記画素部の１行目の読み出し開始の遅延時間や、前記画素部の読み出し期間中の停止期間を１ライン期間や１ライン期間の整数倍とすることで、図３に示した動作例と同等の効果が更に得られる。

（実施例２）
次に、図５を用いて本発明に係る固体撮像装置の実施例２について説明する。実施例２に係る固体撮像装置が実施例１に係る固体撮像装置と構成上の相違点は、水平回路９を介して各画素の読み出し手段６から読み出された信号をＡ／Ｄ変換するためのＡ／Ｄ変換器11，Ａ／Ｄ変換器11でＡ／Ｄ変換された信号を遅延するためのラインメモリ12，Ａ／Ｄ変換器11とラインメモリ12からの信号を選択するための選択手段13を追加し、これらラインメモリ12，選択手段13の動作をコントローラ10にて制御している点である。なお、その他の構成部分は実施例１と同じである。

次に、図６に示すタイミングチャートを参照しながら、実施例２に係る固体撮像装置の動作について説明する。図６において、Ａ／Ｄ変換器11の出力の欄でＳ１，Ｓ２，Ｓ３，・・・Ｓ８と示しているブロックは、各垂直信号21及び水平回路９を介して各画素の読み出し手段６から読み出され、Ａ／Ｄ変換器11にてデジタル信号に変換された信号が出力されるタイミングである。このタイミングチャートにおいては、前記画素部からの信号読み出しの停止期間が、ちょうど１ライン分となっている態様を示している。また、ラインメモリ12は１ライン分の遅延となるように構成されている。

図６のタイミングチャートにおいてメモリ書き込みの欄は、Ａ／Ｄ変換器11の出力を前記ラインメモリ12へ書き込むタイミングＷ１，Ｗ２，・・・Ｗ５を示し、メモリ読み出しの欄は、前記ラインメモリ12によって遅延された信号出力のタイミングＲ１，Ｒ２，・・・Ｒ５を示している。ラインメモリ12の遅延時間が１ライン期間になるようにコントローラ10により制御されるので、メモリ読み出しはメモリ書き込みに対して、ちょうど１ライン分ずれるように出力される。

ここで、選択手段13は、前記排出制御信号φＴＸ２の動作が完了するまで、前記ラインメモリ12の信号を選択し、前記排出制御信号φＴＸ２の動作完了後に、前記Ａ／Ｄ変換器11の出力信号を選択するようにコントローラ10により制御される。このような選択動作により、前記選択手段13の出力のタイミングは連続したＲ１，Ｒ２，・・・Ｒ５，Ｓ６，Ｓ７，Ｓ８となる。よって、信号の連続性が保たれ後段の信号処理の簡素化を図ることができる。

次に、図７のタイミングチャートを用いて、この実施例２における画素部からの信号の読み出し動作の一旦停止と再開の条件について説明する。図７に示すタイミングチャートにおいては、前記画素部からの信号読み出しの停止期間がちょうど２ライン分となっている態様を示している。このライン数は、１ラインでも複数ラインでもよく、停止している期間が１ライン期間の整数倍となるようにコントローラ10による制御が行われると共に、ラインメモリ12の遅延時間を停止する期間と同一になるように構成する。これにより、前述した利点に加え、固体撮像装置を駆動する同期信号の発生が簡単になると共に、後段の信号処理が更に簡素化される利点が得られる。

次に、図８のタイミングチャートを用いて、実施例２における動作の変形列について説明する。図８のタイミングチャートに示す動作においては、前記画素部の各画素からの信号の読み出しに先立ち、時点ｔ₀において予め排出制御信号φＴＸ２を全画素一括してＨレベルとしている点が、図６及び図７に示す動作と異なる点である。この変形例における動作では、排出制御信号φＴＸ２の立ち上がり動作を完了した後に、前記画素部の１行目の画素行から順に、読み出し制御信号φＳＥＬ(n) による読み出し手段６を用いて信号レベルの読み出しを開始するように、コントローラ10による制御が行われる。そして、前記画素部からの読み出し動作は、排出制御信号φＴＸ２の立ち下り動作に先立ち一旦停止させ、全画素一括のリセット動作が完了した時点ｔ₁後に、再度前記画素部のメモリ手段２からの読み出しを再開すると共に、前記ラインメモリ12の書き込みや読み出しの制御が、コントローラ10により制御が行われる。

このような動作により、全画素一括でリセット動作を行うことによる電源、ＧＮＤの変動が、前記画素部の各画素のメモリ手段２からの読み出し信号に影響を与えることを回避することができると共に、前記画素部からの読み出しを停止する期間において、前記排出制御信号φＴＸ２の状態変化の回数を少なくすることができることによって、最小限の停止期間とすることができる。ここで、前記画素部の１行目の読み出し開始の遅延時間や、前記画素部の読み出し期間中の停止期間を１ライン期間や１ライン期間の整数倍とすることで、図７に示した動作例と同等の効果が更に得られる。

（実施例３）
次に、図９を用いて本発明に係る固体撮像装置の実施例３について説明する。実施例３に係る固体撮像装置が実施例１に係る固体撮像装置と構成上の相違点は、水平回路９を介して各画素の読み出し手段６から読み出された信号をＡ／Ｄ変換するためのＡ／Ｄ変換器11，Ａ／Ｄ変換器11でＡ／Ｄ変換された信号を一時的に記憶するためのバッファメモリ15，バッファメモリ15をコントロールするためのメモリコントローラ14を追加し、メモリコントローラ14の動作をコントローラ10にて制御している点である。なお、その他の構成部分は実施例１と同じである。

次に、図10に示すタイミングチャートを参照しながら、実施例３に係る固体撮像装置の動作について説明する。図10において、Ａ／Ｄ変換器11の出力の欄でＳ１，Ｓ２，Ｓ３，・・・Ｓ８と示しているブロックは、水平回路９を介して各画素の読み出し手段６から読み出され、Ａ／Ｄ変換器11にてデジタル信号に変換された信号が出力されるタイミングである。このタイミングチャートにおいては、前記画素部からの信号読み出しの停止期間がちょうど１ライン分となっている態様を示している。

図10においてメモリ書き込みの欄は、Ａ／Ｄ変換器11の出力を前記バッファメモリ15へ書き込むタイミングＷ１，Ｗ２，・・・Ｗ８を示しており、メモリコントローラ14によって前記バッファメモリ15への書き込みが行われる。ここで、前記メモリコントローラ14は、前記画素部からの信号読み出し期間中に前記バッファメモリ15に書き込みを行い、前記信号読み出しが停止している期間はバッファメモリ15への書き込みを停止し、信号読み出しが再開されると、再度バッファメモリ15への書き込みを再開するようにコントローラ10により制御される。

このような動作により、実施例１に係る前述した利点に加え、バッファメモリ15に書き込まれた信号の連続性が保たれ後段の信号処理の簡素化を図ることができる。なお、上記実施例２及び３においては、水平回路９からの出力に対し、Ａ／Ｄ変換器11にてＡ／Ｄ変換するようにしているものを示しているが、水平回路９内においてカラム毎に対応させてＡ／Ｄ変換するような構成としても、同等の効果が得られることは言うまでもない。

（実施例４）
上記各実施例では、画素部の全領域の読み出しにおいて一括シャッター方式を用いた構成のものに本発明を適用した構成例を示したが、画素の高速読み出し手法として、間引き読み出しあるいは部分的な任意領域の読み出し手法があり、この実施例４は、かかる読み出し手法を用いたものに本発明を適用したものである。なお、この実施例における固体撮像装置の構成自体は、上記各実施例のものと同じである。

図11は、画素部を２行毎の間引き読み出しを行う場合の態様を示す説明図である。このような間引き読み出しを行った場合、通常、読み出されない画素行は、リセット動作も行われないため、フォトダイオードなどの光電変換手段に蓄積する電荷は、光照射後いずれ飽和電荷量に達する。飽和電荷量を越えて発生した電荷は隣接する画素の光電変換手段等に流入し、隣接画素に偽信号を発生させる原因となる。この問題を解決するため、光電変換手段の排出制御信号φＴＸ２によるリセット動作を、間引き読み出し動作で読み出さない画素行に対しても一括して行うようにする。

そして、このように間引き読み出し動作で読み出さない画素行に対しても、一括シャッター動作のためリセット動作を一括して行う場合においても、本実施例においては、上記一括シャッター方式で信号の読み出し動作中に排出制御信号φＴＸ２により一括のリセット動作を行うとき、上記実施例１〜３に示した態様で読み出し手段による読み出し動作を一旦停止させるように構成するものである。これにより、電源の変動による読み出し信号への影響を回避し、画質の劣化を防止することができる。

また、図12に示すように３画素毎の間引き読み出し、あるいは図13に示すように３画素と５画素の間引きを組み合わせた間引き読み出しなどの場合も、同様に読み出し手段による読み出し動作を停止して、読み出されない画素行も含めて排出制御信号φＴＸ２による一括のリセット動作を行わせるように構成する。

また、図14に示すように、部分的な任意領域の読み出しを行う場合においても、読み出されない画素行のリセットは通常行われないので、その画素行の光電変換手段に蓄積する電荷は光電変換後にいずれ飽和電荷量に達し、飽和電荷量を越え発生した電荷は隣接する光電変換手段等に流入し、隣接画素に偽信号を発生させる原因となる。これを防止するため、光電変換手段の排出制御信号φＴＸ２によるリセット動作を、読み出さない画素行、もしくは読み出し任意領域の周辺画素行（図示例では、読み出し領域を10〜15ラインとした場合、８〜９ライン及び16〜17ラインなど）に対しても行う。

そして、このように任意領域読み出しで読み出されない画素行、もしくは読み出し任意領域の周辺画素行に対しても一括シャッター動作のためリセット動作を一括して行う場合においても、本実施例においては、上記一括シャッター方式で信号の読み出し動作中に排出制御信号φＴＸ２により一括のリセット動作を行うとき、上記実施例１〜３に示した態様で読み出し手段による読み出し動作を一旦停止させるように構成する。これにより、同様に、電源の変動による読み出し信号への影響を回避し、画質の劣化を防止することができる。

本発明に係る固体撮像装置の実施例１の構成を一部ブロックで示す回路構成図である。図１に示した実施例１に係る固体撮像装置の動作を説明するためのタイミングチャートである。図１に示した実施例１における画素部からの信号読み出し動作の一旦停止と再開の条件を説明するためのタイミングチャートである。図１に示した実施例１における動作の変形例を説明するためのタイミングチャートである。実施例２に係る固体撮像装置の構成を示すブロック構成図である。図５に示した実施例２の動作を説明するためのタイミングチャートである。図５に示した実施例２における画素部からの信号読み出し動作の一旦停止と再開の条件を説明するためのタイミングチャートである。図５に示した実施例２における動作の変形例を説明するためのタイミングチャートである。実施例３に係る固体撮像装置の構成を示すブロック構成図である。図９に示した実施例３の動作を説明するためのタイミングチャートである。実施例４に係る固体撮像装置における間引き読み出し態様を示す説明図である。実施例４における他の間引き読み出し態様を示す説明図である。実施例４における更に他の間引き読み出し態様を示す説明図である。実施例４における任意領域読み出し態様を示す説明図である。従来の固体撮像装置における画素部の画素構成を示す回路構成図である。図15に示す画素構成の画素部を有する固体撮像装置において、一括シャッター動作を行わせる場合の動作を説明するためのタイミングチャートである。

符号の説明

１光電変換手段
２メモリ手段
３転送手段
４リセット手段
５排出手段
６読み出し手段
７単位画素
８垂直回路
９水平回路
10 コントローラ
11 Ａ／Ｄ変換器
12 ラインメモリ
13 選択手段
14 メモリコントローラ
15 バッファメモリ
21 垂直信号線

Claims

光電変換手段と、前記光電変換手段の光電変換信号を記憶するメモリ手段と、前記光電変換信号を前記メモリ手段に転送する転送手段と、前記メモリ手段をリセットする第１のリセット手段と、該第１のリセット手段とは独立して駆動され前記光電変換手段をリセットする第２のリセット手段と、前記メモリ手段の光電変換信号を読み出すための読み出し手段とを有する画素が２次元的に配列された画素部と、
読み出し対象領域内の全画素の前記光電変換手段に対して前記第２のリセット手段により一括リセットを行わせたのち所定時間経過後に前記読み出し対象領域内の全画素の前記光電変換手段から前記メモリ手段へ前記転送手段により一括して前記光電変換信号の転送を行わせ、前記読み出し手段が前記メモリ手段に記憶された前記光電変換信号の読み出しを行う期間に前記第２のリセット手段による前記一括リセットが行われるとき、前記第２のリセット手段による前記一括リセットの開始又は解除の少なくとも一方のタイミングにおいては前記読み出し手段による前記メモリに記憶された前記光電変換信号の読み出しを一旦停止させるように制御するコントローラと
を有する固体撮像装置。
前記コントローラは、前記読み出し手段による前記メモリに記憶された前記光電変換信号の読み出しを一旦停止させる期間を前記画素部の読み出し対象領域内の１ライン分の前記光電変換信号を読み出す時間の整数倍に設定する
ことを特徴とする請求項１に係る固体撮像装置。
前記コントローラは、前記第２のリセット手段による前記一括リセットの開始から所定期間の後、解除までの期間においては前記読み出し手段による読み出しを行わせる
ことを特徴とする請求項１に係る固体撮像装置。
前記コントローラは、垂直ブランキング期間内に第２のリセット手段による前記一括リセットの開始を設定する
ことを特徴とする請求項３に係る固体撮像装置。
前記コントローラは、前記読み出し対象領域ではない非読み出し対象領域を含めて前記第２のリセット手段による前記一括リセットを行わせる
ことを特徴とする請求項１に係る固体撮像装置。
前記光電変換信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号を前記一旦停止の期間に対応する期間分遅延を行うためのラインメモリと、前記Ａ／Ｄ変換器の出力と前記ラインメモリの出力を選択するための選択手段とを更に備え、
前記コントローラは前記一旦停止が解除されるまでは前記ラインメモリの出力を、解除後は前記Ａ／Ｄ変換器の出力を選択して出力させるように前記選択手段を制御する
ことを特徴とする請求項１〜５のいずれか１項に係る固体撮像装置。
前記光電変換信号をデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号を一時的に格納するバッファメモリとを更に備え、
前記コントローラは前記一旦停止の期間に対応する期間分前記バッファメモリに対する前記デジタル信号の格納を停止させる
ことを特徴とする請求項１〜５のいずれか１項に係る固体撮像装置。