[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4865248B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4865248B2
JP4865248B2 JP2005105932A JP2005105932A JP4865248B2 JP 4865248 B2 JP4865248 B2 JP 4865248B2 JP 2005105932 A JP2005105932 A JP 2005105932A JP 2005105932 A JP2005105932 A JP 2005105932A JP 4865248 B2 JP4865248 B2 JP 4865248B2
Authority
JP
Japan
Prior art keywords
phase change
layer
conductive layer
semiconductor device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005105932A
Other languages
Japanese (ja)
Other versions
JP2005317955A5 (en
JP2005317955A (en
Inventor
清 加藤
康行 荒井
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005105932A priority Critical patent/JP4865248B2/en
Publication of JP2005317955A publication Critical patent/JP2005317955A/en
Publication of JP2005317955A5 publication Critical patent/JP2005317955A5/ja
Application granted granted Critical
Publication of JP4865248B2 publication Critical patent/JP4865248B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、データの送受信が可能な半導体装置及びその駆動方法に関する。 The present invention relates to a semiconductor device capable of transmitting and receiving data and a driving method thereof.

近年、電磁波を利用して、非接触でデータを送受信する半導体装置の開発が進められており、これらの半導体装置は、RF(Radio Frequency)タグ、無線タグ、電子タグ、トランスポンダ等と呼ばれる(例えば、特許文献1参照)。現在実用化されている半導体装置は、半導体基板を用いた回路(IC(Integrated Circuit)チップとも呼ばれる)とアンテナとを有するものが殆どであり、当該ICチップにはメモリや制御回路が作り込まれている。
特開2004−282050号公報 (第11−14頁、第5図)
In recent years, development of semiconductor devices that transmit and receive data contactlessly using electromagnetic waves has been promoted, and these semiconductor devices are called RF (Radio Frequency) tags, wireless tags, electronic tags, transponders, and the like (for example, , See Patent Document 1). Most semiconductor devices currently in practical use have a circuit using a semiconductor substrate (also called an IC (Integrated Circuit) chip) and an antenna, and a memory and a control circuit are built in the IC chip. ing.
JP 2004-282050 A (pages 11-14, FIG. 5)

非接触でデータの送受信が可能な半導体装置は、鉄道乗車カードや電子マネーカードなどの一部では普及しているが、さらなる普及のためには、安価な半導体装置を提供することが急務の課題であった。上記の実情を鑑み、本発明は、単純な構造のメモリを含む半導体装置を提供して、安価な半導体装置及びその駆動方法の提供を課題とする。 Semiconductor devices that can send and receive data without contact are in widespread use in some areas such as railway boarding cards and electronic money cards, but it is an urgent issue to provide inexpensive semiconductor devices for further spread. Met. In view of the above circumstances, an object of the present invention is to provide a semiconductor device including a memory having a simple structure, and to provide an inexpensive semiconductor device and a driving method thereof.

本発明の半導体装置は、複数のメモリセルを含むメモリセルアレイを有する相変化メモリと、相変化メモリを制御する制御回路と、アンテナとを有し、メモリセルアレイは第1の方向に延在するビット線と第1の方向と垂直な第2の方向に延在するワード線とを複数有し、複数のメモリセルの各々はビット線とワード線の間に設けられた相変化層を有することを特徴とする。上記構成を有する半導体装置において、ビット線を構成する導電層と、ワード線を構成する導電層の一方又は両方は透光性を有することを特徴とする。 A semiconductor device of the present invention includes a phase change memory having a memory cell array including a plurality of memory cells, a control circuit for controlling the phase change memory, and an antenna, and the memory cell array has a bit extending in a first direction. And a plurality of word lines extending in a second direction perpendicular to the first direction, and each of the plurality of memory cells has a phase change layer provided between the bit line and the word line. Features. In the semiconductor device having the above structure, one or both of the conductive layer forming the bit line and the conductive layer forming the word line have a light-transmitting property.

相変化層は結晶状態と非晶質状態の間で可逆的に変化する材料を有し、例えば、ゲルマニウム(Ge)、テルル(Te)、アンチモン(Sb)、硫黄(S)、酸化テルル(TeOx)、スズ(Sn)、金(Au)、ガリウム(Ga)、セレン(Se)、インジウム(In)、タリウム(Tl)、コバルト(Co)及び銀(Ag)から選択された複数を有する材料であることを特徴とする。 The phase change layer includes a material that reversibly changes between a crystalline state and an amorphous state. For example, germanium (Ge), tellurium (Te), antimony (Sb), sulfur (S), tellurium oxide (TeOx). ), Tin (Sn), gold (Au), gallium (Ga), selenium (Se), indium (In), thallium (Tl), cobalt (Co) and silver (Ag). It is characterized by being.

また、相変化層は第1の結晶状態と第2の結晶状態の間で可逆的に変化する材料を有し、例えば、銀(Ag)、亜鉛(Zn)、銅(Cu)、アルミニウム(Al)、ニッケル(Ni)、インジウム(In)、アンチモン(Sb)、セレン(Se)及びテルル(Te)から選択された複数を有する材料であることを特徴とする。 The phase change layer includes a material that reversibly changes between the first crystal state and the second crystal state. For example, silver (Ag), zinc (Zn), copper (Cu), aluminum (Al ), Nickel (Ni), indium (In), antimony (Sb), selenium (Se), and tellurium (Te).

また、相変化層は非晶質状態から結晶状態にのみ変化する材料を有し、例えば、テルル(Te)、酸化テルル(TeOx)、パラジウム(Pd)、アンチモン(Sb)、セレン(Se)及びビスマス(Bi)から選択された複数を有する材料であることを特徴とする。 The phase change layer has a material that changes only from an amorphous state to a crystalline state. For example, tellurium (Te), tellurium oxide (TeOx), palladium (Pd), antimony (Sb), selenium (Se) and A material having a plurality selected from bismuth (Bi).

また、本発明の半導体装置は、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)及びフラッシュメモリから選択された1つ又は複数を有することを特徴とする。 In addition, the semiconductor device of the present invention includes a DRAM (Dynamic Random Access Memory), an SRAM (Static Random Access Memory), a FeRAM (Ferroelectric Random Access Memory), a mask ROM (Read Only Memory ROM). (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable Programmable Read Only Memory), and one or more selected from a flash memory.

また、本発明の半導体装置は、電源回路、クロック発生回路、データ復調/変調回路及びインターフェイス回路から選択された1つ又は複数を有することを特徴とする半導体装置。 The semiconductor device according to the present invention includes one or more selected from a power supply circuit, a clock generation circuit, a data demodulation / modulation circuit, and an interface circuit.

また、上記構成を有する半導体装置において、相変化メモリと制御回路はガラス基板上に設けられることを特徴とする。また、相変化メモリと制御回路は可撓性基板上に設けられることを特徴とする。また、制御回路は薄膜トランジスタを含むことを特徴とする。 In the semiconductor device having the above structure, the phase change memory and the control circuit are provided over a glass substrate. The phase change memory and the control circuit are provided on a flexible substrate. The control circuit includes a thin film transistor.

上記構成を有する半導体装置の駆動方法は、ビット線とワード線の間に電圧を印加することにより相変化層の相を変化させてデータの書き込みを行い、ビット線とワード線の間に電圧を印加することにより、相変化層の相の状態を読み取ることでデータの読み出しを行うことを特徴とする。 In the driving method of the semiconductor device having the above structure, data is written by changing the phase of the phase change layer by applying a voltage between the bit line and the word line, and the voltage is applied between the bit line and the word line. By applying, data is read by reading the phase state of the phase change layer.

また、第1の導電層又は第2の導電層を介して光を照射することにより相変化層の相を変化させてデータの書き込みを行い、ビット線とワード線の間に電圧を印加することにより、相変化層の相の状態を読み取ることでデータの読み出しを行うことを特徴とする。 Further, data is written by changing the phase of the phase change layer by irradiating light through the first conductive layer or the second conductive layer, and a voltage is applied between the bit line and the word line. Thus, data is read by reading the phase state of the phase change layer.

上記構成を有する本発明は、単純な構造である相変化メモリを含む半導体装置を提供することで、安価な半導体装置及びその駆動方法を提供することができる。 The present invention having the above structure can provide an inexpensive semiconductor device and a driving method thereof by providing a semiconductor device including a phase change memory having a simple structure.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it will be easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.

本発明の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、メモリ16、データバス17、アンテナ(アンテナコイル)18を有する(図1(A)参照)。電源回路11は、アンテナ18から入力された交流の電気信号を基に、半導体装置の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路12は、アンテナ18から入力された交流信号を基に、半導体装置内の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路(復調回路と変調回路を含む回路)13は、リーダライタ19と交信するデータを復調/変調する機能を有する。制御回路14は、相変化メモリ16を制御する機能を有する。アンテナ18は、電磁波の送受信を行う機能を有する。リーダライタ19は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。 The semiconductor device 20 of the present invention has a function of communicating data without contact, and includes a power supply circuit 11, a clock generation circuit 12, a data demodulation / modulation circuit 13, a control circuit 14 for controlling other circuits, an interface circuit 15, A memory 16, a data bus 17, and an antenna (antenna coil) 18 are included (see FIG. 1A). The power supply circuit 11 is a circuit that generates various power supplies to be supplied to each circuit inside the semiconductor device based on an alternating electrical signal input from the antenna 18. The clock generation circuit 12 is a circuit that generates various clock signals to be supplied to each circuit in the semiconductor device based on the AC signal input from the antenna 18. A data demodulation / modulation circuit (a circuit including a demodulation circuit and a modulation circuit) 13 has a function of demodulating / modulating data communicated with the reader / writer 19. The control circuit 14 has a function of controlling the phase change memory 16. The antenna 18 has a function of transmitting and receiving electromagnetic waves. The reader / writer 19 controls communication and control with the semiconductor device and processing related to the data. The semiconductor device is not limited to the above-described configuration, and may be a configuration in which other elements such as a power supply voltage limiter circuit and hardware dedicated to cryptographic processing are added.

アンテナ18は、電磁波を交流の電気信号に変換する。また、アンテナ18は、データ復調/変調回路13により、負荷変調が加えられる。 The antenna 18 converts electromagnetic waves into alternating electrical signals. The antenna 18 is subjected to load modulation by the data demodulation / modulation circuit 13.

メモリ16は相変化メモリを含むことを特徴とする。メモリ16は相変化メモリのみを含んでいてもよいし、他の構成のメモリを含んでいてもよい。相変化メモリは、記録用薄膜の相変化を利用したものであり、当該記録用薄膜の相変化は、光(光学的作用)又は電気的作用を加えて生じるものである。 The memory 16 includes a phase change memory. The memory 16 may include only the phase change memory, or may include a memory having another configuration. The phase change memory uses the phase change of the recording thin film, and the phase change of the recording thin film is generated by applying light (optical action) or electrical action.

なお相変化メモリ以外に設けられる他の構成のメモリとは、例えば、DRAM、SRAM、FeRAM、マスクROM、PROM、EPROM、EEPROM及びフラッシュメモリから選択される1つ又は複数である。 Note that the memory having another configuration other than the phase change memory is, for example, one or more selected from DRAM, SRAM, FeRAM, mask ROM, PROM, EPROM, EEPROM, and flash memory.

次に、相変化メモリの構成について説明する(図1(B)参照)。相変化メモリは、メモリセル21がマトリクス状に設けられたメモリセルアレイ22、デコーダ23、24、セレクタ25、読み出し/書き込み回路26を有する。 Next, a structure of the phase change memory will be described (see FIG. 1B). The phase change memory includes a memory cell array 22 in which memory cells 21 are provided in a matrix, decoders 23 and 24, a selector 25, and a read / write circuit 26.

メモリセル21は、ビット線Bx(1≦x≦m)を構成する第1の導電層と、ワード線Wy(1≦y≦n)を構成する第2の導電層と、相変化層とを有する。相変化層は、第1の導電層と第2の導電層の間に設けられる。図1(B)において、第1の導電層と第2の導電層と相変化層との積層体は、抵抗素子を表現する回路記号で示す。 The memory cell 21 includes a first conductive layer constituting the bit line Bx (1 ≦ x ≦ m), a second conductive layer constituting the word line Wy (1 ≦ y ≦ n), and a phase change layer. Have. The phase change layer is provided between the first conductive layer and the second conductive layer. In FIG. 1B, a stack of the first conductive layer, the second conductive layer, and the phase change layer is indicated by a circuit symbol representing a resistance element.

次に、メモリセルアレイ22を実際に作成したときの上面構造と断面構造について説明する(図2(A)(B)参照)。メモリセルアレイ22は、絶縁表面を有する基板30上に、第1の方向に延在する第1の導電層27と、第1の方向と垂直な第2の方向に延在する第2の導電層28と、相変化層29とを有する。第1の導電層27と第2の導電層28は、ストライプ状に、互いに交差するように形成される。隣接する相変化層29の間には、絶縁層33が設けられる。また、第2の導電層28に接するように、保護層として機能する絶縁層34が設けられる。 Next, a top surface structure and a cross-sectional structure when the memory cell array 22 is actually formed will be described (see FIGS. 2A and 2B). The memory cell array 22 includes a first conductive layer 27 extending in a first direction and a second conductive layer extending in a second direction perpendicular to the first direction on a substrate 30 having an insulating surface. 28 and a phase change layer 29. The first conductive layer 27 and the second conductive layer 28 are formed in a stripe shape so as to cross each other. An insulating layer 33 is provided between adjacent phase change layers 29. An insulating layer 34 that functions as a protective layer is provided so as to be in contact with the second conductive layer 28.

基板30は、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いる。可撓性基板とは、フレキシブルな折り曲げることができる基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。第1の導電層27と第2の導電層28は、アルミニウム(Al)、銅(Cu)、銀(Ag)等の公知の導電性材料を用いて形成する。 As the substrate 30, a quartz substrate, a silicon substrate, a metal substrate, a stainless steel substrate, or the like is used in addition to a glass substrate or a flexible substrate. The flexible substrate is a substrate that can be bent flexibly, and examples thereof include a plastic substrate made of polycarbonate, polyarylate, polyethersulfone, and the like. The first conductive layer 27 and the second conductive layer 28 are formed using a known conductive material such as aluminum (Al), copper (Cu), or silver (Ag).

なお光によりデータの書き込みを行う場合、第1の導電層27と第2の導電層28のうち、一方又は両方は透光性を有する。透光性を有する導電層は、インジウム錫酸化物(ITO)等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。 Note that when data is written by light, one or both of the first conductive layer 27 and the second conductive layer 28 have a light-transmitting property. The light-transmitting conductive layer is formed using a transparent conductive material such as indium tin oxide (ITO), or formed with a thickness that allows light to pass even if it is not a transparent conductive material. To do.

相変化層29は、結晶状態と非晶質状態の間で可逆的に変化する材料を有する。又は、相変化層29は第1の結晶状態と第2の結晶状態の間で可逆的に変化する材料を有する。又は、相変化層29は非晶質状態から結晶状態にのみ変化する材料を有する。可逆的な材料を用いる場合、データの読み出しとデータの書き込みを行うことができる。一方、不可逆的な材料を用いる場合は、データの読み出ししか行うことができない。このように、材料の種類によっては、相変化メモリは、読み出し専用メモリ又は読み出し/書き込みメモリになりうるため、半導体装置の用途に従って、相変化層29に用いる材料を適宜選択する。 The phase change layer 29 includes a material that reversibly changes between a crystalline state and an amorphous state. Alternatively, the phase change layer 29 includes a material that reversibly changes between the first crystal state and the second crystal state. Alternatively, the phase change layer 29 includes a material that changes only from an amorphous state to a crystalline state. When a reversible material is used, data can be read and written. On the other hand, when an irreversible material is used, only data reading can be performed. Thus, depending on the type of material, the phase change memory can be a read-only memory or a read / write memory. Therefore, the material used for the phase change layer 29 is appropriately selected according to the use of the semiconductor device.

結晶状態と非晶質状態の間で可逆的に変化する材料とは、ゲルマニウム(Ge)、テルル(Te)、アンチモン(Sb)、硫黄(S)、酸化テルル(TeOx)、スズ(Sn)、金(Au)、ガリウム(Ga)、セレン(Se)、インジウム(In)、タリウム(Tl)、Co(コバルト)及び銀(Ag)から選択された複数を有する材料であり、例えば、Ge−Te−Sb−S、Te−TeO2−Ge−Sn、Te−Ge−Sn−Au、Ge−Te−Sn、Sn−Se−Te、Sb−Se−Te、Sb−Se、Ga−Se−Te、Ga−Se−Te−Ge、In−Se、In−Se−Tl−Co、Ge−Sb−Te、In−Se−Te、Ag−In−Sb−Te系材料が挙げられる。 Materials that reversibly change between a crystalline state and an amorphous state include germanium (Ge), tellurium (Te), antimony (Sb), sulfur (S), tellurium oxide (TeOx), tin (Sn), A material having a plurality of materials selected from gold (Au), gallium (Ga), selenium (Se), indium (In), thallium (Tl), Co (cobalt), and silver (Ag), for example, Ge-Te -Sb-S, Te-TeO 2 -Ge-Sn, Te-Ge-Sn-Au, Ge-Te-Sn, Sn-Se-Te, Sb-Se-Te, Sb-Se, Ga-Se-Te, Ga-Se-Te-Ge, In-Se, In-Se-Tl-Co, Ge-Sb-Te, In-Se-Te, and Ag-In-Sb-Te-based materials can be given.

なお、上記の材料の記載において、例えば、Ge−Te−Sb−Sは、ゲルマニウム(Ge)、テルル(Te)、アンチモン(Sb)、硫黄(S)の4つを含む材料という意味であり、これらの4つの組成比には特に制約がない材料という意味である。また、Ge−Te−Sb−Sは、Ge−Te−Sb−S系材料又はゲルマニウム−テルル−アンチモン−硫黄系材料と表記されることもある。 In the description of the above materials, for example, Ge—Te—Sb—S means a material containing four of germanium (Ge), tellurium (Te), antimony (Sb), and sulfur (S), These four composition ratios mean that there is no particular restriction. Ge-Te-Sb-S may be expressed as a Ge-Te-Sb-S-based material or a germanium-tellurium-antimony-sulfur-based material.

第1の結晶状態と第2の結晶状態の間で可逆的に変化する材料とは、銀(Ag)、亜鉛(Zn)、銅(Cu)、アルミニウム(Al)、ニッケル(Ni)、インジウム(In)、アンチモン(Sb)、セレン(Se)及びテルル(Te)から選択された複数を有する材料であり、例えば、Ag−Zn、Cu−Al−Ni、In−Sb、In−Sb−Se、In−Sb−Teが挙げられる。この材料の場合、相変化は2つの異なる結晶状態の間で行われる。 Materials that reversibly change between the first crystalline state and the second crystalline state are silver (Ag), zinc (Zn), copper (Cu), aluminum (Al), nickel (Ni), indium ( In), antimony (Sb), selenium (Se), and tellurium (Te), a material having a plurality, such as Ag—Zn, Cu—Al—Ni, In—Sb, In—Sb—Se, In-Sb-Te is mentioned. In this material, the phase change takes place between two different crystalline states.

非晶質状態から結晶状態にのみ変化する材料とは、テルル(Te)、酸化テルル(TeOx)、パラジウム(Pd)、アンチモン(Sb)、セレン(Se)及びビスマス(Bi)から選択された複数を有する材料、より具体的には、テルル(Te)、酸化テルル(TeOx)、パラジウム(Pd)、アンチモンとセレンを含む材料(SbxSey)及びビスマスとテルルを含む材料(BixTey)から選択された複数を有する材料であり、例えば、Te−TeO2、Te−TeO2−Pd、Sb2Se3/Bi2Te3が挙げられる。 The material that changes only from the amorphous state to the crystalline state is a plurality selected from tellurium (Te), tellurium oxide (TeOx), palladium (Pd), antimony (Sb), selenium (Se), and bismuth (Bi). More specifically, a plurality of materials selected from tellurium (Te), tellurium oxide (TeOx), palladium (Pd), a material containing antimony and selenium (SbxSey), and a material containing bismuth and tellurium (BixTey) Examples thereof include Te—TeO 2 , Te—TeO 2 —Pd, and Sb 2 Se 3 / Bi 2 Te 3 .

なお、上記の材料の記載において、Sb2Se3/Bi2Te3は、Sb2Se3を含む層とBi2Te3を含む層が積層されているという意味である。 In the above description of the material, Sb 2 Se 3 / Bi 2 Te 3 means that a layer containing Sb 2 Se 3 and a layer containing Bi 2 Te 3 are laminated.

また、上記構成とは異なる構成として、第1の導電層27と相変化層29の間に、整流性を有する素子を設けてもよい(図2(D)参照)。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。ここでは、半導体層44、45を含むPN接合ダイオードを設けた場合を示す。半導体層44、45のうち、一方はN型半導体であり、他方はP型半導体である。このように、整流性があるダイオードを設けることにより、1つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、PN接合を有するダイオードではなく、PIN接合を有するダイオードやアバランツェダイオード等の、他の構成のダイオードを用いてもよい。 Further, as a structure different from the above structure, a rectifying element may be provided between the first conductive layer 27 and the phase change layer 29 (see FIG. 2D). The element having a rectifying property is a transistor or a diode in which a gate electrode and a drain electrode are connected. Here, a case where a PN junction diode including the semiconductor layers 44 and 45 is provided is shown. One of the semiconductor layers 44 and 45 is an N-type semiconductor, and the other is a P-type semiconductor. Thus, by providing a diode having a rectifying property, current flows only in one direction, so that an error is reduced and a read margin is improved. Note that when a diode is provided, a diode having another structure such as a diode having a PIN junction or an avalanche diode may be used instead of a diode having a PN junction.

上記の通り、相変化メモリは、一対の導電層間に相変化層を有する単純な構成を有するため、作成工程が単純であり、安価な半導体装置の提供を可能とする。また、相変化メモリは、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供を実現する。また、相変化層29として不可逆的な材料を用いれば、データの書き換えを行うことはできない。そうすると、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。s As described above, the phase change memory has a simple structure having a phase change layer between a pair of conductive layers. Therefore, a manufacturing process is simple and an inexpensive semiconductor device can be provided. In addition, since the phase change memory is a non-volatile memory, it is not necessary to incorporate a battery for holding data, and a small, thin, and lightweight semiconductor device can be provided. If an irreversible material is used for the phase change layer 29, data cannot be rewritten. Then, it is possible to provide a semiconductor device that prevents forgery and ensures security. s

次に、相変化メモリにデータの書き込みを行う際の動作について説明する。データの書き込みは、光又は電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する(図1(B)参照)。この場合、デコーダ23、24、セレクタ25により、1つのメモリセル21を選択し、その後、読み出し/書き込み回路26を用いて、当該メモリセル21にデータを書き込む。具体的には、第1の導電層27と第2の導電層28の間に電圧を印加して、相変化層29の相を変えることにより、データの書き込みを行う。 Next, an operation when data is written to the phase change memory will be described. Data writing is performed by light or electrical action. First, the case of writing data by electrical action will be described (see FIG. 1B). In this case, one memory cell 21 is selected by the decoders 23 and 24 and the selector 25, and then data is written to the memory cell 21 using the read / write circuit 26. Specifically, data is written by applying a voltage between the first conductive layer 27 and the second conductive layer 28 to change the phase of the phase change layer 29.

次に、光によりデータの書き込みを行う場合について説明する(図2(B)(C)参照)。この場合、透光性を有する導電層側(ここでは第2の導電層28とする)から、相変化層29に、レーザ光照射手段32により、レーザ光を照射することにより行う。相変化層29は、レーザ光の照射により、その構造に結晶学的な相変化が起こる。このように、レーザ光の照射により、相変化層29の相が変わることを活用して、データの書き込みを行う。 Next, the case where data is written by light will be described (see FIGS. 2B and 2C). In this case, the phase change layer 29 is irradiated with laser light by the laser light irradiation means 32 from the light-transmitting conductive layer side (here, the second conductive layer 28). The phase change layer 29 undergoes a crystallographic phase change in its structure when irradiated with laser light. In this manner, data is written by utilizing the fact that the phase of the phase change layer 29 changes due to laser light irradiation.

例えば、「1」のデータを書き込む際は、相変化層29にレーザ光を照射して、結晶化温度以上に加熱した後、徐冷することにより、相変化層29を結晶状態にする。一方、「0」のデータを書き込む際は、相変化層29にレーザ光を照射して、融点以上に加熱昇温して溶融した後に急冷することにより、相変化層29を非晶質状態にする。 For example, when data “1” is written, the phase change layer 29 is irradiated with laser light, heated to a temperature equal to or higher than the crystallization temperature, and then gradually cooled to bring the phase change layer 29 into a crystalline state. On the other hand, when writing the data “0”, the phase change layer 29 is irradiated with laser light, heated to a temperature higher than the melting point and melted, and then rapidly cooled to bring the phase change layer 29 into an amorphous state. To do.

相変化層29の相の変化は、メモリセル21の大きさによるが、μmオーダの径に絞ったレーザ光の照射により実現する。例えば、径が1μmのレーザビームが10m/secの速度で通過するとき、1つのメモリセル21が含む相変化層にレーザ光が照射される時間は100nsecとなる。100nsecという短い時間内で相を変化させるためには、レーザパワーは10mW、パワー密度は10kW/mm2とするとよい。 Although the phase change of the phase change layer 29 depends on the size of the memory cell 21, it is realized by laser light irradiation with a diameter of the order of μm. For example, when a laser beam having a diameter of 1 μm passes at a speed of 10 m / sec, the time during which the phase change layer included in one memory cell 21 is irradiated with laser light is 100 nsec. In order to change the phase within a short time of 100 nsec, the laser power is preferably 10 mW and the power density is 10 kW / mm 2 .

なお、相変化層29に対するレーザ光の照射は、全てのメモリセル21に対して行ってもよいし、選択的に行ってもよい。例えば、形成したばかりの相変化層29が非晶質状態の場合、非晶質状態のままにするときはレーザ光を照射せず、結晶状態に変化させるときはレーザ光を照射するとよい(図2(C)参照)。つまり、レーザ光を選択的に照射することで、データの書き込みを行ってもよい。このように、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行うとよい。 The phase change layer 29 may be irradiated with laser light to all the memory cells 21 or selectively. For example, in the case where the phase change layer 29 just formed is in an amorphous state, the laser beam is not irradiated when the amorphous state is kept, and the laser beam is irradiated when the phase change layer 29 is changed into a crystalline state (FIG. 2 (C)). That is, data may be written by selectively irradiating laser light. In this manner, in the case of selectively irradiating laser light, a pulsed laser irradiation apparatus may be used.

上記の通り、レーザ光の照射によりデータの書き込みを行う本発明の構成は、半導体装置を簡単に大量に作成することができる。従って、安価な半導体装置を提供することができる。 As described above, the structure of the present invention in which data is written by laser light irradiation can easily produce a large number of semiconductor devices. Therefore, an inexpensive semiconductor device can be provided.

続いて、相変化メモリにデータの読み出しを行う際の動作について説明する(図1(B)、図9参照)。ここでは、読み出し/書き込み回路26は、抵抗素子46とセンスアンプ47を含む構成とする。但し、読み出し/書き込み回路26の構成は上記構成に制約されず、どのような構成を有していてもよい。 Next, an operation when data is read from the phase change memory will be described (see FIGS. 1B and 9). Here, the read / write circuit 26 includes a resistance element 46 and a sense amplifier 47. However, the configuration of the read / write circuit 26 is not limited to the above configuration, and may have any configuration.

データの読み出しは、第1の導電層27と第2の導電層28の間に電圧を印加して、相変化層29の相の状態を読み取ることにより行う。具体的には、相変化層29の相が非晶質状態のときの抵抗値Raと、相変化層29の相が結晶状態のときの抵抗値RbはRa>Rbを満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。例えば、メモリセルアレイ22が含む複数のメモリセル21から、x列目y行目に配置されたメモリセル21のデータの読み出しを行う場合、まず、デコーダ23、24、セレクタ25により、x列目のビット線Bxと、y行目のワード線Wyを選択する。 Data is read by applying a voltage between the first conductive layer 27 and the second conductive layer 28 to read the phase state of the phase change layer 29. Specifically, the resistance value Ra when the phase of the phase change layer 29 is in an amorphous state and the resistance value Rb when the phase of the phase change layer 29 is in a crystalline state satisfy Ra> Rb. Data is read by electrically reading such a difference in resistance value. For example, when reading the data of the memory cell 21 arranged in the x-th column and the y-th row from the plurality of memory cells 21 included in the memory cell array 22, first, the decoder 23 and 24 and the selector 25 are used to read the data in the x-th column. The bit line Bx and the y-th word line Wy are selected.

そうすると、メモリセル21が含む相変化層と、抵抗素子46とは、直列に接続された状態となる。このように、直列に接続された2つの抵抗素子の両端に電圧が印加されると、ノードαの電位は、相変化層29の抵抗値Ra又はRbに従って、抵抗分割された電位となる。そして、ノードαの電位は、センスアンプ47に供給され、当該センスアンプ47において、「0」又は「1」のどちらの情報を有しているかを判別される。その後、センスアンプ47において判別された「0」と「1」の情報を含む信号が外部に供給される。 Then, the phase change layer included in the memory cell 21 and the resistance element 46 are connected in series. As described above, when a voltage is applied across the two resistance elements connected in series, the potential of the node α becomes a resistance-divided potential according to the resistance value Ra or Rb of the phase change layer 29. The potential of the node α is supplied to the sense amplifier 47, and the sense amplifier 47 determines whether it has information “0” or “1”. Thereafter, a signal including information of “0” and “1” determined by the sense amplifier 47 is supplied to the outside.

上記の方法によると、相変化層29の相の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、相変化層29の相が非晶質状態のときの電流値Iaと、相変化層29の相が結晶状態のときの電流値Ibとは、Ia>Ibを満たすことを利用するものである。 According to the above method, the phase state of the phase change layer 29 is read as a voltage value using the difference in resistance value and resistance division. However, a method of comparing current values may be used. This is based on the fact that the current value Ia when the phase of the phase change layer 29 is in an amorphous state and the current value Ib when the phase of the phase change layer 29 is in a crystalline state satisfy that Ia> Ib. It is.

本発明の半導体装置20が含む相変化メモリに対するデータの書き込みは、光又は電気的作用により行う。光によりデータの書き込みを行う場合、可撓性基板31上に半導体装置20を複数形成し、続いて、レーザ光照射手段32により、レーザ光を照射すれば、データの書き込みを連続的に簡単に行うことができる。また、このような作製プロセスを採用すれば、半導体装置20を大量に簡単に作成することができる(図3(A)参照)。従って、安価な半導体装置20を提供することができる。 Data writing to the phase change memory included in the semiconductor device 20 of the present invention is performed by light or electrical action. When writing data by light, if a plurality of semiconductor devices 20 are formed on the flexible substrate 31 and then laser light is irradiated by the laser light irradiation means 32, data writing can be made continuously and easily. It can be carried out. In addition, when such a manufacturing process is employed, a large number of semiconductor devices 20 can be easily manufactured (see FIG. 3A). Therefore, an inexpensive semiconductor device 20 can be provided.

また、相変化メモリの相変化層は、融点以上に加熱昇温して溶融すると第1の状態(例えば非晶質状態)が得られ、結晶化温度以上に加熱すると第2の状態(例えば結晶状態)が得られる。つまり、データの書き込みは、加熱温度を使い分ければ、加熱処理により行うこともできる。従って、加熱温度の使い分けを利用した作製プロセスを用いてもよい。例えば、半導体装置を複数形成した可撓性基板31をロール51にする(図3(B)参照)。そして、加熱手段52により、加熱処理の際の加熱温度を使い分けることにより、データの書き込みを行ってもよい。加熱手段52は、制御手段53により制御する。 In addition, the phase change layer of the phase change memory has a first state (for example, an amorphous state) when heated to a temperature higher than the melting point and melted, and a second state (for example, a crystal) when heated to a temperature higher than the crystallization temperature. State) is obtained. That is, data writing can be performed by heat treatment if the heating temperature is properly used. Therefore, a manufacturing process using different heating temperatures may be used. For example, a flexible substrate 31 on which a plurality of semiconductor devices are formed is used as a roll 51 (see FIG. 3B). Then, data may be written by using the heating means 52 with different heating temperatures during the heat treatment. The heating means 52 is controlled by the control means 53.

本発明の半導体装置は、非接触でのデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の3つに大別されるが、いずれの方式を用いてもよい。データの伝送に用いるアンテナ18は2通りの設け方があり、1つは複数の素子が設けられた基板36上にアンテナ18を設ける場合(図4(A)(C)参照)、もう1つは複数の素子が設けられた基板36上に端子部37を設けて、当該端子部37に接続するようにアンテナ18を設ける場合(図4(B)(D)参照)である。ここでは、基板36上に設けられた複数の素子を素子群35と呼ぶ。 The semiconductor device of the present invention is characterized in that data can be read and written in a non-contact manner, and the data transmission format is an electromagnetic coupling method in which a pair of coils are arranged to face each other and communicate by mutual induction, There are roughly divided into an electromagnetic induction system that communicates using an induction electromagnetic field and a radio system that communicates using radio waves, and any system may be used. There are two ways of providing the antenna 18 used for data transmission. One is when the antenna 18 is provided on the substrate 36 provided with a plurality of elements (see FIGS. 4A and 4C). Is a case where the terminal portion 37 is provided on the substrate 36 provided with a plurality of elements, and the antenna 18 is provided so as to be connected to the terminal portion 37 (see FIGS. 4B and 4D). Here, a plurality of elements provided on the substrate 36 are referred to as an element group 35.

前者の構成(図4(A)(C))の場合、基板36上に、素子群35と、アンテナ18として機能する導電層とを設ける。図示する構成では、第2の導電層28と同じレイヤーに、アンテナ18として機能する導電層を設けている。しかしながら、本発明は上記構成に制約されず第1の導電層27と同じレイヤーにアンテナ18を設けてもよいし、素子群35を覆うように絶縁膜を設けて、当該絶縁膜上にアンテナ18を設けてもよい。 In the case of the former configuration (FIGS. 4A and 4C), the element group 35 and a conductive layer functioning as the antenna 18 are provided on the substrate 36. In the illustrated configuration, a conductive layer functioning as the antenna 18 is provided in the same layer as the second conductive layer 28. However, the present invention is not limited to the above configuration, and the antenna 18 may be provided in the same layer as the first conductive layer 27, or an insulating film is provided so as to cover the element group 35, and the antenna 18 is provided on the insulating film. May be provided.

後者の構成(図4(B)(D))の場合、基板36上に、素子群35と、端子部37を設ける。図示する構成では、第2の導電層28と同じレイヤーに設けた導電層を端子部37として用いている。そして、端子部37に接続するように、アンテナ18が設けられた基板38を貼り合わせている。基板36と基板38の間には、導電性粒子39と樹脂40が設けられている。 In the case of the latter configuration (FIGS. 4B and 4D), the element group 35 and the terminal portion 37 are provided on the substrate 36. In the configuration shown in the figure, a conductive layer provided in the same layer as the second conductive layer 28 is used as the terminal portion 37. Then, a substrate 38 provided with the antenna 18 is bonded so as to be connected to the terminal portion 37. Conductive particles 39 and a resin 40 are provided between the substrate 36 and the substrate 38.

なお、導電性粒子39と樹脂40を含む材料は、異方性導電材料とよばれる。 The material containing the conductive particles 39 and the resin 40 is called an anisotropic conductive material.

素子群35は、大きな面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。このときに用いる基板としては、ガラス基板、フレキシブル基板等が挙げられる。 If a plurality of element groups 35 are formed on a substrate having a large area and then completed by being divided, an inexpensive element group 35 can be provided. Examples of the substrate used at this time include a glass substrate and a flexible substrate.

素子群35が含む複数のトランジスタは、複数の層に渡って設けられていてもよい。つまり、多層に形成していてもよい。複数の層に渡る素子群35を形成する際には、層間絶縁膜を用いるが、当該層間絶縁膜の材料として、エポキシ樹脂やアクリル樹脂等の樹脂材料、透過性を有するポリイミド樹脂等の樹脂材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む材料、無機材料を用いるとよい。 The plurality of transistors included in the element group 35 may be provided over a plurality of layers. That is, it may be formed in multiple layers. When forming the element group 35 extending over a plurality of layers, an interlayer insulating film is used. As the material of the interlayer insulating film, a resin material such as an epoxy resin or an acrylic resin, or a resin material such as a permeable polyimide resin is used. It is preferable to use a compound material made by polymerization of a siloxane polymer, a material containing a water-soluble homopolymer and a water-soluble copolymer, or an inorganic material.

シロキサン系の化合物材料とは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有する材料が挙げられる。 A siloxane-based compound material is a material having a skeletal structure composed of a bond of silicon and oxygen and containing at least hydrogen as a substituent, or at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. The material which has is mentioned.

層間絶縁膜の材料として、層間で発生する寄生容量の減少を目的として、低誘電率材料を用いるとよい。寄生容量が減少すれば、高速の動作を実現し、また、低消費電力化を実現する。 As a material of the interlayer insulating film, a low dielectric constant material may be used for the purpose of reducing parasitic capacitance generated between the layers. If the parasitic capacitance is reduced, high-speed operation is realized and low power consumption is realized.

素子群35が含む複数のトランジスタは、非晶質半導体、微結晶半導体、多結晶半導体、有機半導体等のいずれの半導体を活性層として用いてもよいが、良好な特性のトランジスタを得るために、金属元素を触媒として結晶化した活性層、レーザ照射法により結晶化した活性層を用いるとよい。また、プラズマCVD法により、SiH4/F2ガス、又は、SiH4/H2ガス(Arガス)を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを活性層として用いるとよい。 The plurality of transistors included in the element group 35 may use any semiconductor such as an amorphous semiconductor, a microcrystalline semiconductor, a polycrystalline semiconductor, and an organic semiconductor as an active layer. An active layer crystallized using a metal element as a catalyst or an active layer crystallized by a laser irradiation method may be used. In addition, a semiconductor layer formed by plasma CVD using SiH 4 / F 2 gas or SiH 4 / H 2 gas (Ar gas), or a semiconductor layer irradiated with laser is used as an active layer. Good.

また、素子群35が含む複数のトランジスタは、200度から600度の温度(好適には350度から500度)で結晶化した結晶質半導体層(低温ポリシリコン層)や、600度以上の温度で結晶化した結晶質半導体層(高温ポリシリコン層)を用いることができる。なお、基板上に高温ポリシリコン層を作成する場合は、ガラス基板では熱に脆弱な場合があるので、石英基板を使用するとよい。 The plurality of transistors included in the element group 35 includes a crystalline semiconductor layer (low-temperature polysilicon layer) crystallized at a temperature of 200 to 600 degrees (preferably 350 to 500 degrees), or a temperature of 600 degrees or more. A crystalline semiconductor layer (high-temperature polysilicon layer) crystallized in (1) can be used. When a high-temperature polysilicon layer is formed on a substrate, a quartz substrate may be used because a glass substrate may be vulnerable to heat.

素子群35が含むトランジスタの活性層(特にチャネル形成領域)には、1×1019atoms/cm3〜1×1022atoms/cm3の濃度、好適には1×1019atoms/cm3〜5×1020atoms/cm3の濃度で、水素又はハロゲン元素を添加するとよい。そうすると、欠陥が少なく、クラックが生じにくい活性層を得ることができる。 A concentration of 1 × 10 19 atoms / cm 3 to 1 × 10 22 atoms / cm 3 , preferably 1 × 10 19 atoms / cm 3 to the active layer (especially a channel formation region) of the transistor included in the element group 35. Hydrogen or a halogen element is preferably added at a concentration of 5 × 10 20 atoms / cm 3 . If it does so, the active layer with few defects and being hard to produce a crack can be obtained.

また、素子群35が含むトランジスタを包むように、又は素子群35自身を包むように、アルカリ金属等の汚染物質をブロックするバリア膜を設けるとよい。そうすると、汚染されることがなく、信頼性が向上した素子群35を提供することができる。なおバリア膜としては、窒化珪素膜、窒化酸化珪素膜又は酸化窒化珪素膜等が挙げられる。 In addition, a barrier film that blocks contaminants such as alkali metals may be provided so as to enclose the transistors included in the element group 35 or to enclose the element group 35 itself. Then, the element group 35 that is not contaminated and has improved reliability can be provided. As the barrier film, a silicon nitride film, a silicon nitride oxide film, a silicon oxynitride film, or the like can be given.

また、素子群35が含むトランジスタの活性層の厚さは、20nm〜200nm、好ましくは40nm〜170nm、さらに好ましくは45nm〜55nm、145nm〜155nm、さらに好ましくは50nm、150nmとするとよい。そうすると、折り曲げても、クラックが生じにくい素子群35を提供することができる。 The thickness of the active layer of the transistor included in the element group 35 is 20 nm to 200 nm, preferably 40 nm to 170 nm, more preferably 45 nm to 55 nm, 145 nm to 155 nm, and still more preferably 50 nm and 150 nm. As a result, it is possible to provide the element group 35 that is unlikely to crack even when bent.

また、素子群35が含むトランジスタの活性層を構成する結晶は、キャリアの流れる方向(チャネル長方向)と平行に延びる結晶粒界を有するように形成するとよい。このような活性層は、連続発振レーザ(CWLCと略記することができる)や、10MHz以上、好ましくは60〜100MHzで動作するパルスレーザで形成するとよい。 In addition, the crystal forming the active layer of the transistor included in the element group 35 is preferably formed so as to have a crystal grain boundary extending in parallel with the carrier flow direction (channel length direction). Such an active layer may be formed using a continuous wave laser (which can be abbreviated as CWLC) or a pulse laser operating at 10 MHz or more, preferably 60 to 100 MHz.

また、素子群35が含むトランジスタのS値(サブスレッシュホールド値)は0.35V/decade以下(好ましくは0.09〜0.25V/decade)、移動度10cm2/Vs以上の特性を有するとよい。このような特性は、活性層を、連続発振レーザや、10MHz以上で動作するパルスレーザで形成すれば、実現する。 The S value (subthreshold value) of the transistors included in the element group 35 is 0.35 V / decade or less (preferably 0.09 to 0.25 V / decade) and the mobility is 10 cm 2 / Vs or more. Good. Such characteristics can be realized by forming the active layer with a continuous wave laser or a pulsed laser operating at 10 MHz or higher.

また、素子群35は、リングオシレータで1MHz以上、好適には10MHz以上(3〜5Vにて)の特性を有する。又は、ゲートあたりの周波数特性を100kHz以上、好適には1MHz以上(3〜5Vにて)を有する。 The element group 35 is a ring oscillator and has a characteristic of 1 MHz or more, preferably 10 MHz or more (at 3 to 5 V). Alternatively, the frequency characteristic per gate is 100 kHz or more, preferably 1 MHz or more (at 3 to 5 V).

つまり、素子群35は、リングオシレータのゲート1段あたりの遅延時間を1μsec以下、好適には100nsec以下(3〜5Vにて)の特性を有する。 In other words, the element group 35 has a characteristic that the delay time per one stage of the ring oscillator is 1 μsec or less, preferably 100 nsec or less (at 3 to 5 V).

アンテナ18は、金、銀、銅などのナノ粒子を含む導電性ペーストにより、液滴吐出法を用いて形成するとよい。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率を向上することができるといった、様々な利点を有する。 The antenna 18 may be formed using a droplet discharge method with a conductive paste containing nanoparticles such as gold, silver, and copper. The droplet discharge method is a general term for a method of forming a pattern by discharging droplets such as an ink jet method or a dispenser method, and has various advantages such as an improvement in material utilization efficiency.

また、素子群35が設けられた基板42をそのまま使用してもよいが、付加価値をつけるために、基板42上の素子群35を剥離し(図5(A)参照)、当該素子群35をフレキシブル基板43に貼り合わせてもよい(図5(B)参照)。 The substrate 42 provided with the element group 35 may be used as it is. However, in order to add value, the element group 35 on the substrate 42 is peeled off (see FIG. 5A), and the element group 35 is removed. May be bonded to the flexible substrate 43 (see FIG. 5B).

基板42からの素子群35の剥離は、(1)耐熱性の高い基板42と素子群35の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群35を剥離する方法、(2)耐熱性の高い基板42と素子群35の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子群35を剥離する方法、(3)素子群35が形成された耐熱性の高い基板42を機械的に削除又は溶液やClF3等のガスによるエッチングで除去することで、当該素子群35を切り離す方法等を用いればよい。また、剥離した素子群35のフレキシブル基板43への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤を用いた接着材等を用いればよい。 The element group 35 is peeled from the substrate 42 by (1) providing a metal oxide film between the substrate 42 and the element group 35 having high heat resistance, and weakening the metal oxide film by crystallization. (2) An amorphous silicon film containing hydrogen is provided between the substrate 42 having high heat resistance and the element group 35, and the amorphous silicon film is removed by laser light irradiation or etching, (3) The element group 35 is removed by mechanically removing or removing the substrate 42 having high heat resistance on which the element group 35 is formed by etching with a gas such as a solution or ClF 3. A method of cutting off the above may be used. The peeled element group 35 may be attached to the flexible substrate 43 using a commercially available adhesive, such as an adhesive using an epoxy resin adhesive or a resin additive.

また、基板42からの素子群35の剥離は、予め、基板42と素子群35の間に剥離層を設けておいて、剥離層をエッチング剤により除去することで行う方法、又は、剥離層をエッチング剤により部分的に除去し、その後、基板42と素子群35とを物理的に剥離する方法を用いればよい。なお、物理的に剥離するとは、外部からストレスが与えられて剥離することを指し、外部からのストレスとは、ノズルから吹き付けられる風圧や超音波に相当する。 The element group 35 is peeled from the substrate 42 by a method in which a peeling layer is provided between the substrate 42 and the element group 35 in advance, and the peeling layer is removed with an etching agent, or the peeling layer is removed. A method may be used in which the substrate 42 and the element group 35 are physically separated after being partially removed by an etching agent. Note that “physical peeling” means peeling due to external stress. The external stress corresponds to wind pressure or ultrasonic waves blown from a nozzle.

上記のように、素子群35をフレキシブル基板43に貼り合わせると、厚さが薄く、軽く、落下しても割れにくい半導体装置を提供することができる。また、フレキシブル基板43は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置20の一形態である無線タグを密着して貼り合わせることができる(図5(C)(D)参照)。さらに、基板42を再利用すれば、安価な半導体装置の提供を実現する。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 As described above, when the element group 35 is bonded to the flexible substrate 43, it is possible to provide a semiconductor device that is thin, light, and difficult to break even when dropped. Moreover, since the flexible substrate 43 has flexibility, it can be bonded on a curved surface or an irregular shape, and various uses can be realized. For example, a wireless tag which is one embodiment of the semiconductor device 20 of the present invention can be attached to a curved surface such as a medicine bottle (see FIGS. 5C and 5D). Furthermore, if the substrate 42 is reused, an inexpensive semiconductor device can be provided. This embodiment can be freely combined with the above embodiment modes and embodiments.

本実施例は、剥離プロセスを用いて、フレキシブルな無線タグを構成する場合について説明する(図6(A)参照)。無線タグは、フレキシブルな保護層2301と、アンテナ2304を含むフレキシブルな保護層2303と、剥離プロセスにより形成する素子群2302とを有する。保護層2303上に形成されたアンテナ2304は、素子群2302に電気的に接続する。図示する構成では、アンテナ2304は保護層2303上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ2304を保護層2301上にも形成してもよい。なお、素子群2302と、保護層2301、2303との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群2302が汚染されることなく、信頼性を向上させた無線タグを提供することができる。 In this embodiment, a case where a flexible wireless tag is formed using a peeling process will be described (see FIG. 6A). The wireless tag includes a flexible protective layer 2301, a flexible protective layer 2303 including an antenna 2304, and an element group 2302 formed by a peeling process. An antenna 2304 formed over the protective layer 2303 is electrically connected to the element group 2302. In the illustrated configuration, the antenna 2304 is formed only over the protective layer 2303; however, the present invention is not limited to this configuration, and the antenna 2304 may be formed over the protective layer 2301. Note that a barrier film made of a silicon nitride film or the like is preferably formed between the element group 2302 and the protective layers 2301 and 2303. Then, a wireless tag with improved reliability can be provided without the element group 2302 being contaminated.

アンテナ2304は、銀、銅、またはそれらでメッキされた金属であることが望ましい。素子群2302とアンテナ2304とは、異方性導電膜を用いてUV処理又は超音波処理を行うことで接続するが、本発明はこの方法に制約されず、様々な方法を用いることができる。 The antenna 2304 is preferably made of silver, copper, or a metal plated with them. The element group 2302 and the antenna 2304 are connected to each other by performing UV treatment or ultrasonic treatment using an anisotropic conductive film. However, the present invention is not limited to this method, and various methods can be used.

保護層2301、2303に挟まれた素子群2302の厚さは、5μm以下、好ましくは0.1μm〜3μmの厚さを有するように形成するとよい(断面構造を示す図6(B)参照)。また、保護層2301、2303を重ねたときの厚さをdとしたとき、保護層2301、2303の厚さは、好ましくは(d/2)±30μm、さらに好ましくは(d/2)±10μmとする。また、保護層2301、2303の厚さは10μm〜200μmであることが望ましい。さらに、素子群2302の面積は5mm角(25mm2)以下であり、望ましくは0.3mm角〜4mm角(0.09mm2〜16mm2)の面積を有するとよい。 The thickness of the element group 2302 sandwiched between the protective layers 2301 and 2303 is preferably 5 μm or less, preferably 0.1 μm to 3 μm (see FIG. 6B showing a cross-sectional structure). Further, when the thickness when the protective layers 2301 and 2303 are overlapped is defined as d, the thickness of the protective layers 2301 and 2303 is preferably (d / 2) ± 30 μm, more preferably (d / 2) ± 10 μm. And In addition, the thickness of the protective layers 2301 and 2303 is preferably 10 μm to 200 μm. Further, the area of the element group 2302 is 5 mm square (25 mm 2 ) or less, and desirably has an area of 0.3 mm square to 4 mm square (0.09 mm 2 to 16 mm 2 ).

保護層2301、2303は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスにより形成した素子群2302自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群2302と、保護層2301、2303とは空隙がないように、密着させることができるため、完成した無線タグ自体も折り曲げに対して強い特性を有する。このような保護層2301、2303で囲われた素子群2302は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。 Since the protective layers 2301 and 2303 are formed of an organic resin material, they have a strong characteristic against bending. In addition, the element group 2302 itself formed by the separation process also has a stronger characteristic against bending than a single crystal semiconductor. Since the element group 2302 and the protective layers 2301 and 2303 can be in close contact with each other so that there is no gap, the completed wireless tag itself has a strong characteristic against bending. The element group 2302 surrounded by the protective layers 2301 and 2303 may be arranged on the surface or inside of another solid object, or may be embedded in paper.

剥離プロセスにより形成する素子群を、曲面を有する基板に貼る場合について説明する(図6(C)参照)。図面では、剥離プロセスにより形成する素子群から選択された1つのトランジスタを図示する。このトランジスタは、電流が流れる方向に直線状である。言い換えると、このトランジスタは、電流が流れる方向と、基板が弧を描く方向が垂直になるように配置される。つまり、ドレイン電極2305〜ゲート電極2307〜ソース電極2306の位置は直線状である。そして、電流が流れる方向と、基板が弧を描く方向は垂直に配置される。このような配置にすれば、基板が折り曲げられて、弧を描いても、応力の影響が少なく、素子群が含むトランジスタの特性の変動を抑制することができる。 The case where an element group formed by a separation process is attached to a substrate having a curved surface will be described (see FIG. 6C). In the drawing, one transistor selected from an element group formed by a peeling process is illustrated. This transistor is linear in the direction of current flow. In other words, the transistor is arranged such that the direction in which the current flows is perpendicular to the direction in which the substrate draws an arc. That is, the positions of the drain electrode 2305 to the gate electrode 2307 to the source electrode 2306 are linear. The direction in which the current flows and the direction in which the substrate draws an arc are arranged perpendicularly. With such an arrangement, even when the substrate is bent and an arc is drawn, the influence of stress is small, and fluctuations in characteristics of transistors included in the element group can be suppressed.

また、応力を起因とした、トランジスタなどのアクティブ素子の破壊を防止するために、アクティブ素子の活性領域(シリコンアイランド部分)の面積は、基板全体の面積に対して、5%〜50%(好ましくは5〜30%)にすることが望ましい。TFTなどのアクティブ素子の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料及び配線材料が主として設けられる。トランジスタ等の活性領域以外の面積は、基板全体の面積の60%以上であることが望ましい。このようにすると、曲げやすく、しかしながら高い集積度を有する半導体装置を提供することができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 Further, in order to prevent destruction of active elements such as transistors due to stress, the area of the active region (silicon island portion) of the active elements is 5% to 50% (preferably with respect to the entire area of the substrate). Is preferably 5 to 30%). In a region where there is no active element such as a TFT, a base insulating film material, an interlayer insulating film material, and a wiring material are mainly provided. The area other than the active region such as a transistor is preferably 60% or more of the entire area of the substrate. In this way, it is possible to provide a semiconductor device that is easy to bend but has a high degree of integration. This embodiment can be freely combined with the above embodiment modes and embodiments.

本発明の半導体装置の用途は広範にわたるが、例えば、本発明の半導体装置20の一形態である無線タグは、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。 Although the semiconductor device of the present invention has a wide range of uses, for example, a wireless tag which is one form of the semiconductor device 20 of the present invention is a banknote, a coin, securities, certificates, bearer bonds, packaging containers, books And recording media, personal items, vehicles, foods, clothing, health supplies, daily necessities, medicines, electronic devices, and the like.

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図7(A)参照)。証書類とは、運転免許証、住民票等を指す(図7(B)参照)。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図7(C)参照)。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図7(D)参照)。書籍類とは、書物、本等を指す(図7(E)参照)。記録媒体とは、DVDソフト、ビデオテープ等を指す(図7(F)参照)。乗物類とは、自転車等の車両、船舶等を指す(図7(G)参照)。身の回り品とは、鞄、眼鏡等を指す(図7(H)参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機、薄型テレビジョン装置)、携帯電話等を指す。 Banknotes and coins are money that circulates in the market, and include those that are used in the same way as money in a specific area (cash vouchers), commemorative coins, and the like. Securities refer to checks, securities, promissory notes, etc. (see FIG. 7A). The certificate refers to a driver's license, a resident card, etc. (see FIG. 7B). Bearer bonds refer to stamps, gift certificates, various gift certificates, etc. (see FIG. 7C). Packaging containers refer to wrapping paper for lunch boxes, plastic bottles, and the like (see FIG. 7D). Books refer to books, books, and the like (see FIG. 7E). The recording media refer to DVD software, video tapes, and the like (see FIG. 7F). The vehicles refer to vehicles such as bicycles, ships, and the like (see FIG. 7G). Personal belongings refer to bags, glasses, and the like (see FIG. 7H). Foods refer to food products, beverages, and the like. Clothing refers to clothing, footwear, and the like. Health supplies refer to medical equipment, health equipment, and the like. Livingware refers to furniture, lighting equipment, and the like. Chemicals refer to pharmaceuticals, agricultural chemicals, and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (television receivers, thin television receivers, thin television devices), cellular phones, and the like.

紙幣、硬貨、有価証券類、証書類、無記名債券類等に無線タグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に無線タグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に無線タグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。無線タグの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。 Forgery can be prevented by providing wireless tags on bills, coins, securities, certificate documents, bearer bonds, and the like. In addition, it is possible to improve the efficiency of inspection systems and rental store systems by providing wireless tags for personal items such as packaging containers, books, recording media, personal items, foods, daily necessities, and electronic devices. it can. By providing wireless tags for vehicles, health supplies, medicines, etc., counterfeiting and theft can be prevented, and medicines can prevent mistakes in taking medicines. As a method of providing the wireless tag, the wireless tag is provided on the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin.

このように、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部94を含む携帯端末の側面にリーダライタ95を設けて、品物97の側面に本発明の半導体装置の一形態である無線タグ96を設ける場合が挙げられる(図8(A)参照)。この場合、リーダライタ95に無線タグ96をかざすと、表示部94に品物97の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。従来であれば、品物97の情報は、ラベルに記載された情報に限られてしまうが、無線タグ96を設けることにより、より多くの情報を得ることができる。また、別の例として、ベルトコンベアの脇にリーダライタ95を設ける場合が挙げられる(図8(B)参照)。この場合、品物97の検品を簡単に行うことができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。 In this way, the system can be improved in functionality by applying it to a system for managing and distributing goods. For example, there is a case where a reader / writer 95 is provided on the side surface of the portable terminal including the display portion 94 and a wireless tag 96 which is one mode of the semiconductor device of the present invention is provided on the side surface of the product 97 (see FIG. 8A). ). In this case, when the wireless tag 96 is held over the reader / writer 95, the display unit 94 displays information such as the raw material, the place of origin, and the history of distribution process. Conventionally, the information of the product 97 is limited to the information described on the label, but more information can be obtained by providing the wireless tag 96. Another example is the case where a reader / writer 95 is provided on the side of the belt conveyor (see FIG. 8B). In this case, the product 97 can be easily inspected. This embodiment can be freely combined with the above embodiment modes and embodiments.

本発明の半導体装置の断面構造について、図10を参照して説明する。本発明の半導体装置は、基板101上に設けられた素子群102、相変化メモリ104及びアンテナとして機能する導電層105を有する。このように、トランジスタ等を含む素子群102、相変化メモリ104及びアンテナとして機能する導電層105を、絶縁表面を有する基板101上に一体形成された半導体装置は、小型化、薄型化、軽量化を実現することができる。 A cross-sectional structure of the semiconductor device of the present invention will be described with reference to FIG. The semiconductor device of the present invention includes an element group 102 provided over a substrate 101, a phase change memory 104, and a conductive layer 105 functioning as an antenna. As described above, a semiconductor device in which the element group 102 including transistors, the phase change memory 104, and the conductive layer 105 functioning as an antenna are formed over the substrate 101 having an insulating surface is reduced in size, thickness, and weight. Can be realized.

素子群102は、トランジスタ、容量素子及び抵抗素子等の素子を複数含んでおり、電源回路やクロック発生回路等の回路を構成する。相変化メモリ104は、導電層111、相変化層112及び導電層113の積層体を複数有する。このような、導電層111、相変化層112及び導電層113の積層体を記憶素子114と呼ぶことがある。 The element group 102 includes a plurality of elements such as transistors, capacitors, and resistors, and constitutes a circuit such as a power supply circuit and a clock generation circuit. Phase change memory 104 includes a plurality of stacked layers of conductive layer 111, phase change layer 112, and conductive layer 113. Such a stacked body of the conductive layer 111, the phase change layer 112, and the conductive layer 113 may be referred to as a memory element 114.

なお、図10(A)(B)では、素子群102として複数のトランジスタを図示している。また、図10(A)では、素子群102が含むCMOS回路103を図示しており、このCMOS回路103は相変化メモリ104の動作を制御する。また、図10(B)では、素子群102が含むトランジスタ106、107を図示しており、トランジスタ106、107の各々は、記憶素子114の動作を制御する。 10A and 10B, a plurality of transistors are illustrated as the element group 102. FIG. 10A shows a CMOS circuit 103 included in the element group 102, and the CMOS circuit 103 controls the operation of the phase change memory 104. 10B illustrates the transistors 106 and 107 included in the element group 102. Each of the transistors 106 and 107 controls the operation of the memory element 114.

本発明の半導体装置及びその駆動方法を説明する図。8A and 8B illustrate a semiconductor device and a driving method thereof according to the present invention. 本発明の半導体装置及びその駆動方法を説明する図。8A and 8B illustrate a semiconductor device and a driving method thereof according to the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置の作製工程の一例を説明する図。8A and 8B illustrate an example of a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置の使用形態を説明する図。8A and 8B illustrate usage patterns of a semiconductor device of the present invention. 本発明の半導体装置の使用形態を説明する図。8A and 8B illustrate usage patterns of a semiconductor device of the present invention. 本発明の半導体装置及びその駆動方法を説明する図。8A and 8B illustrate a semiconductor device and a driving method thereof according to the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention.

符号の説明Explanation of symbols

11 電源回路
12 クロック発生回路
13 データ復調/変調回路
14 制御回路
15 インターフェイス回路
16 メモリ
17 データバス
18 アンテナ
19 リーダライタ
20 半導体装置
21 メモリセル
22 メモリセルアレイ
23 デコーダ
24 デコーダ
25 セレクタ
26 読み出し/書き込み回路
27 第1の導電層
28 第2の導電層
29 相変化層
11 power supply circuit 12 clock generation circuit 13 data demodulation / modulation circuit 14 control circuit 15 interface circuit 16 memory 17 data bus 18 antenna 19 reader / writer 20 semiconductor device 21 memory cell 22 memory cell array 23 decoder 24 decoder 25 selector 26 read / write circuit 27 First conductive layer 28 Second conductive layer 29 Phase change layer

Claims (4)

ガラス基板上に相変化メモリと、アンテナと、前記相変化メモリの動作を制御する薄膜トランジスタとを有し、
前記相変化メモリは、第1の方向に延在する第1の導電層、前記第1の方向と交差する第2の方向に延在する第2の導電層及び前記第1の導電層と前記第2の導電層の間に設けられた相変化層を有し、
前記相変化層下の前記第1の導電層または前記第2の導電層の一方は透光性であり、
前記相変化層上の前記第1の導電層または前記第2の導電層の他方は前記アンテナと同じ層であり、
前記相変化メモリは、前記ガラス基板と、前記透光性の第1の導電層または第2の導電層の一方とを介して光が前記相変化層に照射されることにより、データが書き込まれることを特徴とする半導体装置。
A phase change memory on a glass substrate, an antenna, and a thin film transistor for controlling the operation of the phase change memory ;
The phase change memory includes: a first conductive layer extending in a first direction; a second conductive layer extending in a second direction intersecting the first direction; the first conductive layer; Having a phase change layer provided between the second conductive layers;
One of the first conductive layer or the second conductive layer under the phase change layer is translucent,
The other of the first conductive layer or the second conductive layer on the phase change layer is the same layer as the antenna,
In the phase change memory, data is written by irradiating the phase change layer with light through the glass substrate and one of the light-transmitting first conductive layer and the second conductive layer. A semiconductor device.
請求項1において、
前記相変化層は結晶状態と非晶質状態の間で可逆的に変化する材料を有し、
前記材料は、ゲルマニウム、テルル、アンチモン、硫黄、酸化テルル、スズ、金、ガリウム、セレン、インジウム、タリウム、コバルト及び銀から選択された複数を含むことを特徴とする半導体装置。
In claim 1,
The phase change layer comprises a material that reversibly changes between a crystalline state and an amorphous state;
The semiconductor device includes a plurality of materials selected from germanium, tellurium, antimony, sulfur, tellurium oxide, tin, gold, gallium, selenium, indium, thallium, cobalt, and silver.
請求項1において、
前記相変化層は第1の結晶状態と第2の結晶状態で可逆的に変化する材料を有し、
前記材料は、銀、亜鉛、銅、アルミニウム、ニッケル、インジウム、アンチモン、セレン及びテルルから選択された複数を含むことを特徴とする半導体装置。
In claim 1,
The phase change layer has a material that reversibly changes between a first crystalline state and a second crystalline state;
The semiconductor device includes a plurality of materials selected from silver, zinc, copper, aluminum, nickel, indium, antimony, selenium, and tellurium.
請求項1において、
前記相変化層は非晶質状態から結晶状態にのみ変化する材料を有し、
前記材料は、テルル、酸化テルル、パラジウム、アンチモン、セレン及びビスマスから選択された複数を含むことを特徴とする半導体装置。
In claim 1,
The phase change layer has a material that changes only from an amorphous state to a crystalline state,
The semiconductor material includes a plurality of materials selected from tellurium, tellurium oxide, palladium, antimony, selenium, and bismuth.
JP2005105932A 2004-04-02 2005-04-01 Semiconductor device Expired - Fee Related JP4865248B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005105932A JP4865248B2 (en) 2004-04-02 2005-04-01 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004110508 2004-04-02
JP2004110508 2004-04-02
JP2005105932A JP4865248B2 (en) 2004-04-02 2005-04-01 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011024779A Division JP5015333B2 (en) 2004-04-02 2011-02-08 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2005317955A JP2005317955A (en) 2005-11-10
JP2005317955A5 JP2005317955A5 (en) 2008-03-06
JP4865248B2 true JP4865248B2 (en) 2012-02-01

Family

ID=35445006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105932A Expired - Fee Related JP4865248B2 (en) 2004-04-02 2005-04-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4865248B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411964B (en) 2006-02-10 2013-10-11 Semiconductor Energy Lab Semiconductor device
CN102222765B (en) 2006-03-10 2012-12-12 株式会社半导体能源研究所 Memory element and semiconductor device
JP5201853B2 (en) * 2006-03-10 2013-06-05 株式会社半導体エネルギー研究所 Semiconductor device
KR100782482B1 (en) * 2006-05-19 2007-12-05 삼성전자주식회사 Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic device including the same and method of fabricating the same
JP5204959B2 (en) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
EP2076924B1 (en) * 2006-11-17 2017-03-08 Semiconductor Energy Laboratory Co, Ltd. Unerasable memory element and method for manufacturing the same
JP6452413B2 (en) * 2014-06-09 2019-01-16 日本放送協会 Write-once solid-state memory
GB2575685B (en) * 2018-07-20 2020-11-18 Drayson Tech Europe Ltd Circuitry for use in smart cards and other applications
WO2023012930A1 (en) * 2021-08-04 2023-02-09 国立大学法人東北大学 Phase change material and phase change memory element

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232271A (en) * 1993-01-29 1994-08-19 Nippon Telegr & Teleph Corp <Ntt> Connection material and input/output control method
JPH08153339A (en) * 1994-11-29 1996-06-11 Sony Corp Optical disk
JPH1187545A (en) * 1997-07-08 1999-03-30 Sony Corp Semiconductor non-volatile memory device and manufacture thereof
JPH1173481A (en) * 1997-08-28 1999-03-16 Hitachi Ltd Noncontact type ic card
TWI232241B (en) * 2001-03-13 2005-05-11 Ind Tech Res Inst Method of regenerating a phase change sputtering target for optical storage media
JP2003142666A (en) * 2001-07-24 2003-05-16 Seiko Epson Corp Transfer method for element, method for manufacturing element, integrated circuit, circuit board, electrooptic device, ic card and electronic apparatus
JP5057619B2 (en) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP4434527B2 (en) * 2001-08-08 2010-03-17 株式会社東芝 Semiconductor memory device
JP2003243631A (en) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp Thin film magnetic storage device and radio chip, distribution management system and manufacturing process management system using the same
JP3949599B2 (en) * 2002-03-22 2007-07-25 株式会社半導体エネルギー研究所 Semiconductor memory device
JP4103497B2 (en) * 2002-04-18 2008-06-18 ソニー株式会社 Memory device and method for manufacturing and using the same, semiconductor device and method for manufacturing the same
US6707087B2 (en) * 2002-06-21 2004-03-16 Hewlett-Packard Development Company, L.P. Structure of chalcogenide memory element

Also Published As

Publication number Publication date
JP2005317955A (en) 2005-11-10

Similar Documents

Publication Publication Date Title
JP5015333B2 (en) Semiconductor device
JP5019737B2 (en) Semiconductor device
JP5634590B2 (en) Semiconductor device
KR101169262B1 (en) Semiconductor device
JP5204959B2 (en) Method for manufacturing semiconductor device
CN101111938B (en) Semiconductor device and method of fabricating the same
US7622736B2 (en) Semiconductor device and method for manufacturing the same
US8580700B2 (en) Method for manufacturing semiconductor device
KR20080048423A (en) Memory device and semiconductor device
JP4865248B2 (en) Semiconductor device
KR20080082478A (en) Semiconductor device and manufacturing method thereof
KR20120043121A (en) Semiconductor device
JP5100012B2 (en) Semiconductor device and manufacturing method thereof
JP5386064B2 (en) Method for manufacturing semiconductor device
JP4954537B2 (en) Semiconductor device
JP5159024B2 (en) Semiconductor device
JP4954540B2 (en) Semiconductor device
JP4667053B2 (en) Semiconductor device
KR20080060156A (en) Semiconductor memory device and semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees