JP4863729B2 - 歪補償装置及び歪補償方法 - Google Patents

Description

本発明は、歪補償装置及び歪補償方法に関し、例えば、増幅器への入力信号についての歪補償係数を当該増幅器の入出力信号の差分に基づいて適応的に更新して、増幅器の非線形性を補償する、プリディストーション型増幅器に用いて好適な技術に関する。

図７は従来のディジタルプリディストーション（ＤＰＤ）型増幅器の要部構成を示すブロック図で、この図７に示すＤＰＤ型増幅器は、例えば、ルックアップテーブル（ＬＵＴ：歪補償テーブル）１１０，アドレス生成部１１１，ＬＭＳ演算部（歪補償演算部）１１２，乗算器１１３，イコライザフィルタ（複素フィルタ）１１４，ディジタル／アナログ（Ｄ／Ａ）変換器１１５，直交変調部（ＱＭＯＤ）１１６，ローカル発振器１１７，増幅器（アンプ）１１８，方向性結合器（Directional Coupler）１１９，ミキサ（乗算器）１２０，ローカル発振器１２１，アナログ／ディジタル（Ａ／Ｄ）変換器１２２，１／Ｍクロック（ＣＬＫ）単位遅延回路１２３，クロック（ＣＬＫ）単位遅延回路１２４，減算器１２５，ＦＦＴ演算部１２６，積分器１２７，バス１２８及びＣＰＵ１２９をそなえて構成されている。

かかる構成を有するＤＰＤ型増幅器では、Ｉ信号及びＱ信号から成る複素信号Ｘ（Ｉ，Ｑ）が入力信号（ディジタル信号）として入力され、乗算器１１３にて歪補償テーブル１１０から与えられる歪補償係数と乗算されることにより、歪補償が行なわれた後、イコライザフィルタ１１４に入力される。なお、上記複素信号Ｘ（Ｉ，Ｑ）は、参照信号として、歪補償テーブル１１０の索引アドレスを生成するアドレス生成部１１１、及び、クロック単位遅延回路１２４にも入力される。

イコライザフィルタ１１４では、ＬＭＳ演算部１１２に入力される、参照信号Ｘ（Ｉ，Ｑ）と増幅器１１８の出力についてのフィードバック信号Ｙ（Ｉ，Ｑ）の位相に周波数成分をもたせないようにするために、内部のパラメータ（フィルタ係数）を制御して、例えば図８に模式的に示すように、入力信号Ｘ（Ｉ，Ｑ）がもつ周波数特性とは逆特性のフィルタリングを行なうことにより、アナログ回路がもつ一次傾斜の周波数特性を補償する。なお、図８では、入力信号ＸがＣ１，Ｃ２，Ｃ３，Ｃ４の４キャリアを信号成分として含むマルチキャリア信号である場合の例を示しており、上記フィルタリングにより、キャリアＣ１〜Ｃ４毎の電力値の周波数偏差を補償可能な様子が示されている。

これにより、参照信号Ｘ（Ｉ，Ｑ）とフィードバック信号Ｙ（Ｉ，Ｑ）の周波数軸上での各キャリア信号成分（Ｃ１，Ｃ２，Ｃ３，Ｃ４）の位相関係が一定となり、ＤＰＤ動作性能が向上する。なお、図７においては図示を省略しているが、イコライザフィルタ１１４は、バス１２８を介してＣＰＵ１２９に接続されており、当該ＣＰＵ１２９からの制御により上記フィルタ係数が制御されるようになっている。

さて、上述のごとくイコライザフィルタ１１４にて周波数特性を補償された信号は、Ｄ／Ａ変換器１１５により、アナログ信号に変換され、直交変調器１１６により、ローカル発振器１１７の出力に基づき変調（直交変調）されて無線周波数（ＲＦ）帯の信号として増幅器１１８に入力され、増幅器１１８にて所要の電力値（送信電力値）にまで増幅されて出力される。

その出力信号の一部は、方向性結合器１１９にて分岐され、ミキサ１２０にフィードバックされ、当該ミキサ１２０にて、ローカル発振器１２１の出力と乗算されることにより、復調（直交検波）されてＩＦ帯の信号として出力され、Ａ／Ｄ変換器１２２にて、ディジタル信号（複素信号）Ｙ（Ｉ，Ｑ）に変換された上で、１／Ｍクロック単位遅延回路１２３，ＦＦＴ演算部１２６及び積分器１２７にそれぞれ入力される。

１／Ｍクロック単位遅延回路（ディジタルフィルタ）１２３は、上記フィードバック信号Ｙ（Ｉ，Ｑ）と参照信号Ｘ（Ｉ，Ｑ）の減算器１２５への入力タイミングが一致するよう、例えば図９に模式的に示すように、フィードバック信号Ｙ（Ｉ，Ｑ）を、内部パラメータ〔０〜（Ｍ−１）：Ｍは任意の数）までの遅延フィルタタップのフィルタ（タップ）係数〕が制御されることで、１／Ｍクロックの精度で遅延させることができるもので、当該フィードバック信号Ｙ（Ｉ，Ｑ）を１／Ｍクロック単位で所要時間Δｔだけ遅延させて減算器１２５に入力する。参照信号Ｘ（Ｉ，Ｑ）については、クロック単位遅延回路１２４により、クロック単位で遅延させて減算器１２５に入力する。

つまり、これらの遅延回路１２３，１２４は、減算器１２５にて同一時間の信号を比較対象とすべく、互いに時間関係のずれた参照信号Ｘ（Ｉ（ｔ−ｎ），Ｑ（ｔ−ｎ））及びフィードバック信号Ｙ（Ｉ（ｔ−Δｔ），Ｑ（ｔ−Δｔ））を個々に遅延させて、両信号を時間軸上で精度良く一致させる役割を担っている。その際、クロック周波数よりも小さい遅延分Δｔ（微調整）については、ディジタルフィルタ１２３により遅延させるようにしている。なお、当該ディジタルフィルタ１２３についても、バス１２８を介してＣＰＵ１２９に接続されており、当該ＣＰＵ１２９からの制御により内部パラメータ（フィルタ係数）が制御されて遅延量が制御されるようになっている。

そして、減算器１２５では、上記遅延調整により入力タイミングの一致した同一時間の各信号Ｘ（Ｉ，Ｑ）及びＹ（Ｉ，Ｑ）について減算処理を施すことにより誤差信号を検出し、当該誤差信号に基づき、歪補償演算部１１２により、例えば、ＬＭＳアルゴリズムを用いて、歪補償テーブル１１０における歪補償係数が更新される。
以上のようにして、ＤＰＤ型増幅器では、参照信号Ｘ（Ｉ，Ｑ）とフィードバック信号Ｙ（Ｉ，Ｑ）との差分（誤差）に基づいて、入力信号Ｘ（Ｉ，Ｑ）の歪補償（乗算器１１３）で用いる歪補償係数を適応的に更新して、増幅器１１８の非線形歪を補償することで、増幅効率の向上を図っている。

ところで、イコライザフィルタ１１４やディジタルフィルタ１２３における内部パラメータ（フィルタ係数）は、ＣＰＵ１２９により適応的に補正される。即ち、ＦＦＴ演算部１２６が、フィードバック信号Ｙ（Ｉ，Ｑ）についてＦＦＴ処理を施すことにより周波数解析を行ない、ＣＰＵ１２９は、その結果（ＦＦＴ結果データ）から、３ＧＰＰ規格でのＡＣＬＲ（Adjacent Channel Leakage Ratio）５ＭＨｚ離れ相当のデータを取得する。

例えば、ＦＦＴ結果データとして図１１に示すようなデータ（周波数対電力値データ）が得られた場合、ＣＰＵ１２９は、枠２００で示す電力値取得ポイントの中心周波数からそれぞれ中心方向へ５ＭＨｚ離れた周波数を中心周波数とする、枠１００で示す測定ポイント（監視範囲）のデータを取得する。なお、図１１において、電力値取得ポイント２００は、それぞれ、積分器１２７での積分により得られる電力値の取得範囲を表しており、Ｃ１，Ｃ２，Ｃ３，Ｃ４はそれぞれ既述のキャリア信号成分を示している。

そして、ＣＰＵ１２９は、例えば図１０に模式的に示すように、上記測定ポイント１００で取得したデータのうち周波数の高い方と低い方の両方のデータを比較して、悪い方のデータ（監視範囲内で歪劣化量の多い方のデータ）を歪データとし、前記パラメータを変化させながら当該歪データを取得して、歪データが改善される方向に前記パラメータを補正していく。ただし、図７に示す構成では、パラメータを変更しただけでは歪量は変化せず、歪補償テーブル１１０内の歪補償係数を更新することにより歪量の差分が明らかになる。

なお、積分器１２７は、前記フィードバック信号Ｙ（Ｉ，Ｑ）を積分してその電力値（図１１に示す電力値取得ポイント２００で取得される電力値）をバス１２８経由でＣＰＵ１２９へ通知しており、これにより、ＣＰＵ１２９は、送信電力異常を検知してアラーム出力したりすることができるようになっている。
以上のようなＤＰＤ技術の従来例としては、他に、後記特許文献１，２により提案されている技術がある。

特許文献１の技術は、歪補償装置に関し、前記の参照信号Ｘ（Ｉ，Ｑ）又はフィードバック信号Ｙ（Ｉ，Ｑ）が装置故障などの原因で信号レベルが０になる、あるいは雑音成分のみになると、歪補償装置の様々な機能が正しく動作しないため、そのような状況においては、歪補償テーブル１０の更新を停止するようにしている。これにより、前記参照信号Ｘ（Ｉ，Ｑ）又はフィードバック信号Ｙ（Ｉ，Ｑ）が装置故障などの原因で信号レベルが０になる、あるいは雑音成分のみになった場合でも、歪補償の正しい動作を確保することが可能になる。

特許文献２の技術は、歪補償システムに関し、送出される信号と帰還信号の振幅、位相を比較して増幅器の歪を演算推定して前記送出信号をプリディストーション処理して歪補償システムにおいて、歪補償演算の際に、送信系及び帰還系の周波数特性と逆特性を生成する演算制御手段を具備し、この演算制御手段により、送信系及び帰還系の周波数特性を補正するようにしている。これにより、系の周波数特性に依存した信号劣化を無くし、直交変調器と検波器の直交度誤差に依存した歪補償処理を正確に行なうことができ、かつ送信中においても歪補償劣化を招く受信（Ｒｘ）オフセット及び直交度誤差を削減することが可能となる。
国際公開第ＷＯ ０３／１０３１６６号パンフレット 特開平１０−３２７２０９号公報

しかしながら、上述した従来技術においては、増幅器１１８の歪が発生しないような出力パワー（電力値）の低い状態のときには、ＦＦＴ演算部１２６において解析可能な範囲以下の歪しか検出できないために、パラメータ変化による歪値の変化を検知できず、正確なパラメータ補正（設定）が行なえないという課題がある。そればかりか、ＦＦＴ結果データの前記測定ポイント１００での誤差成分（図１１の符号３００参照）により、歪値の取得結果に誤差が生じてしまい、その影響でパラメータ更新のたびに最適なパラメータ値から離れていくおそれがある。このような状況で、例えば、キャリア数変化等に起因して出力パワーが急激に増加した場合、突然大きな歪が発生してしまうことになる。

本発明は、このような課題に鑑み創案されたもので、歪補償装置のイコライザフィルタや遅延回路（ディジタルフィルタ）等における歪補償係数の更新要因である差分検出に関わるパラメータの設定を正確に行なえるようにする。

上記の目的を達成するために、本発明では、下記の歪補償装置及び歪補償方法を用いることを特徴としている。即ち、
（１）本発明の歪補償装置は、増幅器への入力信号についての歪補償係数を該増幅器の入出力信号の差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償装置であって、該増幅器の出力信号の歪量を検出する歪量検出手段と、設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段と、該歪量検出手段で検出された前記歪量が改善される方向に該被パラメータ設定手段の前記パラメータを補正するパラメータ補正手段と、該増幅器の前記出力信号を積分して得られる電力値又はその変動要因を監視する電力監視手段と、該電力監視手段による監視結果に基づいて該電力値が歪発生しない値と判断された場合に、該パラメータ補正手段による前記パラメータの補正を停止するパラメータ補正制御手段とをそなえたことを特徴としている。

（２）ここで、該被パラメータ設定手段は、パラメータ設定に応じて該増幅器への入力信号の周波数特性を補償するイコライザであってもよい。
（３）また、該被パラメータ設定手段は、パラメータ設定に応じて前記差分検出のための前記入出力信号の比較タイミングを調整するタイミング調整部であってもよい。
（４）さらに、該パラメータ補正手段は、該歪量検出手段で検出された歪量をその検出誤差に応じたオフセット量だけ小さくなる方向に補正する歪量補正部をそなえていてもよい。

（５）また、本発明の歪補償方法は、増幅器への入力信号についての歪補償係数を該増幅器の入出力信号の差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償方法であって、該増幅器の出力信号の歪量を検出する歪量検出ステップと、設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段の前記パラメータを、該歪量検出ステップで検出された前記歪量が改善される方向に補正するパラメータ補正ステップと、該増幅器の前記出力信号を積分して得られる電力値又はその変動要因を監視する電力監視ステップと、該電力監視ステップによる監視結果に基づいて該電力値が歪発生しない値と判断された場合に、該パラメータ補正ステップによる前記パラメータの補正を停止するパラメータ補正制御ステップとを有することを特徴としている。

上記本発明によれば、少なくとも以下のいずれかの効果ないし利点が得られる。
（１）パラメータ変更（補正）前に、増幅器の出力電力値を監視して、当該電力値が歪発生しないような低い値の場合には、パラメータ補正動作を停止するので、歪測定誤差の影響によりパラメータが最適値から遠ざかる誤設定を防止することができる。
（２）また、歪基準データから誤差成分相当のオフセット値減算を行なうことにより、歪測定誤差の影響による異常パラメータ設定をより確実に防止することができる。

〔Ａ〕一実施形態の説明
図１は本発明の一実施形態に係るディジタルプリディストーション（ＤＰＤ）型増幅器（歪補償装置）の要部構成を示すブロック図で、この図１に示すＤＰＤ型増幅器も、例えば、ルックアップテーブル（ＬＵＴ：歪補償テーブル）１０，アドレス生成部１１，ＬＭＳ演算部（歪補償演算部）１２，乗算器１３，イコライザフィルタ（複素フィルタ）１４，ディジタル／アナログ（Ｄ／Ａ）変換器１５，直交変調部（ＱＭＯＤ）１６，ローカル発振器１７，増幅器（アンプ）１８，方向性結合器（Directional Coupler）１９，ミキサ（乗算器）２０，ローカル発振器２１，アナログ／ディジタル（Ａ／Ｄ）変換器２２，１／Ｍクロック（ＣＬＫ）単位遅延回路２３，クロック（ＣＬＫ）単位遅延回路２４，減算器２５，ＦＦＴ演算部２６，積分器２７，バス２８及びＣＰＵ２９をそなえて構成されている。なお、当該ＤＰＤ型増幅器は、例えば、基地局装置の送信系に適用することができる。また、入力信号（つまり、送信信号）としては、マルチキャリア信号が入力されると仮定する。

ここで、歪補償テーブル１０は、ディジタル信号である入力信号（複素信号）Ｘ（Ｉ，Ｑ）（以下、単にＸと略記することもある）が増幅器１８で増幅される際に生じうる歪を予め補償するための歪補償係数を例えば当該入力信号Ｘの電力値別に格納しておくもので、入力信号Ｘの電力値を基にアドレス生成部１１にて生成、指定されるアドレスの歪補償係数が乗算器１３へ供給されるようになっている。また、ここでの歪補償係数は、歪補償演算部１２による演算結果によって適応的に更新される。

アドレス生成部１１は、入力信号Ｘを参照信号として受けて、その電力値に応じて歪補償テーブル１０のための索引アドレスを生成するものであり、歪補償演算部１２は、減算器２５により得られる参照信号Ｘと後述するフィードバック信号（複素信号）Ｙ（Ｉ，Ｑ）（以下、単にＹと略記することもある）との差分（誤差信号）に基づいて歪補償テーブル１０における歪補償係数を適応的に更新するものである。

乗算器（歪補償部）１３は、入力信号Ｘに歪補償テーブル１０からの歪補償係数を乗じることにより、入力信号Ｘが増幅器１８で増幅される際に生じうる歪を予め補償するものであり、イコライザフィルタ（複素フィルタ）１４は、設定されるパラメータ〔フィルタ（タップ）係数〕に応じて減算器２５で検出される差分に変動を与えうる被パラメータ設定手段であり、例えば、ディジタルフィルタにより構成され、前記内部パラメータが制御されることにより、図８により前述したごとく、入力信号Ｘがもつ周波数特性とは逆特性のフィルタリングを行なうことにより、アナログ回路がもつ一次傾斜の周波数特性（各キャリア信号成分の周波数偏差）を補償して、各キャリア信号成分の位相関係を一定にするためのものである。

なお、当該イコライザフィルタ１４は、例えば数十程度のタップ係数を有し、増幅対象の信号帯域（例えば、数十ＭＨｚ幅）において数ｄＢ程度生じる一次傾斜特性を補償可能な能力を有している。また、図１においても図示を省略しているが、当該イコライザフィルタ１４は、バス２８を介してＣＰＵ２９に接続されており、当該ＣＰＵ２９から制御により上記パラメータが制御されるようになっている。

Ｄ／Ａ変換器１５は、イコライザフィルタ１４の出力信号をアナログ信号に変換するものであり、直交変調部１６は、ローカル発振器１７からの周波数信号を用いて当該アナログ信号を変調（直交変調）するものであり、増幅器１８は、当該変調により得られた変調信号を所要の送信電力値にまで増幅するものである。
方向性結合器１９は、上記増幅器１８の出力を一部分岐してミキサ２０にフィードバックするものであり、ミキサ２０は、この方向性結合器１９からのフィードバック信号にローカル発振器２１からの周波数信号を乗じることにより、当該フィードバック信号を復調（直交検波）してＩＦ帯の復調信号を生成するものであり、Ａ／Ｄ変換器２２は、当該復調信号をディジタル信号に変換するもので、これにより複素ディジタル信号であるフィードバック信号Ｙ（Ｉ，Ｑ）が得られるようになっている。

１／Ｍクロック単位遅延回路２３は、上記フィードバック信号Ｙと参照信号Ｘの減算器２５への入力タイミングが一致するよう、フィードバック信号Ｙを１／Ｍクロックの精度で遅延させることができるディジタルフィルタ回路（Ｍは任意の数であり、０〜（Ｍ−１）までの遅延フィルタタップを準備する）であって、１／Ｍクロック単位の精度で所要時間Δｔだけ遅延させて減算器２５に入力するものであり、クロック単位遅延回路２４は、例えば、フリップフロップ（ＦＦ）回路を用いて構成され、参照信号Ｘをクロック単位で遅延させて減算器２５に入力するものである。

つまり、これらの遅延回路２３，２４は、減算器２５にて同一時間の信号を比較対象とすべく、図９により前述したごとく、互いに時間関係のずれた参照信号Ｘ（Ｉ（ｔ−ｎ），Ｑ（ｔ−ｎ））及びフィードバック信号Ｙ（Ｉ（ｔ−Δｔ），Ｑ（ｔ−Δｔ））を個々に遅延させて、両信号を時間軸上で精度良く一致させる遅延調整部（減算器２５での比較タイミングを調整するタイミング調整部）としての役割を担っている。その際、クロック周波数よりも小さい遅延分Δｔ（微調整）については、１／Ｍクロック単位遅延回路２３の内部パラメータ〔フィルタ（タップ）係数〕を制御することで遅延させるようにしている。

つまり、１／Ｍクロック単位遅延回路（ディジタルフィルタ）２３も、設定されるパラメータに応じて減算器２５で検出される差分に変動を与えうる被パラメータ設定手段である。なお、当該ディジタルフィルタ２３についても、バス２８を介してＣＰＵ２９に接続されており、当該ＣＰＵ２９からの制御により内部パラメータ（フィルタ係数）が制御されて遅延量が制御されるようになっている。

減算器（差分検出部）２５は、上記遅延調整により入力タイミングの一致した同一時間の参照信号Ｘ及びフィードバック信号Ｙについて減算処理を施すことにより、その差分（誤差信号）を検出するもので、当該差分に基づき、歪補償演算部１２により、例えば、ＬＭＳアルゴリズムを用いて、歪補償テーブル１０における歪補償係数が更新されることになる。

ＦＦＴ演算部２６は、ＣＰＵ２９からのＦＦＴ実行命令をバス２８経由で受けることにより、上記フィードバック信号ＹをＦＦＴ処理して周波数解析するもので、その解析結果（ＦＦＴ結果データ：例えば図１１参照）はバス２８経由でＣＰＵ２９により取得可能になっている。積分器（電力監視手段）２７は、フィードバック信号Ｙを一定期間積分することにより、その電力値（例えば、図１１に示した電力値取得ポイント２００での電力値）を検出（監視）するもので、その検出結果についてもバス２８経由でＣＰＵ２９により取得可能となっている。

そして、ＣＰＵ２９は、ＦＦＴ演算部２６により得られたＦＦＴ結果データから、３ＧＰＰ規格でのＡＣＬＲ（Adjacent Channel Leakage Ratio）５ＭＨｚ離れ相当のデータを取得するもので、歪劣化量の多いデータを歪データとし、前記パラメータを変化させながら当該歪データを取得して、歪データが改善される方向に前記パラメータを補正していくようになっている。

つまり、本例のＣＰＵ２９は、増幅器１８の出力信号の歪量を検出する歪量検出手段２９１としての機能と、当該機能により検出された歪量が改善される方向に被パラメータ設定手段であるイコライザフィルタ１４、１／Ｍクロック単位遅延回路２３のパラメータを補正するパラメータ補正手段２９２としての機能とを実現している。
即ち、図１１の例でいえば、ＣＰＵ２９は、枠２００で示す電力値取得ポイントの中心周波数からそれぞれ中心方向へ５ＭＨｚ離れた周波数を中心周波数とする、枠１００で示す測定ポイント（監視範囲）のデータを取得し、周波数の高い方と低い方の両方のデータを比較して、図１０により前述したごとく、悪い方のデータ（監視範囲内で歪劣化量の多い方のデータ）を歪データとし、前記パラメータを変化させながら当該歪データを取得して、歪データが改善される方向に前記パラメータを補正していくのである。ただし、本例においても、パラメータを変更しただけでは歪量はさほど変化せず、歪補償テーブル１０内の歪補償係数を更新することにより歪量の差分が明らかになる。

加えて、本実施形態におけるＣＰＵ２９は、次のような機能も兼ね備えている。
（１）積分器２７により得られた電力値を取得し、当該電力値が所定の閾値以上か否かを判定する判定機能２９３
（２）上記判定機能による判定の結果、上記電力値が閾値以上の場合は、通常通り、上記パラメータ補正を実行する一方、閾値未満の場合は、上記パラメータ補正を停止するパラメータ補正制御機能２９４
（３）前記測定ポイント１００で取得された歪データ（歪基準データ）をその誤差成分（測定誤差）に応じたオフセット量だけ小さくなる方向に補正（オフセット減算）する歪データ（歪量）補正機能２９５
なお、上記電力値（送信電力値）についての閾値は、主に、ＦＦＴ演算部２６の解析能力に応じて設定され、ＣＰＵ２９が適宜にアクセス可能なメモリ等に格納されているものとする。

つまり、本実施形態のＤＰＤ型増幅器（歪補償装置）は、送信電力値が所定電力値未満であり、ＦＦＴ演算部２６において解析可能な範囲以下の歪しか発生しない状況にある場合には、前記パラメータ補正を停止し、また、ＦＦＴ処理により取得した歪基準データをその誤差成分に応じて補正することにより、歪値の測定誤差に起因する異常パラメータ値の設定を防止できるようになっているのである。

以下、上述のごとく構成された本実施形態の歪補償装置の動作について詳述する。
・全体基本動作
まず、入力信号Ｘは、乗算器１３にて、歪補償テーブル１１から与えられる歪補償係数と乗算されることにより、歪補償が行なわれた後、イコライザフィルタ１４に入力される。イコライザフィルタ１４では、前述したごとく内部のパラメータ（フィルタ係数）がＣＰＵ２９により制御されて、入力信号Ｘがもつ周波数特性とは逆特性のフィルタリングを行なうことにより、アナログ回路がもつ一次傾斜の周波数特性を補償する。

当該補償後の信号は、Ｄ／Ａ変換器１５により、アナログ信号に変換され、直交変調器１６により、ローカル発振器１７の出力に基づき変調（直交変調）されて無線周波数（ＲＦ）帯の信号として増幅器１８に入力され、増幅器１８にて所要の電力値（送信電力値）にまで増幅されて出力される。
その出力信号の一部は、方向性結合器１９にて分岐され、ミキサ２０にフィードバックされ、当該ミキサ２０にて、ローカル発振器２１の出力と乗算されることにより、復調（直交検波）されてＩＦ帯の信号として出力され、Ａ／Ｄ変換器２２にて、ディジタル信号（複素信号）Ｙに変換された上で、１／Ｍクロック単位遅延回路２３，ＦＦＴ演算部２６及び積分器２７にそれぞれ入力される。

１／Ｍクロック単位遅延回路（ディジタルフィルタ）２３は、上記フィードバック信号Ｙと参照信号Ｘの減算器２５への入力タイミングが一致するよう、フィードバック信号Ｙを１／Ｍクロック単位で所要時間Δｔだけ遅延させて減算器２５に入力する。参照信号Ｘについては、クロック単位遅延回路２４により、クロック単位で遅延させて減算器２５に入力される。

減算器２５では、上記遅延調整により入力タイミングの一致した同一時間の各信号Ｘ及びＹについて減算処理を施すことにより誤差信号を検出し、当該誤差信号に基づき、歪補償演算部１２により、例えば、ＬＭＳアルゴリズムを用いて、歪補償テーブル１０における歪補償係数が更新される。
以上のようにして、本実施形態のＤＰＤ型増幅器においても、参照信号Ｘとフィードバック信号Ｙとの差分（誤差）に基づいて、入力信号Ｘの歪補償（乗算器１３）で用いる歪補償係数を適応的に更新して、増幅器１８の非線形歪を補償することで、増幅効率の向上が図られる。

・ＣＰＵ２９の動作（その１）
ところで、イコライザフィルタ１４やディジタルフィルタ２３における内部パラメータ（フィルタ係数）は、ＣＰＵ２９により適応的に補正されるが、本例のＣＰＵ２９は、例えば図２〜図４に示すフローチャートに従って動作する。
即ち、図２に示すように、ＣＰＵ２９は、まず、積分器２７による一定期間（例えば、１００ｍｓ区間）の積分により得られた積分値（電力値）をバス２８経由で取得し（ステップＳ１）、当該電力値が前記閾値以上か否かを判定する（電力監視ステップ；ステップＳ２）。なお、積分値はフィードバック信号Ｙの電力値が大きいほど大きな値を取る。その結果、閾値以上であれば、ＣＰＵ２９は、図３に示す通常通りのＡＣＬＲ型歪補正処理を実行する。

即ち、ＣＰＵ２９は、ＦＦＴ実行命令をバス２８経由でＦＦＴ演算部２６に与えることによりＦＦＴ演算部２６を起動させて、フィードバック信号ＹについてのＦＦＴ処理を実行させ、その結果（ＦＦＴ結果データ）を取得し、当該ＦＦＴ結果データから前述したごとく歪データを取得する（歪量検出ステップ；ステップＳ３１，Ｓ３２）。
そして、ＣＰＵ２９は、取得した歪データを歪基準データとして歪オフセット補正処理を実行する（ステップＳ３２）。即ち、ＣＰＵ２９は、例えば図４に示すように、オフセット値を算出し（ステップＳ３２１）、上記歪基準データ（歪基準値とも表記する）から当該オフセット値を減算して（つまり、歪基準データが小さくなる方向へ）補正を行なう（歪量補正ステップ；ステップＳ３２２）。

ここで、オフセット値算出方法の具体例としては、下記（ａ）〜（ｃ）に示す方法が挙げられる。
（ａ）誤差学習によるオフセット値算出
ＡＣＬＲ型補正実行時以外にも、ＦＦＴ演算部２６を起動させて、ＦＦＴ演算を実施させ、数回〜数十回のＦＦＴ結果データを基に測定誤差を割り出し、その値をオフセット値として使用する。

（ｂ）一次式によるオフセット値算出
以下の式（１）に示すように、積分器２７により測定した電力値（積分値）に応じたオフセット値を算出する。固定のオフセット値では電力が小さいときに相対的にオフセット値が大きく見えてしまうが、測定した電力値に対する補正を行なうことにより、誤差成分値の電力値比が一定となる。

オフセット値＝電力積分値×α+β …（１）
（ｃ）ビット幅制限によるオフセット値算出
有効ビット幅を予め決定してそれ以外は誤差値であると判断する。歪基準値のビット換算後に最下位のビットから一定値（例えば、１）を減算することにより電力値比が一定のオフセット値が得られる。例えば、歪基準値が3FFF（hex）で有効ビット幅を７とすると3F00（hex）となるので、さらに、最下位ビットから１を減算すると、3E00（hex）となり、これがオフセット補正後の歪基準値となる。

つまり、上記の（ｂ），（ｃ）の場合は、オフセット値を、電力監視結果に応じた可変量（電力値比が一定）としている。
上記のオフセット値算出方式（ａ）〜（ｃ）を適応的に行ないオフセット値を更新することにより現在の送信状態における最適なオフセット値を得ることができる。
以上の歪基準データの補正（オフセット減算）により、例えば図５に模式的に示すように、歪基準データが実際に取得したデータよりも小さくみえるので、実際には劣化しているのに測定誤差のために改善してみえる現象を回避することが可能となり、測定誤差影響による各パラメータの異常設定をより確実に防ぐことができる。なお、オフセット補正前の歪基準値がかなり低い値であった場合でも、図５に示すように、オフセット値減算後の歪基準値が取りうる範囲には下限があり、これを下回ることができないため、パラメータの誤設定を防ぐことができる。

なお、上述した歪基準データのオフセット補正処理（図４のステップＳ３２１，Ｓ３２２）は、必ずしも実行する必要はなく、選択的に行なうようにしてもよい。
さて次に、ＣＰＵ２９は、図３に示すように、前記パラメータを所定の更新ステップ幅等で更新（変更）することにより歪補償テーブル１０の歪補償係数を更新させ（パラメータ補正ステップ；ステップＳ３３，Ｓ３４）、歪補償係数更新後の状態で、上記と同様に、歪データ（歪更新データ）を取得する（ステップＳ３５）。

次いで、ＣＰＵ２９は、上記歪更新データが歪補償係数（パラメータ）更新前に取得した更新前の歪データ以下か否かを判定し（ステップＳ３６）、更新前の歪データを超えていれば、上記更新により歪量がかえって大きくなった（劣化）したことになるので、前記パラメータを更新前の値に戻す（ステップＳ３６のｎｏルートからステップＳ３７）。これに対し、上記歪更新データが更新前の歪データ以下であれば、歪量が改善又は維持されたことになるので、ＣＰＵ２９は、前記更新後のパラメータ値設定を維持したまま、処理を終了する（ステップＳ３６のｙｅｓルート）。なお、ＣＰＵ２９は、以上のＡＣＬＲ型歪補正処理を所定周期で起動、実行する。

一方、積分器２７により得られた電力値が前記閾値未満であった場合、ＣＰＵ２９は、上記ＡＣＬＲ型歪補償処理の起動タイミングであっても、当該処理（ＦＦＴ演算部２６）を起動させずに処理を終了する（図２のステップＳ２のｎｏルート）。これにより、前記パラメータ補正が停止され（パラメータ補正制御ステップ）、送信電力値が所定電力値未満であり、ＦＦＴ演算部２６において解析可能な範囲以下の歪しか発生しない状況下で、歪データの測定誤差に起因する異常パラメータ値の設定を防止することが可能となる。

・ＣＰＵ２９の動作（その２）
上記積分器２７を装備しない構成であっても、ＣＰＵ２９において、ＦＦＴ演算部２６により得られたＦＦＴ結果データを積分することにより、図２により前述した閾値判定と同等の判定を実現することが可能である。
即ち、この場合、ＣＰＵ２９は、図６に示すように、ＦＦＴ演算部２６を起動してフィードバック信号ＹについてＦＦＴ処理を実行させ（ステップＳ５）、その結果（ＦＦＴ結果データ）を取得し、例えば図１１における電力値取得ポイント２００の範囲（キャリア信号成分Ｃ１，Ｃ２，Ｃ３，Ｃ４が含まれる範囲）のデータを積分することにより、電力値を求める（ステップＳ６）。

そして、ＣＰＵ２９は、求めた電力値と前記閾値とを比較して、求めた電力値が当該閾値以上か否かを判定し（ステップＳ７）、閾値以上であれば、図３のステップＳ３２以降の処理を実行して、ＡＣＬＲ型歪補正処理を実行し（ステップＳ７のｙｅｓルート）、閾値未満であれば、ステップＳ３２以降の処理は実行せずに処理を終了する（ステップＳ７のｎｏルート）。

以上のように、本実施形態によれば、パラメータ（歪補償係数）変更前に、送信電力値を取得して、送信電力値が歪発生しないような低い送信電力値の場合には、パラメータ補正動作を停止することにより、また、歪基準データから誤差成分相当のオフセット値減算を行なうことにより、測定誤差の影響による異常パラメータ設定を防止することができる。

なお、本発明は上述した実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々変形して実施できることはいうまでもない。
例えば、上述した例では、送信電力値監視によるパラメータ補正の停止処理と、歪データのオフセット補正処置の双方を実施しているが、いずれか一方のみを実施するようにしても、測定誤差の影響による異常パラメータ設定を防止することが可能である。

また、上記パラメータ補正の停止処理は、送信電力値を直接監視することによって行なっているが、送信電力値の変動要因、例えば、送信キャリア数を監視して、当該キャリア数が閾値以上の場合にパラメータ補正を停止するようにしてもよい。
〔Ｂ〕付記
（付記１）
増幅器への入力信号についての歪補償係数を該増幅器の入出力信号の差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償装置であって、
該増幅器の出力信号の歪量を検出する歪量検出手段と、
設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段と、
該歪量検出手段で検出された前記歪量が改善される方向に該被パラメータ設定手段の前記パラメータを補正するパラメータ補正手段と、
該増幅器の前記出力信号を積分して得られる電力値又はその変動要因を監視する電力監視手段と、
該電力監視手段による監視結果に基づいて該電力値が歪発生しない値と判断された場合に、該パラメータ補正手段による前記パラメータの補正を停止するパラメータ補正制御手段とをそなえたことを特徴とする、歪補償装置。

（付記２）
該被パラメータ設定手段が、
パラメータ設定に応じて該増幅器への入力信号の周波数特性を補償するイコライザであることを特徴とする、付記１記載の歪補償装置。
（付記３）
該被パラメータ設定手段が、
パラメータ設定に応じて前記差分検出のための前記入力出力信号の比較タイミングを調整するタイミング調整部であることを特徴とする、付記１又は２に記載の歪補償装置。

（付記４）
該パラメータ補正手段が、
該歪量検出手段で検出された歪量をその検出誤差に応じたオフセット量だけ小さくなる方向に補正する歪量補正手段をそなえたことを特徴とする、付記１〜３のいずれか１項に記載の歪補償装置。

（付記５）
前記オフセット量が、該歪量検出手段で複数回検出された歪量に基づいて求められることを特徴とする、付記４記載の歪補償装置。
（付記６）
前記オフセット量が、該電力監視手段による監視結果に応じた可変量であることを特徴とする、付記４記載の歪補償装置。

（付記７）
前記オフセット量が、該歪量検出手段で検出された歪量に応じた可変量であることを特徴とする、付記４記載の歪補償装置。
（付記８）
前記オフセット量が適応的に更新されることにより現在の送信状態に応じて最適なオフセット値となる手段を有することを特徴とする、付記４記載の歪補償装置。

（付記９）
増幅器への入力信号についての歪補償係数を該増幅器の入出力信号の差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償方法であって、
該増幅器の出力信号の歪量を検出する歪量検出ステップと、
設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段の前記パラメータを、該歪量検出ステップで検出された前記歪量が改善される方向に補正するパラメータ補正ステップと、
該増幅器の前記出力信号を積分して得られる電力値又はその変動要因を監視する電力監視ステップと、
該電力監視ステップによる監視結果に基づいて該電力値が歪発生しない値と判断された場合に、該パラメータ補正ステップによる前記パラメータの補正を停止するパラメータ補正制御ステップとを有することを特徴とする、歪補償方法。

以上詳述したように、本発明によれば、増幅器の非線形性を補償する歪補償装置において、歪測定誤差の影響による異常パラメータ設定を防止することができるので、増幅器を用いる通信技術分野、例えば、移動通信技術分野に極めて有効であると考えられる。

本発明の一実施形態に係るディジタルプリディストーション（ＤＰＤ）型増幅器（歪補償装置）の要部構成を示すブロック図である。 図１に示すＣＰＵの動作（歪補正実施判定）を説明するためのフローチャートである。 図１に示すＣＰＵの動作（ＡＣＬＲ型歪補正）を説明するためのフローチャートである。 図１に示すＣＰＵの動作（歪オフセット補正）を説明するためのフローチャートである。 図４に示す歪オフセット補正による効果を説明するための模式図である。 図１に示すＣＰＵの動作（歪補正実施判定の変形例）を説明するためのフローチャートである。 従来のディジタルプリディストーション（ＤＰＤ）型増幅器の要部構成を示すブロック図である。 図７に示すイコライザフィルタの機能を説明するための模式図である。 図７に示す遅延回路の機能を説明するための図である。 図７に示すＣＰＵによる歪データの取得を説明するための模式図である。 図７に示すＦＦＴ演算部の演算結果（ＦＦＴ結果データ）の一例を示す図である。

符号の説明

１０ 歪補償テーブル（ルックアップテーブル：ＬＵＴ）
１１ アドレス生成部
１２ ＬＭＳ演算部（歪補償演算部）
１３ 乗算器（歪補償部）
１４ イコライザフィルタ（複素フィルタ；被パラメータ設定手段）
１５ ディジタル／アナログ（Ｄ／Ａ）変換器
１６ 直交変調部（ＱＭＯＤ）
１７ ローカル発振器
１８ 増幅器（アンプ）
１９ 方向性結合器（Directional Coupler）
２０ ミキサ（乗算器）
２１ ローカル発振器
２２ アナログ／ディジタル（Ａ／Ｄ）変換器
２３ １／Ｍクロック（ＣＬＫ）単位遅延回路（ディジタルフィルタ；被パラメータ設定手段）
２４ クロック（ＣＬＫ）単位遅延回路
２５ 減算器（差分検出部）
２６ ＦＦＴ演算部
２７ 積分器（電力監視部）
２８ バス
２９ ＣＰＵ（歪量検出手段、パラメータ補正手段）
２９１ 歪量検出手段
２９２ パラメータ補正手段
２９３ 判定機能
２９４ パラメータ補正制御機能
２９５ 歪データ（歪量）補正機能
１００ 測定ポイント（監視範囲）
２００ 電力値取得ポイント

Claims (5)

1. 増幅器への入力信号についての歪補償係数を該増幅器の入出力信号の差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償装置であって、
   該増幅器の出力信号の歪量を検出する歪量検出手段と、
   設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段と、
   該歪量検出手段で検出された前記歪量が改善される方向に該被パラメータ設定手段の前記パラメータを補正するパラメータ補正手段と、
   該増幅器の前記出力信号を積分して得られる電力値又はその変動要因を監視する電力監視手段と、
   該電力監視手段による監視結果に基づいて該電力値が歪発生しない値と判断された場合に、該パラメータ補正手段による前記パラメータの補正を停止するパラメータ補正制御手段とをそなえたことを特徴とする、歪補償装置。
2. 該被パラメータ設定手段が、
   パラメータ設定に応じて該増幅器への入力信号の周波数特性を補償するイコライザであることを特徴とする、請求項１記載の歪補償装置。
3. 該被パラメータ設定手段が、
   パラメータ設定に応じて前記差分検出のための前記入出力信号の比較タイミングを調整するタイミング調整部であることを特徴とする、請求項１又は２に記載の歪補償装置。
4. 該パラメータ補正手段が、
   該歪量検出手段で検出された歪量をその検出誤差に応じたオフセット量だけ小さくなる方向に補正する歪量補正手段をそなえたことを特徴とする、請求項１〜３のいずれか１項に記載の歪補償装置。
5. 増幅器への入力信号についての歪補償係数を該増幅器の入出力信号の差分に基づいて適応的に更新して、該増幅器の非線形性を補償する歪補償方法であって、
   該増幅器の出力信号の歪量を検出する歪量検出ステップと、
   設定されるパラメータに応じて前記差分に変動を与えうる被パラメータ設定手段の前記パラメータを、該歪量検出ステップで検出された前記歪量が改善される方向に補正するパラメータ補正ステップと、
   該増幅器の前記出力信号を積分して得られる電力値又はその変動要因を監視する電力監視ステップと、
   該電力監視ステップによる監視結果に基づいて該電力値が歪発生しない値と判断された場合に、該パラメータ補正ステップによる前記パラメータの補正を停止するパラメータ補正制御ステップとを有することを特徴とする、歪補償方法。

Images