[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4854566B2 - 窒化物半導体発光素子の製造方法および窒化物半導体発光素子 - Google Patents

窒化物半導体発光素子の製造方法および窒化物半導体発光素子 Download PDF

Info

Publication number
JP4854566B2
JP4854566B2 JP2007093321A JP2007093321A JP4854566B2 JP 4854566 B2 JP4854566 B2 JP 4854566B2 JP 2007093321 A JP2007093321 A JP 2007093321A JP 2007093321 A JP2007093321 A JP 2007093321A JP 4854566 B2 JP4854566 B2 JP 4854566B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
conductivity type
emitting device
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007093321A
Other languages
English (en)
Other versions
JP2008021965A (ja
Inventor
淳 小河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007093321A priority Critical patent/JP4854566B2/ja
Priority to US11/808,220 priority patent/US20070290224A1/en
Publication of JP2008021965A publication Critical patent/JP2008021965A/ja
Application granted granted Critical
Publication of JP4854566B2 publication Critical patent/JP4854566B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、窒化物半導体発光素子の製造方法および窒化物半導体発光素子に関し、特に、活性層の劣化を抑えることができ、光取り出し効率を向上させることができる窒化物半導体発光素子の製造方法および窒化物半導体発光素子に関する。
図15は、窒化物半導体発光素子の一例である発光ダイオード(LED)の従来の構成を示す模式的な断面図である。この従来のLEDは、p電極101上に、p型Si支持基板102、Ti層とAu層の積層体からなる金属層103、Au−Sn接合金属層104、バリア金属層105、反射金属層106、p型GaN側オーミック層107、p型GaN層111、p型AlGaN蒸発防止層112、InGaN活性層113、n型GaN層114、透明導電膜120およびn電極121がこの順序で積層された構成を有している。
そして、この従来のLEDにおいて、p型GaN層111、p型AlGaN蒸発防止層112、InGaN活性層113およびn型GaN層114により窒化物半導体発光素子の層構造体が形成されている。
このような構成のLEDにおいては、n型GaN層114の表面に凹凸を形成することによってInGaN活性層113で発生した光の全反射が抑制され、光取り出し効率を向上させることができるとされている(たとえば、特許文献1参照)。
特許第3659201号公報
しかしながら、図15に示すLEDのように、窒化物半導体発光素子の層構造体の一方の側のみに凹凸を形成する場合には、その凹凸の形成の際に活性層に歪みが生じやすくなる。活性層に歪みが生じている場合には、複数の素子への分割前のウエハの研削工程および研磨工程、ならびにレーザ、ダイサーまたはRIE(Reactive Ion Etching)などによるウエハの分割工程において活性層にダメージが与えられ、窒化物半導体発光素子の特性が劣化してしまう。
そこで、本発明の目的は、活性層の劣化を抑えることができ、光取り出し効率を向上させることができる窒化物半導体発光素子の製造方法および窒化物半導体発光素子を提供することにある。
本発明は、成長基板の表面上に、第1導電型窒化物半導体層と、活性層と、第2導電型窒化物半導体層と、この順序で積層する工程と、第2導電型窒化物半導体層の表面に凹凸を形成する工程と、第2導電型窒化物半導体層の凹凸が形成された表面上に導電層を形成する工程と、支持基板の一方の表面上に第2電極を形成する工程と、支持基板の他方の表面上に支持基板側金属層を形成する工程と、支持基板側金属層と導電層とを接合する工程と、成長基板を除去することによって第1導電型窒化物半導体層の表面に凹凸を形成する工程と、第1導電型窒化物半導体層側の第1電極を活性層を挟んで第2電極に対向する位置に形成する工程と、を含む、窒化物半導体発光素子の製造方法である。
また、本発明の窒化物半導体発光素子の製造方法において、導電層は、窒化物半導体、炭化シリコン(以下、「SiC」ということもある)、シリコン(以下、「Si」ということもある)、酸化亜鉛(以下、「ZnO」ということもある)、ヒ化ガリウム(以下、「GaAs」ということもある)およびリン化ガリウム(以下、「GaP」ということもある)の群から選択された少なくとも1種を含む導電性物質を含んでいてもよい。
また、本発明の窒化物半導体発光素子の製造方法においては、導電層の表面に凹凸が形成されていてもよい。
また、本発明の窒化物半導体発光素子の製造方法においては、第1導電型窒化物半導体層の表面の凹凸または第2導電型窒化物半導体層の表面の凹凸と導電層の表面の凹凸とが噛み合わさっていることが好ましい。
また、本発明の窒化物半導体発光素子の製造方法においては、成長基板の表面は凹凸を有することができる。
また、本発明の窒化物半導体発光素子の製造方法において、成長基板の表面の凹凸は、成長基板の表面上に酸化シリコン層および窒化シリコン層の少なくとも一方からなるマスク層を積層した後にマスク層の一部を除去して、マスク層の除去部分から成長基板の表面を露出させ、その後、成長基板の表面の露出部を除去することにより形成することができる。
また、本発明の窒化物半導体発光素子の製造方法においては、成長基板の凹凸を有する表面上にバッファ層が形成された後に第1導電型窒化物半導体層、活性層および第2導電型窒化物半導体層を積層してもよい。ここで、バッファ層の形成時の温度は、第1導電型窒化物半導体層の積層時の温度と同一またはそれよりも高いことが好ましい。
また、本発明の窒化物半導体発光素子の製造方法において、第1導電型はn型であって、第2導電型はp型であり得る。
さらに、本発明は、支持基板の一方の表面上に、支持基板側金属層と、導電層と、導電型窒化物半導体層と、活性層と、第導電型窒化物半導体層と、がこの順序で積層されており、支持基板の他方の表面上に第2電極が形成されており、第1導電型窒化物半導体層側の第1電極が、活性層を挟んで、第2電極に対向する位置に形成されており、第1導電型窒化物半導体層の表面および第2導電型窒化物半導体層の表面の双方に凹凸が形成されている窒化物半導体発光素子である。
本発明によれば、活性層の劣化を抑えることができ、光取り出し効率を向上させることができる窒化物半導体発光素子の製造方法および窒化物半導体発光素子を提供することができる。
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
図1に、本発明の窒化物半導体発光素子の一例の模式的な断面図を示す。この窒化物半導体発光素子においては、Ti層とAu層の積層体からなる第2電極1上に、p型シリコンからなる支持基板2、Ti層とAu層の積層体からなる支持基板側金属層3、AuとSnの合金からなる接合金属層4、NiとTiの合金層とAu層の積層体からなるバリア金属層5、Agからなる反射金属層6、Pdからなるオーミック金属層7、p型GaNからなる第2導電型窒化物半導体層11、p型Al0.15Ga0.85Nからなる窒化物半導体蒸発防止層12、InGaNからなる活性層13、n型GaNからなる第1導電型窒化物半導体層14、透明導電膜からなる第1導電層20、および、Ti層、Al層、Ti層、Au層がこの順序で積層された積層体からなる第1電極21がこの順序で形成されている。ここで、導電性支持基板2、支持基板側金属層3、接合金属層4、バリア金属層5、反射金属層6およびオーミック金属層7の積層体から第2導電層10が形成されている。
また、この窒化物半導体発光素子において、第1導電型窒化物半導体層14側の第1電極21と第2導電型窒化物半導体層11側の第2電極1とは活性層13を挟んで対向する位置に形成されている。また、第1導電型窒化物半導体層14の表面および第2導電型窒化物半導体層11の表面の双方に凹凸が形成されている。
このように、本発明の窒化物半導体発光素子においては、第1導電型窒化物半導体層14の表面および第2導電型窒化物半導体層11の表面の双方に凹凸が形成されていることから、活性層13で発生した光の全反射が抑制されるとともに、その製造過程において活性層に生じる歪みが両側の凹凸によりある程度相殺されるため、従来のように一方の側のみに凹凸を形成した場合と比べて活性層に生じる歪みを低減することができる。したがって、本発明の窒化物半導体発光素子においては、光取り出し効率を向上させることができるとともに活性層の劣化を抑えることができる。
本発明の窒化物半導体発光素子は、たとえば以下のようにして製造することができる。まず、図2の模式的断面図に示すように、サファイア基板からなる基板30を用意する。次に、図3の模式的断面図に示すように、この基板30の表面全面に酸化シリコン層および窒化シリコン層の少なくとも一方からなるマスク層31を積層する。ここで、マスク層31の厚みは、たとえば、100nm〜500nmの範囲とすることができる。
次いで、図4の模式的断面図に示すように、マスク層31をストライプ状に除去して、基板30の表面を露出させる。なお、本発明において、マスク層31の除去部分の形状および大きさはそれぞれ適宜設定することができる。
続いて、たとえばRIEなどにより基板30の表面の露出部をエッチングした後にマスク層31を除去することによって図5の模式的断面図に示すように基板30の表面に凹凸を形成する。
そして、表面に凹凸が形成された基板30をたとえばMOCVD(Metal Organic Chemical Vapor Deposition)装置などの気相成長装置内に設置する。引き続いて、気相成長装置内において基板30の温度をたとえば1100℃に加熱して基板30の表面の洗浄を行なった後、図6の模式的断面図に示すように、洗浄後の基板30の表面にAl0.02Ga0.98Nからなるバッファ層32を気相成長により形成する。
続いて、図7の模式的断面図に示すように、バッファ層32上に第1導電型窒化物半導体層14を気相成長により形成する。このとき、第1導電型窒化物半導体層14は基板30の表面の凹凸の凹部を構成する溝を埋めることなく形成される。
そして、図8の模式的断面図に示すように、第1導電型窒化物半導体層14の表面上に活性層13を気相成長により形成する。なお、活性層13の厚みは、たとえば0.5nm〜3nm程度とすることができる。
その後、図9の模式的断面図に示すように、活性層13上に窒化物半導体蒸発防止層12および第2導電型窒化物半導体層11を気相成長によりこの順序で形成する。なお、本発明において、窒化物半導体蒸発防止層12は特に形成する必要はない。
次いで、図10の模式的断面図に示すように、第2導電型窒化物半導体層11の表面に凹凸を形成する。ここで、第2導電型窒化物半導体層11の表面における凹凸の形成する方法としては、たとえば、第2導電型窒化物半導体層11の表面にフォトリソグラフィ技術を用いて所定のパターンにマスク層を形成した後にRIEなどによって第2導電型窒化物半導体層11の表面の一部を除去する方法、または、ウエットエッチングによる方法などを用いることができる。
続いて、図11の模式的断面図に示すように、第2導電型窒化物半導体層11の凹凸を有する表面上に、オーミック金属層7、反射金属層6、バリア金属層5および接合金属層4がこの順序で蒸着法などにより形成される。なお、蒸着法としては、EB(Electron Beam)蒸着法または抵抗加熱蒸着法などを用いることができる。そして、図12の模式的断面図に示すように、支持基板2の一方の表面上に第2電極1をEB蒸着法などにより形成するとともに支持基板2の他方の表面上に支持基板側金属層3をEB蒸着法などにより形成した積層体の支持基板側金属層3を接合金属層4を挟んでバリア金属層5と対向させる。
そして、図13の模式的断面図に示すように、共晶接合法により、第2電極1、支持基板2および支持基板側金属層3からなる上記の積層体を接合させる。その後、YAG−THG(イットリウムアルミニウムガーネット3次高調波)レーザ光(波長355nm)を基板30の裏面側から照射することにより、基板30と接しているバッファ層32と第1導電型窒化物半導体層14の一部を熱分解させることによって基板30を除去する。このとき、第1導電型窒化物半導体層14の表面に凹凸が形成される。
その後、第1導電型窒化物半導体層14の凹凸の表面を洗浄した後に第1導電層20および第1電極21をこの順序で形成する。そして、レーザ光の照射、ダイサーまたはRIEなどを用いて分割することによって、図1に示す本発明の窒化物半導体発光素子が得られる。
このようにして得られた本発明の窒化物半導体発光素子は、たとえば図14の模式的側面図に示す発光装置50に用いることができる。ここで、発光装置50は、本発明の窒化物半導体発光素子53がワイヤ52を介して一対のリードフレーム51の間に電気的に接続されており、砲弾型の透明樹脂54によって封止されている構成を有している。
なお、上記において、第1導電型窒化物半導体層14としてはn型GaNが用いられ、活性層13としてはInGaNが用いられ、第2導電型窒化物半導体層11としてはp型GaNが用いられているが、本発明においては、第1導電型窒化物半導体層、活性層および第2導電型窒化物半導体層の材質はこれらに限定されず、Al(アルミニウム)、In(インジウム)およびGa(ガリウム)からなる群から選択された少なくとも1種の窒化物からなる窒化物半導体を用いることができる。また、第1導電型窒化物半導体層14および第2導電型窒化物半導体層11を構成する窒化物半導体にはそれぞれドナー不純物またはアクセプター不純物をドープすることによって、第1導電型窒化物半導体層14および第2導電型窒化物半導体層11をそれぞれn型の窒化物半導体またはp型の窒化物半導体とすることができる。また、上記においては、第1導電型がn型となり、第2導電型がp型となっているが、本発明においては、第1導電型と第2導電型の導電型が異なっていればよく、第1導電型がp型となり、第2導電型がn型となっていてもよい。また、ドナー不純物としては、たとえばSi、Ge(ゲルマニウム)またはSe(セレン)などを用いることができ、アクセプター不純物としては、たとえばMg(マグネシウム)、Zn(亜鉛)、C(炭素)、Be(ベリリウム)、Ca(カルシウム)またはBa(バリウム)などを用いることができる。
また、本発明における第1電極および第2電極の材質も上記のものに限定されるものではないことは言うまでもない。
また、本発明において、活性層は単一のバルク活性層で構成することもできるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造または多重量子井戸(MQW)構造などの量子井戸構造を形成するものであってもよい。また、量子井戸構造には、必要に応じて量子井戸を分離するための障壁層を併用することもできる。特に、活性層がInGaN層からなる場合には、製造上、最も製造しやすい構造となり、本発明の窒化物半導体発光素子の特性を向上させることができる。さらに、このInGaN層は窒素原子の脱離しにくい構造であるS面上での成長では特に結晶化しやすく、しかも結晶性が良好となることから、本発明の窒化物半導体発光素子の発光効率を向上することができる。
また、上記においては、基板30の表面上に第1導電型窒化物半導体層14、活性層13および第2導電型窒化物半導体層11を順次積層しているが、ここで、第1導電型窒化物半導体層14、活性層13および第2導電型窒化物半導体層11はそれぞれ基板30の表面に対して平行であってもよく、傾斜していてもよい。また、基板30としては、サファイア基板以外にも、SiC基板、GaN基板、Si基板、ZnS基板、ZnO基板、AlN基板、LiMgO基板、GaAs基板、MgAl24基板またはInAlGaN基板などを用いることができる。なお、本発明においては、基板30の表面に凹凸を形成する必要はない。
また、上記においては、バッファ層32の材質としてAl0.02Ga0.98Nを用いているが、本発明においてはバッファ層の材質は特に限定されず、たとえば、窒化ガリウムまたは窒化アルミニウムなどを用いることもできる。また、本発明においては、バッファ層の層数も1層に限定されず、2層以上あってもよい。
また、本発明において、バッファ層の形成時の温度は、第1導電型窒化物半導体層の積層時の温度と同一またはそれよりも高いことが好ましい。この場合にはn型GaNからなる第1導電型窒化物半導体層14の結晶性が向上し、その結果、活性層13の結晶性も向上するため、発光効率が向上する傾向にある。なお、バッファ層の形成時の温度が第1導電型窒化物半導体層の積層時の温度と同一またはそれよりも高いかどうかは、バッファ層の形成時の基板温度と第1導電型窒化物半導体層の積層時の基板温度とを比較することにより確認することができる。
また、本発明において、第1導電層20および第2導電層10の構成も上記のものには限定されず、たとえば、窒化物半導体、炭化シリコン、シリコン、酸化亜鉛、ヒ化ガリウムおよびリン化ガリウムの群から選択された少なくとも1種を含む導電性物質を含んでいてもよい。また、本発明において、第1導電層20、第2導電層10またはこれらの双方は特に形成されていなくてもよい。
また、本発明において、第1導電型窒化物半導体層の表面に凹凸を形成する方法および第2導電型窒化物半導体層の表面に凹凸を形成する方法のいずれも上記に限定されるものではないことは言うまでもない。
また、本発明においては、上記のように、第1導電型窒化物半導体層14の表面の凹凸と第1導電層20の表面の凹凸とは噛み合わさっていなくてもよいが、噛み合わさっている場合には第1導電型窒化物半導体層14と第1導電層20の貼り付け強度が大きくなるとともに、全反射の低減により光取り出し効率の向上も図ることができる点で好ましい。
(実施例1)
まず、基板としてサファイア基板を用意し、このサファイア基板の表面(C+面)上に窒化シリコン層からなるマスク層を形成した。次に、フォトリソグラフィ技術とフッ酸エッチャントを用いてマスク層の一部を除去し、サファイア基板の<11−20>に略平行な幅3μm程度のストライプ状のマスク層を残すとともに、幅2μmのストライプ状にサファイア基板の表面を露出させた。
続いて、RIEにより、サファイア基板の表面の露出部を深さ0.5μm程度にエッチングすることによって、サファイア基板の表面に凹凸を形成した。そして、表面に凹凸が形成されたサファイア基板をMOCVD装置内に設置し、サファイア基板の温度を1100℃に加熱してサファイア基板の表面の洗浄を行なった。続いて、MOCVD装置内にTMA(トリメチルアルミニウム)、TMG(トリメチルガリウム)、NH3およびキャリアガスを導入して、サファイア基板の温度が1000℃の状態でAl0.02Ga0.98Nからなるバッファ層を気相成長させた。
その後、サファイア基板の温度を1000℃に維持した状態で、MOCVD装置内にSiH4(モノシラン)、TMG、NH3およびキャリアガスを導入して、n型GaNからなる第1導電型窒化物半導体層をバッファ層上に気相成長させた。このとき、第1導電型窒化物半導体層はサファイア基板の表面の凹凸の凹部を構成する溝を埋めることなく形成された。
続いて、サファイア基板の温度を低下させ、MOCVD装置内にTMI(トリメチルインジウム)、TMG、NH3およびキャリアガスを導入して、第1導電型窒化物半導体層上にInGaNからなる活性層を気相成長させた。ここで、活性層は、活性層から発生する光が波長450nmをメインピークとなるように形成された。
その後、再び、サファイア基板の温度を上昇させ、MOCVD装置内にCp2Mg(ビスシクロペンタジエニルマグネシウム)、TMA、TMG、NH3およびキャリアガスを導入して、活性層上にp型Al0.15Ga0.85Nからなる窒化物半導体蒸発防止層を気相成長させた。引き続いて、MOCVD装置内にCp2Mg、TMG、NH3およびキャリアガスを導入して、p型GaNからなる第2導電型窒化物半導体層を窒化物半導体蒸発防止層上に気相成長させた。
次いで、ウエットエッチングにより、第2導電型窒化物半導体層の表面に凹凸を形成した。ここで、第2導電型窒化物半導体層の表面の凹凸は、一辺が0.1μmの正方形を底面とし、高さ0.1μm程度の四角錘状に形成した。
続いて、第2導電型窒化物半導体層の凹凸の表面上に、厚さ3.5nmのPd層からなるオーミック金属層、厚さ200nmのAg層からなる反射金属層、厚さ500nmのAu層およびNiとTiの厚さ100nmの合金層からなるバリア金属層、およびAuとSnの合金層からなる厚さ3μmの接合金属層がこの順序で蒸着法により形成した。なお、接合金属層においては20質量%のSnが含まれていた。
また、p型のシリコンからなる支持基板の両方の表面上にそれぞれ厚さ50nmのTi層および厚さ1μmのAu層を順次EB蒸着法により形成した。これにより、支持基板の一方の表面上に第2電極が形成され、他方の表面上に支持基板側金属層が形成された積層体を得た。
そして、上記の積層体を接合金属層を挟んでバリア金属層と対向させ、共晶接合法により、上記の積層体を接合させた。ここで、共晶接合法の条件としては、温度310℃、圧力300N/cm2であった。
次いで、波長355nmのYAG−THGレーザ光をサファイア基板の裏面側から照射することにより、バッファ層と第1導電型窒化物半導体層の一部を熱分解させることによってサファイア基板を除去した。このとき、第1導電型窒化物半導体層の表面に凹凸が形成された。
その後、第1導電型窒化物半導体層の凹凸の表面をRIE、ウエットエッチングなどにより洗浄した後に、第1導電型窒化物半導体層の凹凸の表面のほぼ全面に厚さ150nmの透明導電膜であるITO(Indium Tin Oxide)を第1導電層として形成し、この第1導電層上に第1電極としてTi層、Al層、Ti層およびAu層をこの順序で蒸着することにより形成した。
そして、上記のようにして得られたウエハの表面を市販の研削/研磨機を用いて、研削および研磨を行ない、その後、ダイサーによって分割することにより、図1に示す構成の実施例1の窒化物半導体発光素子を得た。
このようにして得られた実施例1の窒化物半導体発光素子の内部量子効率を求めた。その結果、実施例1の窒化物半導体発光素子10個の内部量子効率の平均値は62%であった。
なお、内部量子効率は、温度10Kの場合と温度300Kの場合のそれぞれの条件下で実施例1の窒化物半導体発光素子にHe−Cdレーザ光を照射して実施例1の窒化物半導体発光素子から発生したPL(Photo Luminescence)光の強度を測定し、以下の式により算出した。
内部量子効率(%)=100×(温度300KのときのPL光の強度)/(温度10KのときのPL光の強度)
また、実施例1の窒化物半導体発光素子の第2電極をステム上にAgペーストを用いてマウントし、第1電極にワイヤを接続することによって、一対のリードフレームの間に実施例1の窒化物半導体発光素子を電気的に接続した。そして、実施例1の窒化物半導体発光素子を砲弾型の透明樹脂によって封止することによって、図14に示す構成の発光装置を作製した。
このようにして得られた実施例1の発光装置を用いて電流20mAにおける全光束測定による光出力と内部量子効率から光取り出し効率を換算した。その結果、実施例1の窒化物半導体発光素子10個の光取り出し効率の平均値は59%であった。
なお、サファイア基板の表面(C+面)に凹凸を形成することなく第1導電型窒化物半導体層、活性層および第2導電型窒化物半導体層を積層し、サファイア基板を除去した後、レーザ光、RIEまたはウエットエッチングにより第1導電型窒化物半導体層の表面に凹凸を形成した場合でも、上記の実施例1の窒化物半導体発光素子と同様に良好な内部量子効率および光取り出し効率が得られた。
また、サファイア基板の表面(C+面)に低温バッファ層を形成し、その後温度を上昇させて1000℃でシリコンドープのGaN層を形成し、その後、酸化シリコン層または窒化シリコン層をマスク層として100nm〜500nmの範囲で形成し、フォトリソグラフィとフッ酸エッチャントを用いて10μm程度の円形状の開口部をマスク層に形成した。そして、第1導電型窒化物半導体層、活性層および第2導電型窒化物半導体層を積層した後にサファイア基板を除去することにより窒化物半導体発光素子を作製した場合でも上記の実施例1の窒化物半導体発光素子と同様に良好な内部量子効率および光取り出し効率が得られた。
また、サファイア基板の<1−100>に略平行な幅3μm程度のストライプ状のマスク層を残すとともに幅2μmのストライプ状にサファイア基板の表面を露出させ、その後、RIEにより、サファイア基板の表面の露出部を深さ1.0μm程度にエッチングしたこと以外は実施例1と同一の方法で窒化物半導体発光素子を作製した。このように作製した場合にも、実施例1の窒化物半導体発光素子と同様に良好な内部量子効率および光取り出し効率を有する窒化物半導体LED素子が得られる。ここで、<1−100>は、<11−20>に比べて窒化物半導体により埋まりやすい溝の方向であるため、サファイア基板の表面の凹部の深さを1.0μm程度と深くして溝が埋まりきらないようにしている。また、<1−100>方向または<11−20>方向のいずれの溝を形成した場合でも、溝が埋まりきったときにも本発明の効果は発現するが、溝が埋まりきらないときの方がサファイア基板と窒化物半導体との分離が容易となるため好ましい。
また、支持基板の材質を、Ge、SiC、Si、ZnO、GaAsまたはGaPからなる導電性物質とした場合にも、上記の実施例1の窒化物半導体発光素子と同様に、内部量子効率および光取り出し効率の上昇の効果が確認された。
(比較例1)
p型GaNからなる第2導電型窒化物半導体層の表面に凹凸を形成しなかったこと以外は実施例1と同様にして窒化物半導体発光素子を作製した。これにより、n型GaNからなる第2導電型窒化物半導体層の表面のみに凹凸が形成された図15に示す構成の比較例1の窒化物半導体発光素子を得た。
そして、比較例1の窒化物半導体発光素子について、実施例1と同様にして内部量子効率を求めたところ、比較例1の窒化物半導体発光素子10個の内部量子効率の平均値は45%であった。
この結果から明らかなように、実施例1の窒化物半導体発光素子の内部量子効率は比較例1の窒化物半導体発光素子と比べて向上していた。これは、実施例1の窒化物半導体発光素子においては、第1導電型窒化物半導体層の表面および第2導電型窒化物半導体層の表面の双方に凹凸が形成されていることにより、加熱、研削または研磨などの工程において活性層に生じる歪みが両側の凹凸によりある程度相殺されて活性層に転位などの欠陥が形成されにくくなり、活性層の劣化を抑制できているものと考えられる。
また、実施例1の窒化物半導体発光素子の代わりに比較例1の窒化物半導体発光素子を用いたこと以外は実施例1と同様にして発光装置を作製した。このようにして作製された比較例1の発光装置について、実施例1と同様にして光取り出し効率を算出した。その結果、比較例1の窒化物半導体発光素子10個の光取り出し効率の平均値は41%であった。
この結果から明らかなように、実施例1の窒化物半導体発光素子の光取り出し効率は比較例1の窒化物半導体発光素子と比べて向上していた。これは、第1導電型窒化物半導体層の表面および第2導電型窒化物半導体層の表面の双方に凹凸が形成されていることから、活性層で発生した光の全反射が抑制されたことによるものであると考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明によれば、活性層の劣化を抑えることができ、光取り出し効率を向上させることができる窒化物半導体発光素子の製造方法および窒化物半導体発光素子を提供することができる。
本発明の窒化物半導体発光素子の一例の模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子の製造工程の一部を示す模式的な断面図である。 図1に示す窒化物半導体発光素子を用いて作製された発光装置の一例の模式的な側面図である。 従来の窒化物半導体発光素子の模式的な断面図である。
符号の説明
1 第2電極、2 支持基板、3 支持基板側金属層、4 接合金属層、5 バリア金属層、6 反射金属層、7 オーミック金属層、10 第2導電層、11 第2導電型窒化物半導体層、12 窒化物半導体蒸発防止層、13 活性層、14 第1導電型窒化物半導体層、20 第1導電層、21 第1電極、50 発光装置、51 リードフレーム、52 ワイヤ、53 窒化物半導体発光素子、54 透明樹脂、101 p電極、102 p型Si支持基板、103 金属層、104 Au−Sn接合金属層、105 バリア金属層、106 反射金属層、107 p型GaN側オーミック層、111 p型GaN層、112 p型AlGaN蒸発防止層、113 InGaN活性層、114 n型GaN層、120 透明導電膜、121 n電極。

Claims (10)

  1. 成長基板の表面上に、第1導電型窒化物半導体層と、活性層と、第2導電型窒化物半導体層と、この順序で積層する工程と、
    第2導電型窒化物半導体層の表面に凹凸を形成する工程と、
    前記第2導電型窒化物半導体層の前記凹凸が形成された表面上に導電層を形成する工程と、
    支持基板の一方の表面上に第2電極を形成する工程と、
    前記支持基板の他方の表面上に支持基板側金属層を形成する工程と、
    前記支持基板側金属層と前記導電層とを接合する工程と、
    前記成長基板を除去することによって前記第1導電型窒化物半導体層の表面に凹凸を形成する工程と、
    前記第1導電型窒化物半導体層側の第1電極を前記活性層を挟んで前記第2電極に対向する位置に形成する工程と、を含む、窒化物半導体発光素子の製造方法。
  2. 前記導電層は、窒化物半導体、炭化シリコン、シリコン、酸化亜鉛、ヒ化ガリウムおよびリン化ガリウムの群から選択された少なくとも1種を含む導電性物質を含むことを特徴とする、請求項に記載の窒化物半導体発光素子の製造方法。
  3. 前記導電層の表面に凹凸が形成されていることを特徴とする、請求項またはに記載の窒化物半導体発光素子の製造方法。
  4. 記第2導電型窒化物半導体層の表面の凹凸と前記導電層の表面の凹凸とが噛み合わさっていることを特徴とする、請求項に記載の窒化物半導体発光素子の製造方法。
  5. 前記成長基板の表面は凹凸を有することを特徴とする、請求項1からのいずれかに記載の窒化物半導体発光素子の製造方法。
  6. 前記成長基板の表面の凹凸は、前記成長基板の表面上に酸化シリコン層および窒化シリコン層の少なくとも一方からなるマスク層を積層した後に前記マスク層の一部を除去して、前記マスク層の除去部分から前記成長基板の表面を露出させ、その後、前記成長基板の表面の露出部を除去することにより形成されることを特徴とする、請求項に記載の窒化物半導体発光素子の製造方法。
  7. 前記成長基板の凹凸を有する表面上にバッファ層が形成された後に前記第1導電型窒化物半導体層、前記活性層および前記第2導電型窒化物半導体層を積層することを特徴とする、請求項1から6のいずれかに記載の窒化物半導体発光素子の製造方法。
  8. 前記バッファ層の形成時の温度は、前記第1導電型窒化物半導体層の積層時の温度と同一またはそれよりも高いことを特徴とする、請求項に記載の窒化物半導体発光素子の製造方法。
  9. 前記第1導電型はn型であって、前記第2導電型はp型であることを特徴とする、請求項1からのいずれかに記載の窒化物半導体発光素子の製造方法。
  10. 支持基板の一方の表面上に、支持基板側金属層と、導電層と、導電型窒化物半導体層と、活性層と、第導電型窒化物半導体層と、がこの順序で積層されており、
    支持基板の他方の表面上に第2電極が形成されており、
    前記第1導電型窒化物半導体層側の第1電極が、前記活性層を挟んで、前記第2電極に対向する位置に形成されており、
    前記第1導電型窒化物半導体層の表面および前記第2導電型窒化物半導体層の表面の双方に凹凸が形成されていることを特徴とする、窒化物半導体発光素子。
JP2007093321A 2006-06-15 2007-03-30 窒化物半導体発光素子の製造方法および窒化物半導体発光素子 Expired - Fee Related JP4854566B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007093321A JP4854566B2 (ja) 2006-06-15 2007-03-30 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
US11/808,220 US20070290224A1 (en) 2006-06-15 2007-06-07 Method of manufacturing nitride semiconductor light-emitting element and nitride semiconductor light-emitting element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006166000 2006-06-15
JP2006166000 2006-06-15
JP2007093321A JP4854566B2 (ja) 2006-06-15 2007-03-30 窒化物半導体発光素子の製造方法および窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2008021965A JP2008021965A (ja) 2008-01-31
JP4854566B2 true JP4854566B2 (ja) 2012-01-18

Family

ID=38860670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007093321A Expired - Fee Related JP4854566B2 (ja) 2006-06-15 2007-03-30 窒化物半導体発光素子の製造方法および窒化物半導体発光素子

Country Status (2)

Country Link
US (1) US20070290224A1 (ja)
JP (1) JP4854566B2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US6949395B2 (en) 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
TW201448263A (zh) 2006-12-11 2014-12-16 Univ California 透明發光二極體
KR20080102482A (ko) * 2007-05-21 2008-11-26 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101510377B1 (ko) * 2008-01-21 2015-04-06 엘지이노텍 주식회사 질화물 반도체 및 수직형 발광 소자의 제조방법
JP2009245970A (ja) * 2008-03-28 2009-10-22 Dowa Electronics Materials Co Ltd 半導体発光素子およびその製造方法
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
WO2010017148A1 (en) 2008-08-04 2010-02-11 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US20100031873A1 (en) * 2008-08-07 2010-02-11 Soraa, Inc. Basket process and apparatus for crystalline gallium-containing nitride
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8323405B2 (en) 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8979999B2 (en) 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US7976630B2 (en) 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
US20100295088A1 (en) * 2008-10-02 2010-11-25 Soraa, Inc. Textured-surface light emitting diode and method of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US20100147210A1 (en) * 2008-12-12 2010-06-17 Soraa, Inc. high pressure apparatus and method for nitride crystal growth
US8461071B2 (en) 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
CN107256915A (zh) 2009-09-18 2017-10-17 天空公司 发光二极管器件
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8740413B1 (en) 2010-02-03 2014-06-03 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8492185B1 (en) 2011-07-14 2013-07-23 Soraa, Inc. Large area nonpolar or semipolar gallium and nitrogen containing substrate and resulting devices
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
TWI514614B (zh) * 2011-08-30 2015-12-21 Lextar Electronics Corp 固態發光半導體結構及其磊晶層成長方法
US9694158B2 (en) 2011-10-21 2017-07-04 Ahmad Mohamad Slim Torque for incrementally advancing a catheter during right heart catheterization
US10029955B1 (en) 2011-10-24 2018-07-24 Slt Technologies, Inc. Capsule for high pressure, high temperature processing of materials and methods of use
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
JP2015509669A (ja) 2012-03-06 2015-03-30 ソラア インコーポレーテッドSoraa Inc. 導波光効果を低減させる低屈折率材料層を有する発光ダイオード
US8971368B1 (en) 2012-08-16 2015-03-03 Soraa Laser Diode, Inc. Laser devices having a gallium and nitrogen containing semipolar surface orientation
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US8802471B1 (en) 2012-12-21 2014-08-12 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
JP6136717B2 (ja) * 2013-07-31 2017-05-31 日亜化学工業株式会社 発光素子、発光装置及び発光素子の製造方法
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
US10174438B2 (en) 2017-03-30 2019-01-08 Slt Technologies, Inc. Apparatus for high pressure reaction
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device
FR3115930B1 (fr) * 2020-10-29 2024-03-22 Commissariat Energie Atomique Diode électroluminescente à structure de contact tridimensionnelle, écran d’affichage et procédé de fabrication associé

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964477A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体発光素子及びその製造方法
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003197963A (ja) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子用の基板の製造方法
DE10245628A1 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
JP2005057220A (ja) * 2003-08-07 2005-03-03 Sony Corp 半導体光素子及びその製造方法
US20050082562A1 (en) * 2003-10-15 2005-04-21 Epistar Corporation High efficiency nitride based light emitting device
KR100581831B1 (ko) * 2004-02-05 2006-05-23 엘지전자 주식회사 발광 다이오드
KR100631981B1 (ko) * 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 3족 질화물 발광 소자 및 그 제조 방법
US20070272930A1 (en) * 2006-05-26 2007-11-29 Huan-Che Tseng Light-emitting diode package

Also Published As

Publication number Publication date
JP2008021965A (ja) 2008-01-31
US20070290224A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
JP4854566B2 (ja) 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
JP5520942B2 (ja) オプトエレクトロニクス部品の製造方法
JP4670489B2 (ja) 発光ダイオード及びその製造方法
US9293647B2 (en) Nitride semiconductor light-emitting device and method of manufacturing the same
TWI415287B (zh) 發光裝置結構
JP5579048B2 (ja) p型活性層を有するIII族窒化物発光装置
US9373750B2 (en) Group III nitride semiconductor light-emitting device
JP2017050439A (ja) 紫外発光素子およびその製造方法
WO2014167773A1 (ja) 半導体発光素子及びその製造方法
KR20190133417A (ko) 발광 소자 및 이의 제조 방법
JP2010165983A (ja) 発光チップ集積デバイスおよびその製造方法
CN100555689C (zh) 氮化物半导体发光元件及其制造方法
JP6153351B2 (ja) 半導体発光装置
JP5455852B2 (ja) 化合物系半導体発光素子およびその製造方法
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2009206461A (ja) 窒化物半導体発光素子とその製造方法
KR101552671B1 (ko) 고휘도 질화물 발광소자 제조 방법
JP2005251922A (ja) 半導体発光素子
KR20090115314A (ko) 그룹 3족 질화물계 반도체 소자
JP4751093B2 (ja) 半導体発光素子
JP2008227103A (ja) GaN系半導体発光素子
JP6482388B2 (ja) 窒化物半導体発光素子
KR20120079730A (ko) 발광 소자 및 그 제조 방법
JP2023178174A (ja) 発光素子および発光素子の製造方法
KR102014172B1 (ko) 자외선 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees