JP4842083B2 - Current mirror circuit - Google Patents
Current mirror circuit Download PDFInfo
- Publication number
- JP4842083B2 JP4842083B2 JP2006282640A JP2006282640A JP4842083B2 JP 4842083 B2 JP4842083 B2 JP 4842083B2 JP 2006282640 A JP2006282640 A JP 2006282640A JP 2006282640 A JP2006282640 A JP 2006282640A JP 4842083 B2 JP4842083 B2 JP 4842083B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- mirror circuit
- current mirror
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
本発明は、カレントミラー回路に関し、特に、低電源電圧で動作する半導体集積回路装置（ＩＣ）に好適なカレントミラー回路に関する。 The present invention relates to a current mirror circuit, and more particularly to a current mirror circuit suitable for a semiconductor integrated circuit device (IC) operating at a low power supply voltage.
カレントミラー回路は、入力される基準電流に等しいあるいは比例する電流を出力する回路である。この第１となるカレントミラー回路を構成するトランジスタと逆の導電型のトランジスタで構成される第２のカレントミラー回路において、第１のカレントミラー回路の出力電流を基準電流とすることで、第２のカレントミラー回路は、第１のカレントミラー回路の基準電流と逆向きの出力電流を出力することができる。すなわち、第１のカレントミラー回路の基準電流が流れ出す方向であれば、第２のカレントミラー回路の出力電流は流れ込む方向となる。このようなカレントミラー回路は、アナログ信号用の半導体集積回路装置中などで広く使用されている。 The current mirror circuit is a circuit that outputs a current equal to or proportional to an input reference current. In the second current mirror circuit composed of a transistor having a conductivity type opposite to that of the transistor constituting the first current mirror circuit, the output current of the first current mirror circuit is used as a reference current, so that the second The current mirror circuit can output an output current in the direction opposite to the reference current of the first current mirror circuit. That is, if the reference current of the first current mirror circuit flows out, the output current of the second current mirror circuit flows in. Such a current mirror circuit is widely used in a semiconductor integrated circuit device for analog signals.
また、カレントミラー回路における基準電流と出力電流との誤差を少なくするためにダイオード接続されるトランジスタにおいて、ダイオード接続の替わりにベース電流補償用のトランジスタを挿入する回路が知られている（特許文献１の図２参照）。図４は、上記で説明した２つのカレントミラー回路で構成し、第２のカレントミラー回路に対しベース電流補償用のトランジスタを適用したカレントミラー回路の回路図である。図４において、定電流源Ｉｓをダイオード接続したＰＮＰトランジスタＱ１０１のコレクタに接続する。ＰＮＰトランジスタＱ１０１、Ｑ１０２で構成した第１のカレントミラー回路によってミラー電流Ｉ１１を作り出す。このミラー電流Ｉ１１を基準電流としてＮＰＮトランジスタＱ１０４のコレクタに流し、ＮＰＮトランジスタＱ１０４と、電流Ｉ１２、Ｉ１３…Ｉ１ｎといった１：ｎの電流を出力するＮＰＮトランジスタＱ１０５、Ｑ１０６、…Ｑ１０ｎ＋３とで構成される第２のカレントミラー回路を備える。そして、ＮＰＮトランジスタＱ１０３は、ベースをＰＮＰトランジスタＱ１０２のコレクタに接続し、コレクタを電源Ｖｃｃに接続し、エミッタをＮＰＮトランジスタＱ１０４、Ｑ１０５、Ｑ１０６、…Ｑ１０ｎ＋３のベースに共通に接続し、第２のカレントミラー回路に対してベース電流補償回路を構成している。 Also, a circuit is known in which a transistor for base current compensation is inserted instead of diode connection in a transistor that is diode-connected in order to reduce an error between a reference current and an output current in a current mirror circuit (Patent Document 1). FIG. 2). FIG. 4 is a circuit diagram of a current mirror circuit constituted by the two current mirror circuits described above and applying a base current compensating transistor to the second current mirror circuit. In FIG. 4, the constant current source Is is connected to the collector of a diode-connected PNP transistor Q101. A mirror current I11 is generated by a first current mirror circuit composed of PNP transistors Q101 and Q102. This mirror current I11 is passed through the collector of the NPN transistor Q104 as a reference current, and the NPN transistor Q104 and NPN transistors Q105, Q106,... Q10n + 3 that output 1: n currents such as currents I12, I13. Two current mirror circuits are provided. The NPN transistor Q103 has a base connected to the collector of the PNP transistor Q102, a collector connected to the power supply Vcc, and an emitter connected in common to the bases of the NPN transistors Q104, Q105, Q106,. A base current compensation circuit is configured for the mirror circuit.
なお、関連する技術として、特許文献２、３において、定電流回路あるいは基準電流回路が知られている。
As related techniques, in
ところで、近年、リモートキーレスエントリー（ＲＫＥ）、近距離データ通信、ホームセキュリティーなどに使用させる携帯機器において、ＩＳＭ帯あるいは特定小電力無線などの無線機回路は、より一層の低電圧駆動化、低消費電力化、小型化が望まれている。特に、ＲＫＥ送信部のようなキーフォブ内に送信回路を内蔵するような小型携帯機器では、回路の縮小化の要求が強く、それに伴い、送信性能を維持したまま、単一セルの薄型コイン形電池を用いて駆動できるように、回路のＩＣ化および低電圧動作化、低消費電力化が進められている。具体的には、コイン形電池には、一般的にリチウム電池が用いられており、リチウム電池の出力電圧は、通常時の３Ｖから長時間使用すると２Ｖ程度まで電圧降下が進む。そこで、携帯機器としては、使用回数を出来る限り多くするために、電池寿命ぎりぎりの２Ｖの電源電圧でも正常動作するような設計が望まれる。このような機器に適したＩＣの実現のためには、従来よりも低電圧動作に適し、従来と同等以上の特性を有したカレントミラー回路が必要である。主に定電流源を構成するカレントミラー回路は、カレントミラー回路に繋がる機能回路が正常動作するように、電源電圧１Ｖ程度から立ち上がり、安定に動作できることが望まれる。 By the way, in recent years, in portable devices used for remote keyless entry (RKE), short-range data communication, home security, etc., radio circuit such as ISM band or specific low power radio has been further driven with lower voltage and lower power consumption. Downsizing and downsizing are desired. In particular, in a small portable device in which a transmission circuit is built in a key fob such as a RKE transmission unit, there is a strong demand for circuit reduction, and accordingly, a single-cell thin coin-type battery while maintaining transmission performance The circuit has been made into an IC, operated at a low voltage, and reduced in power consumption. Specifically, a lithium battery is generally used as a coin-type battery, and the voltage drop of the output voltage of the lithium battery proceeds from 3V in a normal state to about 2V when used for a long time. Therefore, in order to increase the number of times of use as much as possible, a portable device is desired to be designed to operate normally even with a power supply voltage of 2V, which is just below the battery life. In order to realize an IC suitable for such a device, a current mirror circuit that is more suitable for low-voltage operation than the prior art and that has the same or better characteristics than the prior art is required. The current mirror circuit that mainly constitutes the constant current source is desired to rise from about the power supply voltage 1V and operate stably so that the functional circuit connected to the current mirror circuit operates normally.
このような低電圧で安定に動作する要望に対し、図４に示すカレントミラー回路では、以下のような不都合が挙げられる。 In response to such a demand for stable operation at a low voltage, the current mirror circuit shown in FIG. 4 has the following disadvantages.
（１）電池駆動に適した低電圧動作が困難である。
ベース電流補償回路（トランジスタＱ１０３）を有しており、トランジスタＱ１０２およびＱ１０４のコレクタにトランジスタＱ１０３のＶＢＥ電圧がかかる。したがって、Ｖｃｃ−ＧＮＤ間でトランジスタＱ１０２、Ｑ１０３、Ｑ１０４のトランジスタが縦積み３段（ＶＢＥ電圧３個分）の構成となる。すなわち、最低ＶＢＥ＝０．６Ｖ、ＶＣＥ（ｓａｔ）＝０．６Ｖ、ＶＣＢ＝０Ｖとすると、正常動作が可能となる最低電源電圧は、Ｖｃｃ＝１．８Ｖ（＝０．６Ｖ×３段）以上となる。したがって、電池駆動を目的とした１Ｖ程度からの正常動作に適さない。図５は、従来のカレントミラー回路におけるシミュレーションによる動作特性を示す図である。図５によれば、Ｉ１１、Ｉ１ｎともに１．６Ｖ程度から安定に動作し始めるが、電源電圧１Ｖ程度では、動作しないことが判る。
(1) Low voltage operation suitable for battery driving is difficult.
A base current compensation circuit (transistor Q103) is provided, and the V BE voltage of the transistor Q103 is applied to the collectors of the transistors Q102 and Q104. Therefore, the transistors Q102, Q103, and Q104 are vertically stacked between Vcc and GND in a three-stage configuration (corresponding to three V BE voltages). That is, when the minimum V BE = 0.6 V, V CE (sat) = 0.6 V, and V CB = 0 V, the minimum power supply voltage at which normal operation is possible is Vcc = 1.8 V (= 0.6 V × 3 Step) or more. Therefore, it is not suitable for normal operation from about 1 V for the purpose of battery driving. FIG. 5 is a diagram showing operating characteristics by simulation in a conventional current mirror circuit. According to FIG. 5, it can be seen that both I11 and I1n start to operate stably from about 1.6V, but do not operate at about 1V power supply voltage.
（２）ミラー電流Ｉ１２、Ｉ１３…Ｉ１ｎの電源電圧依存性が大きい。
トランジスタＱ１０２およびＱ１０３のコレクタ・エミッタ間電圧ＶＣＥが電源電圧変動に比例して変動するため、トランジスタＱ１０２およびＱ１０３のアーリー電圧依存性が生じてしまい、ミラー電流の電源電圧依存性が大きくなってしまう。一般に、アーリー効果を考慮したコレクタ電流Ｉｃは、次式で表される。
Ｉｃ＝Ｉｓ｛ｅｘｐ（ＶＢＥ／ＶＴ）｝（１＋ＶＣＥ／ＶＡ）
なお、Ｉｓは逆方向飽和電流、ＶＢＥはベース・エミッタ間電圧、ＶＴは熱電圧、ＶＣＥはコレクタ・エミッタ間電圧、ＶＡはアーリー電圧である。
ここで、電源電圧を０Ｖより増加していくと、トランジスタＱ１０２、Ｑ１０３のＶＣＥも増加する。したがって、それぞれのコレクタ電流Ｉｃが増加していき、電源電圧によってミラー電流（ミラー比）が変動してしまう（図５参照）。
(2) The power supply voltage dependency of the mirror currents I12, I13... I1n is large.
Since the collector-emitter voltage V CE of the transistors Q102 and Q103 varies in proportion to the power supply voltage variation, the Early voltage dependency of the transistors Q102 and Q103 occurs, and the power supply voltage dependency of the mirror current increases. . In general, the collector current Ic considering the Early effect is expressed by the following equation.
Ic = Is {exp (V BE / V T )} (1 + V CE / V A )
Note that Is is a reverse saturation current, V BE is a base-emitter voltage, V T is a thermal voltage, V CE is a collector-emitter voltage, and V A is an early voltage.
Here, when the power supply voltage is increased from 0 V, the V CE of the transistors Q102 and Q103 also increases. Accordingly, each collector current Ic increases, and the mirror current (mirror ratio) varies depending on the power supply voltage (see FIG. 5).
（３）構成素子ばらつきの影響が大きい。
第１および第２のカレントミラーによって折り返される電流を、それぞれＩ１１およびＩ１ｎとし、ＰＮＰトランジスタのｈＦＥをｈＦＥＰ、ＮＰＮトランジスタのｈＦＥをｈＦＥＮとすると、電流Ｉ１１およびＩ１ｎは、以下の式で表される。
The current turned back by the first and second current mirror, respectively and I11 and I1n, the h FE of the PNP transistor h FEP, when the h FE of the NPN transistor and h FEN, currents I11 and I1n is the following formula expressed.
本発明の１つのアスペクトに係るカレントミラー回路は、基準電流源をコレクタに接続した第１導電型のマスタートランジスタとダイオード接続した第１導電型のミラートランジスタとで構成される第１のカレントミラー回路と、第１のカレントミラー回路によって生じたミラー電流を基準電流として動作する第２導電型のマスタートランジスタと、１または２以上の第２導電型のミラートランジスタとで構成される第２のカレントミラー回路と、電源にエミッタを接続し、第１導電型のマスタートランジスタのコレクタにベースを接続し、第２導電型のマスタートランジスタおよび１または２以上の第２導電型のミラートランジスタのそれぞれのベースにコレクタを接続する第１導電型のベース電流補償用トランジスタと、を備える。 A current mirror circuit according to an aspect of the present invention includes a first current mirror circuit including a first conductivity type master transistor having a reference current source connected to a collector and a diode-connected first conductivity type mirror transistor. A second conductivity type master transistor that operates using a mirror current generated by the first current mirror circuit as a reference current, and one or more second conductivity type mirror transistors. An emitter is connected to a circuit, a power source, a base is connected to a collector of a first conductivity type master transistor, and a base of each of a second conductivity type master transistor and one or more second conductivity type mirror transistors is connected to each base. And a first conductivity type base current compensation transistor for connecting the collector.
本発明によれば、回路を構成するトランジスタの縦積み段数を２段に抑えることが出来る。したがって、電源電圧が１Ｖ程度から安定に動作し、電池駆動に適した低電圧動作が可能である。 According to the present invention, the number of vertically stacked transistors constituting a circuit can be suppressed to two. Therefore, the power supply voltage operates stably from about 1 V, and low voltage operation suitable for battery driving is possible.
本発明の実施形態に係るカレントミラー回路は、基準電流源（図１のＩｓ）をコレクタに接続した第１導電型のマスタートランジスタ（図１のＱ１）とダイオード接続した第１導電型のミラートランジスタ（図１のＱ２）とで構成される第１のカレントミラー回路と、第１のカレントミラー回路によって生じたミラー電流を基準電流として動作する第２導電型のマスタートランジスタ（図１のＱ４）と、１または２以上の第２導電型のミラートランジスタ（図１のＱ５〜Ｑｎ＋３）とで構成される第２のカレントミラー回路と、電源にエミッタを接続し、第１導電型のマスタートランジスタのコレクタにベースを接続し、第２導電型のマスタートランジスタおよび１または２以上の第２導電型のミラートランジスタのそれぞれのベースにコレクタを接続する第１導電型のベース電流補償用トランジスタ（図１のＱ３）と、を備える。 A current mirror circuit according to an embodiment of the present invention includes a first conductive type mirror transistor in which a reference current source (Is in FIG. 1) is connected to a collector and a first conductive type master transistor (Q1 in FIG. 1) is diode-connected. (Q2 in FIG. 1), a second conductivity type master transistor (Q4 in FIG. 1) that operates using a mirror current generated by the first current mirror circuit as a reference current, A second current mirror circuit composed of one or two or more second-conductivity type mirror transistors (Q5 to Qn + 3 in FIG. 1), an emitter connected to a power supply, and a collector of the first-conductivity-type master transistor Are connected to the bases of the second conductivity type master transistor and one or more second conductivity type mirror transistors. Comprising a first conductivity type of the base current compensation transistor for connecting the motor and (Q3 of FIG. 1), the.
以上のように構成されるカレントミラー回路において、Ｖｃｃ−ＧＮＤ間のトランジスタ段数を２段（図１のＱ２あるいはＱ３と、Ｑ４とに相当）に抑えることが可能である。したがって、電池駆動に適した１Ｖ程度からの低電源電圧で動作可能なカレントミラー回路を実現することができる。また、ベース電流補償回路を有するため、正確なミラー比で電流を折り返すことが可能である。さらに、アーリー効果が見えにくい回路構成のため、ミラー電流Ｉ１、…Ｉｎのミラー比の電源電圧依存性が小さい。またさらに、ミラー電流がＮＰＮトランジスタおよびＰＮＰトランジスタのｈＦＥの積によって決まる係数を持つため、構成素子ばらつきの影響が小さい。以下、実施例に即し、図面を参照して詳しく説明する。 In the current mirror circuit configured as described above, the number of transistor stages between Vcc and GND can be reduced to two (corresponding to Q2 or Q3 and Q4 in FIG. 1). Therefore, it is possible to realize a current mirror circuit that can operate with a low power supply voltage from about 1 V, which is suitable for battery driving. In addition, since the base current compensation circuit is provided, the current can be turned back with an accurate mirror ratio. In addition, since the Early effect is difficult to see, the mirror ratio of the mirror currents I1,. Furthermore, since the mirror current has a coefficient determined by the product of h FE of the NPN transistor and PNP transistor is small influence of component variations. Hereinafter, it will be described in detail with reference to the drawings in accordance with embodiments.
図１は、本発明の第１の実施例に係るカレントミラー回路の回路図である。図１において、カレントミラー回路は、ＰＮＰトランジスタであるトランジスタＱ１、Ｑ２、Ｑ３、ＮＰＮトランジスタであるトランジスタＱ４、Ｑ５、Ｑ６、…Ｑｎ＋３、定電流源Ｉｓを備える。定電流源Ｉｓをコレクタに接続するトランジスタＱ１およびダイオード接続のトランジスタＱ２で第１のカレントミラー回路を構成する。第１のカレントミラー回路によってミラー電流Ｉ１を作り出す。ミラー電流Ｉ１を基準電流としコレクタに流すトランジスタＱ４と、電流Ｉ２、Ｉ３、…Ｉｎのような１：ｎの電流出力を行うトランジスタＱ５、Ｑ６、…Ｑｎ＋３とによって第２のカレントミラー回路を構成する。トランジスタＱ３は、エミッタを電源Ｖｃｃに接続し、ベースをトランジスタＱ１のコレクタに接続し、コレクタをトランジスタＱ４、Ｑ５、Ｑ６、…Ｑｎ＋３のベースに接続し、第１のカレントミラー回路のスタートアップ回路を構成するとともに、第２のカレントミラー回路のベース電流補償回路として機能する。
FIG. 1 is a circuit diagram of a current mirror circuit according to a first embodiment of the present invention. In FIG. 1, the current mirror circuit includes transistors Q1, Q2, and Q3 that are PNP transistors, transistors Q4, Q5, Q6,... Qn + 3 that are NPN transistors, and a constant current source Is. A transistor Q1 connecting the constant current source Is to the collector and a diode-connected transistor Q2 constitute a first current mirror circuit. A mirror current I1 is generated by the first current mirror circuit. A second current mirror circuit is composed of a transistor Q4 that uses the mirror current I1 as a reference current and flows to the collector, and transistors Q5, Q6,... Qn + 3 that output a current of 1: n such as currents I2, I3,. . The transistor Q3 has an emitter connected to the power supply Vcc, a base connected to the collector of the transistor Q1, a collector connected to the bases of the transistors Q4, Q5, Q6,...
このようなカレントミラー回路において、定電流源Ｉｓの電流を基準電流Ｉ０とし、トランジスタＱ１およびＱ２で構成する第１のカレントミラー回路が動作する。但し、基準電流Ｉ０、トランジスタＱ１、Ｑ２のみの回路では、電流が正常に流れない場合があるので、ベース電流補償回路であるトランジスタＱ３およびＩ０のミラー電流（第２のカレントミラー回路の基準電流Ｉ１）が流れるトランジスタＱ４によって第１のカレントミラー回路のスタートアップ回路としている。 In such a current mirror circuit, the current of the constant current source Is is set as the reference current I0, and the first current mirror circuit constituted by the transistors Q1 and Q2 operates. However, in the circuit having only the reference current I0 and the transistors Q1 and Q2, the current may not flow normally. Therefore, the mirror currents of the transistors Q3 and I0 as the base current compensation circuit (the reference current I1 of the second current mirror circuit). ) Flows as a start-up circuit of the first current mirror circuit.
基準電流Ｉ０のミラー電流は、電流Ｉ１として、トランジスタＱ４、Ｑ５、Ｑ６、…Ｑｎ＋３で構成する１：ｎの第２のカレントミラー回路の基準電流となっている。トランジスタＱ３は、前述したようにベース電流補償回路として機能し、トランジスタＱ３を用いてトランジスタＱ４、Ｑ５、Ｑ６、…Ｑｎ＋３のベース電流を電源Ｖｃｃから供給し、基準電流Ｉ１を電流Ｉ２、Ｉ３、…Ｉｎに正確に折り返すカレントミラー回路が構成される。 The mirror current of the reference current I0 is the reference current of the second current mirror circuit of 1: n configured by the transistors Q4, Q5, Q6,... Qn + 3 as the current I1. As described above, the transistor Q3 functions as a base current compensation circuit. The transistor Q3 is used to supply the base current of the transistors Q4, Q5, Q6,... Qn + 3 from the power supply Vcc, and the reference current I1 is the currents I2, I3,. A current mirror circuit is constructed that accurately folds back to In.
このように構成されるカレントミラー回路は、ＮＰＮトランジスタのＶＢＥおよびＰＮＰトランジスタのＶＣＥが正常バイアスとなる電圧から動作可能であり、最低動作電圧は、ＶＢＥ＋ＶＣＥ＝１．２Ｖ（１Ｖ程度）となる。図２は、本発明の第１の実施例に係るカレントミラー回路におけるシミュレーションによる動作特性を示す図である。図２において、基準電流Ｉ１は、電源電圧Ｖｃｃが０．９Ｖ程度から立ち上がり、電流Ｉｎは、１．０Ｖ程度から安定した特性を示している。図２からも分かるように、本発明のカレントミラー回路は、電源電圧Ｖｃｃが１Ｖ程度から安定的に動作可能である。 The current mirror circuit configured as described above can operate from a voltage at which V BE of the NPN transistor and V CE of the PNP transistor are normally biased, and the minimum operating voltage is V BE + V CE = 1.2 V (about 1 V) ) FIG. 2 is a diagram showing operating characteristics by simulation in the current mirror circuit according to the first embodiment of the present invention. In FIG. 2, the reference current I1 rises from the power supply voltage Vcc of about 0.9V, and the current In shows a stable characteristic from about 1.0V. As can be seen from FIG. 2, the current mirror circuit of the present invention can operate stably from the power supply voltage Vcc of about 1V.
通常、カレントミラー回路の入出力電流（基準電流とミラー電流）は、それぞれ、回路を構成するトランジスタのコレクタ電流である。したがって、回路が正常動作するためには、トランジスタの各端子電圧が、正常バイアスになる必要がある。すなわち、前述のコレクタ電流Ｉｃを表す次式によって、電源電圧で変動し得るＶＢＥおよびＶＣＥが正常動作電圧以上になる必要がある。
Ｉｃ＝Ｉｓ｛ｅｘｐ（ＶＢＥ／ＶＴ）｝（１＋ＶＣＥ／ＶＡ）
Usually, the input / output currents (reference current and mirror current) of the current mirror circuit are the collector currents of the transistors constituting the circuit. Therefore, in order for the circuit to operate normally, each terminal voltage of the transistor needs to be normally biased. That is, V BE and V CE that can vary with the power supply voltage need to be equal to or higher than the normal operating voltage according to the following expression representing the collector current Ic.
Ic = Is {exp (V BE / V T )} (1 + V CE / V A )
ここで、簡単のために、ＶＢＥ＝０．６Ｖ、ＶＣＥ＝ＶＣＥ（ｓａｔ）＝０．６Ｖとすると、カレントミラー回路は、トランジスタ２段積みまで構成可能であって、かつ最低動作電圧１．２Ｖ以上が望ましいことが判る。さらに、上記の式より、コレクタ電流Ｉｃは、コレクタ・ベース間電圧ＶＣＢには無関係であり、トランジスタが飽和しないＶＣＢ＝０Ｖ以上で使用可能であることが判る。これに注目し、トランジスタＱ４、Ｑ５、…Ｑｎ＋３の逆極性（ＰＮＰ）のトランジスタＱ３をベース電流補償回路として用いることでトランジスタの縦積み段数を低減することができる。 Here, for the sake of simplicity, if V BE = 0.6 V and V CE = VCE (sat) = 0.6 V, the current mirror circuit can be configured up to two transistors, and the minimum operating voltage 1 It can be seen that 2 V or higher is desirable. Further, from the above equation, it can be seen that the collector current Ic is independent of the collector-base voltage V CB and can be used at V CB = 0 V or more at which the transistor is not saturated. By paying attention to this, the transistor Q3 having the reverse polarity (PNP) of the transistors Q4, Q5,..., Qn + 3 can be used as a base current compensation circuit, whereby the number of vertically stacked transistors can be reduced.
本発明では、これらの点を鑑み、トランジスタの縦積み段数を２段に抑え、かつ、ベース電流補償回路を備えることで、低電圧動作可能なカレントミラー回路を実現している。このとき、第１および第２のカレントミラー回路の基準電流Ｉ０、およびミラー電流Ｉ１、Ｉｎの関係は、以下の式で表される。
（第１の効果）ミラー電流Ｉ２、Ｉ３…Ｉｎの電源電圧依存性が小さい（図２参照）。第１のカレントミラー回路において、電源電圧に無関係に構成されるトランジスタＱ１、Ｑ２のベース電位は等しく、かつ、それぞれのコレクタ電位もほぼ等しくなる。すなわち、Ｖｃ（Ｑ１）＝ＶＢＥ（Ｑ３）≒ＶＢＥ（Ｑ２）、Ｖｃ（Ｑ２）＝ＶＢＥ（Ｑ２）、よって、Ｖｃ（Ｑ１）≒Ｖｃ（Ｑ２）となる。したがって、トランジスタＱ１とトランジスタＱ２のコレクタ・エミッタ間電圧は、ほぼ一定に保たれ、電流Ｉ０とＩ１は、電源電圧依存性が小さい（アーリー電圧に依存しなくなる）。また、第２のカレントミラー回路においては、トランジスタＱ４、Ｑ５、Ｑ６、…Ｑｎ＋３にアーリー電圧が存在するが、基準電流Ｉ１は一定であって、それぞれのコレクタ電位が電源電圧に比例して変動する。したがって、結果的に電源電圧依存を打ち消すことが出来、電流Ｉ１を１：ｎで正確に折り返すことが可能となる。
(First effect) The dependency of the mirror currents I2, I3... In on the power supply voltage is small (see FIG. 2). In the first current mirror circuit, the base potentials of the transistors Q1 and Q2 configured regardless of the power supply voltage are equal, and the collector potentials of the transistors Q1 and Q2 are also approximately equal. That is, Vc (Q1) = VBE (Q3) ≈VBE (Q2), Vc (Q2) = VBE (Q2), and thus Vc (Q1) ≈Vc (Q2). Therefore, the collector-emitter voltages of the transistors Q1 and Q2 are kept substantially constant, and the currents I0 and I1 have a small power supply voltage dependency (no longer depend on the Early voltage). In the second current mirror circuit, although early voltages exist in the transistors Q4, Q5, Q6,...
（第２の効果）構成素子のばらつきの影響が小さい。上記の式より、トランジスタのｈＦＥのばらつきに対し、ミラー電流の影響があるのは、電流Ｉ１のみであり、Ｉ０の係数にｈＦＥが含まれる。しかし、ＮＰＮトランジスタとＰＮＰトランジスタのｈＦＥの積となっているため、それぞれが大きくばらついても、係数の変動は小さく、Ｉ１への影響は小さいことがわかる。 (Second effect) The influence of variations in constituent elements is small. From the above equation, with respect to variation in h FE of the transistor, there is the influence of the mirror current is only current I1, include h FE to the coefficients of I0. However, since that is the product of the h FE of the NPN transistor and the PNP transistor, even large variations each, variation coefficient is small, influence on I1 seen that small.
図３は、本発明の第２の実施例に係るカレントミラー回路の回路図である。このカレントミラー回路は、第１のカレントミラー回路においてＮＰＮトランジスタであるトランジスタＱ１ａ、Ｑ２ａで構成し、第２のカレントミラー回路においてＰＮＰトランジスタであるトランジスタＱ４ａ、Ｑ５ａ、Ｑ６ａ、…Ｑｎ＋３ａで構成し、ベース電流補償回路をＮＰＮトランジスタであるトランジスタＱ３ａとした回路であり、出力電流Ｉ２ａ、…Ｉｎａの電流の向きを第１の実施例と逆にしている。回路構成および動作は、第１の実施例とトランジスタ極性が逆になったこと以外は同じであり、同等の効果が得られる。
FIG. 3 is a circuit diagram of a current mirror circuit according to the second embodiment of the present invention. This current mirror circuit is composed of transistors Q1a and Q2a which are NPN transistors in the first current mirror circuit, and is composed of transistors Q4a, Q5a, Q6a,...
一般的なバイポーラプロセスでは、通常、ＮＰＮトランジスタのｈＦＥは、ＰＮＰトランジスタのｈＦＥより大きく、特性も安定している。したがって、製造プロセス起因による特性ばらつきが小さいことから、第１の実施例に比べ、第２の実施例に係るカレントミラー回路は、より正確なミラー比を得ることが出来る。 In a typical bipolar process, typically, h FE of the NPN transistor is greater than the h FE of the PNP transistor, and characteristics stably. Therefore, since the characteristic variation due to the manufacturing process is small, the current mirror circuit according to the second embodiment can obtain a more accurate mirror ratio than the first embodiment.
なお、図１、図３に示したカレントミラー回路は、トランジスタ特性の安定化のために、各エミッタ・Ｖｃｃ間、エミッタ・ＧＮＤ間に抵抗を挿入しても、同等の効果を得ることが出来る。さらに、本発明のカレントミラー回路は、バイポーラトランジスタの代わりにＭＯＳトランジスタなどの電界効果トランジスタを用いても構成可能であり、この場合も先に説明したと同等の効果を得ることが出来る。 The current mirror circuit shown in FIGS. 1 and 3 can obtain the same effect even if a resistor is inserted between each emitter and Vcc and between the emitter and GND in order to stabilize transistor characteristics. . Furthermore, the current mirror circuit of the present invention can be configured by using a field effect transistor such as a MOS transistor in place of the bipolar transistor, and in this case, the same effect as described above can be obtained.
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。 The present invention has been described with reference to the above-described embodiments. However, the present invention is not limited to the above-described embodiments, and those skilled in the art within the scope of the invention of each claim of the present application claims. It goes without saying that various modifications and corrections that can be made are included.
Ｉｓ 定電流源
Ｑ１〜Ｑｎ＋３、Ｑ１ａ〜Ｑｎ＋３ａ トランジスタ
Is constant current source Q1 to Qn + 3, Q1a to Qn + 3a transistor
Claims (4)
前記第１のカレントミラー回路によって生じたミラー電流を基準電流として動作する第２導電型のマスタートランジスタと、１または２以上の第２導電型のミラートランジスタとで構成される第２のカレントミラー回路と、
電源にエミッタを接続し、前記第１導電型のマスタートランジスタのコレクタにベースを接続し、前記第２導電型のマスタートランジスタおよび前記１または２以上の第２導電型のミラートランジスタのそれぞれのベースにコレクタを接続する第１導電型のベース電流補償用トランジスタと、
を備えることを特徴とするカレントミラー回路。 A first current mirror circuit comprising a first conductivity type master transistor having a reference current source connected to the collector and a diode-connected first conductivity type mirror transistor;
A second current mirror circuit composed of a second conductivity type master transistor that operates using a mirror current generated by the first current mirror circuit as a reference current, and one or more second conductivity type mirror transistors. When,
An emitter is connected to a power source, a base is connected to a collector of the first conductivity type master transistor, and a base of each of the second conductivity type master transistor and the one or more second conductivity type mirror transistors is connected to each base. A first-conductivity-type base current compensating transistor for connecting a collector;
A current mirror circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006282640A JP4842083B2 (en) | 2006-10-17 | 2006-10-17 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006282640A JP4842083B2 (en) | 2006-10-17 | 2006-10-17 | Current mirror circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008102602A JP2008102602A (en) | 2008-05-01 |
| JP4842083B2 true JP4842083B2 (en) | 2011-12-21 |
Family
ID=39436907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006282640A Expired - Fee Related JP4842083B2 (en) | 2006-10-17 | 2006-10-17 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4842083B2 (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59191629A (en) * | 1983-04-15 | 1984-10-30 | Toshiba Corp | Constant current circuit |
| JPH0646370B2 (en) * | 1986-02-27 | 1994-06-15 | オリンパス光学工業株式会社 | Constant current circuit |
| JP2712310B2 (en) * | 1988-06-23 | 1998-02-10 | ソニー株式会社 | Current mirror circuit |
| EP0443239A1 (en) * | 1990-02-20 | 1991-08-28 | Precision Monolithics Inc. | Current mirror with base current compensation |
| JP2579060B2 (en) * | 1990-11-05 | 1997-02-05 | 日本電気アイシーマイコンシステム株式会社 | Current mirror circuit |
| JP3241122B2 (en) * | 1992-10-22 | 2001-12-25 | 松下電器産業株式会社 | Bias circuit |
| JP2734964B2 (en) * | 1993-12-28 | 1998-04-02 | 日本電気株式会社 | Reference current circuit and reference voltage circuit |
| JP2005071255A (en) * | 2003-08-27 | 2005-03-17 | Matsushita Electric Ind Co Ltd | Current source circuit |
| JP2006018663A (en) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | Current stabilization circuit, current stabilization method and solid imaging device |
-
2006
- 2006-10-17 JP JP2006282640A patent/JP4842083B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008102602A (en) | 2008-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08288804A (en) | Comparator circuit | |
| US8760216B2 (en) | Reference voltage generators for integrated circuits | |
| US8368429B2 (en) | Hysteresis comparator | |
| US5191233A (en) | Flip-flop type level-shift circuit | |
| US6316971B1 (en) | Comparing and amplifying detector circuit | |
| US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
| JP2007195006A (en) | Overcurrent detection circuit | |
| KR20160134228A (en) | A leakage-based startup-free bandgap reference generator | |
| CN109995355B (en) | Band gap reference circuit and electronic device | |
| JP2002124835A (en) | Operational amplifier circuit, constant voltage circuit and reference voltage circuit | |
| US20060132223A1 (en) | Temperature-stable voltage reference circuit | |
| JP4842083B2 (en) | Current mirror circuit | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| JP2007043667A (en) | Voltage comparator circuit having hysteresis characteristics | |
| JP2014126908A (en) | Constant voltage power supply device | |
| CN107783584B (en) | Proportional to absolute temperature reference circuit and voltage reference circuit | |
| JP6498649B2 (en) | Level shifter | |
| JP2004318604A (en) | Startup circuit for band gap type reference voltage circuit | |
| US9088252B2 (en) | Fixed voltage generating circuit | |
| JPH09105763A (en) | Comparator circuit | |
| JPH1074115A (en) | Constant voltage circuit | |
| JP4087544B2 (en) | Buffer circuit and hold circuit | |
| JPS6357808B2 (en) | ||
| JP3644156B2 (en) | Current limit circuit | |
| JP2008282313A (en) | Power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |