JP4731020B2 - 半導体記憶装置、セクタアドレス変換回路、アドレス変換方法及び半導体記憶装置の使用方法 - Google Patents
半導体記憶装置、セクタアドレス変換回路、アドレス変換方法及び半導体記憶装置の使用方法 Download PDFInfo
- Publication number
- JP4731020B2 JP4731020B2 JP2001016302A JP2001016302A JP4731020B2 JP 4731020 B2 JP4731020 B2 JP 4731020B2 JP 2001016302 A JP2001016302 A JP 2001016302A JP 2001016302 A JP2001016302 A JP 2001016302A JP 4731020 B2 JP4731020 B2 JP 4731020B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- sector address
- address
- sector
- boot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Stored Programmes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリデバイス、セクタアドレス変換回路及びアドレス変換方法に関する。
【０００２】
【従来の技術】
フラッシュメモリをはじめとして、各種のメモリデバイスが知られている。一般的に、システムの起動時又はリセット操作等における最初の操作は、メモリデバイスから、読み出し専用ブートプログラム等が読み出されて行われる。
【０００３】
従来、システムの起動用として利用するブート・ブロックは、メモリデバイスにおいてスモールセクタで構成され、システムの要求仕様に応じて、メモリデバイスのセクタアドレス（物理アドレス）の上位又は下位に位置し（ボトム・ブート・タイプ又はトップ・ブート・タイプ、これをブート・ブロック・タイプと言う。）、それぞれ個別の製品として販売されている。
【０００４】
図１（Ａ）は、トップ・ブート・タイプのメモリデバイスであり、メモリデバイスの最上位のセクタアドレスのセクタ内に位置するスモールセクタ１１が、ブート・ブロック領域となっている。
【０００５】
図１（Ｂ）は、ボトム・ブート・タイプのメモリデバイスであり、メモリデバイスの最下位のセクタアドレスのセクタ内に位置するスモールセクタ１６が、ブート・ブロック領域となっている。
【０００６】
また、ＳＴＢ（セット・トップ・ボックス）では、システム内で使用しているメモリにデータを残しながら、新しいデータ書き換える必要がある。つまり、オプションの追加等があった場合、テレビ回線でテレビを見ながら、回線から伝送されるデータ又はプログラムをメモリデバイスに書き換える必要がある。
【０００７】
ＳＴＢでは、図２に示すように、２つのメモリデバイス２０、２５を備えている。メモリデバイス２５のデータを残しながら、ブート・ブロック領域２６に格納されたプログラムを用いて、メモリデバイス２０を書き換える。また、同様にして、メモリデバイス２０のデータを残しながら、ブート・ブロック領域２１に格納されたプログラムを用いて、メモリデバイス２０を書き換える。このように、２つのメモリデバイスを用いて、交互に、相手側のメモリデバイスの書き換え動作を行う。
【０００８】
また、図３に示すように、メモリデバイスの最下位のセクタアドレスのセクタ内と最上位のセクタアドレスのセクタ内にスモールセクタ３１、３２を有するものも販売されている。
【０００９】
なお、スモールセクタがメモリデバイスの最下位のセクタアドレスのセクタにある場合、ブートプログラムは、メモリデバイスの最下位の物理アドレス群に格納されている。また、スモールセクタがメモリデバイスの最上位のセクタアドレスのセクタにある場合、ブートプログラムは、メモリデバイスの最上位の物理アドレス群に格納されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、同一システム内でのデータ等の書き換えは、設計的な制約から、必ず、同じブート・ブロック・タイプを用いる必要があり、ブート・ブロック・タイプの異なるメモリデバイス間の書き換えは、簡単にできないという問題がある。
【００１１】
また、メモリデバイスが複数のバンクを有し、それぞれのバンクにブート・ブロックとして利用できるスモールセクタを有し、それぞれのバンク間で書き換えを行うタイプが市販されている。
【００１２】
しかしながら、このタイプでは、ブート・ブロックのアドレス領域が異なり、簡単には、メモリデバイスの書き換えができないという問題がある。
【００１３】
本発明は、上記問題に鑑みなされたものであり、メモリデバイスの書き換えを容易にし、メモリデバイスのブート・ブロック・タイプに拘わらず、メモリデバイスを所定のブート・ブロック・タイプとして機能させる半導体記憶装置を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本件発明は、以下の特徴を有する課題を解決するための手段を採用している。
【００１８】
請求項１に記載された発明は、複数のバンクに分割されたメモリデバイスにおいて、
外部から入力された当該メモリデバイスの外部セクタアドレスを、当該メモリデバイスにアクセスするための内部セクタアドレスに変換するアドレス変換回路を有し、
前記複数のバンクは、それぞれ、ブートプログラムが格納された、トップブートタイプ又はボトムブートタイプのスモールセクタを有し、
前記アドレス変換回路は、前記外部セクタアドレスの内のＭＳＢのビットと、トップブートタイプを指定する信号又はボトムブートタイプを指定する信号とに基づいて、前記ＭＳＢのビット以外の、前記外部セクタアドレスのビットを反転又は非反転とすることを特徴とする。
【００１９】
請求項１記載の発明によれば、外部から入力されたセクタのセクタアドレスを変換し、メモリデバイスの複数の領域を同一のブート・ブロック・タイプとして機能させることにより、メモリデバイスのブート・ブロック・タイプに拘わらず、メモリデバイスを所定のブート・ブロック・タイプとして機能させることができる。
【００２４】
請求項２に記載された発明は、請求項１記載のメモリデバイスにおいて、
前記スモールセクタに前記ブートプログラムを随時、格納することを可能としたことを特徴とする。
【００２７】
請求項３に記載された発明は、複数のバンクに分割され、前記複数のバンクは、それぞれ、ブートプログラムが格納された、トップブートタイプ又はボトムブートタイプのスモールセクタを有するメモリデバイスに、外部セクタアドレスを内部セクタアドレスに変換するセクタアドレス変換回路を接続し、
該セクタアドレス変換回路は、前記外部セクタアドレスの内のＭＳＢのビットと、トップブートタイプを指定する信号又はボトムブートタイプを指定する信号とに基づいて、前記ＭＳＢのビット以外の、前記外部セクタアドレスのビットを反転又は非反転とすることを特徴とするアドレス変換方法である。
【００２８】
請求項３記載の発明は、請求項１又は２記載のメモリデバイスに適したセクタアドレス変換方法である。
【００２９】
請求項４に記載された発明は、セクタアドレス入力端子、セクタアドレス出力端子、トップブートタイプへの変換であることを示すトップ信号が印加されるトップ入力端子、ボトムブートタイプへの変換であることを示すボトム信号が印加されるボトム入力端子及び信号変換回路を有するセクタアドレス変換回路であって、
前記信号変換回路は、前記セクタアドレスの内のＭＳＢのビットと、前記トップ信号又は前記ボトム信号とに基づいて、前記ＭＳＢのビット以外の、前記外部セクタアドレスのビットを反転又は非反転とすることを特徴とするセクタアドレス変換回路である。
【００３４】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３５】
図４及び図５を用いて、本発明のメモリデバイスのセクタアドレスの変換に関する原理を説明する。
【００３６】
図４（Ａ）に示すように、外部からのセクタアドレスをセクタアドレス変換回路４０に入力し、セクタアドレス変換回路４０で、内部アドレスのセクタアドレスに変換して、アドレスデコーダ回路４１を介して、メモリセルアレイ（メモリデバイス）にアクセスする。
【００３７】
メモリデバイスがトップ・ブート・タイプ、ボトム・ブート・タイプの如何に関わらず、セクタアドレス変換回路４０によって、外部からは、トップ・ブート・タイプ又はボトム・ブート・タイプのメモリデバイスとして、アクセスできる。
【００３８】
図４（Ｂ）に示すメモリデバイスは、ユニホームセクタ４２とスモールセクタ４３から構成される２つのバンク４８、４９を有している。図の下方がＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）であり、上方がＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）であるので、各バンクは、ボトム・ブート・タイプ構成をしている。
【００３９】
そこで、矢印４４、４５に示すように、物理アドレスの順で、アドレスデコーダ回路４１を介さずに（アドレスデコーダ回路４１を介しても、アドレスを変更せずに）、メモリデバイスのセクタをアクセスすれば、２つのバンク４８、４９はボトム・ブート・タイプのバンクとして利用できる。
【００４０】
しかしながら、セクタアドレス変換回路４０で、セクタアドレスを変換して、外部からは、矢印４６、４７に示すような順でアドレスが設定されているよう見せた場合、２つのバンク４８、４９はトップ・ブート・タイプとして機能する。
【００４１】
このように本発明は、１つのメモリデバイスに複数のスモールセクタがある場合、メモリデバイス内のセクタアドレスの上位又は下位にブート・ブロックの領域を定義するアドレス変換回路を設けることにより、あたかも複数のトップ・ブート・タイプ又はボトム・ブート・タイプのデバイスが存在するように機能させるものである。
【００４２】
図５（Ａ）は、図４（Ｂ）のボトム・ブート・タイプのバンクを３つ設けたものであり、図５（Ｃ）は、トップ・ブート・タイプのバンクを３つ設けたものである。なお、本発明は、バンク数は、３に限定されず、２以上のバンク数にも適用できる。
【００４３】
図５（Ｂ）は、図３のメモリデバイスを２つのバンクに分割した場合である。物理アドレスからすれば、バンク５３はボトム・ブート・タイプであり、バンク５４はトップ・ブート・タイプである。これに対して、セクタアドレス変換回路４０を用いて、外部からは、矢印５５、５６に示すような順でアドレスが設定されているよう見せた場合、バンク５３、５４はトップ・ブート・タイプとして機能し、外部からは、矢印５７、５８に示すような順でアドレスが設定されているよう見せた場合、バンク５３、５４はボトム・ブート・タイプとして機能する。
【００４４】
図６を用いて、図５（Ｂ）の場合におけるセクタアドレスの変換を説明する。
【００４５】
図６（Ａ）のメモリデバイスは、８Ｍｂのメモリ容量の場合である。ブート・ブロック５９は２つあり、それぞれ、６４Ｋｂ（＝８Ｋｂ×８）で、１つのセクタを構成すると定義する。ユニホームセクタ６０は、１４あり、それぞれ、６４Ｋｂの容量を有している。
【００４６】
従って、図のメモリデバイスは６４Ｋｂのサイズで１６のセクタを有する。なお、図６（Ａ）に記載されたアドレスは、物理アドレスを示す。１６のセクタであるので、セクタアドレスは、４ビットで表現することができる。
【００４７】
本実施の形態では、アドレスの１６〜１９（ここでは、便宜上、Ａ１６〜Ａ１９とする。）の４ビットで、セクタアドレスを表現する。また、外部アドレスには、Ｅを付加して、ＥＡ１６〜ＥＡ１９とし、内部アドレスには、Ｉを付加して、ＩＡ１６〜ＩＡ１９とする。
【００４８】
この表記方法に従えば、セクタアドレス変換回路４０は、図６（Ｂ）に示すように、外部アドレスＥＡ１６〜ＥＡ１９を、内部アドレスＩＡ１６〜ＩＡ１９に変換する回路である。変換の内容は、図７に示すようなテーブルを参照して変換してもよいし、図８又は図９に示すような、回路によって変換してもよい。
【００４９】
図７は、テーブルによって、変換する場合の変換テーブルを示す。図７（Ｃ）が、変換テーブルであり、図７（Ａ）、図７（Ｂ）は、それを、トップ・ブート・タイプとボトム・ブート・タイプに分けて、まとめたものである。なお、図７（Ａ）、図７（Ｂ）における「＃」記号は、反転を示す。例えば、「ＥＡ１９＃」は、「ＥＡ１９」の反転を示し、「ＥＡ１９」が「１」であれば、「ＥＡ１９＃」は、「０」である。
【００５０】
図５（Ｂ）における５５及び５６のようにセクタアドレスを設定すれば、バンク５３、５４はトップ・ブート・タイプとして機能し、５７及び５８のようにセクタアドレスを設定すれば、バンク５３、５４はボトム・ブート・タイプとして機能する。
【００５１】
なお、本実施の形態では、外部のセクタアドレスＥＡ１６、ＥＡ１７、ＥＡ１８、ＥＡ１９は、０、０、０、０（６６）から１、１、１、１（６７）の１６のアドレスである。このアドレスにおいて、セクタアドレスの最上位ビットであるＥＡ１９を見ると、バンク５３に対応する６１のアドレスでは、全て「０」となり、バンク５４に対応する６２のアドレスでは、全て「１」となっているので、ＥＡ１９のアドレスを見ることにより、対応するバンクを特定することができる。
【００５２】
つまり、ＥＡ１９が、「０」のときは、バンク５３のアドレスであり、ＥＡ１９が、「１」のときは、バンク５４のアドレスである。
【００５３】
上述したように、バンク５３は、それ自体、ボトム・ブート・タイプであるので、ボトム・ブート・タイプしては、内部アドレスは外部アドレスと同じ設定でよい。しかしながら、バンク５３をトップ・ブート・タイプとして機能させるには、図５（Ｂ）における５６のようにセクタアドレスを設定する。そのためには、内部アドレスの内、ＩＡ１６、ＩＡ１７、ＩＡ１８（６３）は、ＥＡ１６、ＥＡ１７、ＥＡ１８のアドレスを反転した値とする必要がある。
【００５４】
同じように、バンク５４は、それ自体、トップ・ブート・タイプであるので、トップ・ブート・タイプとしては、外部アドレスと同じ設定よい。しかしながら、バンク５４をボトム・ブート・タイプとして機能させるには、図５（Ｂ）における５７のようにセクタアドレスを設定する。そのためには、内部アドレスの内、ＩＡ１６、ＩＡ１７、ＩＡ１８（６４）は、ＥＡ１６、ＥＡ１７、ＥＡ１８のアドレスを反転した値とする必要がある。
【００５５】
そのようにしてできたテーブルが、図７（Ａ）〜図７（Ｃ）である。
【００５６】
図８（Ａ）は、図６における変換回路の一つの例である。
【００５７】
この変換回路は、セクタアドレス入力端子、セクタアドレス出力端子、メモリデバイスのブート・ブロック・タイプを指定するブート・ブロック・タイプ指定端子及び信号変換回路を有し、セクタアドレスの最上位ビットとブート・ブロック・タイプ指定端子に印加された信号に基づいて、セクタアドレス入力端子に印加されたセクタアドレスを変換して、セクタを含むメモリデバイスを所定のブート・ブロック・タイプとして機能させる。
【００５８】
図８（Ａ）の回路は、否定回路７０、７１、アンド回路７２、７３、オア回路７４、排他的論理和回路７５、７６、７７、セクタアドレス入力端子１００〜１０３、セクタアドレス出力端子１１０〜１１３、メモリデバイスのブート・ブロック・タイプを指定するブート・ブロック・タイプ指定端子（トップ・ブート・タイプ指定信号入力端子、ボトム・ブート・タイプ指定信号入力端子）１０４、１０５から構成されている。
【００５９】
この回路により、外部アドレスＥＡ１６、ＥＡ１７、ＥＡ１８、ＥＡ１９を、図７のテーブルと同じように、内部アドレスＩＡ１６、ＩＡ１７、ＩＡ１８、ＩＡ１９に変換することができる。
【００６０】
図８（Ｂ）に示すように、ボトム・ブート・タイプに変換する場合に、ボトム信号が「Ｈ」となり、トップ・ブート・タイプに変換する場合に、トップ信号が「Ｈ」となる。ボトム信号とトップ信号が、共に「Ｈ」となることは禁止されている。
【００６１】
図８（Ａ）は、セクタアドレス変換回路を用いたもので、外部端子からボトム信号とトップ信号が入力される回路について説明した。
【００６２】
図９は、別のセクタアドレス変換回路の例である。メモリデバイスの制御回路に特定のコマンドを入力することによって、セクタアドレスの変換を行う。
【００６３】
図９は、アドレス信号を一旦蓄積するアドレスバッファ８０、アドレスのパターンをデコードしてタイミング信号を得るアドレスパターンデコーダ８１、入力された制御信号、コマンド等に応じた制御を行う制御回路８２、アドレスパターンデコーダの出力によりタイミングを得て、ラッチ回路、コマンドデコーダ等のタイミング調整を行うタイミング制御回路８３、入力信号を一旦蓄積する入力バッファ８４、入力データをラッチするラッチ回路８５及びコマンドをデコードするコマンドデコーダ８６から構成されている。
【００６４】
アドレス信号、ＣＥ（Ｃｈｉｐ Ｅｎａｂｌｅ）、ＯＥ（Ｏｕｔｐｕｔ Ｅｎａｂｌｅ）、ＷＥ（Ｗｒｉｔｅ Ｅｎａｂｌｅ）及びデータ（ＤＱ）に基づいて、コマンドデコーダ８６の出力として、セクタアドレス変換信号を出力する。
【００６５】
図１０は、フラッシュメモリとその制御回路例であり、列アドレスデコーダ９６の出力に応じて列信号の入出力の開閉を行う列・ゲーティング回路８８、フラッシュメモリであるセルマトリックス８９、コマンドを一旦蓄積し、入力された制御信号、コマンド等に応じた制御を行う状態制御・コマンドレジスタ９０、フラッシュメモリの消去電圧を発生する消去電圧発生器９１、フラッシュメモリの書込み電圧を発生す書込み電圧発生器９２、タイマ９３、ＣＥ信号及びＯＥ信号を受信して受信信号に対応した制御信号を発生するＣＥ・ＯＥ論理回路９４、入力されたアドレス信号をラッチするアドレスラッチ９５、列アドレスをデコードする列アドレスデコーダ９６、行アドレスをデコードする行アドレスデコーダ９７、入出力データを一旦蓄積する入力／出力バッファ９８、データを一旦ラッチするデータラッチ回路９９から構成されている。
【００６６】
この構成において、図１１に示すようなコマンド一覧表で、バイトモードの場合、最初のバスサイクルで、「ＡＡＡＨ」のアドレスで、「ＡＡＨ」のデータを入力し、２回目のバスサイクルで、「５５５Ｈ」のアドレスで、「５５Ｈ」のデータを入力し、３回目のバスサイクルで、「ＡＡＡＨ」アドレスで、「２ＦＨ」のデータを入力することによって、トップ・ブート・タイプ又はボトム・ブート・タイプにセクタアドレスが切り換わる。
【００６７】
図１２を用いて、バンクのそれぞれの最上位又は最下位の物理アドレスに、スモールセクタを配置した、同一のブート・ブロック・タイプの二つのバンク（バンクＡ、バンクＢ）を有する半導体記憶装置（アドレス変換回路を用いて、同一のブート・ブロック・タイプの二つのバンクとして、機能する半導体記憶装置にも適用できる。）の一つの利用方法を説明する。
【００６８】
先ず、バンクＡのスモールセクタに書き換え用プログラムをローディングし（Ｓ１１）、該プログラムを用いて、バンクＢのユニホームセクタを書き換える（Ｓ１２）。
【００６９】
次いで、バンクＢに飛び（Ｓ１３）、バンクＢのスモールセクタに書き換え用プログラムをローディングし（Ｓ１５）、該プログラムを用いて、バンクＢのユニホームセクタを書き換える（Ｓ１６）。
【００７０】
これにより、システム内で使用しているメモリにデータを残しながら、容易に、新しいデータ書き換えることができる。
【００７１】
【発明の効果】
上述の如く本発明によれば、メモリデバイスの書き換えを容易にし、メモリデバイスのブート・ブロック・タイプに拘わらず、メモリデバイスを所定のブート・ブロック・タイプとして機能させる半導体記憶装置を提供するができる。
【００７２】
また、１つのメモリに複数のスモールセクタがある場合、メモリデバイス内に、セクタアドレスの上位又は下位にブート・ブロックの領域を定義するアドレス変換回路を有することにより、あたかも、複数のトップ・ブート・タイプ又はボトム・ブート・タイプのデバイスが存在するようになり、従来、複数のメモリデバイスで構成されているものが、１つのメモリデバイスで対応することが可能となり、システムの簡素化が図れる。
【００７３】
また、ＳＴＢ等でシステム内で使用しているメモリにデータを残しながら、新しいデータを他のメモリに書く場合、複数のメモリを搭載し、それぞれのブート・ブロックに書き換えのための情報を記憶させ、交互に相手側のメモリへデータを書き換え動作を行っていたのが、１個のメモリデバイスで同等なメモリ構成が実現できる。
【００７４】
【図面の簡単な説明】
【図１】従来のトップ・ブート・タイプ及びボトム・ブート・タイプのメモリデバイスを説明するための図である。
【図２】ＳＴＢにおけるメモリデバイスの書き換えを説明するための図である。
【図３】最下位のセクタアドレスと最上位のセクタアドレスにスモールセクタを有するメモリデバイスを説明するための図である。
【図４】セクタアドレス変換の原理を説明するための図（その１）である。
【図５】セクタアドレス変換の原理を説明するための図（その２）である。
【図６】セクタアドレス変換の例を説明するための図である。
【図７】セクタアドレス変換テーブルの例を説明するための図である。
【図８】セクタアドレス変換回路の例を説明するための図（その１）である。
【図９】 セクタアドレス変換回路の例を説明するための図（その２）である。
【図１０】フラッシュメモリデバイスとその制御回路を説明するための図である。
【図１１】フラッシュメモリのコマンドとアドレス変換を説明するための図である。
【図１２】半導体記憶装置の利用方法の例を説明するための図である。
【符号の説明】
１１、１６、２１、２６、３１、３２、４３ スモールセクタ
１０、１５、２０、２５、３０ メモリデバイス
２８、７０、７１ 否定回路
４０ セクタアドレス変換回路
４１ アドレスデコーダ回路
４２ ユニフォームセクタ
４８〜５４ バンク
５９ ブート・ブロック
６０ ユニフォームブロック
７２、７３ アンド回路
７４ オア回路
７５、７６、７７ 排他的論理和回路
８０ アドレスバッファ
８１ アドレスパターンデコーダ
８２ 制御回路
８３ タイミング制御回路
８４ 入力バッファ
８５ ラッチ回路
８６ コマンドデコーダ
８８ 列・ゲーティング回路
８９ セルマトリックス（フラッシュメモリ領域）
９０ 状態制御・コマンドレジスタ
９１ 消去電圧発生器
９２ 書込み電圧発生器
９３ タイマ
９４ ＣＥ・ＯＥ論理回路
９５ アドレスラッチ
９６ 列アドレスデコーダ
９７ 行アドレスデコーダ
９８ 入力／出力バッファ
９９ データラッチ回路
１００〜１０３ セクタアドレス入力端子
１０４ トップ・ブート・タイプ指定信号入力端子
１０５ ボトム・ブート・タイプ指定信号入力端子
１１０〜１１３ セクタアドレス出力端子
【発明の属する技術分野】
本発明は、メモリデバイス、セクタアドレス変換回路及びアドレス変換方法に関する。
【０００２】
【従来の技術】
フラッシュメモリをはじめとして、各種のメモリデバイスが知られている。一般的に、システムの起動時又はリセット操作等における最初の操作は、メモリデバイスから、読み出し専用ブートプログラム等が読み出されて行われる。
【０００３】
従来、システムの起動用として利用するブート・ブロックは、メモリデバイスにおいてスモールセクタで構成され、システムの要求仕様に応じて、メモリデバイスのセクタアドレス（物理アドレス）の上位又は下位に位置し（ボトム・ブート・タイプ又はトップ・ブート・タイプ、これをブート・ブロック・タイプと言う。）、それぞれ個別の製品として販売されている。
【０００４】
図１（Ａ）は、トップ・ブート・タイプのメモリデバイスであり、メモリデバイスの最上位のセクタアドレスのセクタ内に位置するスモールセクタ１１が、ブート・ブロック領域となっている。
【０００５】
図１（Ｂ）は、ボトム・ブート・タイプのメモリデバイスであり、メモリデバイスの最下位のセクタアドレスのセクタ内に位置するスモールセクタ１６が、ブート・ブロック領域となっている。
【０００６】
また、ＳＴＢ（セット・トップ・ボックス）では、システム内で使用しているメモリにデータを残しながら、新しいデータ書き換える必要がある。つまり、オプションの追加等があった場合、テレビ回線でテレビを見ながら、回線から伝送されるデータ又はプログラムをメモリデバイスに書き換える必要がある。
【０００７】
ＳＴＢでは、図２に示すように、２つのメモリデバイス２０、２５を備えている。メモリデバイス２５のデータを残しながら、ブート・ブロック領域２６に格納されたプログラムを用いて、メモリデバイス２０を書き換える。また、同様にして、メモリデバイス２０のデータを残しながら、ブート・ブロック領域２１に格納されたプログラムを用いて、メモリデバイス２０を書き換える。このように、２つのメモリデバイスを用いて、交互に、相手側のメモリデバイスの書き換え動作を行う。
【０００８】
また、図３に示すように、メモリデバイスの最下位のセクタアドレスのセクタ内と最上位のセクタアドレスのセクタ内にスモールセクタ３１、３２を有するものも販売されている。
【０００９】
なお、スモールセクタがメモリデバイスの最下位のセクタアドレスのセクタにある場合、ブートプログラムは、メモリデバイスの最下位の物理アドレス群に格納されている。また、スモールセクタがメモリデバイスの最上位のセクタアドレスのセクタにある場合、ブートプログラムは、メモリデバイスの最上位の物理アドレス群に格納されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、同一システム内でのデータ等の書き換えは、設計的な制約から、必ず、同じブート・ブロック・タイプを用いる必要があり、ブート・ブロック・タイプの異なるメモリデバイス間の書き換えは、簡単にできないという問題がある。
【００１１】
また、メモリデバイスが複数のバンクを有し、それぞれのバンクにブート・ブロックとして利用できるスモールセクタを有し、それぞれのバンク間で書き換えを行うタイプが市販されている。
【００１２】
しかしながら、このタイプでは、ブート・ブロックのアドレス領域が異なり、簡単には、メモリデバイスの書き換えができないという問題がある。
【００１３】
本発明は、上記問題に鑑みなされたものであり、メモリデバイスの書き換えを容易にし、メモリデバイスのブート・ブロック・タイプに拘わらず、メモリデバイスを所定のブート・ブロック・タイプとして機能させる半導体記憶装置を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本件発明は、以下の特徴を有する課題を解決するための手段を採用している。
【００１８】
請求項１に記載された発明は、複数のバンクに分割されたメモリデバイスにおいて、
外部から入力された当該メモリデバイスの外部セクタアドレスを、当該メモリデバイスにアクセスするための内部セクタアドレスに変換するアドレス変換回路を有し、
前記複数のバンクは、それぞれ、ブートプログラムが格納された、トップブートタイプ又はボトムブートタイプのスモールセクタを有し、
前記アドレス変換回路は、前記外部セクタアドレスの内のＭＳＢのビットと、トップブートタイプを指定する信号又はボトムブートタイプを指定する信号とに基づいて、前記ＭＳＢのビット以外の、前記外部セクタアドレスのビットを反転又は非反転とすることを特徴とする。
【００１９】
請求項１記載の発明によれば、外部から入力されたセクタのセクタアドレスを変換し、メモリデバイスの複数の領域を同一のブート・ブロック・タイプとして機能させることにより、メモリデバイスのブート・ブロック・タイプに拘わらず、メモリデバイスを所定のブート・ブロック・タイプとして機能させることができる。
【００２４】
請求項２に記載された発明は、請求項１記載のメモリデバイスにおいて、
前記スモールセクタに前記ブートプログラムを随時、格納することを可能としたことを特徴とする。
【００２７】
請求項３に記載された発明は、複数のバンクに分割され、前記複数のバンクは、それぞれ、ブートプログラムが格納された、トップブートタイプ又はボトムブートタイプのスモールセクタを有するメモリデバイスに、外部セクタアドレスを内部セクタアドレスに変換するセクタアドレス変換回路を接続し、
該セクタアドレス変換回路は、前記外部セクタアドレスの内のＭＳＢのビットと、トップブートタイプを指定する信号又はボトムブートタイプを指定する信号とに基づいて、前記ＭＳＢのビット以外の、前記外部セクタアドレスのビットを反転又は非反転とすることを特徴とするアドレス変換方法である。
【００２８】
請求項３記載の発明は、請求項１又は２記載のメモリデバイスに適したセクタアドレス変換方法である。
【００２９】
請求項４に記載された発明は、セクタアドレス入力端子、セクタアドレス出力端子、トップブートタイプへの変換であることを示すトップ信号が印加されるトップ入力端子、ボトムブートタイプへの変換であることを示すボトム信号が印加されるボトム入力端子及び信号変換回路を有するセクタアドレス変換回路であって、
前記信号変換回路は、前記セクタアドレスの内のＭＳＢのビットと、前記トップ信号又は前記ボトム信号とに基づいて、前記ＭＳＢのビット以外の、前記外部セクタアドレスのビットを反転又は非反転とすることを特徴とするセクタアドレス変換回路である。
【００３４】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３５】
図４及び図５を用いて、本発明のメモリデバイスのセクタアドレスの変換に関する原理を説明する。
【００３６】
図４（Ａ）に示すように、外部からのセクタアドレスをセクタアドレス変換回路４０に入力し、セクタアドレス変換回路４０で、内部アドレスのセクタアドレスに変換して、アドレスデコーダ回路４１を介して、メモリセルアレイ（メモリデバイス）にアクセスする。
【００３７】
メモリデバイスがトップ・ブート・タイプ、ボトム・ブート・タイプの如何に関わらず、セクタアドレス変換回路４０によって、外部からは、トップ・ブート・タイプ又はボトム・ブート・タイプのメモリデバイスとして、アクセスできる。
【００３８】
図４（Ｂ）に示すメモリデバイスは、ユニホームセクタ４２とスモールセクタ４３から構成される２つのバンク４８、４９を有している。図の下方がＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）であり、上方がＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）であるので、各バンクは、ボトム・ブート・タイプ構成をしている。
【００３９】
そこで、矢印４４、４５に示すように、物理アドレスの順で、アドレスデコーダ回路４１を介さずに（アドレスデコーダ回路４１を介しても、アドレスを変更せずに）、メモリデバイスのセクタをアクセスすれば、２つのバンク４８、４９はボトム・ブート・タイプのバンクとして利用できる。
【００４０】
しかしながら、セクタアドレス変換回路４０で、セクタアドレスを変換して、外部からは、矢印４６、４７に示すような順でアドレスが設定されているよう見せた場合、２つのバンク４８、４９はトップ・ブート・タイプとして機能する。
【００４１】
このように本発明は、１つのメモリデバイスに複数のスモールセクタがある場合、メモリデバイス内のセクタアドレスの上位又は下位にブート・ブロックの領域を定義するアドレス変換回路を設けることにより、あたかも複数のトップ・ブート・タイプ又はボトム・ブート・タイプのデバイスが存在するように機能させるものである。
【００４２】
図５（Ａ）は、図４（Ｂ）のボトム・ブート・タイプのバンクを３つ設けたものであり、図５（Ｃ）は、トップ・ブート・タイプのバンクを３つ設けたものである。なお、本発明は、バンク数は、３に限定されず、２以上のバンク数にも適用できる。
【００４３】
図５（Ｂ）は、図３のメモリデバイスを２つのバンクに分割した場合である。物理アドレスからすれば、バンク５３はボトム・ブート・タイプであり、バンク５４はトップ・ブート・タイプである。これに対して、セクタアドレス変換回路４０を用いて、外部からは、矢印５５、５６に示すような順でアドレスが設定されているよう見せた場合、バンク５３、５４はトップ・ブート・タイプとして機能し、外部からは、矢印５７、５８に示すような順でアドレスが設定されているよう見せた場合、バンク５３、５４はボトム・ブート・タイプとして機能する。
【００４４】
図６を用いて、図５（Ｂ）の場合におけるセクタアドレスの変換を説明する。
【００４５】
図６（Ａ）のメモリデバイスは、８Ｍｂのメモリ容量の場合である。ブート・ブロック５９は２つあり、それぞれ、６４Ｋｂ（＝８Ｋｂ×８）で、１つのセクタを構成すると定義する。ユニホームセクタ６０は、１４あり、それぞれ、６４Ｋｂの容量を有している。
【００４６】
従って、図のメモリデバイスは６４Ｋｂのサイズで１６のセクタを有する。なお、図６（Ａ）に記載されたアドレスは、物理アドレスを示す。１６のセクタであるので、セクタアドレスは、４ビットで表現することができる。
【００４７】
本実施の形態では、アドレスの１６〜１９（ここでは、便宜上、Ａ１６〜Ａ１９とする。）の４ビットで、セクタアドレスを表現する。また、外部アドレスには、Ｅを付加して、ＥＡ１６〜ＥＡ１９とし、内部アドレスには、Ｉを付加して、ＩＡ１６〜ＩＡ１９とする。
【００４８】
この表記方法に従えば、セクタアドレス変換回路４０は、図６（Ｂ）に示すように、外部アドレスＥＡ１６〜ＥＡ１９を、内部アドレスＩＡ１６〜ＩＡ１９に変換する回路である。変換の内容は、図７に示すようなテーブルを参照して変換してもよいし、図８又は図９に示すような、回路によって変換してもよい。
【００４９】
図７は、テーブルによって、変換する場合の変換テーブルを示す。図７（Ｃ）が、変換テーブルであり、図７（Ａ）、図７（Ｂ）は、それを、トップ・ブート・タイプとボトム・ブート・タイプに分けて、まとめたものである。なお、図７（Ａ）、図７（Ｂ）における「＃」記号は、反転を示す。例えば、「ＥＡ１９＃」は、「ＥＡ１９」の反転を示し、「ＥＡ１９」が「１」であれば、「ＥＡ１９＃」は、「０」である。
【００５０】
図５（Ｂ）における５５及び５６のようにセクタアドレスを設定すれば、バンク５３、５４はトップ・ブート・タイプとして機能し、５７及び５８のようにセクタアドレスを設定すれば、バンク５３、５４はボトム・ブート・タイプとして機能する。
【００５１】
なお、本実施の形態では、外部のセクタアドレスＥＡ１６、ＥＡ１７、ＥＡ１８、ＥＡ１９は、０、０、０、０（６６）から１、１、１、１（６７）の１６のアドレスである。このアドレスにおいて、セクタアドレスの最上位ビットであるＥＡ１９を見ると、バンク５３に対応する６１のアドレスでは、全て「０」となり、バンク５４に対応する６２のアドレスでは、全て「１」となっているので、ＥＡ１９のアドレスを見ることにより、対応するバンクを特定することができる。
【００５２】
つまり、ＥＡ１９が、「０」のときは、バンク５３のアドレスであり、ＥＡ１９が、「１」のときは、バンク５４のアドレスである。
【００５３】
上述したように、バンク５３は、それ自体、ボトム・ブート・タイプであるので、ボトム・ブート・タイプしては、内部アドレスは外部アドレスと同じ設定でよい。しかしながら、バンク５３をトップ・ブート・タイプとして機能させるには、図５（Ｂ）における５６のようにセクタアドレスを設定する。そのためには、内部アドレスの内、ＩＡ１６、ＩＡ１７、ＩＡ１８（６３）は、ＥＡ１６、ＥＡ１７、ＥＡ１８のアドレスを反転した値とする必要がある。
【００５４】
同じように、バンク５４は、それ自体、トップ・ブート・タイプであるので、トップ・ブート・タイプとしては、外部アドレスと同じ設定よい。しかしながら、バンク５４をボトム・ブート・タイプとして機能させるには、図５（Ｂ）における５７のようにセクタアドレスを設定する。そのためには、内部アドレスの内、ＩＡ１６、ＩＡ１７、ＩＡ１８（６４）は、ＥＡ１６、ＥＡ１７、ＥＡ１８のアドレスを反転した値とする必要がある。
【００５５】
そのようにしてできたテーブルが、図７（Ａ）〜図７（Ｃ）である。
【００５６】
図８（Ａ）は、図６における変換回路の一つの例である。
【００５７】
この変換回路は、セクタアドレス入力端子、セクタアドレス出力端子、メモリデバイスのブート・ブロック・タイプを指定するブート・ブロック・タイプ指定端子及び信号変換回路を有し、セクタアドレスの最上位ビットとブート・ブロック・タイプ指定端子に印加された信号に基づいて、セクタアドレス入力端子に印加されたセクタアドレスを変換して、セクタを含むメモリデバイスを所定のブート・ブロック・タイプとして機能させる。
【００５８】
図８（Ａ）の回路は、否定回路７０、７１、アンド回路７２、７３、オア回路７４、排他的論理和回路７５、７６、７７、セクタアドレス入力端子１００〜１０３、セクタアドレス出力端子１１０〜１１３、メモリデバイスのブート・ブロック・タイプを指定するブート・ブロック・タイプ指定端子（トップ・ブート・タイプ指定信号入力端子、ボトム・ブート・タイプ指定信号入力端子）１０４、１０５から構成されている。
【００５９】
この回路により、外部アドレスＥＡ１６、ＥＡ１７、ＥＡ１８、ＥＡ１９を、図７のテーブルと同じように、内部アドレスＩＡ１６、ＩＡ１７、ＩＡ１８、ＩＡ１９に変換することができる。
【００６０】
図８（Ｂ）に示すように、ボトム・ブート・タイプに変換する場合に、ボトム信号が「Ｈ」となり、トップ・ブート・タイプに変換する場合に、トップ信号が「Ｈ」となる。ボトム信号とトップ信号が、共に「Ｈ」となることは禁止されている。
【００６１】
図８（Ａ）は、セクタアドレス変換回路を用いたもので、外部端子からボトム信号とトップ信号が入力される回路について説明した。
【００６２】
図９は、別のセクタアドレス変換回路の例である。メモリデバイスの制御回路に特定のコマンドを入力することによって、セクタアドレスの変換を行う。
【００６３】
図９は、アドレス信号を一旦蓄積するアドレスバッファ８０、アドレスのパターンをデコードしてタイミング信号を得るアドレスパターンデコーダ８１、入力された制御信号、コマンド等に応じた制御を行う制御回路８２、アドレスパターンデコーダの出力によりタイミングを得て、ラッチ回路、コマンドデコーダ等のタイミング調整を行うタイミング制御回路８３、入力信号を一旦蓄積する入力バッファ８４、入力データをラッチするラッチ回路８５及びコマンドをデコードするコマンドデコーダ８６から構成されている。
【００６４】
アドレス信号、ＣＥ（Ｃｈｉｐ Ｅｎａｂｌｅ）、ＯＥ（Ｏｕｔｐｕｔ Ｅｎａｂｌｅ）、ＷＥ（Ｗｒｉｔｅ Ｅｎａｂｌｅ）及びデータ（ＤＱ）に基づいて、コマンドデコーダ８６の出力として、セクタアドレス変換信号を出力する。
【００６５】
図１０は、フラッシュメモリとその制御回路例であり、列アドレスデコーダ９６の出力に応じて列信号の入出力の開閉を行う列・ゲーティング回路８８、フラッシュメモリであるセルマトリックス８９、コマンドを一旦蓄積し、入力された制御信号、コマンド等に応じた制御を行う状態制御・コマンドレジスタ９０、フラッシュメモリの消去電圧を発生する消去電圧発生器９１、フラッシュメモリの書込み電圧を発生す書込み電圧発生器９２、タイマ９３、ＣＥ信号及びＯＥ信号を受信して受信信号に対応した制御信号を発生するＣＥ・ＯＥ論理回路９４、入力されたアドレス信号をラッチするアドレスラッチ９５、列アドレスをデコードする列アドレスデコーダ９６、行アドレスをデコードする行アドレスデコーダ９７、入出力データを一旦蓄積する入力／出力バッファ９８、データを一旦ラッチするデータラッチ回路９９から構成されている。
【００６６】
この構成において、図１１に示すようなコマンド一覧表で、バイトモードの場合、最初のバスサイクルで、「ＡＡＡＨ」のアドレスで、「ＡＡＨ」のデータを入力し、２回目のバスサイクルで、「５５５Ｈ」のアドレスで、「５５Ｈ」のデータを入力し、３回目のバスサイクルで、「ＡＡＡＨ」アドレスで、「２ＦＨ」のデータを入力することによって、トップ・ブート・タイプ又はボトム・ブート・タイプにセクタアドレスが切り換わる。
【００６７】
図１２を用いて、バンクのそれぞれの最上位又は最下位の物理アドレスに、スモールセクタを配置した、同一のブート・ブロック・タイプの二つのバンク（バンクＡ、バンクＢ）を有する半導体記憶装置（アドレス変換回路を用いて、同一のブート・ブロック・タイプの二つのバンクとして、機能する半導体記憶装置にも適用できる。）の一つの利用方法を説明する。
【００６８】
先ず、バンクＡのスモールセクタに書き換え用プログラムをローディングし（Ｓ１１）、該プログラムを用いて、バンクＢのユニホームセクタを書き換える（Ｓ１２）。
【００６９】
次いで、バンクＢに飛び（Ｓ１３）、バンクＢのスモールセクタに書き換え用プログラムをローディングし（Ｓ１５）、該プログラムを用いて、バンクＢのユニホームセクタを書き換える（Ｓ１６）。
【００７０】
これにより、システム内で使用しているメモリにデータを残しながら、容易に、新しいデータ書き換えることができる。
【００７１】
【発明の効果】
上述の如く本発明によれば、メモリデバイスの書き換えを容易にし、メモリデバイスのブート・ブロック・タイプに拘わらず、メモリデバイスを所定のブート・ブロック・タイプとして機能させる半導体記憶装置を提供するができる。
【００７２】
また、１つのメモリに複数のスモールセクタがある場合、メモリデバイス内に、セクタアドレスの上位又は下位にブート・ブロックの領域を定義するアドレス変換回路を有することにより、あたかも、複数のトップ・ブート・タイプ又はボトム・ブート・タイプのデバイスが存在するようになり、従来、複数のメモリデバイスで構成されているものが、１つのメモリデバイスで対応することが可能となり、システムの簡素化が図れる。
【００７３】
また、ＳＴＢ等でシステム内で使用しているメモリにデータを残しながら、新しいデータを他のメモリに書く場合、複数のメモリを搭載し、それぞれのブート・ブロックに書き換えのための情報を記憶させ、交互に相手側のメモリへデータを書き換え動作を行っていたのが、１個のメモリデバイスで同等なメモリ構成が実現できる。
【００７４】
【図面の簡単な説明】
【図１】従来のトップ・ブート・タイプ及びボトム・ブート・タイプのメモリデバイスを説明するための図である。
【図２】ＳＴＢにおけるメモリデバイスの書き換えを説明するための図である。
【図３】最下位のセクタアドレスと最上位のセクタアドレスにスモールセクタを有するメモリデバイスを説明するための図である。
【図４】セクタアドレス変換の原理を説明するための図（その１）である。
【図５】セクタアドレス変換の原理を説明するための図（その２）である。
【図６】セクタアドレス変換の例を説明するための図である。
【図７】セクタアドレス変換テーブルの例を説明するための図である。
【図８】セクタアドレス変換回路の例を説明するための図（その１）である。
【図９】 セクタアドレス変換回路の例を説明するための図（その２）である。
【図１０】フラッシュメモリデバイスとその制御回路を説明するための図である。
【図１１】フラッシュメモリのコマンドとアドレス変換を説明するための図である。
【図１２】半導体記憶装置の利用方法の例を説明するための図である。
【符号の説明】
１１、１６、２１、２６、３１、３２、４３ スモールセクタ
１０、１５、２０、２５、３０ メモリデバイス
２８、７０、７１ 否定回路
４０ セクタアドレス変換回路
４１ アドレスデコーダ回路
４２ ユニフォームセクタ
４８〜５４ バンク
５９ ブート・ブロック
６０ ユニフォームブロック
７２、７３ アンド回路
７４ オア回路
７５、７６、７７ 排他的論理和回路
８０ アドレスバッファ
８１ アドレスパターンデコーダ
８２ 制御回路
８３ タイミング制御回路
８４ 入力バッファ
８５ ラッチ回路
８６ コマンドデコーダ
８８ 列・ゲーティング回路
８９ セルマトリックス（フラッシュメモリ領域）
９０ 状態制御・コマンドレジスタ
９１ 消去電圧発生器
９２ 書込み電圧発生器
９３ タイマ
９４ ＣＥ・ＯＥ論理回路
９５ アドレスラッチ
９６ 列アドレスデコーダ
９７ 行アドレスデコーダ
９８ 入力／出力バッファ
９９ データラッチ回路
１００〜１０３ セクタアドレス入力端子
１０４ トップ・ブート・タイプ指定信号入力端子
１０５ ボトム・ブート・タイプ指定信号入力端子
１１０〜１１３ セクタアドレス出力端子
Claims (4)
- 複数のバンクに分割されたメモリデバイスにおいて、
外部から入力された当該メモリデバイスの外部セクタアドレスを、当該メモリデバイスにアクセスするための内部セクタアドレスに変換するアドレス変換回路を有し、
前記複数のバンクは、それぞれ、ブートプログラムが格納された、トップブートタイプ又はボトムブートタイプのスモールセクタを有し、
前記アドレス変換回路は、前記外部セクタアドレスの内のＭＳＢのビットと、トップブートタイプを指定する信号又はボトムブートタイプを指定する信号とに基づいて、前記ＭＳＢのビット以外の、前記外部セクタアドレスのビットを反転又は非反転とすることを特徴とするメモリデバイス。 - 請求項１記載のメモリデバイスにおいて、
前記スモールセクタに前記ブートプログラムを随時、格納することを可能としたことを特徴とするメモリデバイス。 - 複数のバンクに分割され、前記複数のバンクは、それぞれ、ブートプログラムが格納された、トップブートタイプ又はボトムブートタイプのスモールセクタを有するメモリデバイスに、外部セクタアドレスを内部セクタアドレスに変換するセクタアドレス変換回路を接続し、
該セクタアドレス変換回路は、前記外部セクタアドレスの内のＭＳＢのビットと、トップブートタイプを指定する信号又はボトムブートタイプを指定する信号とに基づいて、前記ＭＳＢのビット以外の、前記外部セクタアドレスのビットを反転又は非反転とすることを特徴とするアドレス変換方法。 - セクタアドレス入力端子、セクタアドレス出力端子、トップブートタイプへの変換であることを示すトップ信号が印加されるトップ入力端子、ボトムブートタイプへの変換であることを示すボトム信号が印加されるボトム入力端子及び信号変換回路を有するセクタアドレス変換回路であって、
前記信号変換回路は、前記セクタアドレスの内のＭＳＢのビットと、前記トップ信号又は前記ボトム信号とに基づいて、前記ＭＳＢのビット以外の、前記外部セクタアドレスのビットを反転又は非反転とすることを特徴とするセクタアドレス変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001016302A JP4731020B2 (ja) | 2001-01-24 | 2001-01-24 | 半導体記憶装置、セクタアドレス変換回路、アドレス変換方法及び半導体記憶装置の使用方法 |
| US10/046,755 US7114052B2 (en) | 2001-01-24 | 2002-01-17 | Semiconductor memory device, a sector-address conversion circuit, an address-conversion method, and operation method of the semiconductor memory device |
| US11/487,338 US20060259729A1 (en) | 2001-01-24 | 2006-07-17 | Semiconductor memory device, a sector-address conversion circuit, an address-conversion method, and operation method of the semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001016302A JP4731020B2 (ja) | 2001-01-24 | 2001-01-24 | 半導体記憶装置、セクタアドレス変換回路、アドレス変換方法及び半導体記憶装置の使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002222084A JP2002222084A (ja) | 2002-08-09 |
| JP4731020B2 true JP4731020B2 (ja) | 2011-07-20 |
Family
ID=18882700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001016302A Expired - Lifetime JP4731020B2 (ja) | 2001-01-24 | 2001-01-24 | 半導体記憶装置、セクタアドレス変換回路、アドレス変換方法及び半導体記憶装置の使用方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7114052B2 (ja) |
| JP (1) | JP4731020B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100452038B1 (ko) * | 2002-11-20 | 2004-10-08 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 |
| US7500092B2 (en) * | 2003-01-17 | 2009-03-03 | International Business Machines Corporation | Hardware abstraction for set-top box operating systems |
| US8060756B2 (en) * | 2003-08-07 | 2011-11-15 | Rao G R Mohan | Data security and digital rights management system |
| KR100597787B1 (ko) * | 2005-03-21 | 2006-07-06 | 삼성전자주식회사 | 멀티 칩 패키지 디바이스 |
| JP4868216B2 (ja) * | 2006-01-19 | 2012-02-01 | 日本電気株式会社 | ファームウェア更新回路およびファームウェア更新方法 |
| JP2008107924A (ja) * | 2006-10-23 | 2008-05-08 | Ricoh Co Ltd | 画像形成装置 |
| US8230154B2 (en) * | 2007-01-19 | 2012-07-24 | Spansion Llc | Fully associative banking for memory |
| JP5143601B2 (ja) * | 2008-03-24 | 2013-02-13 | 株式会社日立製作所 | 情報処理装置と情報処理方法およびストレージシステム |
| US8495349B2 (en) * | 2008-10-09 | 2013-07-23 | International Business Machines Corporation | Generating a primary BIOS code memory address and a recovery BIOS code memory address, where the recovery BIOS service code is loaded when the primary BIOS code fails to execute |
| US10782994B2 (en) * | 2017-12-19 | 2020-09-22 | Dell Products L.P. | Systems and methods for adaptive access of memory namespaces |
| JP7395388B2 (ja) * | 2020-03-06 | 2023-12-11 | キオクシア株式会社 | メモリシステム及びその制御方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328845A (ja) * | 1995-06-02 | 1996-12-13 | Hioki Ee Corp | Ｒｏｍの制御プログラム書替え方法 |
| JPH11175346A (ja) * | 1997-12-17 | 1999-07-02 | Sony Corp | 情報処理装置および情報処理方法、並びに提供媒体 |
| WO1999035649A1 (en) * | 1998-01-06 | 1999-07-15 | Macronix International Co., Ltd. | A memory supporting multiple address protocols |
| JP2000048579A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | メモリデバイス |
| JP2000163268A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | コンピュータ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02236647A (ja) | 1989-03-10 | 1990-09-19 | Mitsubishi Electric Corp | 変換装置 |
| JPH1165829A (ja) * | 1997-08-14 | 1999-03-09 | Nec Eng Ltd | アドレス変換回路 |
| JP3970391B2 (ja) * | 1997-09-01 | 2007-09-05 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| EP0905704B1 (en) * | 1997-09-24 | 2010-03-31 | STMicroelectronics S.r.l. | Sectored semiconductor memory device with configurable memory sector addresses |
| JP2914360B2 (ja) * | 1997-09-30 | 1999-06-28 | ソニー株式会社 | 外部記憶装置及びデータ処理方法 |
| US6119226A (en) * | 1998-01-06 | 2000-09-12 | Macronix International Co., Ltd. | Memory supporting multiple address protocols |
| US6832320B1 (en) * | 1998-07-28 | 2004-12-14 | Hewlett-Packard Development Company, L.P. | Ownership tag on power-up screen |
| KR100305033B1 (ko) * | 1999-06-24 | 2001-11-14 | 윤종용 | 블럭 아키텍츄어 옵션 회로를 구비하는 불휘발성 반도체 메모리 장치 |
| US6598157B1 (en) * | 1999-09-22 | 2003-07-22 | Intel Corporation | Dynamic boot block control by boot configuration determination and subsequent address modification |
| US6567289B1 (en) * | 2000-08-23 | 2003-05-20 | Advanced Micro Devices, Inc. | Physical memory layout with various sized memory sectors |
| JP2002329396A (ja) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | バンク構成を変更可能なフラッシュメモリ |
-
2001
- 2001-01-24 JP JP2001016302A patent/JP4731020B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-17 US US10/046,755 patent/US7114052B2/en not_active Expired - Lifetime
-
2006
- 2006-07-17 US US11/487,338 patent/US20060259729A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328845A (ja) * | 1995-06-02 | 1996-12-13 | Hioki Ee Corp | Ｒｏｍの制御プログラム書替え方法 |
| JPH11175346A (ja) * | 1997-12-17 | 1999-07-02 | Sony Corp | 情報処理装置および情報処理方法、並びに提供媒体 |
| WO1999035649A1 (en) * | 1998-01-06 | 1999-07-15 | Macronix International Co., Ltd. | A memory supporting multiple address protocols |
| JP2000048579A (ja) * | 1998-07-31 | 2000-02-18 | Fujitsu Ltd | メモリデバイス |
| JP2000163268A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | コンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060259729A1 (en) | 2006-11-16 |
| JP2002222084A (ja) | 2002-08-09 |
| US20020099920A1 (en) | 2002-07-25 |
| US7114052B2 (en) | 2006-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7573738B2 (en) | Mode selection in a flash memory device | |
| US20060259729A1 (en) | Semiconductor memory device, a sector-address conversion circuit, an address-conversion method, and operation method of the semiconductor memory device | |
| JPH08235851A (ja) | シリアルアクセスメモリの予測読出し方法及びそのためのメモリ | |
| US7649778B2 (en) | Method for accessing in reading, writing and programming to a NAND non-volatile memory electronic device monolithically integrated on semiconductor | |
| EP0299697B1 (en) | Semiconductor integrated circuit device | |
| US7162563B2 (en) | Semiconductor integrated circuit having changeable bus width of external data signal | |
| JP3827540B2 (ja) | 不揮発性半導体記憶装置および情報機器 | |
| US4975882A (en) | User programmable redundant memory | |
| JPH043394A (ja) | 半導体不揮発性記憶装置 | |
| US20040210733A1 (en) | Integrated circuit having a memory cell array capable of simultaneously performing a data read operation and a data write operation | |
| KR930009061B1 (ko) | 메모리 억세스 장치 | |
| JP3251265B2 (ja) | メモリ出力制御回路 | |
| TWI602185B (zh) | 記憶體裝置及其操作方法 | |
| JP2001051897A (ja) | 半導体記憶装置 | |
| JPH0789439B2 (ja) | 半導体集積回路装置 | |
| JPS5841595B2 (ja) | 半導体記憶回路 | |
| JP2954988B2 (ja) | 情報処理装置 | |
| JPS63266690A (ja) | 半導体記憶装置及びそれを用いた記憶装置 | |
| JPH03211641A (ja) | メモリ装置のアドレス指定方法 | |
| JPH0317758A (ja) | メモリマッピング記憶装置 | |
| KR20030057916A (ko) | 버스 공유 구조에서의 디바이스 칩 선택 시스템 | |
| JPH0713860A (ja) | 情報処理装置 | |
| JPH04177697A (ja) | 半導体メモリ | |
| JPH1139222A (ja) | マイクロコンピュータ | |
| JP2001184853A (ja) | 半導体集積装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4731020 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |