JP4723987B2 - 故障検出率算出装置、故障検出率算出方法及び故障検出方法 - Google Patents
故障検出率算出装置、故障検出率算出方法及び故障検出方法 Download PDFInfo
- Publication number
- JP4723987B2 JP4723987B2 JP2005344003A JP2005344003A JP4723987B2 JP 4723987 B2 JP4723987 B2 JP 4723987B2 JP 2005344003 A JP2005344003 A JP 2005344003A JP 2005344003 A JP2005344003 A JP 2005344003A JP 4723987 B2 JP4723987 B2 JP 4723987B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- bridge
- information
- failure
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/31835—Analysis of test coverage or failure detectability
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明の第1の実施の形態に係る故障検出率算出装置1は、図1に示すように、配線間距離が近接距離範囲内である隣接配線ペアの配線長、及び配線間距離を情報として含む配線ペア情報、及び隣接配線ペアに対応するブリッジ故障情報をLSIのレイアウト情報から抽出する抽出モジュール11と、故障検出率算出対象のブリッジ故障テストパターンによって隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行うテストモジュール12と、配線ペア情報、配線ペアでのブリッジ故障情報、判定テストの判定結果、及び配線間距離に依存するブリッジ故障発生率を用いて、ブリッジ故障テストパターンの配線長及び配線間距離で重み付けされたブリッジ故障検出率を算出する算出モジュール13とを備える。抽出モジュール11は、場合によってLSIのレイアウト情報から隣接配線ペアのそれぞれを駆動する基本セルに関連する情報も抽出する。抽出モジュール11は、隣接配線ペアをテストモジュール12で処理可能なブリッジ故障に変換する機能も含む(本発明の本質ではないため、以下では説明を省略する)。
BD=Σ(fi×(DLi+ΔDLi)}/Σ{fi×(ALi+ΔALi)} ・・・・・(1)
式(1)で、Σはi=1からnまでの和を意味し、fiは区間SEiでの平均ブリッジ故障発生率である。変数iが小さいほど区間SEiでの配線間距離は短く、平均ブリッジ故障発生率fiは大きい。DLiはブリッジ故障が検出可能な隣接配線ペアの区間SEiでの隣接配線長、ΔDLiは区間SEiの各隣接部の端部の補正長である。端部の補正長ΔDLiについては後述する。ALiは対象LSIに含まれる全隣接配線ペアの区間SEiでの隣接配線長、ΔALiは、区間SEiでの全隣接配線ペアの各隣接部の端部の補正長である。ただし、隣接配線長ALiは、どのようなブリッジ故障テストパターンを使用してもブリッジ故障が検出できない冗長故障が発生する配線部分の隣接配線長を除く。したがって、図7に示した隣接配線ペアP1、隣接配線ペアP2、及び隣接配線ペアP3に対するブリッジ故障テストパターンの重み付きブリッジ故障検出率BDは、以下の式(2)を用いて算出される:
BD={f1×(DL1+ΔDL1)+f2×(DL2+ΔDL2)+f3×(DL3+ΔDL3)}/{(f1×(AL1+ΔAL1)+f2×(AL2+ΔAL2)+f3×(AL3+ΔAL3)} ・・・・・(2)
ここで、以下の式(3)〜式(14)が成立している:
DL1=L1+L9 ・・・・・(3)
ΔDL1=ΔL1+ΔL9 ・・・・・(4)
DL2=L2+L4+L10 ・・・・・(5)
ΔDL2=ΔL2+ΔL4+ΔL10 ・・・・・(6)
DL3=L3 ・・・・・(7)
ΔDL3=ΔL3 ・・・・・(8)
AL1=L1+L5+L8+L9 ・・・・・(9)
ΔAL1=ΔL1+ΔL5+ΔL8+ΔL9 ・・・・・(10)
AL2=L2+L4+L6+L10 ・・・・・(11)
ΔAL2=ΔL2+ΔL4+ΔL6+ΔL10 ・・・・・(12)
AL3=L3+L7 ・・・・・(13)
ΔAL3=ΔL3+ΔL7 ・・・・・(14)
式(1)に示したように、算出モジュール13は、区間SE1〜区間SEnでのそれぞれの隣接配線長DLi及び補正長ΔDLiと平均ブリッジ故障発生率f1〜fnとの積を、隣接配線ペア毎に算出する。以下において、隣接配線ペア毎の区間SE1〜区間SEnの隣接配線長DLi及び補正長ΔDLiと平均ブリッジ故障発生率f1〜fnとの積の和を、隣接配線ペアの「重みWT」という。
ΔLDi=(x1+x3)×d/2 ・・・・・(15)
式(15)におけるx1及びx3は、図5に示した配線ペア情報の項x1及び項x3の値である。尚、補正長ΔDLi及び補正長ΔALiをすべて0とした場合、配線間距離が短いほどブリッジ故障発生率が低めに見積られる。しかし、互いに直交する方向に延伸する配線におけるブリッジ故障の発生率は、平行に延伸する配線におけるブリッジ故障の発生率に比べて十分小さい。そのため、補正長ΔDLi及び補正長ΔALiを0として重み付きブリッジ故障検出率BDを算出してもよい。
WT=Σ{fi×(DLi+ΔDLi)}
=f1×(L5+ΔL5+L8+ΔL8)+f2×(L6+ΔL6)+f3×(L7+ΔL7) ・・・・・(16)
ブリッジ故障が未検出の隣接配線ペアがある場合は、重みWTが大きい隣接配線ペアの順に、未検出の隣接配線ペアでのブリッジ故障を検出するブリッジ故障テストパターンを追加することより、重み付きブリッジ故障検出率BDを効率よく改善することができる。
本発明の第2の実施の形態に係る故障検出率算出装置1Aは、図11に示すように、テストモジュール12が、ATPG121の代わりにシミュレーション装置122を備える点が図1に示した故障検出率算出装置1と異なる。その他の構成については、図1に示す第1の実施の形態と同様である。
本発明の第3の実施の形態に係る故障検出率算出装置1Bは、図13に示すように、抽出モジュール11が、隣接配線長とブリッジ故障発生率との積である隣接配線ペアの重みWTを算出する重み算出装置110を備える点が図1に示した故障検出率算出装置1と異なる。その他の構成については、図1に示す第1の実施の形態と同様である。
f(D)=∫{n(y)×(y−D)}dy ・・・・・(17)
式(17)で、∫dyはy=DからDmaxまでの積分を意味する。式(17)において、Dmaxは近接距離Dより十分大きな値を設定する。式(17)にn(y)=A/yαを代入し、Dmax>>Dを考慮すると、式(18)が得られる(A:比例定数):
f(D)=A×∫{1/yα-1−D/yα)}dy
=A/{(α−1)×(α−2)×Dα-1} ・・・・・(18)
ところで、隣接部での配線間距離より直径が大きいダストが隣接部の端部に接してブリッジ故障が発生する場合がある。図15に、配線LAと配線LBが配線間距離Yで隣接し、直径が配線間距離Yより大きいダストGaの周辺部が配線LAと配線LB間に接する例を示す。ダストGaは曲折部E1で配線LBに接している。又、配線LBの曲折部E1において、配線間距離Yの隣接部と隣接配線長LVの隣接部が接続している。ダストGaは配線LA及び配線LBに接するため、ダストGaに起因するブリッジ故障が配線LAと配線LBに発生する。
近接距離Dの影響が及ぶ範囲としての距離xの最大値は、(2×Y×LV)1/2である。したがって、式(19)が成り立つ:
(dA/2)2=x2+(Y−dA/2)2 ・・・・・(19)
配線LAと配線LBにブリッジ故障が発生するダストGaの最小直径dAは式(20)になる:
dA=Y×{1+(x/Y)2} ・・・・・(20)
(B)LV≧Yのケース:
近接距離Dの影響が及ぶ範囲としての距離xの最大値は、(Y+LV)/2である。ダストGaの最小直径dAは式(21)又は式(22)になる:
(I)0<x<Dの場合:
dA=Y×{1+(x/Y)2} ・・・・・(21)
(II)D≦x≦(Y+LV)/2の場合:
dA=2×x ・・・・・(22)
ところで、x>0の場合に、ブリッジ故障発生率f(D)が式(18)と異なる場合がある。例えば、図16に示すダストGbの中心Cbが、ダストGaと同様に、曲折部E1と位置Tを結ぶ直線から配線LAの延伸する方向の距離xの位置にあり、ダストGbの直径dBが最小直径dAより大きいとする。その場合、ダストGaの頂点位置TaよりダストGbの頂点位置Tbの方が配線LAに近いため、ブリッジ故障発生率f(D)は式(18)と異なる。ここで「頂点位置」とは、配線LAから最も遠いダストGa及びダストGbの周辺部の位置である。具体的には、ダストGaの頂点位置Ta及びダストGbの頂点位置Tbと配線LAからの距離の差dDは式(23)で得られる:
dD=[dA/2−{(dA/2)2−x2}1/2]−[dB/2−{(dB/2)2−x2}1/2] ・・・・・(23)
直径dBが大きくなると差dDは大きくなるが、一般には直径dBが大きくなるにつれてダストの発生率が急激に低下する。したがって、直径dBのダストGbが発生することによる式(18)に示すブリッジ故障発生率f(D)の誤差は、ブリッジ故障検出率の精度にほとんど影響しない。したがって、近接距離Dでのブリッジ故障発生率f(D)として式(18)を使用可能である。
dA=Y ・・・・・(24)
dA=2×x ・・・・・(25)
図18に式(24)及び式(25)を用いて近似した最小直径dAを距離xに対してプロットしたグラフを示す。図18に破線で示した図17における最小直径dAと、実線で示した式(24)及び式(25)で近似した最小直径dAはよく重なっている。したがって、式(24)及び式(25)を用いて近似した最小直径dAを用いても、ブリッジ故障検出率の精度にほとんど影響しない。式(18)で表される、Y/2<x≦(Y+LV)/2の場合でのブリッジ故障発生率f(D)に対応する重み付きブリッジ故障検出率BDは、式(26)で表される:
Gb=∫f(2x)dx
=A/{(α−1)×(α−2)}×∫(2x)α-1}dx ・・・・・(26)
式(26)で∫dxはx=Y/2から(Y+LV)/2までの積分を意味する。
(第4の実施の形態)
本発明の第4の実施の形態に係る故障検出率算出装置1Cは、図22に示すように、ブリッジ故障が未検出であると判定された隣接配線ペアを検出するブリッジ故障テストパタ−ンを作成するテストパターン更新モジュール14を更に備える点が図13に示した故障検出率算出装置1Bと異なる。その他の構成については、図13に示す第3の実施の形態と同様である。判定テストにおいてブリッジ故障が未検出であると判定された隣接配線ペアを、以下において「未検出隣接配線ぺア」という。
上記のように、本発明は第1乃至第4の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
2…テスタ
11…抽出モジュール
12…テストモジュール
13…算出モジュール
14…テストパターン更新モジュール
110…重み算出装置
121…ATPG
122…シミュレーション装置
141…判定装置
142…選択装置
143…テストパターン生成装置
201…レイアウト情報領域
202…近接距離領域
203…回路情報領域
204…故障発生率領域
205…配線情報領域
206…故障情報領域
207…テストパターン領域
208…判定結果領域
209…故障検出率情報領域
210…基準値領域
211…選択故障情報領域
Claims (5)
- 配線間距離が近接距離範囲内である隣接配線ペアの前記配線間距離が互いに異なる複数の区間のそれぞれにおける配線長、及び前記配線間距離を情報として含む配線ペア情報、及び前記隣接配線ペアに対応するブリッジ故障情報を半導体集積回路のレイアウト情報から抽出する抽出モジュールと、
故障検出率算出対象のブリッジ故障テストパターンによって前記隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行うテストモジュールと、
前記配線ペア情報、前記配線ペアでのブリッジ故障情報、前記判定テストの判定結果、及び前記配線間距離に依存するブリッジ故障発生率を用いて、前記ブリッジ故障テストパターンの前記配線長及び前記配線間距離で重み付けされたブリッジ故障検出率を算出する算出モジュール
とを備えることを特徴とする故障検出率算出装置。 - 前記抽出モジュールが、前記配線長と前記ブリッジ故障発生率との積で前記隣接配線ペアの重みを算出する重み算出装置を備えることを特徴とする請求項1に記載の故障検出率算出装置。
- 抽出モジュール、テストモジュール、算出モジュール、レイアウト情報領域、故障情報領域、故障発生領域、配線情報領域及び判定結果領域を備える故障検出率算出装置を用いる故障検出率算出方法であって、
前記抽出モジュールが、配線間距離が近接距離範囲内である隣接配線ペアの前記配線間距離が互いに異なる複数の区間のそれぞれにおける配線長、及び前記配線間距離を情報として含む配線ペア情報、及び前記隣接配線ペアに対応するブリッジ故障情報を前記レイアウト情報領域に含まれる半導体集積回路のレイアウト情報から抽出し、前記配線ペア情報を前記配線情報領域に格納し、前記ブリッジ故障情報を前記故障情報領域に格納するステップと、
前記テストモジュールが、故障検出率算出対象のブリッジ故障テストパターンによって前記隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行い、判定結果を前記判定結果領域に格納するステップと、
前記算出モジュールが、前記配線情報領域、前記判定結果領域、及び前記故障発生率領域からそれぞれ読み出した前記配線ペア情報、前記配線ペアでのブリッジ故障の検出情報を含む前記判定テストの判定結果、及び前記配線間距離に依存するブリッジ故障発生率を用いて、前記ブリッジ故障テストパターンの前記配線長及び前記配線間距離で重み付けされたブリッジ故障検出率を算出するステップ
とを含むことを特徴とする故障検出率算出方法。 - 前記故障検出率算出装置が備える重み算出装置が、前記配線長と前記ブリッジ故障発生率との積で前記隣接配線ペアでのブリッジ故障の重みを算出するステップを更に含むことを特徴とする請求項3に記載の故障検出率算出方法。
- 故障検出率算出装置及びテスタを用いる故障検出方法であって、
前記故障検出率算出装置の抽出モジュールが、配線間距離が近接距離範囲内である隣接配線ペアの前記配線間距離が互いに異なる複数の区間のそれぞれにおける配線長、及び前記配線間距離を情報として含む配線ペア情報、及び前記隣接配線ペアに対応するブリッジ故障情報を、前記故障検出率算出装置のレイアウト情報領域に含まれる半導体集積回路のレイアウト情報から抽出し、前記配線ペア情報を前記故障検出率算出装置の配線情報領域に格納し、前記ブリッジ故障情報を前記故障情報領域に格納するステップと、
前記故障検出率算出装置のテストモジュールが、故障検出率算出対象のブリッジ故障テストパターンによって前記隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行い、判定結果を前記故障検出率算出装置の判定結果領域に格納するステップと、
前記故障検出率算出装置の算出モジュールが、前記配線情報領域、前記判定結果領域、及び前記故障検出率算出装置の故障発生率領域からそれぞれ読み出した前記配線ペア情報、前記配線ペアでのブリッジ故障の検出情報を含む前記判定テストの判定結果、及び前記配線間距離に依存するブリッジ故障発生率を用いて、前記ブリッジ故障テストパターンの前記配線長及び前記配線間距離で重み付けされたブリッジ故障検出率を算出するステップと、
前記テスタが、前記ブリッジ故障検出率が算出された前記ブリッジ故障テストパターンを適用して、前記半導体集積回路のブリッジ故障検出テストを行うステップ
とを含むことを特徴とする故障検出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005344003A JP4723987B2 (ja) | 2005-11-29 | 2005-11-29 | 故障検出率算出装置、故障検出率算出方法及び故障検出方法 |
US11/604,886 US8082534B2 (en) | 2005-11-29 | 2006-11-28 | Apparatus and method for calculating fault coverage, and fault detection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005344003A JP4723987B2 (ja) | 2005-11-29 | 2005-11-29 | 故障検出率算出装置、故障検出率算出方法及び故障検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007147503A JP2007147503A (ja) | 2007-06-14 |
JP4723987B2 true JP4723987B2 (ja) | 2011-07-13 |
Family
ID=38209067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005344003A Active JP4723987B2 (ja) | 2005-11-29 | 2005-11-29 | 故障検出率算出装置、故障検出率算出方法及び故障検出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8082534B2 (ja) |
JP (1) | JP4723987B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7770080B2 (en) * | 2006-01-10 | 2010-08-03 | Carnegie Mellon University | Using neighborhood functions to extract logical models of physical failures using layout based diagnosis |
JP4746432B2 (ja) * | 2006-01-12 | 2011-08-10 | 株式会社東芝 | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 |
JP4805792B2 (ja) | 2006-11-21 | 2011-11-02 | 株式会社東芝 | 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 |
JP4377926B2 (ja) * | 2007-04-23 | 2009-12-02 | 株式会社東芝 | テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 |
JP4881332B2 (ja) * | 2008-02-15 | 2012-02-22 | 株式会社東芝 | 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法 |
US8001438B1 (en) * | 2008-08-15 | 2011-08-16 | Xilinx, Inc. | Measuring bridge-fault coverage for test patterns within integrated circuits |
JP5075853B2 (ja) | 2009-02-06 | 2012-11-21 | 株式会社東芝 | ブリッジ故障除去装置およびブリッジ故障除去方法 |
JP4908557B2 (ja) * | 2009-08-21 | 2012-04-04 | 株式会社東芝 | パターン判定方法 |
US8539426B2 (en) * | 2011-02-22 | 2013-09-17 | International Business Machines Corporation | Method and system for extracting compact models for circuit simulation |
KR102424369B1 (ko) * | 2016-01-20 | 2022-07-22 | 삼성전자주식회사 | 시뮬레이션 시간을 단축할 수 있는 반도체 집적 회로의 신뢰성 불량률 예측 방법 및 그 장치 |
JP6760086B2 (ja) * | 2017-01-05 | 2020-09-23 | 富士通株式会社 | 設定プログラム、設定方法、及び設定装置 |
JP2017175146A (ja) * | 2017-05-02 | 2017-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000276500A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 重み付き故障検出率評装置及びその評価方法 |
JP2003107138A (ja) * | 2001-10-01 | 2003-04-09 | Toshiba Corp | テストパターン選別装置及びテストパターン選別方法 |
JP2004220447A (ja) * | 2003-01-16 | 2004-08-05 | Toshiba Corp | 故障検出率算出装置及び故障検出率算出方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07121576A (ja) * | 1993-10-20 | 1995-05-12 | Mitsubishi Denki Semiconductor Software Kk | 故障シミュレーション装置 |
JPH1152030A (ja) * | 1997-08-08 | 1999-02-26 | Fujitsu Ltd | 論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置 |
JP2005135226A (ja) * | 2003-10-31 | 2005-05-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路のテスト回路挿入方法及び装置 |
JP4602004B2 (ja) * | 2004-06-22 | 2010-12-22 | 株式会社東芝 | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム |
-
2005
- 2005-11-29 JP JP2005344003A patent/JP4723987B2/ja active Active
-
2006
- 2006-11-28 US US11/604,886 patent/US8082534B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000276500A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | 重み付き故障検出率評装置及びその評価方法 |
JP2003107138A (ja) * | 2001-10-01 | 2003-04-09 | Toshiba Corp | テストパターン選別装置及びテストパターン選別方法 |
JP2004220447A (ja) * | 2003-01-16 | 2004-08-05 | Toshiba Corp | 故障検出率算出装置及び故障検出率算出方法 |
Also Published As
Publication number | Publication date |
---|---|
US8082534B2 (en) | 2011-12-20 |
JP2007147503A (ja) | 2007-06-14 |
US20070201618A1 (en) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8082534B2 (en) | Apparatus and method for calculating fault coverage, and fault detection method | |
JP4746432B2 (ja) | 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法 | |
US8769470B2 (en) | Timing closure in chip design | |
JP4805792B2 (ja) | 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 | |
JP4881332B2 (ja) | 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法 | |
JP5204420B2 (ja) | システマティック欠陥に対応したルータにおける歩留まりの最適化 | |
JP4711801B2 (ja) | 回路設計システム及び回路設計プログラム | |
JP5728839B2 (ja) | 故障診断方法、装置及びプログラム | |
US7983858B2 (en) | Fault test apparatus and method for testing semiconductor device under test using fault excitation function | |
JP2006251933A (ja) | クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム | |
JP4377926B2 (ja) | テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法 | |
US20110154139A1 (en) | Computer product and apparatus for failure diagnosis support | |
JP2010113475A (ja) | 故障解析容易化設計を行うための回路設計装置 | |
US20050182587A1 (en) | Circuit quality evaluation method and apparatus, circuit quality evaluation program, and medium having the program recorded thereon | |
JP2004246557A (ja) | 半導体集積回路の検証方法及びレイアウト方法 | |
JP4713381B2 (ja) | 半導体装置の故障検出装置及び故障検出方法 | |
JP6070337B2 (ja) | 物理故障解析プログラム、物理故障解析方法および物理故障解析装置 | |
JP5374727B2 (ja) | リソグラフィシミュレーション装置、ならびにリソグラフィシミュレーションプログラムおよびそれを使用した半導体装置設計製造方法 | |
US7036063B2 (en) | Generalized fault model for defects and circuit marginalities | |
JP2008102016A (ja) | テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム | |
Gharaybeh et al. | A parallel-vector concurrent-fault simulator and generation of single-input-change tests for path-delay faults | |
US8886487B2 (en) | Bridge fault removal apparatus, bridge fault removal method, and computer readable medium comprising computer program code for removing bridge fault | |
JP5103501B2 (ja) | 故障推定装置及び方法 | |
Arai et al. | Note on layout-aware weighted probabilistic bridge fault coverage | |
Meza-Ibarra et al. | Identification of logic paths influenced by severe coupling capacitances |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4723987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |