[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4723987B2 - 故障検出率算出装置、故障検出率算出方法及び故障検出方法 - Google Patents

故障検出率算出装置、故障検出率算出方法及び故障検出方法 Download PDF

Info

Publication number
JP4723987B2
JP4723987B2 JP2005344003A JP2005344003A JP4723987B2 JP 4723987 B2 JP4723987 B2 JP 4723987B2 JP 2005344003 A JP2005344003 A JP 2005344003A JP 2005344003 A JP2005344003 A JP 2005344003A JP 4723987 B2 JP4723987 B2 JP 4723987B2
Authority
JP
Japan
Prior art keywords
wiring
bridge
information
failure
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005344003A
Other languages
English (en)
Other versions
JP2007147503A (ja
Inventor
泰幸 野津山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005344003A priority Critical patent/JP4723987B2/ja
Priority to US11/604,886 priority patent/US8082534B2/en
Publication of JP2007147503A publication Critical patent/JP2007147503A/ja
Application granted granted Critical
Publication of JP4723987B2 publication Critical patent/JP4723987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835Analysis of test coverage or failure detectability

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、半導体集積回路の故障検出技術に係り、特にブリッジ故障テストパターンの故障検出率を算出する故障検出率算出装置、故障検出率算出方法及び故障検出方法に関する。
プロセスの微細化に伴って半導体集積回路(LSI)の配線間距離は急速に狭まっている。そのため、LSIの故障におけるブリッジ故障の比率が増加してくると予測される。「ブリッジ故障」は、隣接して配置された配線(以下において、「配線ペア」という)に異物(ダスト)がまたがって付着する等して、配線間が短絡されて発生する。
従来、ブリッジ故障を検出対象とするブリッジ故障検出テストは、実現の容易なIDDQテストを中心に実用化が進んでいた。IDDQテストは、ブリッジ故障が発生した一方の配線を伝搬する信号が「1」、且つ他方の配線を伝搬する信号が「0」の場合にLSIに流れるDC電流(異常IDDQ)値を測定することにより、ブリッジ故障を検出する。しかし、プロセスの微細化に伴って、特に高速動作するLSIでは異常IDDQ電流値が大幅に上昇し、IDDQテストの適用が困難となってきた。
そのため、異常IDDQ値ではなく、LSIにブリッジ故障テストパターンを入力し、出力端子の論理レベルを期待値と比較して良否判定を行うブリッジ故障検出テスト(以下において、「論理ブリッジ故障検出テスト」という。)が、LSIに適用可能なブリッジ故障検出テストとして極めて重要となってきている。大規模なLSIに適用可能な論理ブリッジ故障検出テストとして、ワイアードアンド(Wired-AND)又はワイアードオア(Wired-OR)というブリッジ故障タイプを扱うだけの簡単なブリッジ故障検出テストや、LSIのレイアウト情報と回路情報を複雑に組み合わせて正確なブリッジ故障のモデル化を行なうブリッジ故障検出テストが提案されてきた。
LSIにブリッジ故障が発生した場合、ブリッジ故障が発生した配線ペアをそれぞれ伝搬する信号の論理値が互いに異なる場合に、次段の回路の動作が誤動作する可能性がある。ブリッジ故障の影響により、ブリッジ故障が発生した配線ペア以降の回路が誤動作することを、「ブリッジ故障が伝搬する」という。ブリッジ故障がLSI内を伝搬することにより、ブリッジ故障をLSIの出力端子において検出できる。LSIのレイアウト情報との関連では、ブリッジ故障が発生した故障配線に伝搬する信号を出力する駆動回路、駆動回路への入力、故障配線間の抵抗値、故障配線を伝搬する故障信号が入力する受信回路、及び故障信号が入力する入力端子の論理しきい値によって、ブリッジ故障がLSI内を伝搬するか否か、及びLSIの出力端子でブリッジ故障が検出されるか否かが決定される。したがって、上記のレイアウト情報を適切に抽出できるようにする必要がある。
従来は、大規模なLSIでのブリッジ故障の効率的な抽出がブリッジ故障検出テストの目的とされ、ブリッジ故障発生率とLSIのレイアウト情報との相関について十分な対応がなされていなかった。レイアウト情報には、LSI内の基本セル、マクロセル、配線、及び異なる配線層に配置された信号配線を接続するビア(VIA)の詳細配置情報及び接続情報を記述したレイアウト情報(以下において、「信号配線レイアウト情報」という。)、GDS2フォーマットの極めて詳細なレイアウト情報(レイアウト図レベル)、或いは光近接効果補正(OPC)処理後のレイアウト情報等がある。一般に信号配線レイアウト情報は、基本セル、マクロセルの形状及び端子位置の情報、及び配線間隔等の設計ルール情報との組み合わせにより完全な情報になる。ブリッジ故障発生率の推定という点では、GDS2フォーマットのレイアウト情報及びOPC処理後のレイアウト情報のデータに基づいて高精度にクリティカルエリアを抽出し、歩留りを高精度に推定するツールが市販されている。ここで「クリティカルエリア」とは、配線が密集しているLSI上の領域である。
しかし、上記のツールではレイアウト情報とLSIの電気的接続情報である論理ネットリストとの対応付けができない。そのため、論理ネットリスト上の信号を対象に実行されるブリッジ故障検出テストの結果をレイアウト情報にフィードバックすることができず、ブリッジ故障発生率と強い相関のあるブリッジ故障検出テスト品質の評価や効果的なテスト品質向上のための情報抽出ができないという問題があった。「テスト品質」は、故障検出率が評価の基準とされる。更に、レイアウト情報はデータ量が膨大なため、大量の処理時間が必要という問題もあった。
信号配線レイアウト情報については、現実のテスト品質の評価にある程度は利用できるようになっている(例えば、特許文献1参照。)。即ち、適当な近接距離を設定して、配線間距離が近接距離以内の配線ペアを、配線ペアの隣接している配線長とともに抽出する。その配線ペアを対象に、自動テストパターン発生装置によって発生したブリッジ故障テストパターン、或いは故障シミュレーション等のブリッジ故障テストツールを適用して、配線長を考慮した重み付き故障検出率が定義される。しかし、実際には配線ペアの配線間距離が大きくなるにつれてブリッジ故障発生率は急激に低下するが、上記方法ではその影響が考慮されておらず、十分高い精度でレイアウト情報がブリッジ故障検出率に反映できているとはいえない。
以上のように、レイアウト情報を考慮してブリッジ故障検出テストの品質を評価する方法、つまりブリッジ故障テストパターンの故障検出率を高精度に算出する方法が提供されていない。そのため、ブリッジ故障検出テスト結果を利用したブリッジ故障の発生を低減するための有効な対策が検討できないという問題があった。
特開2003−107138号公報
本発明は、ブリッジ故障テストパターンの故障検出率を高精度に算出する故障検出率算出装置、故障検出率算出方法及び故障検出方法を提供する。
本願発明の一態様によれば、(イ)配線間距離が近接距離範囲内である隣接配線ペアの配線間距離が互いに異なる複数の区間のそれぞれにおける配線長、及び配線間距離を情報として含む配線ペア情報、及び隣接配線ペアに対応するブリッジ故障情報を半導体集積回路のレイアウト情報から抽出する抽出モジュールと、(ロ)故障検出率算出対象のブリッジ故障テストパターンによって隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行うテストモジュールと、(ハ)配線ペア情報、配線ペアでのブリッジ故障情報、判定テストの判定結果、及び配線間距離に依存するブリッジ故障発生率を用いて、ブリッジ故障テストパターンの配線長及び配線間距離で重み付けされたブリッジ故障検出率を算出する算出モジュールとを備える故障検出率算出装置が提供される。
本願発明の他の態様によれば、抽出モジュール、テストモジュール、算出モジュール、レイアウト情報領域、故障情報領域、故障発生領域、配線情報領域及び判定結果領域を備える故障検出率算出装置を用いる故障検出率算出方法であって、(イ)抽出モジュールが、配線間距離が近接距離範囲内である隣接配線ペアの配線間距離が互いに異なる複数の区間のそれぞれにおける配線長、及び配線間距離を情報として含む配線ペア情報、及び隣接配線ペアに対応するブリッジ故障情報をレイアウト情報領域に含まれる半導体集積回路のレイアウト情報から抽出し、配線ペア情報を配線情報領域に格納し、ブリッジ故障情報を故障情報領域に格納するステップと、(ロ)テストモジュールが、故障検出率算出対象のブリッジ故障テストパターンによって隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行い、判定結果を判定結果領域に格納するステップと、(ハ)算出モジュールが、配線情報領域、判定結果領域、及び故障発生率領域からそれぞれ読み出した配線ペア情報、配線ペアでのブリッジ故障の検出情報を含む判定テストの判定結果、及び配線間距離に依存するブリッジ故障発生率を用いて、ブリッジ故障テストパターンの配線長及び配線間距離で重み付けされたブリッジ故障検出率を算出するステップとを含む故障検出率算出方法が提供される。
本願発明の更に他の態様によれば、故障検出率算出装置及びテスタを用いる故障検出方法であって、(イ)故障検出率算出装置の抽出モジュールが、配線間距離が近接距離範囲内である隣接配線ペアの配線間距離が互いに異なる複数の区間のそれぞれにおける配線長、及び配線間距離を情報として含む配線ペア情報、及び隣接配線ペアに対応するブリッジ故障情報を、故障検出率算出装置のレイアウト情報領域に含まれる半導体集積回路のレイアウト情報から抽出し、配線ペア情報を故障検出率算出装置の配線情報領域に格納し、ブリッジ故障情報を故障情報領域に格納するステップと、(ロ)故障検出率算出装置のテストモジュールが、故障検出率算出対象のブリッジ故障テストパターンによって隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行い、判定結果を故障検出率算出装置の判定結果領域に格納するステップと、(ハ)故障検出率算出装置の算出モジュールが、配線情報領域、判定結果領域、及び故障検出率算出装置の故障発生率領域からそれぞれ読み出した配線ペア情報、配線ペアでのブリッジ故障の検出情報を含む判定テストの判定結果、及び配線間距離に依存するブリッジ故障発生率を用いて、ブリッジ故障テストパターンの配線長及び配線間距離で重み付けされたブリッジ故障検出率を算出するステップと、(ニ)テスタが、ブリッジ故障検出率が算出されたブリッジ故障テストパターンを適用して、半導体集積回路のブリッジ故障検出テストを行うステップとを含む故障検出方法が提供される。
本発明によれば、半導体集積回路に対するブリッジ故障テストパターンの故障検出率を高精度に算出する故障検出率算出装置、故障検出率算出方法及び故障検出方法を提供できる。
次に、図面を参照して、本発明の第1乃至第4の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す第1乃至第4の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
(第1の実施の形態)
本発明の第1の実施の形態に係る故障検出率算出装置1は、図1に示すように、配線間距離が近接距離範囲内である隣接配線ペアの配線長、及び配線間距離を情報として含む配線ペア情報、及び隣接配線ペアに対応するブリッジ故障情報をLSIのレイアウト情報から抽出する抽出モジュール11と、故障検出率算出対象のブリッジ故障テストパターンによって隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行うテストモジュール12と、配線ペア情報、配線ペアでのブリッジ故障情報、判定テストの判定結果、及び配線間距離に依存するブリッジ故障発生率を用いて、ブリッジ故障テストパターンの配線長及び配線間距離で重み付けされたブリッジ故障検出率を算出する算出モジュール13とを備える。抽出モジュール11は、場合によってLSIのレイアウト情報から隣接配線ペアのそれぞれを駆動する基本セルに関連する情報も抽出する。抽出モジュール11は、隣接配線ペアをテストモジュール12で処理可能なブリッジ故障に変換する機能も含む(本発明の本質ではないため、以下では説明を省略する)。
「近接距離」は、ブリッジ故障が発生する配線間距離として設定される。例えば、配線間距離に対するブリッジ故障発生率の分布等に基づき、ブリッジ故障が発生する確率が特定の確率以上となる配線間距離を、近接距離として設定する。ブリッジ故障発生率は、配線ペアの配線間距離に依存し、一般には配線ペアの配線間距離が長くなるほど、ブリッジ故障発生率は減少する。ブリッジ故障発生率は、テストエレメントグループ(TEG)の評価結果、過去に製造されたLSIのブリッジ故障検査結果等から算出される。図1に示した故障検出率算出装置1は、隣接配線ペアの配線間距離が近接距離以下である領域のブリッジ故障の故障検出率を算出する。
近接距離は、例えば、ブリッジ故障テストパターンが適用されるLSI(以下において、「対象LSI」という)の最小配線ピッチ等を基準にして設定できる。具体的には、最小配線ピッチの整数倍を近接距離に設定する。或いは、対象LSIの製造に適用されるプロセスにおいて検出されたウェハ上のダストのサイズ分布情報に基づき、近接距離を設定してもよい。例えば、ダストの最大サイズを上限とし、或いは最大数分布のサイズを基準の近接距離とする。ダストのサイズ分布は、対象LSIと同一のプロセスを適用して過去に製造された製品のプロセスにおけるダスト検査結果等から得られる。
既に述べたように、配線ペアを構成するそれぞれの配線を伝搬する信号の組み合わせ等に依存して、配線ペアにおける配線間ショートに起因するブリッジ故障が活性化され、次段の回路以降にブリッジ故障が伝搬する。隣接配線ペアに対応したブリッジ故障とは、隣接配線ペアにおける活性化されたブリッジ故障である。
図1に示すように、抽出モジュール11、テストモジュール12及び算出モジュール13は中央演算処理装置(CPU)10に含まれる。故障検出率算出装置1は、更に記憶装置20、入力装置30、出力装置40を備える。又、故障検出率算出装置1は、LSIのブリッジ故障検出テストを行うテスタ2に、ブリッジ故障テストパターンを供給する。
記憶装置20は、レイアウト情報領域201、近接距離領域202、回路情報領域203、故障発生率領域204、配線情報領域205、故障情報領域206、テストパターン領域207、判定結果領域208及び故障検出率情報領域209を備える。レイアウト情報領域201は、対象LSIのレイアウト情報を格納する。レイアウト情報は、例えば信号配線レイアウト情報、及び、信号配線レイアウト情報に含まれる基本セル等の外形、端子位置情報、各層の配線の太さ、間隔等の設計ルール、ビアの外形等の基礎的な情報から構成される信号配線レイアウト基礎情報である。近接距離領域202は、予め設定される近接距離を格納する。回路情報領域203は、対象LSIの電気的な接続情報等の回路情報を格納する。故障発生率領域204は、予め取得されたブリッジ故障発生率を格納する。配線情報領域205は、レイアウト情報から抽出された配線ペア情報を格納する。故障情報領域206は、配線ペア等の情報に基づいて作成されたブリッジ故障情報を格納する。テストパターン領域207は、ブリッジ故障検出テストに用いるブリッジ故障テストパターンを格納する。判定結果領域208は、判定テストの判定結果、即ちブリッジ故障検出テストパターンによる各ブリッジ故障の検出(未検出)情報を格納する。故障検出率情報領域209は、算出されたブリッジ故障検出率及び重み順に並べられた未検出故障情報を格納する。
入力装置30は、キーボード、マウス、ライトペン又はフレキシブルディスク装置等で構成される。入力装置30より故障検出率算等(故障検出率算出及び重み付き未検出故障の出力)出実行者は、故障検出率算出等に使用するレイアウト情報や回路情報を指定したり、近接距離を設定できる。又、故障検出率算出等の実行や中止等の指示の入力も可能である。
又、出力装置40としては、故障検出率等を表示するディスプレイやプリンタ、或いはコンピュータ読み取り可能な記録媒体に保存する記録装置等が使用可能である。ここで、「コンピュータ読み取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク等の電子データを記録することができるような媒体等を意味する。具体的には、フレキシブルディスク、CD−ROM、MOディスク等が「コンピュータ読み取り可能な記録媒体」に含まれる。
ブリッジ故障の例を図2に示す。図2は、第1の駆動回路101と第1の受信回路103を接続する配線111と、第2の駆動回路102と第2の受信回路104及び第3の受信回路105を接続する配線112が、抵抗Rを介して接続するブリッジ故障の例である。第1の駆動回路101に信号A1、信号B1及び信号C1が入力し、第2の駆動回路102に信号A2及び信号B2が入力する。第1の受信回路103に信号A3が更に入力し、第1の受信回路103は信号S3を出力する。第2の受信回路104に信号A4が更に入力し、第2の受信回路104は信号S4を出力する。第3の受信回路105は信号S5を出力する。
配線111及び配線112と抵抗Rとのそれぞれ接続点の電位V1及び電位V2と、第1の受信回路103、第2の受信回路104及び第3の受信回路105の入力端子の論理しきい値との関係によって、第1の受信回路103、第2の受信回路104及び第3の受信回路105を介してブリッジ故障が伝搬するか否かが決まる。例えば、ブリッジ故障が発生していない場合、信号S1=0の時、電位V1が第1の受信回路103の入力端子の論理しきい値より小さいが、信号S2=1となって、図2に示した(仮定された)ブリッジ故障が活性化されることにより電位V1が第1の受信回路103の入力端子の論理しきい値以上になる場合に、第1の受信回路103を介してブリッジ故障が伝搬する。つまり、ブリッジ故障が活性化されていない場合とブリッジ故障が活性化された場合で第1の受信回路103の出力の状態が変化すると、ブリッジ故障が伝搬する。ブリッジ故障が活性化される場合に第1の受信回路103の出力の状態が変化するか否かは、第1の受信回路103に入力する信号A3のレベルにも依存する。尚、電位V1及び電位V2は、抵抗Rの大きさ、第1の駆動回路101に入力する信号A1、信号B1及び信号C1のレベル、及び第2の駆動回路102に入力する信号A2及び信号B2のレベルに依存する。ここで、「レベル」はハイレベル又はローレベルのいずれかである。既に述べたように、信号S1と信号S2が互いに異なるレベルに設定されたときに配線111と配線112間でのブリッジ故障の活性化に伴う「誤り」信号(正常時と異なる信号)がLSIの出力端子まで伝搬した場合に、配線111と配線112間でのブリッジ故障が検出される。
図3に、隣接する配線間距離DLが近接距離D以下である配線ペア(以下において、「隣接配線ペア」という。)のレイアウト例を示す。図3は、同一配線層に形成された配線LAと配線LBからなる配線ペアのレイアウトを示す。ここで、配線間距離DLは、配線LA及び配線LBの対向する辺間の距離とする。ただし、配線LA及び配線LBのそれぞれ配線中心を通過する中心線間の距離を配線間距離DLとしてもよい。又、隣接する部分の配線長を、以下において「隣接配線長」という。
図3に示したノードna1及びノードna2は配線LAの端部である。ノードnb1及びノードnb8は配線LBの端部である。ノードnb2〜ノードnb7は、配線LBが折れ曲がる部分である。図3に示すように、ノードnb1〜ノードnb2間の隣接配線長はL1、ノードnb2〜ノードnb3間の隣接配線長はLV1、ノードnb3〜ノードnb4間の隣接配線長はL2、ノードnb4〜ノードnb5間の隣接配線長はLV2、ノードnb5〜ノードnb6間の隣接配線長はL3、ノードnb6〜ノードnb7間の隣接配線長はLV3、ノードnb7〜ノードnb8間の隣接配線長はL4である。ここで、隣接配線長L1〜L3は、配線LAが延伸する方向と平行に延伸する配線LBの配線長である。隣接配線長LV1〜LV3は、配線LAが延伸する方向と垂直方向に延伸する配線LBの配線長である。図3に示したように、ノードnb1〜ノードnb2間の配線間距離はd1、ノードnb3〜ノードnb4間の配線間距離はd2、ノードnb5〜ノードnb6間の配線間距離はd3、ノードnb7〜ノードnb8間の配線間距離はd4である。
図3に示した区分距離dは、後述するように、ブリッジ故障検出率に隣接配線ペアの配線間距離及び隣接配線長の重み付けをするために設定される。以下において、配線間距離DLのうち区分距離dの(n−1)倍より長く且つ区分距離dのn倍以下の区間を区間SEnとする(n:1以上の整数)。例えば、配線間距離DLが区分距離d以下の距離の区間を区間SE1、区分距離dより長く且つ区分距離dの2倍以下の距離の区間を区間SE2、区分距離dの2倍より長く且つ区分距離dの3倍以下の距離の区間を区間SE3とする。つまり、図3は、近接距離Dの3分の1として区分距離dを設定し、配線間距離DLを区間SE1〜区間SE3に分割した例を示す。尚、区間SE1〜区間SE3に含まれる距離を互いに異なる値に設定してもよい。
図3に示した隣接配線ペアの場合、図4に示すような配線ペア情報がレイアウト情報から抽出される。図4は、隣接配線ペアの隣接する部分をノードnb1〜ノードnb8で分割し、各ノード間の隣接配線長を、配線間距離DLで分類した表である。以下において、分割された隣接配線ペアの隣接する部分を「隣接部」といい、例えば隣接部{nb1、nb2}で表す。隣接部{nb1、nb2}は、ノードnb1〜ノードnb2間の隣接部である。
図4において、各隣接部の配線ペア情報は、項x1、x2及びx3を用いて「(x1,x2,x3)」で示される。項x1は各隣接部の図3における左端部に接続する隣接部の隣接配線長である。項x2は各隣接部の隣接配線長及び配線間距離であり、隣接配線長と配線間距離はコロン「:」で区切られる。項x3は各隣接部の図3における右端部に接続する隣接部の隣接配線長である。隣接部{nb1、nb2}は左端部に接続する隣接部がないため、項x1が空欄である。隣接部{nb7、nb8}は右端部に接続する隣接部がないため、項x3が空欄である。図4において、項x1或いは項x3にそれぞれ対応する隣接部が、項x2に対応する隣接部にそれぞれ接続する端部から隣接間距離が減少する方向に延伸する場合(即ち、項x2の値を減少させる場合)に、項x1或いは項x3にマイナス符号「−」が付加される。
図4に示した詳細な配線ペア情報を用いることにより高精度にブリッジ故障テストパターンの故障検出率を算出することができる。しかし、対象LSIが大規模LSIの場合には、図4に示したような詳細な配線ペア情報をレイアウト情報から抽出するために要する時間が増大する。レイアウト情報から配線ペア情報を抽出する時間の増大を抑制するため、区間SEnにおける隣接部の配線間距離が、区間SEnの平均配線間距離で一定であると仮定することが有効である。隣接部の配線間距離を区間SEnの平均配線間距離とした場合の、図3に示した隣接配線ペアの配線ペア情報を図5に示す。区間SEnにおける隣接部の配線間距離は区間SEnの平均配線間距離(n−1/2)×dであるが、図5では配線間距離の記載を省略している。又、図5では項x1及び項x3の隣接配線長は区分距離dに対する比で表される。
尚、互いに直交する方向に延伸する配線部分でのブリッジ故障の発生率は低いため、各隣接部の両端部に接続する隣接部で発生するブリッジ故障を無視することも可能である。図5に示した配線ペア情報から、両端部に接続する隣接部の情報を削除した配線ペア情報を図6に示す。図6に示したように、区間SE1における隣接配線長はL1+L4、区間SE2における隣接配線長はL2、区間SE3における隣接配線長はL3である。
図4〜図6は配線ペア情報の表記方法の例であり、各項について全て加減した値を示すようにしてもよいし、他の表記方法で配線ペア情報を表記してもよい。又、図4〜図6のように表形式で出力せず、例えばデータベース等の電子情報の形態で保持して利用することも可能である。
図1に示した算出モジュール13が、ブリッジ故障テストパターンのブリッジ故障検出率を算出する方法を以下に説明する(IDDQテストを前提とした場合:配線ペア情報とブリッジ故障ペア情報は同じ。)。算出モジュール13は、配線ペア情報から得られたブリッジ故障情報、判定テストの結果及びブリッジ故障発生率を用いて、隣接配線ペアの配線間距離に依存するブリッジ故障発生率が重み付けされた、ブリッジ故障テストパターンのブリッジ故障検出率を算出する。説明を分かりやすくするために、図7に、配線ペア情報、判定結果及びブリッジ故障発生率の表の例を示す。
図7は、図示を省略する配線LA及び配線LBからなる隣接配線ペアP1、配線LC及び配線LDからなる隣接配線ペアP2、及び配線LE及び配線LFからなる隣接配線ペアP3についての、配線ペア情報(ブリッジ故障情報)、判定結果及びブリッジ故障発生率を示す。図7は、既に説明した図5と同様の形式で配線ペア情報を示している。隣接配線ペアP1においては、区間SE1、区間SE2及び区間SE3の配線ペア情報が、(1、L1、1)、(−1、L2、2)+(2、L4、−1)及び(−2、L3,1)である。隣接配線ペアP2においては、区間SE1、区間SE2及び区間SE3の配線ペア情報が、(1、L5、1)+(2、L8、1)、(−1、L6、−1)及び(1、L7,−2)である。隣接配線ペアP3においては、区間SE1及び区間SE2の配線ペア情報が、(1、L9、1)及び(−1、L10、−1)である。図7の「判定」の欄は、テストモジュール12による判定結果を示す。
図7に示した平均ブリッジ故障発生率f1〜f3は、区間SE1〜区間SEnにおけるブリッジ故障発生率の平均値である。「判定」の欄の「HD」は検出、「UD」は未検出を意味する。つまり、ブリッジ故障テストパターンによって隣接配線ペアP1及び隣接配線ペアP3でのブリッジ故障は検出され、隣接配線ペアP2でのブリッジ故障は検出されない。
算出モジュール13は、式(1)を用いて区間SE1〜区間SEnの平均ブリッジ故障発生率が考慮された、ブリッジ故障テストパターンの重み付きブリッジ故障検出率BDを算出する:

BD=Σ(fi×(DLi+ΔDLi)}/Σ{fi×(ALi+ΔALi)} ・・・・・(1)

式(1)で、Σはi=1からnまでの和を意味し、fiは区間SEiでの平均ブリッジ故障発生率である。変数iが小さいほど区間SEiでの配線間距離は短く、平均ブリッジ故障発生率fiは大きい。DLiはブリッジ故障が検出可能な隣接配線ペアの区間SEiでの隣接配線長、ΔDLiは区間SEiの各隣接部の端部の補正長である。端部の補正長ΔDLiについては後述する。ALiは対象LSIに含まれる全隣接配線ペアの区間SEiでの隣接配線長、ΔALiは、区間SEiでの全隣接配線ペアの各隣接部の端部の補正長である。ただし、隣接配線長ALiは、どのようなブリッジ故障テストパターンを使用してもブリッジ故障が検出できない冗長故障が発生する配線部分の隣接配線長を除く。したがって、図7に示した隣接配線ペアP1、隣接配線ペアP2、及び隣接配線ペアP3に対するブリッジ故障テストパターンの重み付きブリッジ故障検出率BDは、以下の式(2)を用いて算出される:

BD={f1×(DL1+ΔDL1)+f2×(DL2+ΔDL2)+f3×(DL3+ΔDL3)}/{(f1×(AL1+ΔAL1)+f2×(AL2+ΔAL2)+f3×(AL3+ΔAL3)} ・・・・・(2)

ここで、以下の式(3)〜式(14)が成立している:

DL1=L1+L9 ・・・・・(3)
ΔDL1=ΔL1+ΔL9 ・・・・・(4)
DL2=L2+L4+L10 ・・・・・(5)
ΔDL2=ΔL2+ΔL4+ΔL10 ・・・・・(6)
DL3=L3 ・・・・・(7)
ΔDL3=ΔL3 ・・・・・(8)
AL1=L1+L5+L8+L9 ・・・・・(9)
ΔAL1=ΔL1+ΔL5+ΔL8+ΔL9 ・・・・・(10)
AL2=L2+L4+L6+L10 ・・・・・(11)
ΔAL2=ΔL2+ΔL4+ΔL6+ΔL10 ・・・・・(12)
AL3=L3+L7 ・・・・・(13)
ΔAL3=ΔL3+ΔL7 ・・・・・(14)

式(1)に示したように、算出モジュール13は、区間SE1〜区間SEnでのそれぞれの隣接配線長DLi及び補正長ΔDLiと平均ブリッジ故障発生率f1〜fnとの積を、隣接配線ペア毎に算出する。以下において、隣接配線ペア毎の区間SE1〜区間SEnの隣接配線長DLi及び補正長ΔDLiと平均ブリッジ故障発生率f1〜fnとの積の和を、隣接配線ペアの「重みWT」という。
上記の「端部の補正長」とは、各隣接部の両端に接続する隣接部を、各隣接部に含まれる配線の一部とみなしたときの配線長である。端部の補正長を隣接配線長に加えることにより、各隣接部の両端に接続する隣接部であり、各隣接部が延伸する方向と直交する方向に延伸する配線におけるブリッジ故障を考慮して故障検出率を算出できる。隣接部の端部の補正長ΔDLi及び補正長ΔALiは、例えば以下に示す式(15)により定義され、隣接部毎に算出される:

ΔLDi=(x1+x3)×d/2 ・・・・・(15)

式(15)におけるx1及びx3は、図5に示した配線ペア情報の項x1及び項x3の値である。尚、補正長ΔDLi及び補正長ΔALiをすべて0とした場合、配線間距離が短いほどブリッジ故障発生率が低めに見積られる。しかし、互いに直交する方向に延伸する配線におけるブリッジ故障の発生率は、平行に延伸する配線におけるブリッジ故障の発生率に比べて十分小さい。そのため、補正長ΔDLi及び補正長ΔALiを0として重み付きブリッジ故障検出率BDを算出してもよい。
ここで、ブリッジ故障における冗長故障の例を図8及び図9に示す。図8は、信号SA1と、信号SAをレベル変換せずに転送するバッファ回路310の出力信号SA2がそれぞれ伝搬する配線311及び配線312を示す。信号SA1と信号SA2は常に同一レベル値であるため、配線311と配線312間のブリッジ故障を検出できない。
図9は、バッファ回路320に入力する信号SB1が伝搬する配線321と、バッファ回路322に入力する信号SB2が伝搬する配線323を示す。ただし、バッファ回路322の出力信号は他の回路に伝搬せず、更にLSI外部に出力されない。配線321と配線323間に発生するブリッジ故障の誤り信号が伝搬する信号が信号SB2であるとき、配線321と配線323間のブリッジ故障を検出できない。
以下に、図1に示した故障検出率算出装置1によって、ブリッジ故障検出テストの品質指標としてブリッジ故障テストパターンの故障検出率を算出し、故障検出率が算出されたブリッジ故障テストパターンを用いて対象LSIのブリッジ故障検出テストを行う方法を、図10に示したフローチャートを用いて説明する。以下では、図3に示した隣接配線ペアを例にして故障検出率を算出する方法を説明する。又、区間SEnにおける隣接部の配線間距離が平均配線間距離(n−1/2)×dであるとして故障検出率を算出する。
(イ)ステップS10において、図1に示す入力装置30を介して、対象LSIのレイアウト情報がレイアウト情報領域201に格納される。又、予め設定された近接距離Dが、入力装置30を介して近接距離領域202に格納される。
(ロ)ステップS20において、対象LSIの回路情報が回路情報領域203に格納される。対象LSIのレイアウト情報と回路情報は互いに関連付けがされており、レイアウト情報に含まれる配線と回路情報に含まれる信号配線とを対応させることができる。
(ハ)ステップS30において、配線間距離DLに依存するブリッジ故障発生率が入力装置30を介して故障発生率領域204に格納される。ここで、ブリッジ故障発生率は、区間SE1〜区間SEnにおける平均ブリッジ故障発生率f1〜fnを含む。
(ニ)ステップS40において、抽出モジュール11が、レイアウト情報及び近接距離Dをレイアウト情報領域201及び近接距離領域202からそれぞれ読み出す。抽出モジュール11は、レイアウト情報に含まれる複数の配線ペアの中で、配線間距離DLが近接距離D以下である隣接配線ペアを抽出する。更に、抽出モジュール11は、抽出された隣接配線ペアについて、隣接配線長及び配線間距離DLを含む配線ペア情報をレイアウト情報から抽出する。例えば、図3に示した隣接配線ペアについて、図5に示した配線ペア情報が抽出される。対象LSIが複数の隣接配線ペアを含む場合は、隣接配線ペア毎に配線ペア情報が抽出される。抽出された隣接配線ペア及び配線ペア情報は、配線情報領域205に格納される。抽出モジュール11は、更に、配線ペアの各信号を駆動する基本セル等関連情報を抽出し、個々の配線ペアに対応したブリッジ故障を作成し、故障情報領域206に格納する。
(ホ)ステップS50において、テストモジュール12が、ブリッジ故障を故障情報領域206から読み出す。更にテストモジュール12は、回路情報を回路情報領域203から読み出す。テストモジュール12は、隣接配線ペアに対応したブリッジ故障を検出対象とする判定テストを実行する。つまり、テストモジュール12は、抽出された隣接配線ペアでブリッジ故障が発生した場合、そのブリッジ故障が論理ブリッジ故障検出テストによって検出されるか否かを判定する。具体的には、テストモジュール12が備える自動テストパターン発生器(ATPG)121が、回路情報に基づき対象LSIのブリッジ故障テストパターンを発生する。ブリッジ故障テストパターンを発生することにより、回路情報に含まれる各配線ペアについて、配線ペアで発生するブリッジ故障を検出されるか否かが判明する。回路情報とレイアウト情報は互いに関連付けがされているため、レイアウト情報から抽出された隣接配線ペアでのブリッジ故障が検出されるか否かが判定できる。ここで、ATPG121によって発生されるブリッジ故障テストパターンのブリッジ故障検出率が、図1に示した故障検出率算出装置1によって算出される。発生されたブリッジ故障テストパターン及び判定テストによる判定結果は、テストパターン領域207及び判定結果領域208にそれぞれ格納される。
(ヘ)ステップS60において、算出モジュール13が、配線ペア情報、配線ペアに対応するブリッジ故障の検出(未検出)情報を含む判定結果及びブリッジ故障発生率を、判定情報領域205、判定結果領域208及び故障発生率領域204からそれぞれ読み出す。算出モジュール13は、配線ペア情報に対応したブリッジ故障検出に関する判定結果及びブリッジ故障発生率を用いて、ブリッジ故障テストパターンの重み付きブリッジ故障検出率BDを、式(1)によって算出する。算出された重み付きブリッジ故障検出率BDは、故障検出率情報領域209に格納される。又、算出モジュール13は、未検出故障の重みを算出し、重み順に故障検出率情報領域209に格納する。
(ト)ステップS70において、図1に示した故障検出率算出装置1のテストパターン領域207に格納されたブリッジ故障テストパターンが、出力装置40を介してテスタ2に転送される。転送されたブリッジ故障テストパターンを用いて、テスタ2は製造された対象LSIに対して、ブリッジ故障検出テストを行う。つまり、重み付きブリッジ故障検出率BDが算出されたブリッジ故障テストパターンを用いることにより、テスト品質が保証されたブリッジ故障検出テストが実施可能である。したがって、重み付きブリッジ故障検出率BDが所望の検出率を満足しない場合は、重み付きブリッジ故障検出率BDを改善した後に、対象LSIのブリッジ故障検出テストを行う。或いは、他のブリッジ故障テストパターンを適用して対象LSIのブリッジ故障検出テストを行う。
ところで、故障検出率算出装置1によれば、ブリッジ故障が未検出の隣接配線ペアについての区間SE1〜区間SEnでの隣接配線長がそれぞれ抽出される。例えば、図7に示した隣接配線ペアP2の重みWTは、式(16)を用いて算出される:

WT=Σ{fi×(DLi+ΔDLi)}
=f1×(L5+ΔL5+L8+ΔL8)+f2×(L6+ΔL6)+f3×(L7+ΔL7) ・・・・・(16)

ブリッジ故障が未検出の隣接配線ペアがある場合は、重みWTが大きい隣接配線ペアの順に、未検出の隣接配線ペアでのブリッジ故障を検出するブリッジ故障テストパターンを追加することより、重み付きブリッジ故障検出率BDを効率よく改善することができる。
図3において、近接距離Dを3つの区間SE1〜区間SE3に分割し、平均ブリッジ故障発生率f1〜f3を用いて重み付きブリッジ故障検出率BDを算出する例を説明した。しかし、近接距離Dを3つ以外の区間に分割してもよいことは勿論である。近接距離Dをいくつの区間に分割するかは、ブリッジ故障発生率の配線間距離依存性による。即ち、ブリッジ故障発生率の配線間距離依存が大きいほど、近接距離Dに対する区分距離dの比率を小さくして、近接距離Dを多くの区分に分割する。
対象LSIが多層配線を有する場合、各隣接配線ペアについて配線層毎に配線ペア情報を抽出した後、重み付きブリッジ故障検出率BDが算出される。配線層によってブリッジ故障発生率が異なる場合には、それぞれの配線層毎にブリッジ故障発生率を設定して、重み付きブリッジ故障検出率BDが算出される。
以上に説明したように、図1に示した故障検出率算出装置1によれば、隣接配線ペアの配線間距離DLに依存するブリッジ故障発生率を重みとする、ブリッジ故障テストパターンの重み付きブリッジ故障検出率BDが算出される。つまり、レイアウト情報を考慮してブリッジ故障検出テストの品質を評価できる。そして、テスト品質を評価されたブリッジ故障検出テストが、製造された対象LSIに適用可能となる。その結果、例えば重み付きブリッジ故障検出率BDが高いブリッジ故障テストパターンを対象LSIに適用することにより、高精度にブリッジ故障箇所が検出される。検出結果に基づきブリッジ故障箇所を調査することにより、ブリッジ故障の発生を低減するための有効な対策を検討できる。
(第2の実施の形態)
本発明の第2の実施の形態に係る故障検出率算出装置1Aは、図11に示すように、テストモジュール12が、ATPG121の代わりにシミュレーション装置122を備える点が図1に示した故障検出率算出装置1と異なる。その他の構成については、図1に示す第1の実施の形態と同様である。
図1に示した故障検出率算出装置1では、ATPG121がブリッジ故障テストパターンを発生し、テストモジュール12は、発生されたブリッジ故障テストパターンを用いて隣接配線ペアでのブリッジ故障を検出対象とするブリッジ故障検出テストを実行する。
一方、図11に示した故障検出率算出装置1Aでは、テストモジュール12は、予め作成されたブリッジ故障テストパターンを用いて、隣接配線ペアでのブリッジ故障を検出対象とするブリッジ故障検出テストを実行する。つまり、故障検出率算出装置1Aは、予め作成されたブリッジ故障テストパターンのブリッジ故障検出率を算出する。以下に、図11に示した故障検出率算出装置1Aによってブリッジ故障テストパターンの故障検出率を算出し、故障検出率が算出されたブリッジ故障テストパターンを用いて対象LSIのブリッジ故障検出テストを行う方法を、図12に示したフローチャートを用いて説明する。
(イ)ステップS10〜ステップS30において、図10に示したフローチャートのステップS10〜ステップS30で説明した方法と同様にして、対象LSIのレイアウト情報、近接距離D、レイアウト情報に関連付けられた対象LSIの回路情報、及び配線間距離DLに依存するブリッジ故障発生率が、レイアウト情報領域201、近接距離領域202、回路情報領域203、及び故障発生率領域204にそれぞれ格納される。
(ロ)ステップS35において、予め作成されたブリッジ故障テストパターンが入力装置30を介してテストパターン領域207に格納される。既に配線ペアおよびブリッジ故障が定義され、ATPGにより検出されたブリッジ故障がある場合は、入力装置30を介してそれぞれ配線情報領域205、故障情報領域206、判定結果領域208に格納される。
(ハ)ステップS35において、配線ペア及びブリッジ故障が得られていない場合に、ステップS40において、図10に示したフローチャートのステップS40で説明した方法と同様にして、抽出モジュール11が隣接配線ペア及び隣接配線ペアの配線ペア情報をレイアウト情報から抽出する。抽出モジュール11は、更に、配線ペアの各信号を駆動する基本セル等関連情報を抽出し、個々の配線ペアに対応したブリッジ故障を作成し、故障情報領域206に格納する。
(ニ)ステップS55において、図11に示したテストモジュール12が、ブリッジ故障を故障情報領域206から読み出す。更にテストモジュール12は、回路情報及びブリッジ故障テストパターンを回路情報領域203及びテストパターン領域207からそれぞれ読み出す。テストモジュール12は、隣接配線ペアに対応したブリッジ故障を検出対象とする判定テストを実行する。具体的には、シミュレーション装置122が、回路情報に含まれる対象LSIの回路にブリッジ故障テストパターンを適用して、対象LSIの故障シミュレーションを実行する。故障シミュレーションを実行することにより、回路情報に含まれる各配線ペアについて、配線ペアで発生するブリッジ故障が検出されるか否かが判明する。回路情報とレイアウト情報は互いに関連付けがされているため、レイアウト情報から抽出される隣接配線ペアでのブリッジ故障が検出されるか否かが判定される。判定テストによる判定結果は、判定結果領域208に格納される。
(ホ)図12に示したステップS60において、図10に示したフローチャートのステップS60で説明した方法と同様にして、重み付きブリッジ故障検出率BDが算出される。又、未検出故障の重みが算出され、重み順に故障検出率情報領域209に格納される。更に図12に示したステップS70において、図11に示したテストパターン領域207から転送されるブリッジ故障テストパターンを用いて、テスタ2は製造された対象LSIのブリッジ故障検出テストを行う。
図11に示した故障検出率算出装置1Aによれば、予め作成されたブリッジ故障テストパターンを用いたブリッジ故障検出テストについて、重み付きブリッジ故障検出率BD及び未検出故障の重みが算出される。他は、第1の実施の形態と実質的に同様であり、重複した記載を省略する。
(第3の実施の形態)
本発明の第3の実施の形態に係る故障検出率算出装置1Bは、図13に示すように、抽出モジュール11が、隣接配線長とブリッジ故障発生率との積である隣接配線ペアの重みWTを算出する重み算出装置110を備える点が図1に示した故障検出率算出装置1と異なる。その他の構成については、図1に示す第1の実施の形態と同様である。
重み算出装置110は、近接距離Dに依存するブリッジ故障発生率f(D)をを算出する関数を内蔵し、その関数を用いて隣接配線ペアの重みWTを算出する。
一般に、ブリッジ故障発生率はダストサイズ及びLSIの配線間距離に依存にする。図14に、LSIの製造ラインで発生するダストに起因するブリッジ故障発生率を示す。図14の横軸は配線間距離である。図14に示すように、配線間距離が最小配線間距離D0未満の場合には、ダストに起因するブリッジ故障発生率は0%である。そして、配線間距離が最小配線間距離D0以上になると、一般的にブリッジ故障発生率はダストの発生率と強い相関を持って変化する。配線間距離yにおけるLSIの製造ラインでのダストの発生率n(y)は、例えば最小配線間距離D0で多数の配線を配置した配線TEGによってショート不良発生頻度を測定したり、モンテカルロシミュレーションを実行したりして求めることができる。一般に、発生率n(y)は、1/yαに比例して減少する(α:2より大きい実数)。以下では、説明を分かりやすくするため、隣接配線ペアが配置された面におけるダストの形状は円であるとする。隣接配線ペアが配置された面におけるダストの直径(以下において、単に「直径」という)が近接距離D以上のときにダストに起因するブリッジ故障が発生するとして、ブリッジ故障発生率f(D)は式(17)で表される:

f(D)=∫{n(y)×(y−D)}dy ・・・・・(17)

式(17)で、∫dyはy=DからDmaxまでの積分を意味する。式(17)において、Dmaxは近接距離Dより十分大きな値を設定する。式(17)にn(y)=A/yαを代入し、Dmax>>Dを考慮すると、式(18)が得られる(A:比例定数):

f(D)=A×∫{1/yα-1−D/yα)}dy
=A/{(α−1)×(α−2)×Dα-1} ・・・・・(18)

ところで、隣接部での配線間距離より直径が大きいダストが隣接部の端部に接してブリッジ故障が発生する場合がある。図15に、配線LAと配線LBが配線間距離Yで隣接し、直径が配線間距離Yより大きいダストGaの周辺部が配線LAと配線LB間に接する例を示す。ダストGaは曲折部E1で配線LBに接している。又、配線LBの曲折部E1において、配線間距離Yの隣接部と隣接配線長LVの隣接部が接続している。ダストGaは配線LA及び配線LBに接するため、ダストGaに起因するブリッジ故障が配線LAと配線LBに発生する。
以下に、図15に示したダストGaが、配線LAと配線LBでのブリッジ故障の起因となる場合のダストGaの最小直径dAについて検討する。ここで、曲折部E1と曲折部E1に対向する配線LAの位置Tとを結ぶ直線からダストGaの中心Caまでの、配線LAの延伸する方向の距離を距離xとする。配線間距離Yと隣接配線長LVに応じて以下の2つのケースが考えられる。いずれのケースにおいても、最小直径dAの最大値はY+LVである。
(A)LV<Yのケース:
近接距離Dの影響が及ぶ範囲としての距離xの最大値は、(2×Y×LV)1/2である。したがって、式(19)が成り立つ:

(dA/2)2=x2+(Y−dA/2)2 ・・・・・(19)

配線LAと配線LBにブリッジ故障が発生するダストGaの最小直径dAは式(20)になる:

dA=Y×{1+(x/Y)2} ・・・・・(20)

(B)LV≧Yのケース:
近接距離Dの影響が及ぶ範囲としての距離xの最大値は、(Y+LV)/2である。ダストGaの最小直径dAは式(21)又は式(22)になる:

(I)0<x<Dの場合:

dA=Y×{1+(x/Y)2} ・・・・・(21)

(II)D≦x≦(Y+LV)/2の場合:

dA=2×x ・・・・・(22)

ところで、x>0の場合に、ブリッジ故障発生率f(D)が式(18)と異なる場合がある。例えば、図16に示すダストGbの中心Cbが、ダストGaと同様に、曲折部E1と位置Tを結ぶ直線から配線LAの延伸する方向の距離xの位置にあり、ダストGbの直径dBが最小直径dAより大きいとする。その場合、ダストGaの頂点位置TaよりダストGbの頂点位置Tbの方が配線LAに近いため、ブリッジ故障発生率f(D)は式(18)と異なる。ここで「頂点位置」とは、配線LAから最も遠いダストGa及びダストGbの周辺部の位置である。具体的には、ダストGaの頂点位置Ta及びダストGbの頂点位置Tbと配線LAからの距離の差dDは式(23)で得られる:

dD=[dA/2−{(dA/2)2−x21/2]−[dB/2−{(dB/2)2−x21/2] ・・・・・(23)

直径dBが大きくなると差dDは大きくなるが、一般には直径dBが大きくなるにつれてダストの発生率が急激に低下する。したがって、直径dBのダストGbが発生することによる式(18)に示すブリッジ故障発生率f(D)の誤差は、ブリッジ故障検出率の精度にほとんど影響しない。したがって、近接距離Dでのブリッジ故障発生率f(D)として式(18)を使用可能である。
図17に、上記(B)のケースにおける、最小直径dAを距離xに対してプロットしたグラフを示す。図17に示したグラフから、最小直径dAは、x≦Y/2の場合に式(24)、Y/2<x≦(Y+LV)/2の場合に式(25)のように近似される:

dA=Y ・・・・・(24)

dA=2×x ・・・・・(25)

図18に式(24)及び式(25)を用いて近似した最小直径dAを距離xに対してプロットしたグラフを示す。図18に破線で示した図17における最小直径dAと、実線で示した式(24)及び式(25)で近似した最小直径dAはよく重なっている。したがって、式(24)及び式(25)を用いて近似した最小直径dAを用いても、ブリッジ故障検出率の精度にほとんど影響しない。式(18)で表される、Y/2<x≦(Y+LV)/2の場合でのブリッジ故障発生率f(D)に対応する重み付きブリッジ故障検出率BDは、式(26)で表される:

Gb=∫f(2x)dx
=A/{(α−1)×(α−2)}×∫(2x)α-1}dx ・・・・・(26)

式(26)で∫dxはx=Y/2から(Y+LV)/2までの積分を意味する。
実際のLSIのレイアウトでは、図19に示すように、配線LBの曲折部が連続する場合がある。図19では、配線LBの曲折部E1で配線間距離Yの隣接部と隣接配線長LVの隣接部が接続し、更に曲折部E2で隣接配線長LVの隣接部と隣接配線長Lxの隣接部が接続する。図19に示した配線LBのすべての曲折部E1、E2について、上記に説明したように式(26)を適用して重み付きブリッジ故障検出率BDを算出したときに、計算時間が増加する割には重み付きブリッジ故障検出率BDの精度が向上しない場合がある。その場合、例えば以下のようにブリッジ故障発生率f(D)を算出することにより、重み付きブリッジ故障検出率BDの算出時間の増大を抑制できる。即ち、隣接配線長Lxの隣接部におけるブリッジ故障発生率f(D)の算出に、Lx≦Y/2の場合は式(24)を使用し、Lx≦(Y+LV)/2の場合は式(24)及び式(25)を使用する。
又、配線の曲折部の前後で、隣接配線ペアが平行に隣接する場合がある。例えば図20に示すLSIのレイアウトでは、配線LAと配線LBが配線間距離Y1で隣接する領域R1と、配線間距離Y2で隣接する領域R3が存在する。更に、配線LBの曲折部E1と曲折部E2間の隣接部の一部と、配線LAの曲折部E3と曲折部E4間の隣接部の一部とが、配線間距離Lx1で隣接する領域R2が存在する。図20では、領域R1、R2及びR3をハッチングで示した。領域R1、R2及びR3について、曲折部E1〜E4も考慮して、上記で説明した方法を用いてブリッジ故障発生率f(D)を算出する。
以下に、図13に示した故障検出率算出装置1Bによってブリッジ故障テストパターンの故障検出率を算出し、故障検出率が算出されたブリッジ故障テストパターンを用いて対象LSIのブリッジ故障検出テストを行う方法を、図21に示したフローチャートを用いて説明する。
(イ)ステップS10〜ステップS20において、図10に示したフローチャートのステップS10〜ステップS20で説明した方法と同様にして、対象LSIのレイアウト情報、近接距離D、レイアウト情報に関連付けられた対象LSIの回路情報が、レイアウト情報領域201、近接距離領域202、及び回路情報領域203にそれぞれ格納される。
(ロ)図21のステップS30において、例えば図14に示した配線間距離DLに依存するブリッジ故障発生率が、入力装置30を介して故障発生率領域204に格納される。
(ハ)ステップS45において、図10に示したフローチャートのステップS40で説明した方法と同様にして、抽出モジュール11が隣接配線ペア及び隣接配線ペアの配線ペア情報をレイアウト情報から抽出する。その際、重み算出装置110が、故障発生率領域204からブリッジ故障発生率を読み出し、例えば式(18)によってブリッジ故障発生率f(D)を算出する関数を用いて、抽出された隣接配線ペアのブリッジ故障発生率を算出する。重み算出装置110は、算出したブリッジ故障発生率を用いて隣接配線ペアの重みWTを算出する。つまり、レイアウト情報からの隣接配線ペアの抽出と同時に、式(1)の「Σ(fi×DLi)」が隣接配線ペア毎に算出される。抽出モジュール11は、更に、配線ペアの各信号を駆動する基本セル等関連情報を抽出し、個々の配線ペアに対応したブリッジ故障を作成し、算出された隣接配線ペアの重みWTとともに、故障情報領域206に格納する。
(ニ)ステップS50において、図10に示したフローチャートのステップS50で説明した方法と同様にして、テストモジュール12が、ブリッジ故障テストパターンを発生して判定テストを実行する。
(ホ)ステップS60において、算出モジュール13が、配線ペア情報及びその重みに対応するブリッジ故障の検出(未検出)情報を含む判定結果を用いて、ブリッジ故障テストパターンの重み付きブリッジ故障検出率BDを算出する。故障情報が各ブリッジ故障に対応する隣接配線ペアの重みWTを含むため、図21のステップS60では、算出モジュール13は、故障発生率領域204からブリッジ故障発生率を読み出さずに、式(1)を用いて重み付きブリッジ故障検出率BD、及び各未検出故障の重みを算出する。
(ヘ)ステップS70において、図10に示したフローチャートのステップS70で説明した方法と同様にして、テスタ2は製造された対象LSIのブリッジ故障検出テストを行う。
上記の説明では、ステップS50においてブリッジ故障テストパターンを発生して判定テストを実行する例を示した。しかし、第2の実施の形態で説明した方法と同様にして、故障シミュレーションを実行して判定テストを実行してもよい。又、ステップS30においてブリッジ故障発生率が故障発生率領域204に格納される例を示したが、重み算出装置110がブリッジ故障発生率を予め内蔵していてもよい。
以上に説明したように、第3の実施の形態に係る故障検出率算出装置1Bは、重み算出装置110が式(18)によって算出するブリッジ故障発生率f(D)を用いて隣接配線ペアに対応するブリッジ故障の重みWTを算出して、重み付きブリッジ故障検出率BDを算出する。そのため、図13に示した故障検出率算出装置1Bによれば、配線間距離を分割してブリッジ故障発生率を設定する図1に示した故障検出率算出装置1より、レイアウトの影響がより反映された重み付きブリッジ故障検出率BDを算出できる。他は、第1の実施の形態と実質的に同様であり、重複した記載を省略する。

(第4の実施の形態)
本発明の第4の実施の形態に係る故障検出率算出装置1Cは、図22に示すように、ブリッジ故障が未検出であると判定された隣接配線ペアを検出するブリッジ故障テストパタ−ンを作成するテストパターン更新モジュール14を更に備える点が図13に示した故障検出率算出装置1Bと異なる。その他の構成については、図13に示す第3の実施の形態と同様である。判定テストにおいてブリッジ故障が未検出であると判定された隣接配線ペアを、以下において「未検出隣接配線ぺア」という。
テストパターン更新モジュール14は、判定装置141、選択装置142及びテストパターン生成装置143を備える。判定装置141は、重み付きブリッジ故障検出率BDが、予め設定された基準値を満足するか否かを判定する。選択装置142は、未検出隣接配線ペアが複数ある場合に、未検出隣接配線ペアに優先順位をつけて、複数の未検出隣接配線ペアから一つの未検出隣接配線ペアを選択する。既に述べたように、故障検出率算出装置1Cは、レイアウト情報から抽出されたすべての隣接配線ペアの重みWTを算出する。つまり、未検出隣接配線ペアの重みWTも算出される。選択装置142は、最も重みWTが大きい未検出隣接配線ペアの集合を選択する。テストパターン生成装置143は、選択された未検出隣接配線ペアでのブリッジ故障を検出する追加テストパターンを生成する。
以下に、図22に示した故障検出率算出装置1Cによってブリッジ故障テストパターンの故障検出率を算出し、故障検出率が算出されたブリッジ故障テストパターンを用いて対象LSIのブリッジ故障検出テストを行う方法を、図23に示したフローチャートを用いて説明する。
(イ)ステップS5において、予め設定された基準値が入力装置30を介して基準値領域210に格納される。
(ロ)ステップS10〜S60において、図21に示したフローチャートのステップS10〜S60で説明した方法と同様にして、ブリッジ故障テストパターンの重み付きブリッジ故障検出率BDが算出される。即ち、レイアウト情報から隣接配線ペア、隣接配線ペア情報及び配線ペアに対応するブリッジ故障が抽出され、同時に隣接配線ペアの重みWTが算出される。算出された隣接配線ペアの重みWTは、配線ペア情報の一部として配線情報領域205に格納される。次いで、対象LSIのブリッジ故障テストパターンによって隣接配線ペアが検出されるか否かが判定される。更に、配線ペア情報及び判定結果を用いてブリッジ故障テストパターンの重み付きブリッジ故障検出率BDが算出される。
(ハ)ステップS62において、判定装置141が、重み付きブリッジ故障検出率BD及び基準値を、故障検出率情報領域209及び基準値領域210からそれぞれ読み出す。判定装置141は、重み付きブリッジ故障検出率BDが基準値を満足するか否か判定し、重み付きブリッジ故障検出率BDが基準値を満足する場合はステップS70に進む。重み付きブリッジ故障検出率BDが基準値を満足しない場合は、ステップS64に進む。
(ニ)ステップS64において、選択装置142が、隣接配線ペアの重みWT及び判定テストによる判定結果を配線情報領域205及び判定結果領域208からそれぞれ読み出す。選択装置142は、重みWTによって未検出隣接配線ペアに対応するブリッジ故障の優先順位付けを行い、重みWTが最も大きい未検出隣接配線ペアを選択する。選択された未検出隣接配線ペアの配線ペア情報、及び選択された未検出隣接配線ペアに対応するブリッジ故障は、選択故障情報領域211に格納される。
(ホ)ステップS66において、テストパターン生成装置143が、未検出隣接配線ペアのブリッジ故障情報及び回路情報を、選択故障情報領域211及び回路情報領域203から読み出す。テストパターン生成装置143は、未検出隣接配線ペアのブリッジ故障情報及び回路情報を用いて、選択された未検出隣接配線ペアでのブリッジ故障を検出する追加テストパターンを作成する。テストパターン生成装置143は、作成した追加テストパターンをテストパターン領域207に格納されたブリッジ故障テストパターンに追加して、ブリッジ故障テストパターンを更新する。その後、ステップS50に戻り、更新されたブリッジ故障テストパターンの判定テスト及び重み付きブリッジ故障検出率BDの算出を行う。判定装置141は、追加テストパターンが追加されたブリッジ故障テストパターンのブリッジ故障検出率が、基準値を満足するか否かを判定する。そして、重み付きブリッジ故障検出率BDが基準値を満足するまで、ステップS50〜ステップS66において、ブリッジ故障テストパターンの更新及び重み付きブリッジ故障検出率BDの算出を繰り返す。
(ヘ)ステップS70において、テストパターン領域207に格納されたブリッジ故障テストパターンが、出力装置40を介してテスタ2に転送される。転送されたブリッジ故障テストパターンを用いて、テスタ2は製造された対象LSIのブリッジ故障検出テストを行う。
上記では、未検出隣接配線ペアを一つずつ選択する例を示したが、検出可能な隣接配線ペアの重みの総和が予め設定された規定値以上になるように重みWTが大きい順に複数の未検出隣接配線ペアを選択して、選択されたすべての未検出隣接配線ペアに対応するブリッジ故障を検出する追加テストパターンを生成してもよい。規定値は、例えば対象LSIに含まれる全隣接配線ペアの重みWTの総和の80%として設定可能である。
以上に説明したように、本発明の第4の実施の形態に係る故障検出率算出装置1Cによれば、未検出隣接配線ペアでのブリッジ故障を検出する追加テストパターンを追加することにより、重み付きブリッジ故障検出率BDを改善することができる。他は、第2の実施の形態と実質的に同様であり、重複した記載を省略する。
(その他の実施の形態)
上記のように、本発明は第1乃至第4の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
既に述べた第1乃至第4の実施の形態の説明においては、同一配線層における配線ペアでのブリッジ故障を検出対象とする重み付きブリッジ故障検出率BDを算出する方法を示したが、配線層が互いに異なる配線間のブリッジ故障発生率を用いて、配線層が異なる配線間でのブリッジ故障を検出対象に含んだ重み付きブリッジ故障検出率BDを算出することができる。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第1の実施の形態に係る故障検出率算出装置の構成を示す模式図である。 ブリッジ故障の例を示す模式的な回路図である。 配線ペアのレイアウト例を示す上面図である。 本発明の第1の実施の形態に係る故障検出率算出装置により抽出される配線ペア情報の例である。 本発明の第1の実施の形態に係る故障検出率算出装置により抽出される配線ペア情報の他の例である。 本発明の第1の実施の形態に係る故障検出率算出装置により抽出される配線ペア情報の更に他の例である。 本発明の第1の実施の形態に係る故障検出率算出方法で使用する配線ペア情報、判定結果及びブリッジ故障発生率の例を示す表である。 冗長故障の例を示す模式的な回路図である。 冗長故障の他の例を示す模式的な回路図である。 本発明の第1の実施の形態に係る故障検出率算出方法を説明するためのフローチャートである。 本発明の第2の実施の形態に係る故障検出率算出装置の構成を示す模式図である。 本発明の第2の実施の形態に係る故障検出率算出方法を説明するためのフローチャートである。 本発明の第3の実施の形態に係る故障検出率算出装置の構成を示す模式図である。 ブリッジ故障発生率と配線間距離の関係を示すグラフである。 配線ペアのレイアウト例を示す上面図である。 配線ペアのレイアウト例を示す上面図である。 ブリッジ故障起因のダストの最小直径とダストの位置の関係を示すグラフである。 ブリッジ故障起因のダストの最小直径とダストの位置の関係を示すグラフである。 配線ペアのレイアウト例を示す上面図である。 配線ペアのレイアウト例を示す上面図である。 本発明の第3の実施の形態に係る故障検出率算出方法を説明するためのフローチャートである。 本発明の第4の実施の形態に係る故障検出率算出装置の構成を示す模式図である。 本発明の第4の実施の形態に係る故障検出率算出方法を説明するためのフローチャートである。
符号の説明
1、1A、1B、1C…故障検出率算出装置
2…テスタ
11…抽出モジュール
12…テストモジュール
13…算出モジュール
14…テストパターン更新モジュール
110…重み算出装置
121…ATPG
122…シミュレーション装置
141…判定装置
142…選択装置
143…テストパターン生成装置
201…レイアウト情報領域
202…近接距離領域
203…回路情報領域
204…故障発生率領域
205…配線情報領域
206…故障情報領域
207…テストパターン領域
208…判定結果領域
209…故障検出率情報領域
210…基準値領域
211…選択故障情報領域

Claims (5)

  1. 配線間距離が近接距離範囲内である隣接配線ペアの前記配線間距離が互いに異なる複数の区間のそれぞれにおける配線長、及び前記配線間距離を情報として含む配線ペア情報、及び前記隣接配線ペアに対応するブリッジ故障情報を半導体集積回路のレイアウト情報から抽出する抽出モジュールと、
    故障検出率算出対象のブリッジ故障テストパターンによって前記隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行うテストモジュールと、
    前記配線ペア情報、前記配線ペアでのブリッジ故障情報、前記判定テストの判定結果、及び前記配線間距離に依存するブリッジ故障発生率を用いて、前記ブリッジ故障テストパターンの前記配線長及び前記配線間距離で重み付けされたブリッジ故障検出率を算出する算出モジュール
    とを備えることを特徴とする故障検出率算出装置。
  2. 前記抽出モジュールが、前記配線長と前記ブリッジ故障発生率との積で前記隣接配線ペアの重みを算出する重み算出装置を備えることを特徴とする請求項1に記載の故障検出率算出装置。
  3. 抽出モジュール、テストモジュール、算出モジュール、レイアウト情報領域、故障情報領域、故障発生領域、配線情報領域及び判定結果領域を備える故障検出率算出装置を用いる故障検出率算出方法であって、
    前記抽出モジュールが、配線間距離が近接距離範囲内である隣接配線ペアの前記配線間距離が互いに異なる複数の区間のそれぞれにおける配線長、及び前記配線間距離を情報として含む配線ペア情報、及び前記隣接配線ペアに対応するブリッジ故障情報を前記レイアウト情報領域に含まれる半導体集積回路のレイアウト情報から抽出し、前記配線ペア情報を前記配線情報領域に格納し、前記ブリッジ故障情報を前記故障情報領域に格納するステップと、
    前記テストモジュールが、故障検出率算出対象のブリッジ故障テストパターンによって前記隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行い、判定結果を前記判定結果領域に格納するステップと、
    前記算出モジュールが、前記配線情報領域、前記判定結果領域、及び前記故障発生率領域からそれぞれ読み出した前記配線ペア情報、前記配線ペアでのブリッジ故障の検出情報を含む前記判定テストの判定結果、及び前記配線間距離に依存するブリッジ故障発生率を用いて、前記ブリッジ故障テストパターンの前記配線長及び前記配線間距離で重み付けされたブリッジ故障検出率を算出するステップ
    とを含むことを特徴とする故障検出率算出方法。
  4. 前記故障検出率算出装置が備える重み算出装置が、前記配線長と前記ブリッジ故障発生率との積で前記隣接配線ペアでのブリッジ故障の重みを算出するステップを更に含むことを特徴とする請求項3に記載の故障検出率算出方法。
  5. 故障検出率算出装置及びテスタを用いる故障検出方法であって、
    前記故障検出率算出装置の抽出モジュールが、配線間距離が近接距離範囲内である隣接配線ペアの前記配線間距離が互いに異なる複数の区間のそれぞれにおける配線長、及び前記配線間距離を情報として含む配線ペア情報、及び前記隣接配線ペアに対応するブリッジ故障情報を、前記故障検出率算出装置のレイアウト情報領域に含まれる半導体集積回路のレイアウト情報から抽出し、前記配線ペア情報を前記故障検出率算出装置の配線情報領域に格納し、前記ブリッジ故障情報を前記故障情報領域に格納するステップと、
    前記故障検出率算出装置のテストモジュールが、故障検出率算出対象のブリッジ故障テストパターンによって前記隣接配線ペアでのブリッジ故障が検出されるか否かを判定する判定テストを行い、判定結果を前記故障検出率算出装置の判定結果領域に格納するステップと、
    前記故障検出率算出装置の算出モジュールが、前記配線情報領域、前記判定結果領域、及び前記故障検出率算出装置の故障発生率領域からそれぞれ読み出した前記配線ペア情報、前記配線ペアでのブリッジ故障の検出情報を含む前記判定テストの判定結果、及び前記配線間距離に依存するブリッジ故障発生率を用いて、前記ブリッジ故障テストパターンの前記配線長及び前記配線間距離で重み付けされたブリッジ故障検出率を算出するステップと、
    前記テスタが、前記ブリッジ故障検出率が算出された前記ブリッジ故障テストパターンを適用して、前記半導体集積回路のブリッジ故障検出テストを行うステップ
    とを含むことを特徴とする故障検出方法。
JP2005344003A 2005-11-29 2005-11-29 故障検出率算出装置、故障検出率算出方法及び故障検出方法 Active JP4723987B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005344003A JP4723987B2 (ja) 2005-11-29 2005-11-29 故障検出率算出装置、故障検出率算出方法及び故障検出方法
US11/604,886 US8082534B2 (en) 2005-11-29 2006-11-28 Apparatus and method for calculating fault coverage, and fault detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005344003A JP4723987B2 (ja) 2005-11-29 2005-11-29 故障検出率算出装置、故障検出率算出方法及び故障検出方法

Publications (2)

Publication Number Publication Date
JP2007147503A JP2007147503A (ja) 2007-06-14
JP4723987B2 true JP4723987B2 (ja) 2011-07-13

Family

ID=38209067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005344003A Active JP4723987B2 (ja) 2005-11-29 2005-11-29 故障検出率算出装置、故障検出率算出方法及び故障検出方法

Country Status (2)

Country Link
US (1) US8082534B2 (ja)
JP (1) JP4723987B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7770080B2 (en) * 2006-01-10 2010-08-03 Carnegie Mellon University Using neighborhood functions to extract logical models of physical failures using layout based diagnosis
JP4746432B2 (ja) * 2006-01-12 2011-08-10 株式会社東芝 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法
JP4805792B2 (ja) 2006-11-21 2011-11-02 株式会社東芝 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置
JP4377926B2 (ja) * 2007-04-23 2009-12-02 株式会社東芝 テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法
JP4881332B2 (ja) * 2008-02-15 2012-02-22 株式会社東芝 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法
US8001438B1 (en) * 2008-08-15 2011-08-16 Xilinx, Inc. Measuring bridge-fault coverage for test patterns within integrated circuits
JP5075853B2 (ja) 2009-02-06 2012-11-21 株式会社東芝 ブリッジ故障除去装置およびブリッジ故障除去方法
JP4908557B2 (ja) * 2009-08-21 2012-04-04 株式会社東芝 パターン判定方法
US8539426B2 (en) * 2011-02-22 2013-09-17 International Business Machines Corporation Method and system for extracting compact models for circuit simulation
KR102424369B1 (ko) * 2016-01-20 2022-07-22 삼성전자주식회사 시뮬레이션 시간을 단축할 수 있는 반도체 집적 회로의 신뢰성 불량률 예측 방법 및 그 장치
JP6760086B2 (ja) * 2017-01-05 2020-09-23 富士通株式会社 設定プログラム、設定方法、及び設定装置
JP2017175146A (ja) * 2017-05-02 2017-09-28 ルネサスエレクトロニクス株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276500A (ja) * 1999-03-23 2000-10-06 Toshiba Corp 重み付き故障検出率評装置及びその評価方法
JP2003107138A (ja) * 2001-10-01 2003-04-09 Toshiba Corp テストパターン選別装置及びテストパターン選別方法
JP2004220447A (ja) * 2003-01-16 2004-08-05 Toshiba Corp 故障検出率算出装置及び故障検出率算出方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121576A (ja) * 1993-10-20 1995-05-12 Mitsubishi Denki Semiconductor Software Kk 故障シミュレーション装置
JPH1152030A (ja) * 1997-08-08 1999-02-26 Fujitsu Ltd 論理回路用テストパターン作成方法及び装置、並びに、論理回路用試験方法及び装置
JP2005135226A (ja) * 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd 半導体集積回路のテスト回路挿入方法及び装置
JP4602004B2 (ja) * 2004-06-22 2010-12-22 株式会社東芝 テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276500A (ja) * 1999-03-23 2000-10-06 Toshiba Corp 重み付き故障検出率評装置及びその評価方法
JP2003107138A (ja) * 2001-10-01 2003-04-09 Toshiba Corp テストパターン選別装置及びテストパターン選別方法
JP2004220447A (ja) * 2003-01-16 2004-08-05 Toshiba Corp 故障検出率算出装置及び故障検出率算出方法

Also Published As

Publication number Publication date
US8082534B2 (en) 2011-12-20
JP2007147503A (ja) 2007-06-14
US20070201618A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
US8082534B2 (en) Apparatus and method for calculating fault coverage, and fault detection method
JP4746432B2 (ja) 故障リスト及びテストパターン作成装置、故障リスト及びテストパターン作成方法、故障リスト作成及び故障検出率算出装置、及び故障リスト作成及び故障検出率算出方法
US8769470B2 (en) Timing closure in chip design
JP4805792B2 (ja) 遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置
JP4881332B2 (ja) 半導体集積回路のテスト品質評価装置、および半導体集積回路のテスト品質評価方法
JP5204420B2 (ja) システマティック欠陥に対応したルータにおける歩留まりの最適化
JP4711801B2 (ja) 回路設計システム及び回路設計プログラム
JP5728839B2 (ja) 故障診断方法、装置及びプログラム
US7983858B2 (en) Fault test apparatus and method for testing semiconductor device under test using fault excitation function
JP2006251933A (ja) クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム
JP4377926B2 (ja) テストパターン作成及び故障検出率算出装置並びにテストパターン作成及び故障検出率算出方法
US20110154139A1 (en) Computer product and apparatus for failure diagnosis support
JP2010113475A (ja) 故障解析容易化設計を行うための回路設計装置
US20050182587A1 (en) Circuit quality evaluation method and apparatus, circuit quality evaluation program, and medium having the program recorded thereon
JP2004246557A (ja) 半導体集積回路の検証方法及びレイアウト方法
JP4713381B2 (ja) 半導体装置の故障検出装置及び故障検出方法
JP6070337B2 (ja) 物理故障解析プログラム、物理故障解析方法および物理故障解析装置
JP5374727B2 (ja) リソグラフィシミュレーション装置、ならびにリソグラフィシミュレーションプログラムおよびそれを使用した半導体装置設計製造方法
US7036063B2 (en) Generalized fault model for defects and circuit marginalities
JP2008102016A (ja) テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム
Gharaybeh et al. A parallel-vector concurrent-fault simulator and generation of single-input-change tests for path-delay faults
US8886487B2 (en) Bridge fault removal apparatus, bridge fault removal method, and computer readable medium comprising computer program code for removing bridge fault
JP5103501B2 (ja) 故障推定装置及び方法
Arai et al. Note on layout-aware weighted probabilistic bridge fault coverage
Meza-Ibarra et al. Identification of logic paths influenced by severe coupling capacitances

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4723987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3