JP4716370B2 - Low dielectric constant film damage repair method and semiconductor manufacturing apparatus - Google Patents
Low dielectric constant film damage repair method and semiconductor manufacturing apparatus Download PDFInfo
- Publication number
- JP4716370B2 JP4716370B2 JP2006085973A JP2006085973A JP4716370B2 JP 4716370 B2 JP4716370 B2 JP 4716370B2 JP 2006085973 A JP2006085973 A JP 2006085973A JP 2006085973 A JP2006085973 A JP 2006085973A JP 4716370 B2 JP4716370 B2 JP 4716370B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- dielectric constant
- low dielectric
- radicals
- processing chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 71
- 230000008439 repair process Effects 0.000 title claims description 48
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000012545 processing Methods 0.000 claims description 159
- 239000007789 gas Substances 0.000 claims description 136
- 230000008569 process Effects 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 23
- 238000004380 ashing Methods 0.000 claims description 22
- 229910052799 carbon Inorganic materials 0.000 claims description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- ROSDSFDQCJNGOL-UHFFFAOYSA-N Dimethylamine Chemical compound CNC ROSDSFDQCJNGOL-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- CRSOQBOWXPBRES-UHFFFAOYSA-N neopentane Chemical compound CC(C)(C)C CRSOQBOWXPBRES-UHFFFAOYSA-N 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 150000003254 radicals Chemical class 0.000 description 77
- 235000012431 wafers Nutrition 0.000 description 70
- 239000010410 layer Substances 0.000 description 51
- 238000012546 transfer Methods 0.000 description 18
- 238000009832 plasma treatment Methods 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 15
- 150000001875 compounds Chemical class 0.000 description 9
- 238000002474 experimental method Methods 0.000 description 8
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000003507 refrigerant Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- HMUNWXXNJPVALC-UHFFFAOYSA-N 1-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C(CN1CC2=C(CC1)NN=N2)=O HMUNWXXNJPVALC-UHFFFAOYSA-N 0.000 description 2
- LDXJRKWFNNFDSA-UHFFFAOYSA-N 2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound C1CN(CC2=NNN=C21)CC(=O)N3CCN(CC3)C4=CN=C(N=C4)NCC5=CC(=CC=C5)OC(F)(F)F LDXJRKWFNNFDSA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 2
- 229910008051 Si-OH Inorganic materials 0.000 description 2
- 229910006358 Si—OH Inorganic materials 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000000921 elemental analysis Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 150000003384 small molecules Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、シリコン、炭素、酸素及び水素を含む低誘電率膜に対して、プラズマなどにより炭素の脱離したダメージ層の修復を行う技術に関する。 The present invention relates to a technique for repairing a damaged layer from which carbon has been detached by plasma or the like on a low dielectric constant film containing silicon, carbon, oxygen, and hydrogen.
半導体デバイスは年々高集積化する傾向にあり、半導体ウェハ(以下ウェハという)等の基板に形成されるパターンの微細化に応えるためにレジスト材料や露光技術の改善が進み、レジストマスクの開口寸法も相当小さくなってきている。 As semiconductor devices tend to be highly integrated year by year, resist materials and exposure techniques have been improved to meet the demands for finer patterns formed on substrates such as semiconductor wafers (hereinafter referred to as wafers). It is getting smaller.
一方高集積化を図るためにデバイス構造が多層化されているが、動作速度を向上させるためには寄生容量を小さくすることが必要であることから、絶縁膜例えば層間絶縁膜についても低誘電率膜の材料の開発が進められている。この低誘電率膜の一つとして、例えばSi−C結合を有するポーラスMSQ(Methyl−hydrogen−Silses−Quioxane)膜などと呼ばれているSiCOH膜が挙げられる。 On the other hand, the device structure is multi-layered for high integration, but it is necessary to reduce the parasitic capacitance to improve the operation speed. Development of membrane materials is underway. As one of the low dielectric constant films, for example, a SiCOH film called a porous MSQ (methyl-hydrogen-silses-quioxane) film having a Si—C bond can be cited.
このSiOCH膜は、例えば銅配線が埋め込まれるため、レジストマスク及びハードマスクをエッチングのためのマスクとして用いて、例えばCF4ガスをプラズマ化したプラズマによりエッチングが行われ、次いで酸素ガスをプラズマ化したプラズマによりレジストマスクのアッシング(灰化処理)が行われる。図14はこの様子を模式的に示しており、100はSiOCH膜、101はレジストマスク、102はハードマスクである。 Since this SiOCH film is embedded with, for example, copper wiring, the resist mask and the hard mask are used as etching masks, for example, etching is performed with plasma obtained by plasmaizing CF4 gas, and then plasma obtained by converting oxygen gas into plasma. Thus, ashing of the resist mask is performed. FIG. 14 schematically shows this state, in which 100 is a SiOCH film, 101 is a resist mask, and 102 is a hard mask.
ところでSiOCH膜100に対してエッチングやアッシングなどのプラズマ処理を行う場合、プラズマに曝されたSiOCH膜100の露出面、即ち凹部の側壁及び底面において、プラズマによって例えばSi−C結合が切れてCが膜中から脱離する。Cの脱離によって不飽和結合手の生成したSiは、その状態では不安定であるため、その後例えば大気中の水分等と結合してSi−OHとなる。
By the way, when plasma processing such as etching or ashing is performed on the SiOCH
このようにプラズマ処理によって、SiOCH膜100の露出面にはダメージ層103が形成されてしまうが、このダメージ層103は炭素の含有量が低下していることから、誘電率が低下してしまう。配線パターンの線幅の微細化及び配線層や絶縁膜等の薄膜化が進んでいることから、ウェハW全体に対して表面部の与える影響の割合が大きくなっており、表面部といえどもその誘電率の低下により半導体装置の特性が設計値から外れてしまう要因の一つになる。
As described above, the
一方、このような問題を解決する方法として、特許文献1に記載の技術が知られている。この技術は、Si−Si結合及びSi−CH3結合からなるシラザン系化合物を用いて、ドライエッチングによって生成したOH基からなるダメージ層の表面改質を行うものである。しかしながらこの技術は、OH基のHと上記シラザン系化合物とを置換する表面改質であり、プラズマ処理を行う前の状態に戻すものではないため、誘電率には設計値からのずれが生じる。また、上記シラザン系化合物の分子が大きいため、Hとの置換によって膜の表面に結合した分子が立体障害となり、分子が膜の内部まで浸透できず、膜の内部まで改質できなかった。
On the other hand, as a method for solving such a problem, a technique described in
本発明はこのような事情の下になされたものであり、その目的は、シリコン、炭素、酸素及び水素を含む低誘電率膜からなる絶縁膜が積層された基板において、プラズマなどにより処理が施されてCの脱離したダメージ層を修復する技術を提供することにある。 The present invention has been made under such circumstances, and an object of the present invention is to perform treatment with plasma or the like on a substrate on which an insulating film made of a low dielectric constant film containing silicon, carbon, oxygen and hydrogen is laminated. Another object of the present invention is to provide a technique for repairing a damaged layer from which C has been detached.
本発明の低誘電率膜のダメージ修復方法は、
シリコン、炭素、酸素及び水素を含む低誘電率膜がダメージを受けることによって炭素の脱離したダメージ層が形成された被処理体を処理室内に位置させる工程と、
前記処理室に外部側から接続されると共に熱源を備えた筐体内にCH3ラジカル生成用のガスを供給し、前記熱源の熱により前記ガスを熱分解して前記筐体内にCH3ラジカルを生成する工程と、
次いで、前記筐体内で生成されたCH3ラジカルを前記処理室内に供給して、前記ダメージ層にCH3を結合させる修復工程と、を含むことを特徴とする。
The damage repair method of the low dielectric constant film of the present invention is:
A step of positioning an object to be processed in which a damaged layer from which carbon has been desorbed by damaging a low dielectric constant film containing silicon, carbon, oxygen, and hydrogen, in a processing chamber;
A step of supplying a gas for generating CH3 radicals into a housing having a heat source connected to the processing chamber from the outside, and generating CH3 radicals in the housing by thermally decomposing the gas by the heat of the heat sources. When,
Next, the method includes a repairing step of supplying CH3 radicals generated in the housing into the processing chamber and bonding CH3 to the damaged layer.
低誘電率膜がダメージを受けてダメージ層が形成されるダメージ層混入工程は、低誘電率膜がプラズマに曝される工程であることを特徴とする。 The damaged layer mixing step in which the low dielectric constant film is damaged and a damaged layer is formed is a step in which the low dielectric constant film is exposed to plasma.
低誘電率膜がプラズマに曝される工程は、低誘電率膜に凹部を形成するためのエッチング工程及び/または低誘電率膜の上方に形成された有機膜よりなるレジスト膜を灰化するためのアッシング工程であることを特徴とする。 The step of exposing the low dielectric constant film to the plasma is an etching process for forming a recess in the low dielectric constant film and / or a resist film made of an organic film formed above the low dielectric constant film is ashed. It is characterized by being an ashing process.
低誘電率膜が形成された被処理体は、低誘電率膜がダメージを受けてダメージ層が形成されるダメージ層混入工程から修復工程に至るまで真空雰囲気に置かれることを特徴とする。 The object to be processed on which the low dielectric constant film is formed is characterized by being placed in a vacuum atmosphere from the damaged layer mixing process in which the low dielectric constant film is damaged to form a damaged layer to the repair process.
ダメージ層混入工程及び修復工程は同一処理容器内にて行われることを特徴とする。 The damaged layer mixing step and the repairing step are performed in the same processing container.
CH3ラジカル生成用のガスは、ジ−t−アルキルパーオキサイド((CH3)3COOC(CH3)3)、メタン(CH4)、アゾメタン((CH3)2N2、(CH3)3N)、2,2’−アゾビスイソブチルニトリル((CH3)2C(CN)N=N(CN)C(CH3)2)、ジメチルアミン((CH3)2NH)及びネオペンタン(C(CH3)4)の中から選択されるガスであることを特徴とする。 Gases for generating CH3 radicals are di-t-alkyl peroxide ((CH3) 3COOC (CH3) 3), methane (CH4), azomethane ((CH3) 2N2, (CH3) 3N), 2,2'-azo. A gas selected from bisisobutylnitrile ((CH3) 2C (CN) N = N (CN) C (CH3) 2), dimethylamine ((CH3) 2NH) and neopentane (C (CH3) 4) It is characterized by that.
本発明の半導体製造装置は、
シリコン、炭素、酸素及び水素を含む低誘電率膜がダメージを受けることによって炭素の脱離したダメージ層が形成された被処理体を収納するための処理室とと、
前記処理室内に設けられ、被処理体を載置するための載置台と、
前記処理室内を真空排気するための手段と、
前記処理室に外部側から接続され、CH3ラジカルを生成するための熱源を備えた筐体と、
前記筐体内にCH3ラジカル生成用ガスを供給するためのガス導入管と、
前記熱源の温度を制御する温度制御手段と、
前記筐体内にCH3ラジカル生成用のガスを供給し、前記熱源の熱により前記ガスが熱分解して生成したCH3ラジカルを前記筐体内から前記処理容器内に供給して、前記ダメージ層にCH3を結合させて修復するように制御信号を出力する制御部と、を備えたことを特徴とする。
The semiconductor manufacturing apparatus of the present invention
A processing chamber for storing an object to be processed on which a damaged layer from which carbon has been detached is formed by damage to a low dielectric constant film containing silicon, carbon, oxygen, and hydrogen; and
Provided within the processing chamber, and mounting table for mounting the object to be processed,
Means for evacuating the inside of the processing chamber,
A housing that is connected to the processing chamber from the outside and includes a heat source for generating CH3 radicals;
A gas introduction pipe for supplying a CH3 radical generating gas into the housing;
Temperature control means for controlling the temperature of the heat source;
A gas for generating CH3 radicals is supplied into the casing, and CH3 radicals generated by thermal decomposition of the gas by the heat of the heat source are supplied from the casing into the processing container, and CH3 is formed in the damaged layer. And a control unit that outputs a control signal so as to be coupled and repaired .
本発明は、シリコン、炭素、酸素及び水素を含む低誘電率膜におけるCの脱離したダメージ層に対して、CH3ラジカルを供給することによってCを結合させてダメージ層を修復でき、膜質の低下を抑えることができる。また、例えばポーラスな膜に対して表面部から奥深くまで侵入して修復でき、更にCH3ラジカルのライフタイムが長いことから、基板に対して面内均一性の高い修復処理を行うことができる。 The present invention can repair a damaged layer by bonding C to a damaged layer from which C is desorbed in a low dielectric constant film containing silicon, carbon, oxygen and hydrogen by supplying CH3 radicals, thereby reducing the film quality. Can be suppressed. Further, for example, a porous film can be repaired by penetrating deeply from the surface portion, and since the lifetime of the CH3 radical is long, a repair process with high in-plane uniformity can be performed on the substrate.
次に、図1及び図2を用いて本発明における修復方法を実施する装置の一例について説明する。この装置は、基板に対してエッチング及びアッシングを行うことのできるプラズマ処理装置2に、SiOCH膜の修復を行うことのできる機能を付加した構成となっている。図1に示したプラズマ処理装置2は、例えば内部が密閉空間となっている真空チャンバからなるプラズマ処理室をなす処理室21と、この処理室21内の底面中央に配設された載置台3と、載置台3の上方に当該載置台3と対向するように設けられた上部電極4とを備えている。
Next, an example of an apparatus that implements the repair method according to the present invention will be described with reference to FIGS. 1 and 2. This apparatus has a configuration in which a function capable of repairing a SiOCH film is added to a
前記処理室21は電気的に接地されており、また処理室21の底面の排気口22には排気管24を介して真空排気手段である排気装置23が接続されている。この排気装置23には図示しない圧力調整部が接続されており、この圧力調整部は後述の制御部2Aからの信号によって処理室21内を真空排気して所望の真空度に維持するように構成されている。処理室21の壁面にはウェハWの搬送口25が設けられており、この搬送口25はゲートバルブ26によって開閉可能となっている。
The processing chamber 21 is electrically grounded, and an
処理室21の内壁にはヒーターブロックが取り付けてあり、処理室21の内壁を高温例えば60℃以上に保持して、フルオロカーボン等の付着物が堆積しないように構成されているがここでは省略する。 A heater block is attached to the inner wall of the processing chamber 21, and the inner wall of the processing chamber 21 is held at a high temperature, for example, 60 ° C. or higher, so that deposits such as fluorocarbons are not deposited.
載置台3は、下部電極31とこの下部電極31を下方から支持する支持体32とからなり、処理室21の底面に絶縁部材33を介して配設されている。載置台3の上部には静電チャック34が設けられ、この静電チャック34を介して載置台3上にウェハWが載置される。静電チャック34は絶縁材料からなり、この静電チャック34の内部には高圧直流電源35に接続された電極箔36が設けられている。高圧直流電源35からこの電極箔36に電圧が印加されることによって静電チャック34表面に静電気が発生して、載置台3に載置されたウェハWは静電チャック34に静電吸着されるように構成されている。静電チャック34には後述するバックサイドガスをこの静電チャック34の上部に放出するための貫通孔34aが設けられている。
The mounting table 3 includes a
載置台3内には所定の冷媒(例えば、従来公知のフッ素系流体、水等)が通る冷媒流路37が形成されており、冷媒がこの冷媒流路37を流れることで載置台3が冷却され、この載置台3を介して載置台3上に載置されたウェハWが所望の温度に冷却されるように構成されている。また、下部電極31には図示しない温度センサーが装着されており、この温度センサーによって下部電極31上のウェハWの温度が常時監視されている。
A
また載置台3の内部にはHe(ヘリウム)ガス等の熱伝導性ガスをバックサイドガスとして供給するガス流路38が形成されており、このガス流路38は載置台3の上面の複数箇所で開口している。これらの開口部は静電チャック34に設けられた前記貫通孔34aと連通しており、ガス流路38にバックサイドガスを供給すると、このバックサイドガスは貫通孔34aを介して静電チャック34の上部へ流出する。このバックサイドガスが静電チャック34と静電チャック34上に載置されたウェハWとの隙間全体に均等に拡散することにより、この隙間における熱伝導性が高まるようになっている。
In addition, a
前記下部電極31はハイパスフィルタ(HPF)3aを介して接地され、また下部電極31には第2の高周波に対応する高周波例えば2MHzの高周波電源31aが整合器31bを介して接続されている。
The
また下部電極31の外周縁には静電チャック34を囲むようにフォーカスリング39が配置され、プラズマ発生時にこのフォーカスリング39を介してプラズマが載置台3上のウェハWに集束するように構成されている。
A
上部電極4は中空状に形成され、その下面には処理室21内へ処理ガスを分散供給するための多数の孔41が例えば均等に分散して形成されてガスシャワーヘッドを構成している。また上部電極4の上面中央にはガス導入管42が設けられ、このガス導入管42は絶縁部材27を介して処理室21の上面中央を貫通している。そしてこのガス導入管42は上流側において4本に分岐して分岐管42A〜42Dを形成し、バルブ43A〜43Dと流量制御部44A〜44Dとを介してガス供給源45A〜45Dに接続されている。後述のガス導入管42Eにはバルブ43Eと流量制御部44Eとを介してガス供給源45Eに接続されている。
このバルブ43A〜43E、流量制御部44A〜44Eはガス供給系46を構成して後述の制御部2Aからの制御信号によって各ガス供給源45A〜45Eのガス流量及び給断の制御を行うことができる。また、分岐管42A〜42D、ガス供給系46及び各ガス供給源45A〜45Dはプラズマ処理用のガスを供給する手段を構成している。
The upper electrode 4 is formed in a hollow shape, and a plurality of
The
上部電極4はローパスフィルタ(LPF)47を介して接地されており、またこの上部電極4には第1の高周波として、第2の高周波電源31aよりも周波数の高い高周波例えば60MHzの高周波電源4aが整合器4bを介して接続されている。
The upper electrode 4 is grounded via a low pass filter (LPF) 47, and the upper electrode 4 has a high frequency power source 4a having a higher frequency than the second high
上部電極4に接続された高周波電源4aからの高周波は、第1の高周波に相当するものであって、処理ガスをプラズマ化するためのものであり、下部電極31に接続された高周波電源31aからの高周波は、第2の高周波に相当するものであって、ウェハWにバイアス電力を印加することでプラズマ中のイオンをウェハW表面に引き込むためのものである。これら上部電極4及び下部電極31は、プラズマ処理用のガスをプラズマ化する手段を構成している。尚、高周波電源4a及び31aは制御部2Aに接続されており、制御信号に従って上部電極4及び下部電極31に供給される電力が制御される。
The high frequency from the high frequency power source 4a connected to the upper electrode 4 corresponds to the first high frequency, and is used to convert the processing gas into plasma. From the high
また、処理室21の側面にはCH3ラジカル生成用のガスをウェハWに供給するための手段であるガス加熱部63が設けられており、このガス加熱部63は例えば図3に示すように円筒状の筐体64からなり、ガスが図中右側から左側に流れるように処理室21及びガス導入管42Eに接続されている。処理室21とガス加熱部63との間にはCH3ラジカルを含むガスを被処理体に供給するための供給口67が形成されている。ガス加熱部63の内部にはガスを例えば1000℃に加熱できる熱源65例えばタングステンフィラメントがガスの流路に沿ってコイル状に設けられており、熱源65には筐体64を介して電源66が接続されている。前述のガス供給源45Eからガス導入管42Eを介してガス加熱部63に供給されたガスは、この熱源65によって熱分解してラジカルとなり、処理室21内に供給されるように構成されている。ガス加熱部63、ガス導入管42E、ガス供給系46及びガス供給源45EはCH3ラジカルを被処理体に供給するための手段を構成している。筐体64には例えば図示しない石英製の窓が設けられており、熱源65の温度を図示しない放射温度計により外部から測定して、熱源65の温度制御を行うように構成しても良い。
Further, a
このプラズマ処理装置2には例えばコンピュータからなる制御部2Aが設けられており、この制御部2Aはプログラム、メモリ、CPUからなるデータ処理部などを備えており、前記プログラムには制御部2Aからプラズマ処理装置2の各部に制御信号を送り、後述の各ステップを進行させることでウェハWに対してプラズマ処理を施すように命令が組み込まれている。また、例えばメモリには処理圧力、処理時間、ガス流量、電力値などの処理パラメータの値が書き込まれる領域を備えており、CPUがプログラムの各命令を実行する際これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号がこのプラズマ処理装置2の各部位に送られることになる。このプログラム(処理パラメータの入力操作や表示に関するプログラムも含む)は、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、MO(光磁気ディスク)、ハードディスク(HD)などの記憶部2Bに格納されて制御部2Aにインストールされる。
The
次に、前記プラズマ処理装置2を用いた本発明の半導体装置の製造方法の実施の形態について説明する。まずゲートバルブ26を開いて処理室21内へ図示しない搬送機構により300mm(12インチ)ウェハWを搬入する。このウェハWを載置台3上に水平に載置した後、ウェハWを載置台3に静電吸着する。その後搬送機構を処理室21から退去させてゲートバルブ26を閉じる。引き続きガス流路38からバックサイドガスを供給して、ウェハWを所定の温度に調整する。その後以下のステップを行う。
Next, an embodiment of a method for manufacturing a semiconductor device of the present invention using the
ここで、ウェハWの表面部の構造を図4(a)に示しておく。尚、この例では銅配線をデュアルダマシンで形成する工程の一部を表している。56はCu配線、53はエッチストッパであるSiC膜、54は層間絶縁膜であるSiOCH膜、59はハードマスクであるSiO2膜、51はレジストマスク、55は開口部である。
Here, the structure of the surface portion of the wafer W is shown in FIG. In this example, a part of the process of forming the copper wiring by the dual damascene is shown. 56 is a Cu wiring, 53 is a SiC film as an etch stopper, 54 is a SiOCH film as an interlayer insulating film, 59 is a
(ステップ1:エッチング工程)
排気装置23により排気管24を介して処理室21内の排気を行い処理室21内を所定の真空度に保持した後、ガス供給系46より例えばC4F8ガス、N2ガス及びArガスを供給する。続いて例えば周波数が60MHz、電力が1200Wの第1の高周波を上部電極4に供給して前記ガスの混合ガスである処理ガスをプラズマ化すると共に、例えば周波数が2MHz、電力が1200Wの第2の高周波を下部電極31に供給する。
(Step 1: Etching process)
After exhausting the inside of the processing chamber 21 through the
このプラズマ中には、炭素とフッ素との化合物の活性種が含まれており、SiO2膜59及びSiOCH膜54がこれら活性種雰囲気に曝されると、これらの膜中の原子と反応した化合物が生成され、これにより図3(b)に示すようにSiO2膜59、SiOCH膜54及びSiC膜53がエッチングされて凹部57が形成される。
This plasma contains active species of a compound of carbon and fluorine, and when the
この時プラズマに曝されることによって、SiOCH膜54に形成された凹部57の側壁には既述の通りCの脱離したダメージ層60が形成される。
By being exposed to plasma at this time, the
(ステップ2:アッシング工程)
次いで高周波電源4a、31aからの給電を止めて処理室21内におけるプラズマの発生を停止した後、ガス供給系46からのガスの供給を止める。次に排気装置23により処理室21内を排気して残存しているガスを除去して処理室21内を所定の真空度に保持する。
(Step 2: Ashing process)
Next, power supply from the high-
ガス供給系46より例えばO2ガスを供給して、例えば周波数が60MHz、電力が300Wの第1の高周波を上部電極4に供給して前記ガスをプラズマ化すると共に、例えば周波数が2MHz、電力が300Wの第2の高周波を下部電極31に供給する。
For example, O2 gas is supplied from the
このプラズマにより図3(c)に示すようにレジストマスク51がアッシングされて除去される。
With this plasma, the resist
この時プラズマに曝されることによって、前述のエッチング工程において形成されていたダメージ層60は更に厚くなると考えられる。
At this time, it is considered that the
(ステップ3:修復工程)
高周波電源4a、31aからの給電を止めて処理室21内におけるプラズマの発生を停止した後、ガス供給系46からのガスの供給を止める。次に排気装置23により処理室21内を排気して残存しているガスを除去して処理室21内を所定の真空度例えば1Pa(7.5mTorr)から10Pa(75mTorr)に保持する。一方予めガス加熱部63の熱源65例えばタングステンフィラメントに電源66から電力を供給して1000℃に保持しておく。
(Step 3: Restoration process)
After the power supply from the high
ガス供給源45EよりCH3ラジカル生成用のガスとして例えばC8H18O2(ジーt−アルキルパーオキサイド(構造式:(CH3)3COOC(CH3)3)ガスをガス導入管42Eを介してガス加熱部63に供給して、熱源65の熱によってこのガスを熱分解する。熱分解によってC8H18O2ガスは、(1)式及び(2)式に示す反応によりCH3ラジカルとなり、処理室21内に供給される。
C8H18O2 → 2(CH3)3CO ・・・・・・・(1)
(CH3)3CO → (CH3)2CO +CH3・・・・・・・(2)
For example, C8H18O2 (di-t-alkyl peroxide (structural formula: (CH3) 3COOC (CH3) 3) gas) is supplied from the
C8H18O2 → 2 (CH3) 3CO (1)
(CH3) 3CO → (CH3) 2CO + CH3 (2)
この状態を所定の時間例えば20分保持することにより、図4(d)に示すように前述のエッチング工程及びアッシング工程におけるプラズマによってSiOCH膜54に生成したダメージ層60は修復される。この反応を(3)式及び(4)式に示す。
SiO− + ・CH3 → SiOCH3 ・・・・・・・・・・(3)
SiO2 + ・CH3 → SiOCH3 + O−・・・・・・(4)
By maintaining this state for a predetermined time, for example, 20 minutes, the damaged
SiO− + .CH3 → SiOCH3 (3)
SiO2 + -CH3-> SiOCH3 + O- (4)
尚、・CH3はCH3ラジカルを示している。また、この反応機構を図5に示す。同図(a)に示すように、エッチング工程及びアッシング工程におけるプラズマによって、SiOCH膜54の表面のSiはCとの結合を切られており、ダングリングボンドと呼ばれる不飽和結合手を生成している。SiOCH膜54の内部にもこのダングリングボンドは生成しており、その深さ(ダメージ層60の膜厚)はSiOCH膜54が曝されたプラズマの量の多い程増加する。通常このダングリングボンドには、この後例えば既述の通り大気中の水分が付着してSi−OH結合をなすこととなる。
Note that · CH3 represents a CH3 radical. This reaction mechanism is shown in FIG. As shown in FIG. 6A, the Si in the surface of the
このダングリングボンドに対してCH3ラジカルを供給すると、同図(b)に示すようにSi−CH3結合を生成する。また、SiOCH膜54は多孔質体であり、分子の小さいCH3ラジカルはSiOCH膜54の内部まで侵入できる。この時、上述のSiOCH膜54の表面に結合したCH3基は小さく、SiOCH膜54内部に侵入しようとするCH3ラジカルに対して、ほとんど立体障害とならない。このため、SiOCH膜54表面にSi−CH3結合が形成された後も、CH3ラジカルはSiOCH膜54内部に侵入して内部のダングリングボンドと結合してSi−CH3結合を生成し、ダメージ層60の修復を行うことができる。
When CH3 radicals are supplied to the dangling bonds, Si—CH3 bonds are generated as shown in FIG. The
一方、CH3ラジカルは同一平面上に各原子が配列する構造であり、SiOCH膜54上に堆積物の堆積はほとんど起こらないため、選択的にダングリングボンドと結合することができる。
On the other hand, the CH3 radical has a structure in which atoms are arranged on the same plane, and deposition of deposits hardly occurs on the
また、CH3ラジカルは他のCH3ラジカル、C8H18O2の分解によって生成した他の化合物または一度修復されたダングリングボンドなどと反応しないため、ウェハWに対してCH3ラジカルが不均一に供給されたとしても、後述の実験例からも分かるように、処理室21内に長時間滞留するため、ウェハWの面内において均一性高く修復を行うことができる。 In addition, since the CH3 radical does not react with other CH3 radicals, other compounds generated by the decomposition of C8H18O2 or dangling bonds that have been repaired once, even if the CH3 radical is supplied unevenly to the wafer W, As can be seen from an experimental example to be described later, since the wafer stays in the processing chamber 21 for a long time, it can be repaired with high uniformity in the plane of the wafer W.
尚、この例ではCH3ラジカルの供給口を処理室21の側壁に一箇所に設けているが、処理室21の周方向に複数設けても良く、この場合にはウェハWの面内においてより一層高い均一性をもってダメージ層60の修復を行うことが期待できる。尚、そのような構成とした場合、ラジカルの供給量を増やすことができるため、ダメージ層60の修復を速やかに行うことができる。また、排気口22についても、ウェハWの周方向に複数箇所設けて、ウェハWの面内均一性を高めるようにしても良い。
In this example, the CH3 radical supply port is provided at one location on the side wall of the processing chamber 21, but a plurality of CH3 radical supply ports may be provided in the circumferential direction of the processing chamber 21. It can be expected that the damaged
ここで、式(1)及び式(2)において生成したCH3ラジカル以外の化合物は、SiOCH膜54との反応確率が低いため、SiOCH膜54に作用せず、排気口22から排出されていると考えられる。
Here, the compounds other than the CH3 radicals generated in the formulas (1) and (2) have a low reaction probability with the
CH3ラジカルを生成するためのガスとしてこの例ではC8H18O2ガスを用いたが、これに限らず例えばメタン(CH4)、アゾメタン((CH3)2N2、(CH3)3N)、2,2’−アゾビスイソブチルニトリル((CH3)2C(CN)N=N(CN)C(CH3)2)、ジメチルアミン((CH3)2NH)、ネオペンタン(C(CH3)4)等のCH3ラジカルを選択的に生成し、SiOCH膜54等に対して付着係数の大きいCH、CH2及びCの生成量が少ないガスを使用しても構わない。また、CH3ラジカルを生成するために、この例ではタングステンフィラメント等の熱源65によって熱分解を行ったが、これ以外例えば触媒CVD法による分解法や光など、CH、CH2及びCの生成量が少なく、CH3ラジカルを選択的に生成する方法を用いても良い。
In this example, C8H18O2 gas is used as the gas for generating the CH3 radical. However, the gas is not limited to this. Selectively producing CH3 radicals such as nitrile ((CH3) 2C (CN) N = N (CN) C (CH3) 2), dimethylamine ((CH3) 2NH), neopentane (C (CH3) 4), You may use the gas with little production | generation amount of CH, CH2 and C with a large adhesion coefficient with respect to the SiOCH film |
尚、このようなSiOCH膜54に対する修復工程を行った後、例えば凹部57に犠牲膜となる有機膜を埋め込み、この有機膜を利用して凹部57を加工してCuを埋め込み、配線構造を形成する。
After such a repair process for the
上述の実施の形態によれば、SiOCH膜54に対してプラズマ処理としてエッチング及びアッシングを行った後、プラズマにより生成したSiOCH膜54中のダメージ層60をCH3ラジカルによって修復する修復工程を行っており、SiOCH膜54の元素の組成比をプラズマ処理を行う前の組成比に近付けることができ、このためSiOCH膜54の誘電率の低下が抑えられるので、予定としている電気的特性を有する半導体装置を得ることができる。
According to the above-described embodiment, after the etching and ashing are performed on the
この修復工程は、後述の実験例からも明らかなように、ウェハWの表面に形成された溝などの凹部の側壁に対して行うことができ、溝などの幅が狭い場合例えば180nm程度であっても修復することができる。 As will be apparent from experimental examples described later, this repairing process can be performed on the side wall of a recess such as a groove formed on the surface of the wafer W. When the width of the groove is narrow, for example, it is about 180 nm. Can be repaired.
CH3ラジカルによる修復工程は、他の膜、半導体装置の特性やプラズマ処理装置2に対して悪影響を及ぼさないため、半導体装置の電気的特性が所望のレベルとなるまで、SiOCH膜54のダメージ層60の修復を継続することができる。
Since the repair process using CH3 radicals does not adversely affect the characteristics of other films and semiconductor devices and the
また本発明のプラズマ処理装置2は、ウェハWを処理室21内から搬入出することなく、SiOCH膜54のエッチング工程、アッシング工程及び修復工程を同じ処理室21内において、使用ガスや処理圧力などのプロセス条件を変更することによって行うことができる。このため、SiのダングリングボンドへのOH基の付着を抑制することで、プラズマ処理の後OH基を除去する工程を行わずに修復工程を行うことができるし、更にスループット及び装置の設置スペースにおいても有利である。修復工程は、SiOCH膜54のエッチング工程及びアッシング工程を終えた後に行うことができるが、エッチング工程及びアッシング工程のそれぞれの後に行うようにしても構わない。
Further, the
本発明においてプラズマ処理を行うウェハWは、SiOCH膜54等の絶縁膜の上に直接レジストマスク51が形成されていても良いし、SiOCH膜54等の絶縁膜の上に形成されたSiO2膜59などのハードマスクとレジストマスク51との間に例えば露光時の反射を防止するための反射防止膜が形成されていても構わない。
In the wafer W to be subjected to plasma processing in the present invention, the resist
本発明におけるダメージ層60の修復は、SiOCH膜54に限られず、Si、O、C及びHからなり、プラズマまたは放射線などの光によりCの脱離を起こす膜例えば、MSQ(Methyl−hydrogen−Silses−Quioxane)膜またはHSQ(Hydrogen−Silses−Quioxane)膜等に対して行うことができる。
The repair of the damaged
また、エッチングによって凹部の形成される層間絶縁膜等の膜の上方に形成され、アッシング工程によって除去される有機膜に対してCH3ラジカルによる処理を行い、エッチング工程におけるプラズマへの耐性の高い有機膜に改質することもできる。 In addition, an organic film that is formed above a film such as an interlayer insulating film in which a recess is formed by etching and that is removed by an ashing process is treated with CH3 radicals, and is highly resistant to plasma in the etching process. It can also be modified.
尚、本発明は、エッチングやアッシングの施されたSiOCH膜54に対して適用することに限られず、例えばSiOCH膜54の上に積層された積層物を剥離することによりSiOCH膜54がダメージを受けた場合、その後処理として適用しても良い。
The present invention is not limited to the application to the etched or ashed
本発明に用いたCH3ラジカルを得るためには、C8H18O2ガスに限らず既述のようなCH3基を有するガスの熱分解を利用しても良いし、熱分解に限らず光エネルギー等を利用しても良い。 In order to obtain the CH3 radical used in the present invention, not only the C8H18O2 gas but also the thermal decomposition of a gas having a CH3 group as described above may be used, and not only the thermal decomposition but also light energy or the like may be used. May be.
本発明に用いるプラズマ処理装置2として、処理ガスをプラズマ化するための第1の高周波は上部電極4の代わりに下部電極31に供給するようにし、いわゆる下部2周波の構成の装置を採用してもよい。
As the
この例において、ガス加熱部63は処理室21の外部に設けられているが、これに限られず。処理室21内にCH3ラジカル生成用のガスを供給して、処理室21内に熱源65を設けて、処理室21内でCH3ラジカルを生成するように構成しても良い。
In this example, the
ここで、この例においてプラズマ処理装置2はガス加熱部63を備え、ラジカルによる処理とプラズマ処理とを同じ処理室21において行うように構成されているが、各処理を異なる処理室内において行うようにしても構わない。その構成の一例を図6に示す。図6中70はラジカルによる処理とプラズマ処理とを行うためのクラスターツールあるいはマルチチャンバなどと呼ばれる半導体製造装置を示しており、71、72はウェハWの搬送容器であるキャリアCがゲートドアGTを介して大気側から搬入されるキャリア室であり、73は第1の搬送室、74、75は予備真空室、76は第2の搬送室であり、これらは気密構造とされており、大気側とは区画され、真空雰囲気あるいは不活性雰囲気とすることができる。77は第1の搬送手段、78は後述のプラズマ処理用の処理容器とダメージ層の修復を行うための処理容器との間で被処理体を搬送するように設けられた第2の搬送手段である。また、第2の搬送室76には、プラズマ処理装置80と、プラズマによって生成したダメージ層60をラジカルを用いて修復するためのラジカル処理装置81と、が気密に接続されている。プラズマ処理装置80の内部には図示しないプラズマ処理用の処理容器が設けられており、プラズマ処理用のガスを供給する手段である図示しないガス供給管が接続されている。またこの処理容器の内部には、ガス供給管から供給された処理ガスをプラズマ化するための手段である図示しない一対の高周波電極が設けられている。ここで、82として更にプラズマ処理装置80やラジカル処理装置81などの処理装置を設けても良い。
Here, in this example, the
図6の半導体製造装置70において、キャリアC内のウェハWは、例えば第1の搬送手段77から予備真空室74(または75)及び第2の搬送手段78を経てプラズマ処理装置80に搬送されて、既述の通りエッチング工程及びアッシング工程などのプラズマ処理が行われる。その後ウェハWは第2の搬送手段78を介してラジカル処理装置81に搬入されて、既述の修復工程が行われる。この時第2の搬送室76内は真空雰囲気とされ、SiのダングリングボンドへのOH基等の付着を抑制することができる。この第2の搬送室76の雰囲気は真空雰囲気であることが好ましいが、それ以外例えばArやN2などのOを含まない不活性雰囲気としても良い。
In the
ここで、ウェハWの修復工程を行うためのラジカル処理装置81を図7を用いて簡単に説明する。図7(a)中82は真空チャンバからなるダメージ層の修復を行うための処理容器であり、この処理容器82の内部にはウェハWの載置台83、熱源84、CH3ラジカル生成用のガスを供給するガス供給部85が設けられている。処理容器82の側面にはウェハWを載置台83と既述の第2の搬送手段78との間で受け渡すための開口部82aとゲートバルブ82bとが設けられている。処理容器82の下部には開口部82cが設けられ、排気管89を介して真空排気を行う排気装置90によって処理容器82内部の排気を行うことができる。また、載置台83には図示しない温度センサー及びウェハWの冷却機構が埋設され、ウェハWの温度を制御するように構成されている。ガス供給部85には複数の小孔86が開口しており、ガス供給管87を介してガス供給源88からガスを載置台83に向けて均等に供給するように構成されている。ガス供給部85と載置台83の間には熱源84例えばタングステンフィラメントが設けられており、図7(b)に示すように、処理容器82の外部に設けられた図示しない電源に接続されて、ガス供給部85から供給されるガスを熱分解してウェハWに供給するため、ガスとの接触面積が大きくなるように例えば蛇腹状に構成されている。
Here, the
前述の第2の搬送手段78によって、処理容器82の開口部82aを介して載置台83に載置されたウェハWは、上述の載置台83に設けられた静電チャックによって載置台83に吸着される。次いで排気管89を介して排気装置90によって所定の真空度となるように処理容器82内部の圧力が制御されると共に、ガス供給管87を介してガス供給源88からラジカルを発生させるためのガス例えばC8H18O2ガスが処理容器82内に供給される。そしてガスはあらかじめ例えば1000℃に加熱された熱源84を通り、この熱によって熱分解して主としてCH3ラジカルを生成して、ウェハWに供給される。ウェハWでは既述の通りダメージ層60の修復が行われる。所定の時間修復が行われた後、ウェハWは搬入された順序と逆の順序でラジカル処理装置81及び半導体製造装置70から搬出される。
The wafer W mounted on the mounting table 83 through the opening 82 a of the
上述の構成とすることにより、ウェハWがプラズマ処理装置80において処理される時間が短縮されるため、生産性を向上することができる。また、ラジカルはウェハWの上方から供給されており、ウェハWに対して極めて均一に供給されるため、ウェハWの面内における修復を均一に行うことができる。
With the above-described configuration, the time during which the wafer W is processed in the
この例ではダメージ層60の修復が行われる処理容器82内においてCH3ラジカルを生成する構成としたが、これに限られず、処理容器82の外部に別途ガス分解部を設けて、この内部に熱源84を設けてCH3ラジカル生成用のガスを熱分解して、処理容器82内部に供給するようにしても良い。
In this example, the CH3 radical is generated in the
次に本発明の効果を確認するために行った実験について説明する。各実験においてウェハWに対してプラズマ処理を行う装置として図1に示すプラズマ処理装置2を用いた。尚、処理室21の側壁にQMS(四重極質量分析計)の検知器を設けて、処理室21内に通流するラジカルの種類を分析できるように構成した。
Next, experiments conducted for confirming the effects of the present invention will be described. In each experiment, a
(実験例1:修復工程における処理時間と修復量との相関確認)
実験には図8(a)に示すように、直径8インチ(200mm)のベアシリコンウェハ上に、SiOCH膜54を全面に形成したテスト用のウェハWを用い、プラズマによるダメージ層60を生成するため以下のプロセス条件におけるプラズマ処理を行った。尚このプラズマ処理とは、既述のステップ1及びステップ2におけるエッチング工程やアッシング工程等を想定している。
(プラズマ処理)
上部電極4の周波数 :60MHz
上部電極4の電力 :300W
下部電極31の周波数:2MHz
下部電極31の電力 :0W
処理圧力 :1.3Pa(9.75mTorr)
処理ガス :O2=300sccm
処理時間 :10sec
次に上記のプラズマ処理を施したウェハWに対して、以下のプロセス条件において各々修復工程を行った。
(修復工程)
処理ガス:C8H18O2=300sccm
処理圧力:5.3Pa(39.75mTorr)
熱源65の温度:1000℃
処理時間は、1分、3分、5分、7分、9分、15分及び25分の8通りに設定した。
尚、参考例として、上記のプラズマ処理を施した後、修復工程を行わないサンプルも準備した。
(Experimental example 1: Confirmation of correlation between processing time and amount of restoration in restoration process)
For the experiment, as shown in FIG. 8A, a
(Plasma treatment)
Upper electrode 4 frequency: 60 MHz
Power of upper electrode 4: 300W
Processing pressure: 1.3 Pa (9.75 mTorr)
Processing gas: O2 = 300 sccm
Processing time: 10 sec
Next, a repair process was performed on the wafer W subjected to the above plasma treatment under the following process conditions.
(Repair process)
Processing gas: C8H18O2 = 300 sccm
Processing pressure: 5.3 Pa (39.75 mTorr)
Temperature of heat source 65: 1000 ° C
The treatment time was set to 8 types of 1 minute, 3 minutes, 5 minutes, 7 minutes, 9 minutes, 15 minutes and 25 minutes.
As a reference example, a sample that was not subjected to the repair process after the plasma treatment was prepared.
実験結果
各ウェハWに対して上記の処理を行った後、ウェハWを処理室21から大気中に取り出して、所定の実験装置内において次の測定を行った。まず、図8(a)に示したように、分光エリプソメトリーによりダメージ層60の膜厚Dを測定して、この結果を図9(a)に示した。また、XPS(X線光電子分光分析法)によりSiOCH膜54の表面の元素分析を行い、Si元素量に対するC及びOの元素量の比を計算して同図(b)に示した。上記のプラズマ処理を行う前のウェハWについてもこの元素分析を行い同図(b)の左側に示した。
Experimental Results After performing the above processing on each wafer W, the wafer W was taken out from the processing chamber 21 into the atmosphere, and the following measurement was performed in a predetermined experimental apparatus. First, as shown in FIG. 8A, the film thickness D of the damaged
尚、この実験ではSiOCH膜54の表面だけでなく内部までダメージ層60の測定を行うため、ダメージ層60の膜厚以上の測定深度を持つ測定装置を用いた。つまり、CH3ラジカルによる修復はSiOCH膜54の表面から始まり内部へ進行していくため、ダメージ層60の膜厚全体を非破壊で測定可能な装置とした。ただし、図8(a)のDは、SiOCH膜54の表面からの膜厚として簡略化して示している。
In this experiment, in order to measure not only the surface of the
図9(a)において、修復工程の処理時間を増やす程、ダメージ層60の膜厚Dの減少していくことが分かった。25分の処理ではSiOCH膜54の表面からおよそ20nmの深さまで修復が進行していることが分かった。実験結果のデータに基づいて計算した一次近似曲線から、このダメージ層60の膜厚Dは50分程度でゼロになり、プラズマ処理を施す前の状態に戻ると予想できる。
In FIG. 9A, it was found that the film thickness D of the damaged
図9(b)において、プラズマ処理によってCの割合が減少していることから(処理時間0分参照)、既述の通りこのダメージ層60はSiOCH膜54からのCの脱離によるものだと考えられる。また、Oの割合が増加していることから、これについても既述の通りCの脱離したダングリングボンドと大気中のOH基等とが結合していることを示していると考えられる。
In FIG. 9B, since the ratio of C is reduced by the plasma processing (see
CとOの元素量は修復工程によってプラズマ処理前の値に近づいている。しかし、25分処理を行った場合、Oの割合はプラズマ処理の前の値にかなり近づいているが、Cの割合はプラズマ処理前の2/3程度に留まっている。これは、一度OH基等と結合したSiのダングリングボンドにおいては、CH3ラジカルによるOH基等の脱離とその後のCH3基の結合といった過程を経ており、OH基等の脱離からCH3基の結合まで時間差を生じているためと考えられる。 The elemental amounts of C and O are approaching the values before the plasma treatment by the repair process. However, when the treatment is performed for 25 minutes, the proportion of O is very close to the value before the plasma treatment, but the proportion of C remains at about 2/3 before the plasma treatment. This is because a Si dangling bond once bonded to an OH group or the like has undergone a process such as elimination of the OH group by the CH3 radical and subsequent bonding of the CH3 group. This is thought to be due to the time difference until the coupling.
また、同図(a)、(b)の修復の度合いを示すグラフの傾きから、CH3ラジカルは修復処理15分程度まではSiOCH膜54の表面の修復を行い、それ以後はSiOCH膜54内部の修復を行っていると考えられる。つまり、修復処理15分程度まではグラフの傾きは緩やかであり、その後急峻な傾きとなっていることから、初めはウェハWの表面に拡散して、その後内部に浸透していると考えられる。
Further, from the slopes of the graphs showing the degree of repair shown in FIGS. 9A and 9B, the CH3 radical repairs the surface of the
(実験例2:ウェハWの面内における修復度合いの均一性)
次に、以下のプロセス条件において各処理を行った。
実施例2
以下のプロセス条件以外は実験例1と同じ条件でプラズマ処理及び修復工程を行った。
(修復工程)
処理時間:18分
参考例2
実験例1と同じ条件でプラズマ処理を行い、修復工程は行わなかった。
(Experimental example 2: Uniformity of the degree of repair in the plane of the wafer W)
Next, each treatment was performed under the following process conditions.
Example 2
The plasma treatment and the repair process were performed under the same conditions as in Experimental Example 1 except for the following process conditions.
(Repair process)
Processing time: 18 minutes Reference Example 2
Plasma treatment was performed under the same conditions as in Experimental Example 1, and no repair process was performed.
実験結果
処理後のウェハWに対して、実験例1と同様に分光エリプソメトリーにより、ダメージ層60の膜厚DをウェハWのX方向及びY方向において、各5点測定を行った。ここでCH3ラジカルの供給口は、ウェハWの中心部に向いており、この供給口とウェハWの中心部とを結ぶラインの伸びる方向をY方向、このY方向に直交する方向をX方向としている。
Experimental Results For the processed wafer W, the film thickness D of the damaged
この測定結果を図10(b)に示した。尚、参考例において、ダメージ層60の膜厚はX方向及びY方向共にほぼ同じ値であったため、簡略化して表した。この結果、修復工程によってウェハWの全面に亘ってほぼ均等に、ダメージ層60を25nm程度修復していることが分かった。
The measurement results are shown in FIG. In the reference example, the film thickness of the damaged
ウェハWの面内の修復度合いはY方向において若干不均一であるものの、その差異は約10%以下と良好であった。このことから、CH3ラジカルはウェハWの表面に均一に供給されていることが分かる。これは、既述の通りCH3ラジカルがSiのダングリングボンドと選択的に反応して他の化合物等との反応性に乏しいということと、CH3ラジカルが処理室21内に均一に拡散する程長い時間、未反応のまま滞留することと、を示している。 Although the degree of in-plane repair of the wafer W is slightly non-uniform in the Y direction, the difference is as good as about 10% or less. From this, it can be seen that the CH3 radicals are uniformly supplied to the surface of the wafer W. This is because, as described above, the CH3 radical selectively reacts with the dangling bond of Si and lacks reactivity with other compounds, and the CH3 radical is long enough to uniformly diffuse into the processing chamber 21. It shows that it remains unreacted for a time.
Y方向における修復度合いの不均一性の原因は、処理室21に対するガス加熱部63の接続位置にあると考えられる。つまり、ウェハWから見てガス加熱部63が設けられている側と同じ方向から排気していることから、ガス加熱部63及び排気口22の設けられている側の反対側に通流するCH3ラジカルの量が少なく、Y方向においてCH3ラジカルの偏析が生じていると考えられる。これは既述の通り、ガス加熱部63及び排気口22の位置や数量を変更することで容易に改善され、更にウェハWの面内における修復度合いの均一性を高めることができると考えられる。
The cause of the non-uniformity of the degree of repair in the Y direction is considered to be the connection position of the
(実験例3:パターンの線幅による修復度合い)
続いて、図8(a)に示したウェハWの上方に、有機膜からなるレジストマスクを積層して、このレジストマスクに線幅L1の開口部を形成した。その後同図(b)に示すようにこのウェハWに対して以下のプロセス条件でエッチング工程及びアッシング工程を行って線幅L1の凹部57を形成し、その後修復工程を行った。また、以下に示すように参考例として、エッチング工程及びアッシング工程を行って、修復工程を行わないウェハWも準備した。尚、線幅L1については以下の各実施例及び比較例毎に設定して形成した。
(エッチング工程)
上部電極4の周波数 :60MHz
上部電極4の電力 :1200W
下部電極31の周波数:2MHz
下部電極31の電力 :1200W
処理圧力 :10Pa(75mTorr)
処理ガス :C4F8/N2/Ar=4/150/1000sccm
処理時間 :90sec
(アッシング工程)
上部電極4の周波数 :60MHz
上部電極4の電力 :300W
下部電極31の周波数:2MHz
下部電極31の電力 :300W
処理圧力 :1.3Pa(10mTorr)
処理ガス :O2=300sccm
処理時間 :45sec
(修復工程)
処理ガス:C8H18O2=300sccm
処理圧力:5.3Pa(39.75mTorr)
熱源65の温度:1000℃
処理時間:10分
実施例3−1
L1=180nmとした。
実施例3−2
L1=200nmとした。
実施例3−3
L1=250nmとした。
参考例3−1
L1=180nmとして、修復工程を行わなかった。
参考例3−2
L1=200nmとして、修復工程を行わなかった。
参考例3−3
L1=250nmとして、修復工程を行わなかった。
(Experimental example 3: degree of repair by pattern line width)
Subsequently, a resist mask made of an organic film was stacked above the wafer W shown in FIG. 8A, and an opening having a line width L1 was formed in the resist mask. Thereafter, as shown in FIG. 4B, the etching process and the ashing process were performed on the wafer W under the following process conditions to form the recess 57 having the line width L1, and then the repair process was performed. Moreover, as shown below, as a reference example, an etching process and an ashing process were performed, and a wafer W on which no repair process was performed was also prepared. The line width L1 was set for each of the following examples and comparative examples.
(Etching process)
Upper electrode 4 frequency: 60 MHz
Power of upper electrode 4: 1200W
Processing pressure: 10 Pa (75 mTorr)
Processing gas: C4F8 / N2 / Ar = 4/150/1000 sccm
Processing time: 90 sec
(Ashing process)
Upper electrode 4 frequency: 60 MHz
Power of upper electrode 4: 300W
Power of lower electrode 31: 300W
Processing pressure: 1.3 Pa (10 mTorr)
Processing gas: O2 = 300 sccm
Processing time: 45 sec
(Repair process)
Processing gas: C8H18O2 = 300 sccm
Processing pressure: 5.3 Pa (39.75 mTorr)
Temperature of heat source 65: 1000 ° C
Processing time: 10 minutes Example 3-1
L1 = 180 nm.
Example 3-2
L1 = 200 nm.
Example 3-3
L1 = 250 nm.
Reference Example 3-1
The repair process was not performed with L1 = 180 nm.
Reference Example 3-2
The repair process was not performed with L1 = 200 nm.
Reference Example 3-3
The repair process was not performed with L1 = 250 nm.
実験結果
上記の処理を行った各々のウェハWについて、1重量%のHF水溶液に30秒浸漬することにより、図8(b)に示すように、凹部57の側壁におけるダメージ層60を含む線幅L2を測定して、ダメージ層60を含む線幅の変化量を表すL(L=L2−L1)を図11に示した。即ちSiOCH膜54の表面部から炭素の脱離したダメージ層60はHF水溶液に溶解する一方、炭素の脱離していないSiOCH膜54はHF水溶液に溶解しないことから、HF水溶液への浸漬によって、SiOCH膜54に形成されたダメージ層60の量を知ることができる。
Experimental Results For each wafer W subjected to the above-described treatment, the line width including the damaged
この実験の結果、線幅L1が180nmといった狭い場合であっても、CH3ラジカルは凹部57の側壁に作用して、ダメージ層60を修復することが可能であった。一方、凹部57に形成された線幅L1が狭くなるにつれて、ダメージ層60であるLの小さくなることが分かった。これは、線幅が狭い場合には、凹部57の側壁がエッチング工程及びアッシング工程においてプラズマに曝される時間が短いためと考えられる。
As a result of this experiment, even when the line width L1 was as narrow as 180 nm, the CH3 radicals acted on the side wall of the recess 57, and it was possible to repair the damaged
また、線幅L1が狭くなる程、アッシング後と修復後とにおけるLの差が大きくなっており、これは線幅L1が狭い程修復工程によって修復されるダメージ層60の量が多いことを示している。このことからも、線幅が狭い場合には、凹部57の側壁がエッチング工程及びアッシング工程においてプラズマに曝される時間が短いと考えられる。
Further, as the line width L1 becomes narrower, the difference between L after ashing and after repair becomes larger. This indicates that the smaller the line width L1, the
(実験例4:ラジカル種の分析)
既述のQMS(四重極質量分析計)を用いて、処理室21内に供給されるラジカルの成分を測定した。実験は実験例1の修復工程と同様のプロセス条件にて行った。その結果を図12に示す。
(Experimental example 4: Analysis of radical species)
Using the above-described QMS (quadrupole mass spectrometer), the components of radicals supplied into the processing chamber 21 were measured. The experiment was performed under the same process conditions as in the repair process of Experimental Example 1. The result is shown in FIG.
実験結果
C8H18O2ガスの熱分解により、処理室21内には図12に示すようにCH3、C3H6O及びC4H9Oが生成していた。CO及びC3H6についてはピークの同定ができなかったため、質量数と生成する可能性のある化合物の推測とから、CO及びC3H6として表した。既述の通り、このC8H18O2ガスの熱分解では付着係数の高いCH、CH2及びC等は生成しておらず、CH3ラジカルの生成が認められた。このCH3ラジカル以外の生成物はウェハWに作用せずに排気口22から排気されているものと考えられる。
Experimental Results As a result of thermal decomposition of C8H18O2 gas, CH3, C3H6O, and C4H9O were generated in the processing chamber 21 as shown in FIG. Since the peaks of CO and C3H6 could not be identified, they were expressed as CO and C3H6 from the mass number and the estimation of a compound that could be generated. As described above, in the thermal decomposition of this C8H18O2 gas, CH, CH2 and C having a high adhesion coefficient were not generated, and generation of CH3 radicals was observed. It is considered that products other than the CH3 radical are exhausted from the
(実験例5:CH3ラジカルの経時変化)
実験例4と同様QMS(四重極質量分析計)を用いて、処理室21内に供給されているCH3ラジカルの量を測定した。この実験では熱源65の通電時間によってCH3ラジカルの量がどの程度変化するかを確かめるため、実験例1における修復工程において、熱源65に通電しない状態からC8H18O2ガスを処理室21内に供給し、次いで熱源65に通電させてCH3ラジカルの量の経時変化を確認した。この結果を図13に示した。
(Experimental example 5: Change with time of CH3 radical)
The amount of CH3 radicals supplied into the processing chamber 21 was measured using a QMS (quadrupole mass spectrometer) as in Experimental Example 4. In this experiment, in order to ascertain how much the amount of CH3 radicals changes depending on the energization time of the
実験結果
CH3ラジカルの量は熱源65に通電させた後すぐに若干量増加して、その後急峻な傾きで増加していた。この増加量は熱源65の温度に対応したものだと考えられ、熱源65に通電させた後およそ30秒程度で熱源65の温度が安定したと認められる。また、CH3ラジカルはC8H18O2ガスの熱分解によって生成していることが確認できた。
Experimental Results The amount of CH3 radicals increased slightly immediately after the
2 プラズマ処理装置
21 処理室
3 載置台
31 下部電極
4 上部電極
54 SiOCH膜
57 凹部
60 ダメージ層
63 ガス加熱部
80 プラズマ処理装置
81 ラジカル処理装置
2 Plasma processing apparatus 21 Processing chamber 3 Mounting table 31 Lower electrode 4
Claims (8)
前記処理室に外部側から接続されると共に熱源を備えた筐体内にCH3ラジカル生成用のガスを供給し、前記熱源の熱により前記ガスを熱分解して前記筐体内にCH3ラジカルを生成する工程と、
次いで、前記筐体内で生成されたCH3ラジカルを前記処理室内に供給して、前記ダメージ層にCH3を結合させる修復工程と、を含むことを特徴とする低誘電率膜のダメージ修復方法。 A step of positioning an object to be processed in which a damaged layer from which carbon has been desorbed by damaging a low dielectric constant film containing silicon, carbon, oxygen, and hydrogen, in a processing chamber;
A step of supplying a gas for generating CH3 radicals into a housing having a heat source connected to the processing chamber from the outside, and generating CH3 radicals in the housing by thermally decomposing the gas by the heat of the heat sources. When,
And a repairing step of supplying CH3 radicals generated in the housing into the processing chamber to bond CH3 to the damaged layer.
前記処理室内に設けられ、被処理体を載置するための載置台と、
前記処理室内を真空排気するための手段と、
前記処理室に外部側から接続され、CH3ラジカルを生成するための熱源を備えた筐体と、
前記筐体内にCH3ラジカル生成用ガスを供給するためのガス導入管と、
前記熱源の温度を制御する温度制御手段と、
前記筐体内にCH3ラジカル生成用のガスを供給し、前記熱源の熱により前記ガスが熱分解して生成したCH3ラジカルを前記筐体内から前記処理容器内に供給して、前記ダメージ層にCH3を結合させて修復するように制御信号を出力する制御部と、を備えたことを特徴とする半導体製造装置。 A processing chamber for storing an object to be processed in which a damaged layer from which carbon has been detached is formed by damage to a low dielectric constant film containing silicon, carbon, oxygen, and hydrogen; and
Provided within the processing chamber, and mounting table for mounting the object to be processed,
Means for evacuating the inside of the processing chamber,
A housing that is connected to the processing chamber from the outside and includes a heat source for generating CH3 radicals;
A gas introduction pipe for supplying a CH3 radical generating gas into the housing;
Temperature control means for controlling the temperature of the heat source;
A gas for generating CH3 radicals is supplied into the casing, and CH3 radicals generated by thermal decomposition of the gas by the heat of the heat source are supplied from the casing into the processing container, and CH3 is formed in the damaged layer. A semiconductor manufacturing apparatus , comprising: a control unit that outputs a control signal so as to be coupled and repaired .
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085973A JP4716370B2 (en) | 2006-03-27 | 2006-03-27 | Low dielectric constant film damage repair method and semiconductor manufacturing apparatus |
TW096110408A TWI452629B (en) | 2006-03-27 | 2007-03-26 | A method of repairing a low dielectric film, a semiconductor manufacturing apparatus, and a memory medium |
US11/727,392 US7556970B2 (en) | 2006-03-27 | 2007-03-26 | Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium |
KR1020070029331A KR100870997B1 (en) | 2006-03-27 | 2007-03-26 | Method for recovering damage of insulating film with low dielectric constant, semiconductor manufacturing apparatus, and storage medium |
CNB2007100915246A CN100536084C (en) | 2006-03-27 | 2007-03-27 | Method of repairing damaged film having low dielectric constant, semiconductor fabricating device and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085973A JP4716370B2 (en) | 2006-03-27 | 2006-03-27 | Low dielectric constant film damage repair method and semiconductor manufacturing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266099A JP2007266099A (en) | 2007-10-11 |
JP4716370B2 true JP4716370B2 (en) | 2011-07-06 |
Family
ID=38638831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006085973A Expired - Fee Related JP4716370B2 (en) | 2006-03-27 | 2006-03-27 | Low dielectric constant film damage repair method and semiconductor manufacturing apparatus |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4716370B2 (en) |
KR (1) | KR100870997B1 (en) |
CN (1) | CN100536084C (en) |
TW (1) | TWI452629B (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5132244B2 (en) * | 2007-10-18 | 2013-01-30 | 大陽日酸株式会社 | Insulation film damage recovery method and recovery agent |
JP5261291B2 (en) * | 2009-06-01 | 2013-08-14 | 東京エレクトロン株式会社 | Processing method and storage medium |
EP2457932A1 (en) | 2009-07-21 | 2012-05-30 | Sumitomo Bakelite Company Limited | Composition for film formation, insulating film, and semiconductor device |
JP5544893B2 (en) * | 2010-01-20 | 2014-07-09 | 東京エレクトロン株式会社 | Substrate processing method and storage medium |
JP5654862B2 (en) * | 2010-04-12 | 2015-01-14 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus |
US8435901B2 (en) * | 2010-06-11 | 2013-05-07 | Tokyo Electron Limited | Method of selectively etching an insulation stack for a metal interconnect |
CN103377913B (en) * | 2012-04-18 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | The forming method of opening |
CN104505344B (en) * | 2014-08-20 | 2017-12-15 | 上海华力微电子有限公司 | The method for forming porous ultra-low dielectric materials |
CN104134612B (en) * | 2014-08-20 | 2017-11-10 | 上海华力微电子有限公司 | A kind of method for repairing side wall damage of ultralow dielectric constant film |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005033191A (en) * | 2003-06-18 | 2005-02-03 | Semiconductor Leading Edge Technologies Inc | Method for manufacturing semiconductor device |
JP2006210774A (en) * | 2005-01-31 | 2006-08-10 | Taiyo Nippon Sanso Corp | Method of restoring film with low dielectric constant from damages |
JP2006303422A (en) * | 2005-03-22 | 2006-11-02 | Sony Corp | Plasma treatment method and manufacturing method for semiconductor device |
JP2007517380A (en) * | 2003-10-10 | 2007-06-28 | 東京エレクトロン株式会社 | Method and system for processing a dielectric film |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6028015A (en) * | 1999-03-29 | 2000-02-22 | Lsi Logic Corporation | Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption |
US6114259A (en) * | 1999-07-27 | 2000-09-05 | Lsi Logic Corporation | Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage |
US7915181B2 (en) * | 2003-01-25 | 2011-03-29 | Honeywell International Inc. | Repair and restoration of damaged dielectric materials and films |
-
2006
- 2006-03-27 JP JP2006085973A patent/JP4716370B2/en not_active Expired - Fee Related
-
2007
- 2007-03-26 TW TW096110408A patent/TWI452629B/en not_active IP Right Cessation
- 2007-03-26 KR KR1020070029331A patent/KR100870997B1/en active IP Right Grant
- 2007-03-27 CN CNB2007100915246A patent/CN100536084C/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005033191A (en) * | 2003-06-18 | 2005-02-03 | Semiconductor Leading Edge Technologies Inc | Method for manufacturing semiconductor device |
JP2007517380A (en) * | 2003-10-10 | 2007-06-28 | 東京エレクトロン株式会社 | Method and system for processing a dielectric film |
JP2006210774A (en) * | 2005-01-31 | 2006-08-10 | Taiyo Nippon Sanso Corp | Method of restoring film with low dielectric constant from damages |
JP2006303422A (en) * | 2005-03-22 | 2006-11-02 | Sony Corp | Plasma treatment method and manufacturing method for semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW200805493A (en) | 2008-01-16 |
KR100870997B1 (en) | 2008-11-27 |
CN101047126A (en) | 2007-10-03 |
CN100536084C (en) | 2009-09-02 |
TWI452629B (en) | 2014-09-11 |
JP2007266099A (en) | 2007-10-11 |
KR20070096956A (en) | 2007-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4716370B2 (en) | Low dielectric constant film damage repair method and semiconductor manufacturing apparatus | |
JP4256763B2 (en) | Plasma processing method and plasma processing apparatus | |
TWI402964B (en) | Interlayer insulation film and wiring structure, and method of producing the same | |
JP4049214B2 (en) | Insulating film forming method and insulating film forming apparatus | |
JP2007194284A (en) | Plasma treatment method, plasma treatment device, and storage medium | |
US8288252B2 (en) | Method for recovering damaged components in lower region of low dielectric insulating film | |
KR20110081765A (en) | Substrate cleaning method and substrate cleaning apparatus | |
JP2008198659A (en) | Plasma etching method | |
JP4924245B2 (en) | Semiconductor manufacturing apparatus, semiconductor device manufacturing method, and storage medium | |
US7556970B2 (en) | Method of repairing damaged film having low dielectric constant, semiconductor device fabricating system and storage medium | |
TWI499001B (en) | Substrate processing methods and memory media | |
JP4578507B2 (en) | Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium | |
US8524101B2 (en) | Method and apparatus for manufacturing semiconductor device, and storage medium | |
JP4940722B2 (en) | Semiconductor device manufacturing method, plasma processing apparatus, and storage medium | |
JP2004363558A (en) | Manufacturing method of semiconductor device, and cleaning method of plasma etching device | |
JP4758938B2 (en) | Insulating film forming method and insulating film forming apparatus | |
JP5233097B2 (en) | Substrate processing method, substrate processing apparatus, and storage medium | |
TWI751326B (en) | Self-aligned via process flow | |
JP2007227529A (en) | Method for manufacturing semiconductor device, plasma processing apparatus, and storage medium | |
US11244804B2 (en) | Etching method, plasma processing apparatus, and processing system | |
US10998223B2 (en) | Method for processing target object | |
JP3834004B2 (en) | Etching post-treatment method | |
JP2004127990A (en) | Method for manufacturing semiconductor device | |
JPH07254589A (en) | Post-processing of sample | |
JPH04364731A (en) | Etching method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4716370 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |