JP4704328B2 - Δς変調器、および、δς変調型デジタルアナログ変換器 - Google Patents

Description

本発明は、入力された信号をΔΣ変調によって符号化するΔΣ変調器およびΔΣ変調型デジタルアナログ変換器に関するものである。

近年、デジタルオーディオやＡＤ／ＤＡ変換デバイスなどの分野において、ΔΣ変調による１ビット符号化技術が広く応用されている。例えば、トランジスタによるスイッチングを利用して入力信号を増幅するＤ級アンプにおいてΔΣ変調が利用されている。Ｄ級アンプは、Ａ級アンプなどとは異なり、トランジスタの線形域（不飽和域）が使用されるのではなく非線形域（飽和域）で使用されるため、極めて高効率に電力増幅を行うことができるという利点を有している。

Ｄ級アンプは入力信号に応じて定電圧の切り替えを行うものであり、基本的には、ＯＮを表す入力信号に対応する電圧とＯＦＦを表す入力信号に対応する電圧の２値を出力する。つまり、Ｄ級アンプは、ＯＮ／ＯＦＦを表す２値の入力を増幅する。そのため、例えば、音声信号をＤ級アンプで増幅する場合、まず、音声信号の波形に対応する２値の信号を生成する、すなわち、音声信号を１ビット信号に符号化する必要がある。そして、音声信号の１ビット信号への符号化においてΔΣ変調を適用した方式が実用化されている。

図１２は、従来のΔΣ変調型１ビットアンプ１２８の構成を示す図である。ΔΣ変調型１ビットアンプ１２８は、ＤＡコンバータ（ＤＡＣ）１２１と減算器１２２とアナログ積分器群１２３と量子化器１２４とＤ級アンプ１２５とローパスフィルタ（ＬＰＦ）１２６とフィードバック調整器１２７とを含んで構成される。ΔΣ変調型１ビットアンプ１２８は、ＰＣＭ（Pulse Code Modulation）によってデジタル符号化された入力信号を増幅してアナログ信号として出力する。以下に、ΔΣ変調型１ビットアンプ１２８の動作について説明する。

ＤＡコンバータ１２１には、音声信号をＰＣＭによって符号化したデジタル信号が入力される。ＤＡコンバータ１２１は、入力されたデジタル信号をアナログ信号に変換し、減算器１２２に出力する。また、減算器１２２には、フィードバック調整器１２７を介して、Ｄ級アンプ１２５から出力されるスイッチングパルスがフィードバックされる。Ｄ級アンプ１２５から出力されるスイッチングパルスおよびフィードバックについては後述する。

減算器１２２は、ＤＡコンバータ１２１から入力されるアナログ信号から、フィードバック調整器１２７を介してフィードバックされるスイッチングパルスを減算して差信号を生成し、アナログ積分器１２３に出力する。アナログ積分器１２３は、減算器１２２から入力された差信号を積分して量子化器１２４に出力する。量子化器１２４は、アナログ積分器１２３からの入力を量子化して量子化信号を生成し、Ｄ級アンプ１２５に出力する。この量子化信号は、元の入力信号の波形を、極めて速い周波数のパルス配分（パルスの時間的密度）によって表す。

Ｄ級アンプ１２５は、量子化信号に応じてスイッチングを行い、定電圧を切り替える。これにより、量子化信号に対応する大電圧のスイッチングパルスが生成され、量子化信号が増幅されることになる。Ｄ級アンプ１２５は、スイッチングパルスをローパスフィルタ１２６に出力する。

ローパスフィルタ１２６は、スイッチングパルスを復調して元の音声信号を増幅されたアナログ信号として出力する。

なお、上述したとおり、ΔΣ変調型１ビットアンプ１２８には、Ｄ級アンプ１２５から出力されるスイッチングパルスを、フィードバック調整器１２７を介して減算器１２２に負帰還するフィードバックループが設けられている。

このとき、フィードバック調整器１２７は、フィードバックするスイッチングパルスの大きさを調整する。フィードバック調整器１２７には、ΔΣ変調が安定して動作するために最適なフィードバックゲインが設定されており、フィードバックされるスイッチングパルスの大きさは適切に調整される。なお、フィードバック調整器１２７は、１サンプル時間遅延したスイッチングパルスをフィードバックする。

これにより、Ｄ級アンプ１２５における電源変動ノイズやスイッチング誤差成分を含めて、Ｄ級アンプ１２５の出力に含まれるアナログ情報をフィードバックできる。したがって、上記電源変動ノイズや上記スイッチング誤差成分を補正できるため、ＳＮＲ（Signal to Noise Ratio）が向上し、ＴＨＤ（Total Harmonic Distortion）＋Ｎ（Noise）は低減される。

しかしながら、ΔΣ変調型１ビットアンプ１２８の構成では、アナログ情報をフィードバックする上述のフィードバックループを設けるためにＤＡコンバータ１２１などを含む構成とする必要があり、コストが増加してしまう。

そこで、アナログ情報をフィードバックする上述のフィードバックループを含まないΔΣ変調型１ビットアンプの構成が考えられる。

図１３は、アナログ情報のフィードバックループを含まない従来のΔΣ変調型１ビットアンプ１３８の構成を示す図である。

ΔΣ変調型１ビットアンプ１３８は、減算器１３１とデジタル積分器１３２と量子化器１３３とＤ級アンプ１３４とローパスフィルタ（ＬＰＦ）１３５とフィードバック調整器１３６とを含んで構成される。なお、減算器１３１とデジタル積分器１３２と量子化器１３３とフィードバック調整器１３６とは、ΔΣ変調部１３７を構成している。ΔΣ変調型１ビットアンプ１３８は、ＰＣＭによってデジタル符号化された入力信号を増幅してアナログ信号として出力する。以下に、ΔΣ変調型１ビットアンプ１３８の動作について説明する。

減算器１３１には、音声信号をＰＣＭによって符号化したデジタル信号が入力される。また、減算器１３１には、フィードバック調整器１３６を介して、量子化器１３３から出力される量子化信号がフィードバックされる。量子化器１３３から出力される量子化信号およびフィードバックについては後述する。

減算器１３１は、入力信号（すなわち、音声信号をＰＣＭによって符号化したデジタル信号）から、フィードバック調整器１３６を介してフィードバックされる量子化信号を減算して差信号を生成し、デジタル積分器２に出力する。デジタル積分器１３２は、減算器１３１から入力された差信号を積分して量子化器１３３に出力する。量子化器１３３は、デジタル積分器１３２からの入力を量子化して量子化信号を生成し、Ｄ級アンプ１３４に出力する。

Ｄ級アンプ１３４は、量子化信号に応じてスイッチングを行い、定電圧を切り替える。これにより、量子化信号に対応する大電圧のスイッチングパルスが生成され、量子化信号が増幅されることになる。Ｄ級アンプ１３４は、スイッチングパルスをローパスフィルタ１３５に出力する。

ローパスフィルタ１３５は、スイッチングパルスを復調して元の音声信号をアナログ信号として出力する。

なお、上述したとおり、ΔΣ変調型１ビットアンプ１３８には、量子化器１３３から出力される量子化信号を、フィードバック調整器１３６を介して減算器１３１に負帰還するフィードバックループが設けられている。

このとき、フィードバック調整器１３６は、フィードバックする信号値の大きさを、量子化信号の値に応じて決定する。例えば、量子化信号が「１」と「０」との２値とすると、「１」の場合には「＋τ」の信号値をフィードバックし、「０」の場合には「−τ」の信号値をフィードバックする。フィードバック調整器１３６には、ΔΣ変調が安定して動作するために最適な量子化信号の大きさ「τ」が設定されており、フィードバックされる信号の大きさは適切に調整される。なお、フィードバック調整器１３６は、１サンプル時間遅延した量子化信号をフィードバックする。

ここで、ΔΣ変調部１３７の構成に基づいてΔΣ変調の原理について説明する。図１４は、ΔΣ変調部１３７の構成をモデル化した図である。減算器１３１は、減算器１４１に対応している。また、デジタル積分器１３２は、１／（１−ｚ^−１）に示す伝達関数によって表されるブロック１４２に対応している。また、フィードバック調整器１３６は、ｚ^−１によって表されるブロック１４３に対応している。なお、量子化器１３３については、加算器１４４において量子化ノイズＮｑを加えるモデルとして考える。

ここで、入力信号をＸ、出力信号をＹとすると、ブロック１４２への入力は、Ｘ−Ｙ・ｚ^−１によって表され、ブロック１４２からの出力は、（Ｘ−Ｙ・ｚ^−１）／（１−ｚ^−１）
によって表される。

そして、出力信号Ｙは、ブロック１４２からの出力に量子化ノイズｎｑを加算したものであるため、Ｙ＝（Ｘ−Ｙ・ｚ^−１）／（１−ｚ^−１）＋Ｎｑの関係となる。そして、これを出力信号Ｙについて整理すると、Ｙ＝Ｘ＋（１−ｚ^−１）・Ｎｑとなる。

この式は、入力Ｘについてはそのまま出力され、量子化ノイズＮｑが１−ｚ^−１に示す伝達関数によって表されるフィルタを通して出力されることを表している。

１−ｚ^−１は、微分回路の伝達関数である。そして、微分回路、すなわち、ハイパスフィルタによって量子化ノイズＮｑの低周波成分が抑制されることになる。

これにより、ΔΣ変調部１３７によれば、１ビット符号化によって生成される信号の量子化ノイズは、高域にのみ分布する。これは、ノイズシェーピングと呼ばれ、可聴帯域（２０ｋＨｚ以下）の量子化ノイズを低減するのに用いられる。

したがって、Ｄ級アンプ１３４からの出力に含まれるアナログ情報をフィードバックするフィードバックループを設けない場合であっても、ΔΣ変調型１ビットアンプを構成することは可能である。また、ＤＡコンバータ等も不要であるため、コストを抑えることが可能となる。

なお、積分器の構成を変えることによって、ノイズ特性を改善できる。図１５は、５次ΔΣ変調器の構成を示す図である。図１５に示すとおり、５次ΔΣ変調器は、５つの積分器を含んで構成される。高次のΔΣ変調器についてより詳細に説明すれば、次のとおりである。

上述したΔΣ変調部１３７は、積分器を１つ備えた構成の１次ΔΣ変調器であり、１−ｚ^−１によって表されるフィルタによって量子化ノイズを低減する。これに対し、図１５に示す５次ΔΣ変調器の構成とすることにより、１−ｚ^−１に示すフィルタの次数も上がり、量子化ノイズの低減効果が増大する。しかしながら、３次以上のΔΣ変調器では、入力信号の振幅が増大すると発振する現象が発生する。そのため、ゲインの設定を適切に行い、積分器出力が一定値を超えないような振幅リミッタが作用する構成とするなど、発振状態を回避するための設計が必要となる。

また、上述したΔΣ変調型１ビットアンプの説明においては、２値の信号によって元の入力信号の波形を表す構成について示したが、３値の信号によって元の入力信号の波形を表す構成とすることもできる。この場合、量子化器からは３値の量子化信号が出力されることになり、Ｄ級アンプは３値の量子化信号を増幅する。

なお、上述したΔΣ変調型１ビットアンプの構成をＤＡ変換技術に適用し、ΔΣ変調型ＤＡ変換器を構成することもできる。

また、近年、Ｄ級増幅器（スイッチングアンプ）を用いたオーディオアンプに関して、ΔΣ変調を利用する技術が提案されており、例えば、特許文献１には、スイッチングアンプ（Ｄ級増幅器）を駆動する信号の高調波歪を抑制するための技術が開示されている。

特許文献１に記載の構成では、入力されたデジタル信号をΔΣ変調器によって量子化し、さらにＰＷＭ（Pulse Width Modulation）をかけて生成したＰＷＭ信号によってスイッチングアンプを駆動する。そして、ＰＷＭによって発生する高調波歪を予め予想し、高調波歪成分を相殺させることによって抑制する。高調波歪を予想する手段としては、もとの入力信号やその入力信号に対応する連続時間信号の１階および２階時間微分信号を表す信号を用いた積の一次結合を用いる。その際、３次歪によって発生する基本波成分も考慮する。
特開２００６−１１５０２８（２００６年４月２７日公開）

しかしながら、上述した従来のΔΣ変調型１ビットアンプ１３８の構成では、Ｄ級アンプ１３４における電源変動ノイズやスイッチング誤差成分を含めて、Ｄ級アンプ１３４の出力に含まれるアナログ情報をフィードバックすることができない。したがって、上記電源変動ノイズや上記スイッチング誤差成分を補正できないため、ＳＮＲ（Signal to Noise Ratio）が劣化し、ＴＨＤ（Total Harmonic Distortion）＋Ｎ（Noise）は増加するという問題を生じる。この問題について、より詳細に説明すれば次のとおりである。

図１６は、従来のΔΣ変調型１ビットアンプ１３８に正弦波を入力した場合の出力信号に含まれるノイズの分布を示す図である。図１６には、ΔΣ変調型１ビットアンプ１３８からの出力信号を周波数解析して得られる周波数スペクトルが示されており、１ｋＨｚ付近のスペクトルは、増幅された基本波（正弦波）の信号成分のスペクトルである。

一方、１ｋＨｚ〜１０ｋＨｚ付近に発生している複数のピークは、高調波（周波数が基本波の整数倍の正弦波）のスペクトルである。つまり、ΔΣ変調型１ビットアンプ１３８からの出力信号には、基本波の正弦波を増幅した信号成分以外に、基本波の高調波成分がノイズとして含まれていることになる。そして、この高調波成分の発生が、ΔΣ変調型１ビットアンプ１３８においてＳＮＲを劣化させ、ＴＨＤ＋Ｎを増加させる要因となっている。

なお、特許文献１の構成では、ΔΣ変調をＰＷＭに変換したときの論理的な高調波は補正できるが、スイッチングアンプの持つアナログ的要素、すなわち、スイッチングアンプにおいてデッドタイムや電源変動に起因して発生する高調波については考慮されていない。また、３次より大きい歪成分に関して考慮されていない。そのため、特許文献１の構成では、上述したΔΣ変調型１ビットアンプ１３８において発生する高調波を抑制することはできない。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、アナログ情報のフィードバックループを備えていないΔΣ変調型ＤＡ変換器において、高調波の発生を抑制し、ＳＮＲ（Signal to Noise Ratio）およびＴＨＤ（Total Harmonic Distortion）＋Ｎの良好なΔΣ変調器、および、ΔΣ変調型デジタルアナログ変換器を提供することを目的とする。

本発明に係るΔΣ変調器は、入力信号と帰還信号との差を積分する積分手段と、該積分手段の出力を３値からなる量子化信号に変調する量子化手段と、上記量子化信号の３値に応じて帰還信号として帰還させるフィードバック値を出力するフィードバック値出力手段とを備えたΔΣ変調器であって、上記のフィードバック値として出力される候補として、値が大きい順に、第１フィードバック値、第２フィードバック値、および第３フィードバック値が用意されており、第１フィードバック値と第２フィードバック値との差の絶対値と、第２フィードバック値と第３フィードバック値との差の絶対値とは、異なっており、上記フィードバック値出力手段は、第１フィードバック値、第２フィードバック値、または、第３フィードバック値のいずれかを、上記量子化信号の３値に応じて、上記フィードバック値として出力することを特徴としている。

上記の構成によれば、ΔΣ変調器では、積分手段が入力信号と帰還信号との差を積分し、量子化手段が積分手段の出力を量子化して、３値からなる量子化信号を生成する。量子化信号は、３つの電圧値からなるパルスであり、元の入力信号の波形を、パルス配分（パルスの時間的密度）によって表している。量子化信号の３つの電圧値は、例えば、それぞれ、「１」、「０」、「−１」などの値に対応づけて考えることができる。

なお、積分手段は、１つの積分器のみによって構成されるとは限らず、複数の積分器を含んで構成されてもよく、特に限定はされない。例えば、積分手段は、複数の積分器が係数を通じて縦続接続、および／または、フィードバック接続された積分器群の構成であってもよい。すなわち、積分手段は、デジタル信号を、１つの積分器、または、縦続接続され、および／または、部分帰還された複数の積分器から成る積分手段であってもよく、特に限定はされない。

さらに、ΔΣ変調器では、上記帰還信号が帰還されて入力信号に反映されるが、上記帰還信号の表すフィードバック値は、フィードバック値出力手段から出力される。そして、フィードバック値出力手段は、量子化信号の３値に応じたフィードバック値を出力する。フィードバック値としては、第１フィードバック値、第２フィードバック値、および、第３フィードバック値があり、３つのフィードバック値のうち、第１フィードバック値が最も大きな値であり、第２フィードバック値が２番目に大きな値であり、第３フィードバック値が最も小さな値である。さらに、第１フィードバック値と第２フィードバック値との差の絶対値と、第２フィードバック値と第３フィードバック値との差の絶対値とは、異なる。そして、フィードバック値出力手段は、量子化手段からの量子化信号の３値に応じて、第１フィードバック値、第２フィードバック値、第３フィードバック値のいずれか１つを出力する。例えば、フィードバック値出力手段は、量子化信号が「１」のときには第１フィードバック値を、量子化信号が「０」のときには第２フィードバック値を、量子化信号が「−１」のときには第３フィードバック値を出力する。

ここで、フィードバック値出力手段は、第１〜第３フィードバック値を、ルックアップテーブルなどから読み出す構成であってもよいし、フィードバック値に対応する信号が入力されるセレクタを備えた構成であってもよく、特に限定はされない。

ところで、ΔΣ変調によって生成される３値の量子化信号をスイッチングアンプ（Ｄ級アンプ）によって増幅する場合、スイッチングアンプを構成するブリッジ回路のＰ−ＳｉｄｅとＮ−Ｓｉｄｅの特性が異なるために、すなわち、スイッチングアンプの不平衡特性によって、３値の量子化信号のパルス高さが、正のパルスの高さ（例えば、量子化信号「１」に対応する電圧値）と、負のパルス高さ（例えば、量子化信号「−１」に対応する電圧値）とで異なってしまい、復調した場合の波形に歪みが生じ、結果として、偶数次高調波（ノイズ成分）が発生するという問題がある。

そして、従来の３値の量子化信号を生成するΔΣ変調器では、量子化信号の３値に応じてフィードバックされるフィードバック値は、例えば、量子化信号が「０」の場合のフィードバック値を「０」とすると、量子化信号が「１」の場合のフィードバック値（例えば、「＋τ」）と量子化信号が「−１」の場合のフィードバック値（例えば、「−τ」）とで符号が異なるため値は異なるものの、大きさは同じである。つまり、従来のΔΣ変調器からフィードバックされる値には、スイッチングアンプにおいて発生する正と負のパルス高さの違い（非対称性、不平衡特性）が考慮されていない。

そこで、本発明に係るΔΣ変調器では、上述したスイッチングアンプにおいて発生する正と負のパルス高さの違い（非対称性、不平衡特性）を考慮し、出力するフィードバック値を非対称にする構成となっている。すなわち、第１フィードバック値と第２フィードバック値との差の絶対値と、第２フィードバック値と第３フィードバック値との差の絶対値とは、異なっている。例えば、量子化信号「０」に対応するフィードバック値を「０」（第２フィードバック値）とした場合、フィードバック値出力手段は、量子化信号「１」の場合にはフィードバック値「＋τ＋α」（第１フィードバック値）を出力し、量子化信号「−１」の場合にはフィードバック値「−τ」（第３フィードバック値）を出力する。

これにより、本発明に係るΔΣ変調器によれば、スイッチングアンプおいて自機から出力する量子化信号を増幅する場合、３値の量子化信号に応じて、スイッチングアンプの不平衡特性を考慮したフィードバック値を出力できる。したがって、自機においてΔΣ変調により生成した量子化信号を、不平衡特性を有するスイッチングアンプによって増幅する場合であっても、スイッチングアンプの不平衡特性に起因する偶数次高調波の発生を抑制することができる。

本発明に係るΔΣ変調器では、上記フィードバック値出力手段は、上記第１フィードバック値、上記第２フィードバック値、または上記第３フィードバック値のうち、出力するフィードバック値を上記量子化信号の３値に応じて選択するセレクタを有することが好ましい。

本発明に係るΔΣ変調器では、上記セレクタには、該セレクタに信号を入力する３つの信号線が接続され、それぞれの信号線には、「＋τ」、「０」、「−τ」（τ≠０）の値の信号が入力されており、さらに、上記３つの信号線のいずれかに、外部から補正値α（α≠０）が加算または減算されることにより、上記第１フィードバック値、上記第２フィードバック値、または上記第３フィードバック値が生成され、これらの値が上記セレクタに入力されていることが好ましい。

上記の構成によれば、上記のセレクタには、信号を入力する３つの信号線が接続されている。３つの信号線には、それぞれ、「＋τ」、「０」、「−τ」の信号が入力されており、さらに、上記３つの信号線のいずれか１本に、外部からの補正値α（α≠０）を加算または減算される。つまり、セレクタには、上記３つの信号線から上記第１フィードバック値、上記第２フィードバック値、および上記第３フィードバック値を表す信号が入力されることになる。

これにより、フィードバック値出力手段が出力するフィードバック値を、補正値αを変化させることによって容易に調整することができるようになる。

本発明に係るΔΣ変調器では、上記フィードバック値出力手段は、予め上記量子化信号の３値のいずれかに対応付けられている上記第１フィードバック値、上記第２フィードバック値、および上記第３フィードバック値が格納されたルックアップテーブルを有していることが好ましい。

本発明に係るΔΣ変調型デジタルアナログ変換器は、上記のΔΣ変調器と、上記量子化信号に応じたスイッチングパルスを生成するスイッチングアンプと、上記スイッチングパルスを復調するローパスフィルタとを備えていることを特徴とする。

上記の構成によれば、ΔΣ変調型デジタルアナログ変換器は、上記のΔΣ変調器と、上記量子化信号に応じたスイッチングパルスを生成するスイッチングアンプと、上記スイッチングパルスを復調するローパスフィルタとを備えている。

これにより、本発明に係るΔΣ変調型デジタルアナログ変換器によれば、ΔΣ変調器において、スイッチングアンプの不平衡特性に応じたフィードバックが行われる。したがって、スイッチングアンプの不平衡特性に起因する偶数次高調波の発生を抑制し、良好なＳＮＲが得られるとともにＴＨＤ＋Ｎを低減できる。

本発明に係るΔΣ変調型デジタルアナログ変換器では、上記フィードバック値出力手段が、上記第１フィードバック値、上記第２フィードバック値、または上記第３フィードバック値のうち、出力するフィードバック値を上記量子化信号の３値に応じて選択するセレクタを有し、該セレクタには、該セレクタに信号を入力する３つの信号線が接続され、それぞれの信号線には、「＋τ」、「０」、「−τ」（τ≠０）の値の信号が入力されており、さらに、上記３つの信号線のいずれかに、外部から補正値α（α≠０）が加算または減算されることにより、上記第１フィードバック値、上記第２フィードバック値、または上記第３フィードバック値が生成され、これらの値が上記セレクタに入力されている構成のΔΣ変調器と、上記量子化信号に応じたスイッチングパルスを生成するスイッチングアンプと、上記スイッチングパルスを復調するローパスフィルタとを備えたΔΣ変調型デジタルアナログ変換器であって、上記入力信号として正弦波を入力した場合に、該正弦波に対する上記スイッチングアンプの出力または上記ΔΣ変調型デジタルアナログ変換器自身の出力を周波数解析し、該周波数解析の結果得られる偶数次高調波の周波数スペクトルの大きさに基づいて、上記補正値αを調整する補正値調整手段をさらに備えていることを特徴としている。

上記の構成によれば、本発明に係るΔΣ変調型デジタルアナログ変換器では、補正値調整手段が、上記入力信号として正弦波を上記ΔΣ変調型デジタルアナログ変換器に入力した場合に、該正弦波に対する上記スイッチングアンプの出力または上記ΔΣ変調型デジタルアナログ変換器自身の出力を周波数解析し、該周波数解析の結果得られる偶数次高調波の周波数スペクトルの大きさに基づいて、上記補正値αを調整する。

これにより、ΔΣ変調型デジタルアナログ変換器からの実際の出力に応じて補正値αを変化させて、スイッチングアンプの不平衡特性に応じたフィードバックの調整を行うことができる。したがって、スイッチングアンプの不平衡特性に起因する偶数次高調波の抑制を確実に行うことができるようになる。

本発明に係るΔΣ変調器は、入力信号と帰還信号との差を積分する積分手段と、該積分手段の出力を３値からなる量子化信号に変調する量子化手段と、上記量子化信号の３値に応じて帰還信号として帰還させるフィードバック値を出力するフィードバック値出力手段とを備えたΔΣ変調器であって、上記のフィードバック値として出力される候補として、値が大きい順に、第１フィードバック値、第２フィードバック値、および第３フィードバック値が用意されており、第１フィードバック値と第２フィードバック値との差の絶対値と、第２フィードバック値と第３フィードバック値との差の絶対値とは、異なっており、上記フィードバック値出力手段は、第１フィードバック値、第２フィードバック値、または、第３フィードバック値のいずれかを、上記量子化信号の３値に応じて、上記フィードバック値として出力する。

また、本発明に係るΔΣ変調型デジタルアナログ変換器は、上記のΔΣ変調器と、上記量子化信号に応じたスイッチングパルスを生成するスイッチングアンプと、上記スイッチングパルスを復調するローパスフィルタとを備えている。

また、本発明に係るΔΣ変調型デジタルアナログ変換器は、上記のΔΣ変調器と、上記量子化信号に応じたスイッチングパルスを生成するスイッチングアンプと、上記スイッチングパルスを復調するローパスフィルタとを備えたΔΣ変調型デジタルアナログ変換器であって、上記入力信号として正弦波を入力した場合に、該正弦波に対する上記スイッチングアンプの出力または上記ΔΣ変調型デジタルアナログ変換器自身の出力を周波数解析し、該周波数解析の結果得られる偶数次高調波の周波数スペクトルの大きさに基づいて、上記補正値αを調整する補正値調整手段をさらに備えている。

従って、偶数次高調波の発生を抑制し、ＳＮＲおよびＴＨＤ＋Ｎの良好なΔΣ変調型デジタルアナログ変換器を提供することができる。

本発明に係るΔΣ変調型デジタルアナログ変換器の一実施形態について、図１ないし図１１に基づいて説明すると以下の通りである。

（ΔΣ変調型デジタルアナログ変換器１）
図１は、本発明に係るΔΣ変調型デジタルアナログ変換器１の構成を示すブロック図である。
本発明に係るΔΣ変調型デジタルアナログ変換器１は、ΔΣ変調部（ΔΣ変調器）２とＤ級アンプ（スイッチングアンプ；ＳＷアンプ）３と低域通過フィルタ（ローパスフィルタ；ＬＰＦ；Low Pass Filter）４とを含んで構成される。ΔΣ変調部２は、減算器５と積分器群（積分手段）６と量子化器（量子化手段）７とブリッジ不平衡補正器（フィードバック値出力手段）８とを備えている。

ΔΣ変調型デジタルアナログ変換器１は、ＰＣＭによってデジタル符号化された入力信号をアナログ信号に変換して出力する。以下に、ΔΣ変調型デジタルアナログ変換器１の動作について説明する。

減算器５には、音声信号などをＰＣＭによって符号化したデジタル信号が入力される。また、減算器５には、ブリッジ不平衡補正器８を介して、量子化器７から出力される量子化信号に応じて、フィードバック値が帰還信号として帰還される。量子化器７から出力される量子化信号およびフィードバックについては後述する。

減算器５は、入力信号、すなわち、元信号（原信号）をＰＣＭによって符号化したデジタル信号から、ブリッジ不平衡補正器８を介してフィードバックされる量子化信号を減算して差信号を生成し、積分器郡６に出力する。積分器郡６は、減算器５から入力された差信号を積分して量子化器７に出力する。量子化器７は、積分器郡６からの入力を量子化して量子化信号を生成し、Ｄ級アンプ３に出力する。なお、積分器群６は、例えば、図１５に示すような構成をしている。

Ｄ級アンプ３は、量子化信号に応じてスイッチングを行い、定電圧を切り替える。これにより、量子化信号に対応する大電圧のスイッチングパルスが生成され、量子化信号が増幅されることになる。Ｄ級アンプ３は、スイッチングパルスを低域通過フィルタ４に出力する。

低域通過フィルタ４は、スイッチングパルスを復調して元の音声信号などをアナログ信号として出力する。

また、本発明に係るΔΣ変調型デジタルアナログ変換器１は、ΔΣ変調部２が入力信号に基づいて３値の量子化信号を生成し、Ｄ級アンプ３が量子化信号に応じて３値のスイッチングパルスを出力する。以下では、これを３値動作と称する。

そして、本発明は、３値動作において発生する偶数次高調波を低減させることによって、ＳＮＲやＴＨＤ＋Ｎを改善するものである。なお、偶数次高調波とは周波数が基本波の偶数倍の高調波である。

なお、上述したとおり、ΔΣ変調型デジタルアナログ変換器１には、量子化器７から出力される量子化信号を、ブリッジ不平衡補正器８を介して減算器５に負帰還するフィードバックループが設けられている。

そして、本発明に係るΔΣ変調型デジタルアナログ変換器１は、ブリッジ不平衡補正器８が偶数次高調波を低減させるようなフィードバック値の出力を行うことを特徴としている。これにより、出力信号の波形の歪が補正され、ＳＮＲやＴＨＤ＋Ｎが改善される。

本発明の特徴的な構成、すなわち、ブリッジ不平衡補正器８の構成について詳細に説明する前に、３値動作によって偶数次高調波が発生する原理について説明する。

（Ｄ級アンプ３）
はじめに、Ｄ級アンプ３の構成および動作について詳細に説明する。図２は、Ｄ級アンプ３の構成と動作のイメージを示す図である。図２に示すとおり、Ｄ級アンプ３は、４つのＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）２１〜２４から成るフルブリッジ回路を含んで構成される。ＭＯＳＦＥＴ２１とＭＯＳＦＥＴ２２とは、Ｐ−Ｓｉｄｅブリッジを構成し、ＭＯＳＦＥＴ２３とＭＯＳＦＥＴ２４とは、Ｎ−Ｓｉｄｅブリッジを構成する。Ｐ−ｓｉｄｅブリッジとＮ−Ｓｉｄｅブリッジとの間には、負荷２５が設けられている。負荷２５は、Ｄ級アンプ３から供給される信号に基づいて音声を出力するスピーカなどを模式的に示したものである。また、ＭＯＳＥＴ２１とＭＯＳＦＥＴ２３とは定電圧「＋Ｖ」に接続されており、ＭＯＳＦＥＴ２２とＭＯＳＦＥＴ２４とは定電圧「−Ｖ」に接続されている。

なお、ΔΣ変調部３から出力される量子化信号は、「Ｈ（Ｈｉｇｈ）」と「Ｌ（Ｌｏｗ）」との２つの電圧値の組み合せによって３値（例えば、「＋１」、「０」、「−１」）を表す。つまり、ΔΣ変調部３は２つの電圧値をＤ級アンプ３に出力し、Ｄ級アンプ３は入力された電圧値の「Ｈ」と「Ｌ」との組み合せに応じて負荷２５に３値の信号を供給する。

また、ＭＯＳＦＥＴ２２とＭＯＳＦＥＴ２４には、図示しないインバータによって「Ｈ」と「Ｌ」とが反転入力される。

図２（ａ）は、Ｐ−Ｓｉｄｅブリッジに「Ｈ」の電圧が入力され、Ｎ−Ｓｉｄｅブリッジに「Ｌ」の電圧が入力された場合の様子を示す図である。この場合、図２（ａ）においては、ＭＯＳＦＥＴ２１とＭＯＳＦＥＴ２４とがＯＮ状態となる。このとき、負荷２５には「＋１」に対応する電気的な信号が入力される。

図２（ｂ）は、Ｐ−Ｓｉｄｅブリッジに「Ｌ」の電圧が入力され、Ｎ−Ｓｉｄｅブリッジに「Ｌ」の電圧が入力された場合の様子を示す図である。この場合、図２（ｂ）においては、ＭＯＳＦＥＴ２２とＭＯＳＦＥＴ２４とがＯＮ状態となる。このとき、負荷２５には「０」に対応する電気的な信号が入力される。

図２（ｃ）は、Ｐ−Ｓｉｄｅブリッジに「Ｌ」の電圧が入力され、Ｎ−Ｓｉｄｅブリッジに「Ｈ」の電圧が入力された場合の様子を示す図である。この場合、図２（ｃ）においては、ＭＯＳＦＥＴ２２とＭＯＳＦＥＴ２３とがＯＮ状態となる。このとき、負荷２５には「−１」に対応する電気的な信号が入力される。

図２（ｄ）は、Ｄ級アンプ３に含まれるブリッジ回路に、負荷２５としてローパスフィルタ（ＬＰＦ）およびスピーカが接続される場合のイメージを示す図である。そして、３値の量子化信号に応じて、ブリッジ回路のＰ−ＳｉｄｅとＮ−Ｓｉｄｅのそれぞれに、「Ｈ」または「Ｌ」の電圧が入力される。そして、図２（ａ）から（ｃ）において説明したとおり、Ｐ−ＳｉｄｅおよびＮ−Ｓｉｄｅへ入力される「Ｈ」と「Ｌ」との組み合せに応じて、負荷２５に電気的な３値の信号が入力される。負荷２５に入力された３値の信号はローパスフィルタによってアナログの信号に復調され、スピーカによって音声が出力される。

（ブリッジ回路の不平衡特性と偶数次高調波の関係）
以下に、３値動作において偶数次高調波が発生する原理について説明する。上述したとおり、Ｄ級アンプ３は、Ｐ−ＳｉｄｅブリッジとＮ−Ｓｉｄｅブリッジとによって構成されるブリッジ回路を介して３値を出力する。そして、偶数次高調波は、このブリッジ回路のＰ−ＳｉｄｅとＮ−Ｓｉｄｅの特性の違いに起因して発生する。以下では、ブリッジ回路のＰ−ＳｉｄｅとＮ−Ｓｉｄｅの特性の違いと偶数次高調波の発生の関係について、より詳細に説明する。

図３は、Ｄ級アンプから出力される３値の信号の波形を示す図であり、（ａ）はＰ−ＳｉｄｅとＮ−Ｓｉｄｅの特性が同じ場合の出力を示す図であり、（ｂ）はＰ−ＳｉｄｅとＮ−Ｓｉｄｅの特性が異なる場合の出力を示す図である。

図３に示す正の電圧のパルス、負の電圧のパルス、０Ｖの状態は、それぞれ、図２を用いて説明した「＋１」、「−１」、「０」の３値に対応している。図３（ａ）に示すとおり、Ｐ−ＳｉｄｅとＮ−Ｓｉｄｅの特性が同じであれば、「＋１」に対応するパルス波形の高さと「−１」に対応するパルス波形の高さとは同じである。しかしながら、通常、温度などの影響によってブリッジ回路を構成する素子ごとに出力にばらつきが生じ、ブリッジ回路を構成するＰ−ＳｉｄｅとＮ−Ｓｉｄｅとでは動作の特性が異なる。

そのため、図３（ｂ）に示す例のように、「＋１」に対応するパルス波形の高さが、「−１」に対応するパルス波形の高さよりも低くなるなど、正電圧のパルスと負電圧のパルスとで波形の高さが異なってしまう。そして、このようなＰ−ＳｉｄｅとＮ−Ｓｉｄｅの特性の異なるブリッジ回路から出力される３値の信号をローパスフィルタによって復調しても、歪が発生してしまうため、元の入力信号の波形を完全には再現できない。

図４は、Ｐ−ＳｉｄｅとＮ−Ｓｉｄｅの特性が異なるブリッジ回路（以下、不平衡ブリッジと称する）によって構成されるＤ級アンプにおいて、正弦波に歪が発生するイメージを示す図であり、（ａ）は不平衡ブリッジによって構成されるＤ級アンプを通過する前の正弦波を示す図であり、（ｂ）は不平衡ブリッジによって構成されるＤ級アンプの動作特性を示す図であり、（ｃ）は不平衡ブリッジによって構成されるＤ級アンプから出力される信号の波形を示す図である。

以下では、Ｄ級アンプ３が不平衡ブリッジによって構成されている場合について説明する。

図４（ｂ）は、図４（ａ）に示す元信号Ｘと、図４（ｃ）に実線で示す出力信号Ｙとの関係を示したものである。なお、図４（ｃ）に示す破線は、歪が発生しない場合の元信号Ｘと出力信号Ｙとの関係を示したものである。

図４（ｂ）に示すとおり、瞬時値が負の領域では、元信号Ｘと出力信号ＹとはＹ＝Ｘの関係を示しているが、瞬時値が正の領域では、元信号Ｘと出力信号Ｙとの関係を示す直線の傾きはＹ＝Ｘの関係を表す直線の傾きに比べて小さい。そして、図４（ｂ）に示すＤ級アンプ３の特性によって、元信号の波形は、Ｄ級アンプ３を通過するときに、瞬時値が負の領域では変化しないが、瞬時値が正の領域では減衰し、出力信号に歪が生じる。

したがって、図４（ａ）に示す正弦波の波形の元信号が図４（ｂ）の特性を有するＤ級アンプ３を通過すると、図４（ｃ）に示すように、出力信号には瞬時値が正の領域において歪が生じる。なお、図４（ｃ）に示される瞬時値が正の領域の破線は、図４（ａ）に示す元信号の波形を示している。

図５は、不平衡ブリッジによって構成されているＤ級アンプ３の動作特性を示す図である。図５（ａ）は、元信号ＸとＤ級アンプ３からの出力信号Ｙとの関係を示す図である。図５（ａ）に示す元信号Ｘと出力信号Ｙとの関係は、Ｙ＝ＧＸ＋ｂ｜Ｘ｜によって表すことができる。ここで、Ｙ１＝ＧＸ、Ｙ２＝ｂ｜Ｘ｜とすれば、出力信号Ｙは、出力信号成分Ｙ１（＝ＧＸ）と出力ひずみ成分Ｙ２（＝ｂ｜Ｘ｜）とに分解できる。

図５（ｂ）は、元信号Ｘと出力信号成分Ｙ１との関係を示す図である。図５（ｂ）に示す破線は、元信号Ｘと出力信号Ｙ１とがＹ１＝Ｘの関係を示す直線である。図５（ｂ）に示す元信号Ｘと出力信号成分Ｙ１との関係は、Ｙ１＝ＧＸ（Ｇ＜１）によって表され、元信号と出力信号とが同じ場合（Ｙ１＝Ｘの場合）に比べ、傾きの小さい直線によって表される。

図５（ｃ）は、元信号Ｘと出力ひずみ成分Ｙ２との関係を示す図である。図５（ｃ）に示す元信号Ｘと出力ひずみ成分Ｙ２との関係は、Ｙ２＝ｂ｜Ｘ｜（ｂ＜０）によって表され、元信号Ｘと出力ひずみ成分Ｙ２との関係は、縦軸（Ｙ２軸）に対称であり、元信号Ｘが正、負どちらの場合においても、出力ひずみ成分Ｙ２の値は負の値となる。

つまり、Ｄ級アンプ３の動作特性は、図５（ｂ）に示す特性と図５（ｃ）に示す特性とに分解して考えることができる。

図６は、Ｄ級アンプ３からの出力信号に偶数次高調波が含まれることを示す図である。図６（ａ）は、図５（ａ）の特性を有するＤ級アンプ３からの出力信号Ｙの波形を示す図である。図６（ａ）は、元信号Ｘが正弦波の場合のＤ級アンプ３からの出力信号Ｙの波形を示している。図５について説明したとおり、出力信号Ｙは、出力信号成分Ｙ１と出力ひずみ成分Ｙ２とに分解できる。

図６（ｂ）は、出力信号成分Ｙ１の波形を示す図であり、図５（ｂ）に示す特性によって得られる。図６（ｂ）に示すとおり、出力信号成分Ｙ１の波形は、元信号Ｘと同じ周波数ｆ（すなわち、周期１／ｆ）で、振幅の小さい正弦波となる。

図６（ｃ）は、出力ひずみ成分Ｙ２の波形を示す図であり、図５（ｃ）に示す特性によって得られる。図６（ｃ）に示すとおり、出力ひずみ成分Ｙ２の波形は、周波数２ｆ（すなわち、周期１／２ｆ）、すなわち、元信号Ｘの２倍の周波数の繰り返し波形である。

したがって、図６（ａ）に示す不平衡ブリッジによって構成されるＤ級アンプ３からの出力信号Ｙは、図６（ｃ）に示す元信号Ｘの２倍以上の周波数の信号成分、すなわち、偶数次高調波を含んでいることがわかる。

（ブリッジ不平衡補正器８）
上述したとおり、本発明に係るΔΣ変調型デジタルアナログ変換器１は、ブリッジ不平衡補正器８が偶数次高調波を低減させるようなフィードバック値の出力を行うことを特徴としている。以下に、ブリッジ不平衡補正器８の構成、すなわち、本発明の特徴的構成について説明する。

はじめに、従来のΔΣ変調型デジタルアナログ変換器の３値動作におけるフィードバック量の調整について説明する。従来のΔΣ変調型デジタルアナログ変換器は、図１３に示す従来のΔΣ型１ビットアンプ１３１と同様の構成である。そこで、ΔΣ型１ビットアンプ１３１を従来のΔΣ変調型デジタルアナログ変換器１３１として説明する。

従来のΔΣ変調型デジタルアナログ変換器１３１は、フィードバック調整器１３６においてフィードバック量の調整を行う。３値動作の場合、フィードバック調整器１３６には、量子化器１３３から３値の量子化信号が入力されることになる。そして、フィードバック調整器１３６は、量子化信号の値に応じて帰還させるフィードバック値を決定する。例えば、量子化信号が「１」、「０」、「−１」との３値とすると、「１」の場合には「＋τ」のフィードバック値をフィードバックし、「０」の場合には「０」のフィードバック値をフィードバックし、「−１」の場合には「−τ」のフィードバック値をフィードバックするような構成となる。この場合、量子化信号が「１」の場合と「−１」の場合とで、フィードバックする信号値は異なるものの、信号値の大きさは同じである。

つまり、従来のΔΣ変調型デジタルアナログ変換器においては、フィードバック調整器１３６には、ΔΣ変調が安定して動作するために最適なフィードバック値の大きさ「τ」を設定する構成である。なお、ΔΣ変調部１３７がデジタル回路の構成の場合、フィードバック調整器１３６において、「τ」を表すデジタル値が設定されるが、ΔΣ変調部１３７がアナログ回路の構成の場合、フィードバック調整器１３６において、「τ」を表すアナログ値（具体的には、電圧値、電流値など）が設定される。

以下に、本発明に係るブリッジ不平衡補正器８におけるフィードバック量の調整について説明する。

上述したとおり、不平衡ブリッジによって構成されているＤ級アンプ３から出力されるパルス信号は、量子化信号の「＋１」に対応するパルス波形の高さと、量子化信号の「−１」に対応するパルス波形の高さとが異なる。そのため、Ｄ級アンプ３からの出力信号に歪が生じ、結果として偶数次高調波が含まれることになる。

そこで、本発明に係るΔΣ変調型デジタルアナログ変換器１では、ブリッジ不平衡補正器８は、Ｄ級アンプ３において発生する正と負のパルス高さの違い（非対称性、不平衡特性）を考慮し、出力するフィードバック値を非対称にする構成となっている。本実施の形態においては、量子化信号「０」に対応するフィードバック値を「０」とした場合、フィードバック値出力手段は、量子化信号「１」の場合にはフィードバック値「＋τ＋α」を出力し、量子化信号「−１」の場合にはフィードバック値「−τ」を出力する。ここで、τ≠０である。なお、Ｄ級アンプ３を構成するブリッジが不平衡である場合にはα≠０とであるが、Ｄ級アンプ３を構成するブリッジが平衡である場合には、α＝０であってもよく、特に限定はされない。

また、量子化信号「０」に対応するフィードバック値を「０」以外、例えば、「１」とすると、量子化信号「１」の場合にはフィードバック値「＋τ＋α」を出力し、量子化信号「−１」の場合にはフィードバック値「−τ」を出力する構成（このとき、τ＞１）も含まれる。

本実施の形態では、上記構成を実現するため、ブリッジ不平衡補正器８は、量子化信号とフィードバックする信号値とを対応付けたルックアップテーブルを備えている。図７は、ブリッジ不平衡補正器８が備えているルックアップテーブル１４を示す図である。図７に示すとおり、量子化信号「＋１」、「０」、「−１」に対し、それぞれ、「＋τ＋α」、「０」、「−τ」がフィードバック値として対応付けられている。

この場合、補正値αの値を決定する方法として、例えば、元信号として単一周波数の正弦波を入力した場合におけるΔΣ変調型デジタルアナログ変換器１の出力のパワースペクトルを観測し、補正値αを「＋τ」から「−τ」まで変化させたときに、入力した正弦波の偶数次高調波のパワースペクトルのうち最大のパワースペクトルが最も小さくなるときの補正地αの値に決定する方法や、あるいは、前記の最大のパワースペクトルがノイズフロアに最も近づくときの「α」の値に決定する方法などが考えられる。

図８は、ブリッジ不平衡補正器８において、適切な補正値αを設定した場合のΔΣ変調型デジタルアナログ変換器１の出力のパワースペクトルを示す図である。図８に示すとおり、上述した図１６に示すパワースペクトル図と比較して偶数次高調波が抑制されていることがわかる。

（補正値調整装置）
さらに、本発明に係るΔΣ変調型デジタルアナログ変換器１は、上述した方法によって「α」の値を決定する補正値調整装置を備えた構成であってもよい。図９は、補正値調整装置９を備えたΔΣ変調型デジタルアナログ変換器１０の構成を示すブロック図である。ΔΣ変調型デジタルアナログ変換器１０は、図１に示すΔΣ変調型デジタルアナログ変換器１に補正値調整装置９を追加し、ブリッジ不平衡補正器８とブリッジ不平衡補正器１１とを入れ替えた構成である。補正値調整装置９は、低域通過フィルタ４からの出力に基づいて補正値αを算出し、算出した補正値αをブリッジ不平衡補正器８に出力する。そして、ブリッジ不平衡補正器１１は、量子化信号が「＋１」の場合に、補正値調整装置９から入力される補正値αを「＋τ」に加算してフィードバックする。なお、本実施の形態においては、補正値αを加算する構成としたが、減算する構成であってもよく特に限定はされない。

図１０は、ブリッジ不平衡補正器１１の構成を示す図である。図１０に示すとおり、ブリッジ不平衡補正器１１は、セレクタ１２と加算器１３とを備えている。上述したとおり、ブリッジ不平衡補正器１１では、加算器１３が補正値調整装置９から入力される補正値「α」を「＋τ」に加算し、セレクタ１２が量子化器７からの量子化信号に応じてフィードバック値を出力する。図１０に示す例では、セレクタ１２は、量子化信号「＋１」、「０」、「−１」に対して、それぞれ、「＋τ＋α」、「０」、「−τ」のフィードバック値を出力する。なお、セレクタ１２の構成としては、加算器１３を備えずに、あらかじめ補正値αが加算あるいは減算された状態であってもよく、特に限定はされない。

図１１は、補正値調整装置９が補正値αを決定する処理の流れを示すフローチャートである。

はじめに、補正値調整装置９は、初期値の設定を行う。具体的には、補正値調整装置９は、補正値αに「０」を、変数Ｅに「＋∞」を設定する（Ｓ１１１）。

次に、補正値調整装置９は、補正値αと変数τの大きさを比較する判定処理を行う（Ｓ１１２）。判定処理の結果、補正値αのほうが小さい場合、補正値調整装置９は、Ｓ１１３からＳ１１８までの処理を行う。なお、変数τには補正値αの上限値が設定されている。

補正値調整装置９は、Ｓ１１８において、補正値αに増加値ｄを加算した値を新たな補正値αとする。Ｓ１１８の後、処理は再度Ｓ１１２へと戻る。つまり、補正値調整装置９は、補正値αを増加値ｄづつ増加させながら、補正値αが変数τより小さい間、Ｓ１１３からＳ１１８の処理を繰り返し行って、偶数次高調波を最も抑制する補正値αを探索する。

以下にＳ１１３〜Ｓ１１８の処理の流れについて説明する。

まず、補正値調整装置９は、Ｄ級アンプ３から出力される波形を取り込む（Ｓ１１３）。このとき、ΔΣ変調型デジタルアナログ変換器１には、元信号として単一周波数の正弦波を入力する。つまり、補正値調整装置９は、元信号として単一周波数の正弦波を入力した場合におけるΔΣ変調型デジタルアナログ変換器１の出力を取り込む。

次に、補正値調整装置９は、取り込んだ出力信号について周波数解析を行い、ノイズフロアの大きさを示す値Ｎ（以下では、ノイズフロア値Ｎと呼ぶ）と２倍から２ｎ倍までの偶数次高調波のパワースペクトルＤ２ｉ（ｉ＝１、２、・・・・ｎ）を算出する（Ｓ１１４）。

次に、補正値調整装置９は、Ｓ１１４において算出した２倍から２ｎ倍までの偶数次高調波のパワースペクトルのうち、最大のパワースペクトルＤ２ｋ（１≦ｋ≦ｉ）を特定する（Ｓ１１５）。パワースペクトルＤ２ｋは、２ｋ倍の偶数次高調波のパワースペクトルである。

次に、補正値調整装置９は、ノイズフロア値ＮからパワースペクトルＤ２ｋを減算した結果（以下では、Ｎ−Ｄ２ｋと記す）と変数Ｅとの大きさを比較する判定処理を行う（Ｓ１１６）。判定処理の結果、Ｎ−Ｄ２ｋが変数Ｅより小さい場合、補正値調整装置９は、変数ＥにＮ−Ｄ２ｋを代入し、変数Ｅを更新する（Ｓ１１７）。また、補正値調整装置９は、このときの補正値αの値を変数Ａに保持する。一方、判定処理の結果、変数ＥがＮ−Ｄ２ｋより小さい場合、補正値調整装置９は、変数Ｅを更新しない。

つまり、変数Ｅには、最終的に、補正値αを増加値ｄづつ増加させた場合におけるノイズフロア値Ｎとパワースペクトル値Ｄ２ｋとの差の最小値が保持されている。そして、変数Ａには、補正値αを増加値ｄづつ増加させた場合において、ノイズフロア値Ｎとパワースペクトル値Ｄ２ｋとの差が最小となる補正値αが保持されている。すなわち、最終的に変数Ａに保持されている値が、最も偶数次高調波を抑制できる補正値ということになる。

次に、補正値調整装置９は、補正値αに増加値ｄを加算し、補正値αを更新する。そして、処理はＳ１１２へと戻る。

処理Ｓ１１２における判定処理の結果、補正値αが変数τ以上である場合、すなわち、調整範囲内の全ての補正値αについてＳ１１２からＳ１１８の処理が終了した後、補正値調整装置９は、ブリッジ不平衡補正器１１に、変数Ａに保持されている値を補正値αとして出力し（Ｓ１１９）、処理を終了する。

なお、本発明を、以下のように表現することも可能である。

（第１の構成）
相互に縦続接続された複数の積分手段と、各積分手段からの出力を加算する加算手段と、当該加算手段からの出力をサンプリング周波数ｆｓに基づいて３値に量子化して量子化信号を出力する量子化手段と、前記量子化手段からの出力を初段の前記積分手段に負帰還させる負帰還ループと、前記量子化信号をSWアンプで増幅する手段と、前記SWアンプで増幅された信号を低域通過フィルタでアナログ信号に復調する手段を有し、初段の前記積分手段に入力されたデジタルの入力信号をアナログ信号に変換するデルタシグマ変調形ＤＡ変換装置であって、前記負帰還される３値のうちの近接する２値の間隔を可変とできることを特徴とするΔΣ変調型ＤＡ変換装置。

（第２の構成）
また、前記ＤＡ変換装置に単一周波数の正弦波を入力したときの、ＤＡ変換装置の出力のパワースペクトルを観測し、その出力のうち入力した正弦波の偶数倍の高調波のうちもっとも最大のものが、２値の間隔を可変したときに最も小さくなるとき、もしくは、出力のノイズフロアにもっとも近づくときの値をもって、帰還される３値の間隔が決定されることを特徴とするΔΣ変調型ＤＡ変換装置。

また、本発明の構成は、加算器、ΔΣ変調器、ＳＷアンプ、ＬＰＦ、セレクタ、ブリッジ不平衡補正回路、補正値調整装置から構成され、入力の正弦波の周波数と同じ周波数の出力を基本波とし、基本波の振幅値と、基本波の偶数高調波の振幅値を観測する。補正値調整装置は、偶数次高調波(基本波の偶数倍の成分)とノイズフロアを観測し、偶数次高調波がノイズフロアにもっとも近づく時のフィードバック補正値(α)を算出する。αの値は−τから＋τまで変化させ、偶数次高調波のうちでもっとも大きい成分が最小となるとき、もしくは、ノイズフロアに最も近づくときのフィードバック補正値をαとする。算出されたフィードバック補正値(α)を用いてブリッジ不平衡補正回路が補正を行う。これにより、偶数次高調波が抑圧される。

または、本発明の作用効果は、（ａ）完全なオープンループのΔΣ変調型アナログ−デジタルに比べ、ＳＮＲやＴＨＤ＋Ｎを改善することができる。（ｂ）ＳＷアンプからのアナログフィードバック回路が無いため、回路の簡素になり、コスト低減が可能である。（ｃ）１つのパラメータのみで、複数の偶数次高調波を抑圧することが可能である。（ｄ）アンプ出力の不要な高調波成分を抑圧することにより、省エネに貢献することができる。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

最後に、ΔΣ変調型デジタルアナログ変換器１、および、ΔΣ変調型デジタルアナログ変換器１０の各ブロック、特に補正値調整装置９は、ハードウェアロジックによって構成してもよいし、次のようにＣＰＵを用いてソフトウェアによって実現してもよい。

すなわち、補正値調整装置９は、各機能を実現する制御プログラムの命令を実行するＣＰＵ（central processing unit）、上記プログラムを格納したＲＯＭ（read only memory）、上記プログラムを展開するＲＡＭ（random access memory）、上記プログラムおよび各種データを格納するメモリ等の記憶装置（記録媒体）などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアである補正値調整装置９の制御プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を、上記補正値調整装置９に供給し、そのコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。

上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ−Ｒ等の光ディスクを含むディスク系、ＩＣカード（メモリカードを含む）／光カード等のカード系、あるいはマスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等の半導体メモリ系などを用いることができる。

また、補正値調整装置９を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（virtual private network）、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、ＩＥＥＥ１３９４、ＵＳＢ、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、８０２．１１無線、ＨＤＲ、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。

本発明のΔΣ変調型デジタルアナログ変換器は、例えば、オーディオ機器やテレビに搭載することができる。

本発明に係るΔΣ変調型デジタルアナログ変換器の構成を示すブロック図である。 Ｄ級アンプの構成と動作のイメージを示す図である。 Ｄ級アンプから出力される３値の信号の波形を示す図であり、（ａ）はＰ−ＳｉｄｅとＮ−Ｓｉｄｅの特性が同じ場合の出力を示す図であり、（ｂ）はＰ−ＳｉｄｅとＮ−Ｓｉｄｅの特性が異なる場合の出力を示す図である。 Ｐ−ＳｉｄｅとＮ−Ｓｉｄｅの特性が異なるブリッジ回路（以下、不平衡ブリッジと称する）によって構成されるＤ級アンプにおいて、正弦波に歪が発生するイメージを示す図であり、（ａ）は不平衡ブリッジによって構成されるＤ級アンプを通過する前の正弦波を示す図であり、（ｂ）は不平衡ブリッジによって構成されるＤ級アンプの動作特性を示す図であり、（ｃ）は不平衡ブリッジによって構成されるＤ級アンプから出力される信号の波形を示す図である。 不平衡ブリッジによって構成されているＤ級アンプの動作特性を示す図であり、（ａ）は、元信号ＸとＤ級アンプからの出力信号Ｙとの関係を示す図であり、（ｂ）は、元信号Ｘと出力信号成分Ｙ１との関係を示す図であり、（ｃ）は、元信号Ｘと出力ひずみ成分Ｙ２との関係を示す図である。 Ｄ級アンプからの出力信号に偶数次高調波が含まれることを示す図であり、（ａ）は、図５（ａ）の特性を有するＤ級アンプからの出力信号Ｙの波形を示す図であり、（ｂ）出力信号成分Ｙ１の波形を示す図であり、（ｃ）は、出力ひずみ成分Ｙ２の波形を示す図である。 ブリッジ不平衡補正器が備えているルックアップテーブルを示す図である。 ブリッジ不平衡補正器において適切な補正値αを設定した場合のΔΣ変調型デジタルアナログ変換器の出力のパワースペクトルを示す図である。 補正値調整装置を備えたΔΣ変調型デジタルアナログ変換器の構成を示すブロック図である。 ブリッジ不平衡補正器の構成を示す図である。 補正値調整装置が補正値αを決定する処理の流れを示すフローチャートである。 アナログ情報のフィードバックループを含む従来のΔΣ変調型１ビットアンプの構成を示す図である。 アナログ情報のフィードバックループを含まない従来のΔΣ変調型１ビットアンプの構成を示す図である。 ΔΣ変調部の構成をモデル化した図である。 ５次ΔΣ変調器の構成を示す図である。 従来のΔΣ変調型１ビットアンプに正弦波を入力した場合の出力信号に含まれるノイズの分布を示す図である。

符号の説明

１ ΔΣ変調型デジタルアナログ変換器
２ ΔΣ変調部（ΔΣ変調器）
３ Ｄ級アンプ（スイッチングアンプ）
４ 低域通過フィルタ（ローパスフィルタ）
５ 減算器
６ 積分器群（積分手段）
７ 量子化器（量子化手段）
８ ブリッジ不平衡補正器（フィードバック値出力手段）
９ 補正値調整装置（補正値調整手段）
１０ ΔΣ変調型デジタルアナログ変換器
１１ ブリッジ不平衡補正器（フィードバック値出力手段）
１２ セレクタ
１３ 加算器
１４ ルックアップテーブル

Claims (2)

1. 入力信号と帰還信号との差を積分する少なくとも１つの積分器を含む積分手段と、該積分手段の出力を３値からなる量子化信号に変調する量子化手段と、上記量子化信号の３値に応じて帰還信号として帰還させるフィードバック値を出力するフィードバック値出力手段とを備えたΔΣ変調器であって、
   上記のフィードバック値として出力される候補として、値が大きい順に、第１フィードバック値、第２フィードバック値、および第３フィードバック値が用意されており、
   上記第１フィードバック値または上記第３フィードバック値の一方は、当該ΔΣ変調器から出力された上記量子化信号に応じたスイッチングパルスを生成するスイッチングアンプにおいて発生する正と負のパルス高さの違いを解消するための補正値αによって予め補正されており、これにより、第１フィードバック値と第２フィードバック値との差の絶対値と、第２フィードバック値と第３フィードバック値との差の絶対値とは、異なっており、
   上記フィードバック値出力手段は、
   予め上記量子化信号の３値のいずれかに対応付けられている上記第１フィードバック値、上記第２フィードバック値、および上記第３フィードバック値が格納されたルックアップテーブルを有しており、当該ルックアップテーブルに格納されている第１フィードバック値、第２フィードバック値、または、第３フィードバック値のいずれかを、上記量子化信号の３値に応じて、上記フィードバック値として出力する
   ことを特徴とするΔΣ変調器。
2. 請求項１に記載のΔΣ変調器と、
   上記スイッチングアンプと、
   上記スイッチングパルスを復調するローパスフィルタと
   を備えていることを特徴とするΔΣ変調型デジタルアナログ変換器。

Images