JP4799509B2 - 剥離方法 - Google Patents
剥離方法 Download PDFInfo
- Publication number
- JP4799509B2 JP4799509B2 JP2007212017A JP2007212017A JP4799509B2 JP 4799509 B2 JP4799509 B2 JP 4799509B2 JP 2007212017 A JP2007212017 A JP 2007212017A JP 2007212017 A JP2007212017 A JP 2007212017A JP 4799509 B2 JP4799509 B2 JP 4799509B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor integrated
- integrated circuit
- support substrate
- release layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
示装置に関し、特に、表示画面の周辺に取り付ける半導体集積回路を効果的に実装する方
法であり、プラスチックフィルム等の薄型の基板にも実装可能な、表示装置の作製方法に
関する。
造が知られている。パッシブマトリクス型では、第1の基板上に透明導電膜等でできた多
数の短冊型の電気配線(ロー配線)をある方向に形成し、第2の基板上には、前記第1の
基板上の電気配線とは概略垂直な方向に同様な短冊型の電気配線(カラム配線)を形成す
る。そして、両基板上の電気配線が対向するように基板を配置する。
気光学材料を設けておけば、第1の基板の任意のロー配線と第2の基板の任意のカラム配
線との間に電圧・電流等を印加すれば、その交差する部分の透光性、光反射・散乱性等を
選択できる。このようにして、マトリクス表示が可能となる。
配線とを形成し、この配線の交差する部分に画素電極を設け、画素電極には薄膜トランジ
スタ(TFT)等のアクティブ素子を設けて、画素電極の電位や電流を制御する構造とす
る。また、第2の基板上にも透明導電膜を設け、第1の基板の画素電極と、第2の基板の
透明導電膜とが対向するように基板を配置する。
、基板上に透明導電膜を形成し、これをエッチングして、ロー・カラム配線パターンを形
成する以外には特に複雑なプロセスのないため、プラスチックを基板とすることも可能で
あった。一方、比較的、高温の成膜工程を有し、また、ナトリウム等の可動イオンを避け
る必要のあるアクティブマトリクス型では、基板としてアルカリ濃度の極めて低いガラス
基板を用いる必要があった。
を駆動するための半導体集積回路(周辺駆動回路、もしくは、ドライバー回路という)を
取り付ける必要があった。従来は、これは、テープ自動ボンディング(TAB)法やチッ
プ・オン・グラス(COG)法によってなされてきた。しかしながら、マトリクスの規模
は数100行にも及ぶ大規模なものであるので、集積回路の端子も非常に多く、対するド
ライバー回路は、長方形状のICパッケージや半導体チップであるため、これらの端子を
基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部
分の面積が無視できないほど大きくなった。
クスの1辺とほぼ同じ程度の細長い基板(スティック、もしくは、スティック・クリスタ
ルという)上に形成し、これをマトリクスの端子部に接続するという方法が開示されてい
る。ドライバー回路としては、幅2mmほど程度で十分であることにより、このような配
置が可能となる。このため、基板のほとんどを表示画面とすることができた。
示装置全体の小型化に支障をきたした。例えば、表示装置をより薄くする必要から基板の
厚さを0.3mmとすることは、基板の種類や工程を最適化することにより可能である。
しかし、スティック・クリスタルの厚さは、製造工程で必要とされる強度から0.5mm
以下とすることは困難であり、結果として、基板を張り合わせたときに、0.2mm以上
もスティック・クリスタルが出ることとなる。
理由により、回路に欠陥が生じることがあった。特に、表示装置の基板として、プラスチ
ック基板を用いると、この問題が顕著であった。なぜならば、スティック・クリスタルの
基板としては、プラスチックを用いることは、耐熱性の観点から、実質的に不可能なため
である。
支持基板上に形成し、これを剥離して、他の基板に接着する方法や、または、他の基板に
接着した後、元の支持基板を除去する方法が知られている。これは、一般にはシリコン・
オン・インシュレタ─(SOI)の技術として知られている。しかし、この技術では半導
体集積回路は、支持基板のサイズで規定されてしまい、例えば、表示素子の大面積化には
十分対応できないことは明らかであった。
て、歩留りが低下することも問題であった。本発明は、このような問題点を解決し、表示
装置のより一層の小型・軽量化を実現せしめ、かつ、高い歩留りを達成するための、表示
装置の作製方法を提供することを目的とする。
的に接着し、かつ、電気的な接続を完了したのち、該スティック・クリスタルの支持基板
のみを除去することによって、ドライバー回路部分の薄型化を実施することを特徴とする
。このような構造では、基板の熱膨張による変形応力は、回路全般に均一にかかり、した
がって、特定の箇所にのみ応力が集中して、欠陥が発生するということは避けられる。
方法である。本発明では、前記支持基板から半導体集積回路を剥離するに際し、ハロゲン
、特に、フッ化ハロゲン、を含む気体を用いることを特色とする。フッ化ハロゲンとは、
化学式XFn (Xはフッ素以外のハロゲン、nは整数)で示される物質であり、例えば、
一フッ化塩素(ClF)、三フッ化塩素(ClF3)、一フッ化臭素(BrF)、三フッ
化臭素(BrF3 )、一フッ化沃素(IF)、三フッ化沃素(IF3 )等が知られている
。
ッチングしないという特徴を有する。プラズマを用いる必要がないということは、プラズ
マダメージによる回路の破壊がなく、よって歩留り向上に効果的である。さらに、酸化珪
素とシリコンとのエッチングの選択性が極めて高いことも、回路や素子を破壊しないとい
う意味で有益である。
化珪素によって被覆された半導体集積回路を形成する。シリコンは、前記したようにフッ
化ハロゲンにより、プラズマを用いないでもエッチングされるが、その他のハロゲンを有
する気体、例えば、四フッ化炭素(CF4 )や三フッ化窒素(NF3 )等も、プラズマ状
態になるとシリコンをエッチングするので、本発明に用いることができる。
したがって、支持基板をフッ化ハロゲン等のハロゲンを有する気体中、もしくはプラズマ
中に置くことにより、支持基板の剥離層をエッチングし、よって半導体集積回路を剥離す
ることができる。
Tを有する細長い半導体集積回路を有する第1の基板の電気配線の形成された面に対して
、表面に透明導電膜を有する第2の基板の透明導電膜を対向させた構造を有し、特開平7
−14880のスティック・クリスタルと同様、前記半導体集積回路は、表示装置の表示
面(すなわち、マトリクス)の1辺の長さに概略等しい。そして、この半導体集積回路は
、他の支持基板上に作製されたものを、前記したように、ハロゲンを有する気体を用いて
剥離して、前記第1の基板に装着する方法である。
電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延び
る細長い第1の半導体集積回路とを有する第1の基板と、第2の方向に延びる複数の透明
導電膜の第2の電気配線と、これに接続され、TFTを有し、前記第1の方向に延びる第
2の半導体集積回路とを有する第2の基板とを、第1の電気配線と第2の電気配線が対向
するように配置した表示装置で、第1および第2の半導体集積回路は他の支持基板上に作
製されたものを剥離して、それぞれの基板に装着する。
、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる第1の半
導体集積回路と、第2の方向に延びる複数の第2の電気配線と、これに接続され、TFT
を有し、第1の方向に延びる第2の半導体集積回路とを有する第1の基板を表面に透明導
電膜を有する第2の基板に、第1の基板の第1および第2の電気配線と、第2の基板の透
明導電膜とが、対向するように、配置させた表示装置で、第1および第2の半導体集積回
路は他の支持基板上に作製されたものを剥離して、第1の基板に装着する。
ョンが可能となった。例えば、実施例2に示したように、極めて薄いフィルム状の液晶表
示装置を得ることもできる。この場合には、表示装置を曲面に合わせて張りつけてもよい
。さらに、基板の種類の制約が緩和された結果、プラスチック基板のように、軽く、耐衝
撃性の強い材料を用いることもでき、携行性も向上する。
が高まる。典型的には、ドライバー回路を表示面の周囲の幅数mmの領域に押し込めるこ
とが可能であるので、表示装置自体は極めてシンプルであり、ファッション性に富んだ製
品となり、その応用範囲もさまざまに広がる。このように本発明の工業的価値は極めて高
い。
は、比較的、小さな倍率で見たものである。図の左側は、半導体集積回路の設けられたド
ライバー回路部7を、また、右側は、マトリクス部8を示す。基板1上には透明等電膜等
の材料でできた電気配線4のパターンを形成し、さらに、金のような材料で突起物(バン
プ)6を設ける。一方、半導体集積回路2は、実質的にTFTと同程度の厚さのもので、
これには、接続部分に導電性酸化物のように、酸化によって接触抵抗の変動しない材料に
よって、電極5を設けておき、これをバンプ6に接触させる。そして、機械的に固定する
ために、半導体集積回路2と基板1の間には、樹脂3を封入する。(図1(A))
図1(A)と同じ物を示す。さらに、図1(B)の点線で囲まれた部分を拡大したのが、
図1(C)である。すなわち、半導体集積回路は、Nチャネル型TFT(12)とPチャ
ネル型TFT(13)が、下地絶縁膜11、層間絶縁物14、あるいは、窒化珪素等のパ
ッシベーション膜15で挟まれた構造となる。(図1(B)、図1(C))
では、耐湿性等が劣るので、別途、パッシベーション膜をその上に設けなければならない
が、図3に示すように、半導体回路とその接触部の厚さが液晶の基板間厚さよりも薄けれ
ば、対向基板16を回路の上に重ねることも可能である。その場合には、特開平5−66
413に開示されている液晶表示装置と同等に、ドライバー回路部7の外側で、エポキシ
樹脂等のシール剤17によって液晶封止(シール)処理をおこない、また、基板1と16
の間には、液晶材料18を満たすので、外部から可動イオン等が侵入することが無く、特
別にパッシベーション膜を設ける必要はない。(図3)
粒9のような導電性粒子を接着部分に拡散させ、これによって、電気的な接触を得るよう
にしてもよい。粒子の直径は、半導体集積回路2と基板1の間隔よりやや大きくするとよ
い。(図1(D))
このような表示装置の作製順序の概略は、図2に示される。図2はパッシブマトリクス型
の表示装置の作製手順を示す。まず、多数の半導体集積回路22が、剥離層を介して支持
基板21の上に形成する。(図2(A))
ク・クリスタルは、次の工程に移る前に電気特性をテストして、良品・不良品に選別する
とよい。(図2(B))
次に、スティック・クリスタル23、24の回路の形成された面を、それぞれ、別の基板
25、27の透明導電膜による配線のパターンの形成された面26、28上に接着し、電
気的な接続を取る。(図2(C)、図2(D))
よって、スティック・クリスタル23、24の支持基板をはがし、半導体集積回路29、
30のみを前記基板の面26、28上に残す。(図2(E)、図2(F))
最後に、このようにして得られた基板を向かい合わせることにより、パッシブマトリクス
型表示装置が得られる。なお、面26は、面26の逆の面、すなわち、配線パターンの形
成されていない方の面を意味する(図2(G))
のスティック・クリスタル)とカラム・スティック・クリスタル(カラム配線を駆動する
ドライバー回路用のスティック・クリスタル)を同じ基板21から切りだしたが、別の基
板から切りだしてもよいことは言うまでもない。
また、図2ではパッシブマトリクス型表示装置の例を示したが、アクティブマトリクス型
表示装置でも、同様におこなえることは言うまでもない。さらに、フィルムのような材料
を基板として形成される場合は実施例に示した。
本実施例は、パッシブマトリクス型液晶表示装置の一方の基板の作製工程の概略を示すも
のである。本実施例を図4および図5を用いて説明する。図4には、スティック・クリス
タル上にドライバー回路を形成する工程の概略を示す。また、図5には、スティック・ク
リスタルを液晶表示装置の基板に実装する工程の概略を示す。
剥離層として、厚さ3000Åのシリコン膜32を堆積した。シリコン膜32は、その上
に形成される回路と基板とを分離する際にエッチングされるので、膜質についてはほとん
ど問題とされないので、量産可能な方法によって堆積すればよい。さらに、シリコン膜は
アモルファスでも結晶性でもよい。
35、日本電気硝子OA2等の無アルカリもしくは低アルカリガラスや石英ガラスを用い
ればよい。石英ガラスを用いる場合には、そのコストが問題となるが、本発明では1つの
液晶表示装置に用いられる面積は極めて小さいので、単位当たりのコストは十分に小さい
。
下地膜となるので、作製には十分な注意が必要である。そして、公知の方法により、結晶
性の島状シリコン領域(シリコン・アイランド)34、35を形成した。このシリコン膜
の厚さは、必要とする半導体回路の特性を大きく左右するが、一般には、薄いほうが好ま
しかった。本実施例では400〜600Åとした。
方法(レーザーアニール法)や、熱アニールによって固相成長させる方法(固相成長法)
が用いられる。固相成長法を用いる際には、特開平6−244104に開示されるように
、ニッケル等の触媒元素をシリコンに添加すると、結晶化温度を下げ、アニール時間を短
縮できる。さらには、特開平6−318701のように、一度、固相成長法によって結晶
化せしめたシリコンを、レーザーアニールしてもよい。いずれの方法を採用するかは、必
要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。
イト絶縁膜36を堆積し、さらに、厚さ5000Åの結晶性シリコンによって、ゲイト電
極・配線37、38を形成した。ゲイト配線は、アルミニウムやタングステン、チタン等
の金属や、あるいはそれらの珪化物でもよい。さらに、金属のゲイト電極を形成する場合
には、特開平5−267667もしくは同6−338612に開示されるように、その上
面もしくは側面を陽極酸化物で被覆してもよい。ゲイト電極をどのような材料で構成する
かは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。(図
4(A))
物をシリコン・アイランドに導入し、N型領域39、P型領域40を形成した。そして、
公知の手段で、層間絶縁物(厚さ5000Åの酸化珪素膜)41を堆積した。そして、こ
れにコンタクトホールを開孔し、アルミニウム合金配線41〜44を形成した。(図4(
B))
プラズマCVD法によって堆積し、これに、出力端子の配線44に通じるコンタクトホー
ルを開孔した。そして、スパッタ法によって、インディウム錫酸化物被膜(ITO、厚さ
1000Å)の電極47を形成した。ITOは透明の導電性酸化物である。その後、直径
約50μm、高さ約30μmの金のバンプ48を機械的にITO電極47の上に形成した
。このようにして得られた回路を適当な大きさに分断し、よって、スティック・クリスタ
ルが得られた。(図4(C))
た。本実施例では、液晶表示装置の基板としては、厚さ0.3mmのポリエチレン・サル
ファイル(PES)を用いた。そして、この基板49に、スティックドライバーの基板3
1を圧力を加えて接着した。このとき、電極47と電極50はバンプ48によって、電気
的に接続される。(図5(A))
装置の基板49の隙間に注入した。なお、接着剤は、スティック・クリスタル31と液晶
表示装置の基板49を圧着する前に、いずれかの表面に塗布しておいてもよい。
・クリスタル31と基板49との電気的な接続と機械的な接着を完了した。なお、完全な
接着の前に、電気的な接続が不十分であるか否かを、特開平7−14880に開示される
方法によってテストした後、本接着する方法を採用してもよい。(図5(B))
した。三フッ化塩素と窒素の流量は、共に500sccmとした。反応圧力は1〜10T
orrとした。温度は室温とした。三フッ塩素等のハロゲン化物は、シリコンを選択的に
エッチングするが、酸化物(酸化珪素やITO)はほとんどエッチングせず、アルミニウ
ムも表面に安定な酸化物被膜を形成すると、その段階で反応が停止するので、エッチング
されない。
シリコン・アイランド34、35、ゲイト電極37、38、アルミニウム合金配線41〜
44、接着剤51であるが、このうち、剥離層と接着剤以外は外側に酸化珪素等の材料が
存在するため、三フッ化塩素が到達できない。実際には、図5(C)に示すように、剥離
層32のみが選択的にエッチングされ、空孔52が形成された。(図5(C))
ック・クリスタルの基板31を半導体回路と分離することができた。三塩化フッ素による
エッチングでは、下地膜の底面でエッチングが停止するので、該底面53は極めて平坦で
あった。(図5(D))
このようにして、液晶表示装置の一方の基板への半導体集積回路の形成を終了した。この
ようにして得られる基板を用いて、液晶表示装置が完成される。
本実施例は、フィルム状のパッシブマトリクス型液晶表示装置を連続的に形成する方法(
ロール・トゥー・ロール法)に関するものである。図6に本実施例の生産システムを示す
。フィルム状の液晶表示装置を得るための基板材料としては、PES(ポリエチレンサル
ファイル)、PC(ポリカーボネート)、ポリイミドから選ばれたものを用いればよい。
PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)は、多結
晶性のプラスチックであるため、特に偏光に用いて表示をおこなう液晶材料には用いるこ
とが適切でなかった。
けられた基板を作製する流れ(図の下側)と、その対向基板を作製する流れ(図の上側)
とに大別される。まず、カラーフィルター側基板の作製工程について説明する。
ラーフィルタを形成する。カラーフィルタの形成は、3組のロール72によっておこわれ
る。なお作製する液晶表示装置がモノクロの場合は、この工程は不要である。(工程「カ
ラーフィルター印刷」)
。オーバーコート剤は、カラーフィルタの形成によって凹凸となった表面を平坦化するた
めのものである。このオーバーコート剤を構成する材料としては、透光性を有する樹脂材
料を用いればよい。(工程「オーバーコート剤(平坦化膜)印刷」)
次に、ロール74を用い、印刷法により必要とするパターンにロー(カラム)電極を形成
する。この印刷法による電極の形成は、導電性のインクを用いておこなう。(工程「電極
形成」)
76を通過させることによって、配向膜を焼き固める。(工程「配向膜焼成」)
さらに、ロール77を通過させることによって、配向膜の表面にラビング処理をおこなう
。こうして配向処理が完了する。(工程「ラビング」)
ック装着」)、加熱炉79を通過させることにより、接着剤が硬化し、接着が完了する。
(工程「接着剤硬化」)
本実施例では、剥離層は実施例1と同様にシリコンを用いたので、次に、三フッ化塩素チ
ャンバー80(差圧排気して、三フッ化塩素が外部に漏出しないようにしたチャンバー)
によって、剥離層をエッチングし、よって、スティック・クリスタルの基板を剥離する。
(工程「スティック剥離」
ーサー散布」)、ロール82を用いて、シール材を印刷法によって形成する。シール剤は
、対向する基板同士を接着するためと、液晶が一対の基板間から漏れ出ないようにするた
めのものである。なお、本実施例では、半導体回路の厚みを液晶基板間よりも薄くするこ
とにより、図3のように、半導体集積回路の外部がシールされるような構造(特開平5−
66413に開示されている)とした。(工程「シール印刷」)
成する。こうして、カラーフィルター側基板が完成する。以上の工程は、各ロールが回転
することにより、連続的に進行していく。
次に、対向基板の作製工程を示す。ロール61から送りだされたフィルム基板上に、ロー
ル62によって、所定のパターンにカラム(ロー)電極を形成する。(工程「電極形成」
)
さらにロール63によって、配向膜を印刷法により形成し(工程「配向膜印刷」)、加熱
炉64を通過させることによって、配向膜を焼き固める。(工程「配向膜焼成」)
(工程「ラビング」)
次に、圧着装置66によって、基板上にスティック・クリスタルを装着し(工程「スティ
ック装着」)、加熱炉67を通過することにより、接着剤が硬化する。(工程「接着剤硬
化」)
さらに、三フッ化塩素チャンバー68によって、スティック・クリスタルの基板を剥離す
る。この際の条件等については実施例1と同じとした。(工程「スティック剥離」
ール84では、カラーフィルター側基板と対向基板を貼り合わせて、セルとする。(工程
「セル組」)
その後、加熱炉85において加熱することにより、シール材を硬化せしめ、基板同士の貼
り合わせが完了する。(工程「シール剤硬化」)
さらにカッター86によって所定の寸法に切断することにより、フィルム状の液晶表示装
置が完成する。(工程「分段」)
い。
2 ・・・ 半導体集積回路
3 ・・・ 接着剤
4 ・・・ 液晶表示装置の電極
5 ・・・ 半導体集積回路の電極
6 ・・・ バンプ
7 ・・・ ドライバー回路部
8 ・・・ マトリクス部
9 ・・・ 導電性粒子
11・・・ 下地膜
12・・・ Nチャネル型TFT
13・・・ Pチャネル型TFT
14・・・ 層間絶縁物
15・・・ パッシベーション膜
16・・・ 液晶表示装置の対向基板
17・・・ シール剤
18・・・ 液晶材料
21・・・ スティック・クリスタルを形成する基板
22・・・ 半導体集積回路
23、24 スティック・クリスタル
25、27 液晶表示装置の基板
26、28 配線パターンの形成されている面
29、30 液晶表示装置の基板上に移されたドライバー回路
26・・・ 配線パターンの形成されている面と逆の面
31・・・ スティック・クリスタルを形成する基板
32・・・ 剥離層
33・・・ 下地膜
34、35 シリコン・アイランド
36・・・ ゲイト絶縁膜
37、38 ゲイト電極
39・・・ N型領域
40・・・ P型領域
41・・・ 層間絶縁物
42〜44 アルミニウム合金配線
46・・・ パッシベーション膜
47・・・ 導電性酸化物膜
48・・・ バンプ
49・・・ 液晶表示装置の基板
50・・・ 液晶表示装置の電極
51・・・ 接着剤
52・・・ 空孔
53・・・ 下地膜の底面
Claims (9)
- ガラス基板でなる支持基板上にシリコンを主成分とする剥離層を形成し、
前記剥離層上に酸化珪素膜を形成し、
前記酸化珪素膜上に、マトリクス型表示装置におけるマトリクスを駆動するための半導体集積回路を形成し、
フッ化ハロゲンガスを含む気流中に前記支持基板を放置した状態で前記剥離層をエッチングすることによって、前記支持基板から前記半導体集積回路を剥離することを特徴とする剥離方法。 - ガラス基板でなる支持基板上にシリコンを主成分とする剥離層を形成し、
前記剥離層上に酸化珪素膜を形成し、
前記酸化珪素膜上に、マトリクス型表示装置におけるマトリクスを駆動するための半導体集積回路を形成し、
前記半導体集積回路上にパッシベーション膜を形成し、
フッ化ハロゲンガスを含む気流中に前記支持基板を放置した状態で前記剥離層をエッチングすることによって、前記支持基板から前記半導体集積回路を剥離することを特徴とする剥離方法。 - ガラス基板でなる支持基板上にシリコンを主成分とする剥離層を形成し、
前記剥離層上に酸化珪素膜を形成し、
前記酸化珪素膜上に、マトリクス型表示装置におけるマトリクスを駆動するための半導体集積回路を形成し、
前記半導体集積回路上にパッシベーション膜を形成し、
前記パッシベーション膜上に前記支持基板と異なる他の基板を固定し、
フッ化ハロゲンガスを含む気流中に前記支持基板を放置した状態で前記剥離層をエッチングすることによって、前記支持基板から前記半導体集積回路を剥離することを特徴とする剥離方法。 - ガラス基板でなる支持基板上にシリコンを主成分とする剥離層を形成し、
前記剥離層上に酸化珪素膜を形成し、
前記酸化珪素膜上に、マトリクス型表示装置におけるマトリクスを駆動するための半導体集積回路を形成し、
前記半導体集積回路上にパッシベーション膜を形成し、
前記パッシベーション膜上に、前記半導体集積回路と電気的に接続された第1の配線を形成し、
前記第1の配線と、前記支持基板と異なる他の基板に形成された第2の配線と、が電気的に接続された状態で、前記パッシベーション膜及び前記第1の配線上に前記他の基板を固定し、
フッ化ハロゲンガスを含む気流中に前記支持基板を放置した状態で前記剥離層をエッチングすることによって、前記支持基板から前記半導体集積回路を剥離することを特徴とする剥離方法。 - 請求項3又は4において、
前記他の基板は、プラスチックフィルム基板であることを特徴とする剥離方法。 - 請求項3又は4において、
前記他の基板は、PES(ポリエチレンサルファイル)、PC(ポリカーボネート)、又はポリイミドからなることを特徴とする剥離方法。 - 請求項2乃至6のいずれか一において、
前記パッシベーション膜は、窒化珪素膜であることを特徴とする剥離方法。 - 請求項1乃至7のいずれか一において、
前記フッ化ハロゲンは、化学式XFn(Xはフッ素以外のハロゲン、nは整数)で示される物質であることを特徴とする剥離方法。 - 請求項1乃至7のいずれか一において、
前記フッ化ハロゲンは、一フッ化塩素(ClF)、三フッ化塩素(ClF3)、一フッ化臭素(BrF3)、一フッ化沃素(IF)、又は三フッ化沃素(IF3)であることを特徴とする剥離方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212017A JP4799509B2 (ja) | 2007-08-16 | 2007-08-16 | 剥離方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212017A JP4799509B2 (ja) | 2007-08-16 | 2007-08-16 | 剥離方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003414173A Division JP4094539B2 (ja) | 2003-12-12 | 2003-12-12 | 半導体集積回路の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007311827A JP2007311827A (ja) | 2007-11-29 |
JP4799509B2 true JP4799509B2 (ja) | 2011-10-26 |
Family
ID=38844319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007212017A Expired - Lifetime JP4799509B2 (ja) | 2007-08-16 | 2007-08-16 | 剥離方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4799509B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016056300A1 (ja) | 2014-10-10 | 2016-04-14 | 関東電化工業株式会社 | ケイ素化合物用エッチングガス組成物及びエッチング方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4310380A (en) * | 1980-04-07 | 1982-01-12 | Bell Telephone Laboratories, Incorporated | Plasma etching of silicon |
JP2929704B2 (ja) * | 1990-11-01 | 1999-08-03 | 松下電器産業株式会社 | 液晶表示用基板の製造方法 |
JP2866730B2 (ja) * | 1990-11-14 | 1999-03-08 | 日本電信電話株式会社 | 半導体回路の形成方法 |
US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
JPH05267666A (ja) * | 1991-08-23 | 1993-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
JP2564728B2 (ja) * | 1991-02-28 | 1996-12-18 | 株式会社半導体エネルギー研究所 | 半導体集積回路チップの実装方法 |
JPH0566413A (ja) * | 1991-09-05 | 1993-03-19 | Sony Corp | 液晶表示装置 |
JP3092761B2 (ja) * | 1991-12-02 | 2000-09-25 | キヤノン株式会社 | 画像表示装置及びその製造方法 |
JP3562588B2 (ja) * | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
JP3431682B2 (ja) * | 1993-03-12 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
JP3367618B2 (ja) * | 1993-03-30 | 2003-01-14 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタおよびその作製方法 |
JP4094539B2 (ja) * | 2003-12-12 | 2008-06-04 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
-
2007
- 2007-08-16 JP JP2007212017A patent/JP4799509B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007311827A (ja) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3579492B2 (ja) | 表示装置の作製方法 | |
JP3406727B2 (ja) | 表示装置 | |
US5834327A (en) | Method for producing display device | |
US7446843B2 (en) | Display device and method of fabricating the same | |
JPH08262475A (ja) | 表示装置の作製方法 | |
JP3638656B2 (ja) | 表示装置及びその作製方法 | |
JP4799509B2 (ja) | 剥離方法 | |
JP4094539B2 (ja) | 半導体集積回路の作製方法 | |
JP4339102B2 (ja) | 表示装置の作製方法 | |
JP3406894B2 (ja) | 表示装置の作製方法 | |
JP3406893B2 (ja) | 表示装置の作製方法 | |
JP3442726B2 (ja) | 表示装置の半導体集積回路の実装方法 | |
JP4387258B2 (ja) | 半導体集積回路およびその製造方法 | |
JP3657596B2 (ja) | 半導体集積回路の作製方法 | |
JP3579045B2 (ja) | 半導体集積回路の作製方法 | |
JP3757228B2 (ja) | 半導体集積回路の作製方法 | |
JP3579044B2 (ja) | 半導体集積回路の作製方法 | |
JP2004171005A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |