[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4792125B2 - 情報記録再生装置 - Google Patents

情報記録再生装置 Download PDF

Info

Publication number
JP4792125B2
JP4792125B2 JP2010505229A JP2010505229A JP4792125B2 JP 4792125 B2 JP4792125 B2 JP 4792125B2 JP 2010505229 A JP2010505229 A JP 2010505229A JP 2010505229 A JP2010505229 A JP 2010505229A JP 4792125 B2 JP4792125 B2 JP 4792125B2
Authority
JP
Japan
Prior art keywords
recording
recording layer
layer
region
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010505229A
Other languages
English (en)
Other versions
JPWO2009122572A1 (ja
Inventor
親義 鎌田
隆之 塚本
豪 山口
司 中居
隆大 平井
伸也 青木
光一 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPWO2009122572A1 publication Critical patent/JPWO2009122572A1/ja
Application granted granted Critical
Publication of JP4792125B2 publication Critical patent/JP4792125B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
    • G11B11/002—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by perturbation of the physical or electrical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/04—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using record carriers having variable electric resistance; Record carriers therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B9/00—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor
    • G11B9/12—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor
    • G11B9/14—Recording or reproducing using a method not covered by one of the main groups G11B3/00 - G11B7/00; Record carriers therefor using near-field interactions; Record carriers therefor using microscopic probe means, i.e. recording or reproducing by means directly associated with the tip of a microscopic electrical probe as used in Scanning Tunneling Microscopy [STM] or Atomic Force Microscopy [AFM] for inducing physical or electrical perturbations in a recording medium; Record carriers or media specially adapted for such transducing of information
    • G11B9/1463—Record carriers for recording or reproduction involving the use of microscopic probe means
    • G11B9/149—Record carriers for recording or reproduction involving the use of microscopic probe means characterised by the memorising material or structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
    • G11B11/08—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by electric charge or by variation of electric resistance or capacitance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/565—Multilevel memory comprising elements in triple well structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、高記録密度の情報記録再生装置に関する。
将来のユビキタス社会の実現に向け、近年、小型携帯機器の普及に伴い、小型大容量不揮発性メモリの需要が年々急速に増加している。その中でも、NAND型フラッシュメモリ及び小型HDD(Hard Disk Drive)は、急速な記録密度の進化を遂げ、大市場を創り上げている。
しかし、NAND型フラッシュメモリ及び小型HDD共に近い将来、記録密度の限界という問題が発生する。特に、小型HDDでは、トラッキング精度の限界が言われており、NAND型フラッシュメモリにおいては、微細化の限界及び最小線幅の縮小によるプロセスコストの増大が生じる。この記録密度の限界を打破する技術の開発が強く求められており、最近、記録密度の限界を大幅に超えることを目指した新規固体メモリが提案されている。
世の中では、新規固体メモリとして、PRAM(Phase change RAM；相変化型メモリ)と呼ばれる記録材料の膜状態（アモルファス状態と結晶状態）の変化により、ON状態(アモルファス状態)及びOFF状態(結晶状態)を利用したメモリが提案されており、実用化レベルまで開発が進んでいる（例えば、T. Gotoh, K. Sugawara and K. Tanaka, Jpn. J. Appl. Phys., 43, 6B, 2004, L818、及び、A.Sawa, T.Fuji, M. Kawasaki and Y. Tokura, Appl. Phys. Lett., 85, 18, 4073 (2004)を参照）。
また、最近では、RRAM(Resistive RAM；抵抗変化型メモリ)と呼ばれる新規固体メモリの研究開発が行われ、NiOやCuOなどの記憶材料が報告されている。このRRAMは、記憶材料に電圧パルスを印加し、記憶材料の抵抗変化を利用して、低抵抗状態（セット状態）と高抵抗状態（リセット状態）を繰り返し変化させ、この状態を２値データ（0または1）に変えて情報を記録または消去するものである。このメモリの最大の特長は、素子サイズを10nm程度にまで縮小しても原理的に動作可能であり、この場合には、約10Tbpsi (tera bite par square inch)の記録密度を実現できるため、高記録密度化への候補の一つとされている。
また、MEMS(micro electro mechanical systems)技術を使ったMEMSメモリと呼ばれるものが提案されている（例えば、P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002)を参照）。このMEMSメモリは、記録部に配線を必要としないため、飛躍的な記録密度を実現できる可能性がある。最近、このMEMS技術と各種記録原理を組み合わせが提案されており、消費電力や記録再生密度、動作速度の検討が行われている（例えば、P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766を参照）
しかし、抵抗変化型の新たな記録材料を用いた新規情報記録媒体は実現されていないのが現状である。その理由として、メモリスイッチングにおける繰り返し劣化が大きいこと、及び、各抵抗状態の熱安定性が低いこと、さらに、ポストアニール処理による記録層/電極層の耐熱性（プロセス耐性）が問題となっている。
本発明は、高記録密度を実現しつつ十分に記録媒体の膜特性を確保する技術を提案する。
本発明の例に係わる情報記録再生装置は、ダイオードと、ダイオードと共に積層構造を構成し、典型元素と遷移元素を少なくとも１種類ずつ含み、典型元素の移動により異なる電気抵抗率の２つの状態が記録される記録層と、記録層の一端に配置され、記録層に電圧又は電流を与える電極層とを備える。電極層は、記録層に接する第１領域を有し、記録層は、電極層に接する第２領域を有し、第１及び第２領域は、対向し、第１領域は、第２領域内の典型元素の濃度よりも高い濃度の典型元素を添加物として含んでいる。
本発明の例に係わる情報記録再生装置は、ダイオードと、ダイオードと共に積層構造を構成し、典型元素と遷移元素を少なくとも１種類ずつ含み、典型元素の移動により異なる電気抵抗率の２つの状態が記録される記録層と、記録層の一端に配置され、記録層に電圧又は電流を与える電極層とを備える。記録層は、電極層に接する第１領域と、第１領域以外の第２領域とを有し、第１及び第２領域は、組成が相違しており、第１領域は、第２領域内の典型元素の濃度よりも高い濃度の典型元素を添加物として含んでいる。
本発明によれば、高記録密度を実現しつつ十分に記録媒体の膜特性を確保する不揮発性の情報記録再生装置を実現することができる。
図１は、記録原理を示す図である。 図２は、第一の基本構造を示す図である。 図３は、比較例としての構造を示す図である。 図４は、比較例としての構造を示す図である。 図５は、第二の基本構造を示す図である。 図６は、第三の基本構造を示す図である。 図７は、プローブ型固体メモリを示す図である。 図８は、記録媒体の区分けについて示す図である。 図９は、記録時の様子を示す図である。 図１０は、記録動作を示す図である。 図１１は、再生動作を示す図である。 図１２は、クロスポイント型固体メモリを示す図である。 図１３は、メモリセルアレイの構造を示す図である。 図１４は、メモリセルアレイの構造を示す図である。 図１５は、メモリセルアレイの構造を示す図である。 図１６は、メモリセルの構造を示す図である。 図１７は、メモリセルの構造を示す図である。 図１８は、メモリセルの構造を示す図である。 図１９は、メモリセルの構造を示す図である。 図２０は、メモリセルの構造を示す図である。 図２１は、フラッシュメモリへの適用例を示す図である。 図２２は、ＮＡＮＤセルユニットを示す回路図である。 図２３は、ＮＡＮＤセルユニットの構造を示す図である。 図２４は、ＮＡＮＤセルユニットの構造を示す図である。 図２５は、ＮＡＮＤセルユニットの構造を示す図である。 図２６は、ＮＯＲセルを示す回路図である。 図２７は、ＮＯＲセルの構造を示す図である。 図２８は、２トラセルユニットを示す回路図である。 図２９は、２トラセルユニットの構造を示す図である。 図３０は、２トラセルユニットの構造を示す図である。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
新規固体メモリを実用化するためには、耐熱性が良好な記録媒体又は記録素子を開発することが必要である。ここで、耐熱性を良好にするとは、記録媒体又は記録素子を形成した後にポストアニール処理（熱処理）を行っても、記録層内の拡散イオンとしての典型元素が電極層に拡散しないこと、即ち、ポストアニール処理の前後において記録層内の拡散イオンとしての典型元素の濃度を一定に保つこと、を意味する。
そのために、本発明の例に係わる情報記録再生装置では、拡散イオンとしての典型元素を含み、典型元素の移動により異なる電気抵抗率の２以上の状態が記録される記録層と、記録層の一端に配置され、記録層に電圧又は電流を与える電極層とを備え、電極層は、記録層に接する領域において記録層内の典型元素の濃度よりも高い濃度の典型元素を添加物（ドーパント）として含んでいる。
また、本発明の例に係わる情報記録再生装置では、拡散イオンとしての典型元素を含み、典型元素の移動により異なる電気抵抗率の２以上の状態が記録される記録層と、記録層の一端に配置され、記録層に電圧又は電流を与える電極層とを備え、記録層は、電極層に接する領域とその他の領域とで組成が相違しており、電極層に接する領域は、その他の領域内の典型元素の濃度よりも高い濃度の典型元素を含んでいる。
このような構造にする意図は、予め、電極層の、記録層に接する領域内、又は、記録層の、電極層に接する領域内に、記録層内に含まれる拡散イオンとしての典型元素と同じ元素であって、その濃度よりも高い濃度を有する元素を含ませておくことにより、これらの領域を、記録層から電極層への元素の拡散をブロックする拡散防止領域とすることにある。
また、拡散防止領域としての機能を実効あらしめるため、電極層の、記録層に接する領域内、又は、記録層の、電極層に接する領域内には、記録層内に含まれる拡散イオンとしての典型元素と同じ元素を、飽和状態になるまで添加するのが好ましい。
ここで、記録層内の拡散イオンとしての典型元素の濃度とは、記録媒体又は記録素子を形成した後に行われるポストアニール処理（熱処理）後の濃度のことをいうものとする。また、本発明の例では、拡散イオンとしての典型元素の移動により異なる電気抵抗率の２以上の状態が記録される記録媒体又は記録素子を対象とする。即ち、記録層内の拡散イオンとしての典型元素の濃度は、動的に変化しているものと考えられる。そこで、記録層内の拡散イオンとしての典型元素の濃度とは、記録媒体又は記録素子が初期状態にあるときの濃度のことをいうものとする。
このように、電極層の、記録層に接する領域内、又は、記録層の、電極層に接する領域内に、記録層内に含まれる拡散イオンとしての典型元素と同じ元素であって、その濃度よりも高い濃度を有する元素を含ませておくことにより、記録層から電極層への元素の拡散を防止することができるため、膜特性の改善によりスイッチング動作の安定性及びセット／リセット状態での抵抗値の熱安定性を確保できる。
尚、典型元素は、Zn、Cd、Hg、Al、Ga、In、Ti、Be、Mg、Caのグループから選択される元素であるのが好ましい。また、電極層は、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Ru、Ni、Pd、Pt、Cu、Ag、Auのグループから選択される元素を主成分とするのが好ましい。電極層の厚さは、20nm以下であるのが好ましい。
記録層は、例えば、化学式: AxMyX4（0.1≦x≦2.2、1.5≦y≦2）で表される材料を含む。但し、Aは、Zn、Cd、Hgのグループから選択される典型元素、Mは、Cu、Mo、W、Mn、Tc、Re、Feのグループから選択される遷移元素、Xは、O、Nのグループから選択される元素である。
記録層は、スピネル構造、イルメナイト構造、ウルフラマイト構造、デラフォサイト構造のグループから選択される結晶構造を有するのが好ましい。また、記録層の厚さは、50nm以下であるのが好ましい。
ポストアニール処理は、例えば、N2雰囲気中で600℃の温度下で行われる。
２． 基本原理
本発明に用いられる記録層の記録動作の基本原理について説明する。
以下では、記録層は、電気抵抗率が異なる２つの状態のうちの１つをとるものとし、２種類のイオンが存在する系で説明する。
記録層の初期状態は、絶縁体（高抵抗状態）、例えば、電気抵抗率が107Ω・cmの状態であるものとする。そして、記録層の両端に電位差を与えることにより、記録層の内部に存在する陽イオン元素の一部が陰極（負極）側に移動する。
この結果、陽極（正極）側に記録層、陰極側に導電性酸化物層がそれぞれ位置付けられていると、記録層から排出された陽イオン元素が導電性酸化物層内に導入され、導電性酸化物層内では、相対的に陽イオン元素の割合が陰イオン元素の割合よりも多くなる。
これと同時に、導電性酸化物層は、電気的中性を保つために陰極から電子を受け取り、導電性酸化物層内の遷移元素の価数が低下する結果として低い酸化状態の化合物になる。
また、陽極側の記録層は、相対的に陽イオン元素の割合が陰イオン元素の割合よりも少なくなるため、陽極に電子を放出して高い酸化状態の化合物になる。
これにより、記録層は、低抵抗状態、例えば、電気抵抗率が103Ω・cmの状態になる。
これがセット動作である。
低抵抗状態の記録層に電流を与えると、低抵抗のために低電位差であっても大電流が流れることになるが、このときに発生するジュール熱は、記録層の温度を上昇させる。
先ほどのセット動作によって引き上げられた高エネルギー準安定状態から、熱エネルギーにより、再びセット前の低エネルギー安定状態である絶縁体（高抵抗状態）に戻ることになる。
これがリセット動作である。
ここで、上述のような記録層の抵抗変化に際して、導電性酸化物層の電気抵抗率は、変化しないのが好ましいが、導電性酸化物層の電気抵抗率を記録層の電気抵抗率の最小値よりも十分に小さくしておけば、導電性酸化物層の電気抵抗率が変化しても何ら問題はない。
本発明の導電性酸化物層を有する情報記録再生装置においては、原理的にはPbpsi（Peta bit per square inch）級を実現でき、さらに大幅なライトディスターブ耐性の改善を実現できる。
３． 基本構造
図１は、本発明の前提となる記録部の構造を示している。
１１は電極層、１２は記録層、１３Ａは電極層（又は保護層）、１４はメタル層である。大きな白丸は、陰イオン典型元素（酸素イオン）、小さな黒丸は、陽イオン遷移元素（母体陽イオン）Ｙ、小さな白丸は、拡散イオンとしての典型元素（陽イオン）Ｘである。
記録層１２は、例えば、スピネル構造のZnMn2O4であり、この場合、Znが拡散イオンとしての典型元素、Mnが陽イオン遷移元素、Oが陰イオン典型元素に相当する。
記録層１２に電圧を印加し、記録層１２内に電位勾配を発生させると、陽イオンＸの一部が結晶中を移動する。ここで、本発明の例では、記録層１２を絶縁体（高抵抗状態相）とし、電位勾配により記録層１２を相変化させ、記録層１２に導電性を持たせる（低抵抗状態相）ことにより情報の記録を行う。例えば、電極層１３Ａの電位が電極層１１の電位よりも相対的に低い状態を作る。電極層１１を固定電位（例えば、接地電位）とすれば、電極層１３Ａに負の電位を与えればよい。
この時、記録層１２内の陽イオンＸの一部が電極層（陰極）１３Ａ側に移動し、記録層（結晶）１２内の陽イオンＸが酸素イオンに対して相対的に減少する。電極層１３Ａ側に移動した陽イオンＸは、電極層１３Ａから電子を受け取り、メタルであるＸ原子として析出してメタル層１４を形成する。
記録層１２の内部では、酸素イオンが過剰となり、拡散せずに残された陽イオンＹの価数を上昇させる。このとき、その価数があがったときに電気抵抗が減少するように陽イオンＸを選択すると、メタル層１４、記録層１２内ともに陽イオンＸの移動により電気抵抗が減少するので、記録層１２全体として低抵抗状態相へと相変化することにより、情報記録（セット動作）が完了する。
また、メタル層１４を有する記録層１２を大電流パルスによりジュール加熱して記録層１２の酸化還元反応を促進させる。大電流パルス遮断後の残留熱によりメタル層１４中のＸ原子の一部が電極層１３Ａに電子を放出し、陽イオンＸとして記録層１２の結晶中の空隙サイトに配置されるため、記録層１２は絶縁体に変化する（リセット動作）。
そこで、本発明の例では、記録層１２及びメタル層１４の初期状態を導電体（低抵抗状態相）とし、大電流パルスのジュール加熱により記録層１２を相変化させ、記録層１２に絶縁性を持たせる（高抵抗状態相）。
記録層１２内部では、陽イオンＸが入り込むため、酸素イオンが欠損状態になることにより、記録層１２内の陽イオンＹの価数を減少させる。
以上の過程は、一種の電気分解であり、電極層（陽極）１１側では電気化学的酸化により酸化剤が生じ、電極層（陰極）１３Ａ側では電気化学的還元により還元剤が生じた、と考えることができる。
この動作原理を実用化するには、室温でリセット動作が生じないこと（十分に長いリテンション時間の確保）と、リセット動作の消費電力が十分に小さいこととを確認しなければならない。
前者に対しては、陽イオンＸの価数を２価以上にすることで対応できる。これにより室温で、かつ電位勾配がない状態での陽イオンＸの移動を妨げることができる。
また、後者に対しては、結晶格子の崩れが発生しないので、記録層１２内を移動する陽イオンＸの移動パスを見つけ出すことにより対応できる。
拡散陽イオンＸに関して説明する。
前述のように、記録層１２の空隙サイトに拡散陽イオンＸを配置させるため、拡散陽イオンＸが２価であると、拡散陽イオンＸの拡散と、熱安定性が同時に満たされるので、拡散陽イオンＸは２価であることが好ましい。拡散陽イオンＸとしては、Zn、Cd、Hg、Mg、Ca、Sr、Cu、Ni、Co、Fe、Mn、Cr、Vを用いることが好ましい。
また、セット動作後の電極層（陽極）１１側には酸化剤が生じるため、電極層１１は、酸化され難い材料（例えば、電気伝導性窒化物、電気伝導性酸化物など）から構成されることが好ましい。また、このような材料としては、イオン伝導性を有しないものがよい。
そのような材料としては、以下に示されるものがあり、その中でも、電気伝導率の良さなどを加味した総合的性能の点から、LaNiO3は、最も好ましい材料ということができる。
(a) MN
Mは、Ti, Zr, Hf, V, Nb, Ta のグループから選択される少なくとも１種類の元素である。Nは、窒素である。
(b) MOx
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも１種類の元素である。モル比xは、1≦x≦4を満たすものとする。
(c) AMO3
Aは、La, K, Ca, Sr, Ba, Ln(Lanthanide) のグループから選択される少なくとも１種類の元素である。
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも１種類の元素である。
Oは、酸素である。
(d) A2MO4
Aは、K, Ca, Sr, Ba, Ln(Lanthanide) のグループから選択される少なくとも１種類の元素である。
Mは、Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Ru, Rh, Pd, Ag, Hf, Ta, W, Re, Ir, Os, Pt のグループから選択される少なくとも１種類の元素である。
Oは、酸素である。
また、セット動作後の保護層（陰極）１３側には還元剤が生じるため、保護層１３としては、記録層１２が大気と反応することを防止する機能を持っていることが好ましい。
そのような材料としては、例えば、アモルファスカーボン、ダイヤモンドライクカーボン、SnO2などの半導体がある。
電極層１３Ａは、記録層１２を保護する保護層として機能させてもよいし、電極層１３Ａの代わりに保護層を設けてもよい。この場合、保護層は、絶縁体でもよいし、導電体でもよい。
また、リセット動作において記録層１２の加熱を効率よく行うために、陰極側、ここでは、電極層１３Ａ側に、ヒータ層（抵抗率が約10-5Ωcm以上の材料）を設けてもよい。
また、記録層１２のイオン拡散パスの方向を記録層１２の膜面に対して垂直に配向制御させるために、電極層/記録層の下地層としてM3N4、M3N5、MN2、M4O7、MO2、M2O5で表される材料（MはSi、Ge、Sn、Zr、Hf、Nb、Ta、Mo、W、Ce、Tbから選ばれる少なくとも１種類の元素）を有することが好ましい。
上述の動作は、記録層１２の初期状態がメタル状態である一例を示したが、記録層１２の初期状態が絶縁体状態である場合にも同様に適用される。
次に、本発明の例に係わる記録部の基本構造について説明する。
図２は、第一の基本構造を示している。
記録層は、拡散イオンとしての典型元素(typical element)TEを含み、典型元素TEの移動により異なる電気抵抗率の２以上の状態をとる。記録層は、例えば、ZnMn2O4である。
電極層は、記録層の一端に配置され、記録層に電圧又は電流を与えるために設けられる。
そして、電極層は、記録層に接する領域Xにおいて記録層内の典型元素TEの濃度よりも高い濃度の典型元素TEを添加物（ドーパント）として含む。電極層の、記録層に接する領域Xは、記録層内の元素の拡散を防止する拡散防止機能を有する。
従って、記録層/電極層を形成した後にポストアニール処理（熱処理）を行っても、記録層内の拡散イオンとしての典型元素TEが電極層に拡散せず、ポストアニール処理の前後において記録層内の拡散イオンとしての典型元素TEの濃度を一定に保つことができる。
従って、上述のセット/リセット動作を安定的に行うことが可能になる。
図３及び図４は、比較例としての構造を示している。
図３は、ポストアニール処理前の拡散イオンとしての典型元素TEの濃度分布であり、図４は、ポストアニール処理後の拡散イオンとしての典型元素TEの濃度分布である。
比較例では、図３に示すように、ポストアニール処理前において、記録層内に拡散イオンとしての典型元素TEが均一に含まれており、電極層の、記録層に接する領域内、又は、記録層の、電極層に接する領域内に、拡散イオンとしての典型元素TEの濃度のピークを有しない。
従って、図４に示すように、ポストアニール処理後においては、記録層内の拡散イオンとしての典型元素TEがほとんど全て電極層内に拡散してしまうため、上述のセット/リセット動作を安定的に行うことができない。
図２に示す第一の基本構造では、ポストアニール処理時に、電極層の、記録層に接する領域内、又は、記録層の、電極層に接する領域内に存在する拡散イオンとしての典型元素TEが電極層内に多少拡散する。しかし、それにより拡散イオンとしての典型元素TEの濃度プロファイルが大きく変わることはなく、ポストアニール処理後においても、電極層の、記録層に接する領域内、又は、記録層の、電極層に接する領域内に、拡散イオンとしての典型元素TEの濃度のピークを有する。
即ち、第一の基本構造では、比較例とは異なり、ポストアニール処理前後において、記録層内の拡散イオンとしての典型元素TEの濃度分布は変わらない。
従って、既に述べたように、上述のセット/リセット動作を安定的に行うことが可能になる。
図５は、第二の基本構造を示している。
記録層は、拡散イオンとしての典型元素TEを含み、典型元素TEの移動により異なる電気抵抗率の２以上の状態をとる。記録層は、例えば、ZnMn2O4である。
電極層は、記録層の一端に配置され、記録層に電圧又は電流を与えるために設けられる。
そして、記録層の、電極層に接する領域Xは、記録層のその他の領域よりも、高い濃度の拡散イオンとしての典型元素TEを含む。即ち、記録層の、電極層に接する領域Xは、記録層のその他の領域とは組成が異なる組成相違記録層となる。この電極層の、記録層に接する領域Xは、記録層内の元素の拡散を防止する拡散防止機能を有する。
この場合も、第一の基本構造と同様に、記録層/電極層を形成した後にポストアニール処理（熱処理）を行っても、記録層内の拡散イオンとしての典型元素TEが電極層に拡散せず、ポストアニール処理の前後において記録層内の拡散イオンとしての典型元素TEの濃度を一定に保つことができる。
従って、上述のセット/リセット動作を安定的に行うことが可能になる。
図６は、第三の基本構造を示している。
第三の基本構造が上述の第一及び第二の基本構造と異なる点は、記録層の一端及び他端にそれぞれ電極層が配置されている点にある。
記録層は、拡散イオンとしての典型元素TEを含み、典型元素TEの移動により異なる電気抵抗率の２以上の状態をとる。記録層は、例えば、ZnMn2O4である。
第一及び第二の電極層は、記録層を挟み込み、典型元素TEの移動のために記録層に電圧又は電流を与えるために設けられる。
第一の電極層と記録層との界面付近における典型元素の濃度分布及び第二の電極層と記録層との界面付近における典型元素の濃度分布の少なくとも一つは、図２（第一の基本構造）又は図５（第二の基本構造）に示す濃度分布と同じに設定される。
ここで、二つの界面の少なくとも一つに図２又は図５の濃度分布を適用したのは、電極を構成する材料によっては、記録層内の拡散イオンとしての典型元素が電極層内に拡散し難くなることもあるからである。
第一及び第二の電極層が同じ材料から構成され、典型元素が第一及び第二の電極層内に拡散する恐れがある場合には、当然に、二つの界面のそれぞれに図２又は図５の濃度分布を適用するのが好ましい。
４． 実施形態
次に、最良と思われるいくつかの実施形態について説明する。
以下では、本発明の例を、プローブ型固体メモリに適用した場合とクロスポイント型固体メモリに適用した場合の２つについて説明する。
(1) プローブ型固体メモリ
A. 構造
図７及び図８は、本発明の例に係わるプローブ型固体メモリを示している。
半導体基板２０上には、電極層２１が配置され、電極層２１上には、データエリアとサーボエリアとを有する記録部２２が配置される。記録部（記録媒体）２２は、例えば、図２に示す記録層１２から構成される。記録部２２は、半導体基板２０の中央部にベタに形成される。
サーボエリアは、半導体基板２０の縁に沿って配置される。
データエリア及びサーボエリアは、複数のブロックから構成される。データエリア上及びサーボエリア上には、複数のブロックに対応して複数のプローブ２４が配置される。複数のプローブ２４の各々は、先鋭化された形状を有する。
複数のプローブ２４は、プローブアレイを構成し、半導体基板２３の一面側に形成される。複数のプローブ２４は、ＭＥＭＳ技術を利用することにより、半導体基板２３の一面側に容易に形成できる。
データエリア上のプローブ２４の位置は、サーボエリアから読み出されるサーボバースト信号により制御される。具体的には、ドライバ２７により、半導体基板２０をＸ方向に往復運動させ、複数のプローブ２４のＹ方向の位置制御を行うことにより、アクセス動作を実行する。
尚、ブロックごとに記録媒体を独立に形成し、記録媒体がハードディスクのように円形で回転するような構造とし、複数のプローブ２４の各々を、記録媒体の半径方向、例えば、Ｘ方向に移動させるようにしてもよい。
複数のプローブ２４は、それぞれ、記録／消去ヘッドとしての機能及び再生ヘッドとしての機能を有する。マルチプレクスドライバ２５，２６は、記録、再生及び消去時に、複数のプローブ２４に対して所定の電圧を供給する。
B. 記録／再生動作
図７及び図８のプローブ型固体メモリの記録／再生動作について説明する。
図９は、記録動作（セット動作）について示している。
記録部（記録媒体）２２は、半導体チップ２０上の電極層２１上に形成される。記録部２２は、保護層１３Ｂにより覆われる。
情報記録は、プローブ２４の先端を保護層１３Ｂの表面に接触させて、記録部（記録媒体）２２の記録単位３０に電圧パルスを印加し、記録部２２の記録単位３０内に電位勾配を発生させることにより行う。本例では、プローブ２４の電位が電極層２１の電位よりも相対的に低い状態を作る。電極層２１を固定電位（例えば、接地電位）とすれば、プローブ２４に負電位を与えればよい。
電圧パルスは、例えば、電子発生源又はホットエレクトロン源を使用し、プローブ２４から電極層２１に向かって電子を放出することにより発生させてもよい。
この時、例えば、図１０に示すように、記録層１２の記録単位３０では、拡散イオンの一部がプローブ（陰極）２４側に移動し、結晶内の拡散イオンが陰イオンに対して相対的に減少する。また、プローブ２４側に移動した拡散イオンは、プローブ２４から電子を受け取ってメタルとして析出する。
記録層１２の記録単位３０では、陰イオンが過剰となり、結果的に、記録層１２内に残された遷移元素イオンの価数を上昇させる。つまり、記録層１２の記録単位３０は、相変化によるキャリアの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。
尚、情報記録のための電圧パルスは、プローブ２４の電位が電極層２１の電位よりも相対的に高い状態を作ることにより発生させることもできる。
本例のプローブ型固体メモリによれば、ハードディスクと同様に、記録媒体の記録単位３０に情報記録を行うことができると共に、新規な記録材料を採用することにより、従来のハードディスクや半導体メモリよりも高記録密度が実現できる。
図１１は、再生動作について示している。
再生動作に関しては、電圧パルスを記録層１２の記録単位３０に流し、記録層１２の記録単位３０の抵抗値を検出することにより行う。但し、電圧パルスは、記録層１２の記録単位３０を構成する材料が相変化を起こさない程度の微小な値とする。
例えば、センスアンプＳ／Ａにより発生した読み出し電流をプローブ２４から記録層１２の記録単位３０に流し、センスアンプＳ／Ａにより記録単位３０の抵抗値を測定する。既に説明した新材料を採用すると、高抵抗状態と低抵抗状態との抵抗の比は、103以上を確保できる。
尚、再生動作では、記録媒体上をプローブ２４により走査（スキャン）することで、連続再生が可能となる。
消去（リセット）動作に関しては、記録層１２の記録単位３０を大電流パルスによりジュール加熱して、記録層１２の記録単位３０における酸化還元反応を促進させることにより行う。或いは、セット時とは逆向きの電圧パルスを記録層１２に印加することによっても行うことができる。
消去動作は、記録単位３０ごとに行うこともできるし、複数の記録単位３０又はブロック単位で行うこともできる。
C. まとめ
このようなプローブ型固体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
(2) クロスポイント型固体メモリ
A. 構造
図１２は、本発明の例に係わるクロスポイント型固体メモリを示している。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒｉ−１，Ｒｉ，Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃｊ−１，Ｃｊ，Ｃｊ＋１が入力される。
メモリセル３３は、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。
メモリセル３３には、記録／再生時における回り込み電流(sneak current)を防止するためのダイオード３４が付加される。
図１３は、図１２のクロスポイント型固体メモリのメモリセルアレイ部の構造を示している。
半導体チップ３０上には、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。
このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図１４及び図１５に示すように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
メモリセル３３の構造例を説明する。
図１６は、メモリセルの第一例を示している。
ワード線ＷＬｉ上にダイオード３４が形成され、ダイオード３４上にメモリセル３３が形成される。メモリセル３３は、電極層１１Ａ/記録層１２/電極層１１Ｂのスタック構造を有する。メモリセル３３上にビット線ＢＬｊが形成される。
電極層１１Ｂは、添加物（ドーパント）として、記録層１２内の拡散イオンとしての典型元素、即ち、亜鉛(Zn)を含む。また、その量（濃度）は、記録層１２内の亜鉛(Zn)の量（濃度）よりも高い。
図１７は、メモリセルの第二例を示している。
ワード線ＷＬｉ上にダイオード３４が形成され、ダイオード３４上にメモリセル３３が形成される。メモリセル３３は、電極層１１Ａ/記録層１２/電極層１１Ｂのスタック構造を有する。さらに、記録層１２は、電極層１１Ｂに接する領域に存在する組成相違記録層１２Ｂとその他の領域に存在する記録層本体１２Ａとから構成される。メモリセル３３上にビット線ＢＬｊが形成される。
記録層本体１２Ａと組成相違記録層１２Ｂとは、同一の材料から構成され、両者の相違は、それらを構成する元素の組成比のみである。例えば、記録層本体１２Ａは、ZnMn2O4であり、組成相違記録層１２Ｂは、ZnMnO3である。
但し、組成相違記録層１２Ｂ内の拡散イオンとしての典型元素、即ち、亜鉛(Zn)の量（濃度）は、記録層本体１２Ａ内の亜鉛(Zn)の量（濃度）よりも高い。
図１８は、メモリセルの第三例を示している。
第三例は、第一例と第二例とを組み合わせた構造を有する。
ワード線ＷＬｉ上にダイオード３４が形成され、ダイオード３４上にメモリセル３３が形成される。メモリセル３３は、電極層１１Ａ/記録層１２/電極層１１Ｂのスタック構造を有する。さらに、記録層１２は、電極層１１Ｂに接する領域に存在する組成相違記録層１２Ｂとその他の領域に存在する記録層本体１２Ａとから構成される。メモリセル３３上にビット線ＢＬｊが形成される。
記録層本体１２Ａと組成相違記録層１２Ｂとは、同一の材料から構成され、両者の相違は、それらを構成する元素の組成比のみである。例えば、記録層本体１２Ａは、ZnMn2O4であり、組成相違記録層１２Ｂは、ZnMnO3である。
但し、組成相違記録層１２Ｂ内の拡散イオンとしての典型元素、即ち、亜鉛(Zn)の量（濃度）は、記録層本体１２Ａ内の亜鉛(Zn)の量（濃度）よりも高い。
また、電極層１１Ｂは、添加物（ドーパント）として、記録層１２内の拡散イオンとしての典型元素、即ち、亜鉛(Zn)を含む。また、その量（濃度）は、記録層本体１２Ａ内の亜鉛(Zn)の量（濃度）よりも高い。
図１９は、メモリセルの第四例を示している。
第四例は、第一例の応用例であり、その特徴は、記録層１２の両端に存在する電極層１１Ａ，１１Ｂ内に、添加物（ドーパント）として、記録層１２内の拡散イオンとしての典型元素を含ませた点にある。
ワード線ＷＬｉ上にダイオード３４が形成され、ダイオード３４上にメモリセル３３が形成される。メモリセル３３は、電極層１１Ａ/記録層１２/電極層１１Ｂのスタック構造を有する。メモリセル３３上にビット線ＢＬｊが形成される。
電極層１１Ａ，１１Ｂは、添加物（ドーパント）として、記録層１２内の拡散イオンとしての典型元素、即ち、亜鉛(Zn)を含む。また、その量（濃度）は、記録層１２内の亜鉛(Zn)の量（濃度）よりも高い。
図２０は、メモリセルの第五例を示している。
第五例は、第二例の応用例であり、その特徴は、記録層本体１２Ａの両端にそれぞれ組成相違記録層１２Ａ，１２Ｂを配置した点にある。
ワード線ＷＬｉ上にダイオード３４が形成され、ダイオード３４上にメモリセル３３が形成される。メモリセル３３は、電極層１１Ａ/記録層１２/電極層１１Ｂのスタック構造を有する。さらに、記録層１２は、電極層１１Ｂに接する領域に存在する組成相違記録層１２Ｂ、電極層１１Ａに接する領域に存在する組成相違記録層１２Ｃ、及び、その他の領域に存在する記録層本体１２Ａから構成される。メモリセル３３上にビット線ＢＬｊが形成される。
記録層本体１２Ａと組成相違記録層１２Ｂ，１２Ｃとは、同一の材料から構成され、両者の相違は、それらを構成する元素の組成比のみである。例えば、記録層本体１２Ａは、ZnMn2O4であり、組成相違記録層１２Ｂ，１２Ｃは、ZnMnO3である。
但し、組成相違記録層１２Ｂ，１２Ｃ内の拡散イオンとしての典型元素、即ち、亜鉛(Zn)の量（濃度）は、記録層本体１２Ａ内の亜鉛(Zn)の量（濃度）よりも高い。
また、二つの組成相違記録層１２Ｂ，１２Ｃの組成比は、異なっていてもよい。
ところで、メモリセル３３は、１ビット以上のデータを記憶する。また、ダイオード３４は、ワード線ＷＬｉとメモリセル３３との間ではなく、ビット線ＢＬｊとメモリセル３３との間に配置してもよい。
尚、ワード線ＷＬｉとダイオード３４との間、及び、メモリセル３３とビット線ＢＬｊとの間の少なくとも１つにバリアメタルを配置してもよい。
また、ダイオード３４は、電圧の向きのみによってセット／リセット動作を行う場合には省略するのが好ましい。
B. 記録／再生動作
図１２、図１３及び図１６を用いて記録／再生動作を説明する。
ここでは、点線Ａで囲んだメモリセル３３を選択し、これについて記録／再生動作を実行するものとする。
情報記録（セット動作）は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に低い状態を作る。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３の記録層１２内では、拡散イオンの一部がワード線（陰極）ＷＬｉ側に移動し、記録層１２内の拡散イオンが陰イオンに対して相対的に減少する。また、ワード線ＷＬｉ側に移動した拡散イオンは、ワード線ＷＬｉから電子を受け取ってメタルとして析出する。
点線Ａで囲まれた選択されたメモリセル３３の記録層１２では、陰イオンが過剰となり、結果的に、記録層１２内における遷移元素イオンの価数を上昇させる。つまり、点線Ａで囲まれた選択されたメモリセル３３は、相変化によるキャリアの注入により電子伝導性を有するようになるため、情報記録（セット動作）が完了する。
尚、情報記録時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが好ましい。
また、情報記録前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが好ましい。
また、情報記録のための電圧パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
消去（リセット）動作は、選択されたメモリセル３３に大電流パルスを流すことにより発生するジュール熱とその残留熱を利用するため、例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に高くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに正の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３の記録層１２内に陽イオンの一部が移動する。このため、導電性酸化物層１５内の陽イオン（遷移元素）の価数が増大し、記録層１２内の陽イオン（遷移元素）の価数が減少する。
その結果、メモリセル３３は、低抵抗状態から高抵抗状態に変化し、リセット動作（消去）が完了する。
ここで、消去動作は、以下の方法により行うこともできる。
但し、この場合には、上述したように、図１２、図１３及び図１６の半導体メモリからダイオード３４を取り除くことが好ましい。
例えば、ワード線ＷＬｉの電位をビット線ＢＬｊの電位よりも相対的に低くする。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
この時、点線Ａで囲まれた選択されたメモリセル３３では、導電性酸化物層１５内の陽イオンの一部が記録層１２内に移動する。このため、導電性酸化物層１５内の陽イオン（遷移元素）の価数が増大し、記録層１２内の陽イオン（遷移元素）の価数が減少する。
その結果、メモリセル３３は、低抵抗状態から高抵抗状態に変化し、リセット動作（消去）が完了する。
尚、消去時にも、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが好ましい。
また、消去前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが好ましい。
読み出し動作は、電流パルスを点線Ａで囲まれた選択されたメモリセル３３に流し、そのメモリセル３３の抵抗値を検出することにより行う。但し、電流パルスは、メモリセル３３を構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬｊから点線Ａで囲まれたメモリセル３３に流し、読み出し回路によりそのメモリセル３３の抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、103以上を確保できる。
C. まとめ
このようなクロスポイント型固体メモリによれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現できる。
(3) その他
本実施形態では、プローブ型固体メモリとクロスポイント型固体メモリの２つについて説明したが、本発明の例で提案する材料及び原理を、現在のハードディスクやＤＶＤなどの記録媒体に適用することも可能である。
５． フラッシュメモリへの適用
(1) 構造
本発明の例は、フラッシュメモリに適用することも可能である。
図２１は、フラッシュメモリのメモリセルを示している。
フラッシュメモリのメモリセルは、ＭＩＳ(metal-insulator-semiconductor)トランジスタから構成される。
半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、本発明に係わる記録部(ReRAM: Resistive RAM)４４が形成される。記録部４４上には、コントロールゲート電極４５が形成される。
半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となり、例えば、導電性ポリシリコンから構成される。
記録部４４は、例えば、図２の記録層から構成され、コントロールゲート電極４５は、例えば、図２の電極層から構成される。
(2) 基本動作
図２１を用いて基本動作について説明する。
セット（書き込み）動作は、コントロールゲート電極４５に電位Ｖ１を与え、半導体基板４１に電位Ｖ２を与えることにより実行する。
電位Ｖ１，Ｖ２の差は、記録部４４が相変化又は抵抗変化するのに十分な大きさであることが必要であるが、その向きについては、特に、限定されない。
即ち、Ｖ１＞Ｖ２及びＶ１＜Ｖ２のいずれでもよい。
例えば、初期状態（リセット状態）において、記録部４４が絶縁体（抵抗大）であると仮定すると、実質的にゲート絶縁層４３が厚くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
この状態から電位Ｖ１，Ｖ２を与えて記録部４４を導電体（抵抗小）に変化させると、実質的にゲート絶縁層４３が薄くなったことになるため、メモリセル（ＭＩＳトランジスタ）の閾値は、低くなる。
尚、電位Ｖ２は、半導体基板４１に与えたが、これに代えて、メモリセルのチャネル領域に拡散層４２から電位Ｖ２を転送するようにしてもよい。
リセット（消去）動作は、コントロールゲート電極４５に電位Ｖ１’を与え、拡散層４２の一方に電位Ｖ３を与え、拡散層４２の他方に電位Ｖ４（＜Ｖ３）を与えることにより実行する。
電位Ｖ１’は、セット状態のメモリセルの閾値を越える値にする。
この時、メモリセルは、オンになり、電子が拡散層４２の他方から一方に向かって流れると共に、ホットエレクトロンが発生する。このホットエレクトロンは、ゲート絶縁層４３を介して記録部４４に注入されるため、記録部４４の温度が上昇する。
これにより、記録部４４は、導電体（抵抗小）から絶縁体（抵抗大）に変化するため、実質的にゲート絶縁層４３が厚くなったことになり、メモリセル（ＭＩＳトランジスタ）の閾値は、高くなる。
このように、フラッシュメモリと類似した原理により、メモリセルの閾値を変えることができるため、フラッシュメモリの技術を利用して、本発明の例に係る情報記録再生装置を実用化できる。
(3) ＮＡＮＤ型フラッシュメモリ
図２２は、ＮＡＮＤセルユニットの回路図を示している。図２３は、本発明の例に係るＮＡＮＤセルユニットの構造を示している。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本発明の例に係るＮＡＮＤセルユニットが形成される。
ＮＡＮＤセルユニットは、直列接続される複数のメモリセルＭＣからなるＮＡＮＤストリングと、その両端に１つずつ接続される合計２つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録部(ReRAM)４４と、記録部４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録部４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録部４４は、セット状態、即ち、導電体（抵抗小）に固定される。
セレクトゲートトランジスタＳＴの１つは、ソース線ＳＬに接続され、他の１つは、ビット線ＢＬに接続される。
セット（書き込み）動作前には、ＮＡＮＤセルユニット内の全てのメモリセルは、リセット状態（抵抗大）になっているものとする。
セット（書き込み）動作は、ソース線ＳＬ側のメモリセルＭＣからビット線ＢＬ側のメモリセルに向かって１つずつ順番に行われる。
選択されたワード線（コントロールゲート電極）ＷＬに書き込み電位としてＶ１（プラス電位）を与え、非選択のワード線ＷＬに転送電位（メモリセルＭＣがオンになる電位）としてＶpassを与える。
ソース線ＳＬ側のセレクトゲートトランジスタＳＴをオフ、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータを転送する。
例えば、プログラムデータが“１”のときは、選択されたメモリセルＭＣのチャネル領域に書き込み禁止電位（例えば、Ｖ１と同じ程度の電位）を転送し、選択されたメモリセルＭＣの記録部４４の抵抗値が高い状態から低い状態に変化しないようにする。
また、プログラムデータが“０”のときは、選択されたメモリセルＭＣのチャネル領域にＶ２（＜Ｖ１）を転送し、選択されたメモリセルＭＣの記録部４４の抵抗値を高い状態から低い状態に変化させる。
リセット（消去）動作では、例えば、全てのワード線（コントロールゲート電極）ＷＬにＶ１’を与え、ＮＡＮＤセルユニット内の全てのメモリセルＭＣをオンにする。また、２つのセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬにＶ３を与え、ソース線ＳＬにＶ４（＜Ｖ３）を与える。
この時、ホットエレクトロンがＮＡＮＤセルユニット内の全てのメモリセルＭＣの記録部４４に注入されるため、ＮＡＮＤセルユニット内の全てのメモリセルＭＣに対して一括してリセット動作が実行される。
読み出し動作は、選択されたワード線（コントロールゲート電極）ＷＬに読み出し電位（プラス電位）を与え、非選択のワード線（コントロールゲート電極）ＷＬには、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる電位を与える。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
選択されたメモリセルＭＣは、読み出し電位が印加されると、それに記憶されたデータの値に応じてオン又はオフになるため、例えば、読み出し電流の変化を検出することにより、データを読み出すことができる。
尚、図２３の構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図２４に示すように、セレクトゲートトランジスタＳＴについては、記録部（記録層）を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
図２５は、ＮＡＮＤ型フラッシュメモリの変形例である。
この変形例は、ＮＡＮＤストリングを構成する複数のメモリセルＭＣのゲート絶縁層がＰ型半導体層４７に置き換えられている点に特徴を有する。
高集積化が進み、メモリセルＭＣが微細化されると、電圧を与えていない状態で、Ｐ型半導体層４７は、空乏層で満たされることになる。
セット（書き込み）時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの書き込み電位（例えば、3.5V）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５にプラスの転送電位（例えば、1V）を与える。
この時、ＮＡＮＤストリング内の複数のメモリセルＭＣのＰ型ウェル領域４１ｃの表面がＰ型からＮ型に反転し、チャネルが形成される。
そこで、上述したように、ビット線ＢＬ側のセレクトゲートトランジスタＳＴをオンにし、ビット線ＢＬから選択されたメモリセルＭＣのチャネル領域にプログラムデータ“０”を転送すれば、セット動作を行うことができる。
リセット（消去）は、例えば、全てのコントロールゲート電極４５にマイナスの消去電位（例えば、-3.5V）を与え、Ｐ型ウェル領域４１ｃ及びＰ型半導体層４７に接地電位（0V）を与えれば、ＮＡＮＤストリングを構成する全てのメモリセルＭＣに対して一括して行うことができる。
読み出し時には、選択されたメモリセルＭＣのコントロールゲート電極４５にプラスの読み出し電位（例えば、0.5V）を与え、かつ、非選択のメモリセルＭＣのコントロールゲート電極４５に、メモリセルＭＣがデータ“０”、“１”によらず必ずオンになる転送電位（例えば、1V）を与える。
但し、“１”状態のメモリセルＭＣの閾値電圧Vth”1”は、0V < Vth”1” < 0.5Vの範囲内にあるものとし、“０”状態のメモリセルＭＣの閾値電圧Vth”0”は、0.5V < Vth”0” < 1Vの範囲内にあるものとする。
また、２つのセレクトゲートトランジスタＳＴをオンにし、ＮＡＮＤストリングに読み出し電流を供給する。
このような状態にすれば、選択されたメモリセルＭＣに記憶されたデータの値に応じてＮＡＮＤストリングに流れる電流量が変わるため、この変化を検出することにより、データを読み出すことができる。
尚、この変形例においては、Ｐ型半導体層４７のホールドープ量がＰ型ウェル領域４１ｃのそれよりも多く、かつ、Ｐ型半導体層４７のフェルミレベルがＰ型ウェル領域４１ｃのそれよりも0.5V程度深くなっていることが好ましい。
これは、コントロールゲート電極４５にプラスの電位を与えたときに、Ｎ型拡散層４２間のＰ型ウェル領域４１ｃの表面部分からＰ型からＮ型への反転が開始し、チャネルが形成されるようにするためである。
このようにすることで、例えば、書き込み時には、非選択のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成され、読み出し時には、ＮＡＮＤストリング内の複数のメモリセルＭＣのチャネルは、Ｐ型ウェル領域４１ｃとＰ型半導体層４７の界面のみに形成される。
つまり、メモリセルＭＣの記録部４４が導電体（セット状態）であっても、拡散層４２とコントロールゲート電極４５とが短絡することはない。
(4) ＮＯＲ型フラッシュメモリ
図２６は、ＮＯＲセルユニットの回路図を示している。図２７は、本発明の例に係るＮＯＲセルユニットの構造を示している。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本発明の例に係るＮＯＲセルが形成される。
ＮＯＲセルは、ビット線ＢＬとソース線ＳＬとの間に接続される１つのメモリセル（ＭＩＳトランジスタ）ＭＣから構成される。
メモリセルＭＣは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録部(ReRAM)４４と、記録部４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録部４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
(5) ２トラ型フラッシュメモリ
図２８は、２トラセルユニットの回路図を示している。図２９は、本発明の例に係る２トラセルユニットの構造を示している。
２トラセルユニットは、ＮＡＮＤセルユニットの特徴とＮＯＲセルの特徴とを併せ持った新たなセル構造として最近開発されたものである。
Ｐ型半導体基板４１ａ内には、Ｎ型ウェル領域４１ｂ及びＰ型ウェル領域４１ｃが形成される。Ｐ型ウェル領域４１ｃ内に、本発明の例に係る２トラセルユニットが形成される。
２トラセルユニットは、直列接続される１つのメモリセルＭＣと１つのセレクトゲートトランジスタＳＴとから構成される。
メモリセルＭＣ及びセレクトゲートトランジスタＳＴは、同じ構造を有する。具体的には、これらは、Ｎ型拡散層４２と、Ｎ型拡散層４２の間のチャネル領域上のゲート絶縁層４３と、ゲート絶縁層４３上の記録部(ReRAM)４４と、記録部４４上のコントロールゲート電極４５とから構成される。
メモリセルＭＣの記録部４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。これに対し、セレクトゲートトランジスタＳＴの記録部４４は、セット状態、即ち、導電体（抵抗小）に固定される。
セレクトゲートトランジスタＳＴは、ソース線ＳＬに接続され、メモリセルＭＣは、ビット線ＢＬに接続される。
メモリセルＭＣの記録部４４の状態（絶縁体／導電体）は、上述の基本動作により変化させることが可能である。
図２９の構造では、セレクトゲートトランジスタＳＴは、メモリセルＭＣと同じ構造を有しているが、例えば、図３０に示すように、セレクトゲートトランジスタＳＴについては、記録部（記録層）を形成せずに、通常のＭＩＳトランジスタとすることも可能である。
６． むすび
本発明によれば、高記録密度及び低消費電力の不揮発性の情報記録再生装置を実現できる。
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
本発明の例に関わる情報記録再生装置よれば、極めて単純な仕組みであるにもかかわらず、従来技術では到達することのできない記録密度による情報記録を可能とすると同時に高速動作を実現することが可能になる。従って、本発明の例は、現在の不揮発性メモリの記録密度の壁を打ち破る次世代技術として産業上のメリットは多大である。

Claims (9)

  1. ダイオードと、前記ダイオードと共に積層構造を構成し、典型元素と遷移元素を少なくとも１種類ずつ含み、前記典型元素の移動により異なる電気抵抗率の２つの状態が記録される記録層と、前記記録層の一端に配置され、前記記録層に電圧又は電流を与える電極層とを具備し、
    前記電極層は、前記記録層に接する第１領域を有し、前記記録層は、前記電極層に接する第２領域を有し、前記第１及び第２領域は、対向し、前記第１領域は、前記第２領域内の前記典型元素の濃度よりも高い濃度の前記典型元素を添加物として含んでいる
    ことを特徴とする情報記録再生装置。
  2. ダイオードと、前記ダイオードと共に積層構造を構成し、典型元素と遷移元素を少なくとも１種類ずつ含み、前記典型元素の移動により異なる電気抵抗率の２つの状態が記録される記録層と、前記記録層の一端に配置され、前記記録層に電圧又は電流を与える電極層とを具備し、
    前記記録層は、前記電極層に接する第１領域と、前記第１領域以外の第２領域とを有し、前記第１及び第２領域は、組成が相違しており、前記第１領域は、前記第２領域内の前記典型元素の濃度よりも高い濃度の前記典型元素を添加物として含んでいる
    ことを特徴とする情報記録再生装置。
  3. 前記典型元素は、Zn、Cd、Hg、Al、Ga、In、Ti、Be、Mg、Caのグループから選択される元素であることを特徴とする請求項１又は２に記載の情報記録再生装置。
  4. 前記電極層は、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Ru、Ni、Pd、Pt、Cu、Ag、Auのグループから選択される元素を主成分とすることを特徴とする請求項１又は２に記載の情報記録再生装置。
  5. 前記電極層は、20nm以下の厚さを有することを特徴とする請求項１又は２に記載の情報記録再生装置。
  6. 前記記録層は、
    化学式: AxMyX4（0.1≦x≦2.2、1.5≦y≦2）
    但し、Aは、Zn、Cd、Hgのグループから選択される典型元素、Mは、Cu、Mo、W、Mn、Tc、Re、Feのグループから選択される遷移元素、Xは、O、Nのグループから選択される元素である。
    で表される材料を含むことを特徴とする請求項１又は２に記載の情報記録再生装置。
  7. 前記記録層は、スピネル構造、イルメナイト構造、ウルフラマイト構造、デラフォサイト構造のグループから選択される結晶構造を有することを特徴とする請求項１又は２に記載の情報記録再生装置。
  8. 前記記録層は、50nm以下の厚さを有することを特徴とする請求項１又は２に記載の情報記録再生装置。
  9. 前記積層構造の一端に接続され、第一の方向に延びる第一の導電線と、前記積層構造の他端に接続され、前記第一方向に交差する第二の方向に伸びる第二の導電線とをさらに具備し、前記第一の導電線と前記第二の導電線との間に前記電圧又は前記電流を与えて前記記録層の状態を変化させることを特徴とする請求項１に記載の情報記録再生装置。
JP2010505229A 2008-04-01 2008-04-01 情報記録再生装置 Expired - Fee Related JP4792125B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/056499 WO2009122572A1 (ja) 2008-04-01 2008-04-01 情報記録再生装置

Publications (2)

Publication Number Publication Date
JPWO2009122572A1 JPWO2009122572A1 (ja) 2011-07-28
JP4792125B2 true JP4792125B2 (ja) 2011-10-12

Family

ID=41134992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010505229A Expired - Fee Related JP4792125B2 (ja) 2008-04-01 2008-04-01 情報記録再生装置

Country Status (4)

Country Link
US (1) US8431920B2 (ja)
JP (1) JP4792125B2 (ja)
TW (1) TWI406407B (ja)
WO (1) WO2009122572A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012127735A1 (ja) * 2011-03-18 2012-09-27 日本電気株式会社 抵抗変化素子及び半導体記憶装置
US8711601B2 (en) * 2011-12-28 2014-04-29 Industrial Technology Research Institute Resistive random access memory cell and resistive random access memory module
US8664632B2 (en) * 2012-01-31 2014-03-04 Kabushiki Kaisha Toshiba Memory device
JP5798052B2 (ja) * 2012-01-31 2015-10-21 株式会社東芝 記憶装置
TWI572074B (zh) * 2015-02-04 2017-02-21 力晶科技股份有限公司 電阻式隨機存取記憶體及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101420A1 (en) * 2004-04-16 2005-10-27 Matsushita Electric Industrial Co. Ltd. Thin film memory device having a variable resistance
JP2006140412A (ja) * 2004-11-15 2006-06-01 Sony Corp 記憶素子及び記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
JP3974756B2 (ja) * 2001-06-05 2007-09-12 株式会社日本触媒 金属酸化物系粒子の製法
KR100906056B1 (ko) * 2002-03-19 2009-07-03 파나소닉 주식회사 정보 기록매체와 그 제조 방법
US7719875B2 (en) * 2003-03-18 2010-05-18 Kabushiki Kaisha Toshiba Resistance change memory device
US7326950B2 (en) * 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7733684B2 (en) * 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101420A1 (en) * 2004-04-16 2005-10-27 Matsushita Electric Industrial Co. Ltd. Thin film memory device having a variable resistance
JP2006140412A (ja) * 2004-11-15 2006-06-01 Sony Corp 記憶素子及び記憶装置

Also Published As

Publication number Publication date
US20110062407A1 (en) 2011-03-17
TWI406407B (zh) 2013-08-21
US8431920B2 (en) 2013-04-30
JPWO2009122572A1 (ja) 2011-07-28
WO2009122572A1 (ja) 2009-10-08
TW201003909A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
JP5351144B2 (ja) 情報記録再生装置
JP4792107B2 (ja) 情報記録再生装置
JP5216847B2 (ja) 情報記録再生装置
JP4791948B2 (ja) 情報記録再生装置
JP4792008B2 (ja) 情報記録再生装置
JP4792007B2 (ja) 情報記録再生装置
JP4792009B2 (ja) 情報記録再生装置
JP4792006B2 (ja) 情報記録再生装置
WO2009122569A1 (ja) 情報記録再生装置
JP4908555B2 (ja) 情報記録再生装置
KR20070062937A (ko) 데이터 판독/기입 디바이스
JP4792125B2 (ja) 情報記録再生装置
JP2008251108A (ja) 情報記録再生装置
JP4792108B2 (ja) 情報記録再生装置
JP4977158B2 (ja) 情報記録再生装置
WO2009116139A1 (ja) 情報記録再生装置
WO2009122571A1 (ja) 情報記録再生装置
JP2008276904A (ja) 情報記録再生装置
JP2012138512A (ja) 情報記録再生装置
JP2008251107A (ja) 情報記録再生装置
JP2008251126A (ja) 情報記録再生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees