JP4791435B2

JP4791435B2 - DC component cancellation circuit

Info

Publication number: JP4791435B2
Application number: JP2007298902A
Authority: JP
Inventors: 宣靖水野
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2007-11-19
Filing date: 2007-11-19
Publication date: 2011-10-12
Anticipated expiration: 2022-01-07
Also published as: JP2008109685A

Description

本発明は、直流成分キャンセル回路に関するものである。
近年の電子機器では、光ファイバーを使用した光通信システムや、空間を介した赤外線による光通信システムが実用化されている。このような光通信システムにおいて、受信回路は、受信光を電気信号に変換し、その電気信号を増幅し、更に２値化した受信信号を生成する。そして、受信精度を向上させるために、入力信号（受信光）に対応した受信信号の生成を正確に行う必要がある。 The present invention relates to a direct current component cancel circuit.
In recent electronic devices, an optical communication system using an optical fiber and an optical communication system using infrared rays through a space have been put into practical use. In such an optical communication system, a receiving circuit converts received light into an electric signal, amplifies the electric signal, and generates a binarized received signal. In order to improve reception accuracy, it is necessary to accurately generate a reception signal corresponding to an input signal (received light).

従来、光通信システムの受信回路は、微少な振幅の入力信号を増幅するために複数段のアンプを含む。入力信号の振幅は、光源と受光素子の距離が離れるほど小さくなる。複数段のアンプは、振幅が５〜３桁程度異なる入力信号から受信信号を生成するように総合（トータル）ゲインが設定されている。受信回路は、アンプにて増幅した信号を所定のしきい値電圧に基づいて２値化して生成した受信信号を出力する。 Conventionally, a receiving circuit of an optical communication system includes a plurality of amplifiers for amplifying an input signal having a minute amplitude. The amplitude of the input signal decreases as the distance between the light source and the light receiving element increases. The multi-stage amplifier is set with a total (total) gain so as to generate a reception signal from input signals whose amplitudes differ by about 5 to 3 digits. The reception circuit outputs a reception signal generated by binarizing the signal amplified by the amplifier based on a predetermined threshold voltage.

また、受信回路は、入力信号のエッジを取り出すためにフィルタ回路を含む。
フィルタ回路は、複数段のアンプの間に適宜挿入接続される。受信回路は、フィルタ回路にて入力信号のエッジ位置に応じたパルス信号を生成し、該パルス信号を上記複数段のアンプにて増幅する。このようにフィルタ回路を用いることで、受信回路は入力信号のパルス幅にほぼ等しいパルス幅を持つ受信信号を生成する。 The receiving circuit also includes a filter circuit for taking out an edge of the input signal.
The filter circuit is appropriately inserted and connected between a plurality of stages of amplifiers. The receiving circuit generates a pulse signal corresponding to the edge position of the input signal by the filter circuit, and amplifies the pulse signal by the amplifiers of the plurality of stages. By using the filter circuit in this way, the reception circuit generates a reception signal having a pulse width substantially equal to the pulse width of the input signal.

振幅の大きな入力信号は、スソ引きが起きた波形（立ち下がりが緩やかな波形）を持つ。このスソ引きの部分もアンプにより増幅される。一方、２値化のためのしきい値は、図５に示すように、振幅の小さな入力信号を増幅した信号Ｓａと、振幅の大きな入力信号を増幅した信号Ｓｂとから受信信号ＲＸを生成するように設定されている。そして、信号Ｓｂは、スソ引き部分を持つ。従って、信号Ｓａから生成した受信信号ＲＸのパルス幅（実線で示す）に比べて、信号Ｓｂから生成した受信信号ＲＸのパルス幅（２点鎖線で示す）が大きくなってしまう。 An input signal having a large amplitude has a waveform in which a soot pull occurs (a waveform with a slow fall). This sword pulling portion is also amplified by the amplifier. On the other hand, as shown in FIG. 5, the threshold for binarization generates a reception signal RX from a signal Sa obtained by amplifying an input signal having a small amplitude and a signal Sb obtained by amplifying an input signal having a large amplitude. Is set to The signal Sb has a sword pulling portion. Therefore, the pulse width (indicated by a two-dot chain line) of the reception signal RX generated from the signal Sb becomes larger than the pulse width (indicated by a solid line) of the reception signal RX generated from the signal Sa.

これに対し、フィルタ回路は、入力信号の立ち上がりエッジに対応する第１パルスと、入力信号の立ち下がりエッジに対応する第２パルスを持つ信号を生成する。第１パルスの立ち上がりエッジと第２パルスの立ち上がりエッジの波形は、増幅してもあまり変化しない。従って、受信回路は、この第１パルスの立ち上がりエッジと第２パルスの立ち下がりエッジを用いることで、入力信号のパルス幅と実質的にほぼ等しいパルス幅を持つ受信信号ＲＸを生成する。 In contrast, the filter circuit generates a signal having a first pulse corresponding to the rising edge of the input signal and a second pulse corresponding to the falling edge of the input signal. The waveforms of the rising edge of the first pulse and the rising edge of the second pulse do not change much even when amplified. Therefore, the reception circuit generates a reception signal RX having a pulse width substantially equal to the pulse width of the input signal by using the rising edge of the first pulse and the falling edge of the second pulse.

また、フィルタ回路は、アンプのオフセット電圧をキャンセルする機能を有している。複数段のアンプのみを直列に接続した場合、最終段のアンプの出力信号には各段のアンプのオフセット電圧を増幅した直流成分を含む。この直流成分は、２値化回路における正確な受信信号ＲＸの生成を阻害する。即ち、直流成分が２値化回路におけるしきい値電圧を超えた場合、該２値化回路は一定（Ｈレベル）の受信信号を出力する。 The filter circuit has a function of canceling the offset voltage of the amplifier. When only a plurality of stages of amplifiers are connected in series, the output signal of the last stage amplifier includes a DC component obtained by amplifying the offset voltage of each stage amplifier. This DC component hinders the generation of an accurate reception signal RX in the binarization circuit. That is, when the DC component exceeds the threshold voltage in the binarization circuit, the binarization circuit outputs a constant (H level) reception signal.

フィルタ回路は、入力信号の所定周波数成分（直流成分、又は直流から通信周波数を含む周波数帯より低い周波数までの成分を含む）を除去する高帯域通過フィルタ（ＨＰＦ）である。従って、複数段のアンプの間に挿入接続されたフィルタ回路は、前段のアンプのオフセット電圧の影響を除去する。 The filter circuit is a high-pass filter (HPF) that removes a predetermined frequency component (including a direct current component or a component from a direct current to a frequency lower than a frequency band including a communication frequency) of an input signal. Therefore, the filter circuit inserted and connected between the amplifiers in a plurality of stages removes the influence of the offset voltage of the amplifier in the previous stage.

また、受信回路は、直流成分キャンセル回路を含み、該直流成分キャンセル回路は初段のアンプ（プリアンプ）の入出力端子間に接続されている。直流成分キャンセル回路は、プリアンプの出力電圧に基づいて、プリアンプに入力される電流の直流成分を打ち消すように生成したキャンセル電流をプリアンプの入力にフィードバックする。 The receiving circuit includes a direct current component cancel circuit, and the direct current component cancel circuit is connected between the input / output terminals of the first stage amplifier (preamplifier). The DC component cancel circuit feeds back to the input of the preamplifier a cancel current generated so as to cancel the DC component of the current input to the preamplifier based on the output voltage of the preamplifier.

空間を介して信号光を受光する光通信システムでは、受光素子に信号光とともに太陽光等が入射される。受光素子は、太陽光等の直流成分を含む受信電流を生成する。この直流成分は、上記アンプのオフセット電圧と同様に正確な受信信号の生成を阻害するからである。 In an optical communication system that receives signal light through a space, sunlight or the like enters the light receiving element together with the signal light. The light receiving element generates a reception current including a direct current component such as sunlight. This is because the direct current component hinders the generation of an accurate received signal, similarly to the offset voltage of the amplifier.

ところで、複数のフィルタ回路を含む受信回路では、受信信号に誤を生じることがある。即ち、図６に示すように、入力信号Ｓｉｎに基づいて第１フィルタ回路から第１処理信号Ｓ１が出力され、該信号Ｓ１に基づいて第２フィルタ回路から第２処理信号Ｓ２が出力される。この第２処理信号Ｓ２は、第１処理信号Ｓ１の立ち上がりエッジと立ち下がりエッジに対応するパルスを含む。従って、第２処理信号Ｓ２としきい値電圧とを比較した場合、第１パルスＰ１から第２パルスＰ２（丸で囲むパルス）までＨレベルの受信信号ＲＸを出力し、第４パルスＰ４（丸で囲むパルス）以降Ｈレベルの受信信号ＲＸを出力する。 By the way, in a receiving circuit including a plurality of filter circuits, an error may occur in the received signal. That is, as shown in FIG. 6, the first processing signal S1 is output from the first filter circuit based on the input signal Sin, and the second processing signal S2 is output from the second filter circuit based on the signal S1. The second processing signal S2 includes pulses corresponding to the rising edge and the falling edge of the first processing signal S1. Therefore, when the second processing signal S2 is compared with the threshold voltage, the reception signal RX at the H level is output from the first pulse P1 to the second pulse P2 (circled pulse), and the fourth pulse P4 (circled). After that, the reception signal RX at H level is output.

また、一般的な積分型やＬＰＦ（低域通過フィルタ）直流成分キャンセル回路では、図７（ａ）に示すように、入力信号Ｖｉｎと基準電圧ＶｒｅｆのＤＣオフセットを、図７（ｂ）に示すようにキャンセルする（出力信号Ｖｏｕｔのピークレベルを基準電圧Ｖｒｅｆに近づける）ように動作する。しかし、入力信号Ｖｉｎが長時間続いた場合に出力信号Ｖｏｕｔが図７（ｃ）に示すように直流的にずれる（直流成分がキャンセルできなくなる）。これは、直流成分キャンセル回路が入力信号Ｖｉｎの平均値レベルを基準電圧Ｖｒｅｆに近づけるように働き、図８に示すように、入力信号Ｖｉｎの平均値レベル（破線で示す）が変動するからである。 Further, in a general integration type or LPF (low-pass filter) DC component cancel circuit, as shown in FIG. 7A, the DC offset between the input signal Vin and the reference voltage Vref is shown in FIG. 7B. So that the peak level of the output signal Vout approaches the reference voltage Vref. However, when the input signal Vin continues for a long time, the output signal Vout shifts in a DC manner as shown in FIG. 7C (the DC component cannot be canceled). This is because the DC component cancel circuit works to bring the average value level of the input signal Vin closer to the reference voltage Vref, and the average value level (shown by a broken line) of the input signal Vin varies as shown in FIG. .

本発明は上記問題点を解決するためになされたものであって、その目的は入力信号から正確にパルス幅を検出し２値化した信号を出力することのできるパルス幅検出回路を提供することにある。 The present invention has been made to solve the above problems, and an object thereof is to provide a pulse width detection circuit capable of accurately detecting a pulse width from an input signal and outputting a binarized signal. It is in.

また、ＤＣ成分をほぼ正確にキャンセルすることができる直流成分キャンセル回路を提供することにある。
また、受信電流のパルス幅に応じたほぼ正確なパルス幅を持つ受信信号を出力する受信回路を提供することにある。 Another object of the present invention is to provide a DC component cancel circuit that can cancel a DC component almost accurately.
Another object of the present invention is to provide a reception circuit that outputs a reception signal having a substantially accurate pulse width corresponding to the pulse width of the reception current.

上記目的を達成するため、請求項１に記載の発明によれば、前記出力信号のピーク電圧を保持した保持電圧を出力する電圧保持回路と、前記保持電圧と基準電圧とを比較して前記帰還信号を生成する信号生成用増幅器と、を備えた。従って、保持電圧の平均レベルは時間経過に対する変動が少ないため、電圧信号のオフセットをほぼ正確にキャンセルされる。 In order to achieve the above object, according to the first aspect of the present invention, a voltage holding circuit that outputs a holding voltage that holds a peak voltage of the output signal, and the feedback by comparing the holding voltage with a reference voltage. And a signal generation amplifier for generating a signal . Therefore, since the average level of the holding voltage hardly varies with time, the offset of the voltage signal is canceled almost accurately.

また、前記増幅器は、回路構成が互いに同じである電流電圧変換回路と基準電圧生成回路とを有し、前記電流電圧変換回路は、前記入力信号の電流を電圧に変換した電圧信号に前記入力信号がゼロであるときの前記電圧信号が重畳した信号を前記出力信号として出力するものであり、前記基準電圧生成回路は、前記電流電圧変換回路において前記出力信号が出力されるノードに対応するノードから前記入力信号がゼロであるときの電圧を一定レベルの前記基準電圧として出力するものであり、前記電圧保持回路は前記電圧信号のピーク電圧を保持した前記保持電圧を出力し、前記信号生成用増幅器は前記保持電圧と前記基準電圧とを比較して前記基準電圧に前記保持電圧を一致させるように前記帰還信号を生成する。従って、容易に電圧信号のオフセットを解消することができる。 The amplifier includes a current-voltage conversion circuit and a reference voltage generation circuit having the same circuit configuration, and the current-voltage conversion circuit converts the input signal current into a voltage signal and converts the input signal into a voltage signal. Is output as the output signal, and the reference voltage generation circuit is connected to a node corresponding to a node to which the output signal is output in the current-voltage conversion circuit. The voltage when the input signal is zero is output as the reference voltage at a certain level, and the voltage holding circuit outputs the holding voltage holding the peak voltage of the voltage signal, and the signal generating amplifier Compares the holding voltage with the reference voltage and generates the feedback signal so that the holding voltage matches the reference voltage . Therefore, the offset of the voltage signal can be easily eliminated.

以上詳述したように、本発明によれば、ＤＣ成分をほぼ正確にキャンセルすることができる直流成分キャンセル回路を提供することができる。 As described above in detail, according to the present invention, it is possible to provide a DC component cancel circuit that can cancel a DC component almost accurately.

以下、本発明を具体化した一実施形態を図１〜図４に従って説明する。
図１（ａ）は、光通信装置の受信に係る部分のブロック回路図である。
光通信装置１０は、フォトダイオード（ＰＤ）１１と受信回路１２を含む。 Hereinafter, an embodiment embodying the present invention will be described with reference to FIGS.
FIG. 1A is a block circuit diagram of a portion related to reception of the optical communication apparatus.
The optical communication device 10 includes a photodiode (PD) 11 and a receiving circuit 12.

フォトダイオード１１は、受信した光に対応した受信電流ＩＰＤを生成する。
受信回路１２は、受信電流ＩＰＤを電流−電圧（Ｉ−Ｖ）変換して受信電圧を生成し、その受信電圧を２値化して生成した受信信号ＲＸを出力する。 The photodiode 11 generates a reception current IPD corresponding to the received light.
The reception circuit 12 converts the reception current IPD into current-voltage (IV) to generate a reception voltage, and outputs a reception signal RX generated by binarizing the reception voltage.

受信回路１２は、複数（本実施形態では３つ）のアンプ２１，２２，２３、フィルタ回路２４，２５、２値化回路２６を含む。
初段の第１アンプ（プリアンプ）２１は、入力端子にフォトダイオード１１が接続されている。第１アンプ２１は、フォトダイオード１１が生成する受信電流ＩＰＤを電圧信号ＶＡ１に電流−電圧（Ｉ−Ｖ）変換する。 The receiving circuit 12 includes a plurality (three in this embodiment) of amplifiers 21, 22 and 23, filter circuits 24 and 25, and a binarization circuit 26.
The first amplifier (preamplifier) 21 at the first stage has a photodiode 11 connected to an input terminal. The first amplifier 21 performs current-voltage (IV) conversion of the reception current IPD generated by the photodiode 11 into the voltage signal VA1.

第１〜第３アンプ２１〜２３は直列接続され、第１及び第２フィルタ回路２４，２５は第１〜第３アンプ２１〜２３それぞれの間に挿入接続されている。
即ち、第１アンプ２１の出力端子には第１フィルタ回路２４が接続されている。第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタ（ＨＰＦ）を通したと等価な第１の成分と、電圧信号ＶＡ１の直流成分に基づく第２の成分とを含む第１処理信号Ｓ１を生成する。 The first to third amplifiers 21 to 23 are connected in series, and the first and second filter circuits 24 and 25 are inserted and connected between the first to third amplifiers 21 to 23, respectively.
That is, the first filter circuit 24 is connected to the output terminal of the first amplifier 21. The first filter circuit 24 includes a first processing signal S1 including a first component equivalent to the voltage signal VA1 having passed through a high-pass filter (HPF) and a second component based on the DC component of the voltage signal VA1. Is generated.

第１フィルタ回路２４の出力端子には第２アンプ２２が接続されている。第２アンプ２２は、第１処理信号Ｓ１を増幅した電圧信号ＶＡ２を出力する。
第２アンプ２２の出力端子には第２フィルタ回路２５が接続されている。第２フィルタ回路２５は、電圧信号ＶＳ２を高域通過フィルタを通した成分からなる第２処理信号Ｓ２を生成する。 A second amplifier 22 is connected to the output terminal of the first filter circuit 24. The second amplifier 22 outputs a voltage signal VA2 obtained by amplifying the first processing signal S1.
A second filter circuit 25 is connected to the output terminal of the second amplifier 22. The second filter circuit 25 generates a second processed signal S2 composed of a component obtained by passing the voltage signal VS2 through a high-pass filter.

第２フィルタ回路２５の出力端子には第３アンプ２３が接続されている。第３アンプ２３は、第２処理信号Ｓ２を増幅した電圧信号ＶＡ３を出力する。
第３アンプ２３の出力端子には２値化回路２６が接続されている。２値化回路２６は、最終段の第３アンプ２３の出力信号ＶＡ３を２値化した受信信号ＲＸを出力する。例えば、２値化回路２６はコンパレータを含み、該コンパレータは出力信号を所定のしきい値電圧と比較して２値化した受信信号ＲＸを生成する。 A third amplifier 23 is connected to the output terminal of the second filter circuit 25. The third amplifier 23 outputs a voltage signal VA3 obtained by amplifying the second processing signal S2.
A binarization circuit 26 is connected to the output terminal of the third amplifier 23. The binarization circuit 26 outputs a reception signal RX obtained by binarizing the output signal VA3 of the third amplifier 23 at the final stage. For example, the binarization circuit 26 includes a comparator, and the comparator compares the output signal with a predetermined threshold voltage to generate a binarized reception signal RX.

この受信信号ＲＸは、入力信号（本実施形態の場合は受信電流ＩＰＤ）のパルス幅とほぼ等しいパルス幅を有している。即ち、受信回路１２は、入力信号のパルス幅を検出し、該パルス幅に応じた出力信号（本実施形態の場合は受信信号ＲＸ）を生成するパルス幅検出回路としての機能を有している。 This reception signal RX has a pulse width substantially equal to the pulse width of the input signal (in the present embodiment , reception current IPD). In other words, the reception circuit 12 has a function as a pulse width detection circuit that detects the pulse width of the input signal and generates an output signal corresponding to the pulse width (in the present embodiment , the reception signal RX). .

第１〜第３アンプ２１〜２３は、総合のゲインが、振幅が異なる複数の入力信号に応答して受信信号ＲＸを生成可能に設定されている。受信電流ＩＰＤの振幅は、光通信装置を有する機器が通信可能な空間的な距離に対応し、機器間が離れているほど振幅が小さくなる。従って、空間的に所定範囲内の機器間の通信を可能とするために、振幅の小さな受信電流ＩＰＤに応答して第３アンプ２３から出力される電圧信号ＶＡ３が２値化回路２６のしきい値電圧を超えるように総合のゲインが設定されている。 The first to third amplifiers 21 to 23 are set such that the total gain is capable of generating the reception signal RX in response to a plurality of input signals having different amplitudes. The amplitude of the reception current IPD corresponds to a spatial distance at which a device having an optical communication device can communicate, and the amplitude decreases as the devices are separated. Therefore, the voltage signal VA3 output from the third amplifier 23 in response to the reception current IPD having a small amplitude is used as the threshold of the binarization circuit 26 in order to enable communication between devices within a predetermined spatial range. The total gain is set to exceed the value voltage.

第１アンプ２１には、入出力端子間に直流成分キャンセル回路２７が接続されている。直流成分キャンセル回路２７の入力端子は第１アンプ２１の出力端子に接続され、直流成分キャンセル回路２７の出力端子は第１アンプ２１の入力端子に接続されている。 A DC component cancel circuit 27 is connected between the input and output terminals of the first amplifier 21. The input terminal of the DC component cancel circuit 27 is connected to the output terminal of the first amplifier 21, and the output terminal of the DC component cancel circuit 27 is connected to the input terminal of the first amplifier 21.

直流成分キャンセル回路２７は、太陽光等のＤＣ光（フォトダイオード１１に流れる受信電流ＩＰＤの直流成分を生成する光）によってフォトダイオード１１に流れる受信電流ＩＰＤに含まれる直流成分（ＤＣ成分）の影響を打ち消すために設けられている。このＤＣ成分は、通信に使用される周波数帯より低い周波数成分を含む。直流成分キャンセル回路２７は電圧信号ＶＡ１に含まれる直流成分に応じてそれを打ち消すように生成した電流を第１アンプ２１の入力にフィードバックする。 The direct current component cancel circuit 27 is influenced by the direct current component (DC component) included in the received current IPD flowing in the photodiode 11 by DC light such as sunlight (light generating the direct current component of the received current IPD flowing in the photodiode 11). Is provided to counteract. This DC component includes a frequency component lower than the frequency band used for communication. The DC component cancel circuit 27 feeds back the current generated so as to cancel the DC component included in the voltage signal VA <b> 1 to the input of the first amplifier 21.

第１及び第２フィルタ回路２４，２５について説明する。
図１（ｂ）は、第１フィルタ回路２４の回路図である。
第１フィルタ回路２４は、コンデンサＣ１、抵抗Ｒ１、アッテネータ３１を含む。コンデンサＣ１の第１端子には電圧信号ＶＡ１が印加され、コンデンサＣ１の第２端子は抵抗Ｒ１の第１端子に接続され、抵抗Ｒ１の第２端子は低電位電源（例えばグランド）に接続されている。コンデンサＣ１にはアッテネータ３１が並列に接続されている。そして、第１フィルタ回路２４は、コンデンサＣ１と抵抗Ｒ１の接続点から第１処理信号Ｓ１を出力する。 The first and second filter circuits 24 and 25 will be described.
FIG. 1B is a circuit diagram of the first filter circuit 24.
The first filter circuit 24 includes a capacitor C1, a resistor R1, and an attenuator 31. The voltage signal VA1 is applied to the first terminal of the capacitor C1, the second terminal of the capacitor C1 is connected to the first terminal of the resistor R1, and the second terminal of the resistor R1 is connected to a low-potential power source (for example, ground). Yes. An attenuator 31 is connected in parallel to the capacitor C1. Then, the first filter circuit 24 outputs the first processing signal S1 from the connection point between the capacitor C1 and the resistor R1.

第１フィルタ回路２４のコンデンサＣ１は、図１（ａ）の第１及び第２アンプ２１，２２の間に直列に接続されている。従って、コンデンサＣ１は、第１アンプ２１から出力される電圧信号ＶＡ１の交流成分を透過させ、直流成分を除去する働きをする。アッテネータ３１は、電圧信号ＶＡ１の低周波成分もしくは直流成分を減衰させる働きをする素子であり、例えば抵抗よりなる。 The capacitor C1 of the first filter circuit 24 is connected in series between the first and second amplifiers 21 and 22 in FIG. Accordingly, the capacitor C1 functions to transmit the AC component of the voltage signal VA1 output from the first amplifier 21 and remove the DC component. The attenuator 31 is an element that functions to attenuate a low-frequency component or a direct-current component of the voltage signal VA1, and includes, for example, a resistor.

即ち、第１フィルタ回路２４は、第１アンプ２１から出力される電圧信号ＶＡ１に含まれる交流成分を高域通過フィルタを通したと等価な第１の成分（交流成分）と、電圧信号ＶＡ１に含まれる低周波成分もしくは直流成分に基づく第２の成分（低周波成分もしくは直流成分）を含む第１処理信号Ｓ１を生成する。 In other words, the first filter circuit 24 converts the AC component included in the voltage signal VA1 output from the first amplifier 21 into a first component (AC component) equivalent to having passed through the high-pass filter and the voltage signal VA1. A first processing signal S1 including a second component (low frequency component or DC component) based on the included low frequency component or DC component is generated.

従って、第１処理信号Ｓ１は、入力される電圧信号ＶＡ１を高域通過フィルタを通した波形に、電圧信号ＶＡ１の低周波成分もしくは直流成分を加算した波形を持つ。
第２フィルタ回路２５は、図示しないが通常のフィルタ回路であり、コンデンサ及び抵抗から構成される。第２フィルタ回路２５は、入力される電圧信号ＶＡ２を高域通過フィルタを通した成分（交流成分）からなる第２処理信号Ｓ２を出力する。 Therefore, the first processing signal S1 has a waveform obtained by adding the low frequency component or the DC component of the voltage signal VA1 to the waveform obtained by passing the input voltage signal VA1 through the high-pass filter.
The second filter circuit 25 is a normal filter circuit (not shown), and includes a capacitor and a resistor. The second filter circuit 25 outputs a second processed signal S2 composed of a component (AC component) obtained by passing the input voltage signal VA2 through a high-pass filter.

尚、第１フィルタ回路２４に含まれるアッテネータ３１の損失は、後段のアンプ（第２アンプ２２及び第３アンプ２３）の利得を加味し、誤動作が発生しないように設定されている。詳しくは、アッテネータ３１の損失は、第２フィルタ回路２５から出力される第２処理信号Ｓ２が意図しない場所で２値化回路２６のしきい値電圧を超えないように設定されている。例えば、第１〜第３アンプ２１〜２３それぞれの利得を１０倍とした場合、電圧信号ＶＡ１の交流成分に対するアッテネータ３１と第２アンプ２２の総合利得は１０倍となる。これに対し、電圧信号ＶＡ１の低周波成分もしくは直流成分に対するアッテネータ３１及び第２アンプ２２の総合利得を１〜２倍とするように、アッテネータ３１の損失（アッテネータを抵抗で構成した場合にはその抵抗値）が設定されている。 Note that the loss of the attenuator 31 included in the first filter circuit 24 is set so as not to cause a malfunction, taking into account the gain of the subsequent amplifiers (second amplifier 22 and third amplifier 23). Specifically, the loss of the attenuator 31 is set so that the second processing signal S2 output from the second filter circuit 25 does not exceed the threshold voltage of the binarization circuit 26 in an unintended place. For example, when the gain of each of the first to third amplifiers 21 to 23 is 10 times, the total gain of the attenuator 31 and the second amplifier 22 with respect to the AC component of the voltage signal VA1 is 10 times. On the other hand, the loss of the attenuator 31 (if the attenuator is configured by a resistor, the total gain of the attenuator 31 and the second amplifier 22 with respect to the low frequency component or the direct current component of the voltage signal VA1 is 1 to 2 times. Resistance value) is set.

第１及び第２フィルタ回路２４，２５の動作を図２に従って説明する。尚、第２及び第３アンプ２２，２３は、それぞれ第１及び第２フィルタ回路２４，２５の出力信号を増幅しているため、図２には、第１及び第２フィルタ回路２４，２５から出力される第１及び第２処理信号Ｓ１，Ｓ２に代えて、それらを増幅した電圧信号ＶＡ２，ＶＡ３の波形を示す。 The operation of the first and second filter circuits 24 and 25 will be described with reference to FIG. Since the second and third amplifiers 22 and 23 amplify the output signals of the first and second filter circuits 24 and 25, respectively, the first and second filter circuits 24 and 25 in FIG. The waveforms of the voltage signals VA2 and VA3 obtained by amplifying the signals instead of the first and second processed signals S1 and S2 that are output are shown.

第１フィルタ回路２４は、入力される電圧信号ＶＡ１を高域通過フィルタを通した第１の成分（交流成分）に、電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分（低周波成分もしくは直流成分）を加算した第１処理信号Ｓ１を出力する。この第１処理信号Ｓ１の波形は、電圧信号ＶＡ１の信号部分４１，４２と、低周波成分もしくは直流成分の部分４３を持つ。この低周波成分もしくは直流成分４３は、信号部分４１，４２の振幅を見かけ上小さくする。例えば、電圧信号ＶＡ１の立ち上がりエッジに対応する信号部分４１は、立ち上がりの振幅に比べて立ち下がりの振幅が相対的に上小さい。また、電圧信号ＶＡ１の立ち下がりエッジに対応する信号部分４２は、立ち下がりの振幅に比べて立ち上がりの振幅が相対的に小さい。 The first filter circuit 24 converts the input voltage signal VA1 into a first component (AC component) that has passed through a high-pass filter and a second component (low frequency) based on the low-frequency component or DC component of the voltage signal VA1. The first processing signal S1 obtained by adding the component or the DC component is output. The waveform of the first processing signal S1 has signal portions 41 and 42 of the voltage signal VA1 and a portion 43 of a low frequency component or a direct current component. This low frequency component or DC component 43 apparently reduces the amplitude of the signal portions 41 and 42. For example, the signal portion 41 corresponding to the rising edge of the voltage signal VA1 has a relatively small falling amplitude compared to the rising amplitude. The signal portion 42 corresponding to the falling edge of the voltage signal VA1 has a relatively small rising amplitude as compared with the falling amplitude.

第２フィルタ回路２５は第１フィルタ回路２４の出力信号（実際には第２アンプ２２が出力する電圧信号ＶＡ２）を高域通過フィルタを通した成分を持つ第２処理信号Ｓ２を出力する。この第２処理信号Ｓ２は、入力信号の振幅に応じた振幅を持つ。第１処理信号Ｓ１の信号部分４１の立ち上がりエッジに対応する部分４４の振幅は、立ち上がりエッジに対応する部分４５の振幅より大きい。そして、部分４４は２値化回路２６の入力立ち上がりエッジを検出する第１のしきい値電圧Ｖｔｈ１を越え、部分４５は立ち下がりエッジを検出する第２のしきい値電圧Ｖｔｈ２を越えない（下回らない）。 The second filter circuit 25 outputs a second processed signal S2 having a component obtained by passing the output signal of the first filter circuit 24 (actually, the voltage signal VA2 output from the second amplifier 22) through a high-pass filter. The second processing signal S2 has an amplitude corresponding to the amplitude of the input signal. The amplitude of the portion 44 corresponding to the rising edge of the signal portion 41 of the first processing signal S1 is larger than the amplitude of the portion 45 corresponding to the rising edge. The portion 44 exceeds the first threshold voltage Vth1 for detecting the input rising edge of the binarizing circuit 26, and the portion 45 does not exceed the second threshold voltage Vth2 for detecting the falling edge (below the lower threshold voltage Vth2). Absent).

同様に、信号部分４２の立ち下がりエッジに対応する部分４６は第２のしきい値電圧Ｖｔｈ２を越え、立ち上がりエッジに対応する部分４７は第１のしきい値電圧Ｖｔｈ１を越えない。 Similarly, the portion 46 corresponding to the falling edge of the signal portion 42 exceeds the second threshold voltage Vth2, and the portion 47 corresponding to the rising edge does not exceed the first threshold voltage Vth1.

従って、２値化回路２６は、２回目の微分後の信号（第２フィルタ回路２５から出力される第２処理信号Ｓ２）を第３アンプ２３にて増幅した電圧信号ＶＡ３から、ほぼ正確な（受信電流ＩＰＤのパルス幅とほぼ等しい）パルス幅を持つ受信信号ＲＸを出力する。 Therefore, the binarization circuit 26 is substantially accurate from the voltage signal VA3 obtained by amplifying the signal after the second differentiation (second processed signal S2 output from the second filter circuit 25) by the third amplifier 23 ( A reception signal RX having a pulse width substantially equal to the pulse width of the reception current IPD is output.

次に、直流成分キャンセル回路２７について詳述する。
図３は、第１アンプ２１と直流成分キャンセル回路２７の回路図である。
第１アンプ２１は、抵抗Ｒ１１，Ｒ１２、トランジスタＴ１，Ｔ２、電流源５１，５２を含む。第１及び第２抵抗Ｒ１１，Ｒ１２は、それぞれ第１端子が高電位電源に接続され、第２端子が第１及び第２トランジスタＴ１，Ｔ２にそれぞれ接続されている。 Next, the DC component cancel circuit 27 will be described in detail.
FIG. 3 is a circuit diagram of the first amplifier 21 and the DC component cancel circuit 27.
The first amplifier 21 includes resistors R11 and R12, transistors T1 and T2, and current sources 51 and 52. The first and second resistors R11 and R12 each have a first terminal connected to the high potential power supply and a second terminal connected to the first and second transistors T1 and T2, respectively.

第１及び第２トランジスタＴ１，Ｔ２は、ＮＰＮトランジスタであり、コレクタが第１及び第２抵抗Ｒ１１，Ｒ１２にそれぞれ接続され、エミッタが第１及び第２電流源５１，５２にそれぞれ接続され、ベースに基準信号ＲＥＦが共通に印加されている。 The first and second transistors T1 and T2 are NPN transistors, whose collectors are connected to the first and second resistors R11 and R12, respectively, and whose emitters are connected to the first and second current sources 51 and 52, respectively. The reference signal REF is applied in common.

第１及び第２電流源５１，５２は、第１端子がそれぞれ第１及び第２トランジスタＴ１，Ｔ２に接続され、第２端子が低電位電源に接続されている。
第１アンプ２１は、第１トランジスタＴ１と第１電流源５１の間の第１ノードＮ１に入力信号（受信電流ＩＰＤ）が印加されている。そして、第１アンプ２１は、第１抵抗Ｒ１１と第１トランジスタＴ１の間の第２ノードＮ２の電位を持つ信号と、第２抵抗Ｒ１２と第２トランジスタＴ２の間の第３ノードＮ３の電位を持つ信号を、電圧信号ＶＡ１として出力する。 The first and second current sources 51 and 52 have a first terminal connected to the first and second transistors T1 and T2, respectively, and a second terminal connected to a low potential power source.
In the first amplifier 21, an input signal (received current IPD) is applied to a first node N1 between the first transistor T1 and the first current source 51. The first amplifier 21 receives the signal having the potential of the second node N2 between the first resistor R11 and the first transistor T1, and the potential of the third node N3 between the second resistor R12 and the second transistor T2. The held signal is output as the voltage signal VA1.

第１アンプ２１は、同じ電気的特性を持つ素子から構成されている。詳述すると、第１抵抗Ｒ１１と第２抵抗Ｒ１２は実質的に同じ抵抗値を持つ。第１トランジスタＴ１と第２トランジスタＴ２は実質的に同じ電気手特性を持つ。更に、第１電流源５１と第２電流源５２は実質的に同一値の電流を流すように構成されている。 The first amplifier 21 is composed of elements having the same electrical characteristics. More specifically, the first resistor R11 and the second resistor R12 have substantially the same resistance value. The first transistor T1 and the second transistor T2 have substantially the same electric hand characteristics. Further, the first current source 51 and the second current source 52 are configured to flow substantially the same current.

そして、第１及び第２トランジスタＴ１，Ｔ２のベースには基準信号ＲＥＦが共通に印加されている。従って、第１ノードＮ１に印加される受信電流ＩＰＤの電流値が０（ゼロ）の場合、第２及び第３ノードＮ２，Ｎ３は実質的に同じ電位となる。 A reference signal REF is commonly applied to the bases of the first and second transistors T1 and T2. Therefore, when the current value of the reception current IPD applied to the first node N1 is 0 (zero), the second and third nodes N2 and N3 have substantially the same potential.

第１抵抗Ｒ１１と第１トランジスタＴ１と第１電流源５１は、受信電流ＩＰＤの電流に応じて第２ノードＮ２の電位を変更し、該第２ノードＮ２の電位を電圧信号ＶＡ１として出力する。 A first resistor R11 and the first transistor T1 first current source 51, the potential of the second node N2 to change in accordance with the current of the reception current IPD, outputs a potential of the second node N2 as a voltage signal VA 1 .

従って、第１抵抗Ｒ１１と第１トランジスタＴ１と第１電流源５１は電流電圧変換回路２１ａを構成し、第２抵抗Ｒ１２と第２トランジスタＴ２と第２電流源５２は基準電圧生成回路２１ｂを構成する。 Accordingly, the first resistor R11, the first transistor T1, and the first current source 51 constitute a current-voltage conversion circuit 21a, and the second resistor R12, the second transistor T2, and the second current source 52 constitute a reference voltage generation circuit 21b. To do.

直流成分キャンセル回路２７は、ピークホールド回路（電圧保持回路）５３とアンプ５４を含む。ピークホールド回路５３は、入力端子が第２ノードＮ２に接続され、出力端子がアンプ５４に接続されている。アンプ５４は、第１入力端子が第３ノードＮ３に接続され、第２入力端子がピークホールド回路５３に接続され、出力端子が第１ノードＮ１に接続されている。 The DC component cancel circuit 27 includes a peak hold circuit (voltage hold circuit) 53 and an amplifier 54. The peak hold circuit 53 has an input terminal connected to the second node N <b> 2 and an output terminal connected to the amplifier 54. The amplifier 54 has a first input terminal connected to the third node N3, a second input terminal connected to the peak hold circuit 53, and an output terminal connected to the first node N1.

ピークホールド回路５３はコンデンサを有し、該コンデンサに第２ノードＮ２の電位に応じた電荷を蓄積することで、該ノードＮ２の電位のピークレベルを保持した信号Ｖｐを出力する。 The peak hold circuit 53 has a capacitor, and outputs a signal Vp that holds the peak level of the potential of the node N2 by accumulating charges according to the potential of the second node N2 in the capacitor.

アンプ５４は、両入力端子間の電位差に応じて生成した電流を第１ノードＮ１（第１アンプ２１の入力）に供給し、両入力端子間の電位差を少なくするように動作する。
上記の直流成分キャンセル回路２７の動作を説明する。 The amplifier 54 operates so as to reduce the potential difference between the two input terminals by supplying a current generated according to the potential difference between the two input terminals to the first node N1 (input of the first amplifier 21).
The operation of the DC component cancel circuit 27 will be described.

第２ノードＮ２の電位ＶＮ２は、入力信号（受信電流ＩＰＤ）に基づいて図４に実線で示すようにパルス状に変化する。一方、第３ノードＮ３の電位ＶＮ３は、基準信号ＲＥＦに基づき一定電位である。そして、第２ノードＮ２の電位ＶＮ２のピークレベルと第３ノードＮ３の電位ＶＮ３の電位差がオフセットレベルに相当する。 The potential VN2 of the second node N2 changes in a pulse shape as shown by a solid line in FIG. 4 based on the input signal (reception current IPD). On the other hand, the potential VN3 of the third node N3 is a constant potential based on the reference signal REF. The potential difference between the peak level of the potential VN2 at the second node N2 and the potential VN3 at the third node N3 corresponds to the offset level.

ピークホールド回路５３は、第２ノードＮ２の電位ＶＮ２のピークレベルを保持し、図４に破線で示すように変化する信号Ｖｐを出力する。この信号Ｖｐの変動幅は電位ＶＮ２の変動幅に比べて極めて小さく、信号Ｖｐの平均値レベルは電位ＶＮ２のピークレベルとほぼ等しい。 The peak hold circuit 53 holds the peak level of the potential VN2 of the second node N2, and outputs a signal Vp that changes as indicated by a broken line in FIG. The fluctuation range of the signal Vp is extremely small compared to the fluctuation range of the potential VN2, and the average value level of the signal Vp is substantially equal to the peak level of the potential VN2.

アンプ５４は、電位ＶＮ３と信号Ｖｐの平均値レベルの電位差を打ち消す（０（ゼロ）にする）よう働く。従って、直流成分キャンセル回路２７は、第２ノードＮ２の電位ＶＮ２のピークレベルと第３ノードＮ３の電位ＶＮ３をほぼ等しくし、入力信号のオフセットレベル（受信電流ＩＰＤのＤＣ成分）をほぼ正確にキャンセルする。 The amplifier 54 works so as to cancel the potential difference between the average value level of the potential VN3 and the signal Vp (set it to 0 (zero)). Accordingly, the DC component cancel circuit 27 substantially equalizes the peak level of the potential VN2 of the second node N2 and the potential VN3 of the third node N3, and cancels the offset level of the input signal (DC component of the received current IPD) almost accurately. To do.

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタを通した第１の成分と、前記電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分を含む第１処理信号Ｓ１を生成する。第２フィルタ回路２５は、第１処理信号Ｓ１を増幅した電圧信号ＶＡ２を高域通過フィルタを通した成分からなる第２処理信号Ｓ２を生成する。そして、２値化回路２６は、第２処理信号Ｓ２を増幅した電圧信号ＶＡ３を２値化して受信信号ＲＸを生成する。その結果、受信電流ＩＰＤのパルス幅とほぼ等しいパルス幅を持つ受信信号ＲＸを生成することができる。 As described above, according to the present embodiment, the following effects can be obtained.
(1) The first filter circuit 24 includes a first component obtained by passing the voltage signal VA1 through a high-pass filter and a second component based on a low-frequency component or a DC component of the voltage signal VA1. S1 is generated. The second filter circuit 25 generates a second processed signal S2 composed of a component obtained by passing the voltage signal VA2 obtained by amplifying the first processed signal S1 through a high-pass filter. Then, the binarization circuit 26 binarizes the voltage signal VA3 obtained by amplifying the second processing signal S2, and generates a reception signal RX. As a result, a reception signal RX having a pulse width substantially equal to the pulse width of the reception current IPD can be generated.

（２）受信回路１２は、複数段のアンプ２１〜２３を含み、第１及び第２フィルタ回路２４，２５は各アンプ２１〜２３の間に挿入接続されている。その結果、必要な信号を増幅させることができる。 (2) The receiving circuit 12 includes a plurality of amplifiers 21 to 23, and the first and second filter circuits 24 and 25 are inserted and connected between the amplifiers 21 to 23. As a result, a necessary signal can be amplified.

（３）直流成分キャンセル回路２７は、ピークホールド回路５３とアンプ５４を含む。ピークホールド回路５３は、第１アンプ２１から出力される電圧信号ＶＡ１（第２ノードＮ２の電圧ＶＮ２）ピーク電圧を保持した保持電圧Ｖｐを生成する。アンプ５４は、保持電圧Ｖｐと基準電圧（第３ノードＮ３の電圧ＶＮ３）とを比較して第１アンプ２１の入力端子に、両入力端子の電位差を打ち消すように生成した電流を帰還する。保持電圧Ｖｐの平均レベルは時間経過に対する変動が少ないため、受信電流ＩＰＤのＤＣ成分をほぼ正確にキャンセルすることができる。 (3) The DC component cancel circuit 27 includes a peak hold circuit 53 and an amplifier 54. The peak hold circuit 53 generates a hold voltage Vp that holds the peak voltage of the voltage signal VA1 (voltage VN2 of the second node N2) output from the first amplifier 21. The amplifier 54 compares the holding voltage Vp with the reference voltage (the voltage VN3 at the third node N3) and feeds back the generated current to the input terminal of the first amplifier 21 so as to cancel the potential difference between the two input terminals. Since the average level of the holding voltage Vp hardly changes with time, the DC component of the reception current IPD can be canceled almost accurately.

尚、前記実施形態は、以下の態様に変更してもよい。
・空間を介して入射される信号光を受ける受信回路に具体化したが、光ファイバを介して信号光を受ける受信回路に具体化してもよい。また、光以外により受信した信号から受信信号を生成する受信回路に具体化しても良い。 In addition, you may change the said embodiment into the following aspects.
Although embodied in a receiving circuit that receives signal light incident through a space, it may be embodied in a receiving circuit that receives signal light through an optical fiber. Further, the present invention may be embodied in a receiving circuit that generates a reception signal from a signal received by means other than light.

・光通信システムにおける受信回路に具体化したが、パルス幅検出回路として他のシステムに適用しても良い。
・受信回路１２の構成を適宜変更しても良い。例えば、光ファイバを用いた光通信システムでは太陽光等がフォトダイオード１１に入射されないため、直流成分キャンセル回路２７を省略することができる。 Although embodied in a receiving circuit in an optical communication system, it may be applied to other systems as a pulse width detection circuit.
-You may change the structure of the receiving circuit 12 suitably. For example, in an optical communication system using an optical fiber, sunlight or the like is not incident on the photodiode 11, so that the DC component cancel circuit 27 can be omitted.

・第１及び第２フィルタ回路２４，２５の挿入位置を適宜変更して実施しても良い。
・第１及び第２フィルタ回路２４，２５の組を、複数組備えた回路に具体化してもよい。 The insertion positions of the first and second filter circuits 24 and 25 may be changed as appropriate.
The set of the first and second filter circuits 24 and 25 may be embodied as a circuit having a plurality of sets.

（ａ）、（ｂ）は、それぞれ本実施形態の受信回路の回路図である。(A), (b) is a circuit diagram of the receiving circuit of this embodiment, respectively. 本実施形態の動作波形図である。It is an operation | movement waveform diagram of this embodiment. プリアンプ及び直流成分キャンセル回路の回路図である。It is a circuit diagram of a preamplifier and a DC component cancel circuit. 直流成分キャンセル回路の動作波形図である。It is an operation | movement waveform diagram of a direct-current component cancellation circuit. 入力信号と出力信号を示す波形図である。It is a wave form diagram which shows an input signal and an output signal. 従来の動作波形図である。It is a conventional operation waveform diagram. （ａ）〜（ｃ）は、それぞれ従来の動作波形図である。(A)-(c) is a conventional operation | movement waveform diagram, respectively. 従来の動作波形図である。It is a conventional operation waveform diagram.

Explanation of symbols

２１〜２３増幅器（アンプ）
２４第１フィルタ回路
２５第２フィルタ回路
２６２値化回路
２７直流成分キャンセル回路
５３電圧保持回路（ピークホールド回路）
５４増幅器
ＲＸ２値信号（受信信号）
Ｓ１第１処理信号
Ｓ２第２処理信号
ＩＰＤ受信電流
ＶＡ１電圧信号
Ｖｐ保持電圧 21-23 Amplifier (Amplifier)
24 First filter circuit 25 Second filter circuit 26 Binary circuit 27 DC component cancel circuit 53 Voltage hold circuit (peak hold circuit)
54 Amplifier RX Binary signal (received signal)
S1 first processing signal S2 second processing signal IPD reception current VA1 voltage signal Vp holding voltage

Claims

DC component cancellation that is connected between the input and output terminals of an amplifier that amplifies the input signal and generates a feedback signal that is supplied to the input terminal of the amplifier so as to eliminate the offset voltage of the input signal based on the output signal of the amplifier A circuit,
A voltage holding circuit that outputs a holding voltage holding the peak voltage of the output signal;
A signal generating amplifier that compares the holding voltage with a reference voltage to generate the feedback signal, and
The amplifier includes a current-voltage conversion circuit and a reference voltage generation circuit having the same circuit configuration,
The current-voltage conversion circuit outputs, as the output signal, a signal obtained by superimposing the voltage signal when the input signal is zero on a voltage signal obtained by converting the current of the input signal into a voltage .
The reference voltage generation circuit outputs a voltage when the input signal is zero from a node corresponding to a node from which the output signal is output in the current-voltage conversion circuit as the reference voltage having a constant level.
The voltage holding circuit outputs the holding voltage holding the peak voltage of the voltage signal,
The signal generation amplifier compares the holding voltage with the reference voltage and generates the feedback signal so that the holding voltage matches the reference voltage .