JP4784609B2 - 電子デバイス用基板 - Google Patents
電子デバイス用基板 Download PDFInfo
- Publication number
- JP4784609B2 JP4784609B2 JP2008010853A JP2008010853A JP4784609B2 JP 4784609 B2 JP4784609 B2 JP 4784609B2 JP 2008010853 A JP2008010853 A JP 2008010853A JP 2008010853 A JP2008010853 A JP 2008010853A JP 4784609 B2 JP4784609 B2 JP 4784609B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- nitride
- film
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
(1)Al、GaおよびInから選択される少なくとも1種とNとを主成分とし、ウルツァイト型構造を有する窒化物結晶を有する窒化物薄膜から構成され、前記窒化物結晶の(0001)面が、前記窒化物薄膜表面に平行となるように単一配向しており、面積が10cm2以上である電子デバイス用基板。
(2)上記(1)の電子デバイス用基板の一方の面側に、希土類元素(ScおよびYを含む)の酸化物および/または酸化ジルコニウムから構成されるエピタキシャル膜であるバッファ層が存在する電子デバイス用基板。
(3)上記(1)または(2)の電子デバイス用基板の一方の面の一部に、Siからなる支持部材が存在する電子デバイス用基板。
(4)上記(1)または(2)の電子デバイス用基板の一方の面に、補強板を張り付けたものである電子デバイス用基板。
(5)上記(1)または(2)の電子デバイス用基板の一方の面に、前記窒化物薄膜の自立性を補強するための補強膜を形成したものである電子デバイス用基板。
(6)前記補強膜が、Al、GaおよびInから選択される少なくとも1種とNとを主成分とし、多結晶またはアモルファスである上記(5)の電子デバイス用基板。
(7)前記窒化物薄膜がエピタキシャル膜である上記(1)〜(6)のいずれかの電子デバイス用基板。
(8)上記(1)〜(7)のいずれかの電子デバイス用基板を製造する方法であって、表面がSi単結晶から構成される支持基板の表面に、希土類元素の酸化物および/または酸化ジルコニウムから構成されるエピタキシャル膜であるバッファ層を形成し、このバッファ層表面に前記窒化物薄膜を成長させた後、支持基板の少なくとも一部または支持基板とバッファ層との少なくとも一部を除去する工程を有する電子デバイス用基板の製造方法。
(9)支持基板がSi(100)面を表面に有するものであり、バッファ層が(111)配向である上記(8)の電子デバイス用基板の製造方法。
(10)支持基板がSi(111)面を表面に有するものであり、バッファ層が(111)配向である上記(8)の電子デバイス用基板の製造方法。
(11)支持基板の少なくとも一部、または支持基板とバッファ層との少なくとも一部を除去する際に、研磨またはエッチングを利用する上記(8)〜(10)のいずれかの電子デバイス用基板の製造方法。
(12)前記窒化物薄膜をスパッタリング法により成長させる上記(8)〜(11)のいずれかの電子デバイス用基板の製造方法。
δ(%)=[(depi−dsub)/dsub]×100
で表される。成長薄膜の格子定数が下地薄膜のそれより大きければ、δは正の値となる。一方、δが負の場合、下地薄膜の格子定数が成長薄膜のそれよりも大きいことを意味している。δ=0である場合には、下地薄膜と成長薄膜との格子が一致している、すなわち格子が整合していることを意味している。δの符号にかかわらず、δの値が大きいほど格子不整合度が大きく、格子不整合に起因する歪みや欠陥等が結晶に導入されやすくなるので、好ましくない。
(31/2×0.316)/0.476−1、
すなわち、+15.0%と大きくなる。
本発明においてバッファ層として用いられるR−Zr系酸化物薄膜は、希土類元素(ScおよびYを含む)の酸化物および/または酸化ジルコニウムを主成分とするエピタキシャル膜である。
窒化物薄膜は、Al、GaおよびInから選択される少なくとも1種とNとを主成分とし、好ましくは、実質的にGaxInyAl1-x-yN(0≦x≦1、0≦x+y≦1)で表される組成を有する。具体的組成は、適用される電子デバイスに応じ、必要とされる特性に合致するように決定すればよい。例えば、窒化物薄膜の組成を制御することにより、格子定数および熱膨張係数を調整することが可能なので、適用される電子デバイス中において窒化物薄膜上に成長させる必要のあるエピタキシャル膜に応じ、窒化物薄膜の組成を決定すればよい。
支持基板には、Si単結晶を表面に有するものを用いる。支持基板の少なくとも表面は、Si単結晶の(111)面または(100)面から構成されていることが好ましく、(111)面から構成されていることがより好ましい。
バッファ層の形成方法は特に限定されないが、好ましくは、本出願人による特開平8−109099号公報に記載された方法に準じて蒸着法を用いる。
支持基板を除去する方法としては、例えば、支持基板を研磨する方法、化学的にウエットエッチングする方法、真空中でドライエッチングする方法、これらの方法を組み合わせて用いる方法などが好ましい。研磨には、研磨溶液としてアルカリ溶液等を用いる化学的研磨、コロイダルシリカ等を用いる機械的研磨、化学的研磨と機械的研磨とを併用する方法などを用いればよい。
本発明の電子デバイス用基板を利用した窒化物半導体装置の具体的用途は特に限定されず、窒化物半導体薄膜の高結晶性および平坦性を利用した各種用途に好ましく適用できる。具体的には、例えば、1層の窒化物半導体薄膜上にショットキー電極を形成してショットキーダイオードを構成したり、複数の窒化物半導体薄膜を設けてpn接合を形成し、ダイオードやトランジスタを構成したり、さらに活性層を設けて発光ダイオードを構成したり、共振構造としてレーザーダイオードを構成したりすることができる。
まず、支持基板上に、バッファ層としてZrO2薄膜を形成した。ZrO2薄膜の形成は、本出願人による特開平8−109099号公報に記載された方法に準じて、以下の手順で行った。
表面が(100)面となるように切断、鏡面研磨したSi単結晶(直径2インチの円形、厚さ300μm)からなる支持基板(100)と、表面が(111)面となるように切断、鏡面研磨したSi単結晶(直径2インチ、厚さ300μm)からなる支持基板(111)とを準備し、これらの支持基板の表面を、40%フッ化アンモニウム水溶液によりエッチング洗浄した。これらの支持基板を用いて、
1.支持基板、
2.バッファ層(Lu2O3薄膜)、
3.窒化物(GaN)薄膜
の順で薄膜が積層された膜構造体を、以下の手順で作製した。
支持基板(111)を用い、GaN薄膜の厚さを400nmとしたほかは実施例2と同様にして、支持基板、バッファ層および窒化物薄膜からなる膜構造体を得た。
1a 真空槽
2 支持基板
3 ホルダ
4 回転軸
5 モータ
6 ヒータ
7 酸化性ガス供給装置
8 酸化性ガス供給ノズル
9 Zr蒸発部
10 希土類元素蒸発部
Claims (2)
- Al、GaおよびInから選択される少なくとも1種とNとを主成分とし、ウルツァイト型構造を有する窒化物結晶を有する窒化物薄膜から構成され、前記窒化物結晶の(0001)面が、前記窒化物薄膜表面に平行となるように単一配向している電子デバイス用基板であって、
前記電子デバイス用基板の一方の面の一部に、表面がSi単結晶から構成される支持基板が存在し、
前記支持基板の前記窒化物薄膜側の表面に、希土類元素(ScおよびYを含む)の酸化物または酸化ジルコニウムから構成される(111)配向のエピタキシャル膜であるバッファ層が形成されている、
電子デバイス用基板。 - 前記窒化物薄膜がエピタキシャル膜である請求項1の電子デバイス用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010853A JP4784609B2 (ja) | 2008-01-21 | 2008-01-21 | 電子デバイス用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010853A JP4784609B2 (ja) | 2008-01-21 | 2008-01-21 | 電子デバイス用基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34389597A Division JP4183787B2 (ja) | 1997-11-28 | 1997-11-28 | 電子デバイス用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008162888A JP2008162888A (ja) | 2008-07-17 |
JP4784609B2 true JP4784609B2 (ja) | 2011-10-05 |
Family
ID=39692851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008010853A Expired - Fee Related JP4784609B2 (ja) | 2008-01-21 | 2008-01-21 | 電子デバイス用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4784609B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5424476B2 (ja) * | 2009-11-11 | 2014-02-26 | 学校法人早稲田大学 | 単結晶基板、その製造方法、当該単結晶基板上に形成してなる半導体薄膜、および半導体構造 |
US8878188B2 (en) * | 2013-02-22 | 2014-11-04 | Translucent, Inc. | REO gate dielectric for III-N device on Si substrate |
EP3195364A4 (en) * | 2014-09-18 | 2018-04-25 | Intel Corporation | Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices |
JP6376575B2 (ja) | 2014-09-25 | 2018-08-22 | インテル・コーポレーション | 自立シリコンメサ上のiii−nエピタキシャル素子構造 |
US10573647B2 (en) | 2014-11-18 | 2020-02-25 | Intel Corporation | CMOS circuits using n-channel and p-channel gallium nitride transistors |
WO2016099509A1 (en) | 2014-12-18 | 2016-06-23 | Intel Corporation | N-channel gallium nitride transistors |
EP3298628A4 (en) | 2015-05-19 | 2019-05-22 | INTEL Corporation | SEMICONDUCTOR DEVICES WITH SURFACE-DOPED CRYSTALLINE STRUCTURES |
US10388777B2 (en) | 2015-06-26 | 2019-08-20 | Intel Corporation | Heteroepitaxial structures with high temperature stable substrate interface material |
WO2017111869A1 (en) | 2015-12-24 | 2017-06-29 | Intel Corporation | Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers |
US12125888B2 (en) | 2017-09-29 | 2024-10-22 | Intel Corporation | Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication |
WO2019066953A1 (en) | 2017-09-29 | 2019-04-04 | Intel Corporation | REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6083812A (en) * | 1993-02-02 | 2000-07-04 | Texas Instruments Incorporated | Heteroepitaxy by large surface steps |
JP3137880B2 (ja) * | 1995-08-25 | 2001-02-26 | ティーディーケイ株式会社 | 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法 |
FR2742582B1 (fr) * | 1995-12-15 | 1998-02-06 | Thomson Csf | Materiau semiconducteur iii-v et composant electronique comprenant ce materiau |
-
2008
- 2008-01-21 JP JP2008010853A patent/JP4784609B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008162888A (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4784609B2 (ja) | 電子デバイス用基板 | |
JP3813740B2 (ja) | 電子デバイス用基板 | |
JP4183787B2 (ja) | 電子デバイス用基板の製造方法 | |
US6855996B2 (en) | Electronic device substrate structure and electronic device | |
EP2197049B1 (en) | Process for producing a GaN-based element | |
JP6083262B2 (ja) | ヘテロエピタキシャルpn接合酸化物薄膜を有する積層薄膜 | |
US7612361B2 (en) | Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method | |
WO2012090818A1 (ja) | 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法 | |
WO2010030805A1 (en) | Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture | |
KR20090023672A (ko) | ZnO계 반도체 소자 | |
KR101178505B1 (ko) | 반도체 기판과 이의 제조 방법 | |
WO2004042783A2 (en) | Hafnium nitride buffer layers for growth of gan on silicon | |
JP3817068B2 (ja) | 積層薄膜 | |
WO2020050159A1 (ja) | 窒化物半導体デバイスとその基板、および希土類元素添加窒化物層の形成方法、並びに赤色発光デバイスとその製造方法 | |
JP2008266113A (ja) | Iii−v族窒化物層およびその製造方法 | |
JP2004115305A (ja) | 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード | |
JP5392885B2 (ja) | ZnO系半導体素子 | |
JP2023162378A (ja) | 半導体素子 | |
WO2003056073A1 (fr) | Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication | |
JP2010195678A (ja) | Iii族窒化物結晶の形成方法、積層体、およびエピタキシャル基板 | |
JP4700147B2 (ja) | 窒化物半導体堆積基板 | |
JP2004006562A (ja) | 薄膜素子及びその製造方法 | |
JP2009088230A (ja) | 半導体発光素子およびその製造方法 | |
JPH11147797A (ja) | 単結晶基板とその上に成長させた窒化ガリウム系化合物半導体結晶とから構成されるエピタキシャルウェハ | |
KR20060076675A (ko) | 질화물 반도체 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |