JP4774545B2 - Method for obtaining value of relative permittivity and device for obtaining relative permittivity value - Google Patents
Method for obtaining value of relative permittivity and device for obtaining relative permittivity value Download PDFInfo
- Publication number
- JP4774545B2 JP4774545B2 JP2006068993A JP2006068993A JP4774545B2 JP 4774545 B2 JP4774545 B2 JP 4774545B2 JP 2006068993 A JP2006068993 A JP 2006068993A JP 2006068993 A JP2006068993 A JP 2006068993A JP 4774545 B2 JP4774545 B2 JP 4774545B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- dielectric constant
- insulator
- capacitance
- relative dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004364 calculation method Methods 0.000 claims description 40
- 239000012212 insulator Substances 0.000 claims description 40
- 238000005259 measurement Methods 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 27
- 230000035515 penetration Effects 0.000 claims description 12
- 238000013461 design Methods 0.000 description 18
- 239000000047 product Substances 0.000 description 17
- 239000000523 sample Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000000704 physical effect Effects 0.000 description 14
- 239000000463 material Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000000691 measurement method Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241001620634 Roger Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical group [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000004800 variational method Methods 0.000 description 1
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、特に、LSI製品における正確な比誘電率を該製品の破壊なくして求めることが出来る技術に関する。 In particular, the present invention relates to a technique capable of obtaining an accurate relative dielectric constant in an LSI product without destroying the product.
LSI製造過程では、高い製品歩留を維持する為、各種の検査装置や評価方法を用いて、装置の安定稼動確認やLSI製品の製造に用いる部材の品質確認が行われている。 In the LSI manufacturing process, in order to maintain a high product yield, various device inspections and evaluation methods are used to check the stable operation of the device and the quality of the members used for manufacturing the LSI product.
この目的の為に、半導体前工程における品質管理の為に、定期的に品質検査用試料を作成し、膜厚検査装置を用いて、膜厚および屈折率のバラツキや測定値の管理を行い、規格から外れる場合には、装置または部材に対して修正を実施する。又、測長用走査型電子顕微鏡による加工寸法のバラツキや測定値の管理が行われ、規格から外れる場合には、装置または部材に対して修正を実施する。すなわち、この段階では、未だ、電気回路が完全に完成していない為、電気的な測定が出来ないことから、上気のような手法での管理が行われている。従って、LSIで製品の所定の製造工程完了後に、配線抵抗値や配線間静電容量値の測定が行われ、各値が規定の範囲内に在ることを確認することによって、合否の判定がなされる。 For this purpose, for quality control in the semiconductor pre-process, quality inspection samples are periodically created, and film thickness and refractive index variations and measurement values are managed using a film thickness inspection device. In case of deviation from the standard, the device or member is corrected. Also, variations in processing dimensions and measurement values are measured by a scanning electron microscope for length measurement, and if the measurement value is not within the standard, the apparatus or member is corrected. That is, at this stage, since the electrical circuit is not yet completely completed, electrical measurement cannot be performed, and therefore, management is performed using the above method. Therefore, after completion of the predetermined manufacturing process of the product with LSI, the wiring resistance value and the inter-wiring capacitance value are measured, and the pass / fail judgment is made by confirming that each value is within the specified range. Made.
ところで、LSIのデバイス特性(電気抵抗R、静電容量C、インダクタンスL、電流I−電圧V特性)を予測する静電容量算出シミュレータ(デバイスシミュレータ)と呼ばれるソフトウェア(例えば、SYNOPSYS社の抵抗・容量解析ソフト(Raphael))が市販されている。 By the way, software called capacitance calculation simulator (device simulator) for predicting device characteristics (electric resistance R, capacitance C, inductance L, current I-voltage V characteristics) of LSI (for example, resistance / capacitance of SYNOPSYS) Analysis software (Raphael)) is commercially available.
図12に従来のデバイスシミュレータ(SYNOPSYS社の抵抗・容量解析ソフト(Raphael))による計算のフローチャートが示される。必要な入力パラメータ値は、構造パラメータ値と物性パラメータ値とである。構造パラメータ値とは、例えばLSI製品の積層膜の各膜の厚さや、配線幅、配線間隔、トランジスタのゲート長、ゲート間隔等の長さの次元を持つ特徴値であり、物性パラメータ値とは、例えば膜の屈折率や比誘電率、抵抗率等の特徴値である。そして、予め、実測しておいたバルク材料の物性パラメータ値や設計値を入力パラメータの初期値として入力すると、上記のようなデバイスシミュレータが計算することによりデバイス特性が得られる。 FIG. 12 shows a flow chart of calculation by a conventional device simulator (resistance / capacitance analysis software (Raphael) of SYNOPSYS). Necessary input parameter values are a structure parameter value and a physical property parameter value. The structural parameter value is a characteristic value having dimensions such as the thickness of each laminated film of LSI products, wiring width, wiring spacing, transistor gate length, gate spacing, and the like. These are characteristic values such as the refractive index, relative dielectric constant, and resistivity of the film. When a physical property parameter value or a design value of a bulk material that has been measured in advance is input as an initial value of the input parameter, device characteristics are obtained by calculation by the device simulator as described above.
しかしながら、このデバイスシミュレータによる算出値(予測値)は実測のデバイス特性値に必ずしも一致していない。その理由は、物性パラメータ値や構造パラメータ値がLSI製造中の様々な加工による影響を受け、物性及び構造パラメータ値が初期の値から変化する為である。尚、物性パラメータ値の変化は断面観察等の外観観察では捕らえることが殆ど不可能であることから、変動が有ったとしても、そのズレを正しく捕らえることが出来なかった。すなわち、製品を破壊しないことには正しい値を実測できなかった。 However, the calculated value (predicted value) by this device simulator does not necessarily match the actually measured device characteristic value. The reason is that the physical property parameter value and the structural parameter value are affected by various processes during the manufacture of the LSI, and the physical property and structural parameter value change from the initial values. In addition, since the change of the physical property parameter value is almost impossible to capture by appearance observation such as cross-sectional observation, even if there is a variation, the deviation cannot be correctly captured. In other words, a correct value could not be measured without destroying the product.
上述の通り、工程に仕掛り中のLSI製品を破壊して、走査型または透過型電子顕微鏡を用いてLSI製品の断面画像を得、そこから配線寸法や絶縁膜の膜厚などの構造パラメータ値を得た上で、LSI製品としての配線抵抗値や配線間容量値の予測値を与えるという従来の方法では、配線高さや断面形状の管理、及び絶縁膜が製造工程から受けるダメージに伴う物性値変化による最終製品として電気的特性の変動を正しく把握出来なかった。これは、L,C,Rのデバイス特性を入力パラメータとし、LSI製造工程から受ける構造パラメータ値や物性パラメータ値の変動を解析する方法が存在しなかったからである。 As described above, destroying an LSI product in process and obtaining a cross-sectional image of the LSI product using a scanning or transmission electron microscope, from which structural parameter values such as wiring dimensions and insulating film thickness In the conventional method of giving the wiring resistance value and the inter-wiring capacitance value as an LSI product, the physical property value associated with the damage to the insulating film from the management of the wiring height and cross-sectional shape We could not correctly grasp the fluctuation of electrical characteristics as the final product due to the change. This is because there has been no method for analyzing variations in structural parameter values and physical property parameter values received from an LSI manufacturing process using L, C, and R device characteristics as input parameters.
尚、LSIの断面構造を画像処理で数値化し、配線の寸法値および形状や絶縁膜の膜厚値を得る方法が提案(特許第3208421号)されている。 A method has been proposed (Japanese Patent No. 3208421) in which the cross-sectional structure of an LSI is digitized by image processing to obtain the dimension value and shape of wiring and the film thickness value of an insulating film.
そして、この提案になる技術によれば、配線材料の抵抗率や絶縁膜材料の比誘電率を予め測定しておき、入力変数とすることで、配線抵抗値や配線間容量値の予測値を計算できる。従って、予測値に対する変位量から、完成したLSI製品の設計値からの変位量や材料物性値の変化を定量的に推測できるという点において一応の効果を奏している。
しかしながら、特許文献1の技術では、
(1) 断面画像を得る為には試料を破壊しなければならない
(2) 少数の断面画像の解析では、配線の寸法値および形状や絶縁膜膜厚値の平均値のバラツキ、試料間のバラツキを把握することが困難である。
However, in the technique of Patent Document 1,
(1) To obtain a cross-sectional image, the sample must be destroyed. (2) In the analysis of a small number of cross-sectional images, the dimensional value and shape of the wiring, the average value of the insulating film thickness value, and the variation between samples. It is difficult to grasp.
更には、非常に微細化されたLSI配線への適応を考慮すると、配線中を流れる電流の表面散乱の為に、配線材料の実効抵抗率が変化し、配線抵抗値の正確な予測値を与えることが出来ない問題も派生する。 Furthermore, considering the application to very fine LSI wiring, the effective resistivity of the wiring material changes due to surface scattering of the current flowing in the wiring, giving an accurate prediction value of the wiring resistance value. Problems that can not be derived.
斯くの如く、上記値のバラツキや変化に伴うLSI製品の歩留低下の原因推定の為にも、工程中の影響による特性値変動を事前に正しく評価し把握する技術が望まれる。 As described above, a technique for correctly evaluating and grasping in advance the characteristic value fluctuation due to the influence during the process is also desired for estimating the cause of the decrease in the yield of the LSI product due to the variation or change in the above values.
従って、本発明が解決しようとする課題は、上記課題を解決することである。すなわち、上記値のバラツキや変化に伴うLSI製品の歩留低下の原因推定となる工程中の影響による特性値変動を事前に正しく評価し把握できる技術を提供することである。特に、ポーラス構造であることから脆弱であり、従って製造工程における何らかの力の作用などによって変動し易い比誘電率の正しい値を製品の破壊なくして求めることが出来る技術を提供することである。 Therefore, the problem to be solved by the present invention is to solve the above problem. That is, it is to provide a technique capable of correctly evaluating and grasping in advance a characteristic value variation due to an influence in the process, which is a cause of the cause of a decrease in the yield of an LSI product due to variations and changes in the above values. In particular, the present invention provides a technique that is fragile because it has a porous structure, and therefore can obtain a correct value of a relative dielectric constant that easily fluctuates due to the action of some force in the manufacturing process without breaking the product.
前記の課題は、絶縁体中に所定パターンで導電体が設けられた試料における絶縁体の比誘電率の値を求める方法であって、
前記試料における前記絶縁体の膜厚、前記絶縁体の下層に設けられたストッパ膜への前記導電体の入り込み深さ、及び/又は前記導電体間隔の構造パラメータ値を測定する構造パラメータ値測定ステップと、
前記試料における前記導電体間の静電容量値を測定する静電容量値測定ステップと、
前記絶縁体の比誘電率の仮想値、及び前記構造パラメータ値測定ステップの測定値に相当する構造パラメータ値を用いて、所定の静電容量算出シミュレータにより、静電容量値を算出する静電容量値算出ステップと、
前記構造パラメータ値測定ステップで得られた測定値と前記静電容量値測定ステップで得られた静電容量値との関係Xと、前記静電容量値算出ステップで用いられた構造パラメータ値と該静電容量値算出ステップで算出された静電容量値との関係Yとが合致するか否かを比較する比較ステップと、
前記比較ステップで前記関係Xと前記関係Yとが合致した時の該当する比誘電率の仮想値を前記絶縁体の比誘電率の値であると決定する決定ステップ
とを具備することを特徴とする比誘電率の値を求める方法によって解決される。
The above-mentioned problem is a method for obtaining a value of a dielectric constant of an insulator in a sample in which a conductor is provided in a predetermined pattern in the insulator,
Structural parameter value measuring step for measuring the thickness of the insulator in the sample, the depth of penetration of the conductor into the stopper film provided in the lower layer of the insulator, and / or the structural parameter value of the distance between the conductors When,
A capacitance value measuring step for measuring a capacitance value between the conductors in the sample;
Capacitance for calculating a capacitance value by a predetermined capacitance calculation simulator using a virtual value of the relative dielectric constant of the insulator and a structure parameter value corresponding to the measurement value of the structure parameter value measurement step A value calculation step;
The relationship X between the measurement value obtained in the structural parameter value measurement step and the capacitance value obtained in the capacitance value measurement step, the structure parameter value used in the capacitance value calculation step, and the A comparison step for comparing whether or not the relationship Y with the capacitance value calculated in the capacitance value calculation step matches;
And determining the virtual value of the relative dielectric constant when the relation X and the relation Y are matched in the comparison step as the relative dielectric constant value of the insulator. This is solved by a method for obtaining the value of the relative dielectric constant.
又、絶縁体中に所定パターンで導電体が設けられた試料における絶縁体の比誘電率の値を求める装置であって、
前記試料における前記絶縁体の膜厚、前記絶縁体の下層に設けられたストッパ膜への前記導電体の入り込み深さ、及び/又は前記導電体間隔の構造パラメータ値と、前記試料における前記導電体間の測定された静電容量値との関係Xを求める関係X算出手段と、
前記絶縁体の比誘電率の仮想値、及び構造パラメータ値を基にして静電容量値を算出する静電容量値算出手段と、
前記静電容量値算出手段による算出に用いられた構造パラメータ値と算出された静電容量値との関係Yを求める関係Y算出手段と、
前記関係X算出手段で求められた関係Xと前記関係Y算出手段で求められた関係Yとが合致するか否かを比較する比較手段と、
前記比較手段による比較の結果、関係Xと関係Yとが合致した時、その対応する算出された静電容量値の仮想比誘電率値を前記絶縁体の比誘電率の値であるとして出力する出力手段
とを具備することを特徴とする比誘電率値求得装置によって解決される。
An apparatus for obtaining a value of a dielectric constant of an insulator in a sample in which a conductor is provided in a predetermined pattern in the insulator,
The thickness of the insulator in the sample, the depth of penetration of the conductor into the stopper film provided in the lower layer of the insulator, and / or the structural parameter value of the conductor spacing, and the conductor in the sample A relation X calculation means for obtaining a relation X with a measured capacitance value between;
A capacitance value calculating means for calculating a capacitance value based on a virtual value of a relative dielectric constant of the insulator and a structure parameter value;
A relationship Y calculating means for obtaining a relationship Y between the structural parameter value used for the calculation by the capacitance value calculating means and the calculated capacitance value;
Comparing means for comparing whether or not the relationship X calculated by the relationship X calculating means and the relationship Y calculated by the relation Y calculating means match;
When the relation X and the relation Y match as a result of the comparison by the comparison means, the virtual relative dielectric constant value of the corresponding calculated capacitance value is output as the relative dielectric constant value of the insulator. It is solved by a relative dielectric constant value obtaining apparatus characterized by comprising output means.
非破壊で以ってLSI製品の絶縁膜の正確な誘電率の値を知ることが出来る。従って、この得た情報をLSI製造工程なフィードバックすることでLSI製品の品質向上に役立てることが出来る。 The exact dielectric constant value of the insulating film of the LSI product can be known by nondestructive. Therefore, the obtained information can be fed back to the LSI manufacturing process to help improve the quality of the LSI product.
本発明は、規則性を持つTEGパターンを用い、基板上に作られたデバイスとして電気的測定が可能な段階に達した後に測定された配線間容量値から、又、配線寸法や絶縁膜の膜厚などの構造値から、比誘電率の値を非破壊で求められるようにしたものである。ここで、規則性を持つTEG(Test Element Group)パターンは、等配線ピッチパターンTEG(等配線ピッチ櫛パターンTEG)、又は等配線密度パターンTEG(等配線密度櫛パターンTEG)が挙げられる。 The present invention uses a TEG pattern having regularity, and from a capacitance value between wirings measured after reaching a stage where electrical measurement can be performed as a device made on a substrate, as well as wiring dimensions and insulating film films. The relative permittivity value can be obtained nondestructively from the structure value such as thickness. Here, examples of the regular TEG (Test Element Group) pattern include an equal wiring pitch pattern TEG (equal wiring pitch comb pattern TEG) or an equal wiring density pattern TEG (equal wiring density comb pattern TEG).
すなわち、本発明は、絶縁体中に所定パターンで導電体が設けられた試料における絶縁体の比誘電率の値を求める方法である。そして、試料(TEG)における絶縁体の膜厚、絶縁体の下層に設けられたストッパ膜への導電体の入り込み深さ、及び/又は導電体間隔の構造パラメータ値を測定する構造パラメータ値測定ステップを有する。又、TEGにおける導電体間の静電容量値を測定する静電容量値測定ステップを有する。又、TEGの絶縁体の比誘電率の仮想値、及び構造パラメータ値(設計値)を用いて、所定の静電容量算出シミュレータ(例えば、SYNOPSYS社の抵抗・容量解析ソフト(Raphael):勿論、これに限られない。)により、静電容量値を算出する静電容量値算出ステップを有する。又、構造パラメータ値測定ステップで得られた測定値と静電容量値測定ステップで得られた静電容量値との関係Xと、静電容量値算出ステップで用いられた構造パラメータ値と該静電容量値算出ステップで算出された静電容量値との関係Yとが合致するか否かを比較する比較ステップを有する。又、比較ステップで関係Xと関係Yとが合致した時の該当する比誘電率の仮想値を絶縁体の比誘電率の値であると決定する決定ステップを有する。 That is, the present invention is a method for determining the value of the dielectric constant of an insulator in a sample in which a conductor is provided in a predetermined pattern in the insulator. Then, a structural parameter value measuring step for measuring a structural parameter value of the thickness of the insulator in the sample (TEG), the penetration depth of the conductor into the stopper film provided in the lower layer of the insulator, and / or the distance between the conductors Have Moreover, it has a capacitance value measuring step for measuring a capacitance value between conductors in the TEG. Also, using the virtual value of the relative dielectric constant of the insulator of TEG and the structure parameter value (design value), a predetermined capacitance calculation simulator (for example, resistance / capacitance analysis software (Raphael) of SYNOPSYS): However, the present invention includes a capacitance value calculating step for calculating a capacitance value. In addition, the relationship X between the measurement value obtained in the structural parameter value measurement step and the capacitance value obtained in the capacitance value measurement step, the structure parameter value used in the capacitance value calculation step, and the static value. A comparison step for comparing whether or not the relationship Y with the capacitance value calculated in the capacitance value calculation step matches. Further, there is a determination step for determining that the virtual value of the relative dielectric constant when the relation X and the relation Y match in the comparison step is the value of the dielectric constant of the insulator.
又、本発明は、絶縁体中に所定パターンで導電体が設けられた試料における絶縁体の比誘電率の値を求める装置である。そして、試料(TEG)における絶縁体の膜厚、絶縁体の下層に設けられたストッパ膜への導電体の入り込み深さ、及び/又は導電体間隔の構造パラメータ値と、試料(TEG)における導電体間の静電容量値との関係Xを求める関係X算出手段を有する。又、絶縁体の比誘電率の仮想値、及び構造パラメータ値(設計値)を基にして静電容量値を算出する静電容量値算出手段(静電容量算出シミュレータ(例えば、SYNOPSYS社の抵抗・容量解析ソフト(Raphael):勿論、これに限られない。))を有する。又、静電容量値算出手段による算出に用いられた構造パラメータ値と算出された静電容量値との関係Yを求める関係Y算出手段を有する。又、関係X算出手段で求められた関係Xと関係Y算出手段で求められた関係Yとが合致するか否かを比較する比較手段を有する。又、比較手段による比較の結果、関係Xと関係Yとが合致した時、その対応する算出された静電容量値の仮想比誘電率値を絶縁体の比誘電率の値であるとして出力する出力手段を有する。 In addition, the present invention is an apparatus for obtaining a value of a relative dielectric constant of an insulator in a sample in which a conductor is provided in a predetermined pattern in the insulator. Then, the thickness of the insulator in the sample (TEG), the depth of penetration of the conductor into the stopper film provided in the lower layer of the insulator, and / or the structural parameter value of the conductor interval, and the conductivity in the sample (TEG) It has a relation X calculation means for obtaining a relation X with the capacitance value between the bodies. Also, a capacitance value calculation means (capacitance calculation simulator (for example, a resistance of SYNOPSYS, Inc.) that calculates a capacitance value based on a virtual value of dielectric constant of an insulator and a structural parameter value (design value)・ Capacity analysis software (Raphael): Of course, it is not limited to this)). Further, there is a relationship Y calculating means for obtaining a relationship Y between the structural parameter value used for the calculation by the capacitance value calculating means and the calculated capacitance value. Further, a comparison unit is provided for comparing whether or not the relationship X obtained by the relationship X calculation unit matches the relationship Y obtained by the relationship Y calculation unit. Further, when the relation X and the relation Y match as a result of the comparison by the comparison means, the virtual relative dielectric constant value of the corresponding calculated capacitance value is output as the value of the relative dielectric constant of the insulator. It has an output means.
本発明は、所望の物性パラメータ値や構造パラメータ値の変化を、デバイス特性の変化から得ることを目的としている。そして、規則性を持つ構造パラメータ値、ここでは所定の配線間隔または配線幅を持つTEGを用いて、構造パラメータ値の変化に対するデバイス特性の変化率または波形データを取得する。 An object of the present invention is to obtain changes in desired physical property parameter values and structural parameter values from changes in device characteristics. Then, using a structural parameter value having regularity, here, a TEG having a predetermined wiring interval or wiring width, a change rate of device characteristics or waveform data with respect to a change in the structural parameter value is acquired.
本発明の方法は図1に示される如くのステップを有する。
[ステップ1]
図2は、本発明の評価に使用する櫛パターンTEGの配線を示す平面図である。図3は、図2中の破線X−X’における断面図である。図3中のLineおよびSpaceは配線幅および配線間隔を表す。図2,3中、Aは櫛状導体パターン、Bは引出し線、Cは電極端子、Dは基板、EはLow-k膜、Fはエッチングストッパ膜、GはLow-k膜、Hはキャップ膜、Iはバリア膜、Jはパッシベーション膜である。
The method of the present invention includes the steps as shown in FIG.
[Step 1]
FIG. 2 is a plan view showing the wiring of the comb pattern TEG used for the evaluation of the present invention. 3 is a cross-sectional view taken along a broken line XX ′ in FIG. Line and Space in FIG. 3 represent a wiring width and a wiring interval. 2 and 3, A is a comb-like conductor pattern, B is a lead wire, C is an electrode terminal, D is a substrate, E is a low-k film, F is an etching stopper film, G is a low-k film, and H is a cap. A film, I is a barrier film, and J is a passivation film.
Snを実測の配線間隔、nを配線間隔の設計値の違いを区別するものとした場合、等配線ピッチ櫛パターンTEGの場合は、Snの値に寄らず、配線ピッチは常に一定となる。等配線密度櫛パターンTEGを用いた場合は、図2中のLineおよびSpaceは等しい値となる。 In the case of distinguishing the difference in the design value of Sn as the actually measured wiring interval and n as the wiring interval, in the case of the equal wiring pitch comb pattern TEG, the wiring pitch is always constant regardless of the value of Sn. When the equal wiring density comb pattern TEG is used, Line and Space in FIG. 2 are equal values.
先ず、等配線ピッチまたは等配線密度の櫛パターンTEGが作成される。そして、このTEG作成の途中工程で、以下の三つの構造パラメータ値を測定して取得しておく。 First, comb patterns TEG with equal wiring pitch or equal wiring density are created. Then, in the process of creating the TEG, the following three structural parameter values are measured and acquired.
膜厚は分光エリプソメトリにより、又、ストッパ膜への配線の入り込み深さは光干渉式三次元パターン寸法測定機により、又、配線間隔は走査型測長用電子顕微鏡により実測される。この測定に際しては何れも非破壊で測定される。 The film thickness is measured by spectroscopic ellipsometry, the penetration depth of the wiring into the stopper film is measured by an optical interference type three-dimensional pattern dimension measuring machine, and the wiring interval is measured by a scanning length measuring electron microscope. In this measurement, all are measured nondestructively.
尚、光干渉式三次元パターン寸法測定機(OCD測定装置)による評価方法は、次に掲げる文献にその原理の説明がある。
「Line-profile and critical-dimension correlation between a
normal-incidence optical CD metrology system and SEM 」
Weidong Yang, Roger Lowe-Webb, Rahul Korlahalli, Vera G. Zhuang, Hiroki Sasano,
Wei Liu, David Mui 、Proc. SPIE Vol. 4689, p. 966-976, Metrology, Inspection, and Process
Control for Microlithography XVI; Daniel J. Herr; Ed. Publication Date: Jul 2002
The evaluation method using the optical interference type three-dimensional pattern dimension measuring machine (OCD measuring apparatus) is explained in the following literature.
"Line-profile and critical-dimension correlation between a
normal-incidence optical CD metrology system and SEM ''
Weidong Yang, Roger Lowe-Webb, Rahul Korlahalli, Vera G. Zhuang, Hiroki Sasano,
Wei Liu, David Mui, Proc. SPIE Vol. 4689, p. 966-976, Metrology, Inspection, and Process
Control for Microlithography XVI; Daniel J. Herr; Ed. Publication Date: Jul 2002
[ステップ2]
ステップ1で作成された各TEGのデバイス特性値(静電容量値)を測定する。
そして、ステップ1で測定された配線間隔または配線幅への依存性を表す関数F(Sn)を得る。Snは実測の配線間隔であり、添え字nは配線間隔の設計値の違いを区別する数字である。
[Step 2]
The device characteristic value (capacitance value) of each TEG created in Step 1 is measured.
Then, a function F (Sn) representing the dependency on the wiring interval or the wiring width measured in step 1 is obtained. Sn is the measured wiring interval, and the subscript n is a number that distinguishes the difference in the design value of the wiring interval.
等配線ピッチ櫛パターンTEGを用いる場合、縦軸に各TEGに対応するデバイス特性値測定結果(静電容量値)を、横軸にテップ1で得た配線間隔を図4の如くにプロットし、近似曲線を得る。この近似曲線の関数が図1におけるF(Sn)である。尚、図4の○で囲んだ点の集合は、それが同じ設計寸法のパターンのグループであることを意味しており、Snの添え字nの違いに対応する。 When using the equal wiring pitch comb pattern TEG, the vertical axis plots the device characteristic value measurement result (capacitance value) corresponding to each TEG, and the horizontal axis plots the wiring interval obtained in Step 1, as shown in FIG. Get an approximate curve. The function of this approximate curve is F (Sn) in FIG. Incidentally, the set of points surrounded by circles in FIG. 4 means that it is a group of patterns having the same design dimension, and corresponds to the difference in the subscript n of Sn.
等配線密度櫛パターンTEGを用いる場合、縦軸に各TEGに対応するデバイス特性値測定結果(静電容量値)を、横軸にステップ1で得た配線間隔の逆数を図5の如くにプロットし、近似直線を得る。この近似直線の傾きが図1におけるF(Sn)である。 When using the uniform wiring density comb pattern TEG, the vertical axis represents the device characteristic value measurement result (capacitance value) corresponding to each TEG, and the horizontal axis represents the reciprocal of the wiring interval obtained in step 1 as shown in FIG. And an approximate straight line is obtained. The slope of this approximate straight line is F (Sn) in FIG.
[ステップ3]
変化量を知りたい所望の物性パラメータ(比誘電率)や構造パラメータの予測値を選択する。ここで、物性パラメータおよび構造パラメータの全種類の集合を{P}と標記し、その中の変化量を知りたい所望のパラメーターをPkと標記する。kは集合{P}内の要素の種類を区別する添え字である。
[Step 3]
A desired physical property parameter (relative permittivity) or a predicted value of a structural parameter for which the amount of change is desired is selected. Here, a set of all kinds of physical property parameters and structural parameters is denoted as {P}, and a desired parameter for which the amount of change is to be known is denoted as Pk. k is a subscript that distinguishes the types of elements in the set {P}.
[ステップ4]
Pkの予測値と、ステップ1で求められた構造パラメータ、及び事前に測定しておいた各絶縁膜のバルクの物性パラメータの集合{P}をデバイスシミュレータ(例えば、SYNOPSYS社の抵抗・容量解析ソフト(Raphael))に入力すると、デバイスシュミレータによる同様な計算が行われ、デバイス特性の計算値Dが得られる。
DはSnに依存するから、D(Sn)と表される。
[Step 4]
The predicted value of Pk, the structural parameter obtained in Step 1, and the set {P} of bulk physical property parameters of each insulating film measured in advance are used as a device simulator (for example, resistance / capacitance analysis software of SYNOPSYS) (Raphael)), the same calculation is performed by the device simulator, and the calculated value D of the device characteristic is obtained.
Since D depends on Sn, it is expressed as D (Sn).
[ステップ5]
ステップ4で得られたD(Sn)の配線間隔または配線幅依存性を関数化する。
ここで関数化されたものがf(D(Sn))と表される。
[Step 5]
The dependency of D (Sn) obtained in
Here, the function is expressed as f (D (Sn)).
[ステップ6]
F(Sn)とf(D(Sn))との一致または不一致を判断する。尚、一致・不一致の判断は、最小二乗法や変分法などの従来の手法を利用できる。
そして、両者が一致した場合は、ステップ7に行く。
両者が一致しない場合は、ステップ3に戻る。そして、他のPk値を選択し、ステップ4,5の処理を進め、ステップ6で、再び、一致または不一致を判断する。そして、F(Sn)とf(D(Sn))とが一致するまで新しいPk値を選んで続行する。
[Step 6]
It is determined whether F (Sn) and f (D (Sn)) match or do not match. It should be noted that a conventional method such as a least square method or a variational method can be used for the determination of match / mismatch.
And when both correspond, it goes to step 7.
If they do not match, the process returns to step 3. Then, another Pk value is selected, the processing in
[ステップ7]
F(Sn)とf(D(Sn))とが一致した時のPk値を出力する。
[Step 7]
The Pk value when F (Sn) and f (D (Sn)) match is output.
以下、更に具体的実施例を挙げて説明する。
すなわち、LSI製造工程で絶縁膜の誘電率が上昇してしまう現象、例えばポーラスLow-k材料を用いた配線構造にあっては、プロセスの過程で絶縁膜内部に処理液等の浸透により誘電率が上昇する現象が見られる。
この誘電率の変化を定量的に評価する手法を以下で説明する。
図2は本発明の評価に使用される等配線ピッチ櫛パターンTEGの配線を示す平面図であり、図3は断面図である。LSI製品の配線形成工程では、低誘電率絶縁膜を用いて、配線間の誘電率を下げ、配線の信号遅延を低減させることが行われている。しかしながら、誘電率を下げる為に図3中の配線間絶縁膜GにポーラスLow-k材料が用いられると、低誘電率絶縁膜は加工時の物理的ダメージや加工後の洗浄工程などで化学的ダメージを受け易く、膜の誘電率が上昇することが懸念される。従って、配線間絶縁膜Gの比誘電率を正しく求めることは非常に重要である。
そこで、配線間絶縁膜Gの比誘電率の具体的な求め方について述べる。
Hereinafter, further specific examples will be described.
That is, a phenomenon in which the dielectric constant of the insulating film increases in the LSI manufacturing process, for example, in the case of a wiring structure using a porous low-k material, the dielectric constant is caused by the penetration of a processing solution into the insulating film during the process. The phenomenon of rising is seen.
A method for quantitatively evaluating the change in the dielectric constant will be described below.
FIG. 2 is a plan view showing the wiring of the equal wiring pitch comb pattern TEG used for the evaluation of the present invention, and FIG. 3 is a sectional view. In the wiring formation process of LSI products, a low dielectric constant insulating film is used to lower the dielectric constant between the wirings and reduce the signal delay of the wirings. However, if a porous low-k material is used for the inter-wiring insulating film G in FIG. 3 in order to lower the dielectric constant, the low dielectric constant insulating film may be chemically damaged due to physical damage during processing or a cleaning process after processing. There is a concern that the film is easily damaged and the dielectric constant of the film increases. Therefore, it is very important to correctly obtain the relative dielectric constant of the inter-wiring insulating film G.
Therefore, a specific method for obtaining the relative dielectric constant of the inter-wiring insulating film G will be described.
[ステップ1]
先ず、図3の櫛パターンにおける各々の膜E,F,G,H,I,Jの厚さを分光エリプソメトリで測定した処、膜の厚さは、各々、150nm,30nm,150nm,37nm,30nm,150nmであった。
次に、エッチングストッパ膜Fへの配線(Cu膜)Kの入り込み深さを光干渉式3次元パターン寸法測定機で測定した処、8nmであった。
又、各TEGについて、その隣接する配線(Cu膜)K間の寸法を測定した。
本実施形態で求めようとするのはLow-k膜Gの比誘電率であるので、必要な構造パラメータは上記の膜厚、エッチングストッパ膜Fへの配線の入り込み深さ、配線間隔のみで足り、これらは図2,3に示されるパターンから得ることが出来、試料を破壊する必要はない。
[Step 1]
First, when the thickness of each film E, F, G, H, I, J in the comb pattern of FIG. 3 was measured by spectroscopic ellipsometry, the film thickness was 150 nm, 30 nm, 150 nm, 37 nm, respectively. 30 nm and 150 nm.
Next, when the penetration depth of the wiring (Cu film) K into the etching stopper film F was measured with an optical interference type three-dimensional pattern dimension measuring machine, it was 8 nm.
For each TEG, the dimension between adjacent wirings (Cu films) K was measured.
Since it is the relative permittivity of the low-k film G that is to be obtained in this embodiment, the necessary structural parameters are only the film thickness, the penetration depth of the wiring into the etching stopper film F, and the wiring spacing. These can be obtained from the patterns shown in FIGS. 2 and 3, and the sample need not be destroyed.
[ステップ2]
次に、ステップ1の各TEGにおける配線間容量を測定した。
そして、図6の縦軸に前記測定結果(実測配線間容量値)を、かつ、横軸にステップ1の測定で得られた配線間隔を与えてプロットし、所定の関数曲線を得た。この関数曲線は図1におけるF(Sn)である。尚、図6の○で囲まれた点の集まりは、同じ設計寸法のパターンに相当するものである。すなわち、グラフの左から順に配線間隔の設計値が、各々、120nm,125nm,130nm,135nm,140nmに相当するものである。
[Step 2]
Next, the interwiring capacitance in each TEG in Step 1 was measured.
Then, the measurement result (measured inter-wiring capacitance value) is plotted on the vertical axis of FIG. 6 and the wiring interval obtained by the measurement in Step 1 is plotted on the horizontal axis, thereby obtaining a predetermined function curve. This function curve is F (Sn) in FIG. Note that the collection of points surrounded by circles in FIG. 6 corresponds to patterns having the same design dimensions. That is, the design values of the wiring intervals in order from the left of the graph correspond to 120 nm, 125 nm, 130 nm, 135 nm, and 140 nm, respectively.
[ステップ3]
求めようとするのは、図3におけるLow-k膜Gの比誘電率である。
そこで、比誘電率の値は2.4,2.5,2.6,2.7,2.8であると仮定し、取り敢えず、2.4であるとする。
[Step 3]
What is to be obtained is the relative dielectric constant of the Low-k film G in FIG.
Therefore, it is assumed that the relative dielectric constant is 2.4, 2.5, 2.6, 2.7, and 2.8, and is 2.4 for the time being.
[ステップ4]
そこで、先ず、ステップ3での仮定値(2.4)、構造パラメータ値(設計値)、及び事前に水銀プローブで測定しておいた各絶縁膜のバルクなものでの物性パラメータ値を、デバイスシミュレータに入力する。ここで、入力される構造パラメータ値の中で、配線間隔値は設計値である120nm,125nm,130nm,135nm,140nmである。
[Step 4]
Therefore, first, the assumed value (2.4) in step 3, the structure parameter value (design value), and the physical property parameter value in the bulk of each insulating film measured with a mercury probe in advance are used. Input into the simulator. Here, among the input structural parameter values, the wiring interval values are 120 nm, 125 nm, 130 nm, 135 nm, and 140 nm, which are design values.
[ステップ5]
ステップ4における入力の後、デバイスシミュレータは作動し、配線間隔は120nm,125nm,130nm,135nm,140nmに相当する配線間容量の値が算出される。
尚、この配線間容量の値は、配線間隔Snに依存しており、D(Sn)と表すことが出来る。そして、図6の縦軸に前記算出結果(算出配線間容量値)を、かつ、横軸に設計配線間隔を与えてプロットすると、所定の関数曲線が得られる。この関数曲線が図1におけるf(D(Sn))である。
[Step 5]
After the input in
Note that the value of the inter-wiring capacitance depends on the wiring interval Sn and can be expressed as D (Sn). A predetermined function curve is obtained by plotting the calculation result (calculated inter-wiring capacitance value) on the vertical axis in FIG. 6 and the design wiring interval on the horizontal axis. This function curve is f (D (Sn)) in FIG.
[ステップ6]
ステップ2で得られたF(Sn)とステップ5で得られたf(D(Sn))とが一致するか否かを比較する。
一致すれば、このLow-k膜Gの比誘電率は、ステップ5のデバイスシミュレータの演算に用いられた比誘電率の入力値(2.4)であるとして、その旨を出力する。
一致しなかった場合には、ステップ3に戻り、次の仮定値である2.5を選択し、その後は同様に進めて行く。すなわち、F(Sn)とf(D(Sn))とが一致するまで繰り返して行う。
図6の場合で説明すると、配線間容量の実測値とデバイスシミュレータの演算結果とが一致したのは、デバイスシミュレータに入力された比誘電率の値が2.6の場合であった。従って、本実施形態における製造工程を経た配線間絶縁膜の比誘電率は2.6と言うことになる。尚、この膜の比誘電率の設計値は2.3であったので、製造工程の影響によって、比誘電率は約13%程度劣化したことになる。
[Step 6]
It is compared whether F (Sn) obtained in step 2 and f (D (Sn)) obtained in step 5 match.
If they match, the relative dielectric constant of the low-k film G is output as it is, assuming that it is the input value (2.4) of the relative dielectric constant used in the calculation of the device simulator in step 5.
If they do not match, the process returns to step 3 to select 2.5 as the next hypothetical value, and thereafter proceed in the same manner. That is, the process is repeated until F (Sn) and f (D (Sn)) match.
In the case of FIG. 6, the measured value of the interwiring capacitance and the calculation result of the device simulator coincided with each other when the relative dielectric constant value input to the device simulator is 2.6. Therefore, the dielectric constant of the inter-wiring insulating film that has undergone the manufacturing process in the present embodiment is 2.6. Since the design value of the relative dielectric constant of this film was 2.3, the relative dielectric constant deteriorated by about 13% due to the influence of the manufacturing process.
ところで、等配線ピッチ櫛パターンTEGを用いた上記実施形態における比誘電率は、図6の曲線f(D(Sn))が等配線ピッチの条件の下で計算された結果であるから、櫛パターンTEGの配線間隔が如何なる値になっていようとも、測定値は必ず何れかのPkの値の曲線f(D(Sn))上に乗り、櫛パターンTEGの配線間隔の値に寄らないものとなる。従って、TEGパターンを作成する時に、露光マスクの配線ピッチが等しければ、間隔は違っても各々の間隔は規則性を持っており、製造時のエッチングなどのバラツキには依存しない。そして、等配線ピッチの露光マスク以外ではこのような性質は得られない。 By the way, the relative permittivity in the above embodiment using the equal wiring pitch comb pattern TEG is a result of the curve f (D (Sn)) in FIG. 6 being calculated under the condition of the equal wiring pitch. Whatever the value of the wiring interval of the TEG, the measured value is always on the curve f (D (Sn)) of any Pk value, and does not depend on the value of the wiring interval of the comb pattern TEG. . Therefore, when the TEG pattern is created, if the wiring pitch of the exposure mask is equal, each interval has regularity even if the interval is different, and does not depend on variations such as etching during manufacturing. Such a property cannot be obtained except for an exposure mask having an equal wiring pitch.
従来、LCRメータ等の測定器を用いて、静電容量の測定を行い、その静電容量の測定結果から絶縁膜の誘電率を計算することは、バルク膜に対する水銀プローブによる測定等の単純な構造に対してでなければ、解析的に精度良く計算することが出来なかった。従って、多層配線構造のような複雑な物性パラメータを持つ構造物の特定の絶縁膜の誘電率を計算することは出来なかった。
しかしながら、上述した通り、本発明の手法を採用したならば、特定の絶縁膜の比誘電率を求めることが出来る。
Conventionally, measuring a capacitance using a measuring instrument such as an LCR meter, and calculating the dielectric constant of the insulating film from the measurement result of the capacitance is simple, such as a measurement with a mercury probe for a bulk film. If it was not for the structure, it could not be calculated analytically with high accuracy. Therefore, the dielectric constant of a specific insulating film of a structure having complicated physical property parameters such as a multilayer wiring structure cannot be calculated.
However, as described above, if the method of the present invention is employed, the relative dielectric constant of a specific insulating film can be obtained.
上記実施形態では等配線ピッチ櫛パターンTEGを用いた場合であるが、以下では等配線密度櫛パターンTEGを用いた場合における配線間絶縁膜Gの比誘電率の具体的な求め方について述べる。
[ステップ1]
先ず、等配線密度櫛パターンTEGを作製する。
尚、以下のステップ4における入力パラメータを得る為、TEG作製の途中工程において、分光エリプソメトリを用いて膜厚を、光干渉式3次元パターン寸法測定機を用いてエッチングストッパ膜へのCu配線の入り込み深さを、走査型測長電子顕微鏡を用いて配線間隔の構造パラメータを測定しておく。この測定には試料を壊さなくても実行できる。
In the above embodiment, the equal wiring pitch comb pattern TEG is used. Hereinafter, a specific method for obtaining the relative dielectric constant of the inter-wiring insulating film G when the equal wiring density comb pattern TEG is used will be described.
[Step 1]
First, an equal wiring density comb pattern TEG is produced.
In order to obtain the input parameters in the following
[ステップ2]
次に、ステップ1の各TEGにおける配線間容量を測定した。
そして、図7の縦軸に前記測定結果(実測配線間容量値)を、かつ、横軸にステップ1の測定で得られた配線間隔の逆数値を与えてプロットし、所定の関数曲線(直線)を得た。この直線の傾きの値(0.604)が図1におけるF(Sn)である。
[Step 2]
Next, the interwiring capacitance in each TEG in Step 1 was measured.
Then, the measurement result (measured inter-wiring capacitance value) is plotted on the vertical axis in FIG. 7 and the inverse value of the wiring interval obtained in the measurement in Step 1 is plotted on the horizontal axis, and a predetermined function curve (straight line) is plotted. ) The slope value (0.604) of this straight line is F (Sn) in FIG.
[ステップ3]
求めようとするのは、図3におけるLow-k膜Gの比誘電率である。
そこで、比誘電率の値は2.0〜3.0までの0.1間隔の値を候補値であるとして仮定し、取り敢えず、2.0を選択する。
[Step 3]
What is to be obtained is the relative dielectric constant of the Low-k film G in FIG.
Therefore, assuming that the value of the relative permittivity is a value of 0.1 interval from 2.0 to 3.0 as candidate values, 2.0 is selected for the time being.
[ステップ4]
そこで、先ず、ステップ3での仮定の選択値(2.0)、構造パラメータ値(設計値)、及び事前に水銀プローブで測定しておいた各絶縁膜のバルクなものでの物性パラメータ値を、デバイスシミュレータに入力する。尚、配線ピッチの設計値は、各々、180nm,220nm,260nm,360nmであり、配線間隔は、各々、配線ピッチの半分である。従って、配線間隔として、各々、90nm,110nm,130nm,180nmが入力される。
[Step 4]
Therefore, first, the assumed selection value (2.0), the structural parameter value (design value) in step 3, and the physical property parameter values of the bulk of each insulating film measured with a mercury probe in advance are obtained. Input into the device simulator. The design values of the wiring pitch are 180 nm, 220 nm, 260 nm, and 360 nm, respectively, and the wiring interval is half of the wiring pitch. Accordingly, 90 nm, 110 nm, 130 nm, and 180 nm are input as the wiring intervals, respectively.
[ステップ5]
ステップ4における入力の後、デバイスシミュレータは作動し、配線間隔が90nm,110nm,130nm,180nmに相当する配線間容量の値が算出される。
そして、図8の縦軸に前記算出結果(算出配線間容量値)を、かつ、横軸に設計配線間隔の逆数値を与えてプロットすると、所定の直線が得られる。この直線が図1におけるf(D(Sn))である。
[Step 5]
After the input in
A predetermined straight line is obtained by plotting the calculation result (calculated inter-wiring capacitance value) on the vertical axis and the reciprocal value of the design wiring interval on the horizontal axis. This straight line is f (D (Sn)) in FIG.
[ステップ6]
ステップ2で得られたF(Sn)、即ち、直線の傾きとステップ5で得られたf(D(Sn))、即ち、直線の傾きとが一致するか否かを比較する。
一致すれば、このLow-k膜Gの比誘電率は、ステップ5のデバイスシミュレータの演算に用いられた比誘電率の入力値(2.0)であるとして、その旨を出力する。
一致しなかった場合には、ステップ3に戻り、次の仮定値である2.1を選択し、その後は同様に進めて行く。すなわち、F(Sn)とf(D(Sn))とが一致するまで繰り返して行う。
本実施形態では、7回目に選択したPk=2.6の時にF(Sn)とf(D(Sn))とが一致した。従って、本実施形態における製造工程を経た配線間絶縁膜の比誘電率は2.6と言うことになる。尚、この膜の比誘電率の設計値は2.3であったので、製造工程の影響によって、比誘電率は約13%程度劣化したことになる。
[Step 6]
It is compared whether F (Sn) obtained in step 2, that is, the slope of the straight line, and f (D (Sn)) obtained in step 5, that is, whether the slope of the straight line matches.
If they match, the relative dielectric constant of the low-k film G is output as it is, assuming that it is the input value (2.0) of the relative dielectric constant used in the calculation of the device simulator in step 5.
If they do not match, the process returns to step 3 to select the next hypothetical value 2.1 and thereafter proceed in the same manner. That is, the process is repeated until F (Sn) and f (D (Sn)) match.
In this embodiment, F (Sn) and f (D (Sn)) coincide with each other when Pk = 2.6 selected at the seventh time. Therefore, the dielectric constant of the inter-wiring insulating film that has undergone the manufacturing process in the present embodiment is 2.6. Since the design value of the relative dielectric constant of this film was 2.3, the relative dielectric constant deteriorated by about 13% due to the influence of the manufacturing process.
本実施形態の如く、等配線密度櫛パターンTEGを用いた場合には、図7,8の近似直線の傾きのみで比誘電率が決まる為、測定器や図2のB,C部等に寄生する容量成分の値に寄らない比誘電率の測定が可能になる。そして、仕上がり配線幅のシフトに対する比誘電率の測定値への影響も、例えば全ての配線幅が固定量でシフトする場合、配線幅のシフトに対する比誘電率の測定値への影響は図9の実線で示すような関係となる。図9の破線で示す曲線は、本測定方法を用いずに、配線間隔90nmパターンの1点データのみを用いて比誘電率測定を実施した際の配線幅シフトに対する比誘電率の測定値への影響である。破線は実線より急峻な変化をし、本測定方法が配線幅シフトに対して正確な比誘電率の測定値を得ることが出来るのが判る。配線幅が固定比でシフトする場合においても、比誘電率測定に関する本測定方法と、配線間隔90nmパターンの1点データのみを用いた測定方法の比較では、前者が図10の実線、後者が図10の破線で示すような関係となり、このような場合でも、破線は実線より急峻な変化をし、本測定方法により正確な比誘電率の測定値が得られることが判る。尚、等配線密度櫛パターンTEGでなければ、容量値と配線間隔の逆数の関係は図7,8の如きの直線的な分布にはならないので、本測定方法では等配線密度櫛パターンTEGを用いることが必要である。 When the equal wiring density comb pattern TEG is used as in the present embodiment, the relative permittivity is determined only by the inclination of the approximate line in FIGS. It is possible to measure the relative dielectric constant without depending on the value of the capacitance component. The influence on the measured value of the relative permittivity with respect to the shift of the finished wiring width is, for example, when all the wiring widths are shifted by a fixed amount, the influence on the measured value of the relative permittivity with respect to the shift of the wiring width is shown in FIG. The relationship is as shown by the solid line. The curve shown by the broken line in FIG. 9 shows the relative dielectric constant measured with respect to the wiring width shift when the relative dielectric constant measurement is performed using only one point data of the wiring interval 90 nm pattern without using this measurement method. It is an influence. The broken line changes more steeply than the solid line, and it can be seen that this measurement method can obtain an accurate measured value of the relative dielectric constant with respect to the wiring width shift. Even when the wiring width is shifted by a fixed ratio, the comparison between the present measurement method for measuring the relative permittivity and the measurement method using only one point data of the wiring spacing 90 nm pattern shows that the former is a solid line in FIG. In this case, the broken line changes more rapidly than the solid line, and it can be seen that an accurate measured value of the relative dielectric constant can be obtained by this measurement method. Note that, unless it is an equal wiring density comb pattern TEG, the relationship between the reciprocal of the capacitance value and the wiring interval does not have a linear distribution as shown in FIGS. It is necessary.
図11は、本発明の方法が実施される装置の概略図である。
すなわち、図1のステップ3〜ステップ7は、以下に述べるコンピュータによって実行される。
FIG. 11 is a schematic diagram of an apparatus in which the method of the present invention is implemented.
That is, steps 3 to 7 in FIG. 1 are executed by a computer described below.
図11中、1はコンピュータにおける制御手段、2は入力手段、3は記憶手段である。
11は、各TEGにおける絶縁体の膜厚、絶縁体の下層に設けられたストッパ膜への導電体(Cu膜)の入り込み深さ、及び/又は導電体間隔(Cu膜)の構造パラメータ値と、前記TEGにおける導電体間の静電容量値との関係Xを求める関係X算出手段である。
12は、絶縁体の比誘電率の仮想値、及び構造パラメータ値(設計値)を基にして静電容量値を算出する静電容量値算出手段である。
13は、静電容量値算出手段12による算出に用いられた構造パラメータ値と算出された静電容量値との関係Yを求める関係Y算出手段である。
14は、関係X算出手段11で求められた関係Xと関係Y算出手段13で求められた関係Yとが合致するか否かを比較する比較手段である。
4は、比較手段14による比較の結果、関係Xと関係Yとが合致した時、制御手段1が記憶されている静電容量値の算出に用いられた仮想比誘電率値を記憶手段3から読み出し、この読み出された仮想比誘電率値を絶縁体の比誘電率の値であるとして出力する出力手段である。
In FIG. 11, 1 is a control means in the computer, 2 is an input means, and 3 is a storage means.
11 is a structure parameter value of the film thickness of the insulator in each TEG, the penetration depth of the conductor (Cu film) into the stopper film provided in the lower layer of the insulator, and / or the distance between the conductors (Cu film). , A relation X calculation means for obtaining a relation X with a capacitance value between conductors in the TEG.
Reference numeral 13 denotes relation Y calculation means for obtaining a relation Y between the structural parameter value used for calculation by the capacitance value calculation means 12 and the calculated capacitance value.
Reference numeral 14 denotes a comparison unit that compares whether or not the relationship X obtained by the relationship X calculation unit 11 matches the relationship Y obtained by the relationship Y calculation unit 13.
4 shows that when the relation X matches the relation Y as a result of the comparison by the comparison means 14, the virtual relative dielectric constant value used for calculation of the capacitance value stored by the control means 1 is stored from the storage means 3. The output means outputs the read virtual relative dielectric constant value as the relative dielectric constant value of the insulator.
そして、本装置によって上記ステップが実行されることによって、比誘電率が求められるようになる。 Then, when the above steps are executed by this apparatus, the relative dielectric constant can be obtained.
1 制御手段
11 関係X算出手段
12 静電容量値算出手段
13 関係Y算出手段
14 比較手段
4 出力手段
特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己
DESCRIPTION OF SYMBOLS 1 Control means 11 Relation X calculation means 12 Capacitance value calculation means 13 Relation Y calculation means 14 Comparison means 4 Output means
Patent applicant Next-generation semiconductor material technology research association
Representative Katsumi Udaka
Claims (2)
前記試料における前記絶縁体の膜厚、前記絶縁体の下層に設けられたストッパ膜への前記導電体の入り込み深さ、及び/又は前記導電体間隔の構造パラメータ値を測定する構造パラメータ値測定ステップと、
前記試料における前記導電体間の静電容量値を測定する静電容量値測定ステップと、
前記絶縁体の比誘電率の仮想値、及び前記構造パラメータ値測定ステップの測定値に相当する構造パラメータ値を用いて、所定の静電容量算出シミュレータにより、静電容量値を算出する静電容量値算出ステップと、
前記構造パラメータ値測定ステップで得られた測定値と前記静電容量値測定ステップで得られた静電容量値との関係Xと、前記静電容量値算出ステップで用いられた構造パラメータ値と該静電容量値算出ステップで算出された静電容量値との関係Yとが合致するか否かを比較する比較ステップと、
前記比較ステップで前記関係Xと前記関係Yとが合致した時の該当する比誘電率の仮想値を前記絶縁体の比誘電率の値であると決定する決定ステップ
とを具備することを特徴とする比誘電率の値を求める方法。 A method for obtaining a value of a relative dielectric constant of an insulator in a sample in which a conductor is provided in a predetermined pattern in the insulator,
Structural parameter value measuring step for measuring the thickness of the insulator in the sample, the depth of penetration of the conductor into the stopper film provided in the lower layer of the insulator, and / or the structural parameter value of the distance between the conductors When,
A capacitance value measuring step for measuring a capacitance value between the conductors in the sample;
Capacitance for calculating a capacitance value by a predetermined capacitance calculation simulator using a virtual value of the relative dielectric constant of the insulator and a structure parameter value corresponding to the measurement value of the structure parameter value measurement step A value calculation step;
The relationship X between the measurement value obtained in the structural parameter value measurement step and the capacitance value obtained in the capacitance value measurement step, the structure parameter value used in the capacitance value calculation step, and the A comparison step for comparing whether or not the relationship Y with the capacitance value calculated in the capacitance value calculation step matches;
And determining the virtual value of the relative dielectric constant when the relation X and the relation Y are matched in the comparison step as the relative dielectric constant value of the insulator. A method for obtaining the relative dielectric constant value.
前記試料における前記絶縁体の膜厚、前記絶縁体の下層に設けられたストッパ膜への前記導電体の入り込み深さ、及び/又は前記導電体間隔の構造パラメータ値と、前記試料における前記導電体間の測定された静電容量値との関係Xを求める関係X算出手段と、
前記絶縁体の比誘電率の仮想値、及び構造パラメータ値を基にして静電容量値を算出する静電容量値算出手段と、
前記静電容量値算出手段による算出に用いられた構造パラメータ値と算出された静電容量値との関係Yを求める関係Y算出手段と、
前記関係X算出手段で求められた関係Xと前記関係Y算出手段で求められた関係Yとが合致するか否かを比較する比較手段と、
前記比較手段による比較の結果、関係Xと関係Yとが合致した時、その対応する算出された静電容量値の仮想比誘電率値を前記絶縁体の比誘電率の値であるとして出力する出力手段
とを具備することを特徴とする比誘電率値求得装置。 An apparatus for obtaining a value of a relative dielectric constant of an insulator in a sample in which a conductor is provided in a predetermined pattern in the insulator,
The thickness of the insulator in the sample, the depth of penetration of the conductor into the stopper film provided in the lower layer of the insulator, and / or the structural parameter value of the conductor spacing, and the conductor in the sample A relation X calculation means for obtaining a relation X with a measured capacitance value between;
A capacitance value calculating means for calculating a capacitance value based on a virtual value of a relative dielectric constant of the insulator and a structure parameter value;
A relationship Y calculating means for obtaining a relationship Y between the structural parameter value used for the calculation by the capacitance value calculating means and the calculated capacitance value;
Comparing means for comparing whether or not the relationship X calculated by the relationship X calculating means and the relationship Y calculated by the relation Y calculating means match;
When the relation X and the relation Y match as a result of the comparison by the comparison means, the virtual relative dielectric constant value of the corresponding calculated capacitance value is output as the relative dielectric constant value of the insulator. And a relative dielectric constant value obtaining apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006068993A JP4774545B2 (en) | 2006-03-14 | 2006-03-14 | Method for obtaining value of relative permittivity and device for obtaining relative permittivity value |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006068993A JP4774545B2 (en) | 2006-03-14 | 2006-03-14 | Method for obtaining value of relative permittivity and device for obtaining relative permittivity value |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007248112A JP2007248112A (en) | 2007-09-27 |
JP4774545B2 true JP4774545B2 (en) | 2011-09-14 |
Family
ID=38592603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006068993A Expired - Fee Related JP4774545B2 (en) | 2006-03-14 | 2006-03-14 | Method for obtaining value of relative permittivity and device for obtaining relative permittivity value |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4774545B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011216536A (en) * | 2010-03-31 | 2011-10-27 | Consortium For Advanced Semiconductor Materials & Related Technologies | Test circuit for semiconductor integrated circuits |
CN102426299A (en) * | 2011-11-01 | 2012-04-25 | 电子科技大学 | Method for measuring effective dielectric constant of double-sided metal-foil-clad plate |
US11854180B2 (en) | 2016-01-15 | 2023-12-26 | Corning, Incorporated | Non-contact method of characterizing isostatic strength of cellular ceramic articles |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4342959B2 (en) * | 2003-01-21 | 2009-10-14 | 株式会社ルネサステクノロジ | Capacitance value measurement circuit and wiring characteristic analysis method |
JP2005301618A (en) * | 2004-04-09 | 2005-10-27 | Sharp Corp | Parasitic capacitance extraction method and program |
-
2006
- 2006-03-14 JP JP2006068993A patent/JP4774545B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007248112A (en) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4824299B2 (en) | Method and system for determining profile of integrated circuit structure or computer readable recording medium | |
KR101842055B1 (en) | Charged particle beam device and inspection device | |
US8237458B2 (en) | Electromigration testing and evaluation apparatus and methods | |
KR101906647B1 (en) | High throughput thin film characterization and defect detection | |
KR20200014938A (en) | Systems and methods for predicting defects and critical dimensions using deep learning in semiconductor manufacturing processes | |
US20080215274A1 (en) | Evaluation method of fine pattern feature, its equipment, and method of semiconductor device fabrication | |
KR20180038477A (en) | Hybrid measurement system and measurement method in thin film | |
JPH11260879A (en) | Method and device for correlation analysis of semiconductor chip, and method for adjusting semiconductor chip yield and storage medium | |
US7459319B2 (en) | Method and apparatus for characterizing features formed on a substrate | |
US20060167653A1 (en) | Testing system, a computer implemented testing method and a method for manufacturing electronic devices | |
JP2022525620A (en) | Multidimensional model of optical dispersion | |
JP4774545B2 (en) | Method for obtaining value of relative permittivity and device for obtaining relative permittivity value | |
JP4891036B2 (en) | Semiconductor device manufacturing method and semiconductor inspection apparatus | |
US9171765B2 (en) | Inline residual layer detection and characterization post via post etch using CD-SEM | |
CN1228564A (en) | Simulation method of wiring temperature rise | |
JP2002334912A (en) | Method and device for evaluating semiconductor device, method of managing manufacture of the semiconductor device, method of manufacturing the semiconductor device, and recording medium | |
Geyik et al. | Measurement uncertainty propagation in the validation of high-speed interconnects | |
KR100707585B1 (en) | System and method for automatically measuring carrier density distribution by using capacitance-voltage characteristics of mos transistor device | |
JP2010073992A (en) | Fraction defective prediction method, fraction defective prediction program, method of managing semiconductor manufacturing device, and method of manufacturing semiconductor device | |
US7445945B1 (en) | Method and apparatus for dynamic adjustment of a sampling plan based on wafer electrical test data | |
JP2009206295A (en) | Device and method for inspecting defect of semiconductor | |
US8679864B2 (en) | Method and system for determining semiconductor characteristics | |
US7376920B2 (en) | Method to monitor critical dimension of IC interconnect | |
JP3649683B2 (en) | Process variable identification method, process variable identification apparatus, and evaluation sample | |
KR102688381B1 (en) | Semiconductor device manufacturing method and process control system for semiconductor manufacturing assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4774545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |