JP4770906B2

JP4770906B2 - 表示装置

Info

Publication number: JP4770906B2
Application number: JP2008260332A
Authority: JP
Inventors: 啓介尾本; 淳一山下; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2008-10-07
Filing date: 2008-10-07
Publication date: 2011-09-14
Anticipated expiration: 2028-10-07
Also published as: US20100085340A1; CN103106867B; TW201030331A; KR20100039252A; CN101714327B; CN101714327A; JP2010091703A; CN103106867A

Description

本発明は、表示装置に関し、特に、高速かつ高精度な焼き付き補正を行うことができるようにする表示装置に関する。

発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型のパネル（ＥＬパネル）の開発が近年盛んになっている。有機ＥＬデバイスは、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは、印加電圧が１０Ｖ以下で駆動するため低消費電力であり、自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易であるという特長を有する。また、有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、ＥＬパネルでは動画表示時の残像が発生しないという利点がある。

有機ＥＬデバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば以下の特許文献１乃至５に記載されている。

特開２００３−２５５８５６号公報特開２００３−２７１０９５号公報特開２００４−１３３２４０号公報特開２００４−０２９７９１号公報特開２００４−０９３６８２号公報

ところで、有機ＥＬデバイスには、発光量および発光時間に比例して輝度効率が低下する特性がある。有機ＥＬデバイスの発光輝度は電流値と輝度効率の積で表されるため、輝度効率の低下は発光輝度の低下となる。画面に表示される内容として、各画素で一様な表示を行う画像は稀であり、画素ごとに発光量が異なるのが一般的である。従って、過去の発光量および発光時間の違いにより、同一の駆動条件下であっても各画素で発光輝度の低下の度合いが異なり、輝度低下のばらつきが視覚的に認識される現象が発生する。この輝度低下のばらつきが視覚的に認識される現象を焼き付き現象という。

ＥＬパネルでは、焼き付き現象を防止するため、画素の発光輝度を測定し、焼き付きによる発光輝度の低下を補正する焼き付き補正を行うものがあるが、従来の焼き付き補正では、補正が十分に行われないことがあった。

本発明は、このような状況に鑑みてなされたものであり、高速かつ高精度な焼き付き補正を行うことができるようにするものである。

本発明の一側面の表示装置は、ダイオード特性を有し、駆動電流に応じて自発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する蓄積容量とを少なくとも有する画素が行列状に複数配置されているパネルと、前記パネルの裏面に取り付けられ、前記画素の発光輝度を測定する受光センサと、前記受光センサにより測定された初期状態としての前記画素の発光輝度と所定時間経過後の前記画素の発光輝度とを比較して算出した輝度低下量に基づいて、経時劣化による輝度低下の補正データを演算する演算手段と、前記補正データに基づいて、経時劣化による輝度低下を補正した前記映像信号を前記画素に供給させる駆動制御手段とを備え、前記パネルの前記画素の領域には、前記パネルの裏面に取り付けられた前記受光センサに近い側から順に、前記駆動用トランジスタまたは前記サンプリング用トランジスタのゲート電極、前記発光素子の光を前記パネルの表面側に反射させる反射膜、および前記発光素子の発光層が、少なくとも形成されており、前記反射膜には、前記パネルの裏面に取り付けられた前記受光センサへ前記発光層からの光を透過させる開口部が設けられており、前記駆動用トランジスタまたは前記サンプリング用トランジスタのゲート電極は、前記開口部の直下と異なる位置に配置されている。

前記開口部には前記発光層が埋め込まれるようにすることができる。

本発明の一側面においては、ダイオード特性を有し、駆動電流に応じて自発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、駆動電流を発光素子に供給する駆動用トランジスタと、発光素子のアノード側と駆動用トランジスタのゲートに接続され、所定の電位を保持する蓄積容量とを少なくとも有する画素が行列状に複数配置されているパネルの裏面に取り付けられた受光センサにより、初期状態としての画素の発光輝度と所定時間経過後の画素の発光輝度が測定され、それらを比較して算出した輝度低下量に基づいて、経時劣化による輝度低下の補正データが演算され、補正データに基づいて、経時劣化による輝度低下を補正した映像信号が画素に供給される。パネルの画素の領域には、パネルの裏面に取り付けられた受光センサに近い側から順に、駆動用トランジスタまたはサンプリング用トランジスタのゲート電極、発光素子の光をパネルの表面側に反射させる反射膜、および発光素子の発光層が、少なくとも形成されており、反射膜には、パネルの裏面に取り付けられた受光センサへ発光層からの光を透過させる開口部が設けられており、駆動用トランジスタまたはサンプリング用トランジスタのゲート電極は、開口部の直下と異なる位置に配置されている。

本発明の一側面によれば、高速かつ高精度な焼き付き補正を行うことができる。

＜本発明の実施の形態＞
［表示装置の構成］
図１は、本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。

図１の表示装置１は、ＥＬパネル２、複数の受光センサ３からなるセンサ群４、および制御部５を含むように構成されている。ＥＬパネル２は、有機ＥＬ(Electro Luminescent)デバイスを自発光素子として用いたパネルとして構成されている。受光センサ３は、ＥＬパネル２の発光輝度を測定するセンサとして構成されている。制御部５は、複数の受光センサ３から得たＥＬパネル２の発光輝度に基づいてＥＬパネル２の表示を制御する。

［ＥＬパネルの構成］
図２は、ＥＬパネル２の構成例を示すブロック図である。

ＥＬパネル２は、画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５を含むように構成されている。画素アレイ部１０２は、Ｎ×Ｍ個（Ｎ,Ｍは相互に独立した１以上の整数値）の画素（画素回路）１０１−（１，１）乃至１０１−（Ｎ，Ｍ）が行列状に配置されて構成されている。水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５は、画素アレイ部１０２を駆動する駆動部として動作する。

また、ＥＬパネル２は、Ｍ本の走査線ＷＳＬ１０−１乃至１０−Ｍ、Ｍ本の電源線ＤＳＬ１０−１乃至１０−Ｍ、およびＮ本の映像信号線ＤＴＬ１０−１乃至１０−Ｎも有する。

なお、以下において、走査線ＷＳＬ１０−１乃至１０−Ｍそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０と称する。また、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれを特に区別する必要がない場合、単に、映像信号線ＤＴＬ１０と称する。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）および電源線ＤＳＬ１０−１乃至１０−Ｍについても同様に、画素１０１および電源線ＤＳＬ１０と称する。

画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１行目の画素１０１−（１，１）乃至１０１−（Ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素１０１−（１，Ｍ）乃至１０１−（Ｎ，Ｍ）は、走査線ＷＳＬ１０−Ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−Ｍで電源スキャナ１０５とそれぞれ接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の行方向に並ぶその他の画素１０１についても同様である。

また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１列目の画素１０１−（１，１）乃至１０１−（１，Ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素１０１−（Ｎ，１）乃至１０１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ１０−Ｎで水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の列方向に並ぶその他の画素１０１についても同様である。

ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−Ｍに第１電位（後述するＶｃｃ）または第２電位（後述するＶｓｓ）の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間内（１Ｈ）で映像信号に対応する信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−Ｍに供給する。

［画素１０１の配列構成］
図３は、ＥＬパネル２の各画素１０１が発光する色の配列を示している。

画素アレイ部１０２の各画素１０１は、赤（Ｒ）、緑（Ｇ）、または青（Ｂ）のいずれかの色を発光するいわゆる副画素（サブピクセル）に相当し、行方向（図面左右方向）に並ぶ赤、緑、および青の３つの画素１０１で表示単位としての１画素が構成される。

なお、図３では、ライトスキャナ１０４が画素アレイ部１０２の左側に配置されるとともに、走査線ＷＳＬ１０および電源線ＤＳＬ１０が画素１０１の下側から接続されている点が図２と異なる。水平セレクタ１０３、ライトスキャナ１０４、電源スキャナ１０５、および、各画素１０１と接続される配線は、必要に応じて適切な位置に配置することができる。

［画素１０１の詳細回路構成］
図４は、ＥＬパネル２に含まれるＮ×Ｍ個の画素１０１のうちの１つの画素１０１を拡大することにより、画素１０１の詳細な回路構成を示したブロック図である。

なお、図４において画素１０１と接続されている走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、および電源線ＤＳＬ１０のそれぞれは、図２に対応させると次のようになる。即ち、図２における画素１０１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）に対して、走査線ＷＳＬ１０−（ｎ，ｍ）、映像信号線ＤＴＬ１０−（ｎ，ｍ）、および電源線ＤＳＬ１０−（ｎ，ｍ）のそれぞれが対応する。

図４の画素１０１は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、および発光素子３４を有する。サンプリング用トランジスタ３１のゲートは走査線ＷＳＬ１０と接続され、サンプリング用トランジスタ３１のドレインは映像信号線ＤＴＬ１０と接続されるとともに、ソースが駆動用トランジスタ３２のゲートｇと接続されている。

駆動用トランジスタ３２のソース及びドレインの一方は発光素子３４のアノードに接続され、他方が電源線ＤＳＬ１０に接続される。蓄積容量３３は、駆動用トランジスタ３２のゲートｇと発光素子３４のアノードに接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３５に接続されている。この電位ＶｃａｔはGNDレベルであり、従って、配線３５は接地配線である。

サンプリング用トランジスタ３１および駆動用トランジスタ３２は、いずれもＮチャネル型トランジスタである。よって、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができる。これにより、画素回路の製造コストをより安価にすることができる。勿論、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンや単結晶シリコンで作成しても構わない。

発光素子３４は、有機ＥＬ素子で構成される。有機ＥＬ素子はダイオード特性を有する電流発光素子である。よって、発光素子３４は、供給される電流値Ｉｄｓに応じた階調の発光を行う。

以上のように構成される画素１０１において、サンプリング用トランジスタ３１が、走査線ＷＳＬ１０からの制御信号に応じてオン（導通）し、映像信号線ＤＴＬ１０を介して階調に応じた信号電位Ｖｓｉｇの映像信号をサンプリングする。蓄積容量３３は、映像信号線ＤＴＬ１０を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、第１電位Ｖｃｃにある電源線ＤＳＬ１０から電流の供給を受け、蓄積容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す（供給する）。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素１０１が発光する。

画素１０１は、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を蓄積容量３３に保持させる機能である。閾値補正機能を発揮させることで、ＥＬパネル２の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。

また、画素１０１は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、蓄積容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。

さらに、画素１０１は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能である。ブートストラップ機能の発揮により、駆動用トランジスタ３２のゲートとソース間の電圧Ｖｇｓを一定に維持することが出来る。

［画素１０１の動作の説明］
図５は、画素１０１の動作を説明するタイミングチャートである。

図５は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ１０、電源線ＤＳＬ１０、および映像信号線ＤＴＬ１０の電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。

図５において、時刻ｔ₁までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ₁である。

発光期間Ｔ₁が終了した時刻ｔ₁から時刻ｔ₄までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾値電圧補正動作の準備を行う閾値補正準備期間Ｔ₂である。

閾値補正準備期間Ｔ₂では、時刻ｔ₁において、電源スキャナ１０５が、電源線ＤＳＬ１０の電位を高電位である第１電位Ｖｃｃから低電位である第２電位Ｖｓｓに切換える。そして、時刻ｔ₂において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線ＤＴＬ１０の第２電位Ｖｓｓにリセットされる。

時刻ｔ₄から時刻ｔ₅までは、閾値補正動作を行う閾値補正期間Ｔ₃である。閾値補正期間Ｔ₃では、時刻ｔ₄において、電源スキャナ１０５により、電源線ＤＳＬ１０の電位が高電位Ｖｃｃに切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートとソースとの間に接続された蓄積容量３３に書き込まれる。

時刻ｔ₅から時刻ｔ₇までの書き込み＋移動度補正準備期間Ｔ₄では、走査線ＷＳＬ１０の電位が高電位から低電位に一旦切換えられる。また、時刻ｔ₇の前の時刻ｔ₆において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。

そして、時刻ｔ₇から時刻ｔ₈までの書き込み＋移動度補正期間Ｔ₅において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ₇から時刻ｔ₈までの間、走査線ＷＳＬ１０の電位が高電位に設定され、これにより、映像信号に対応する信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で蓄積容量３３に書き込まれる。また、移動度補正用の電圧ΔＶ_μが蓄積容量３３に保持された電圧から差し引かれる。

書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定され、それ以降、発光期間Ｔ₆として、信号電圧Ｖｓｉｇに応じた発光輝度で発光素子３４が発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶ_μとによって調整されているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。

なお、発光期間Ｔ₆の最初でブートストラップ動作が行われ、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_μを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

また、時刻ｔ₈から所定時間経過後の時刻ｔ₉において、映像信号線ＤＴＬ１０の電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図５において、時刻ｔ₂から時刻ｔ₉までの期間は水平期間（１Ｈ）に相当する。

以上のようにして、ＥＬパネル２の各画素１０１では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。

［画素１０１の動作の別の例の説明］
図６は、画素１０１の動作の別の例を説明するタイミングチャートである。

上述した図５の例では、閾値補正動作は１Ｈ期間に１回行われていた。ただし、１Ｈ期間が短く、１Ｈ期間内で閾値補正動作を行うことが難しい場合がある。そのような場合には、複数の１Ｈ期間にわたって複数回の閾値補正動作を行わせることができる。

図６の例では、閾値補正動作は、連続する３Ｈ期間で行われる。即ち、図６の例では、閾値補正期間Ｔ₃が３回に分割されている。なお、その他の画素１０１の動作は、図５の例の動作と同様である。よって、これらの動作の説明については省略する。

［焼き付き補正制御の機能ブロック図］
ところで、有機ＥＬデバイスには、発光量および発光時間に比例して発光輝度が低下する特性を有している。ＥＬパネル２に表示される画像として、各画素１０１で一様な表示を行うものは稀であり、画素１０１ごとに発光量が異なるのが一般的である。従って、所定の時間が経過すると、それまでの発光量および発光時間に応じて各画素１０１の輝度効率の低下の度合いの差が顕著になってくる。このため、同一の駆動条件下では、あたかも焼き付きが生じているように、発光輝度が異なる現象（以下、焼き付き現象と称する）がユーザに視認される。そこで、表示装置１は、輝度効率の低下の度合いが異なることにより生じる焼き付き現象を補正するための焼き付き補正制御を行っている。

図７は、焼き付き補正制御を実行するために必要な表示装置１の機能的構成例を示す機能ブロック図を示している。

受光センサ３は、各画素１０１の発光の妨げとならないように、ＥＬパネル２の裏面（表示面と反対側の面）に取り付けられている。また、受光センサ３は、所定の領域につき１個の割合で均等に配置されている。図７に示される例では、センサ群４は９個の受光センサ３により構成されているが、ＥＬパネル２の裏面に配置する受光センサ３の個数は、これに限定されるものではない。受光センサ３それぞれは、自分の担当する領域内の各画素１０１の発光輝度を測定する。具体的には、受光センサ３それぞれは、自分の領域内の画素１０１が１画素ずつ順に発光したとき、ＥＬパネル２の前面のガラス基板等に反射して入射されてくる光を受光し、受光輝度に応じたアナログの受光信号（電圧信号）を制御部５に供給する。

制御部５は、増幅部５１、ＡＤ変換部５２、補正演算部５３、補正データ記憶部５４、および駆動制御部５５により構成されている。

増幅部５１は、各受光センサ３から供給されるアナログの受光信号を増幅してＡＤ変換部５２に供給する。ＡＤ変換部５２は、増幅部５１から供給される増幅後のアナログの受光信号をデジタルの信号（輝度データ）に変換し、補正演算部５３に供給する。

補正演算部５３は、画素アレイ部１０２の各画素１０１について、初期状態（出荷状態）時の輝度データと、所定期間経過後（経時劣化後）の輝度データを比較することにより、各画素１０１の輝度低下量を算出する。そして、補正演算部５３は、算出した輝度低下量に基づいて、輝度低下を補正する補正データを画素１０１ごとに演算する。演算された各画素１０１の補正データは、補正データ記憶部５４に供給される。補正演算部５３は、例えば、FPGA（Field Programmable Gate Alley）、ASIC(Application Specific Integrated Circuit)などの信号処理ICで構成することができる。

補正データ記憶部５４は、補正演算部５３により演算された各画素１０１の補正データを記憶する。また、補正データ記憶部５４は、補正演算に使用される各画素１０１の初期状態時の各画素１０１の輝度データも記憶する。

駆動制御部５５は、水平セレクタ１０３を制御して、各画素１０１に、表示装置１に入力された映像信号に対応する信号電位Ｖｓｉｇを供給させる。ここで、駆動制御部５５は、補正データ記憶部５４に記憶されている各画素１０１の補正データを取得して、経時劣化による輝度低下を補正した信号電位Ｖｓｉｇを決定する。

［画素１０１の初期データ取得処理］
次に、図８のフローチャートを参照して、画素アレイ部１０２の各画素１０１の初期状態時の輝度データを取得する初期データ取得処理を説明する。図８の処理は、例えば、受光センサ３に対応するように分割された各領域で並行して実行される。

初めに、ステップＳ１において、駆動制御部５５は、まだ輝度データを取得していない領域内の１つの画素１０１を、予め決められた所定の階調（明るさ）で発光させる。ステップＳ２において、受光センサ３は、受光輝度に応じたアナログの受光信号（電圧信号）を制御部５の増幅部５１に出力する。

ステップＳ３において、増幅部５１は、受光センサ３から供給された受光信号を増幅し、ＡＤ変換部５２に供給する。ステップＳ４において、ＡＤ変換部５２は、増幅後のアナログの受光信号をデジタルの信号（輝度データ）に変換し、補正演算部５３に供給する。ステップＳ５において、補正演算部５３は、供給された輝度データを補正データ記憶部５４に供給し、記憶させる。

ステップＳ６において、駆動制御部５５は、領域内のすべての画素１０１について輝度データを取得したかを判定する。ステップＳ６で、領域内のすべての画素１０１についてまだ輝度データを取得していないと判定された場合、処理はステップＳ１に戻り、ステップＳ１乃至Ｓ６の処理が繰り返される。即ち、輝度データをまだ取得していない領域内の１つの画素１０１が所定の階調で発光され、輝度データが取得される。

一方、ステップＳ６で、領域内のすべての画素１０１について輝度データを取得したと判定された場合、処理は終了する。

［画素１０１の補正データ取得処理］
図９は、図８の処理を行ってから所定期間経過後に実行される、補正データ取得処理のフローチャートである。この処理も、図８の処理と同様に、受光センサ３対応して分割された各領域で並行して実行される。

ステップＳ２１乃至Ｓ２４の処理は、上述した図８のステップＳ１乃至Ｓ４の処理とそれぞれ同様であるので、その説明は省略する。即ち、ステップＳ２１乃至Ｓ２４の処理では、初期データ取得処理と同一の条件の下で、画素１０１の輝度データが取得される。

ステップＳ２５において、補正演算部５３は、初期データ取得処理を実行したときの同一の画素１０１の輝度データ（初期データ）を補正データ記憶部５４から取得する。

ステップＳ２６において、補正演算部５３は、初期状態時の輝度データと、ステップＳ２１乃至Ｓ２４で取得した輝度データを比較することにより、画素１０１の輝度低下量を算出する。ステップＳ２７において、補正演算部５３は、算出した輝度低下量に基づいて補正データを算出し、補正データ記憶部５４に記憶させる。

ステップＳ２８において、駆動制御部５５は、領域内のすべての画素１０１について補正データを取得したかを判定する。ステップＳ２８で、領域内のすべての画素１０１についてまだ補正データを取得していないと判定された場合、処理はステップＳ２１に戻り、ステップＳ２１乃至Ｓ２８の処理が繰り返される。即ち、補正データをまだ取得していない領域内の１つの画素１０１について輝度データが取得される。

一方、ステップＳ２８で、領域内のすべての画素１０１について補正データを取得したと判定された場合、処理は終了する。

以上のように、図８と図９を参照して説明した処理により、画素アレイ部１０２の各画素１０１について補正データが、補正データ記憶部５４に記憶される。

補正データ取得後は、駆動制御部５５の制御の下、映像信号に対応する信号電位であって、補正データにより経時劣化による輝度低下が補正された信号電位Ｖｓｉｇが、画素アレイ部１０２の各画素１０１に供給される。即ち、駆動制御部５５は、表示装置１に入力された映像信号に対応する信号電位に、補正データによる電位を上乗せした信号電位Ｖｓｉｇを画素１０１に供給するように水平セレクタ１０３を制御する。

なお、補正データ記憶部５４に記憶される補正データは、表示装置１に入力された映像信号に対応する信号電位に、所定の比率を乗算するような値でも良いし、所定の電圧値をオフセットさせるような値でもよい。また、表示装置１に入力された映像信号に対応する信号電位に対応した補正テーブルとして保有することも可能である。即ち、補正データ記憶部５４に記憶される補正データは、どのような形式でもよい。

次に、画素１０１のパターン構造について説明するが、その前に、従来の画素のパターン構造について説明する。

［従来の画素のパターン構造］
図１０は、従来の画素（の一部）の概略の断面図および上面図である。

従来の画素では、絶縁性のガラスなどで構成される支持基板７１上に、サンプリング用トランジスタ３１および駆動用トランジスタ３２のゲート電極７２が形成される。また、ゲート電極７２を覆うように支持基板７１上に絶縁層７３が形成される。

絶縁層７３上には、映像信号線ＤＴＬ１０や蓄積容量３３の電極などに相当する金属層７４が形成される。金属層７４は平坦化絶縁膜７５で覆われる。そして、平坦化絶縁膜７５の上に、反射電極７６が形成され、さらに反射電極７６の上に発光層７７が形成される。また、反射電極７６の周辺部には平坦化絶縁膜７８が形成される。

このように、従来の画素では、発光した光を効率良く前面に取り出すために、発光層７７の下側に反射膜としての反射電極７６が設けられている。これに対して、受光センサ３は、上述したように、ＥＬパネル２の裏面、図１０で言えば、支持基板７１の下側に取り付けられるため、受光センサ３が受光できる輝度は表示面側に取り付けた場合と比べてとても小さくなる。

［表示面と裏面の受光輝度の違い］
図１１は、表示面と裏面の受光輝度の違いを示す図である。図１１の横軸は、映像信号線ＤＴＬ１０を介して供給される信号電位Ｖｓｉｇを表し、縦軸は、受光センサ３の受光輝度を表す。

図１１において、直線Ｂ₁は、受光センサ３をＥＬパネルの表示面に設けた場合の輝度直線を示しており、直線Ｂ₂は、受光センサ３をＥＬパネルの裏面に設けた場合の輝度直線を示している。なお、表示面および裏面の取り付け位置以外の条件は同一とする。

図１１に示されるように、ＥＬパネルの裏面に設置した受光センサ３が受光できる輝度は、ＥＬパネルの表示面の約１／５００程度となる。

受光センサ３が受光できる輝度が極端に低い場合、外光等のノイズの影響を受けやすく、十分な補正の精度が維持できないという問題が発生する。また、受光センサ３の出力信号の立ち上がりが遅くなり（応答速度が遅くなり）、輝度を測定するまでの時間が長くなるという問題も生じる。そして、測定時間が短い場合には、正確な発光輝度に到達する前に測定を行ってしまい、その結果、正しい補正が行われないおそれもある。以上の問題を解決するため、ＥＬパネル２では、図１０とは異なるパターン構造が採用されている。

［ＥＬパネル２の画素１０１のパターン構造］
図１２は、図１０と対応するように示した画素１０１の概略の断面図および上面図である。

図１２では、図１０と同様に構成されている部分についての説明は省略し、異なる構成の部分についてのみ説明する。

画素１０１には、上面から見て中央部（点線で示される部分）に反射電極７６が形成されていない領域（以下、開口部という）７９が設けられている。換言すれば、画素１０１は、発光層７７の下面に配置された反射電極（反射膜）７６に、発光層７７からの光を透過する開口部７９を有する。開口部７９は、断面図に示されるように、平坦化絶縁膜により、反射電極７６の面と同一面となるように形成されている。

また、図１０の画素においては開口部７９の直下の位置に形成されていたゲート電極７２が、画素１０１では同一面上であって金属層７４の近傍に配置されている。換言すれば、発光層７７で発光された光の裏面への通り道となる開口部７９直下と異なる位置に、透過率の低い金属膜であるゲート電極７２が配置されている。

以上のように画素１０１が形成されることにより、発光層７７で発光された光が、開口部７９を通過して、ＥＬパネル２の裏面にも到達しやすくなるので、受光センサ３の受光感度がより一層向上する。

［画素１０１のパターン構造を採用した場合の効果］
図１３は、画素１０１のパターン構造を採用した場合の裏面での受光センサ３の受光輝度を示す図である。

直線Ｂ₃が、画素１０１のパターン構造を採用した場合のＥＬパネル２裏面における受光センサ３の輝度直線である。この直線Ｂ₃から明らかなように、画素１０１のパターン構造を採用した場合には、受光感度が向上している。

図１４は、図１０に示した従来の画素のパターン構造を採用した場合と、図１２に示した画素１０１のパターン構造を採用した場合との、受光センサ３の応答速度を比較した図である。

図１０に示した従来の画素では、曲線Ｙ₁で示されるように、受光センサ３の出力レベルが低いので、受光センサ３の出力信号の立ち上がりが遅く、正確な（安定した）測定を行うことができるようになるまでの時間が長い。一方、画素１０１では、曲線Ｙ₂で示されるように、受光センサ３の出力レベルが高いので、受光センサ３の出力信号の立ち上がりが早く、正確な（安定した）測定を行うことができるようになるまでの時間が短い。

従って、画素１０１のパターン構造を採用した場合には、従来のパターン構造を採用した場合よりも、発光輝度の測定時間を短縮することができる。また、受光センサ３の出力レベルが高いので、外光等のノイズの影響を受けにくくなり、補正の精度も向上する。これにより、画素１０１を採用したＥＬパネル２によれば、高速かつ高精度な焼き付き補正を行うことができる。

なお、上述した例では、開口部７９の内部には、平坦化絶縁膜を形成するようにしたが、発光層７７を形成するようにしてもよい。この場合、裏面に配置された受光センサ３の受光感度をさらに向上させることができる。

［本発明の適用先］

ところで、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

例えば、上述した画素１０１のパターン構造は、有機ＥＬデバイスを用いた自発光型のパネルのほか、FED(Field Emission Display)などのその他の自発光型のパネルに採用することもできる。

また、上述した画素１０１は、図４を参照して説明したように、２個のトランジスタ（サンプリング用トランジスタ３１と駆動用トランジスタ３２）と１個のキャパシタ（蓄積容量３３）で構成されていたが、その他の回路構成を採用することもできる。

その他の画素１０１の回路構成としては、例えば、２個のトランジスタと１個のキャパシタの構成（以下、２Ｔｒ／１Ｃ画素回路とも称する）の他に、次のような回路構成を採用できる。即ち、第１乃至第３のトランジスタを加えた、５個のトランジスタと１個のキャパシタの構成（以下、５Ｔｒ／１Ｃ画素回路とも称する）を採用することもできる。５Ｔｒ／１Ｃ画素回路を採用した画素１０１では、水平セレクタ１０３から映像信号線ＤＴＬ１０を介してサンプリング用トランジスタ３１に供給される信号電位がＶｓｉｇ固定となる。その結果、サンプリング用トランジスタ３１は駆動用トランジスタ３２への信号電位Ｖｓｉｇの供給をスイッチングする機能としてのみ動作する。また、電源線ＤＳＬ１０を介して駆動用トランジスタ３２に供給される電位が第１電位Ｖｃｃ固定となる。そして、追加された第１のトランジスタは、駆動用トランジスタ３２への第１電位Ｖｃｃの供給をスイッチングする。第２のトランジスタは、駆動用トランジスタ３２への第２電位Ｖｓｓの供給をスイッチングする。また、第３のトランジスタは、駆動用トランジスタ３２への基準電位Ｖｏｆの供給をスイッチングする。

また、その他の画素１０１の回路構成としては、２Ｔｒ／１Ｃ画素回路と５Ｔｒ／１Ｃ画素回路の中間的な回路構成を採用することもできる。即ち、４個のトランジスタと１個のキャパシタからなる構成（４Ｔｒ／１Ｃ画素回路）や、３個のトランジスタと１個のキャパシタからなる構成（３Ｔｒ／１Ｃ画素回路）を採用することもできる。４Ｔｒ／１Ｃ画素回路および３Ｔｒ／１Ｃ画素回路としては、例えば、水平セレクタ１０３からサンプリング用トランジスタ３１に供給する信号電位をＶｓｉｇとＶｏｆｓでパルス化するなどする構成を取ることができる。即ち、第３のトランジスタの１つか、または、第２および第３のトランジスタの両方を省略した構成を取ることができる。

さらに、２Ｔｒ／１Ｃ画素回路、３Ｔｒ／１Ｃ画素回路、４Ｔｒ／１Ｃ画素回路、または５Ｔｒ／１Ｃ画素回路には、有機発光材料部の容量成分を補う等の目的で、発光素子３４のアノード−カソード間に補助容量を追加してもよい。

本明細書において、フローチャートに記述されたステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本発明は、図１の表示装置１に適用できたように、各種表示装置に適用可能である。また、本発明が適用される表示装置は、様々な電子機器に入力された、若しくは、様々な電子機器内で生成した映像信号を画像若しくは映像として表示するディスプレイに適用することが可能である。ここで、様々な電子機器としては、例えば、デジタルスチルカメラやデジタルビデオカメラ、ノート型パーソナルコンピュータ、携帯電話、テレビジョン受像機などが存在する。以下この様な表示装置が適用された電子機器の例を示す。

例えば、本発明は、電子機器の一例であるテレビジョン受像機に適用できる。このテレビジョン受像機は、フロントパネル、フィルターガラス等から構成される映像表示画面を含み、本発明の表示装置をその映像表示画面に用いることにより作製される。

例えば、本発明は、電子機器の一例であるノート型パーソナルコンピュータに適用できる。このノート型パーソナルコンピュータにおいて、その本体には文字等を入力するとき操作されるキーボードを含み、その本体カバーには画像を表示する表示部を含む。このノート型パーソナルコンピュータは、本発明の表示装置をその表示部に用いることにより作製される。

例えば、本発明は、電子機器の一例である携帯端末装置に適用できる。この携帯端末装置は、上部筺体と下部筺体とを有している。この携帯端末装置の状態としては、それらの２つの筺体が開いた状態と、閉じた状態とが存在する。この携帯端末装置は、上述した上側筐体と下側筐体との他、連結部（ここではヒンジ部）、ディスプレイ、サブディスプレイ、ピクチャーライト、カメラ等を含み、本発明の表示装置をそのディスプレイやサブディスプレイに用いることにより作製される。

例えば、本発明は、電子機器の一例であるデジタルビデオカメラに適用可能である。デジタルビデオカメラは、本体部、前方を向いた側面に被写体撮影用のレンズ、撮影時のスタート／ストップスイッチ、モニター等を含み、本発明の表示装置をそのモニターに用いることにより作製される。

本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。ＥＬパネルの構成例を示すブロック図である。画素が発光する色の配列を示す図である。画素の詳細な回路構成を示したブロック図である。画素の動作を説明するタイミングチャートである。画素の動作の別の例を説明するタイミングチャートである。焼き付き補正制御に関する表示装置の機能ブロック図である。初期データ取得処理の例を説明するフローチャートである。補正データ取得処理の例を説明するフローチャートである。従来の画素の概略の断面図および上面図である。ＥＬパネルの表示面と裏面の受光輝度の違いを示す図である。図１の画素の概略の断面図および上面図である。図１の画素のパターン構造による効果について説明する図である。図１の画素のパターン構造による効果について説明する図である。

符号の説明

１表示装置，２ＥＬパネル，３受光センサ，５制御部，３１サンプリング用トランジスタ，３２駆動用トランジスタ，３３蓄積容量，３４発光素子，１０１画素，５３補正演算部，５４補正データ記憶部，５５駆動制御部，７２ゲート電極，７６反射電極，７７発光層，７９開口部

Claims

ダイオード特性を有し、駆動電流に応じて自発光する発光素子と、
映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する蓄積容量と
を少なくとも有する画素が行列状に複数配置されているパネルと、
前記パネルの裏面に取り付けられ、前記画素の発光輝度を測定する受光センサと、
前記受光センサにより測定された初期状態としての前記画素の発光輝度と所定時間経過後の前記画素の発光輝度とを比較して算出した輝度低下量に基づいて、経時劣化による輝度低下の補正データを演算する演算手段と、
前記補正データに基づいて、経時劣化による輝度低下を補正した前記映像信号を前記画素に供給させる駆動制御手段と
を備え、
前記パネルの前記画素の領域には、前記パネルの裏面に取り付けられた前記受光センサに近い側から順に、前記駆動用トランジスタまたは前記サンプリング用トランジスタのゲート電極、前記発光素子の光を前記パネルの表面側に反射させる反射膜、および前記発光素子の発光層が、少なくとも形成されており、
前記反射膜には、前記パネルの裏面に取り付けられた前記受光センサへ前記発光層からの光を透過させる開口部が設けられており、
前記駆動用トランジスタまたは前記サンプリング用トランジスタのゲート電極は、前記開口部の直下と異なる位置に配置されている
表示装置。
前記開口部には前記発光層が埋め込まれる
請求項１に記載の表示装置。