JP4765708B2 - 容量式物理量センサ - Google Patents

Description

本発明は、物理量が加えられたときにセンサエレメントとして備えられた可動電極と固定電極との間に形成される容量が変化することを利用して、加えられた物理量を検出する容量式物理量センサに関するもので、特に加速度センサに用いて好適である。

従来より、一般的に使用されている車載用加速度センサとして、容量式加速度センサがある。この容量式加速度センサは、加速度変化により生じるセンサエレメントでの容量変化をＣ−Ｖ変換回路にて電気信号に変換し、変換された電気信号をサンプルホールド回路およびスイッチトキャパシタ回路を有する信号処理回路にて差動増幅することでセンサ出力を発生させるようになっている（例えば、特許文献１参照）。

このような構成の容量式加速度センサでは、センサエレメントを構成する可動電極と固定電極の間に異物が挟まると、加速度が発生しても、その加速度に応じた容量変化が起きなくなる。このため、スティッキング検査と呼ばれる可動電極と固定電極とを引っ付ける検査を行うことが提案されている。

このスティッキング検査では、可動電極と固定電極を引っ付けるための電圧を印加し、可動電極と固定電極との間に異物があるか否かで可動電極と固定電極の間隔が変わり、センサ出力が変わることから、そのセンサ出力に基づいて可動電極と固定電極との間に異物が挟まっているか否かを検出する。例えば、スティッキング検査の際には、固定電極に印加される搬送波を通常の加速度検出時よりも高い電圧（例えば１０Ｖ）にし、かつ、Ｃ−Ｖ変換回路に備えられるオペアンプの参照電圧を通常時に使用される電圧Ｖｄｄ／２以上の電圧Ｖｐｐに切り替えて可動電極の電位を電圧Ｖｐｐに上昇させることで、可動電極を移動させ、センサ出力をモニタリングする。
特開２００５−４３３０９号公報

従来では、スティッキング検査は、低い加速度検出に用いられる加速度センサに対してのみ行われている。これは、高加速度検出に用いられる加速度センサでは、可動電極のバネ定数が高いため、スティッキング検査を行おうとすると高い電圧が必要になることから、Ｃ−Ｖ変換回路をはじめ、スイッチトキャパシタ回路等に備えられるトランジスタなどの半導体素子を高耐圧なものにしなければならず、センサ回路が備えられる半導体チップのサイズが大型化してしまい、微細化の要求に応えられないためである。しかしながら、高い加速度検出に用いられる加速度センサについても、スティッキング検査を行えるようにしたいという要望がある。

本発明は上記点に鑑みて、可動電極のバネ定数が大きな加速度センサに対しても、スティッキング検査が行えるようにすることを目的とする。

上記目的を達成するため、本発明では、Ｃ−Ｖ変換回路（２１）における入力側にスティッキング検査用の電圧（Ｖｐｐ）を印加する高電圧発生回路（２３）を備えると共に、Ｃ−Ｖ変換回路（２１）に、該Ｃ−Ｖ変換回路（２１）の出力を差動増幅回路（２２）に入力するか否かを制御する検査用スイッチ（２１ｄ）を備える。そして、加速度検出時には、検査用スイッチ（２１）をＯＮさせた状態で固定電極（２ａ、２ｂ）に対して搬送波（ＰＷ１、ＰＷ２）を印加し、Ｃ−Ｖ変換回路（２１）の出力を差動増幅回路（２２）で差動増幅してセンサ出力を発生させ、スティッキング検査時には、高電圧発生回路（２３）が発生させる電圧（Ｖｐｐ）をＣ−Ｖ変換回路（２１）の入力側に印加しつつ、固定電極（１ａ、１ｂ）に対して搬送波（ＰＷ１、ＰＷ２）として加速度検出時よりも高い電圧を印加すると共に、検査用スイッチ（２１ｄ）をＯＦＦすることでＣ−Ｖ変換回路（２１）の出力が差動増幅回路（２２）に入力されないようにし、Ｃ−Ｖ変換回路（２１）の出力を検査用出力として発生させることを特徴としている。

このように、スティッキング検査時には、Ｃ−Ｖ変換回路（２１）の出力を検査用出力としてモニタすることで、可動電極（１ａ、１ｂ）と固定電極（２ａ、２ｂ）との間に異物が挟まっているか否かの検出が行えるようにしている。そして、このスティッキング検査時に、検査用スイッチ（２１ｄ）をＯＦＦにし、Ｃ−Ｖ変換回路（２１）の出力が差動増幅回路（２２）に伝わらないようにしている。

このため、スティッキング検査時に可動電極（１ａ、１ｂ）に高電圧発生回路（２３）の発生させる電圧（Ｖｐｐ）を印加するためにＣ−Ｖ変換回路（２１）の入力側に高電圧発生回路（２３）の発生させる電圧（Ｖｐｐ）を印加しても、それに基づくＣ−Ｖ変換回路（２１）の出力が差動増幅回路（２２）に印加されないようにできる。これにより、差動増幅回路（２２）に備えられるトランジスタを高耐圧なものにする必要が無くなり、検出回路（２０）を形成するための半導体チップのサイズの大型化を防止できる。したがって、高い加速度検出に用いられる加速度センサについても、スティッキング検査を行えるようにすることが可能となる。

また、可動電極（１ａ、１ｂ）を第１、第２固定電極（２ａ、２ｂ）で挟むような構成とする場合には、第１、第２固定電極（２ａ、２ｂ）に対して互いに逆位相となる周期的な電圧の搬送波（ＰＷ１、ＰＷ２）を印加することで、加速度検出やスティッキング検査を行うことが可能である。

なお、Ｃ−Ｖ変換回路（２１）を、例えば、容量の変化に応じた信号が反転入力端子に入力されるオペアンプ（２１ａ）と、オペアンプの出力端子と反転入力端子との間に接続されるコンデンサ（２１ｂ）と、コンデンサに対して並列接続されるスイッチ（２１ｃ）とを有した構成とする場合、オペアンプ（２１ａ）の反転入力端子に可動電極（１ａ、１ｂ）を接続し、該反転入力端子に対して高電圧発生回路（２３）が発生させる電圧（Ｖｐｐ）が入力されるような構成とすることができる。また、このような構成とする場合、オペアンプ（２１ａ）の非反転入力端子に対して高電圧発生回路（２３）が発生させる電圧（Ｖｐｐ）が入力されるように構成しても良い。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の第１実施形態にかかる半導体式の容量式加速度センサの回路ブロックの全体構成を図１に示す。以下、図１に基づいて加速度センサの構成を説明する。

加速度センサは、可動電極１ａ、１ｂ及び固定電極２ａ、２ｂを備えたセンサエレメント１０と、可動電極１ａ、１ｂと固定電極２ａ、２ｂによる差動容量の変化に基づいて加速度を検出する検出回路２０とを有した構成となっている。

センサエレメント１０は梁構造体を有する構造となっており、この梁構造体によって可動電極１ａ、１ｂ及び固定電極２ａ、２ｂが構成されている。そして、対向配置された可動電極１ａ及び固定電極２ａと可動電極１ｂ及び固定電極２ｂとによって差動の容量を構成し、各固定電極２ａ、２ｂに対して互いに反転する信号（搬送波）ＰＷ１、ＰＷ２を周期的に印加することで、可動電極１ａ、１ｂの変位に応じた差動容量変化に基づく加速度検出が行われる。

一方、検出回路２０には、Ｃ−Ｖ変換回路２１、差動増幅回路２２、高電圧発生回路２３及び制御信号発生回路２４が備えられている。

Ｃ−Ｖ変換回路２１は、可動電極１ａ、１ｂと固定電極２ａ、２ｂからなる差動容量の変化を電圧に変換するもので、オペアンプ２１ａ、コンデンサ２１ｂ、スイッチ２１ｃおよび検査用スイッチ２１ｄを有した構成となっている。オペアンプ２１ａの反転入力端子は可動電極１ａ、１ｂに接続されており、反転入力端子と出力端子との間には、コンデンサ２１ｂ及びスイッチ２１ｃが並列に接続されている。スイッチ２１ｃは制御信号発生回路２４からの信号Ｓ１によって駆動され、オペアンプ２１ａの非反転入力端子には、固定電極２ａ、２ｂに印加される電圧Ｖｄｄ（例えば５Ｖ）の半分の電圧Ｖｄｄ／２（すなわち中点電圧、例えば２．５Ｖ）が基準電圧として印加されるようになっている。

また、Ｃ−Ｖ変換回路２１には、スティッキングの検査用スイッチ２１ｄが備えられている。この検査用スイッチ２１ｄは、制御信号発生回路２４からの信号Ｓ２によって駆動され、通常の加速度検査時にはＯＮされることで、Ｃ−Ｖ変換回路２１の出力が差動増幅回路２２に伝えられるように制御され、スティッキング検査時にはＯＦＦされることでＣ−Ｖ変換回路２１の出力が差動増幅回路２２に伝えられないように制御される。そして、Ｃ−Ｖ変換回路２１における検査用スイッチ２１ｄとオペアンプ２１ａの間の電位、つまりオペアンプ２１ａの出力端子とコンデンサ２１ｂやスイッチ２１ｃの接続点の電位がスティッキング検査のための検査用出力として外部に出力される。

差動増幅回路２２は、サンプルホールド回路２２ａと増幅回路２２ｂおよびローパスフィルタ回路（以下、ＬＰＦという）２２ｃとを有した構成となっている。サンプルホールド回路２２ａは、制御信号発生回路２４からの信号Ｓ３に基づいて駆動され、Ｃ−Ｖ変換回路２１の出力をサンプリングして一定期間保持する。増幅回路２２ｂは、サンプルホールド回路２２ａでサンプリングされたＣ−Ｖ変換回路２１の出力を所定のゲインで増幅するものである。ＬＰＦ回路２２ｃは、制御信号発生回路２４からの信号Ｆ１に基づいて駆動され、サンプルホールド回路２２ａの出力電圧から所定の周波数帯域の成分のみを取り出して加速度信号を示すセンサ出力として外部に出力する。

高電圧発生回路２３は、Ｃ−Ｖ変換回路２１における入力、つまりオペアンプ２１ａにおける反転入力端子側に、スティッキング検査用の高電圧として通常の加速度検出時にオペアンプ２１ａの非反転入力端子に印加される電圧Ｖｄｄ／２よりも高いＶｐｐ（例えば８Ｖ）を印加するものである。この高電圧発生回路２３は、制御信号発生回路２４からの信号Ｔ１に基づいて駆動され、スティッキング検査時に高電圧を発生させる。

制御信号発生回路２４は、所定周期の電圧信号（搬送波）ＰＷ１、ＰＷ２、スイッチ２１ｃや検査用スイッチ２１ｄの切替えタイミングを示す信号Ｓ１、Ｓ２、高電圧発生回路２３を制御するための信号Ｔ１、サンプルホールド回路２２ａの制御信号Ｓ３およびＬＰＦ回路２２ｃの駆動クロック信号Ｆ１を出力する。

続いて、以上のように構成された加速度センサの作動について、図２に示す加速度検出時における信号波形を参照して説明する。ここでは、通常の加速度検出時とスティッキング検査時それぞれの作動について説明する。

（１）加速度検出時の作動
制御信号発生回路２４から出力された信号ＰＷ１、ＰＷ２は、互いに電圧レベルが反転した電圧Ｖｄｄの振幅（例えば５Ｖ）を有する信号となっており、４つの期間ｔ１〜ｔ４でハイレベル（Ｈｉ）とローレベル（Ｌｏｗ）が変化する一定振幅（例えば、５Ｖの振幅）の矩形波信号となっている。

まず、第１の期間ｔ１では、信号ＰＷ１、ＰＷ２に基づいて固定電極２ａの電位がＶｄｄ、固定電極２ｂの電位が０にされると共に、制御信号発生回路２４からの信号Ｓ１によりスイッチ２１ｃが閉じられる。このため、オペアンプ２１ａの働きにより可動電極１ａ、１ｂがＶｄｄ／２の電位にバイアスされると共に、帰還容量となるコンデンサ２１ｂの電極間に蓄えられた電荷が放電される。

このとき、仮に可動電極１ａと固定電極２ａとの間の容量Ｃ１と、可動電極１ｂと固定電極２ｂとの間の容量Ｃ２とが、Ｃ１＞Ｃ２の関係となっている場合には、この関係と固定電極２ａ、２ｂに印加される電位の関係とから、可動電極１ａ、１ｂは負の電荷が多い状態になる。

次に、第２の期間ｔ２では、信号ＰＷ１、ＰＷ２に基づいて固定電極２ａの電位がＶｄｄ、固定電極２ｂの電位が０にされると共に、制御信号発生回路２４からの信号Ｓ１によりスイッチ２１ｃが開かれる。このため、可動電極１ａ、１ｂの状態に応じた電荷がコンデンサ２１ｂに蓄えられる。そして、このときコンデンサ２１ｂに蓄えられた電荷に応じた電圧値がＣ−Ｖ変換回路２１から出力されると、信号Ｓ３に基づきサンプルホールド回路２２ａによってＣ−Ｖ変換回路２１の出力電圧がサンプリングされる。

続いて、第３の期間ｔ３では、信号ＰＷ１、ＰＷ２に基づいて固定電極２ａの電位が０、固定電極２ｂの電位がＶｄｄとなるように電位が入れ替えられると共に、制御信号発生回路２４からの信号Ｓ１によりスイッチ２１ｃが開かれたままにされる。

このとき、可動電極１ａ、１ｂの電荷の状態は信号ＰＷ１、ＰＷ２の反転により、第２の期間ｔ２と逆になる。すなわち、上述したようにＣ１＞Ｃ２の関係を満たす場合には、固定電極２ａ、２ｂへの印加電位の反転により、可動電極１ａ、１ｂは正の電荷が多い状態になる。

しかしながら、このとき、可動電極１ａ、１ｂとコンデンサ２１ｂとの間が閉回路となっており、第１の期間ｔ１の電荷量が保存されているため、可動電極１ａ、１ｂの電荷量のバランスから溢れ出した電荷がコンデンサ２１ｂに移動して蓄えられる。そして、Ｑ＝ＣＶの関係から、移動してきた電荷量に比例すると共にコンデンサ２１ｂの容量Ｃに反比例した電圧値がＣ−Ｖ変換回路２１から出力される。

さらに、第４の期間ｔ４、すなわち信号ＰＷ１、ＰＷ２に基づいて固定電極２ａの電位が０、固定電極２ｂの電位がＶｄｄとなるようにしたのちＣ−Ｖ変換回路２１の出力が十分に安定すると、信号Ｓ３に基づきサンプルホールド回路２２ａにて、Ｃ−Ｖ変換回路２１の出力電圧がサンプリングされる。

そして、最終的に、第２の期間ｔ２にサンプリングされた電圧値と第４の期間ｔ４にサンプリングされた電圧値とがサンプルホールド回路２２ａで差動演算されたのち出力される。この出力に基づいて可動電極１ａ、１ｂの変位に応じた加速度検出が行われる。

（２）スティッキング検査時の作動
スティッキング検査時の基本作動は通常の加速度検出時と同様であるが、高電圧発生回路２３の発生させる高電圧をＣ−Ｖ変換回路２１の入力に印加することと、制御信号発生回路２４が固定電極２ａ、２ｂに印加する信号ＰＷ１、ＰＷ２の電圧を加速度検出時に印加する電圧よりも高電圧にすること、さらに検査用スイッチ２１ｄをＯＦＦさせることが異なる。

具体的には、加速検出時には信号ＰＷ１、ＰＷ２を電圧Ｖｄｄ（例えば５Ｖ）の振幅としているが、スティッキング検査時には電圧Ｖｄｄよりも高い電圧（例えば１０Ｖ）としている。また、高電圧発生回路２３からは電圧Ｖｐｐ（例えば８Ｖ）の電圧をＣ−Ｖ変換回路２１の入力に印加する。そして、制御信号発生回路２４からの信号Ｓ２に基づいて検査用スイッチ２１ｄをＯＦＦさせる。

このような作動を行うと、第１の期間ｔ１および第２の期間ｔ２中には、Ｃ−Ｖ変換回路２１の入力に高い電圧Ｖｐｐが入力されることにより、可動電極１ａ、１ｂにもその電圧Ｖｐｐが印加される。また、それと同時に、固定電極２ａには電圧Ｖｄｄよりも高い電圧（例えば１０Ｖ）が印加され、固定電極２ｂには０Ｖが印加される。

これにより、固定電極２ａと可動電極１ａ、１ｂの間よりも固定電極２ｂと可動電極１ａ、１ｂの間の電位差が十分に大きくなり、可動電極１ａ、１ｂが固定電極２ｂ側に引き寄せられる。

そして、第１の期間ｔ１中にはスイッチ２１ｃがＯＮされるため、帰還容量となるコンデンサ２１ｂの電極間に蓄えられた電荷が放電される。また、第２の期間ｔ２中にはスイッチ２１ｃがＯＦＦされるため、可動電極１ａ、１ｂの状態に応じた電荷がコンデンサ２１ｂに蓄えられる。

このとき、可動電極１ａ、１ｂがスティッキングしているか否かに応じて、可動電極１ａ、１ｂの状態が変わり、コンデンサ２１ｂに蓄えられる電荷が変わってくるため、検査用出力の電位も変わる。この検査用出力の電位をモニタすることにより、可動電極１ａ、１ｂと固定電極２ｂとの間に異物が挟まっているか否かを検出することができる。

続く、第３の期間ｔ３および第４の期間ｔ４中には、第１の期間ｔ１および第２の期間ｔ２のときと固定電極２ａ、２ｂに印加される信号ＰＷ１、ＰＷ２の電圧が反転させられる。このため、この期間中には、固定電極２ｂには電圧Ｖｄｄよりも高い電圧（例えば１０Ｖ）が印加され、固定電極２ａには０Ｖが印加される。

これにより、固定電極２ａと可動電極１ａ、１ｂの間の方が固定電極２ｂと可動電極１ａ、１ｂの間よりも電位差が十分に大きくなり、可動電極１ａ、１ｂが固定電極２ａ側に引き寄せられる。

したがって、上記第１の期間ｔ１および第２の期間ｔ２のときと同様に、可動電極１ａ、１ｂがスティッキングしているか否かに応じて、可動電極１ａ、１ｂの状態が変わり、コンデンサ２１ｂに蓄えられる電荷が変わってくるため、検査用出力の電位も変わる。この検査用出力の電位をモニタすることにより、可動電極１ａ、１ｂと固定電極２ａとの間に異物が挟まっているか否かを検出することができる。

以上説明した本実施形態の加速度センサにおいては、Ｃ−Ｖ変換回路２１におけるオペアンプ２１ａの出力端子とコンデンサ２１ｂやスイッチ２１ｃの接続点と差動増幅回路２２の間に検査用スイッチ２１ｄを備えると共に、オペアンプ２１ａの反転入力端子に高電圧Ｖｐｐを印加するための高電圧発生回路２３を備えている。

このような構成を用いて、スティッキング検査時には、Ｃ−Ｖ変換回路２１の出力、具体的にはオペアンプ２１ａの出力端子とコンデンサ２１ｂやスイッチ２１ｃの接続点の電位を検査用出力としてモニタすることで、可動電極１ａ、１ｂと固定電極２ａ、２ｂとの間に異物が挟まっているか否かの検出が行えるようにしている。

そして、このスティッキング検査時に、検査用スイッチ２１ｄをＯＦＦにし、Ｃ−Ｖ変換回路２１におけるオペアンプ２１ａの出力端子とコンデンサ２１ｂやスイッチ２１ｃの接続点の電位が差動増幅回路２２に伝わらないようにしている。

このため、スティッキング検査時に可動電極１ａ、１ｂを高電圧Ｖｐｐにするためにオペアンプ２１ａの反転入力端子に対して高電圧Ｖｐｐを印加しても、その高電圧Ｖｐｐに基づくＣ−Ｖ変換回路２１の出力が差動増幅回路２２に印加されないようにできる。これにより、差動増幅回路２２に備えられる図示しないトランジスタを高耐圧なものにする必要が無くなり、検出回路２０を形成するための半導体チップのサイズの大型化を防止できる。したがって、高い加速度検出に用いられる加速度センサについても、スティッキング検査を行えるようにすることが可能となる。

（他の実施形態）
上記実施形態では、Ｃ−Ｖ変換回路２１におけるオペアンプ２１ａの反転入力端子に対して高電圧発生回路２３が発生させる電圧Ｖｐｐが印加されるようにしているが、非反転入力端子に印加されるようにしても構わない。なお、自己診断機能が備えられる加速度センサであれば、元々中間電圧Ｖｄｄ／２以外にそれよりも高い電圧を発生させる回路が備えられるため、その回路に高電圧発生回路２３の役割を果たさせるようにしても良い。

なお、上記実施形態では容量式物理量センサとして加速度センサを例に挙げて説明したが、それ以外のセンサ、例えば圧力センサやヨーレートセンサにも本発明を適用することが可能である。

本発明の第１実施形態における容量式加速度センサの全体構成を示す回路ブロック図である。 加速度検出時のタイミングチャートである。

符号の説明

１ａ、１ｂ…可動電極、２ａ、２ｂ…固定電極、１０…センサエレメント、
２１…Ｃ−Ｖ変換回路、２１ａ…オペアンプ、２１ｂ…コンデンサ、
２１ｃ…スイッチ、２１ｄ…検査用スイッチ、２２…差動増幅回路、
２２ａ…サンプルホールド回路、２２ｂ…増幅回路、２２ｃ…ＬＰＦ回路、
２３…高電圧発生回路、２４…制御信号発生回路。

Claims (5)

1. 物理量の変化に応じて変位する可動電極（１ａ、１ｂ）と、前記可動電極（１ａ、１ｂ）に対向して配置され、周期的な電圧の搬送波（ＰＷ１、ＰＷ２）が印加される固定電極（２ａ、２ｂ）と、を有したセンサエレメント（１０）と、
   前記可動電極（１ａ、１ｂ）と前記固定電極（２ａ、２ｂ）との間に形成される容量の変化に応じた電位が入力電位として入力され、該容量の変化に応じた電圧を出力するＣ−Ｖ変換回路（２１）と、該Ｃ−Ｖ変換回路（２１）の出力を差動増幅したセンサ出力を発生させる差動増幅回路（２２）と、を含む検出回路（２０）と、を備えてなる容量式物理量センサにおいて、
   前記Ｃ−Ｖ変換回路（２１）における入力側にスティッキング検査用の電圧（Ｖｐｐ）を印加する高電圧発生回路（２３）を備えると共に、
   前記Ｃ−Ｖ変換回路（２１）に、該Ｃ−Ｖ変換回路（２１）の出力を前記差動増幅回路（２２）に入力するか否かを制御する検査用スイッチ（２１ｄ）を備え、
   加速度検出時には、前記検査用スイッチ（２１）をＯＮさせた状態で前記固定電極（２ａ、２ｂ）に対して前記搬送波（ＰＷ１、ＰＷ２）を印加し、前記Ｃ−Ｖ変換回路（２１）の出力を前記差動増幅回路（２２）で差動増幅して前記センサ出力を発生させ、
   スティッキング検査時には、前記高電圧発生回路（２３）が発生させる前記電圧（Ｖｐｐ）を前記Ｃ−Ｖ変換回路（２１）の入力側に印加しつつ、前記固定電極（１ａ、１ｂ）に対して前記搬送波（ＰＷ１、ＰＷ２）として前記加速度検出時よりも高い電圧を印加すると共に、前記検査用スイッチ（２１ｄ）をＯＦＦすることで前記Ｃ−Ｖ変換回路（２１）の出力が前記差動増幅回路（２２）に入力されないようにし、前記Ｃ−Ｖ変換回路（２１）の出力を検査用出力として発生させることを特徴とする容量式物理量センサ。
2. 物理量の変化に応じて変位する可動電極（１ａ、１ｂ）と、前記可動電極に対向して配置され、互いに逆位相となる周期的な電圧の搬送波（ＰＷ１、ＰＷ２）が印加される第１、第２固定電極（２ａ、２ｂ）とを有したセンサエレメント（１０）と、
   前記可動電極（１ａ、１ｂ）と前記第１、第２固定電極（２ａ、２ｂ）との間に形成される容量の変化に応じた電位が入力電位として入力され、該容量の変化に応じた電圧を出力するＣ−Ｖ変換回路（２１）と、該Ｃ−Ｖ変換回路（２１）の出力を差動増幅したセンサ出力を発生させる差動増幅回路（２２）と、を含む検出回路（２０）と、を備えてなる容量式物理量センサにおいて、
   前記Ｃ−Ｖ変換回路（２１）における入力側にスティッキング検査用の電圧（Ｖｐｐ）を印加する高電圧発生回路（２３）を備えると共に、
   前記Ｃ−Ｖ変換回路（２１）に、該Ｃ−Ｖ変換回路（２１）の出力を前記差動増幅回路（２２）に入力するか否かを制御する検査用スイッチ（２１ｄ）を備え、
   加速度検出時には、前記検査用スイッチ（２１）をＯＮさせた状態で前記第１、第２固定電極（２ａ、２ｂ）に対して前記搬送波（ＰＷ１、ＰＷ２）を印加し、前記Ｃ−Ｖ変換回路（２１）の出力を前記差動増幅回路（２２）で差動増幅して前記センサ出力を発生させ、
   スティッキング検査時には、前記高電圧発生回路（２３）が発生させる前記電圧（Ｖｐｐ）を前記Ｃ−Ｖ変換回路（２１）の入力側に印加しつつ、前記第１、第２固定電極（１ａ、１ｂ）に対して互いに逆位相となる周期的な前記搬送波（ＰＷ１、ＰＷ２）として前記加速度検出時よりも高い電圧を印加すると共に、前記検査用スイッチ（２１ｄ）をＯＦＦすることで前記Ｃ−Ｖ変換回路（２１）の出力が前記差動増幅回路（２２）に入力されないようにし、前記Ｃ−Ｖ変換回路（２１）の出力を検査用出力として発生させることを特徴とする容量式物理量センサ。
3. 前記Ｃ−Ｖ変換回路（２１）は、
   前記容量の変化に応じた信号が反転入力端子に入力されるオペアンプ（２１ａ）と、
   前記オペアンプの出力端子と前記反転入力端子との間に接続されるコンデンサ（２１ｂ）と、
   前記コンデンサに対して並列接続されるスイッチ（２１ｃ）とを有し、
   前記オペアンプ（２１ａ）の反転入力端子に前記可動電極（１ａ、１ｂ）が接続され、該反転入力端子に対して前記高電圧発生回路（２３）が発生させる前記電圧（Ｖｐｐ）が入力されるように構成されていることを特徴とする請求項１または２に記載の容量式物理量センサ。
4. 前記Ｃ−Ｖ変換回路（２１）は、
   前記容量の変化に応じた信号が反転入力端子に入力されるオペアンプ（２１ａ）と、
   前記オペアンプの出力端子と前記反転入力端子との間に接続されるコンデンサ（２１ｂ）と、
   前記コンデンサに対して並列接続されるスイッチ（２１ｃ）とを有し、
   前記オペアンプ（２１ａ）の非反転入力端子に対して前記高電圧発生回路（２３）が発生させる前記電圧（Ｖｐｐ）が入力されるように構成されていることを特徴とする請求項１または２に記載の容量式物理量センサ。
5. 前記高電圧発生回路（２３）が発生させる前記電圧（Ｖｐｐ）は、前記加速度検出時に前記オペアンプ（２１ａ）の前記非反転入力端子に印加される基準電圧（Ｖｄｄ／２）よりも高電圧であることを特徴とする請求項３または４に記載の容量式物理量センサ。
   

Images