[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4755053B2 - Wiring correction method - Google Patents

Wiring correction method Download PDF

Info

Publication number
JP4755053B2
JP4755053B2 JP2006236902A JP2006236902A JP4755053B2 JP 4755053 B2 JP4755053 B2 JP 4755053B2 JP 2006236902 A JP2006236902 A JP 2006236902A JP 2006236902 A JP2006236902 A JP 2006236902A JP 4755053 B2 JP4755053 B2 JP 4755053B2
Authority
JP
Japan
Prior art keywords
processing
wiring
connection hole
processing frame
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006236902A
Other languages
Japanese (ja)
Other versions
JP2008060424A (en
Inventor
勝己 磯部
由紀雄 丸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006236902A priority Critical patent/JP4755053B2/en
Publication of JP2008060424A publication Critical patent/JP2008060424A/en
Application granted granted Critical
Publication of JP4755053B2 publication Critical patent/JP4755053B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の下層配線と上層配線とを接続する修正配線を引き出す接続孔を集束イオンビーム加工によって形成する配線修正方法に関する。   The present invention relates to a wiring correction method for forming a connection hole for drawing a correction wiring for connecting a lower layer wiring and an upper layer wiring of a semiconductor device by focused ion beam processing.

近年、LSIの回路変更や特性変更を行う際、設計改版前に、実サンプルでの集束イオンビーム(FIB、Focused Ion Beam)による配線加工を施し、動作確認を行う傾向にある。FIB加工により、配線修正を行う際には、サンプルの表面に加速された陽電子ガリウムイオンからなる集束イオンビームを照射することでサンプル表面をスパッタリングする。そして、ターゲットとなる下層配線に到達する接続孔を掘削し、サンプルの表面にタングステンガスを散布しながら集束イオンビームを照射することで、接続孔をタングステンで埋め込み、下層配線を上層配線に接続させる(非特許文献1参照)。   In recent years, when changing the circuit or characteristics of an LSI, before the revision of the design, there is a tendency to perform an operation check by performing wiring processing with a focused ion beam (FIB) on an actual sample. When wiring correction is performed by FIB processing, the sample surface is sputtered by irradiating the surface of the sample with a focused ion beam made of accelerated positron gallium ions. Then, a connection hole reaching the lower layer wiring as a target is excavated, and the focused hole is filled with tungsten by irradiating a focused ion beam while sparging tungsten gas on the surface of the sample, and the lower layer wiring is connected to the upper layer wiring. (Refer nonpatent literature 1).

しかし、最近、LSI表面の平坦化処理や、ダミーパターンの形成等により、接続孔の形成位置を特定し難くなっている。即ち、FIB加工による接続孔の穿孔加工を行う際、FIBをサンプル表面に走査し、サンプル表面から発生する2次電子又は2次イオンをイメージ化して画像に変換することにより、サンプル表面の凹凸形状を画面にて確認していた。そして、ターゲットとなる下層配線による凸状箇所を走査領域として設定し、その走査領域にFIBを照射して接続孔を形成していたが、CMP(Chemical Mechanical Planarization)等の平坦化処理が施されると、FIBを用いたサンプルの凹凸形状が判別し難
くなっていた。このため、広い範囲に接続孔を形成することにより、誤差を相殺し、下層配線を露出する接続孔を形成していた。
However, recently, it is difficult to specify the formation position of the connection hole due to planarization processing of the LSI surface, formation of a dummy pattern, or the like. In other words, when performing connection hole drilling by FIB processing, the FIB is scanned over the sample surface, and secondary electrons or secondary ions generated from the sample surface are imaged and converted into an image, thereby forming an uneven shape on the sample surface. Was confirmed on the screen. Then, a convex portion due to a lower layer wiring serving as a target is set as a scanning region, and a connection hole is formed by irradiating the scanning region with FIB. However, planarization processing such as CMP (Chemical Mechanical Planarization) is performed. As a result, it was difficult to determine the uneven shape of the sample using FIB. For this reason, by forming the connection hole in a wide range, the error is offset and the connection hole exposing the lower layer wiring is formed.

ところが、広い接続孔を形成した場合、接続孔をタングステンで埋める加工時間が非常に長くなる問題が生じる。また最近、LSIの多層構造化により、接続孔が深くなる傾向にあり、接続孔をタングステンで埋めるのは非常に困難である。   However, when a wide connection hole is formed, there arises a problem that the processing time for filling the connection hole with tungsten becomes very long. Recently, connection holes tend to become deeper due to the multi-layer structure of LSI, and it is very difficult to fill the connection holes with tungsten.

そこで、最近では、図9に示すように、接続孔100の側面に沿って修正配線101を引き出す手法が採用されている。これによれば、大きな接続孔全てを埋める必要が無く、加工時間を短縮化することができる。
丸田由紀雄、磯部勝己,「Scan Technical Journal」,富士通ヴィエルエスアイ株式会社,2004年3月1日,vol6、No.1(通巻第11号)
Therefore, recently, as shown in FIG. 9, a method of pulling out the correction wiring 101 along the side surface of the connection hole 100 has been adopted. According to this, it is not necessary to fill all the large connection holes, and the processing time can be shortened.
Yukio Maruta, Katsumi Isobe, “Scan Technical Journal”, Fujitsu VSI Co., Ltd., March 1, 2004, vol. 1 (Volume 11)

ところが、接続孔100の側面に沿って修正配線101を形成する場合、図10に示すように、接続孔のエッジ102において、修正配線101が、意図する修正配線101の厚みよりも薄くなってしまう。このように修正配線101が薄くなると、断線や配線の高抵抗化等の問題を招来する。これに対し、接続孔100のエッジ102周辺において、タングステンのDOSE量を多くして、修正配線101を厚くしようと試みても、意図する十分な厚みは得られないことが発明者の実験により判っている。   However, when the correction wiring 101 is formed along the side surface of the connection hole 100, the correction wiring 101 becomes thinner than the intended thickness of the correction wiring 101 at the edge 102 of the connection hole as shown in FIG. 10. . When the correction wiring 101 becomes thin in this way, problems such as disconnection and high resistance of the wiring are caused. On the other hand, the inventors' experiments have shown that even if an attempt is made to increase the amount of tungsten DOSE around the edge 102 of the connection hole 100 to increase the thickness of the correction wiring 101, the intended sufficient thickness cannot be obtained. ing.

本発明は、上記問題点に鑑みてなされたものであり、その目的は、カバレッジを良好に保つことができる配線修正方法を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a wiring correction method capable of maintaining good coverage.

上記問題点を解決するために、請求項1に記載の発明は、半導体装置の下層配線と上層配線とを接続する修正配線を引き出す接続孔を集束イオンビーム加工によって形成する配線修正方法において、大きさが互いに異なり、重複する複数の加工枠を、互いに中心位置を偏奇させて設定し、前記各加工枠内に対し繰り返し集束イオンビームを照射することにより、前記接続孔の側面のうち、前記修正配線を引き出す方向に傾斜面を形成する。 In order to solve the above problems, the invention according to claim 1, in the wiring correction method of forming by a focused ion beam processing the connection holes to draw the modified wiring for connecting the lower wiring and the upper wiring of the semiconductor device, the size A plurality of overlapping processing frames that are different from each other are set with their center positions being deviated from each other, and each of the processing frames is irradiated repeatedly with a focused ion beam, thereby correcting the side of the connection hole. An inclined surface is formed in the direction in which the wiring is drawn out.

この構成によれば、修正配線を引き出す方向において傾斜面が形成されるので、接続孔のエッジ周辺が緩やかになる。このため、エッジ周辺での修正配線のカバレッジを良好にすることができるので、修正配線を所望の厚みに形成することができる。   According to this configuration, since the inclined surface is formed in the direction in which the correction wiring is drawn out, the periphery of the edge of the connection hole becomes gentle. For this reason, since the coverage of the correction wiring around the edge can be improved, the correction wiring can be formed in a desired thickness.

請求項2に記載の発明は、配線修正方法において、大きさが互いに異なり、重複する複数の加工枠を設定するとともに、小さい前記加工枠から大きい前記加工枠の順に、前記各加工枠内に対し繰り返し集束イオンビームを照射することにより前記傾斜面を形成する。   The invention according to claim 2 is the wiring correction method, wherein a plurality of overlapping processing frames having different sizes are set, and the processing frames are arranged in order from the smaller processing frame to the larger processing frame. The inclined surface is formed by repeatedly irradiating a focused ion beam.

この構成によれば、小さい加工枠から大きい加工枠の順に集束イオンビームを照射する。即ち、一定の照射量で各加工枠内を繰り返し走査することによって傾斜面を有する接続孔を形成できるので、傾斜面を形成する領域で照射量を段階的に変更する必要がない。 According to this configuration, irradiating a focused ion beam in the order of large processing boxes of small rework frame. That is, since the connection hole having the inclined surface can be formed by repeatedly scanning the inside of each processing frame with a constant irradiation amount, it is not necessary to change the irradiation amount stepwise in the region where the inclined surface is formed.

請求項3に記載の発明は、配線修正方法において、前記接続孔の深さ、又は最小の前記加工枠から最大の前記加工枠までの相対距離に応じて、前記加工枠の数を設定する。
この構成によれば、接続孔の深さ、又は最小の加工枠から最大の加工枠までの相対距離に応じて加工枠の数を設定する。このため、深い接続孔又は上記相対距離が長い接続孔を形成する場合には、加工枠を増やして段差や凹凸等のない傾斜面を形成することができる。
According to a third aspect of the present invention, in the wiring correction method, the number of the processing frames is set according to the depth of the connection hole or the relative distance from the minimum processing frame to the maximum processing frame.
According to this configuration, the number of processing frames is set according to the depth of the connection hole or the relative distance from the minimum processing frame to the maximum processing frame. For this reason, when forming a deep connection hole or a connection hole with a long relative distance, it is possible to increase the processing frame to form an inclined surface having no step or unevenness.

本発明によれば、カバレッジを良好に保つことができる配線修正方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the wiring correction method which can keep a coverage favorable can be provided.

以下、本発明を具体化した一実施形態を図1〜図8に従って説明する。
まず、本発明の製造方法により形成した配線修正用の接続孔1について説明する。図1は、接続孔1が形成された、修正配線形成前の半導体装置11の模式図である。また、図2は集束イオンビーム装置により観察されたSIM(Scanning Ion Microscope)画像に
基づく、修正配線が引き出された接続孔1の断面図、図3はその部分拡大図である。図1に示すように、接続孔1は、半導体装置11の上層配線3及び下層配線4を接続する修正配線5(図2参照)を引き出すために形成され、その側面1a〜1dが傾斜している。また、接続孔1は、断面矩形状に形成され、図1に示すようにその底面1eには下層配線4が露出している。図2に示すように、修正配線5は、その幅が数μmであって、接続孔1の傾斜面としての側面1a,1cに沿って引き出されている。図3に示すように、側面1
aが傾斜しているため、接続孔1のエッジEの角度が緩やかになる。このため、引き出された修正配線5は、エッジE周辺で薄くなることなく、約4000〜6000Å、最大で1μmの厚みを保っている。
Hereinafter, an embodiment embodying the present invention will be described with reference to FIGS.
First, the connection hole 1 for wiring correction formed by the manufacturing method of the present invention will be described. FIG. 1 is a schematic view of a semiconductor device 11 in which a connection hole 1 is formed and before a correction wiring is formed. 2 is a cross-sectional view of the connection hole 1 from which the correction wiring is drawn based on a SIM (Scanning Ion Microscope) image observed by the focused ion beam apparatus, and FIG. 3 is a partially enlarged view thereof. As shown in FIG. 1, the connection hole 1 is formed to draw out a correction wiring 5 (see FIG. 2) that connects the upper layer wiring 3 and the lower layer wiring 4 of the semiconductor device 11, and the side surfaces 1 a to 1 d are inclined. Yes. The connection hole 1 is formed in a rectangular cross section, and the lower layer wiring 4 is exposed on the bottom surface 1e as shown in FIG. As shown in FIG. 2, the correction wiring 5 has a width of several μm and is drawn out along side surfaces 1 a and 1 c as inclined surfaces of the connection hole 1. As shown in FIG.
Since a is inclined, the angle of the edge E of the connection hole 1 becomes gentle. For this reason, the lead-out corrected wiring 5 does not become thin around the edge E, but maintains a thickness of about 4000 to 6000 mm and a maximum of 1 μm.

図4に示す接続孔1は、図1〜3に示す接続孔1に対し、修正配線5を引き出す方向の側面1aのみが傾斜面になっている点で異なっている。即ち、この接続孔1は、一つの側面1aのみが傾斜面になっており、他の側面1b〜1cはほぼ垂直に形成されている。この接続孔1の場合、修正配線5は、この傾斜した側面1aに沿って引き出される。   The connection hole 1 shown in FIG. 4 differs from the connection hole 1 shown in FIGS. 1 to 3 in that only the side surface 1a in the direction in which the correction wiring 5 is drawn out is an inclined surface. That is, only one side surface 1a of the connection hole 1 is an inclined surface, and the other side surfaces 1b to 1c are formed substantially vertically. In the case of this connection hole 1, the correction wiring 5 is drawn out along the inclined side surface 1 a.

発明者の実験により、これらの傾斜面の傾斜角θ(図3参照)が、一定角度以下の場合に、修正配線5がエッジE周辺で薄くなることなく、好適な厚みを保持できることがわかっている。一定角度を超えると、エッジE周辺に形成された修正配線5が薄くなる。これらの接続孔1は、集束イオンビーム装置10によって形成される。(※一定角度は、発明者の実験装置による結果では48.4°と出ているが、ガス圧力とガスノズルの方向によって異なる。)
次に、接続孔1の形成方法について説明する。図5は、集束イオンビーム装置10の概略図である。集束イオンビーム装置10は、イオン源12、電子制御系装置13、ステージ14、検出器15、ガスノズル16、コントローラ30、入力操作部34及びディスプレイ35を備えている。
The inventor's experiment shows that when the inclination angle θ (see FIG. 3) of these inclined surfaces is equal to or smaller than a certain angle, the correction wiring 5 can maintain a suitable thickness without being thinned around the edge E. Yes. When the angle exceeds a certain angle, the correction wiring 5 formed around the edge E becomes thin. These connection holes 1 are formed by a focused ion beam device 10. (* Although the constant angle is 48.4 ° as a result of the inventor's experimental device, it depends on the gas pressure and the direction of the gas nozzle.)
Next, a method for forming the connection hole 1 will be described. FIG. 5 is a schematic diagram of the focused ion beam apparatus 10. The focused ion beam device 10 includes an ion source 12, an electronic control system device 13, a stage 14, a detector 15, a gas nozzle 16, a controller 30, an input operation unit 34, and a display 35.

イオン源12には、液状のガリウムが貯留され、液状ガリウムはその先端の導出針を介して外部に導出される。電子制御系装置13は、引出電極20、コンデンサレンズ21、ブランキング電極22、可動絞り23、フォーカスレンズ24及び偏向電極25を有している。引出電極20は、イオン源12との間に電圧を印加して、導出針から液状ガリウムの正電荷イオンを引き出す。   In the ion source 12, liquid gallium is stored, and the liquid gallium is led out to the outside through a lead needle at the tip. The electronic control system device 13 includes an extraction electrode 20, a condenser lens 21, a blanking electrode 22, a movable diaphragm 23, a focus lens 24, and a deflection electrode 25. The extraction electrode 20 applies a voltage to the ion source 12 and extracts positively charged ions of liquid gallium from the lead-out needle.

コンデンサレンズ21は、イオン源12から放出されたイオンビームの過剰な拡散を抑制する。ブランキング電極22は、イオンビームを照射するときは対になった電極間に電位差を与えずイオンビームをそのまま通過させ、非照射時には電位差を与えて、イオンビームの軌道を曲げ、ステージ14上の半導体装置11にイオンビームを照射しないようにする。   The condenser lens 21 suppresses excessive diffusion of the ion beam emitted from the ion source 12. The blanking electrode 22 passes the ion beam as it is without applying a potential difference between the paired electrodes when irradiating the ion beam, and applies a potential difference when not irradiated to bend the trajectory of the ion beam. The semiconductor device 11 is not irradiated with an ion beam.

可動絞り23は、内径の異なる複数の孔を有し、各孔は、内径の大きさによって通過するイオン量を制御する。可動絞り23の孔を通過したイオンビームBは、フォーカスレンズ24によって集束される。さらに偏向電極25は、印加電圧により発生する電界内で、イオンビームBの軌道を曲げ、半導体装置11表面の所定領域にイオンビームBを照射する。コントローラ30は、偏向電極25の電界を変化させて、半導体装置11の表面の所定領域を走査する。   The movable diaphragm 23 has a plurality of holes having different inner diameters, and each hole controls the amount of ions passing therethrough depending on the size of the inner diameter. The ion beam B that has passed through the hole of the movable diaphragm 23 is focused by the focus lens 24. Further, the deflection electrode 25 bends the trajectory of the ion beam B in an electric field generated by an applied voltage, and irradiates the ion beam B to a predetermined region on the surface of the semiconductor device 11. The controller 30 changes the electric field of the deflection electrode 25 and scans a predetermined area on the surface of the semiconductor device 11.

ステージ14は、半導体装置11を保持するホルダを備え、4軸又は5軸方向(XYZ方向、傾斜、回転)に変位可能になっている。また、ステージ14の上方には、検出器15及びガスノズル16が配置されている。検出器15は、イオンビーム照射により、半導体装置11から発生する2次イオン又は2次電子を検出する。そして、検出信号をコントローラ30に出力する。   The stage 14 includes a holder for holding the semiconductor device 11 and can be displaced in four-axis or five-axis directions (XYZ direction, tilt, rotation). A detector 15 and a gas nozzle 16 are arranged above the stage 14. The detector 15 detects secondary ions or secondary electrons generated from the semiconductor device 11 by ion beam irradiation. Then, the detection signal is output to the controller 30.

また、ガスノズル16は、CVD用のガス供給源に接続され、半導体装置11の表面に、修正配線5を形成するための化合物ガスを散布する。本実施形態では、W(CO)、WF等のタングステン系の化合物ガスを用いるが、これ以外の化合物ガスとして、Mo(CO)、Cr(CO)、Ni(CO)等の金属カルボニル、Al(CH,Cd(C等のアルキル金属、TiI等ハロゲン系のガス等の化合物ガスを用い
ても良い。そして、化合物ガスを散布しながら、イオンビームBを走査することによって、化学反応させ、固体成分であるタングステン(又は他の金属)のみを半導体装置11の表面に堆積する。その結果、半導体装置11上にタングステンからなる修正配線5が形成される。
The gas nozzle 16 is connected to a gas supply source for CVD, and sprays a compound gas for forming the correction wiring 5 on the surface of the semiconductor device 11. In this embodiment, tungsten-based compound gases such as W (CO) 6 and WF 6 are used, but other compound gases such as Mo (CO) 6 , Cr (CO) 6 , Ni (CO) 4 and the like are used. A compound gas such as metal carbonyl, an alkyl metal such as Al (CH 3 ) 3 , Cd (C 2 H 5 ) 2, or a halogen-based gas such as TiI may be used. Then, the chemical reaction is performed by scanning the ion beam B while spraying the compound gas, and only tungsten (or other metal) that is a solid component is deposited on the surface of the semiconductor device 11. As a result, the correction wiring 5 made of tungsten is formed on the semiconductor device 11.

また、電子制御系装置13は、コントローラ30と接続されている。コントローラ30は、照射制御回路31、加工枠演算回路32、画像処理回路33及び入力操作部34を備えている。照射制御回路31は、引出電極20、ブランキング電極22及び偏向電極25等に電圧を印加し、可動絞り23を駆動制御する。また、照射制御回路31は、ステージ14を駆動する駆動機構(図示略)を制御して、ステージ14を4軸方向又は5軸方向に変位させる。さらに、照射制御回路31は、加工枠演算回路32、入力操作部34に接続されている。入力操作部34は、オペレータによって操作されるキーボード、マウス等であって、照射開始、照射停止、照射位置指定等の入力操作を行うことができる。   The electronic control system device 13 is connected to the controller 30. The controller 30 includes an irradiation control circuit 31, a processing frame calculation circuit 32, an image processing circuit 33, and an input operation unit 34. The irradiation control circuit 31 applies a voltage to the extraction electrode 20, the blanking electrode 22, the deflection electrode 25, etc., and drives and controls the movable diaphragm 23. Further, the irradiation control circuit 31 controls a drive mechanism (not shown) that drives the stage 14 to displace the stage 14 in the 4-axis direction or the 5-axis direction. Further, the irradiation control circuit 31 is connected to the processing frame calculation circuit 32 and the input operation unit 34. The input operation unit 34 is a keyboard, mouse, or the like operated by an operator, and can perform input operations such as irradiation start, irradiation stop, and irradiation position designation.

画像処理回路33は、検出器15が出力した2次電子又は2次イオン分布に基づき、分布データをイメージ化して、半導体装置11の表面像をディスプレイ35に出力する。
加工枠演算回路32は、入力操作部34からの信号に基づき、図6(a)及び図6(b)に示す、接続孔1を形成するための複数の各加工枠Fを自動的に演算する。
The image processing circuit 33 images the distribution data based on the secondary electron or secondary ion distribution output from the detector 15 and outputs the surface image of the semiconductor device 11 to the display 35.
The machining frame calculation circuit 32 automatically calculates a plurality of machining frames F for forming the connection holes 1 shown in FIGS. 6A and 6B based on a signal from the input operation unit 34. To do.

加工枠演算回路32によって形成される加工枠Fは、上記した各接続孔1を形成するためのイオンビーム照射領域であって、所定数形成され、互いに大きさが異なっている。図6(a)に示す加工枠Fは、図1〜図3の接続孔1を形成するための加工枠Fである。各加工枠F(i=2、3・・・n)は、そのすぐ内側にある加工枠Fi−1よりも、縦方向(y方向)及び横方向(x方向)にスリット幅Wの2倍分大きく設定されている。このスリット幅Wは、1つの接続孔1に対して一定になっており、傾斜面の長さの数十分の1等、十分小さい長さに設定されている。これらの各加工枠Fは、その中心位置を合わせて重ねられている。 The processing frame F formed by the processing frame calculation circuit 32 is an ion beam irradiation region for forming each of the connection holes 1 described above, and is formed in a predetermined number and having different sizes. A processing frame F shown in FIG. 6A is a processing frame F for forming the connection hole 1 of FIGS. Each processing frame F i (i = 2, 3,... N) has a slit width W in the vertical direction (y direction) and the horizontal direction (x direction) relative to the processing frame F i-1 immediately inside thereof. It is set twice as large. The slit width W is constant with respect to one connection hole 1 and is set to a sufficiently small length, such as one tenth of the length of the inclined surface. Each processing frame F is overlapped with the center position thereof aligned.

図6(b)に示す各加工枠Fは、図4に示す一つの側面1aが傾斜した接続孔1を形成するための加工枠である。各加工枠F(i=2、3・・・n)は、縦方向(y方向)の長さは等しく、横方向(x方向)の長さは、そのすぐ内側にある加工枠Fi−1よりもスリット幅Wだけ大きくなっている。これらの各加工枠Fは、一辺(図6(b)では左側の辺)が重なるように、中心位置を偏倚させて重ねられている。 Each processing frame F shown in FIG. 6B is a processing frame for forming the connection hole 1 in which one side 1a shown in FIG. 4 is inclined. Each processing frame F i (i = 2, 3,... N) has the same length in the vertical direction (y direction), and the length in the horizontal direction (x direction) has a processing frame F i immediately inside thereof. The slit width W is larger than -1 . These processing frames F are overlapped with their center positions biased so that one side (the left side in FIG. 6B) overlaps.

オペレータが予め接続孔1の形成箇所と、接続孔1の形状、接続孔1の傾斜面の長さ等を設定すると、加工枠演算回路32が、指定された形成箇所に基づき、中心となる第1加工枠F1の座標を演算する。第1加工枠F1が指定されると、加工枠演算回路32は、その第1加工枠F1よりも大きい第2加工枠F2、第3加工枠F3・・・を、第1加工枠F1を中心に自動的に演算する。このとき、接続孔1の形状として、図1の接続孔1のように各側面1a〜1dが傾斜した形状を選択した場合には、加工枠演算回路32は、図6(a)に示すような中心を合わせた各加工枠Fの座標を演算する。図4の接続孔1のように、側面1a〜1dのいずれか一つが傾斜したモデルを選択した場合には、図6(b)に示すように、中心をずらした各加工枠Fの座標を演算する。図6(b)の加工枠Fを形成する場合、傾斜面を形成する方向に中心をずらして重ねる。   When the operator previously sets the formation location of the connection hole 1, the shape of the connection hole 1, the length of the inclined surface of the connection hole 1, etc., the processing frame calculation circuit 32 is based on the designated formation location. The coordinates of one processing frame F1 are calculated. When the first processing frame F1 is designated, the processing frame arithmetic circuit 32 focuses on the second processing frame F2, the third processing frame F3,... Larger than the first processing frame F1, with the first processing frame F1 as the center. Calculate automatically. At this time, when the shape in which the side surfaces 1a to 1d are inclined as the shape of the connection hole 1 in FIG. 1 is selected as the shape of the connection hole 1, the processing frame calculation circuit 32 is as shown in FIG. The coordinates of each processing frame F with the correct center are calculated. When a model in which any one of the side surfaces 1a to 1d is inclined like the connection hole 1 in FIG. 4 is selected, the coordinates of each processing frame F shifted in center are set as shown in FIG. 6 (b). Calculate. When forming the processing frame F of FIG. 6B, the centers are shifted in the direction in which the inclined surface is formed.

このように加工枠Fを演算すると、加工枠演算回路32は、照射制御回路31に各加工枠Fの座標を出力する。照射制御回路31は、電子制御系装置13やステージ14を制御して、位置決めを行い、半導体装置11の表面にイオンビームBを照射する。具体的には、例えば、図6(a)の加工枠F1〜Fnを用いた場合を例にして説明すると、図7(a)に示すように、まず第1加工枠F1内をイオンビームBにより走査し、第1加工枠F1
内の1回の走査が完了すると、第1加工孔41が形成される。
When the processing frame F is calculated in this way, the processing frame calculation circuit 32 outputs the coordinates of each processing frame F to the irradiation control circuit 31. The irradiation control circuit 31 controls the electronic control system device 13 and the stage 14 to perform positioning, and irradiates the surface of the semiconductor device 11 with the ion beam B. Specifically, for example, the case of using the processing frames F1 to Fn in FIG. 6A will be described as an example. As shown in FIG. 7A, first, the inside of the first processing frame F1 is ion beam B. To scan the first processing frame F1.
When one of the scans is completed, the first processed hole 41 is formed.

次に、第1加工枠F1より大きい第2加工枠F2を照射領域とし、第2加工枠F2内をビーム照射する。これにより、図7(b)に示すように、第1加工孔41は、2回目のビーム照射が行われることにより、より深く掘削される。また、第1加工孔41を取り囲むように、第1加工孔41よりも浅い第2加工孔42が形成される。   Next, the second processing frame F2 larger than the first processing frame F1 is set as an irradiation region, and the inside of the second processing frame F2 is irradiated with a beam. As a result, as shown in FIG. 7B, the first processing hole 41 is excavated deeper by performing the second beam irradiation. Further, a second machining hole 42 that is shallower than the first machining hole 41 is formed so as to surround the first machining hole 41.

第2加工孔42が形成されると、次に第3加工枠F3を照射領域とし、第3加工枠F3内を1回走査する。これにより、図7(c)に示すように、第1加工孔41及び第2加工孔42は、より深く削り込まれ、第3加工孔43が新たに形成される。このように、第1加工枠F1から第3加工枠F3まで1回の走査を順に、設定DOSE量まで繰り返し行う。スリット幅Wは、最終的に形成される傾斜面の長さに対して、数十分の1等に設定しているため、第1〜第3加工孔41〜43による接続孔1の側面1a〜1dは、階段状に形成されず、連続して傾斜面となる。このようにして、第1加工枠F1〜第N加工枠Fnまでをビーム照射すると、図1〜図3に示すような接続孔1が形成される。図4に示す、一つの側面1aが傾斜した接続孔1を形成する手順も同様に行われる。   When the second processing hole 42 is formed, the third processing frame F3 is set as an irradiation area, and the inside of the third processing frame F3 is scanned once. Accordingly, as shown in FIG. 7C, the first machining hole 41 and the second machining hole 42 are cut deeper, and a third machining hole 43 is newly formed. In this way, one scan is sequentially repeated from the first processing frame F1 to the third processing frame F3 until the set DOSE amount. Since the slit width W is set to tens of tenths of the length of the inclined surface finally formed, the side surface 1a of the connection hole 1 by the first to third processed holes 41 to 43 is used. ˜1d is not formed in a staircase shape but continuously becomes an inclined surface. In this way, when the beam is irradiated from the first processing frame F1 to the Nth processing frame Fn, the connection holes 1 as shown in FIGS. 1 to 3 are formed. The procedure for forming the connection hole 1 with one side surface 1a inclined as shown in FIG. 4 is performed in the same manner.

次に、本実施形態の加工手順について図8に従って説明する。
オペレータは、ステージ14上に載置された半導体装置11のアライメントマークを、ディスプレイ35で確認し、入力操作部34によりステージ14を変位させて位置決めを行う。そして、ディスプレイ35の画面に表示されたSIM(Scanning Ion Microscope
)画像上で、第1加工枠F1の中心位置及び大きさを設定する(ステップS1)。
Next, the processing procedure of this embodiment is demonstrated according to FIG.
The operator confirms the alignment mark of the semiconductor device 11 placed on the stage 14 on the display 35, and performs positioning by displacing the stage 14 by the input operation unit 34. Then, the SIM (Scanning Ion Microscope) displayed on the screen of the display 35 is displayed.
) On the image, the center position and size of the first processing frame F1 are set (step S1).

また、オペレータは、形成する接続孔1の形状を設定する(ステップS2)。例えば、傾斜させる側面1a〜1dを設定し、接続孔1の形状を確定する。また、接続孔1の最も深い位置の深さ(最大深さ)、又は傾斜面の長さ(スロープ長)等を設定する。スロープ長は、第1加工枠F1から第N加工枠Fnまでの相対距離を表す。   Further, the operator sets the shape of the connection hole 1 to be formed (step S2). For example, the side surfaces 1a to 1d to be inclined are set, and the shape of the connection hole 1 is determined. Further, the depth of the deepest position of the connection hole 1 (maximum depth) or the length of the inclined surface (slope length) is set. The slope length represents the relative distance from the first processing frame F1 to the Nth processing frame Fn.

各条件が設定されると、加工枠演算回路32は、加工枠数Nと、入力された設定値以外の変数を演算する(ステップS3)。例えば、接続孔1の最大深さがステップS1で設定された場合、その深さの孔を形成するのに必要なDOSE量(照射量)を算出し、そのDOSE量を1つの加工枠Fに対するDOSE量(固定値)で除算して、加工枠Fの数を算出する。また、さらにスロープ長を加工枠数Nで除算して、スリット幅Wを算出する。或いは、スリット幅Wが固定値である場合、スロープ長をスリット幅Wで除算して、加工枠数Nを算出する。   When each condition is set, the machining frame calculation circuit 32 calculates a variable other than the machining frame number N and the input set value (step S3). For example, when the maximum depth of the connection hole 1 is set in step S1, a DOSE amount (irradiation amount) necessary to form a hole of that depth is calculated, and the DOSE amount is calculated for one processing frame F. The number of processing frames F is calculated by dividing by the amount of DOSE (fixed value). Further, the slit width W is calculated by dividing the slope length by the number N of processing frames. Alternatively, when the slit width W is a fixed value, the slope length is divided by the slit width W to calculate the number N of processing frames.

さらに、加工枠演算回路32は、カウンタのカウンタ値nを初期値「1」にして(ステップS4)、第n加工枠の座標を演算する(ステップS5)。このとき、ステップS1において設定された第1加工枠F1の中心位置及び大きさに基づき、第1加工枠F1の座標を演算する。第1加工枠F1の座標を演算すると、カウンタ値nに「1」を加算して(ステップS6)、カウンタ値nが、加工枠数Nに達したか否かを判断する(ステップS7)。カウンタ値nが、加工枠数N未満であると判断すると(ステップS7においてNO)、ステップS5に戻り、第2加工枠F2の座標を演算する。図1に示す接続孔1の形状が選択されている場合、第1加工枠F1の各辺に対してスリット幅Wだけ大きくした加工枠の座標を演算する。   Further, the processing frame calculation circuit 32 sets the counter value n of the counter to an initial value “1” (step S4), and calculates the coordinates of the nth processing frame (step S5). At this time, the coordinates of the first processing frame F1 are calculated based on the center position and size of the first processing frame F1 set in step S1. When the coordinates of the first processing frame F1 are calculated, “1” is added to the counter value n (step S6), and it is determined whether or not the counter value n has reached the number N of processing frames (step S7). If it is determined that the counter value n is less than the processing frame number N (NO in step S7), the process returns to step S5 to calculate the coordinates of the second processing frame F2. When the shape of the connection hole 1 shown in FIG. 1 is selected, the coordinates of the machining frame that is increased by the slit width W with respect to each side of the first machining frame F1 are calculated.

そして、ステップS5〜ステップS7を繰り返し、第3加工枠F3、第4加工枠F4・・・の座標を演算する。第N加工枠Fnの座標が演算されると、ステップS8において、カウンタ値nが加工枠数Nに到達するので、加工枠Fの演算処理を終了する。   And step S5-step S7 are repeated and the coordinate of 3rd process frame F3, 4th process frame F4 ... is calculated. When the coordinates of the Nth processing frame Fn are calculated, the counter value n reaches the processing frame number N in step S8, and the processing processing of the processing frame F is terminated.

このようにして、全ての加工枠Fの座標が演算されると、加工枠演算回路32は、照射制御回路31に、各加工枠の座標データを出力する。照射制御回路31は、電子制御系装置13を駆動制御して、設定された照射条件及び加工枠Fの座標に基づき、イオンビームBのX軸及びY軸方向の偏向量を制御し、小さい加工枠Fから大きい加工枠F内を順番に走査する。また、検出器15は、半導体装置11表面から発生する2次イオン又は2次電子の分布を検出し、半導体装置11表面のSIM画像をディスプレイ35に出力する。   When the coordinates of all the processing frames F are calculated in this way, the processing frame calculation circuit 32 outputs the coordinate data of each processing frame to the irradiation control circuit 31. The irradiation control circuit 31 drives and controls the electronic control system device 13 to control the amount of deflection of the ion beam B in the X-axis and Y-axis directions based on the set irradiation conditions and the coordinates of the processing frame F, so that small processing is performed. The inside of the large processing frame F is scanned in order from the frame F. Further, the detector 15 detects the distribution of secondary ions or secondary electrons generated from the surface of the semiconductor device 11 and outputs a SIM image of the surface of the semiconductor device 11 to the display 35.

全ての加工枠Fに対するイオンビーム照射が終了すると、図1又は図4に示すような接続孔1が形成される。接続孔1が形成された後、照射制御回路31が、ガスノズル16を制御して、形成された接続孔1の傾斜した各側面1a,1c(又は側面1a)と底面1eとに化合物ガスを散布する。また化合物ガスを散布しながら、照射制御回路31は、修正配線5を引き出す箇所にイオンビームBを照射する。その結果、化学反応により、固体成分が接続孔1の側面1a,1c及び底面1eに体積する。このとき、接続孔1のエッジEが緩やかに形成されていることにより、側面1a,1cへのカバレッジが良好になり、図2に示すようにエッジE周辺でも、所望の厚さの修正配線5が形成される。   When the ion beam irradiation on all the processing frames F is completed, the connection holes 1 as shown in FIG. 1 or FIG. 4 are formed. After the connection hole 1 is formed, the irradiation control circuit 31 controls the gas nozzle 16 to spray the compound gas on the inclined side surfaces 1a and 1c (or the side surface 1a) and the bottom surface 1e of the formed connection hole 1. To do. Further, the irradiation control circuit 31 irradiates the ion beam B to the portion where the correction wiring 5 is drawn out while spraying the compound gas. As a result, the solid component is volumetrically deposited on the side surfaces 1a and 1c and the bottom surface 1e of the connection hole 1 by a chemical reaction. At this time, since the edge E of the connection hole 1 is gently formed, the coverage to the side surfaces 1a and 1c is improved, and the corrected wiring 5 having a desired thickness is also provided around the edge E as shown in FIG. Is formed.

上記実施形態によれば、以下のような効果を得ることができる。
(1)上記実施形態では、半導体装置11の下層配線4と上層配線3とを接続する修正配線5を引き出すための接続孔1に傾斜面を集束イオンビーム加工によって形成するようにした。このため、傾斜面が形成されていない接続孔1に比べ、エッジ周辺が緩やかな角度になるため、集束イオンビーム装置10を用いてCVDにより修正配線5を形成する際に、エッジ周辺で修正配線5が薄くならず、所望の厚みの修正配線5を形成することができる。このため、断線や配線の高抵抗化を防ぐことができる。
According to the above embodiment, the following effects can be obtained.
(1) In the above embodiment, the inclined surface is formed by the focused ion beam processing in the connection hole 1 for drawing out the correction wiring 5 that connects the lower layer wiring 4 and the upper layer wiring 3 of the semiconductor device 11. For this reason, since the edge periphery has a gentle angle as compared with the connection hole 1 in which the inclined surface is not formed, the correction wiring around the edge is formed when the correction wiring 5 is formed by CVD using the focused ion beam apparatus 10. 5 is not thinned, and the corrected wiring 5 having a desired thickness can be formed. For this reason, disconnection and high resistance of wiring can be prevented.

(2)上記実施形態では、集束イオンビーム装置10の加工枠演算回路32は、大きさが互いに異なる複数の加工枠Fを設定するようにした。また、小さい加工枠Fから大きい加工枠Fの順に、各加工枠F内に対し、集束イオンビームを照射するようにした。即ち、一定の照射量で各加工枠F内を走査することによって傾斜面を有する接続孔1を形成できるので、照射量を段階的に変更して傾斜面を形成するよりも、傾斜面を容易に形成することができる。   (2) In the above embodiment, the processing frame calculation circuit 32 of the focused ion beam apparatus 10 sets a plurality of processing frames F having different sizes. Moreover, the focused ion beam was irradiated to the inside of each processing frame F in order from the small processing frame F to the large processing frame F. That is, since the connection hole 1 having an inclined surface can be formed by scanning the inside of each processing frame F with a constant irradiation amount, the inclined surface is easier than forming the inclined surface by changing the irradiation amount in steps. Can be formed.

(3)上記実施形態では、接続孔1の深さ、又は最小の第1加工枠F1から最大の第N加工枠Fnまでの相対距離(スロープ長)に基づいて、加工枠数Nを設定するようにした。このため、深い接続孔1又はスロープ長が長い接続孔1を形成する場合には、スリット幅Wを大きくせずに加工枠数Nを増やすことにより、段差や凹凸等のない傾斜面を形成することができる。   (3) In the above embodiment, the processing frame number N is set based on the depth of the connection hole 1 or the relative distance (slope length) from the minimum first processing frame F1 to the maximum Nth processing frame Fn. I did it. For this reason, when forming the deep connection hole 1 or the connection hole 1 having a long slope length, an inclined surface having no step or unevenness is formed by increasing the number N of processing frames without increasing the slit width W. be able to.

(4)上記実施形態では、各加工枠Fの中心を同一にすることにより、全ての側面1a〜1dが傾斜した接続孔1(図1参照)を形成するようにした。このため、加工枠Fの重複状態を変更するのみで、容易に接続孔1の形状を変更することができる。   (4) In the said embodiment, the center of each process frame F was made the same, and the connection hole 1 (refer FIG. 1) in which all the side surfaces 1a-1d inclined was formed. For this reason, the shape of the connection hole 1 can be easily changed only by changing the overlapping state of the processing frames F.

(5)上記実施形態では、各加工枠Fの中心を偏倚させることにより、一つの側面1aのみ傾斜した接続孔1(図4参照)を形成するようにした。このため、他の配線に悪影響を与えない形状の接続孔1を形成することができる。   (5) In the above embodiment, the center of each processing frame F is biased to form the connection hole 1 (see FIG. 4) inclined only on one side surface 1a. For this reason, the connection hole 1 having a shape that does not adversely affect other wirings can be formed.

尚、上記実施形態は以下のように変更してもよい。
・上記実施形態では、加工枠Fを正方形又は長方形にしたが、その他の多角形状でもよい。
In addition, you may change the said embodiment as follows.
-In above-mentioned embodiment, although the process frame F was made into square or a rectangle, another polygonal shape may be sufficient.

・上記実施形態では、接続孔1の最大深さ、スロープ長を設定するようにしたが、スリ
ット幅W、加工枠数N等を予め固定値とし、最大深さやスロープ長を設定しないようにしてもよい。
In the above embodiment, the maximum depth and slope length of the connection hole 1 are set. However, the slit width W, the number N of processing frames, etc. are set in advance, and the maximum depth and slope length are not set. Also good.

・上記実施形態では、加工枠Fの座標を加工枠演算回路32が自動生成するようにしたが、オペレータが手動設定するようにしてもよい。
・集束イオンビーム装置10の構成は上記した構成に限定されず、その他の構成でもよい。
In the above embodiment, the processing frame calculation circuit 32 automatically generates the coordinates of the processing frame F, but the operator may manually set the coordinates.
The configuration of the focused ion beam apparatus 10 is not limited to the configuration described above, and other configurations may be used.

本実施形態の接続孔の模式図。The schematic diagram of the connection hole of this embodiment. SIM画像に基づく接続孔の断面図。Sectional drawing of the connection hole based on a SIM image. 同接続孔の断面の拡大図。The enlarged view of the cross section of the connection hole. 本実施形態の接続孔の模式図。The schematic diagram of the connection hole of this embodiment. 本実施形態の集束イオンビーム装置の構成の説明図。Explanatory drawing of the structure of the focused ion beam apparatus of this embodiment. (a)及び(b)は、各加工枠の説明図。(A) And (b) is explanatory drawing of each process frame. (a)〜(c)は、各加工枠を形成する工程の説明図。(A)-(c) is explanatory drawing of the process of forming each process frame. 本実施形態の加工枠の演算手順の説明図。Explanatory drawing of the calculation procedure of the process frame of this embodiment. 従来の接続孔の断面図。Sectional drawing of the conventional connection hole. 従来の接続孔の拡大断面図。The expanded sectional view of the conventional connection hole.

符号の説明Explanation of symbols

1 接続孔
1a 傾斜面としての側面
1a〜1d 側面
3 上層配線
4 下層配線
5 修正配線
10 集束イオンビーム装置
11 半導体装置
F 加工枠
F1 第1加工枠
B…集束イオンビームとしてのイオンビーム。
DESCRIPTION OF SYMBOLS 1 Connection hole 1a Side surface as inclined surface 1a-1d Side surface 3 Upper layer wiring 4 Lower layer wiring 5 Correction wiring 10 Focused ion beam apparatus 11 Semiconductor device F Processing frame F1 1st processing frame B ... Ion beam as a focused ion beam.

Claims (3)

半導体装置の下層配線と上層配線とを接続する修正配線を引き出す接続孔を集束イオンビーム加工によって形成する配線修正方法において、
大きさが互いに異なり、重複する複数の加工枠を、互いに中心位置を偏奇させて設定し、前記各加工枠内に対し繰り返し集束イオンビームを照射することにより、前記接続孔の側面のうち、前記修正配線を引き出す方向に傾斜面を形成することを特徴とする配線修正方法。
In a wiring correction method for forming a connection hole for drawing a correction wiring for connecting a lower layer wiring and an upper layer wiring of a semiconductor device by focused ion beam processing,
A plurality of overlapping processing frames having different sizes are set with their center positions being deviated from each other, and by repeatedly irradiating a focused ion beam into each processing frame, among the side surfaces of the connection hole, A wiring correction method, wherein an inclined surface is formed in a direction in which the correction wiring is drawn out.
請求項1に記載の配線修正方法において、
さい前記加工枠から大きい前記加工枠の順に、前記各加工枠内に対し繰り返し集束イオンビームを照射することにより前記傾斜面を形成することを特徴とする配線修正方法。
In the wiring correction method according to claim 1,
Wiring correction method characterized by forming the inclined surface by irradiating the order of the processing boxes large from small again the processing frame, repeating a focused ion beam to the respective processing boxes inside.
請求項1又は2に記載の配線修正方法において、
前記接続孔の深さ、又は最小の前記加工枠から最大の前記加工枠までの相対距離に応じて、前記加工枠の数を設定することを特徴とする配線修正方法
In the wiring correction method according to claim 1 or 2 ,
A wiring correction method, wherein the number of the processing frames is set according to a depth of the connection hole or a relative distance from the minimum processing frame to the maximum processing frame .
JP2006236902A 2006-08-31 2006-08-31 Wiring correction method Expired - Fee Related JP4755053B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006236902A JP4755053B2 (en) 2006-08-31 2006-08-31 Wiring correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006236902A JP4755053B2 (en) 2006-08-31 2006-08-31 Wiring correction method

Publications (2)

Publication Number Publication Date
JP2008060424A JP2008060424A (en) 2008-03-13
JP4755053B2 true JP4755053B2 (en) 2011-08-24

Family

ID=39242796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006236902A Expired - Fee Related JP4755053B2 (en) 2006-08-31 2006-08-31 Wiring correction method

Country Status (1)

Country Link
JP (1) JP4755053B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63211632A (en) * 1987-02-27 1988-09-02 Hitachi Ltd Ion beam processing method
JP2527292B2 (en) * 1993-03-26 1996-08-21 株式会社日立製作所 IC element and wiring connection method in IC element
JP3874552B2 (en) * 1998-10-21 2007-01-31 株式会社日立製作所 Hole processing equipment

Also Published As

Publication number Publication date
JP2008060424A (en) 2008-03-13

Similar Documents

Publication Publication Date Title
JP4563049B2 (en) Ion beam processing method using FIB-SEM composite apparatus
JP5492364B2 (en) 3D fiducial mark
KR102155834B1 (en) High aspect ratio structure analysis
KR101550921B1 (en) Section processing method and its apparatus
JP2010230672A (en) Method of forming image while milling work piece
JP5364049B2 (en) Charged particle beam apparatus and sample preparation method
JP5695818B2 (en) Cross-section processing method and cross-section observation sample manufacturing method
JP4789260B2 (en) Charged particle beam apparatus and aperture axis adjusting method
JP5247761B2 (en) FIB-SEM combined device
JP2011086606A (en) Cross-sectional working observation method and device
JP2008034750A (en) Charged particle beam irradiation method and method for manufacturing semiconductor device
JP4265960B2 (en) Real-time machining position correction method and apparatus
JP6760870B2 (en) Focused ion beam device control method and control program
JP4755053B2 (en) Wiring correction method
JP5105281B2 (en) Sample processing method and apparatus
US20150228450A1 (en) Charged particle beam apparatus
JP5949257B2 (en) Wiring processing method
JP2011054497A (en) Method and apparatus for cross-section processing and observation
JP6101562B2 (en) Focused ion beam device, sample processing method using focused ion beam device, and sample processing program
JP6327617B2 (en) Charged particle beam equipment
JPH09259810A (en) Method for analyzing object using focusing ion beam device
JP2003197138A (en) Charged beam device, method for measuring pattern, and method for manufacturing semiconductor device
JP4671223B2 (en) Processing method and focused ion beam processing apparatus using focused ion beam
JP2007123071A (en) Scanning irradiation method of charged particle beam, charged particle beam device, test piece observation method, and test piece processing method
JP6703903B2 (en) Microstructure processing method and microstructure processing apparatus

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110526

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees