JP4752163B2

JP4752163B2 - Method for manufacturing field effect transistor

Info

Publication number: JP4752163B2
Application number: JP2001288926A
Authority: JP
Inventors: 洋平乙木; 隆之辻
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2001-09-21
Filing date: 2001-09-21
Publication date: 2011-08-17
Anticipated expiration: 2021-09-21
Also published as: JP2003100776A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に化合物半導体結晶を成長させた化合物半導体ウェハ及びそれを用いた電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
ＧａＡｓを代表とする化合物半導体を用いた高周波用デバイスは、歪みが小さく効率の良いＧＨｚ以上の高周波特性を実現できることから、携帯電話を始めとする多くの通信機器における増幅器などに広く使用されている。そのなかでも電界効果トランジスタ（ＦＥＴ）は最も普及しており、携帯電話用高出力トランジスタ等に使用されている。
【０００３】
ＧａＡｓ系ＦＥＴ用エピタキシャルウェハの断面構造の典型例を図４に示す。従来の化合物半導体ウェハ４０は、半絶縁性基板４１上に、有機金属気相法（ＭＯＶＰＥ法：ＭｅｔａｌＯｒｇａｎｉｃＶａｐｏｕｒＰｈａｓｅＥｐｉｔａｘｙ）により、すべての化合物半導体層４２をそれぞれ成長させて作製される。具体的には、基板４１上に、バッファ層４３、チャネル層４４、耐圧層４５、コンタクト層４６をそれぞれ成長させる。
【０００４】
コンタクト層４６は、ｎ型ドーパント（ＧａＡｓ中のＳｉなど）を高濃度（例えば３×１０¹⁸ｃｍ^-3）に添加した低抵抗の層で、電極との接触抵抗を下げる働きをする。耐圧層４５は、ドーピングが低濃度（例えば５×１０¹⁶ｃｍ^-3以下）、あるいは無添加の層（例えばＧａＡｓやＡｌＧａＡｓ）で、ゲート耐圧を高くするために使用される。チャネル層４４は文字通りトランジスタのチャネルとなる層で、例えばｎ型のＧａＡｓやＨＥＭＴ（ＨｉｇｈＥｌｅｃｔｏｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）構造チャネルが使用される。バッファ層４３は、チャネルからの漏れ電流を防止するのが目的で、ＧａＡｓ系ＦＥＴの場合は無添加のＡｌＧａＡｓが最も良く用いられる。
【０００５】
図５は、図４に示した化合物半導体ウェハ４０を用いたＦＥＴの断面模式図である。ＦＥＴ５０では、通常はソース電極５１を接地し、ドレイン電極５２に正の電圧を印加、ゲート電極５３にかける電圧で、出力となるドレイン電流Ｉ_Dを制御する。
【０００６】
ＦＥＴ５０の特性（例えば、光照射なし）は、図６に実線で示される電流電圧特性に代表されるが、このとき、温度変化、入力周波数、印加電圧などによらず、同一の特性を示すのが理想で、それにより歪みのない良好な高周波特性が得られる。
【０００７】
これらの特性に大きな影響を与えるのがバッファ層４３の性能である。バッファ層４３は、上述のようにチャネル下の漏れ電流を防ぐのが主目的であり（漏れ電流は高周波特性を歪ませる）、そのため一般にチャネルを構成する材料よりバンド間エネルギーの大きな材料を使用する。例えば、ＧａＡｓチャネルの場合にＡｌＧａＡｓを使用する。このＧａＡｓ／ＡｌＧａＡｓのバンド間障壁で、漏れ電流を抑制するようにしている。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の化合物半導体ウェハ４０では、すべての化合物半導体層４２を、ＭＯＶＰＥ法で成長させているので熱平衡状態を保つことが難しい。このため、バッファ層４３中に深い準位となる点欠陥などが形成され、その準位を介して充放電がおこり、これが電流電圧特性を歪ませるという問題がある。
【０００９】
図６中の点線で示す電流電圧特性は、ＡｌＡｓ混晶比が０．３５のＡｌＧａＡｓをバッファ層４３に用いたＦＥＴ５０のもので、ＦＥＴ５０に白色光を当てたときの特性を示す。当てないとき（実線）に比べ明らかに出力信号が歪んでいる。
【００１０】
バッファ層４３のＡｌ混晶比を０．１５まで下げるとこの歪みはなくなるが、今度はバンドＧａＡｓ／ＡｌＧａＡｓエネルギー障壁が小さくなり、漏れ電流を生じてしまう。
【００１１】
さらに、結晶を８００℃以上で加熱すると、ＡｌＡｓ混晶比に関係なく、この歪みはさらに大きくなる（この熱処理は、イオン打ち込みにより活性層を形成する場合の活性化熱処理である。）という問題がある。これは結晶中の欠陥が熱処理により増加したためと考えられる。
【００１２】
そこで、本発明の目的は、電流電圧特性の歪みが小さく、かつ熱処理をしても電流電圧特性の歪みの悪化が起きない化合物半導体ウェハ及びそれを用いた電界効果トランジスタを提供することにある。
【００１３】
【課題を解決するための手段】
本発明は上記目的を達成するために創案されたものであり、半絶縁性のＧａＡｓ基板上にＧａを溶媒としてＧａＡｓを過飽和に溶かして結晶成長させる液相エピタキシャル成長法によりＡｌＧａＡｓバッファ層を形成する工程と、上記ＡｌＧａＡｓバッファ層上に気相法によりｎ型ＧａＡｓチャネル層を形成する工程とを備えた電界効果トランジスタの製造方法において、上記ＡｌＧａＡｓバッファ層を、還元雰囲気中、成長温度８５０℃以上の条件下で、上記ＧａＡｓチャネル層との間でバンド間障壁を形成するようＡｌＡｓ混晶比０．３５以上に形成することを特徴とする。
【００１４】
上記電界効果トランジスタの製造方法において、上記ＡｌＧａＡｓバッファ層の上記ＡｌＡｓ混晶比が０．４になるよう形成し、かつ上記ｎ型ＧａＡｓチャネル層のｎ型ドーパント濃度が５×１０ ¹⁷ ｃｍ ^-3 になるよう形成してもよい。
【００１５】
上記電界効果トランジスタの製造方法において、上記ｎ型ＧａＡｓチャネル層上に、気相法により無添加のＧａＡｓ耐圧層、ｎ型ＧａＡｓコンタクト層を順次形成してもよい。
【００１６】
上記電界効果トランジスタの製造方法において、上記気相法は、有機金属気相法としてもよい。
【００１７】
【発明の実施の形態】
以下、本発明の好適実施の形態を添付図面にしたがって説明する。
【００１８】
図１は本発明の好適実施の形態である化合物半導体ウェハ１を示す断面図である。
【００１９】
図１に示すように、本発明に係る化合物半導体ウェハ１は、半絶縁性基板２上に複数の化合物半導体層３をそれぞれエピタキシャル成長させて作製されるものであり、主として電界効果トランジスタ（ＦＥＴ）に用いられるものである。具体的には、半絶縁性基板２上に、バッファ層４を液相エピタキシャル法（ＬＰＥ法：ＬｉｑｕｉｄＰｈａｓｅＥｐｉｔａｘｙ）でエピタキシャル成長させ、そのバッファ層４上に、ＭＯＶＰＥ法により、チャネル層５、耐圧層６、コンタクト層７を順次エピタキシャル成長させる。
【００２０】
半絶縁性基板２としては、例えば、無添加のＧａＡｓを使用している。バッファ層４は、チャネルからの漏れ電流を防止するものであり、例えば、ＡｌＡｓ混晶比０．４のＡｌＧａＡｓ層を用い、その厚さが０．５μｍとなるように成長させている。バッファ層４は、例えば、Ｈ₂ などの還元雰囲気中で、かつ８５０℃以上の十分高温で成長させるようにするとよい。チャネル層５は、ＦＥＴの電流通路となるものであり、例えば、ｎ型のＧａＡｓを用い、その濃度は５×１０¹⁷ｃｍ^-3である。耐圧層６は、ＦＥＴのゲート耐圧を高くするものであり、例えば、無添加のＧａＡｓを使用している。コンタクト層７は、電極との接触抵抗を下げる働きをする低抵抗の層であり、例えば、ＧａＡｓ中にＳｉなどのｎ型ドーパントを３×１０¹⁸ｃｍ^-3添加したものを使用している。
【００２１】
ＧａＡｓを半絶縁性基板２として用いる場合のバッファ層４の材料としては、上述したＡｌＧａＡｓの他、例えば、ｐ型や無添加のＧａＡｓ、あるいはＡｌＧａＡｓＰ等を用いてもよい。また、ＩｎＰを半絶縁性基板２として用いる場合のバッファ層４の材料としては、例えば、ＩｎＧａＡｓ、ｐ型や無添加のＩｎＰ、ＩｎＧａＡｓＰ等を用いてもよい。
【００２２】
本実施の形態においては、気相法としてＭＯＶＰＥ法を用いた例で説明するが、例えば、分子線エピタキシー（ＭＢＥ：ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）、有機金属分子線エピタキシー（ＭＯＭＢＥ：ＭｅｔａｌＯｒｇａｎｉｃＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）などの気相法を用いてもよい。
【００２３】
本発明に係る化合物半導体ウェハ１は、バッファ層４をＬＰＥ法を用いて成長させて作製する点に特徴がある。しかるのち、薄層の制御が必要なチャネル層５以上の層を気相法で成長させる。
【００２４】
バッファ層４の材料として用いられるＡｌＧａＡｓ、ＧａＡｓ、ＩｎＧａＡｓなどで、深い準位となる点欠陥の原因となる主なものは、酸素、およびＡｓに起因した欠陥である。ＬＰＥ法以外の結晶成長法の場合は、Ａｓが化学量論的な量より多めに入る。これをここでは過剰Ａｓと呼ぶ。これが原因となって点欠陥が形成される。
【００２５】
ＧａＡｓ中で深い準位として有名なＥＬ２も過剰Ａｓによる準位である。この過剰Ａｓは熱処理によりその形態を変える。例えばＥＬ２は８００℃以上の熱処理で発生する事が知られている。ＬＰＥ法は、Ｇａ（またはＩｎ）を溶媒として、そこにＧａＡｓを過飽和に溶かして成長させるものなので、結晶はむしろＧａ過剰になり、過剰Ａｓは存在しない。また、還元雰囲気（Ｈ₂ ）でかつ十分高温（８５０℃以上）で成長させると、Ａｌを材料に用いても酸素の混入は極めて少ない。
【００２６】
また、ＬＰＥ法は、ほぼ熱平衡状態で結晶成長が行われるので、気相法などの他の結晶成長法と比較すると、結晶の構造的安定性が非常に高いという利点もある。
【００２７】
このように、本発明に係る化合物半導体ウェハ１は、チャネルからの漏れ電流を防止するバッファ層４をＬＰＥ法で成長させているので、バッファ層４中に欠陥が形成されず、しかもバッファ層４の構造的安定性が非常に高い。このため、バッファ層４でチャネルからの漏れ電流の発生を確実に防ぐことができ、電流電圧特性の歪みが小さい。また、漏れ電流が発生しないので、良好な高周波特性が得られる。
【００２８】
次に、化合物半導体ウェハ１を用いたＦＥＴを説明する。
【００２９】
図２は、図１に示した化合物半導体ウェハ１を用いたＦＥＴの断面模式図である。
【００３０】
図２に示すようにＦＥＴ２０は、図１で説明した化合物半導体ウェハ１から作製される。化合物半導体ウェハ１は、熱処理した場合と熱処理しない場合の電流電圧特性を比較するため、２枚作製した。１枚は熱処理を行わずにＦＥＴ２０を作製し、もう１枚は８００℃×３０分、アルシン（ＡｓＨ₃ ）ガス雰囲気中で熱処理した後、ＦＥＴ２０を作製した。
【００３１】
まず、化合物半導体ウェハ１のコンタクト層７の一部をエッチングし、耐圧層６の一部を露出させる。分離されたコンタクト層７の上面に、ソース電極２１、ドレイン電極２２を形成する。ソース電極２１、ドレイン電極２２には、ＡｕＧｅ／Ｎｉ／Ａｕを用い、Ｎ₂ 中で５００℃×５分熱処理し、オーミック電極を形成した。
【００３２】
露出した耐圧層６上面の一部をエッチングし、ゲート電極２３を形成する。ゲート電極２３にはＴｉ／Ｐｔ／Ａｕを用いた。ゲート長は１．０μｍ、ゲート幅は２００μｍである。
【００３３】
このＦＥＴ２０では、ソース電極２１を接地２４し、ドレイン電極２２に正のドレイン電圧Ｖ_DS を印加、ゲート電極２３にかけるゲート電圧Ｖ_GS で、出力となるドレイン電流Ｉ_Dを制御する。
【００３４】
また、本発明に係るＦＥＴ２０との比較のために、ＭＯＶＰＥ法によりすべての化合物半導体層を成長させて作製した従来の化合物半導体ウェハ４０を用いて、図５で説明したＦＥＴ５０を同様にして作製した。化合物半導体ウェハ４０も、熱処理した場合と熱処理しない場合の電流電圧特性を比較するため、２枚作製した。１枚は熱処理を行わずにＦＥＴ５０を作製し、もう１枚は８００℃×３０分、アルシン（ＡｓＨ₃ ）ガス雰囲気中で熱処理した後、ＦＥＴ５０を作製した。
【００３５】
本発明に係るＦＥＴ２０と従来のＦＥＴ５０の電流電圧特性を測定した。具体的には、ＦＥＴに白色光（顕微鏡のライト）をあて、電流電圧特性の変化を調べた。測定には暗箱中のパラメータアナライザＨＰ４１４５Ｂを用い、３端子の電流−電圧特性を測定した。
【００３６】
図３は、光照射時におけるＦＥＴ２０の電流電圧特性と従来のＦＥＴ５０の電流電圧特性を、横軸をドレイン−ソース間電圧Ｖ_DS［Ｖ］にとり、縦軸をドレイン電流Ｉ_D ［ｍＡ］にとって示した図である。図では、ゲート−ソース間電圧Ｖ_GSを０，−０．０５，−０．１０，−０．１５，−０．３０Ｖと変化させた場合のＦＥＴ２０の電流電圧特性曲線を実線で、ＦＥＴ５０の電流電圧特性曲線を点線でそれぞれ表している。
【００３７】
図３に示すように、本発明に係るＦＥＴ２０は、光照射されても、８００℃の熱処理したウェハ１を用いた場合と熱処理しないウェハ１を用いた場合共に、電流電圧特性に変化は見られなかった。これにより、本発明に係る化合物半導体ウェハ１とＦＥＴ２０は、熱処理をしても電流電圧特性の歪みの悪化が起きないことがわかる。
【００３８】
一方、従来のＦＥＴ５０は、熱処理しないウェハ４０を用いた場合にも、光照射による電流電圧特性の変化が認められ、電流電圧特性の歪みの悪化が起きたことがわかる。８００℃の熱処理したウェハ４０を用いた場合（図示せず）、電流電圧特性の変化はさらに大きくなった。
【００３９】
なお、本発明は、ＬＰＥ法で成長可能で、バッファ層に使用できる材料であれば、いかなる材料にも適用できる。例えば、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＧａＳｂなどである。
【００４０】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のごとき優れた効果を発揮する。
【００４１】
（１）電流電圧特性の歪みが小さい。
【００４２】
（２）熱処理をしても電流電圧特性の歪みの悪化が起きない。
【００４３】
（３）良好な高周波特性が得られる。
【図面の簡単な説明】
【図１】本発明の好適実施の形態を示す断面図である。
【図２】図１に示した化合物半導体ウェハを用いた電界効果トランジスタの断面模式図である。
【図３】光照射時における図２に示した電界効果トランジスタの電流電圧特性（実線）と従来の電界効果トランジスタの電流電圧特性（点線）を示す図である。
【図４】従来の化合物半導体ウェハの断面図である。
【図５】図４に示した従来の化合物半導体ウェハを用いた電界効果トランジスタの断面模式図である。
【図６】図５に示した従来の電界効果トランジスタの電流電圧特性（実線：光照射なし、点線：光照射あり）を示す図である。
【符号の説明】
１化合物半導体ウェハ
２半絶縁性基板
３化合物半導体層
４バッファ層
５チャネル層
６耐圧層
７コンタクト層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a compound semiconductor wafer obtained by growing a compound semiconductor crystal on a substrate and a field effect transistor using the same.
[0002]
[Prior art]
A high-frequency device using a compound semiconductor typified by GaAs is widely used in amplifiers and the like in many communication devices such as mobile phones because it can realize high-frequency characteristics with low distortion and high efficiency. . Of these, field effect transistors (FETs) are the most widespread and are used for high-power transistors for mobile phones.
[0003]
A typical example of a cross-sectional structure of an epitaxial wafer for a GaAs FET is shown in FIG. A conventional compound semiconductor wafer 40 is produced by growing all the compound semiconductor layers 42 on a semi-insulating substrate 41 by a metal organic vapor phase method (MOVPE method). Specifically, the buffer layer 43, the channel layer 44, the breakdown voltage layer 45, and the contact layer 46 are grown on the substrate 41, respectively.
[0004]
The contact layer 46 is a low-resistance layer in which an n-type dopant (such as Si in GaAs) is added at a high concentration (for example, 3 × 10 ¹⁸ cm ⁻³ ), and serves to lower the contact resistance with the electrode. The breakdown voltage layer 45 is a layer with low doping (for example, 5 × 10 ¹⁶ cm ⁻³ or less) or an additive-free layer (for example, GaAs or AlGaAs), and is used to increase the gate breakdown voltage. The channel layer 44 is literally a layer that becomes a channel of the transistor. For example, an n-type GaAs or HEMT (High Electron Mobility Transistor) structure channel is used. The buffer layer 43 is intended to prevent leakage current from the channel. In the case of a GaAs-based FET, additive-free AlGaAs is most often used.
[0005]
FIG. 5 is a schematic cross-sectional view of an FET using the compound semiconductor wafer 40 shown in FIG. In the FET 50, the source electrode 51 is normally grounded, a positive voltage is applied to the drain electrode 52, and the drain current _ID that is output is controlled by the voltage applied to the gate electrode 53.
[0006]
The characteristics of the FET 50 (for example, no light irradiation) are typified by the current-voltage characteristics shown by the solid line in FIG. 6. At this time, the same characteristics are exhibited regardless of temperature change, input frequency, applied voltage, and the like. Is ideal, thereby obtaining good high frequency characteristics without distortion.
[0007]
The performance of the buffer layer 43 greatly affects these characteristics. The buffer layer 43 is mainly intended to prevent leakage current under the channel as described above (leakage current distorts high-frequency characteristics), and therefore, generally a material having a larger band-to-band energy than the material constituting the channel is used. . For example, AlGaAs is used in the case of a GaAs channel. This GaAs / AlGaAs band-to-band barrier suppresses leakage current.
[0008]
[Problems to be solved by the invention]
However, in the conventional compound semiconductor wafer 40, since all the compound semiconductor layers 42 are grown by the MOVPE method, it is difficult to maintain a thermal equilibrium state. For this reason, a point defect or the like having a deep level is formed in the buffer layer 43, and charging / discharging occurs through the level, which distorts the current-voltage characteristics.
[0009]
The current-voltage characteristics indicated by the dotted line in FIG. 6 are those of the FET 50 using AlGaAs having an AlAs mixed crystal ratio of 0.35 as the buffer layer 43, and show characteristics when white light is applied to the FET 50. The output signal is clearly distorted compared to when it is not applied (solid line).
[0010]
When the Al mixed crystal ratio of the buffer layer 43 is lowered to 0.15, this distortion is eliminated, but this time, the band GaAs / AlGaAs energy barrier is reduced and a leakage current is generated.
[0011]
Furthermore, when the crystal is heated at 800 ° C. or higher, this strain becomes even larger regardless of the AlAs mixed crystal ratio (this heat treatment is an activation heat treatment when an active layer is formed by ion implantation). is there. This is presumably because defects in the crystal increased due to the heat treatment.
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to provide a compound semiconductor wafer in which distortion of current-voltage characteristics is small and distortion of current-voltage characteristics does not deteriorate even after heat treatment, and a field effect transistor using the same.
[0013]
[Means for Solving the Problems]
The present invention was devised to achieve the above object, and a process for forming an AlGaAs buffer layer on a semi-insulating GaAs substrate by a liquid phase epitaxial growth method in which GaAs is supersaturated using Ga as a solvent and crystal growth is performed. And a step of forming an n-type GaAs channel layer on the AlGaAs buffer layer by a vapor phase method, wherein the AlGaAs buffer layer is subjected to a growth temperature of 850 ° C. or more in a reducing atmosphere. The AlAs mixed crystal ratio is 0.35 or more so as to form an interband barrier with the GaAs channel layer.
[0014]
In the method of manufacturing the field effect transistor, the AlAs mixed crystal ratio of the AlGaAs buffer layer is formed to be 0.4, and the n-type dopant concentration of the n-type GaAs channel layer is 5 × 10 ¹⁷ cm ⁻³ . You may form so that it may become.
[0015]
In the method for manufacturing a field effect transistor, an additive-free GaAs breakdown voltage layer and an n-type GaAs contact layer may be sequentially formed on the n-type GaAs channel layer by a vapor phase method.
[0016]
In the method for manufacturing the field effect transistor, the vapor phase method may be a metalorganic vapor phase method.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the accompanying drawings.
[0018]
FIG. 1 is a sectional view showing a compound semiconductor wafer 1 according to a preferred embodiment of the present invention.
[0019]
As shown in FIG. 1, a compound semiconductor wafer 1 according to the present invention is produced by epitaxially growing a plurality of compound semiconductor layers 3 on a semi-insulating substrate 2, and is mainly used as a field effect transistor (FET). It is used. Specifically, the buffer layer 4 is epitaxially grown on the semi-insulating substrate 2 by a liquid phase epitaxial method (LPE method: Liquid Phase Epitaxy), and the channel layer 5 and the breakdown voltage layer are formed on the buffer layer 4 by the MOVPE method. 6. The contact layer 7 is epitaxially grown sequentially.
[0020]
As the semi-insulating substrate 2, for example, additive-free GaAs is used. The buffer layer 4 prevents leakage current from the channel. For example, an AlGaAs layer having an AlAs mixed crystal ratio of 0.4 is used and is grown to have a thickness of 0.5 μm. The buffer layer 4 is preferably grown in a reducing atmosphere such as H ₂ and at a sufficiently high temperature of 850 ° C. or higher. The channel layer 5 serves as a current path of the FET. For example, n-type GaAs is used, and its concentration is 5 × 10 ¹⁷ cm ⁻³ . The breakdown voltage layer 6 increases the gate breakdown voltage of the FET, and uses, for example, additive-free GaAs. The contact layer 7 is a low-resistance layer that functions to lower the contact resistance with the electrode. For example, a contact layer 7 in which an n-type dopant such as Si is added to 3 × 10 ¹⁸ cm ⁻³ in GaAs is used.
[0021]
As a material for the buffer layer 4 when GaAs is used as the semi-insulating substrate 2, for example, p-type, additive-free GaAs, or AlGaAsP may be used in addition to the above-described AlGaAs. In addition, as a material for the buffer layer 4 when InP is used as the semi-insulating substrate 2, for example, InGaAs, p-type, additive-free InP, InGaAsP, or the like may be used.
[0022]
In this embodiment mode, an example using the MOVPE method as a vapor phase method will be described. For example, molecular beam epitaxy (MBE), metal organic molecular beam epitaxy (MOMBE), and the like. The vapor phase method may be used.
[0023]
The compound semiconductor wafer 1 according to the present invention is characterized in that it is produced by growing the buffer layer 4 using the LPE method. Thereafter, the channel layer 5 and higher layers that require thin layer control are grown by the vapor phase method.
[0024]
Among AlGaAs, GaAs, InGaAs, and the like used as the material of the buffer layer 4, the main ones causing the deep level point defects are defects caused by oxygen and As. In the case of a crystal growth method other than the LPE method, As enters more than the stoichiometric amount. This is referred to herein as excess As. This causes point defects.
[0025]
EL2, which is famous as a deep level in GaAs, is also a level due to excess As. This excess As changes its form by heat treatment. For example, it is known that EL2 is generated by heat treatment at 800 ° C. or higher. In the LPE method, Ga (or In) is used as a solvent and GaAs is supersaturated therein and grown, so the crystal is rather Ga-excess and there is no excess As. Further, when grown in a reducing atmosphere (H ₂ ) and at a sufficiently high temperature (850 ° C. or higher), even if Al is used as a material, the mixing of oxygen is extremely small.
[0026]
The LPE method also has an advantage that the structural stability of the crystal is very high as compared with other crystal growth methods such as a vapor phase method because the crystal growth is performed in a substantially thermal equilibrium state.
[0027]
As described above, in the compound semiconductor wafer 1 according to the present invention, since the buffer layer 4 that prevents the leakage current from the channel is grown by the LPE method, no defects are formed in the buffer layer 4, and the buffer layer 4 The structural stability of is very high. For this reason, the buffer layer 4 can reliably prevent the occurrence of leakage current from the channel, and the distortion of the current-voltage characteristics is small. Further, since no leakage current is generated, good high frequency characteristics can be obtained.
[0028]
Next, an FET using the compound semiconductor wafer 1 will be described.
[0029]
FIG. 2 is a schematic cross-sectional view of an FET using the compound semiconductor wafer 1 shown in FIG.
[0030]
As shown in FIG. 2, the FET 20 is fabricated from the compound semiconductor wafer 1 described with reference to FIG. Two compound semiconductor wafers 1 were produced in order to compare the current-voltage characteristics when heat-treated and not heat-treated. One was fabricated without performing heat treatment, and the other was heat treated in an arsine (AsH ₃ ) gas atmosphere at 800 ° C. for 30 minutes, and then the FET 20 was fabricated.
[0031]
First, a part of the contact layer 7 of the compound semiconductor wafer 1 is etched to expose a part of the pressure-resistant layer 6. A source electrode 21 and a drain electrode 22 are formed on the upper surface of the separated contact layer 7. AuGe / Ni / Au was used for the source electrode 21 and the drain electrode 22 and heat-treated in N ₂ at 500 ° C. for 5 minutes to form ohmic electrodes.
[0032]
A part of the exposed upper surface of the withstand voltage layer 6 is etched to form the gate electrode 23. Ti / Pt / Au was used for the gate electrode 23. The gate length is 1.0 μm and the gate width is 200 μm.
[0033]
In the FET 20, the source electrode 21 is grounded 24, a positive drain voltage V _DS is applied to the drain electrode 22, and the drain current _ID that is output is controlled by the gate voltage V _GS applied to the gate electrode 23.
[0034]
For comparison with the FET 20 according to the present invention, the FET 50 described with reference to FIG. 5 was manufactured in the same manner using a conventional compound semiconductor wafer 40 formed by growing all the compound semiconductor layers by the MOVPE method. . Two compound semiconductor wafers 40 were also produced in order to compare the current-voltage characteristics when heat-treated and not heat-treated. One FET 50 was fabricated without heat treatment, and the other was heat treated in an arsine (AsH ₃ ) gas atmosphere at 800 ° C. for 30 minutes, and then the FET 50 was fabricated.
[0035]
The current-voltage characteristics of the FET 20 according to the present invention and the conventional FET 50 were measured. Specifically, white light (microscope light) was applied to the FET to examine changes in current-voltage characteristics. For measurement, a parameter analyzer HP4145B in a dark box was used, and current-voltage characteristics at three terminals were measured.
[0036]
FIG. 3 shows the current-voltage characteristics of the FET 20 and the current-voltage characteristics of the conventional FET 50 during light irradiation, with the horizontal axis representing the drain-source voltage V _DS [V] and the vertical axis representing the drain current I _D [mA]. It is a figure. In the figure, the current-voltage characteristic curve of the FET 20 when the gate-source voltage V _{GS is changed} to 0, −0.05, −0.10, −0.15, −0.30 V is indicated by a solid line, and the FET 50 Each current-voltage characteristic curve is represented by a dotted line.
[0037]
As shown in FIG. 3, the FET 20 according to the present invention shows a change in the current-voltage characteristics both when the wafer 1 is heat-treated at 800 ° C. and when the wafer 1 is not heat-treated, even when irradiated with light. There wasn't. Thus, it can be seen that the compound semiconductor wafer 1 and the FET 20 according to the present invention do not deteriorate the distortion of the current-voltage characteristics even when the heat treatment is performed.
[0038]
On the other hand, in the conventional FET 50, even when the wafer 40 that is not heat-treated is used, a change in current-voltage characteristics due to light irradiation is recognized, and it can be seen that the distortion of the current-voltage characteristics has deteriorated. When the wafer 40 heat-treated at 800 ° C. was used (not shown), the change in the current-voltage characteristics was further increased.
[0039]
The present invention can be applied to any material as long as it can be grown by the LPE method and can be used for the buffer layer. For example, InGaAs, InGaAsP, InGaSb, etc.
[0040]
【The invention's effect】
As is apparent from the above description, the present invention exhibits the following excellent effects.
[0041]
(1) The distortion of current-voltage characteristics is small.
[0042]
(2) Even if the heat treatment is performed, the distortion of the current-voltage characteristics does not deteriorate.
[0043]
(3) Good high frequency characteristics can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a preferred embodiment of the present invention.
2 is a schematic cross-sectional view of a field effect transistor using the compound semiconductor wafer shown in FIG.
3 is a diagram showing current-voltage characteristics (solid line) of the field-effect transistor shown in FIG. 2 and light-voltage characteristics (dotted line) of a conventional field-effect transistor during light irradiation.
FIG. 4 is a cross-sectional view of a conventional compound semiconductor wafer.
5 is a schematic cross-sectional view of a field effect transistor using the conventional compound semiconductor wafer shown in FIG.
6 is a diagram showing current-voltage characteristics (solid line: no light irradiation, dotted line: with light irradiation) of the conventional field effect transistor shown in FIG. 5. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Compound semiconductor wafer 2 Semi-insulating substrate 3 Compound semiconductor layer 4 Buffer layer 5 Channel layer 6 Withstand pressure layer 7 Contact layer

Claims

Forming an AlGaAs buffer layer by a liquid phase epitaxial growth method in which a crystal is grown by dissolving GaAs in a supersaturated state using Ga as a solvent on a semi-insulating GaAs substrate; and an n-type GaAs channel layer on the AlGaAs buffer layer by a vapor phase method. In the manufacturing method of a field effect transistor provided with the process of forming,
The AlGaAs buffer layer is formed to have an AlAs mixed crystal ratio of 0.35 or more so as to form an interband barrier with the GaAs channel layer under a growth temperature of 850 ° C. or higher in a reducing atmosphere. A method of manufacturing a field effect transistor.

The AlGaAs mixed layer ratio of the AlGaAs buffer layer is formed to be 0.4, and the n-type dopant concentration of the n-type GaAs channel layer is formed to be 5 × 10 ¹⁷ cm ^−3. The manufacturing method of the field effect transistor of Claim 1 .

3. The method of manufacturing a field effect transistor according to claim 1, wherein an undoped GaAs breakdown voltage layer and an n-type GaAs contact layer are sequentially formed on the n-type GaAs channel layer by a vapor phase method.

The vapor phase process, a method of manufacturing a field effect transistor according to claim 1, characterized in that an organometallic vapor phase method.