[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4637391B2 - Method for manufacturing light emitting device - Google Patents

Method for manufacturing light emitting device Download PDF

Info

Publication number
JP4637391B2
JP4637391B2 JP2001086520A JP2001086520A JP4637391B2 JP 4637391 B2 JP4637391 B2 JP 4637391B2 JP 2001086520 A JP2001086520 A JP 2001086520A JP 2001086520 A JP2001086520 A JP 2001086520A JP 4637391 B2 JP4637391 B2 JP 4637391B2
Authority
JP
Japan
Prior art keywords
film
metal film
tft
light
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001086520A
Other languages
Japanese (ja)
Other versions
JP2001345179A5 (en
JP2001345179A (en
Inventor
舜平 山崎
正明 ▲ひろ▼木
健司 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001086520A priority Critical patent/JP4637391B2/en
Publication of JP2001345179A publication Critical patent/JP2001345179A/en
Publication of JP2001345179A5 publication Critical patent/JP2001345179A5/ja
Application granted granted Critical
Publication of JP4637391B2 publication Critical patent/JP4637391B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電極間に発光性材料を挟んだ素子(以下、発光素子という)を有する装置(以下、発光装置という)およびその作製方法に関する。特に発光性材料としてEL(Electro Luminescence)が得られる発光性材料(以下、EL材料という)を利用した発光素子(以下、EL素子という)を用いた発光装置(以下、EL発光装置)に関する。なお、有機ELディスプレイや有機発光ダイオード(OLED:Organic Light Emitting Diode)は本発明の発光装置に含まれる。
【0002】
また、本発明に用いることのできるEL材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光(燐光および/または蛍光)するすべての発光性材料を含む。
【0003】
【従来の技術】
EL発光装置は、陽極と陰極との間にEL材料を挟んだ構造のEL素子を有した構造からなる。この陽極と陰極との間に電圧を加えてEL材料中に電流を流することによりキャリアを再結合させて発光させる。即ち、EL発光装置は発光素子自体に発光能力があるため、液晶表示装置に用いるようなバックライトが不要である。さらに視野角が広く、軽量であるという利点をもつ。
【0004】
このときEL材料を成膜してEL層を形成するには、様々な成膜方法が採用されている。特に、低分子系有機EL材料の成膜には蒸着法が用いられ、高分子系有機EL材料の成膜にはスピンコーティング法もしくはインクジェット法が用いられている。
【0005】
いずれの成膜方法にも一長一短があるが、蒸着法の場合はEL材料の利用効率が悪いという問題がある。蒸着法の場合、抵抗加熱や電子ビーム加熱により気化したEL材料を飛散させて成膜するが、被膜形成面に成膜される分以外にも蒸着マスク(シャドーマスク)や蒸着室内壁に成膜されてしまう分の損失が大きかった。現状ではEL材料の単価が高いため、このような問題は製造コストの増大を招く結果となってしまう。
【0006】
また、インクジェット法の場合、ノズル先端から吐出されたEL材料を含む液滴の軌道の制御が難しく、液滴の着弾点(EL層を成膜する部分)を正確に制御することが難しかった。この着弾点がずれてしまうと、となりの画素に液滴が混入されてしまうといった問題が起こり得た。この問題は高精細な画素部を有する発光装置を作製する上で特に顕著な問題となる。
【0007】
【発明が解決しようとする課題】
本発明は、EL材料を成膜するにあたって成膜位置を精密に制御するための技術を提供することを課題とする。そして、高精細な画素部を有する発光装置を得ることを課題とする。さらに、その発光装置を表示部として用いた表示品質の高い電気器具を提供することを課題とする。
【0008】
【課題を解決するための手段】
本発明では、画素を区分するバンクの一部に金属膜を用い、該金属膜に電圧をかける(負もしくは正に帯電させる)ことで電界を形成し、その電界によりEL材料の軌道を制御することを特徴としている。従って、本明細書において「電界を加える」とは、「荷電粒子の向きを制御する」と同義である。
【0009】
なお、本明細書中において「バンク」とは、画素電極を囲むように設けられた絶縁膜と導電膜との積層体を指し、個々の画素を区分する役割を担う。また、本明細書中では、発明を明確にする便宜上、部位に分けて「支持バンク」と「制御バンク」という名称で区別している。
【0010】
上記構成により蒸着法、イオンプレーティング法もしくはインクジェット法のように被膜形成面の上方もしくは下方からEL材料が飛んできて付着するような成膜方法において、EL材料の成膜位置を精密に制御することが可能となり、高精細な画素部を有する発光装置を得ることができる。
【0011】
【発明の実施の形態】
本発明の発光装置の構造について図1(A)、(B)を用いて説明する。なお、図1(A)は画素部の上面図であり、図1(B)は図1(A)をA−A’で切断した断面図である。但し、ここで示す発光装置は発光素子を封止する前の状態である。
【0012】
本発明の発光装置は、まず絶縁体101上にTFT102が設けられている。絶縁体101はガラス基板、プラスチック基板(プラスチックフィルムを含む)、金属基板もしくはセラミックス基板の上に絶縁膜を設けたものを用いても良いし、石英基板をそのまま用いても良い。
【0013】
TFT(薄膜トランジスタ)102は公知の構造のnチャネル型TFTもしくはpチャネル型TFTを用いれば良く、トップゲート構造(代表的にはプレーナ型TFT)であってもボトムゲート構造(代表的には逆スタガ型TFT)であっても良い。また、TFTの配置にも限定はないが、典型的には本出願人による特開平5−107561号公報に記載の画素構造を採用すれば良い。
【0014】
このTFT102は層間絶縁膜103に覆われ、層間絶縁膜103を挟んで画素電極104が電気的に接続されている。層間絶縁膜103としては、珪素を含む絶縁膜、代表的には酸化珪素膜、窒化珪素膜、窒化酸化珪素膜もしくは炭化珪素膜を用いることができる。また、樹脂膜を用いることもできるし、樹脂膜と珪素を含む絶縁膜とを組み合わせることもできる。
【0015】
また、ここでは画素電極104として仕事関数の大きい導電膜が用いられ、典型的には可視光に対して透明な酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはこれらの化合物からなる導電膜を用いることができる。さらに、これらの酸化物導電膜にガリウムを添加したものであっても良い。
【0016】
また、画素電極104を囲むようにしてバンク105が設けられている。バンク105は絶縁膜からなる支持バンク105aとその上に設けられた金属膜からなる制御バンク105bを含む。このとき、制御バンク105bの線幅は支持バンク105aの線幅よりも細くなっている。さらに、支持バンク105aおよび制御バンク105bはテーパー形状を有していることが好ましい。本発明では制御バンク105bに画素電極と極性の異なる電圧をかけて負もしくは正に帯電させ、EL材料に電界を加えることによりEL材料の飛行軌道を制御することが可能となる。
【0017】
さらに、バンク105で囲まれた画素内にはEL層106が設けられ、バンク105およびEL層106を覆うように陰極107が設けられている。
【0018】
なお、本明細書においてEL層とは、EL素子において陽極と陰極との間に設けられた絶縁層を指し、様々な有機膜もしくは無機膜を組み合わせて形成される層である。典型的には、EL層は少なくとも発光層を含み、発光層に電荷注入層や電荷輸送層を組み合わせて用いられる。また、EL層106としては、有機EL材料、無機EL材料もしくはそれらを組み合わせたEL材料を用いる。また、有機EL材料を用いる場合、低分子材料を用いても高分子材料を用いても良く、公知の如何なる材料を用いても良い。
【0019】
また、陰極107は仕事関数の小さい導電膜が用いられ、典型的には周期表の1族もしくは2族に属する元素を含む導電膜が用いられる。代表的にはマグネシウム、リチウム、セシウム、ベリリウム、カリウムもしくはカルシウムを含む合金膜が用いられる。また、ビスマス膜を用いることもできる。
【0020】
以上の画素電極(陽極)104、EL層106および陰極107がEL素子100を形成する。実際には、EL素子100の上に樹脂膜を封止材として設けるか、EL素子100の上に密閉空間を作るかして、EL素子100を外気から保護する。これはEL層106や陰極107が酸化することで劣化してしまうため、酸素および水に極力触れないようにするためである。
【0021】
以上にような構造を含む本発明の発光装置は、蒸着法、イオンプレーティング法もしくはインクジェット法のように、上方もしくは下方からEL材料が飛んできて付着することにより成膜される手法を用いる場合において、バンクの一部である金属膜を用いてEL材料に電界を加え、その電界により成膜位置の制御を行うことを特徴とするものである。
【0022】
本発明を実施することで、精密な位置制御を行いながらEL材料を成膜することが可能となり、高精細な画素部を有する発光装置を実現することができる。
【0023】
【実施例】
〔実施例1〕
図1に示した構造の発光装置を作製する際のEL層の成膜過程について図2を用いて説明する。なお、一部、図1の符号を参照して説明する。
【0024】
図2(A)において、絶縁体101の上にはTFT102が形成され、TFT102を覆って形成された層間絶縁膜103の上には画素電極(ここでは陽極として機能する)104が形成されている。さらに、画素電極104を囲むように支持バンク105aおよび制御バンク105bを含むバンク105が形成されている。
【0025】
そして、この状態でまず画素電極104を正に帯電させる。これは画素電極104に正電圧を印加しても良いし、正に帯電したイオンシャワーを浴びせることで帯電させることも可能である。正電圧を印加する場合はTFT102を動作させて印加すれば良い。そして、制御バンク105bは負に帯電させる。これは制御バンク105bに負電圧を印加することで可能である。負電圧の大きさは実施者が適宜決定すれば良い。
【0026】
この状態でEL材料(本明細書ではEL材料を含む溶液も含めてEL材料という)201を蒸着法、イオンプレーティング法もしくはインクジェット法により積層する。このとき、本発明ではEL材料201を、制御バンク105bと同じ極性に帯電させる点に特徴がある。即ち、本実施例の場合は、制御バンク105bが負に帯電しているため、EL材料201も負に帯電させる。これによりEL材料201は制御バンク105bの周囲に形成された電界に反発し、制御バンク105bを避けるような軌道を描く。
【0027】
さらに、本実施例では画素電極104が正に帯電しているため、負に帯電したEL材料201を引き寄せる方向に働く。
【0028】
以上のように、EL材料201は制御バンク105bを避けて画素電極104へ積層される。こうして画素の部分にEL層202が形成される。即ち、特にシャドーマスク等を設けることなく、EL材料を集中的に画素に成膜することができ、EL材料の利用効率を大幅に向上させることが可能となる。
【0029】
また、本発明は画素ピッチが数十μmといった非常に微細な画素部においても何ら問題なく実施することが可能である。シャドーマスクを用いてEL材料を積層する手法はシャドーマスクのアライメント精度が問題となり、高精細な画素部を形成するには不適当である。そのような場合に、本発明を実施することは非常に有効であると言える。
【0030】
〔実施例2〕
本実施例では、蒸着法によりEL材料を成膜する際に本発明を実施する場合について図3に示す。
【0031】
図3において、301は蒸着室であり、蒸着室の隔壁302は負の電圧が印加される負電源303に接続されている。また、蒸着室301の内部には蒸着ボート304が設置され、その中には固体EL材料305が備えられている。この蒸着ボート304は支持台306に接続された電源307a、307bを用いて加熱される。即ち、本実施例では抵抗加熱による蒸着源を用いている。
【0032】
また、蒸着ボート304に設けられた孔(気体となったEL材料が蒸着ボート外に出るための孔)のすぐ外に、孔から出た気体となったEL材料(以下、気体EL材料という)を取り囲むように配置されたリング状電極320が設けられている。このリング状電極320は負電源308に接続され、リング状電極320の内側に電場を形成して、気体EL材料を負に帯電させる。即ち、蒸着ボート304から飛び出した気体EL材料は、飛散中に電場を通過させることで帯電する。このとき、蒸着室の隔壁302は負に帯電しているため、隔壁302に付着するEL材料を最小限に抑えることができる。
【0033】
こうして飛散した気体EL材料309は制御バンク310が形成する電界を避けるようにして画素電極311に積層される。制御バンク310には負電源312が接続され、これにより電界が形成される。なお、図示されていないが全ての制御バンクは同電位となるように電気的に接続されている。
【0034】
また、このとき画素電極311が接続されたTFT313のソース配線には正電源314が接続され、画素電極311に正電圧を印加できるようになっている。また、TFT313を有した基板315はサセプタ316に保持される。このサセプタ316を成膜時に負に帯電させておいても良い。
【0035】
画素電極311は電気的に接続されたTFT313を動作させることにより正の電圧を印加され、正に帯電する。即ち、本実施例ではTFT313を動作させた状態でEL材料を積層する点にも特徴がある。もちろん、必ずしもTFT313を動作させる必要はない。
【0036】
以上のような構成とすることで、蒸着する気体EL材料309の利用効率を高め、必要最小限の量で所望のEL層を形成することが可能となる。従って、EL材料の消費量が大幅に削減されるため、製造コストを低減することができる。
【0037】
なお、蒸着源として抵抗加熱を例にとったが、電子ビーム(EB)加熱であっても構わない。
【0038】
また、本実施例では気体EL材料を負に帯電させる例を示しているが、正に帯電させることも可能である。その場合、隔壁302、蒸着ボート304および制御バンク310を正に帯電させ、画素電極311を負に帯電させれば良い。
【0039】
〔実施例3〕
本実施例では、インクジェット法によりEL材料を塗布する際に本発明を実施する場合について図4に示す。なお、図4(A)、(B)はいずれも不活性雰囲気中(窒素ガスもしくは希ガス中)で行われる。
【0040】
図4(A)において、401はガラス基板、402はTFT、403は陽極として機能する画素電極であり、TFT402のソース配線には正電源404が接続されている。また、本実施例では制御バンク405に負電源406を接続する。この場合、図示されないが全ての制御バンクは同電位となるように電気的に接続されている。
【0041】
また、基板401の上方にはインクジェット方式でEL材料を積層するための薄膜形成装置のヘッド407〜409が配置されている。ヘッド407の中には赤色発光のためのEL材料を含む溶液410が備えられ、ヘッド408の中には緑色発光のためのEL材料を含む溶液411が備えられ、ヘッド409の中には青色発光のためのEL材料を含む溶液412が備えられている。これらのEL材料を含む溶液はピエゾ素子を用いて吐出される。もちろん、バブルジェット方式を用いても良い。
【0042】
本実施例では、ヘッド407〜409の各々に負電源413〜415を接続し、EL材料410〜412を負に帯電させている。この状態で吐出されたEL材料を含む溶液は点線で示される軌道に沿って落下し、バンクの間に露出した画素電極403上に塗布される。即ち、負に帯電したEL材料を含む溶液410〜412は、やはり負に帯電した制御バンク405を避けて画素内に塗布される。
【0043】
こうして画素内には赤色発光に対応するEL層416、緑色発光に対応するEL層417および青色発光に対応するEL層418が形成される。なお、ここでは三つの画素しか図示されないが、一画素ずつ成膜しても良いし、三つ以上の複数の画素に同時に成膜することも可能である。
【0044】
また、図4(B)に示したのは、ヘッド407〜409の吐出口付近にEL材料を含む溶液を帯電させるための電極を設けた例である。本実施例では、引出電極421、加速電極422および制御電極423を設けている。また、各々には電源424が接続されている。
【0045】
引出電極421はヘッド407〜409からEL材料を含む溶液を引き出すための電界を形成する電極である。また、加速電極422は引き出されたEL材料を加速させるための電界を形成する電極であり、制御電極423は最終的にEL材料の落下する位置を制御するための電界を形成する電極である。もちろん、これら三つを常に用いる必要はなく、この組み合わせに限定する必要はない。
【0046】
図4(B)に示す構成の場合、これら三つの電極のいずれかを用いてEL材料を含む溶液を負に帯電させている。従って、ヘッド407〜409に特に電源を設ける必要がなく、吐出されたEL材料を含む溶液自体を直接帯電させることができる。この場合も、図4(A)の場合と同様にEL材料を含む溶液は点線で示される軌道に沿って落下し、バンクの間に露出した画素電極403上に塗布される。即ち、負に帯電したEL材料409〜411は、やはり負に帯電した制御バンク404を避けて画素内に塗布される。
【0047】
以上のような構成とすることで、インクジェット法によりEL材料を塗布する際に軌道がずれてしまう可能性が大幅に減り、歩留まりを向上させることが可能となる。そのため製造コストを低減することができる。
【0048】
なお、本実施例ではEL材料を含む溶液を負に帯電させる例を示しているが、正に帯電させることも可能である。その場合、制御バンク405およびEL材料を含む溶液410〜412を正に帯電させ、画素電極403を負に帯電させれば良い。
【0049】
〔実施例4〕
本実施例では、イオンプレーティング法によりEL層を成膜する際に本発明を実施する場合について図5に示す。
【0050】
図5において、501は蒸着室であり、蒸着室の隔壁502は正の電圧が印加される正電源503に接続されている。また、蒸着室501の内部には蒸着ボート504が設置され、その中には固体EL材料505が備えられている。この蒸着ボート504は支持台506に接続された電源507a、507bを用いて加熱される。即ち、本実施例では抵抗加熱による蒸着源を用いている。
【0051】
また、蒸着ボート504の上には導体をらせん状に巻いたアンテナ508が設けられている。アンテナ508には高周波電源508aが接続されており、高真空中にて高周波が印加され、電波(典型的にはマイクロ波)を発生させることができる。本実施例ではこの電波を気化した気体EL材料509に加えて正に帯電させる。このとき、アンテナ508の間にプラズマを発生させても良い。このプラズマはアルゴンガスもしくはネオンガスといった希ガスを用いて形成すれば良い。このとき、蒸着室の隔壁502は正に帯電しているため、隔壁502に付着するEL材料を最小限に抑えることができる。
【0052】
こうして飛散した気体EL材料509は、制御バンク510が形成する電界を避けるようにして画素電極511に積層される。制御バンク510には正電源512が接続され、これにより電界が形成される。なお、図示されていないが全ての制御バンクは同電位となるように電気的に接続されている。
【0053】
また、このとき画素電極511が接続されたTFT513のソース配線には負電源514が接続され、画素電極511に負電圧を印加できるようになっている。また、TFT513を有した基板515はサセプタ516に保持される。このサセプタ516を成膜時に負に帯電させておいても良い。
【0054】
画素電極511は電気的に接続されたTFT513を動作させることにより負の電圧を印加され、負に帯電する。即ち、本実施例ではTFT513を動作させた状態でEL材料を積層する点にも特徴がある。もちろん、必ずしもTFT513を動作させる必要はない。
【0055】
以上のような構成とすることで、蒸着する気体EL材料509の利用効率を高め、必要最小限の量で所望のEL層を形成することが可能となる。従って、EL材料の消費量が大幅に削減されるため、製造コストを低減することができる。
【0056】
なお、本実施例では電極508aと508bとの間に形成された電界を気体EL材料509に加えて正に帯電させる方式としたが、陽極511と蒸着ボート504との間にバイアス電圧をかけて正に帯電させることもできる。
【0057】
また、本実施例では気体EL材料を正に帯電させる例を示しているが、負に帯電させることも可能である。その場合、隔壁502、蒸着ボート504および制御バンク510を負に帯電させ、陽極511を正に帯電させれば良い。
【0058】
〔実施例5〕
本発明の発光装置における画素部の断面図を図6に、その上面図を図7(A)に、その回路構成を図7(B)に示す。実際には画素がマトリクス状に複数配列されて画素部(画像表示部)が形成される。従って図6及び図7で共通の符号を用いているので、適宜両図面を参照すると良い。また、図7の上面図では二つの画素を図示しているが、どちらも同じ構造である。
【0059】
図6において、11は基板、12は下地となる絶縁膜(以下、下地膜という)である。基板11としてはガラス、ガラスセラミックス、石英、シリコン、セラミックス、金属若しくはプラスチックでなる基板を用いることができる。
【0060】
また、下地膜12は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜12としては、珪素(シリコン)を含む絶縁膜を用いれば良い。また、下地膜12に放熱効果を持たせることによりTFTの発熱を発散させることはTFTの劣化又はEL素子の劣化を防ぐためにも有効である。放熱効果を持たせるには公知のあらゆる材料を用いることができる。
【0061】
ここでは画素内に二つのTFTを形成している。601はスイッチング用TFTであり、nチャネル型TFTで形成され、602は電流制御用TFTであり、pチャネル型TFTで形成されている。
【0062】
ただし、本発明において、スイッチング用TFTをnチャネル型TFT、電流制御用TFTをpチャネル型TFTに限定する必要はなく、スイッチング用TFTをpチャネル型TFT、電流制御用TFTをnチャネル型TFTにしても良いし、両方ともnチャネル型又pチャネル型TFTを用いることも可能である。
【0063】
スイッチング用TFT601は、ソース領域13、ドレイン領域14、LDD領域15a〜15d、高濃度不純物領域16及びチャネル形成領域17a、17bを含む活性層、ゲート絶縁膜18、ゲート電極19a、19b、第1層間絶縁膜20、ソース配線21並びにドレイン配線22を有して形成される。
【0064】
また、図7に示すように、ゲート電極19a、19bは別の材料(ゲート電極19a、19bよりも低抵抗な材料)で形成されたゲート配線611によって電気的に接続されたダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、シングルゲートもしくはトリプルゲート構造といったいわゆるマルチゲート構造(直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造)であっても良い。マルチゲート構造はオフ電流値を低減する上で極めて有効であり、本発明では画素のスイッチング素子601をマルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。
【0065】
また、活性層は結晶構造を含む半導体膜で形成される。即ち、単結晶半導体膜でも良いし、多結晶半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲート電極、ソース配線若しくはドレイン配線としてはあらゆる導電膜を用いることができる。
【0066】
さらに、スイッチング用TFT601においては、LDD領域15a〜15dは、ゲート絶縁膜18を挟んでゲート電極19a、19bと重ならないように設ける。このような構造はオフ電流値を低減する上で非常に効果的である。
【0067】
なお、チャネル形成領域とLDD領域との間にオフセット領域(チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域)を設けることはオフ電流値を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的である。
【0068】
次に、電流制御用TFT602は、ソース領域31、ドレイン領域32及びチャネル形成領域34を含む活性層、ゲート絶縁膜18、ゲート電極35、第1層間絶縁膜20、ソース配線36並びにドレイン配線37を有して形成される。なお、ゲート電極35はシングルゲート構造となっているが、マルチゲート構造であっても良い。
【0069】
図7(A)に示すように、スイッチング用TFTのドレインは電流制御用TFT602のゲートに接続されている。具体的には電流制御用TFT602のゲート電極35はスイッチング用TFT601のドレイン領域14とドレイン配線(接続配線とも言える)22を介して電気的に接続されている。また、ソース配線36は電流供給線であり、EL素子に流れる電流の供給源に接続される。
【0070】
電流制御用TFT602はEL素子603に注入される電流量を制御するための素子であるが、EL素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。そのため、電流制御用TFT602に過剰な電流が流れないように、チャネル長(L)は長めに設計することが好ましい。望ましくは一画素あたり0.5〜2μA(好ましくは1〜1.5μA)となるようにする。
【0071】
また、スイッチング用TFT601に形成されるLDD領域の長さ(幅)は0.5〜3.5μm、代表的には2.0〜2.5μmとすれば良い。
【0072】
また、図7(A)に示すように電流制御用TFT602のゲート電極を含む配線35は、50で示される領域で電流制御用TFT602のソース配線(電流供給線)36と絶縁膜を挟んで重なる。このとき50で示される領域では、保持容量(コンデンサ)が形成される。また、ここではソース配線36と電気的に接続された半導体膜51、ゲート絶縁膜と同一層の絶縁膜(図示せず)及び電源供給線36で形成される容量も保持容量として用いることが可能である。
この保持容量50は、電流制御用TFT602のゲート電極35にかかる電圧を保持するためのコンデンサとして機能する。
【0073】
また、流しうる電流量を多くするという観点から見れば、電流制御用TFT602の活性層(特にチャネル形成領域)の膜厚を厚くする(好ましくは50〜100nm、さらに好ましくは60〜80nm)ことも有効である。逆に、スイッチング用TFT601の場合はオフ電流値を小さくするという観点から見れば、活性層(特にチャネル形成領域)の膜厚を薄くする(好ましくは20〜50nm、さらに好ましくは25〜40nm)ことも有効である。
【0074】
また、アナログ階調方式により多階調表示を行う場合は電流制御用TFT602を飽和領域で動作させることが好ましい。逆に、デジタル階調方式により多階調表示を行う場合は電流制御用TFT602を線形領域で動作させることが好ましい。
【0075】
次に、38はパッシベーション膜であり、膜厚は10nm〜1μm(好ましくは200〜500nm)とすれば良い。材料としては、珪素を含む絶縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を用いることができる。
【0076】
パッシベーション膜38の上には、各TFTを覆うような形で第2層間絶縁膜(平坦化膜と言っても良い)39を形成し、TFTによってできる段差の平坦化を行う。第2層間絶縁膜39としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル樹脂、BCB(ベンゾシクロブテン)等を用いると良い。勿論、十分な平坦化が可能であれば、無機膜を用いても良い。
【0077】
第2層間絶縁膜39によってTFTによる段差を平坦化することは非常に重要である。後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【0078】
また、40は透明導電膜でなる画素電極(EL素子の陽極に相当する)であり、第2層間絶縁膜39及びパッシベーション膜38にコンタクトホール(開孔)を開けた後、形成された開口部において電流制御用TFT602のドレイン配線37に接続されるように形成される。
【0079】
本実施例では、画素電極として酸化インジウムと酸化スズの化合物でなる導電膜を用いる。また、これに少量のガリウムを添加しても良い。さらに酸化インジウムと酸化亜鉛との化合物や酸化亜鉛と酸化ガリウムの化合物を用いることもできる。
【0080】
画素電極を形成したら、樹脂膜からなる支持バンク41aを形成し、その上に金属膜からなる制御バンク41bを形成する。また、同時に画素電極40のコンタクトホールを埋め込むための絶縁膜(以下、埋め込み材という)42を形成する。本実施例ではバンク41aおよび埋め込み材42をアクリルで形成し、制御バンク41bをタングステン膜で形成する。
【0081】
このとき、アクリルからなる支持バンク41aおよび埋め込み材42の膜厚は300nm以下、好ましくは100〜200nmとし、エッジ部(端部)がテーパー形状となるようにすることが好ましい。また、タングステン膜からなる制御バンク41bもエッジ部がテーパー形状となるように形成することが好ましい。
【0082】
これらの支持バンク41aおよび制御バンク41bは、図1(A)に示したように画素電極40の端部を囲むように形成される。
【0083】
次にEL層43が図2〜図5で説明したような成膜方法により形成される。なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応したEL層が形成される。本実施例では図2に示した蒸着法を採用し、EL材料としては低分子のEL材料を用いる。
【0084】
なお、本実施例では、EL材料として、赤色発光用のEL層には、Alqをホスト材料として赤色の蛍光色素DCMをドープしたものを用いる。また、緑色発光用のEL層には、アルミニウムの8−ヒドロキシキノリン錯体であるAlq3を用い、青色発光用のEL層には亜鉛のベンズオキサゾール錯体(Zn(oxz)2)を用いる。
【0085】
但し、以上の例は本発明のEL層として用いることのできるEL材料の一例であって、これに限定する必要はない。即ち、ここでは述べなかったような高分子のEL材料を用いることも可能であり、さらに高分子のEL材料と低分子のEL材料を併用しても良い。
【0086】
以上のようにしてEL層43を形成したら、次に金属膜からなる陰極44を形成する本実施例では陰極44として、アルミニウムにリチウムを添加した合金膜を用いる。なお、図示しないが陰極44の上に絶縁膜をパッシベーション膜として形成することも可能である。
【0087】
こうして画素電極40、EL層43および陰極44を含むEL素子603が形成される。実際にはEL素子603を形成した後、EL素子603の上にカバー材を設けて不活性雰囲気中に封入するか、全面に樹脂を設けて封入し、EL素子が外気に触れないような構造とすることが望ましい。
【0088】
また、密閉空間もしくは樹脂の中に除湿剤(典型的には酸化バリウム)または酸化防止剤を設けることも有効である。
【0089】
また、本実施例の発光装置を作製するにあたって実施例1〜4のいずれの構成を用いることもできる。
【0090】
〔実施例6〕
本実施例では、画素部とその周辺に設けられる駆動回路部のTFTを同時に作製する方法について図8〜図10を用いて説明する。但し、説明を簡単にするために、駆動回路に関しては基本回路であるCMOS回路を図示することとする。
【0091】
まず、図8(A)に示すように、ガラス基板800上に下地膜801を300nmの厚さに形成する。本実施例では下地膜801として100nm厚の窒化酸化珪素膜と200nmの窒化酸化珪素膜とを積層して用いる。この時、ガラス基板800に接する方の窒素濃度を10〜25wt%としておくと良い。もちろん下地膜を設けずに石英基板上に直接素子を形成しても良い。
【0092】
次に下地膜801の上に50nmの厚さの非晶質珪素膜(図示せず))を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は20〜100nmの厚さであれば良い。
【0093】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポリシリコン膜ともいう)802を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、XeClガスを用いたエキシマレーザー光を用いて結晶化する。
【0094】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【0095】
本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いることも可能である。また、オフ電流を低減する必要のあるスイッチング用TFTの活性層を非晶質珪素膜で形成し、電流制御用TFTの活性層を結晶質珪素膜で形成することも可能である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【0096】
次に、図8(B)に示すように、結晶質珪素膜802上に酸化珪素膜でなる保護膜803を130nmの厚さに形成する。この厚さは100〜200nm(好ましくは130〜170nm)の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜803は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【0097】
そして、その上にレジストマスク804a、804bを形成し、保護膜803を介してn型を付与する不純物元素(以下、n型不純物元素という)を添加する。なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではホスフィン(PH3)を質量分離しないでプラズマ励起したプラズマ(イオン)ドーピング法を用い、リンを1×1018atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【0098】
この工程により形成されるn型不純物領域805には、n型不純物元素が2×1016〜5×1019atoms/cm3(代表的には5×1017〜5×1018atoms/cm3)の濃度で含まれるようにドーズ量を調節する。
【0099】
次に、図8(C)に示すように、保護膜803およびレジスト804a、804bを除去し、添加した15族に属する元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜803をつけたままレーザー光を照射しても良い。
【0100】
なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して450〜550℃程度の熱処理を行えば良い。
【0101】
この工程によりn型不純物領域805の端部、即ち、n型不純物領域805、の周囲に存在するn型不純物元素を添加していない領域との境界部(接合部)が明確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【0102】
次に、図8(D)に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜(以下、活性層という)806〜809を形成する。
【0103】
次に、図8(E)に示すように、活性層806〜809を覆ってゲート絶縁膜810を形成する。ゲート絶縁膜810としては、10〜200nm、好ましくは50〜150nmの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では110nm厚の窒化酸化珪素膜を用いる。
【0104】
次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極811〜815を形成する。このゲート電極811〜815の端部をテーパー形状にすることもできる。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線(以下、ゲート配線という)とを別の材料で形成する。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いる。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線とを同一材料で形成しても構わない。
【0105】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、上述のように微細加工が可能、具体的には2μm以下の線幅にパターニング可能な材料が好ましい。
【0106】
代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素でなる膜、または前記元素の窒化物膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)を用いることができる。勿論、単層で用いても積層して用いても良い。
【0107】
本実施例では、50nm厚の窒化タンタル(TaN)膜と、350nm厚のタングステン(W)膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【0108】
またこの時、ゲート電極812はn型不純物領域805の一部とゲート絶縁膜810を挟んで重なるように形成する。この重なった部分が後にゲート電極と重なったLDD領域となる。なお、ゲート電極813、814は、断面では、二つに見えるが実際には電気的に接続されている。
【0109】
次に、図9(A)に示すように、ゲート電極811〜815をマスクとして自己整合的にn型不純物元素(本実施例ではリン)を添加する。こうして形成される不純物領域816〜823にはn型不純物領域805の1/2〜1/10(代表的には1/3〜1/4)の濃度でリンが添加されるように調節する。具体的には、1×1016〜5×1018atoms/cm3(典型的には3×1017〜3×1018atoms/cm3)の濃度が好ましい。
【0110】
次に、図9(B)に示すように、ゲート電極等を覆う形でレジストマスク824a〜824dを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域825〜829を形成する。ここでもホスフィン(PH3)を用いたイオンドープ法で行い、この領域のリンの濃度は1×1020〜1×1021atoms/cm3(代表的には2×1020〜5×1020atoms/cm3)となるように調節する。
【0111】
この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成されるが、スイッチング用TFTでは、図9(A)の工程で形成したn型不純物領域819〜821の一部を残す。この残された領域が、図6におけるスイッチング用TFT601のLDD領域15a〜15dに対応する。
【0112】
次に、図9(C)に示すように、レジストマスク824a〜824dを除去し、新たにレジストマスク832を形成する。そして、p型不純物元素(本実施例ではボロン)を添加し、高濃度にボロンを含む不純物領域833〜836を形成する。ここではジボラン(B26)を用いたイオンドープ法により3×1020〜3×1021atoms/cm3(代表的には5×1020〜1×1021atoms/cm3)の濃度となるようにボロンを添加する。
【0113】
なお、不純物領域833〜836には既に1×1020〜1×1021atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添加される。そのため、予め形成されていたn型の不純物領域は完全にp型に反転し、p型の不純物領域として機能する。
【0114】
次に、レジストマスク832を除去した後、それぞれの濃度で添加されたn型またはp型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、550℃、4時間の熱処理を行う。
【0115】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオーミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は1ppm以下、好ましくは0.1ppm以下とすることが望ましい。
【0116】
次に、活性化工程が終了したら図9(D)に示すように300nm厚のゲート配線837を形成する。ゲート配線837の材料としては、アルミニウム(Al)又は銅(Cu)を主成分(組成として50〜100%を占める。)とする金属を用いれば良い。配置としては図7のようにゲート配線611とスイッチング用TFTのゲート電極19a、19b(図8(E)の813、814)が電気的に接続するように形成する。
【0117】
このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きい画像表示領域(画素部)を形成することができる。即ち、画面の大きさが対角10インチ以上(さらには30インチ以上)の発光装置を実現する上で、本実施例の画素構造は極めて有効である。
【0118】
次に、図10(A)に示すように、第1層間絶縁膜838を形成する。第1層間絶縁膜838としては、珪素を含む絶縁膜を単層で用いるか、2種類以上の珪素を含む絶縁膜を組み合わせた積層膜を用いれば良い。また、膜厚は400nm〜1.5μmとすれば良い。本実施例では、200nm厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。
【0119】
さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、水素化処理をする。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマ化して生成された水素を用いる)を行っても良い。
【0120】
なお、水素化処理は第1層間絶縁膜838を形成する間に入れても良い。即ち、200nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り800nm厚の酸化珪素膜を形成してもよい。
【0121】
次に、第1層間絶縁膜838及びゲート絶縁膜810に対してコンタクトホールを形成し、ソース配線839〜842と、ドレイン配線843〜845を形成する。なお、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッタ法で連続形成した3層構造の積層膜とする。勿論、他の導電膜でも良い。
【0122】
次に、50〜500nm(代表的には200〜300nm)の厚さでパッシベーション膜846を形成する。本実施例では第1パッシベーション膜846として300nm厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。
【0123】
なお、窒化酸化珪素膜の形成に先立ってH2、NH3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第1層間絶縁膜838に供給され、熱処理を行うことで、パッシベーション膜846の膜質が改善される。それと同時に、第1層間絶縁膜838に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【0124】
次に、図10(B)に示すように有機樹脂からなる第2層間絶縁膜847を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル樹脂、BCB(ベンゾシクロブテン)等を使用することができる。特に、第2層間絶縁膜847は平坦化の意味合いが強いので、平坦性に優れたアクリル樹脂が好ましい。本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル樹脂膜を形成する。好ましくは1〜5μm(さらに好ましくは2〜4μm)とすれば良い。
【0125】
次に、第2層間絶縁膜847及びパッシベーション膜846に対してコンタクトホールを形成し、ドレイン配線845と電気的に接続される画素電極848を形成する。本実施例では酸化インジウム・スズ(ITO)膜を110nmの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した化合物や、酸化亜鉛と酸化ガリウムからなる化合物を透明電極として用いても良い。この画素電極がEL素子の陽極となる。
【0126】
次に、図10(C)に示すように、樹脂からなる支持バンク849a及び埋め込み材850を形成する。これらは500nmのアクリル膜を成膜した後にエッチングを施して膜厚を200nmとし、パターニングして図10(C)に示すような形状にする。
【0127】
さらに、支持バンク849aの上には金属膜からなる制御バンク849bが形成される。本実施例では金属膜としてタングステン膜を用い、エッチングの際にテーパー形状とする。テーパーを形成する技術は、本出願人による特願平11−206954号出願を参照すると良い。
【0128】
次に、EL層851を、図2〜図5に示した方法により形成する。なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応したEL層が形成される。本実施例では、EL材料として、赤色発光用のEL層には、Alq3をホスト材料として赤色の蛍光色素DCMをドープしたものを用いる。また、緑色発光用のEL層には、アルミニウムの8−ヒドロキシキノリン錯体であるAlq3を用い、青色発光用のEL層には亜鉛のベンズオキサゾール錯体(Zn(oxz)2)を用い、各々50nmの厚さに形成する。
【0129】
なお、本実施例ではEL層851を単層構造とするが、必要に応じて電子注入層、電子輸送層、正孔輸送層、正孔注入層、電子阻止層もしくは正孔素子層を設けても良い。
【0130】
EL層851を形成した後、アルミニウムとリチウムとの合金膜からなる陰極852を真空蒸着法を用いて形成する。なお、EL層851の膜厚は30〜100nm(典型的には50〜80nm)、陰極852の厚さは150〜300nm(典型的には200〜250nm)とすれば良い。また、本実施例ではEL素子の陰極852としてアルミニウムとリチウムとの合金膜を用いた例を示すが、公知の他の材料であっても良い。
【0131】
ここでスイッチング用TFTとして、nチャネル型TFTを用いた場合の断面構造を図11に示す。まず、図11(A)は、LDD領域15a〜15dがゲート絶縁膜18を挟んでデート電極19a及び19bと重ならないように設けられている。このような構造は、オフ電流値を低減する上で非常に効果的である。
【0132】
これに対して、図11(B)には、これらのLDD領域15a〜15dは設けられていない。図11(B)の構造とする場合には、図11(A)の構造を形成させる場合に比べて工程を減らすことができるので生産効率を向上させることができる。
【0133】
本発明において、スイッチング用TFTとしては、図11(A)及び図11(B)のどちらの構造を用いても良い。
【0134】
次に、電流制御用TFTとして、nチャネル型TFTを用いた場合の断面構造を図12に示す。まず、図12(A)に示した電流制御用TFTにおいて、ドレイン領域32とチャネル形成領域34との間にLDD領域33が設けられる。ここでは、LDD領域33がゲート絶縁膜18を挟んでゲート電極35に重なっている領域と重なっていない領域とを有する構造を示したが、図12(B)に示すようにLDD領域33を設けない構造としてもよい。
【0135】
電流制御用TFTは、EL素子を発光させるための電流を供給すると同時に、その供給量を制御して階調表示を可能とする。そのため、電流を流しても劣化しないようにホットキャリア注入による劣化対策を講じておく必要がある
【0136】
ホットキャリア注入による劣化に関しては、ゲート電極に対してLDD領域が重なった構造が非常に効果的であることが知られている。そのため、図12(A)に示したようにゲート絶縁膜18を挟んでゲート電極35に重なっている領域にLDD領域を設けるという構造が適当であるが、ここではオフ電流対策としてゲート電極に重ならないLDD領域も設けるという構造を示した。しかし、ゲート電極に重ならないLDD領域は、必ずしも設けなくて良い。
【0137】
また、電流制御用TFTのソース領域とドレイン領域との間に加わる電圧が10V以下、好ましくは5V以下となると、ホットキャリア劣化が問題とならなくなってくるので図12(B)に示すようにLDD領域を設けなくても良い。
【0138】
また、本実施例の場合、図10(C)に示すように、nチャネル型605の活性層は、ソース領域855、ドレイン領域856、LDD領域857及びチャネル形成領域858を含み、LDD領域857はゲート絶縁膜810を挟んでゲート電極812と重なっている。
【0139】
ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。また、このnチャネル型TFT605はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、LDD領域857は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【0140】
こうして図10(C)に示すような構造のアクティブマトリクス基板が完成する。本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。
【0141】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路部を形成するCMOS回路のnチャネル型TFT605として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路(サンプル及びホールド回路)などが含まれる。デジタル駆動を行う場合には、D/Aコンバータなどの信号変換回路も含まれうる。
【0142】
なお、実際には図10(C)まで完成したら、さらに外気に曝されないように気密性の高いガラス、石英、プラスチックといったカバー材でパッケージング(封入)することが好ましい。その際、カバー材の内部に内部に酸化バリウムといった吸湿剤や酸化防止剤を配置するとよい。
【0143】
また、パッケージング等の処理により気密性を高めたら、絶縁体上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成する。このような出荷できる状態にまでした状態を本明細書中ではEL表示装置(またはELモジュール)という。
【0144】
なお、画素部に信号を伝送する駆動回路やその他のメモリ、コントロール回路、電源回路等を単結晶シリコンを用いたICで設けても良い。その場合、ICはTABもしくはCOGを用いて接続すれば良く、プリント配線基盤に実装したICをTABテープで接続する方式を採っても良い。
【0145】
ここで本実施例の発光装置の構成を図13の斜視図を用いて説明する。本実施例の発光装置は、ガラス基板1301上に形成された、画素部1302と、ゲート側駆動回路1303と、ソース側駆動回路1304を含む。画素部のスイッチング用TFT1305はnチャネル型TFTであり、ゲート側駆動回路1303に接続されたゲート配線1306、ソース側駆動回路1304に接続されたソース配線1307の交点に配置されている。また、スイッチング用TFT1305のドレインは電流制御用TFT1308のゲートに接続されている。
【0146】
さらに、電流制御用TFT1308のソース側は電流供給線1309に接続される。また、電流制御用TFT1308のドレインにはEL素子1310が接続されている。また、このEL素子1310の陰極には所定の電圧が加えられる。
【0147】
そして、外部入出力端子となるFPC1311には駆動回路部まで信号を伝達するための接続配線1312、1313、及び電流供給線1309に接続された接続配線1314が設けられている。
【0148】
また、図13に示した発光装置の回路構成の一例を図14に示す。本実施例の発光装置は、ソース側駆動回路1401、ゲート側駆動回路(A)1407、ゲート側駆動回路(B)1411、画素部1406を有している。なお、本明細書中において、駆動回路部とはソース側処理回路およびゲート側駆動回路を含めた総称である。
【0149】
ソース側駆動回路1401は、シフトレジスタ1402、レベルシフタ1403、バッファ1404、サンプリング回路(トランスファゲート)1405を備えている。また、ゲート側駆動回路(A)1407は、シフトレジスタ1408、レベルシフタ1409、バッファ1410を備えている。ゲート側駆動回路(B)1411も同様な構成である。
【0150】
ここでシフトレジスタ1402、1408は駆動電圧が5〜16V(代表的には10V)であり、回路を形成するCMOS回路に使われるnチャネル型TFTは図10(C)の605で示される構造が適している。
【0151】
また、レベルシフタ1403、1409、バッファ1404、1410はシフトレジスタと同様に、図10(C)のnチャネル型TFT605を含むCMOS回路が適している。なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。
【0152】
また、画素部1406は図6に示した構造の画素を配置する。
【0153】
なお、上記構成は、図8〜10に示した作製工程に従ってTFTを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路部の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、D/Aコンバータ回路、オペアンプ回路、γ補正回路など駆動回路以外の論理回路を同一絶縁体上に形成することが可能であり、さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。
【0154】
さらに、カバー材をも含めた本実施例のELモジュールについて図15(A)、(B)を用いて説明する。なお、必要に応じて図13、図14で用いた符号を引用することにする。
【0155】
図15(A)は、図10に示した状態にシーリング構造を設けた状態を示す上面図である。点線で示された1302は画素部、1303はゲート側駆動回路、1304はソース側駆動回路である。本発明のシーリング構造は、図10の状態に対して充填材(図示せず)、カバー材1501、シール材(図示せず)及びフレーム材1502を設けた構造である。
【0156】
ここで、図15(A)をA−A’で切断した断面図を図15(B)に示す。なお、図15(A)、(B)では同一の部位に同一の符号を用いている。
【0157】
図15(B)に示すように、基板1301上には画素部1302、ゲート側駆動回路1303が形成されており、画素部1302は電流制御用TFT602とそれに電気的に接続された画素電極848を含む複数の画素により形成される。また、ゲート側駆動回路1303はnチャネル型TFT605とpチャネル型TFT606とを相補的に組み合わせたCMOS回路を用いて形成される。
【0158】
画素電極848はEL素子の陽極として機能する。また、画素電極848間の隙間には支持バンク849a及び制御バンク849bが形成され、支持バンク849a及び制御バンク849bの内側にEL層851、陰極852が形成される。勿論、EL素子の構造を反対とし、画素電極を陰極としても構わない。
【0159】
本実施例の場合、陰極852は画素列ごとに共通の配線としても機能し、接続配線1312を経由してFPC1311に電気的に接続されている。
【0160】
次に、EL素子を覆うようにして充填材1503を設ける。この充填材1503はカバー材1501を接着するための接着剤としても機能する。充填材1503としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。この充填材1503の内部に乾燥剤(図示せず)を設けておくと、吸湿効果を保ち続けられるので好ましい。このとき、乾燥剤は充填材に添加されたものであっても良いし、充填材に封入されたものであっても良い。
【0161】
また、本実施例ではカバー材1501としては、ガラス、プラスチック、およびセラミックスでなる材料を用いることができる。なお、充填材1503の内部に予め酸化バリウム等の吸湿剤を添加しておくことは有効である。
【0162】
次に、充填材1503を用いてカバー材1501を接着した後、充填材1503の側面(露呈面)を覆うようにフレーム材1502を取り付ける。フレーム材1502はシール材(接着剤として機能する)1504によって接着される。このとき、シール材1504としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シール材1504はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シール材1504の内部に乾燥剤を添加してあっても良い。
【0163】
以上のような方式を用いてEL素子を充填材1503に封入することにより、EL素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いEL表示装置を作製することができる。
【0164】
また、本実施例に示した発光装置の表示面(画像を観測する面)に偏光板を設けても良い。この偏光板は、外部から入射した光の反射を抑え、観測者が表示面に映り込むことを防ぐ効果を有する。一般的には円偏光板が用いられている。但し、EL層から発した光が偏光板により反射されて内部に戻されることを防ぐため、屈折率を調節して内部反射の少ない構造とすることが望ましい。
【0165】
〔実施例7〕
実施例1〜6では、絶縁体の上に陽極、EL層、陰極の順に積層していく場合について主に説明したが、陰極、EL層、陽極および補助配線の順に積層していくことも可能である。
【0166】
前者は絶縁体を通過した光を観測することになるのに対して、後者は絶縁体から離れる方向に光が放射される。
【0167】
〔実施例8〕
本実施例では、多面取りにより1枚の基板から複数の発光装置を作製する場合に本発明を実施する例について説明する。説明には図16を用いる。
【0168】
ガラス基板1601上には画素部1602aおよび駆動回路1602bを含む複数の発光装置が形成されている。本実施例では1枚のガラス基板上に九つの発光装置が形成されることになる。また、各発光装置の画素部1602aは図1に示すような構造からなり、各画素部1602aにはマトリクス状に制御バンク1603が形成されている。
【0169】
本実施例では、制御バンク1603が全て同電位となるように個々の制御バンクを接続するための配線(以下、バンク接続配線という)1604が形成され、パッド部1605に電圧を加えればその電圧が全て陽極に伝わるようになっている。そして、バンク接続配線1604を静電対策に活用する点に特徴がある。即ち、全てが同電位になっていれば突発的に大きな電圧が配線間に加わることもないため、絶縁破壊等を効果的に抑制することができる。
【0170】
ここで、点線で囲まれた領域1600の拡大図を図17(A)に示す。図17(A)に示すように、バンク接続配線1604は制御バンク1603と同時に形成されており、途中にバッファ配線1606で連結された部分を有する。このバッファ配線1606は画素電極(本実施例ではEL素子の陽極)と同時に酸化物導電膜を用いて形成される。
【0171】
ここで図17(A)をA−A’で切断した断面図を図17(B)に示す。なお、1607はTFTを作製する過程で積層された層間絶縁膜である。
【0172】
バッファ配線1606として用いる酸化物導電膜は金属膜に比べて抵抗値が高いため、バッファ配線は一種の抵抗体として機能することになる。そのため、バンク接続配線1604に大電流が流れたとしても、バッファ配線で緩衝され、複数の発光装置に被害が及ぶのを防ぐことが可能となる。
【0173】
このように本実施例の構成とすることで、多面取りプロセスにより一度に複数の発光装置を作製する場合にも、複雑な配線を施すことなく、本発明を実施することが可能となる。
【0174】
また、発光装置が完成したら、ダイサーもしくはスクライバーを用いて基板1601を分断し、発光装置を個々に分離すれば良い。このとき、バンク接続配線1604も分断してしまえば、各発光装置は電気的に孤立した状態となる。なお、本実施例の構成は実施例1〜7のいずれの構成とも自由に組み合わせて実施することが可能である。
【0175】
〔実施例9〕
本実施例では、本発明とシャドーマスクとを組み合わせて用いる場合について説明する。説明には図18を用いる。なお、図2に示した構造と同一の部分は同一の符号を用いて説明する。
【0176】
図18では、制御バンク105bの上方に、さらにシャドーマスク1801を設け、シャドーマスク1801を負に帯電させておく。即ち、シャドーマスク1801と制御バンク105bを同じ極性に帯電させておく。
【0177】
このとき、制御バンク105b間の距離をX1とし、シャドーマスク1801に設けられた開口部の距離をX2とすると、X1<X2の関係とすることが好ましい。このようにすると、シャドーマスク1801の上方から飛んできたEL材料(もしくはEL材料を含む溶液)201は、まずシャドーマスク1801が形成する電界によりシャドーマスク1801の開口部付近に導かれる。さらに、制御バンク105bが形成する電界により画素内へと導かれる。こうしてEL層202が成膜される。
【0178】
本実施例の構成は、特に赤色発光用のEL材料、緑色発光用のEL材料および青色発光用のEL材料を分けて成膜する場合のように、異なる種類のEL材料を複数回に分けて成膜する場合に有効である。
【0179】
なお、本実施例の構成は実施例1〜8のいずれの構成とも自由に組み合わせて実施することが可能である。
【0180】
〔実施例10〕
本実施例では、シャドーマスクを用いることなく、本発明の電界制御により赤色発光用のEL材料、緑色発光用のEL材料および青色発光用のEL材料を分けて成膜する場合について説明する。
【0181】
本実施例の概念を図19(A)、(B)に示す。図19(A)、(B)では、図示しない絶縁体(本発明ではTFT上に形成された層間絶縁膜)上に画素電極1901〜1903が形成され、それらを囲むようにマトリクス状に加工された制御バンク1904が形成されている。
【0182】
本実施例では、まず図19(A)に示すように、画素電極1902のみ正に帯電させ、他の画素電極1901、1903を負に帯電させる。さらに制御バンク1904を負に帯電させ、この状態で負に帯電させた赤色発光用のEL材料を蒸着法により成膜する。このとき、負に帯電した画素電極1901、1903上ではEL材料が反発され、殆どが正に帯電した陽極1902上に成膜される。こうして赤色発光用のEL層1905が成膜される。
【0183】
次に、図19(B)に示すように、画素電極1901のみ正に帯電させ、他の陽極1902、1903を負に帯電させる。さらに制御バンク1904を負に帯電させ、この状態で負に帯電させた緑色発光用のEL材料を蒸着法により成膜する。このとき、負に帯電した画素電極1902、1903上ではEL材料が反発され、殆どが正に帯電した画素電極1901上に成膜される。こうして緑色発光用のEL層1906が成膜される。
【0184】
さらに、図示しないが、青色発光用のEL層も同様に画素電極1903のみを正に帯電させ、他の陽極1901、1902を負に帯電させて青色発光用のEL材料を成膜すれば良い。
【0185】
本実施例の構成では、制御バンク1904が形成する電界および画素電極1901〜1903が形成する電界により、EL材料の軌道を決定し、シャドーマスクを用いずに選択的な成膜を可能とするものである。
【0186】
なお、本実施例の構成は実施例1〜8のいずれの構成とも自由に組み合わせて実施することが可能である。
【0187】
〔実施例11〕
本発明において、三重項励起子からの燐光を発光に利用できるEL材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
上記論文に報告されたEL材料(クマリン色素)の分子式を以下に示す。
【0188】
【化1】

Figure 0004637391
【0189】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
上記論文に報告されたEL材料(Pt錯体)の分子式を以下に示す。
【0190】
【化2】
Figure 0004637391
【0191】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.)
(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
上記論文に報告されたEL材料(Ir錯体)の分子式を以下に示す。
【0192】
【化3】
Figure 0004637391
【0193】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3〜4倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例1〜実施例9のいずれの構成とも自由に組み合わせて実施することが可能である。
【0194】
〔実施例12〕
本発明を実施して形成された発光装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。その際、本発明の発光装置はパッシブ型の発光装置でありながらも配線抵抗を減らすことで大画面化を可能としているため、用途も幅広いものとすることができる。
【0195】
本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、カーナビゲーションシステム、カーオーディオ、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍)、記録媒体を備えた画像再生装置(具体的にはコンパクトディスク(CD)、レーザーディスク(LD)又はデジタルバーサタイルディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら電気器具の具体例を図20、図21に示す。
【0196】
図20(A)はELディスプレイであり、筐体2001、支持台2002、表示部2003を含む。本発明の発光装置は表示部2003に用いることができる。ELディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示部2003に用いる発光装置にスティックドライバを設ける場合は、数十個に分割して設けることが好ましい。
【0197】
図20(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106を含む。本発明の発光装置は表示部2102に用いることができる。なお、表示部2102に用いる発光装置にスティックドライバを設ける場合は、数個に分割して設けることが好ましい。
【0198】
図20(C)はデジタルカメラであり、本体2201、表示部2202、接眼部部2203、操作スイッチ2204を含む。本発明の発光装置は表示部2202に用いることができる。なお、表示部2202に用いる発光装置にスティックドライバを設ける場合は、数個に分割して設けることが好ましい。
【0199】
図20(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2301、記録媒体(CD、LDまたはDVD等)2302、操作スイッチ2303、表示部(a)2304、表示部(b)2305を含む。表示部(a)は主として画像情報を表示し、表示部(b)は主として文字情報を表示するが、本発明の発光装置はこれら表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置には、CD再生装置、ゲーム機器なども含まれうる。なお、表示部(a)2304、表示部(b)2305に用いる発光装置にスティックドライバを設ける場合は、数十個に分割して設けることが好ましい。
【0200】
図20(E)は携帯型(モバイル)コンピュータであり、本体2401、表示部2402、受像部2403、操作スイッチ2404、メモリスロット2405を含む。本発明の電気光学装置は表示部2402に用いることができる。この携帯型コンピュータはフラッシュメモリや不揮発性メモリを集積化した記録媒体に情報を記録したり、それを再生したりすることができる。なお、表示部2402に用いる発光装置にスティックドライバを設ける場合は、数個に分割して設けることが好ましい。
【0201】
図20(F)はパーソナルコンピュータであり、本体2501、筐体2502、表示部2503、キーボード2504を含む。本発明の発光装置は表示部2503に用いることができる。なお、表示部2503に用いる発光装置にスティックドライバを設ける場合は、数十個に分割して設けることが好ましい。
【0202】
なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0203】
また、上記電子装置はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。EL材料の応答速度は非常に高いため、そのような動画表示を行うに適している。
【0204】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話やカーオーディオのような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0205】
ここで図21(A)は携帯電話であり、本体2601、音声出力部2602、音声入力部2603、表示部2604、操作スイッチ2605、アンテナ2606を含む。本発明の発光装置は表示部2604に用いることができる。なお、表示部2604は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【0206】
また、図21(B)はカーオーディオであり、本体2701、表示部2702、操作スイッチ2703、2704を含む。本発明の発光装置は表示部2702に用いることができる。また、本実施例では車載用カーオーディオを示すが、据え置き型のカーオーディオに用いても良い。なお、表示部2704は黒色の背景に白色の文字を表示することで消費電力を抑えられる。なお、表示部2704に用いる発光装置にスティックドライバを設ける場合は、数個に分割して設けることが好ましい。
【0207】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例1〜10の構成を自由に組み合わせた発光装置を用いることで得ることができる。
【0208】
【発明の効果】
本発明を実施することでEL材料を成膜するにあたって成膜位置を精密に制御することが可能となる。そのため高精細な画素部を有する発光装置を作製することができる。また、必要な部分に優先的にEL材料を成膜することができるため、EL材料の利用効率が高まり、製造コストを低減することができる。さらに、本発明の発光装置を表示部として用いることで高精細な表示部を有した電気器具を得ることができる。
【図面の簡単な説明】
【図1】 発光装置の上面構造および断面構造を示す図。
【図2】 EL材料の成膜工程を説明するための図。
【図3】 蒸着法によるEL材料の成膜工程を説明するための図。
【図4】 インクジェット法によるEL材料の成膜工程を説明するための図。
【図5】 イオンプレーティング法によるEL材料の成膜工程を説明するための図。
【図6】 発光装置の画素部の断面構造を示す図。
【図7】 発光装置の画素部の上面構造および回路構成を示す図。
【図8】 発光装置の作製方法を示す図。
【図9】 発光装置の作製方法を示す図。
【図10】 発光装置の作製方法を示す図。
【図11】 スイッチング用TFTの構造を示す図。
【図12】 電流制御用TFTの構造を示す図。
【図13】 発光装置の外観を示す図。
【図14】 発光装置の回路構成を示す図。
【図15】 発光装置の上面構造および断面構造を示す図。
【図16】 多面取りプロセスを説明するための図。
【図17】 多面取りプロセスを説明するための図。
【図18】 EL材料の成膜工程を説明するための図。
【図19】 EL材料の成膜工程を説明するための図。
【図20】 電気器具の一例を示す図。
【図21】 電気器具の一例を示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a device (hereinafter referred to as a light-emitting device) having an element (hereinafter referred to as a light-emitting device) in which a light-emitting material is sandwiched between electrodes and a manufacturing method thereof. In particular, the present invention relates to a light emitting device (hereinafter referred to as EL light emitting device) using a light emitting element (hereinafter referred to as EL element) using a light emitting material (hereinafter referred to as EL material) from which EL (Electro Luminescence) can be obtained as a light emitting material. An organic EL display and an organic light emitting diode (OLED) are included in the light emitting device of the present invention.
[0002]
The EL material that can be used in the present invention includes all luminescent materials that emit light (phosphorescence and / or fluorescence) through singlet excitation, triplet excitation, or both excitation.
[0003]
[Prior art]
An EL light emitting device has a structure having an EL element having a structure in which an EL material is sandwiched between an anode and a cathode. By applying a voltage between the anode and the cathode and passing a current through the EL material, carriers are recombined to emit light. That is, since the EL light emitting device has a light emitting capability, the backlight used for the liquid crystal display device is unnecessary. Furthermore, it has the advantages of a wide viewing angle and light weight.
[0004]
At this time, in order to form an EL layer by forming an EL material, various film forming methods are employed. In particular, a vapor deposition method is used for forming a low molecular weight organic EL material, and a spin coating method or an ink jet method is used for forming a high molecular weight organic EL material.
[0005]
Each film formation method has advantages and disadvantages, but the vapor deposition method has a problem that the utilization efficiency of the EL material is poor. In the case of the vapor deposition method, the EL material evaporated by resistance heating or electron beam heating is scattered to form a film. In addition to the film formed on the film forming surface, the film is formed on the vapor deposition mask (shadow mask) and the inner wall of the vapor deposition chamber. The loss of being done was great. Since the unit price of EL material is high at present, such a problem results in an increase in manufacturing cost.
[0006]
In addition, in the case of the ink jet method, it is difficult to control the trajectory of the droplet containing the EL material discharged from the nozzle tip, and it is difficult to accurately control the landing point (portion where the EL layer is formed) of the droplet. If this landing point is deviated, there may be a problem that a droplet is mixed into the adjacent pixel. This problem becomes a particularly significant problem in manufacturing a light-emitting device having a high-definition pixel portion.
[0007]
[Problems to be solved by the invention]
An object of the present invention is to provide a technique for precisely controlling the deposition position when depositing an EL material. Another object is to obtain a light-emitting device having a high-definition pixel portion. It is another object of the present invention to provide an electric appliance with high display quality using the light emitting device as a display portion.
[0008]
[Means for Solving the Problems]
In the present invention, a metal film is used as part of a bank for dividing pixels, and an electric field is formed by applying a voltage (negatively or positively) to the metal film, and the trajectory of the EL material is controlled by the electric field. It is characterized by that. Therefore, in this specification, “applying an electric field” is synonymous with “controlling the direction of charged particles”.
[0009]
Note that in this specification, a “bank” refers to a stacked body of an insulating film and a conductive film provided so as to surround a pixel electrode, and plays a role of partitioning individual pixels. Further, in the present specification, for the sake of clarity, the present invention is divided into parts and distinguished by the names “support bank” and “control bank”.
[0010]
With the above-described configuration, the deposition position of the EL material is precisely controlled in the deposition method in which the EL material flies and adheres from above or below the coating formation surface, such as an evaporation method, an ion plating method, or an inkjet method. Thus, a light-emitting device having a high-definition pixel portion can be obtained.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
The structure of the light-emitting device of the present invention will be described with reference to FIGS. 1A is a top view of the pixel portion, and FIG. 1B is a cross-sectional view taken along line AA ′ in FIG. 1A. Note that the light-emitting device shown here is in a state before the light-emitting element is sealed.
[0012]
In the light-emitting device of the present invention, a TFT 102 is first provided over an insulator 101. The insulator 101 may be a glass substrate, a plastic substrate (including a plastic film), a metal substrate or a ceramic substrate provided with an insulating film, or a quartz substrate may be used as it is.
[0013]
The TFT (thin film transistor) 102 may be an n-channel TFT or a p-channel TFT having a known structure, and even a top gate structure (typically a planar TFT) has a bottom gate structure (typically an inverted staggered TFT). Type TFT). The arrangement of TFTs is not limited, but typically, a pixel structure described in Japanese Patent Application Laid-Open No. 5-107561 by the present applicant may be adopted.
[0014]
The TFT 102 is covered with an interlayer insulating film 103, and the pixel electrode 104 is electrically connected with the interlayer insulating film 103 interposed therebetween. As the interlayer insulating film 103, an insulating film containing silicon, typically a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, or a silicon carbide film can be used. Further, a resin film can be used, or a resin film and an insulating film containing silicon can be combined.
[0015]
Here, a conductive film having a high work function is used as the pixel electrode 104, and an oxide conductive film that is transparent to visible light is typically used. As the oxide conductive film, a conductive film made of indium oxide, tin oxide, zinc oxide, or a compound thereof can be used. Further, gallium may be added to these oxide conductive films.
[0016]
A bank 105 is provided so as to surround the pixel electrode 104. The bank 105 includes a support bank 105a made of an insulating film and a control bank 105b made of a metal film provided thereon. At this time, the line width of the control bank 105b is narrower than the line width of the support bank 105a. Furthermore, the support bank 105a and the control bank 105b are preferably tapered. In the present invention, the flight path of the EL material can be controlled by applying a voltage having a polarity different from that of the pixel electrode to the control bank 105b to be negatively or positively charged and applying an electric field to the EL material.
[0017]
Further, an EL layer 106 is provided in the pixel surrounded by the bank 105, and a cathode 107 is provided so as to cover the bank 105 and the EL layer 106.
[0018]
Note that in this specification, an EL layer refers to an insulating layer provided between an anode and a cathode in an EL element, and is a layer formed by combining various organic films or inorganic films. Typically, the EL layer includes at least a light emitting layer, and the light emitting layer is used in combination with a charge injection layer or a charge transport layer. As the EL layer 106, an organic EL material, an inorganic EL material, or an EL material that is a combination thereof is used. Moreover, when using an organic EL material, a low molecular material or a high molecular material may be used, and any known material may be used.
[0019]
For the cathode 107, a conductive film having a low work function is used, and a conductive film containing an element belonging to Group 1 or Group 2 of the periodic table is typically used. Typically, an alloy film containing magnesium, lithium, cesium, beryllium, potassium, or calcium is used. A bismuth film can also be used.
[0020]
The pixel electrode (anode) 104, the EL layer 106, and the cathode 107 form the EL element 100. Actually, the EL element 100 is protected from the outside air by providing a resin film as a sealing material on the EL element 100 or creating a sealed space on the EL element 100. This is because the EL layer 106 and the cathode 107 are deteriorated by oxidation, so that oxygen and water are avoided as much as possible.
[0021]
When the light emitting device of the present invention including the above structure uses a method of forming a film by adhering an EL material from above or below, such as an evaporation method, an ion plating method, or an ink jet method. In this case, an electric field is applied to the EL material by using a metal film that is a part of the bank, and the deposition position is controlled by the electric field.
[0022]
By implementing the present invention, an EL material can be formed while performing precise position control, and a light-emitting device having a high-definition pixel portion can be realized.
[0023]
【Example】
[Example 1]
A process for forming an EL layer in manufacturing the light-emitting device having the structure shown in FIG. 1 will be described with reference to FIGS. A part of the description will be given with reference to the reference numerals in FIG.
[0024]
In FIG. 2A, a TFT 102 is formed over an insulator 101, and a pixel electrode (here functioning as an anode) 104 is formed over an interlayer insulating film 103 formed so as to cover the TFT 102. . Further, a bank 105 including a support bank 105 a and a control bank 105 b is formed so as to surround the pixel electrode 104.
[0025]
In this state, the pixel electrode 104 is first positively charged. In this case, a positive voltage may be applied to the pixel electrode 104, or charging may be performed by taking a positively charged ion shower. When applying a positive voltage, the TFT 102 may be operated and applied. The control bank 105b is negatively charged. This is possible by applying a negative voltage to the control bank 105b. The practitioner may determine the magnitude of the negative voltage as appropriate.
[0026]
In this state, an EL material 201 (hereinafter referred to as an EL material including a solution containing the EL material) 201 is stacked by an evaporation method, an ion plating method, or an inkjet method. At this time, the present invention is characterized in that the EL material 201 is charged to the same polarity as that of the control bank 105b. That is, in this embodiment, since the control bank 105b is negatively charged, the EL material 201 is also negatively charged. As a result, the EL material 201 repels the electric field formed around the control bank 105b and draws a trajectory that avoids the control bank 105b.
[0027]
Further, in this embodiment, since the pixel electrode 104 is positively charged, the pixel material 104 works in a direction to attract the negatively charged EL material 201.
[0028]
As described above, the EL material 201 is stacked on the pixel electrode 104 while avoiding the control bank 105b. Thus, the EL layer 202 is formed in the pixel portion. That is, without providing a shadow mask or the like, it is possible to concentrate the EL material on the pixel and to greatly improve the use efficiency of the EL material.
[0029]
Further, the present invention can be implemented without any problem even in a very fine pixel portion having a pixel pitch of several tens of μm. The method of stacking EL materials using a shadow mask has a problem with the alignment accuracy of the shadow mask, and is not suitable for forming a high-definition pixel portion. In such a case, it can be said that implementing the present invention is very effective.
[0030]
[Example 2]
In this embodiment, FIG. 3 shows a case where the present invention is carried out when an EL material is formed by vapor deposition.
[0031]
In FIG. 3, reference numeral 301 denotes an evaporation chamber, and a partition wall 302 of the evaporation chamber is connected to a negative power source 303 to which a negative voltage is applied. A vapor deposition boat 304 is installed inside the vapor deposition chamber 301, and a solid EL material 305 is provided therein. The vapor deposition boat 304 is heated using power supplies 307 a and 307 b connected to the support base 306. That is, in this embodiment, a vapor deposition source by resistance heating is used.
[0032]
In addition, an EL material that has become a gas that has come out of the hole (hereinafter referred to as a gas EL material) immediately outside a hole provided in the vapor deposition boat 304 (a hole for the EL material that has become a gas to go out of the vapor deposition boat). A ring-shaped electrode 320 is provided so as to surround the electrode. The ring-shaped electrode 320 is connected to a negative power source 308 and forms an electric field inside the ring-shaped electrode 320 to negatively charge the gas EL material. That is, the gas EL material that has jumped out of the vapor deposition boat 304 is charged by passing an electric field during the scattering. At this time, since the partition wall 302 in the vapor deposition chamber is negatively charged, EL material adhering to the partition wall 302 can be minimized.
[0033]
The scattered gas EL material 309 is stacked on the pixel electrode 311 so as to avoid the electric field formed by the control bank 310. A negative power source 312 is connected to the control bank 310, thereby forming an electric field. Although not shown, all control banks are electrically connected so as to have the same potential.
[0034]
At this time, a positive power source 314 is connected to the source wiring of the TFT 313 to which the pixel electrode 311 is connected, so that a positive voltage can be applied to the pixel electrode 311. Further, the substrate 315 having the TFT 313 is held by the susceptor 316. The susceptor 316 may be negatively charged during film formation.
[0035]
The pixel electrode 311 is positively charged by being applied with a positive voltage by operating the electrically connected TFT 313. That is, this embodiment is also characterized in that the EL material is stacked while the TFT 313 is operated. Of course, the TFT 313 is not necessarily operated.
[0036]
With the above-described configuration, it is possible to increase the utilization efficiency of the vaporized EL material 309 and form a desired EL layer with a minimum amount. Therefore, the consumption of the EL material is greatly reduced, so that the manufacturing cost can be reduced.
[0037]
In addition, although resistance heating was taken as an example as an evaporation source, electron beam (EB) heating may be used.
[0038]
In this embodiment, the gas EL material is negatively charged. However, the gas EL material can be positively charged. In that case, the partition 302, the evaporation boat 304, and the control bank 310 may be positively charged, and the pixel electrode 311 may be negatively charged.
[0039]
Example 3
In this embodiment, FIG. 4 shows a case where the present invention is carried out when an EL material is applied by an ink jet method. 4A and 4B are performed in an inert atmosphere (in nitrogen gas or rare gas).
[0040]
In FIG. 4A, 401 is a glass substrate, 402 is a TFT, 403 is a pixel electrode functioning as an anode, and a positive power supply 404 is connected to the source wiring of the TFT 402. In this embodiment, a negative power source 406 is connected to the control bank 405. In this case, although not shown, all the control banks are electrically connected so as to have the same potential.
[0041]
Above the substrate 401, heads 407 to 409 of a thin film forming apparatus for laminating EL materials by an ink jet method are arranged. The head 407 includes a solution 410 containing an EL material for red light emission, the head 408 includes a solution 411 containing an EL material for green light emission, and the head 409 emits a blue light emission. A solution 412 containing EL material for is provided. Solutions containing these EL materials are discharged using a piezo element. Of course, a bubble jet method may be used.
[0042]
In this embodiment, negative power sources 413 to 415 are connected to the heads 407 to 409, respectively, and the EL materials 410 to 412 are negatively charged. The solution containing the EL material discharged in this state falls along a trajectory indicated by a dotted line, and is applied onto the pixel electrode 403 exposed between the banks. That is, the solutions 410 to 412 containing the EL material that is negatively charged are applied to the pixels while avoiding the control bank 405 that is also negatively charged.
[0043]
Thus, an EL layer 416 corresponding to red light emission, an EL layer 417 corresponding to green light emission, and an EL layer 418 corresponding to blue light emission are formed in the pixel. Note that although only three pixels are illustrated here, it may be formed one pixel at a time or may be formed simultaneously on a plurality of three or more pixels.
[0044]
FIG. 4B shows an example in which an electrode for charging a solution containing an EL material is provided in the vicinity of the discharge ports of the heads 407 to 409. In this embodiment, an extraction electrode 421, an acceleration electrode 422, and a control electrode 423 are provided. Further, a power source 424 is connected to each.
[0045]
The extraction electrode 421 is an electrode that forms an electric field for extracting a solution containing an EL material from the heads 407 to 409. The acceleration electrode 422 is an electrode for forming an electric field for accelerating the extracted EL material, and the control electrode 423 is an electrode for forming an electric field for finally controlling the position where the EL material falls. Of course, it is not always necessary to use these three, and it is not necessary to limit to this combination.
[0046]
In the case of the structure shown in FIG. 4B, the solution containing the EL material is negatively charged using any of these three electrodes. Therefore, it is not necessary to provide a power source for the heads 407 to 409, and the solution itself containing the discharged EL material can be directly charged. Also in this case, as in the case of FIG. 4A, the solution containing the EL material falls along the trajectory indicated by the dotted line, and is applied onto the pixel electrode 403 exposed between the banks. That is, the negatively charged EL materials 409 to 411 are applied to the pixels while avoiding the negatively charged control bank 404.
[0047]
With the above configuration, the possibility that the trajectory is shifted when applying the EL material by the ink jet method is greatly reduced, and the yield can be improved. Therefore, the manufacturing cost can be reduced.
[0048]
Note that although an example in which a solution containing an EL material is negatively charged is shown in this embodiment, it can also be positively charged. In that case, the control bank 405 and the solutions 410 to 412 containing the EL material may be positively charged, and the pixel electrode 403 may be negatively charged.
[0049]
Example 4
In this embodiment, FIG. 5 shows a case where the present invention is carried out when an EL layer is formed by an ion plating method.
[0050]
In FIG. 5, reference numeral 501 denotes a vapor deposition chamber, and a partition wall 502 of the vapor deposition chamber is connected to a positive power source 503 to which a positive voltage is applied. Further, a vapor deposition boat 504 is installed inside the vapor deposition chamber 501, and a solid EL material 505 is provided therein. The vapor deposition boat 504 is heated using power supplies 507a and 507b connected to a support base 506. That is, in this embodiment, a vapor deposition source by resistance heating is used.
[0051]
An antenna 508 in which a conductor is wound in a spiral shape is provided on the vapor deposition boat 504. A high frequency power source 508a is connected to the antenna 508, and a high frequency is applied in a high vacuum to generate radio waves (typically microwaves). In this embodiment, the radio wave is positively charged in addition to the vaporized gas EL material 509. At this time, plasma may be generated between the antennas 508. This plasma may be formed using a rare gas such as argon gas or neon gas. At this time, since the partition wall 502 in the evaporation chamber is positively charged, EL material adhering to the partition wall 502 can be minimized.
[0052]
The scattered gas EL material 509 is stacked on the pixel electrode 511 so as to avoid the electric field formed by the control bank 510. A positive power source 512 is connected to the control bank 510, thereby forming an electric field. Although not shown, all control banks are electrically connected so as to have the same potential.
[0053]
At this time, a negative power source 514 is connected to the source wiring of the TFT 513 to which the pixel electrode 511 is connected, so that a negative voltage can be applied to the pixel electrode 511. Further, the substrate 515 having the TFT 513 is held by the susceptor 516. The susceptor 516 may be negatively charged during film formation.
[0054]
The pixel electrode 511 is negatively charged by applying a negative voltage by operating the TFT 513 electrically connected thereto. In other words, this embodiment is also characterized in that the EL material is laminated while the TFT 513 is operated. Of course, the TFT 513 is not necessarily operated.
[0055]
With the above-described configuration, it is possible to increase the utilization efficiency of the vapor EL material 509 to be deposited and to form a desired EL layer with a minimum necessary amount. Therefore, the consumption of the EL material is greatly reduced, so that the manufacturing cost can be reduced.
[0056]
In this embodiment, an electric field formed between the electrodes 508a and 508b is added to the gas EL material 509 to be positively charged. However, a bias voltage is applied between the anode 511 and the vapor deposition boat 504. It can also be positively charged.
[0057]
In this embodiment, an example in which the gas EL material is positively charged is shown, but it is also possible to negatively charge the material. In that case, the partition 502, the vapor deposition boat 504, and the control bank 510 may be negatively charged, and the anode 511 may be positively charged.
[0058]
Example 5
FIG. 6 is a cross-sectional view of the pixel portion in the light-emitting device of the present invention, FIG. 7A is a top view thereof, and FIG. 7B is a circuit configuration thereof. Actually, a plurality of pixels are arranged in a matrix to form a pixel portion (image display portion). Accordingly, since common reference numerals are used in FIGS. 6 and 7, it is preferable to refer to both drawings as appropriate. Moreover, although two pixels are illustrated in the top view of FIG. 7, both have the same structure.
[0059]
In FIG. 6, reference numeral 11 denotes a substrate, and 12 denotes an insulating film to be a base (hereinafter referred to as a base film). As the substrate 11, a substrate made of glass, glass ceramics, quartz, silicon, ceramics, metal or plastic can be used.
[0060]
The base film 12 is particularly effective when a substrate containing mobile ions or a conductive substrate is used, but it need not be provided on the quartz substrate. As the base film 12, an insulating film containing silicon may be used. In addition, it is effective to dissipate the heat generated by the TFT by providing the base film 12 with a heat dissipation effect in order to prevent the deterioration of the TFT or the EL element. Any known material can be used to provide a heat dissipation effect.
[0061]
Here, two TFTs are formed in the pixel. Reference numeral 601 denotes a switching TFT, which is an n-channel TFT, and 602 is a current control TFT, which is a p-channel TFT.
[0062]
However, in the present invention, it is not necessary to limit the switching TFT to an n-channel TFT and the current control TFT to a p-channel TFT. The switching TFT is a p-channel TFT and the current control TFT is an n-channel TFT. It is also possible to use n-channel or p-channel TFTs for both.
[0063]
The switching TFT 601 includes a source region 13, a drain region 14, LDD regions 15a to 15d, an active layer including a high concentration impurity region 16 and channel forming regions 17a and 17b, a gate insulating film 18, gate electrodes 19a and 19b, and a first interlayer. An insulating film 20, a source wiring 21, and a drain wiring 22 are formed.
[0064]
As shown in FIG. 7, the gate electrodes 19a and 19b have a double gate structure in which the gate electrodes 19a and 19b are electrically connected by a gate wiring 611 formed of another material (a material having a lower resistance than the gate electrodes 19a and 19b). ing. Of course, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel formation regions connected in series) such as a single gate or a triple gate structure may be used. The multi-gate structure is extremely effective in reducing the off-current value. In the present invention, the switching element 601 of the pixel has a multi-gate structure, thereby realizing a switching element with a low off-current value.
[0065]
The active layer is formed of a semiconductor film including a crystal structure. That is, a single crystal semiconductor film, a polycrystalline semiconductor film, or a microcrystalline semiconductor film may be used. The gate insulating film 18 may be formed of an insulating film containing silicon. Any conductive film can be used for the gate electrode, the source wiring, or the drain wiring.
[0066]
Further, in the switching TFT 601, the LDD regions 15 a to 15 d are provided so as not to overlap the gate electrodes 19 a and 19 b with the gate insulating film 18 interposed therebetween. Such a structure is very effective in reducing the off-current value.
[0067]
Note that it is more preferable to provide an offset region (a region formed of a semiconductor layer having the same composition as the channel formation region to which no gate voltage is applied) between the channel formation region and the LDD region in order to reduce the off-state current value. In the case of a multi-gate structure having two or more gate electrodes, a high-concentration impurity region provided between channel formation regions is effective in reducing the off-current value.
[0068]
Next, the current control TFT 602 includes an active layer including the source region 31, the drain region 32, and the channel formation region 34, the gate insulating film 18, the gate electrode 35, the first interlayer insulating film 20, the source wiring 36, and the drain wiring 37. Formed. The gate electrode 35 has a single gate structure, but may have a multi-gate structure.
[0069]
As shown in FIG. 7A, the drain of the switching TFT is connected to the gate of the current control TFT 602. Specifically, the gate electrode 35 of the current control TFT 602 is electrically connected to the drain region 14 of the switching TFT 601 through the drain wiring (also referred to as connection wiring) 22. The source wiring 36 is a current supply line and is connected to a supply source of current flowing in the EL element.
[0070]
The current control TFT 602 is an element for controlling the amount of current injected into the EL element 603, but it is not preferable to flow a large amount of current in consideration of deterioration of the EL element. Therefore, it is preferable to design the channel length (L) to be long so that an excessive current does not flow through the current control TFT 602. Desirably, it is set to 0.5 to 2 μA (preferably 1 to 1.5 μA) per pixel.
[0071]
The length (width) of the LDD region formed in the switching TFT 601 may be 0.5 to 3.5 μm, typically 2.0 to 2.5 μm.
[0072]
Further, as shown in FIG. 7A, the wiring 35 including the gate electrode of the current control TFT 602 overlaps the source wiring (current supply line) 36 of the current control TFT 602 with an insulating film interposed therebetween in the region indicated by 50. . At this time, in a region indicated by 50, a storage capacitor (capacitor) is formed. Here, a capacitor formed by the semiconductor film 51 electrically connected to the source wiring 36, an insulating film (not shown) in the same layer as the gate insulating film, and the power supply line 36 can also be used as the storage capacitor. It is.
The holding capacitor 50 functions as a capacitor for holding a voltage applied to the gate electrode 35 of the current control TFT 602.
[0073]
From the viewpoint of increasing the amount of current that can be passed, the thickness of the active layer (especially the channel formation region) of the current control TFT 602 may be increased (preferably 50 to 100 nm, more preferably 60 to 80 nm). It is valid. On the other hand, in the case of the switching TFT 601, from the viewpoint of reducing the off-current value, the thickness of the active layer (particularly the channel formation region) should be reduced (preferably 20 to 50 nm, more preferably 25 to 40 nm). Is also effective.
[0074]
In addition, when performing multi-gradation display by an analog gradation method, it is preferable to operate the current control TFT 602 in a saturation region. On the other hand, when performing multi-gradation display by the digital gradation method, it is preferable to operate the current control TFT 602 in a linear region.
[0075]
Next, reference numeral 38 denotes a passivation film, and the film thickness may be 10 nm to 1 μm (preferably 200 to 500 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used.
[0076]
On the passivation film 38, a second interlayer insulating film (also referred to as a flattening film) 39 is formed so as to cover each TFT, and a step formed by the TFT is flattened. The second interlayer insulating film 39 is preferably an organic resin film, and polyimide, polyamide, acrylic resin, BCB (benzocyclobutene), or the like may be used. Of course, an inorganic film may be used if sufficient planarization is possible.
[0077]
It is very important to flatten the step due to the TFT by the second interlayer insulating film 39. Since an EL layer to be formed later is very thin, a light emission defect may occur due to the presence of a step. Therefore, it is desirable to planarize the pixel electrode before forming the pixel electrode so that the EL layer can be formed as flat as possible.
[0078]
Reference numeral 40 denotes a pixel electrode (corresponding to an anode of an EL element) made of a transparent conductive film, and an opening formed after a contact hole (opening) is formed in the second interlayer insulating film 39 and the passivation film 38. Are formed so as to be connected to the drain wiring 37 of the current control TFT 602.
[0079]
In this embodiment, a conductive film made of a compound of indium oxide and tin oxide is used as the pixel electrode. Further, a small amount of gallium may be added thereto. Further, a compound of indium oxide and zinc oxide or a compound of zinc oxide and gallium oxide can be used.
[0080]
When the pixel electrode is formed, a support bank 41a made of a resin film is formed, and a control bank 41b made of a metal film is formed thereon. At the same time, an insulating film (hereinafter referred to as a filling material) 42 for filling the contact hole of the pixel electrode 40 is formed. In this embodiment, the bank 41a and the filling material 42 are formed of acrylic, and the control bank 41b is formed of a tungsten film.
[0081]
At this time, the film thickness of the support bank 41a and the embedding material 42 made of acrylic is preferably 300 nm or less, preferably 100 to 200 nm, and the edge portion (end portion) is preferably tapered. The control bank 41b made of a tungsten film is also preferably formed so that the edge portion has a tapered shape.
[0082]
The support bank 41a and the control bank 41b are formed so as to surround the end portion of the pixel electrode 40 as shown in FIG.
[0083]
Next, the EL layer 43 is formed by the film forming method described with reference to FIGS. Although only one pixel is shown here, EL layers corresponding to each color of R (red), G (green), and B (blue) are formed. In this embodiment, the vapor deposition method shown in FIG. 2 is employed, and a low molecular EL material is used as the EL material.
[0084]
In this embodiment, as the EL material, a red light emitting EL layer doped with red fluorescent dye DCM using Alq as a host material is used. In addition, the EL layer for green light emission has Alq which is an 8-hydroxyquinoline complex of aluminum. Three In the EL layer for blue light emission, a zinc benzoxazole complex (Zn (oxz)) is used. 2 ) Is used.
[0085]
However, the above example is an example of an EL material that can be used as the EL layer of the present invention, and is not necessarily limited to this. That is, a high molecular EL material not described here can be used, and a high molecular EL material and a low molecular EL material may be used in combination.
[0086]
After the EL layer 43 is formed as described above, an alloy film obtained by adding lithium to aluminum is used as the cathode 44 in this embodiment in which the cathode 44 made of a metal film is formed next. Although not shown, an insulating film can be formed on the cathode 44 as a passivation film.
[0087]
Thus, an EL element 603 including the pixel electrode 40, the EL layer 43, and the cathode 44 is formed. In practice, after the EL element 603 is formed, a cover material is provided on the EL element 603 and sealed in an inert atmosphere, or a resin is provided on the entire surface and sealed so that the EL element does not come into contact with outside air. Is desirable.
[0088]
It is also effective to provide a dehumidifying agent (typically barium oxide) or an antioxidant in the sealed space or resin.
[0089]
Any of the configurations of Examples 1 to 4 can be used in manufacturing the light emitting device of this example.
[0090]
Example 6
In this embodiment, a method for simultaneously manufacturing a pixel portion and a TFT of a driver circuit portion provided around the pixel portion will be described with reference to FIGS. However, in order to simplify the description, a CMOS circuit, which is a basic circuit, is illustrated with respect to the drive circuit.
[0091]
First, as shown in FIG. 8A, a base film 801 is formed to a thickness of 300 nm over a glass substrate 800. In this embodiment, a 100 nm thick silicon nitride oxide film and a 200 nm silicon nitride oxide film are stacked as the base film 801. At this time, the nitrogen concentration in contact with the glass substrate 800 is preferably 10 to 25 wt%. Of course, the element may be formed directly on the quartz substrate without providing a base film.
[0092]
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 801 by a known film formation method. Note that the semiconductor film is not limited to an amorphous silicon film, and any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film) may be used. Further, a compound semiconductor film including an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness may be 20 to 100 nm.
[0093]
Then, the amorphous silicon film is crystallized by a known technique to form a crystalline silicon film (also referred to as a polycrystalline silicon film or a polysilicon film) 802. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment, crystallization is performed using excimer laser light using XeCl gas.
[0094]
In this embodiment, a pulse oscillation type excimer laser beam processed into a linear shape is used. However, a rectangular shape, a continuous oscillation type argon laser beam, or a continuous oscillation type excimer laser beam may be used. .
[0095]
In this embodiment, a crystalline silicon film is used as an active layer of a TFT, but an amorphous silicon film can also be used. It is also possible to form the active layer of the switching TFT that needs to reduce the off-current with an amorphous silicon film and form the active layer of the current control TFT with a crystalline silicon film. Since the amorphous silicon film has low carrier mobility, it is difficult for an electric current to flow and an off current is difficult to flow. That is, the advantages of both an amorphous silicon film that hardly allows current to flow and a crystalline silicon film that easily allows current to flow can be utilized.
[0096]
Next, as shown in FIG. 8B, a protective film 803 made of a silicon oxide film is formed on the crystalline silicon film 802 to a thickness of 130 nm. This thickness may be selected in the range of 100 to 200 nm (preferably 130 to 170 nm). Any other film may be used as long as it is an insulating film containing silicon. This protective film 803 is provided to prevent the crystalline silicon film from being directly exposed to plasma when impurities are added, and to enable fine concentration control.
[0097]
Then, resist masks 804a and 804b are formed thereon, and an impurity element imparting n-type (hereinafter referred to as an n-type impurity element) is added through the protective film 803. Note that as the n-type impurity element, an element typically belonging to Group 15, typically phosphorus or arsenic can be used. In this example, phosphine (PH Three ) Using a plasma (ion) doping method in which plasma is excited without mass separation, and phosphorus is 1 × 10 18 atoms / cm Three Add at a concentration of Of course, an ion implantation method for performing mass separation may be used.
[0098]
In the n-type impurity region 805 formed by this step, an n-type impurity element is 2 × 10 6. 16 ~ 5x10 19 atoms / cm Three (Typically 5 × 10 17 ~ 5x10 18 atoms / cm Three ) Adjust the dose so that it is included at the concentration of
[0099]
Next, as shown in FIG. 8C, the protective film 803 and the resists 804a and 804b are removed, and the added elements belonging to Group 15 are activated. As the activation means, a known technique may be used. In this embodiment, activation is performed by irradiation with excimer laser light. Of course, the pulse oscillation type or the continuous oscillation type may be used, and it is not necessary to limit to the excimer laser beam. However, since the purpose is to activate the added impurity element, it is preferable to irradiate with energy that does not melt the crystalline silicon film. Note that laser light may be irradiated while the protective film 803 is attached.
[0100]
Note that activation by heat treatment may be used in combination with the activation of the impurity element by the laser beam. When activation by heat treatment is performed, heat treatment at about 450 to 550 ° C. may be performed in consideration of the heat resistance of the substrate.
[0101]
By this step, an end portion of the n-type impurity region 805, that is, a boundary portion (junction portion) between the n-type impurity region 805 and a region not added with the n-type impurity element is clarified. This means that when the TFT is later completed, the LDD region and the channel formation region can form a very good junction.
[0102]
Next, as shown in FIG. 8D, unnecessary portions of the crystalline silicon film are removed, and island-shaped semiconductor films (hereinafter referred to as active layers) 806 to 809 are formed.
[0103]
Next, as illustrated in FIG. 8E, a gate insulating film 810 is formed so as to cover the active layers 806 to 809. As the gate insulating film 810, an insulating film containing silicon with a thickness of 10 to 200 nm, preferably 50 to 150 nm may be used. This may be a single layer structure or a laminated structure. In this embodiment, a silicon nitride oxide film having a thickness of 110 nm is used.
[0104]
Next, a conductive film having a thickness of 200 to 400 nm is formed and patterned to form gate electrodes 811 to 815. The ends of the gate electrodes 811 to 815 can be tapered. Note that in this embodiment, the gate electrode and a wiring (hereinafter referred to as a gate wiring) electrically connected to the gate electrode are formed using different materials. Specifically, a material having a resistance lower than that of the gate electrode is used for the gate wiring. This is because a material that can be finely processed is used for the gate electrode, and a material that has a low wiring resistance is used for the gate wiring even though it cannot be finely processed. Of course, the gate electrode and the gate wiring may be formed of the same material.
[0105]
The gate electrode may be formed of a single-layer conductive film, but it is preferable to form a stacked film of two layers or three layers as necessary. Any known conductive film can be used as the material of the gate electrode. However, a material that can be finely processed as described above, specifically, that can be patterned to a line width of 2 μm or less is preferable.
[0106]
Typically, a film made of an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), and silicon (Si), or a nitride film of the element (Typically a tantalum nitride film, a tungsten nitride film, a titanium nitride film), an alloy film (typically, a Mo—W alloy, a Mo—Ta alloy), or a silicide film of the above elements (typical) Specifically, a tungsten silicide film or a titanium silicide film) can be used. Of course, it may be used as a single layer or may be laminated.
[0107]
In this embodiment, a laminated film including a tantalum nitride (TaN) film having a thickness of 50 nm and a tungsten (W) film having a thickness of 350 nm is used. This may be formed by sputtering. Further, when an inert gas such as Xe or Ne is added as a sputtering gas, peeling of the film due to stress can be prevented.
[0108]
At this time, the gate electrode 812 is formed so as to overlap with part of the n-type impurity region 805 with the gate insulating film 810 interposed therebetween. This overlapped portion later becomes an LDD region overlapping with the gate electrode. Note that the gate electrodes 813 and 814 appear to be two in the cross section, but are actually electrically connected.
[0109]
Next, as shown in FIG. 9A, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligning manner using the gate electrodes 811 to 815 as a mask. The impurity regions 816 to 823 thus formed are adjusted so that phosphorus is added at a concentration of 1/2 to 1/10 (typically 1/3 to 1/4) of the n-type impurity region 805. Specifically, 1 × 10 16 ~ 5x10 18 atoms / cm Three (Typically 3x10 17 ~ 3x10 18 atoms / cm Three ) Is preferred.
[0110]
Next, as shown in FIG. 9B, resist masks 824a to 824d are formed so as to cover the gate electrodes and the like, and an n-type impurity element (phosphorus in this embodiment) is added to contain phosphorus at a high concentration. Impurity regions 825 to 829 are formed. Again, phosphine (PH Three The concentration of phosphorus in this region is 1 × 10 20 ~ 1x10 twenty one atoms / cm Three (Typically 2 × 10 20 ~ 5x10 20 atoms / cm Three ).
[0111]
Although the source region or drain region of the n-channel TFT is formed by this process, the switching TFT leaves a part of the n-type impurity regions 819 to 821 formed in the process of FIG. This remaining region corresponds to the LDD regions 15a to 15d of the switching TFT 601 in FIG.
[0112]
Next, as shown in FIG. 9C, the resist masks 824a to 824d are removed, and a new resist mask 832 is formed. Then, a p-type impurity element (boron in this embodiment) is added to form impurity regions 833 to 836 containing boron at a high concentration. Here, diborane (B 2 H 6 3 × 10 by ion doping method using 20 ~ 3x10 twenty one atoms / cm Three (Typically 5 × 10 20 ~ 1x10 twenty one atoms / cm Three Boron is added so that the concentration of
[0113]
Note that the impurity regions 833 to 836 already have 1 × 10 6. 20 ~ 1x10 twenty one atoms / cm Three However, the boron added here is added at a concentration at least three times that of phosphorus. Therefore, the n-type impurity region formed in advance is completely inverted to the p-type and functions as a p-type impurity region.
[0114]
Next, after removing the resist mask 832, the n-type or p-type impurity element added at each concentration is activated. As the activation means, furnace annealing, laser annealing, or lamp annealing can be used. In this embodiment, heat treatment is performed in an electric furnace in a nitrogen atmosphere at 550 ° C. for 4 hours.
[0115]
At this time, it is important to eliminate oxygen in the atmosphere as much as possible. This is because the presence of even a small amount of oxygen oxidizes the exposed surface of the gate electrode, which increases resistance and makes it difficult to make ohmic contact later. Therefore, the oxygen concentration in the treatment atmosphere in the activation step is 1 ppm or less, preferably 0.1 ppm or less.
[0116]
Next, when the activation process is completed, a gate wiring 837 having a thickness of 300 nm is formed as shown in FIG. As a material of the gate wiring 837, a metal containing aluminum (Al) or copper (Cu) as a main component (occupying 50 to 100% as a composition) may be used. As shown in FIG. 7, the gate wiring 611 and the gate electrodes 19a and 19b of the switching TFT (813 and 814 in FIG. 8E) are electrically connected as shown in FIG.
[0117]
With such a structure, the wiring resistance of the gate wiring can be extremely reduced, so that an image display region (pixel portion) having a large area can be formed. That is, the pixel structure of this embodiment is extremely effective in realizing a light emitting device having a screen size of 10 inches or more (or 30 inches or more) diagonally.
[0118]
Next, as shown in FIG. 10A, a first interlayer insulating film 838 is formed. As the first interlayer insulating film 838, an insulating film containing silicon may be used as a single layer, or a stacked film in which two or more kinds of insulating films containing silicon are combined may be used. The film thickness may be 400 nm to 1.5 μm. In this embodiment, a structure is formed in which a silicon oxide film having a thickness of 800 nm is stacked on a silicon nitride oxide film having a thickness of 200 nm.
[0119]
Further, a hydrogenation treatment is performed by performing a heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen. This step is a step in which the dangling bonds of the semiconductor film are terminated with hydrogen by thermally excited hydrogen. As another means for hydrogenation, plasma hydrogenation (using hydrogen generated by plasmatization) may be performed.
[0120]
Note that the hydrogenation treatment may be performed while the first interlayer insulating film 838 is formed. That is, a hydrogenation treatment may be performed as described above after a 200 nm thick silicon nitride oxide film is formed, and then the remaining 800 nm thick silicon oxide film may be formed.
[0121]
Next, contact holes are formed in the first interlayer insulating film 838 and the gate insulating film 810, and source wirings 839 to 842 and drain wirings 843 to 845 are formed. In this embodiment, this electrode is a laminated film having a three-layer structure in which a Ti film is 100 nm, an aluminum film containing Ti is 300 nm, and a Ti film 150 nm is continuously formed by sputtering. Of course, other conductive films may be used.
[0122]
Next, a passivation film 846 is formed with a thickness of 50 to 500 nm (typically 200 to 300 nm). In this embodiment, a silicon nitride oxide film having a thickness of 300 nm is used as the first passivation film 846. This may be replaced by a silicon nitride film.
[0123]
Prior to the formation of the silicon nitride oxide film, H 2 , NH Three It is effective to perform plasma treatment using a gas containing isohydrogen. Hydrogen excited by this pretreatment is supplied to the first interlayer insulating film 838 and heat treatment is performed, whereby the film quality of the passivation film 846 is improved. At the same time, hydrogen added to the first interlayer insulating film 838 diffuses to the lower layer side, so that the active layer can be effectively hydrogenated.
[0124]
Next, as shown in FIG. 10B, a second interlayer insulating film 847 made of an organic resin is formed. As the organic resin, polyimide, polyamide, acrylic resin, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 847 has a strong meaning of flattening, an acrylic resin excellent in flatness is preferable. In this embodiment, the acrylic resin film is formed with a film thickness that can sufficiently flatten the step formed by the TFT. The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm).
[0125]
Next, contact holes are formed in the second interlayer insulating film 847 and the passivation film 846, and a pixel electrode 848 that is electrically connected to the drain wiring 845 is formed. In this embodiment, an indium tin oxide (ITO) film having a thickness of 110 nm is formed and patterned to form a pixel electrode. Alternatively, a compound in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide, or a compound made of zinc oxide and gallium oxide may be used as the transparent electrode. This pixel electrode becomes the anode of the EL element.
[0126]
Next, as shown in FIG. 10C, a support bank 849a made of resin and a filling material 850 are formed. These are etched after forming a 500 nm acrylic film to a thickness of 200 nm, and patterned to a shape as shown in FIG.
[0127]
Further, a control bank 849b made of a metal film is formed on the support bank 849a. In this embodiment, a tungsten film is used as the metal film, and a taper shape is formed at the time of etching. The technology for forming the taper may be referred to Japanese Patent Application No. 11-206954 filed by the present applicant.
[0128]
Next, the EL layer 851 is formed by the method shown in FIGS. Although only one pixel is shown here, EL layers corresponding to each color of R (red), G (green), and B (blue) are formed. In this embodiment, as the EL material, the EL layer for red light emission has Alq. Three Is used as a host material doped with a red fluorescent dye DCM. In addition, the EL layer for green light emission has Alq which is an 8-hydroxyquinoline complex of aluminum. Three In the EL layer for blue light emission, a zinc benzoxazole complex (Zn (oxz)) is used. 2 ) And each having a thickness of 50 nm.
[0129]
Note that although the EL layer 851 has a single layer structure in this embodiment, an electron injection layer, an electron transport layer, a hole transport layer, a hole injection layer, an electron blocking layer, or a hole element layer is provided as necessary. Also good.
[0130]
After the EL layer 851 is formed, a cathode 852 made of an alloy film of aluminum and lithium is formed using a vacuum evaporation method. Note that the EL layer 851 may have a thickness of 30 to 100 nm (typically 50 to 80 nm), and the cathode 852 may have a thickness of 150 to 300 nm (typically 200 to 250 nm). In this embodiment, an example in which an alloy film of aluminum and lithium is used as the cathode 852 of the EL element is shown, but other known materials may be used.
[0131]
Here, FIG. 11 shows a cross-sectional structure when an n-channel TFT is used as the switching TFT. First, in FIG. 11A, the LDD regions 15a to 15d are provided so as not to overlap the date electrodes 19a and 19b with the gate insulating film 18 interposed therebetween. Such a structure is very effective in reducing the off-current value.
[0132]
On the other hand, these LDD regions 15a to 15d are not provided in FIG. In the case of the structure shown in FIG. 11B, the number of steps can be reduced as compared with the case where the structure shown in FIG. 11A is formed, so that the production efficiency can be improved.
[0133]
In the present invention, any of the structures shown in FIGS. 11A and 11B may be used as the switching TFT.
[0134]
Next, FIG. 12 shows a cross-sectional structure when an n-channel TFT is used as the current control TFT. First, in the current control TFT shown in FIG. 12A, an LDD region 33 is provided between the drain region 32 and the channel formation region 34. Here, a structure in which the LDD region 33 has a region that overlaps with the gate electrode 35 with the gate insulating film 18 interposed therebetween and a region that does not overlap with the gate electrode 35 are shown, but the LDD region 33 is provided as shown in FIG. It is good also as a structure without.
[0135]
The current control TFT supplies a current for causing the EL element to emit light, and at the same time controls the supply amount to enable gradation display. Therefore, it is necessary to take measures against deterioration by hot carrier injection so that it does not deteriorate even when current is passed.
[0136]
Regarding deterioration due to hot carrier injection, it is known that a structure in which an LDD region overlaps a gate electrode is very effective. Therefore, as shown in FIG. 12A, a structure in which an LDD region is provided in a region overlapping the gate electrode 35 with the gate insulating film 18 interposed therebetween is appropriate. A structure in which an LDD region that does not have to be provided is also shown. However, the LDD region that does not overlap with the gate electrode is not necessarily provided.
[0137]
Further, when the voltage applied between the source region and the drain region of the current control TFT is 10 V or less, preferably 5 V or less, the hot carrier deterioration does not become a problem. Therefore, as shown in FIG. It is not necessary to provide an area.
[0138]
In this embodiment, as shown in FIG. 10C, the active layer of the n-channel type 605 includes a source region 855, a drain region 856, an LDD region 857, and a channel formation region 858. It overlaps with the gate electrode 812 with the gate insulating film 810 interposed therebetween.
[0139]
The reason why the LDD region is formed only on the drain region side is to prevent the operation speed from being lowered. Further, the n-channel TFT 605 does not need to worry about the off-current value so much, and it is better to focus on the operation speed than that. Therefore, it is desirable that the LDD region 857 is completely overlapped with the gate electrode to reduce the resistance component as much as possible. That is, it is better to eliminate the so-called offset.
[0140]
Thus, an active matrix substrate having a structure as shown in FIG. 10C is completed. In the active matrix substrate of this embodiment, the TFT having the optimum structure is arranged not only in the pixel portion but also in the driving circuit portion, so that it can show very high reliability and improve the operating characteristics.
[0141]
First, a TFT having a structure that reduces hot carrier injection so as not to reduce the operating speed as much as possible is used as an n-channel TFT 605 of a CMOS circuit that forms a driver circuit portion. Note that the drive circuit here includes a shift register, a buffer, a level shifter, a sampling circuit (sample and hold circuit), and the like. In the case of performing digital driving, a signal conversion circuit such as a D / A converter may be included.
[0142]
Actually, after completion of FIG. 10C, it is preferable to package (enclose) with a cover material such as highly airtight glass, quartz, or plastic so as not to be exposed to the outside air. At that time, a hygroscopic agent such as barium oxide or an antioxidant may be disposed inside the cover material.
[0143]
In addition, if the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting the terminal drawn from the element or circuit formed on the insulator and the external signal terminal is attached. Completed as a product. In this specification, such a state that can be shipped is referred to as an EL display device (or EL module).
[0144]
Note that a driver circuit for transmitting a signal to the pixel portion, another memory, a control circuit, a power supply circuit, or the like may be provided using an IC using single crystal silicon. In that case, the IC may be connected using TAB or COG, and an IC mounted on a printed wiring board may be connected using a TAB tape.
[0145]
Here, the structure of the light emitting device of this embodiment will be described with reference to the perspective view of FIG. The light emitting device of this embodiment includes a pixel portion 1302, a gate side driver circuit 1303, and a source side driver circuit 1304 which are formed on a glass substrate 1301. The switching TFT 1305 in the pixel portion is an n-channel TFT and is arranged at the intersection of a gate wiring 1306 connected to the gate side driver circuit 1303 and a source wiring 1307 connected to the source side driver circuit 1304. The drain of the switching TFT 1305 is connected to the gate of the current control TFT 1308.
[0146]
Further, the source side of the current control TFT 1308 is connected to the current supply line 1309. An EL element 1310 is connected to the drain of the current control TFT 1308. A predetermined voltage is applied to the cathode of the EL element 1310.
[0147]
The FPC 1311 serving as an external input / output terminal is provided with connection wirings 1312 and 1313 for transmitting signals to the drive circuit portion and a connection wiring 1314 connected to the current supply line 1309.
[0148]
FIG. 14 illustrates an example of a circuit configuration of the light-emitting device illustrated in FIG. The light-emitting device of this embodiment includes a source side driver circuit 1401, a gate side driver circuit (A) 1407, a gate side driver circuit (B) 1411, and a pixel portion 1406. Note that in this specification, the drive circuit portion is a generic term including a source side processing circuit and a gate side drive circuit.
[0149]
The source side driver circuit 1401 includes a shift register 1402, a level shifter 1403, a buffer 1404, and a sampling circuit (transfer gate) 1405. The gate side driver circuit (A) 1407 includes a shift register 1408, a level shifter 1409, and a buffer 1410. The gate side driver circuit (B) 1411 has a similar structure.
[0150]
Here, the shift registers 1402 and 1408 have a driving voltage of 5 to 16 V (typically 10 V), and an n-channel TFT used in a CMOS circuit forming the circuit has a structure indicated by 605 in FIG. Is suitable.
[0151]
As the level shifters 1403 and 1409 and the buffers 1404 and 1410, a CMOS circuit including the n-channel TFT 605 in FIG. In addition, it is effective in improving the reliability of each circuit that the gate wiring has a multi-gate structure such as a double gate structure or a triple gate structure.
[0152]
The pixel portion 1406 is provided with pixels having the structure shown in FIG.
[0153]
Note that the above configuration can be easily realized by manufacturing a TFT according to the manufacturing steps shown in FIGS. Further, in this embodiment, only the configuration of the pixel portion and the drive circuit portion is shown. However, according to the manufacturing process of this embodiment, a signal dividing circuit, a D / A converter circuit, an operational amplifier circuit, a γ correction circuit, etc. It is considered that logic circuits other than the drive circuit can be formed on the same insulator, and further, a memory portion, a microprocessor, and the like can be formed.
[0154]
Further, the EL module of this embodiment including the cover material will be described with reference to FIGS. Note that the reference numerals used in FIGS. 13 and 14 are cited as necessary.
[0155]
FIG. 15A is a top view showing a state in which a sealing structure is provided in the state shown in FIG. 1302 indicated by a dotted line is a pixel portion, 1303 is a gate side driver circuit, and 1304 is a source side driver circuit. The sealing structure of the present invention is a structure in which a filler (not shown), a cover material 1501, a seal material (not shown), and a frame material 1502 are provided in the state of FIG.
[0156]
Here, FIG. 15B is a cross-sectional view taken along line AA ′ of FIG. In FIGS. 15A and 15B, the same reference numerals are used for the same parts.
[0157]
As shown in FIG. 15B, a pixel portion 1302 and a gate side driver circuit 1303 are formed over a substrate 1301, and the pixel portion 1302 includes a current control TFT 602 and a pixel electrode 848 electrically connected thereto. A plurality of pixels are included. The gate side driver circuit 1303 is formed using a CMOS circuit in which an n-channel TFT 605 and a p-channel TFT 606 are complementarily combined.
[0158]
The pixel electrode 848 functions as an anode of the EL element. A support bank 849a and a control bank 849b are formed in the gap between the pixel electrodes 848, and an EL layer 851 and a cathode 852 are formed inside the support bank 849a and the control bank 849b. Of course, the EL element structure may be reversed and the pixel electrode may be a cathode.
[0159]
In this embodiment, the cathode 852 also functions as a common wiring for each pixel column, and is electrically connected to the FPC 1311 via the connection wiring 1312.
[0160]
Next, a filler 1503 is provided so as to cover the EL element. This filler 1503 also functions as an adhesive for bonding the cover material 1501. As the filler 1503, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant (not shown) inside the filler 1503 because the moisture absorption effect can be maintained. At this time, the desiccant may be added to the filler, or may be sealed in the filler.
[0161]
In this embodiment, as the cover material 1501, a material made of glass, plastic, and ceramics can be used. Note that it is effective to add a moisture absorbent such as barium oxide in the interior of the filler 1503 in advance.
[0162]
Next, after adhering the cover material 1501 using the filler 1503, the frame material 1502 is attached so as to cover the side surface (exposed surface) of the filler 1503. The frame material 1502 is bonded by a seal material (functioning as an adhesive) 1504. At this time, a photocurable resin is preferably used as the sealant 1504, but a thermosetting resin may be used if the heat resistance of the EL layer permits. Note that the sealant 1504 is desirably a material that does not transmit moisture and oxygen as much as possible. Further, a desiccant may be added to the inside of the sealing material 1504.
[0163]
By encapsulating the EL element in the filler 1503 using the above-described method, the EL element can be completely blocked from the outside, and a substance that promotes deterioration due to oxidation of the EL layer such as moisture or oxygen from the outside can be obtained. Intrusion can be prevented. Accordingly, a highly reliable EL display device can be manufactured.
[0164]
Further, a polarizing plate may be provided on the display surface (the surface on which an image is observed) of the light emitting device described in this embodiment. This polarizing plate has an effect of suppressing reflection of light incident from the outside and preventing an observer from being reflected on the display surface. Generally, a circularly polarizing plate is used. However, in order to prevent the light emitted from the EL layer from being reflected by the polarizing plate and returned to the inside, it is desirable to adjust the refractive index so that the structure has less internal reflection.
[0165]
Example 7
In Examples 1 to 6, the case where the anode, the EL layer, and the cathode are stacked in this order on the insulator has been mainly described. However, it is also possible to stack the cathode, the EL layer, the anode, and the auxiliary wiring in this order. It is.
[0166]
The former observes light that has passed through the insulator, whereas the latter emits light in a direction away from the insulator.
[0167]
Example 8
In this embodiment, an example will be described in which the present invention is implemented when a plurality of light emitting devices are manufactured from one substrate by multi-cavity. FIG. 16 is used for the description.
[0168]
A plurality of light-emitting devices including a pixel portion 1602a and a drive circuit 1602b are formed over the glass substrate 1601. In this embodiment, nine light emitting devices are formed on one glass substrate. The pixel portion 1602a of each light emitting device has a structure as shown in FIG. 1, and a control bank 1603 is formed in each pixel portion 1602a in a matrix.
[0169]
In this embodiment, wirings (hereinafter referred to as bank connection wirings) 1604 for connecting individual control banks are formed so that all the control banks 1603 have the same potential, and if a voltage is applied to the pad portion 1605, the voltage is applied. Everything is transmitted to the anode. The bank connection wiring 1604 is characterized in that it is used for countermeasures against static electricity. That is, if all have the same potential, no suddenly large voltage is applied between the wirings, so that dielectric breakdown or the like can be effectively suppressed.
[0170]
Here, FIG. 17A shows an enlarged view of a region 1600 surrounded by a dotted line. As shown in FIG. 17A, the bank connection wiring 1604 is formed at the same time as the control bank 1603 and has a portion connected by a buffer wiring 1606 in the middle. The buffer wiring 1606 is formed using an oxide conductive film simultaneously with the pixel electrode (in this embodiment, the anode of the EL element).
[0171]
Here, a cross-sectional view taken along line AA ′ of FIG. 17A is shown in FIG. Reference numeral 1607 denotes an interlayer insulating film stacked in the process of manufacturing a TFT.
[0172]
Since the oxide conductive film used as the buffer wiring 1606 has a higher resistance value than the metal film, the buffer wiring functions as a kind of resistor. Therefore, even if a large current flows through the bank connection wiring 1604, it is buffered by the buffer wiring, and damage to a plurality of light emitting devices can be prevented.
[0173]
By adopting the structure of this embodiment as described above, the present invention can be implemented without providing complicated wiring even when a plurality of light emitting devices are manufactured at once by a multi-cavity process.
[0174]
Further, when the light-emitting device is completed, the substrate 1601 may be divided using a dicer or a scriber to separate the light-emitting devices individually. At this time, if the bank connection wiring 1604 is also divided, each light emitting device is electrically isolated. In addition, the structure of a present Example can be implemented in combination with any structure of Examples 1-7 freely.
[0175]
Example 9
In this embodiment, a case where the present invention is used in combination with a shadow mask will be described. FIG. 18 is used for the description. In addition, the same part as the structure shown in FIG. 2 is demonstrated using the same code | symbol.
[0176]
In FIG. 18, a shadow mask 1801 is further provided above the control bank 105b, and the shadow mask 1801 is negatively charged. That is, the shadow mask 1801 and the control bank 105b are charged with the same polarity.
[0177]
At this time, the distance between the control banks 105b is set to X 1 And the distance of the opening provided in the shadow mask 1801 is X 2 X 1 <X 2 It is preferable to have the relationship. In this manner, the EL material (or the solution containing the EL material) 201 flying from above the shadow mask 1801 is first guided to the vicinity of the opening of the shadow mask 1801 by the electric field formed by the shadow mask 1801. Further, it is guided into the pixel by the electric field formed by the control bank 105b. Thus, the EL layer 202 is formed.
[0178]
The structure of this example is that different types of EL materials are divided into a plurality of times, particularly when the EL material for red light emission, the EL material for green light emission, and the EL material for blue light emission are separately formed. This is effective when forming a film.
[0179]
In addition, the structure of a present Example can be implemented in combination with any structure of Examples 1-8 freely.
[0180]
Example 10
In this embodiment, a case where an EL material for red light emission, an EL material for green light emission, and an EL material for blue light emission are separately formed by electric field control of the present invention without using a shadow mask will be described.
[0181]
The concept of this example is shown in FIGS. 19 (A) and 19 (B). 19A and 19B, pixel electrodes 1901 to 1903 are formed on an insulator (not shown) (an interlayer insulating film formed on a TFT in the present invention), and processed into a matrix so as to surround them. A control bank 1904 is formed.
[0182]
In this embodiment, as shown in FIG. 19A, only the pixel electrode 1902 is positively charged and the other pixel electrodes 1901 and 1903 are negatively charged. Further, the control bank 1904 is negatively charged, and in this state, the negatively charged EL material for red light emission is formed by vapor deposition. At this time, the EL material is repelled on the negatively charged pixel electrodes 1901 and 1903, and most of the film is formed on the positively charged anode 1902. Thus, an EL layer 1905 for red light emission is formed.
[0183]
Next, as shown in FIG. 19B, only the pixel electrode 1901 is positively charged, and the other anodes 1902 and 1903 are negatively charged. Further, the control bank 1904 is negatively charged, and in this state, the negatively charged green light emitting EL material is formed by vapor deposition. At this time, the EL material is repelled on the negatively charged pixel electrodes 1902 and 1903, and most of the EL material is formed on the positively charged pixel electrode 1901. Thus, an EL layer 1906 for green light emission is formed.
[0184]
Further, although not shown, in the EL layer for blue light emission, only the pixel electrode 1903 may be charged positively and the other anodes 1901 and 1902 may be negatively charged to form a blue light emitting EL material.
[0185]
In the structure of this embodiment, the trajectory of the EL material is determined by the electric field formed by the control bank 1904 and the electric field formed by the pixel electrodes 1901 to 1903, and selective film formation is possible without using a shadow mask. It is.
[0186]
In addition, the structure of a present Example can be implemented in combination with any structure of Examples 1-8 freely.
[0187]
Example 11
In the present invention, by using an EL material that can use phosphorescence from triplet excitons for light emission, the external light emission quantum efficiency can be dramatically improved. This makes it possible to reduce the power consumption, extend the life, and reduce the weight of the EL element.
Here, a report of using triplet excitons to improve the external emission quantum efficiency is shown.
(T. Tsutsui, C. Adachi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p.437.)
The molecular formula of the EL material (coumarin dye) reported in the above paper is shown below.
[0188]
[Chemical 1]
Figure 0004637391
[0189]
(MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.)
The molecular formula of the EL material (Pt complex) reported in the above paper is shown below.
[0190]
[Chemical 2]
Figure 0004637391
[0191]
(MABaldo, S. Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett., 75 (1999) p.4.)
(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B (1999) L1502.)
The molecular formula of the EL material (Ir complex) reported in the above paper is shown below.
[0192]
[Chemical 3]
Figure 0004637391
[0193]
As described above, if phosphorescence emission from triplet excitons can be used, in principle, it is possible to realize an external emission quantum efficiency that is 3 to 4 times higher than that in the case of using fluorescence emission from singlet excitons. In addition, the structure of a present Example can be implemented in combination with any structure of Example 1- Example 9 freely.
[0194]
Example 12
A light-emitting device formed by implementing the present invention is a self-luminous type, so that it has excellent visibility in a bright place as compared with a liquid crystal display device and has a wide viewing angle. Therefore, it can be used as a display unit of various electric appliances. At that time, although the light-emitting device of the present invention is a passive light-emitting device, the screen can be enlarged by reducing the wiring resistance, so that the usage can be widened.
[0195]
As an electric appliance of the present invention, a video camera, a digital camera, a goggle type display (head mounted display), a car navigation system, a car audio, a notebook personal computer, a game machine, a portable information terminal (mobile computer, cellular phone, portable type) A game machine or electronic book), an image playback device equipped with a recording medium (specifically, a compact disk (CD), laser disk (LD), digital versatile disk (DVD), etc.) And a device equipped with a display that can be used. Specific examples of these electric appliances are shown in FIGS.
[0196]
FIG. 20A illustrates an EL display which includes a housing 2001, a support base 2002, and a display portion 2003. The light emitting device of the present invention can be used for the display portion 2003. Since the EL display is a self-luminous type, a backlight is not necessary, and a display portion thinner than a liquid crystal display can be obtained. Note that in the case where a stick driver is provided in the light-emitting device used for the display portion 2003, it is preferable to divide it into several tens.
[0197]
FIG. 20B illustrates a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 2106. The light emitting device of the present invention can be used for the display portion 2102. Note that in the case where a stick driver is provided for the light-emitting device used for the display portion 2102, it is preferable to divide the stick driver into several pieces.
[0198]
FIG. 20C illustrates a digital camera, which includes a main body 2201, a display portion 2202, an eyepiece portion 2203, and operation switches 2204. The light emitting device of the present invention can be used for the display portion 2202. Note that in the case where a stick driver is provided in the light-emitting device used for the display portion 2202, it is preferable that the light driver be divided into several pieces.
[0199]
FIG. 20D shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2301, a recording medium (CD, LD, DVD, etc.) 2302, an operation switch 2303, and a display unit (a). 2304 and a display unit (b) 2305. The display unit (a) mainly displays image information, and the display unit (b) mainly displays character information. The light emitting device of the present invention can be used for these display units (a) and (b). Note that the image reproducing device provided with the recording medium may include a CD reproducing device, a game machine, and the like. Note that in the case where a stick driver is provided in the light-emitting device used for the display portion (a) 2304 and the display portion (b) 2305, it is preferable to divide the stick driver into several tens.
[0200]
FIG. 20E illustrates a portable (mobile) computer, which includes a main body 2401, a display portion 2402, an image receiving portion 2403, operation switches 2404, and a memory slot 2405. The electro-optical device of the present invention can be used for the display portion 2402. This portable computer can record information on a recording medium in which a flash memory or a non-volatile memory is integrated, and can reproduce the information. Note that in the case where a stick driver is provided in the light-emitting device used for the display portion 2402, it is preferable to divide it into several pieces.
[0201]
FIG. 20F illustrates a personal computer, which includes a main body 2501, a housing 2502, a display portion 2503, and a keyboard 2504. The light emitting device of the present invention can be used for the display portion 2503. Note that in the case where a stick driver is provided for the light-emitting device used for the display portion 2503, it is preferable to divide the light driver into several tens.
[0202]
If the emission brightness of the EL material is increased in the future, it is possible to enlarge and project the light including the output image information with a lens or the like and use it for a front type or rear type projector.
[0203]
In addition, the electronic devices often display information distributed through an electronic communication line such as the Internet or CATV (cable television), and in particular, opportunities for displaying moving image information are increasing. Since the response speed of the EL material is very high, it is suitable for displaying such a moving image.
[0204]
In addition, since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information such as a portable information terminal, particularly a mobile phone or a car audio, it is driven so that character information is formed by the light emitting part with a non-light emitting part as a background. It is desirable.
[0205]
Here, FIG. 21A shows a mobile phone, which includes a main body 2601, an audio output portion 2602, an audio input portion 2603, a display portion 2604, operation switches 2605, and an antenna 2606. The light-emitting device of the present invention can be used for the display portion 2604. Note that the display portion 2604 can suppress power consumption of the mobile phone by displaying white characters on a black background.
[0206]
FIG. 21B shows a car audio, which includes a main body 2701, a display portion 2702, and operation switches 2703 and 2704. The light emitting device of the present invention can be used for the display portion 2702. Moreover, although the vehicle-mounted car audio is shown in this embodiment, it may be used for a stationary car audio. Note that the display portion 2704 can suppress power consumption by displaying white characters on a black background. Note that in the case where a stick driver is provided in the light-emitting device used for the display portion 2704, it is preferable to divide the stick driver into several pieces.
[0207]
As described above, the application range of the present invention is extremely wide and can be used for electric appliances in various fields. Moreover, the electric appliance of a present Example can be obtained by using the light-emitting device which combined the structure of Examples 1-10 freely.
[0208]
【The invention's effect】
By implementing the present invention, the deposition position can be precisely controlled when depositing the EL material. Therefore, a light-emitting device having a high-definition pixel portion can be manufactured. In addition, since an EL material can be preferentially deposited on a necessary portion, the use efficiency of the EL material is increased, and the manufacturing cost can be reduced. Furthermore, by using the light emitting device of the present invention as a display portion, an electric appliance having a high-definition display portion can be obtained.
[Brief description of the drawings]
FIGS. 1A and 1B illustrate a top structure and a cross-sectional structure of a light-emitting device.
FIG. 2 is a diagram for explaining a film formation process of an EL material.
FIG. 3 is a diagram for explaining a process for forming an EL material by an evaporation method.
FIG. 4 is a diagram for explaining a film formation process of an EL material by an inkjet method.
FIG. 5 is a diagram for explaining a film formation process of an EL material by an ion plating method.
FIG 6 illustrates a cross-sectional structure of a pixel portion of a light-emitting device.
7A and 7B are a top view and a circuit structure of a pixel portion of a light emitting device.
FIG. 8 illustrates a method for manufacturing a light-emitting device.
FIG 9 illustrates a method for manufacturing a light-emitting device.
10A and 10B illustrate a method for manufacturing a light-emitting device.
FIG. 11 shows a structure of a switching TFT.
FIG. 12 is a diagram showing a structure of a current control TFT.
FIG. 13 illustrates an appearance of a light-emitting device.
FIG 14 illustrates a circuit configuration of a light-emitting device.
FIGS. 15A and 15B illustrate a top structure and a cross-sectional structure of a light-emitting device. FIGS.
FIG. 16 is a diagram for explaining a multi-chamfering process.
FIG. 17 is a diagram for explaining a multi-chamfering process.
FIG. 18 is a diagram for explaining a film formation process of an EL material.
FIG. 19 is a diagram for explaining a film formation process of an EL material.
FIG. 20 is a diagram showing an example of an electric appliance.
FIG. 21 is a diagram showing an example of an electric appliance.

Claims (7)

絶縁体の上方にTFTを形成し、
前記TFTに電気的に接続される画素電極を形成し、
前記画素電極を囲むように金属膜を含むバンクを形成し、
前記金属膜を負または正の極性に帯電させ、前記金属膜と同一の極性に前記バンクの上方に配置したシャドーマスク、及び発光性材料を帯電させ、且つ前記金属膜と逆の極性に前記画素電極を帯電させながら、前記バンクで囲まれた部分に発光性材料を含む層を形成することを特徴とする発光装置の作製方法。
A TFT is formed above the insulator,
Forming a pixel electrode electrically connected to the TFT;
Forming a bank including a metal film so as to surround the pixel electrode;
The metal film is charged to a negative or positive polarity , a shadow mask disposed above the bank is charged to the same polarity as the metal film, and a luminescent material is charged, and the pixel has a polarity opposite to the metal film. A method for manufacturing a light-emitting device , wherein a layer containing a light-emitting material is formed in a portion surrounded by the bank while an electrode is charged .
絶縁体の上方にTFTを形成し、
前記TFTに電気的に接続される画素電極を形成し、
前記画素電極を囲むように絶縁膜及び金属膜を積層してなるバンクを形成し、
前記金属膜を負または正の極性に帯電させ、前記金属膜と同一の極性に前記バンクの上方に配置したシャドーマスク、及び発光性材料を帯電させ、且つ前記金属膜と逆の極性に前記画素電極を帯電させながら、前記バンクで囲まれた部分に発光性材料を含む層を形成することを特徴とする発光装置の作製方法。
A TFT is formed above the insulator,
Forming a pixel electrode electrically connected to the TFT;
Forming a bank formed by laminating an insulating film and a metal film so as to surround the pixel electrode;
The metal film is charged to a negative or positive polarity , a shadow mask disposed above the bank is charged to the same polarity as the metal film, and a luminescent material is charged, and the pixel has a polarity opposite to the metal film. A method for manufacturing a light-emitting device , wherein a layer containing a light-emitting material is formed in a portion surrounded by the bank while an electrode is charged .
絶縁体の上方にTFTを形成し、A TFT is formed above the insulator,
前記TFTに電気的に接続される画素電極を形成し、Forming a pixel electrode electrically connected to the TFT;
前記画素電極を囲むように金属膜を含むバンクを形成し、Forming a bank including a metal film so as to surround the pixel electrode;
前記金属膜を負または正の極性に帯電させ、前記金属膜と同一の極性に蒸着室の隔壁、及び発光性材料を帯電させ、且つ前記金属膜と逆の極性に前記画素電極を帯電させながら、前記バンクで囲まれた部分に発光性材料を含む層を蒸着法により前記蒸着室で形成し、While charging the metal film to a negative or positive polarity, charging the vapor deposition chamber partition and the luminescent material to the same polarity as the metal film, and charging the pixel electrode to the opposite polarity to the metal film Forming a layer containing a luminescent material in the vapor deposition chamber in the vapor deposition chamber in a portion surrounded by the bank;
前記発光性材料を備えた蒸着ボートに設けられた孔の外に配置されたリング状電極の内側に電場を形成し、前記孔から前記発光性材料が飛散する際に前記リング状電極の内側を通過させることにより、前記金属膜と同一の極性に前記発光性材料を帯電させることを特徴とする発光装置の作製方法。An electric field is formed inside a ring-shaped electrode disposed outside a hole provided in the vapor deposition boat provided with the luminescent material, and the inner side of the ring-shaped electrode is scattered when the luminescent material is scattered from the hole. A method for manufacturing a light-emitting device, wherein the light-emitting material is charged with the same polarity as that of the metal film by being passed through.
絶縁体の上方にTFTを形成し、A TFT is formed above the insulator,
前記TFTに電気的に接続される画素電極を形成し、Forming a pixel electrode electrically connected to the TFT;
前記画素電極を囲むように絶縁膜及び金属膜を積層してなるバンクを形成し、Forming a bank formed by laminating an insulating film and a metal film so as to surround the pixel electrode;
前記金属膜を負または正の極性に帯電させ、前記金属膜と同一の極性に蒸着室の隔壁、及び発光性材料を帯電させ、且つ前記金属膜と逆の極性に前記画素電極を帯電させながら、前記バンクで囲まれた部分に発光性材料を含む層を蒸着法により前記蒸着室で形成し、While charging the metal film to a negative or positive polarity, charging the vapor deposition chamber partition and the luminescent material to the same polarity as the metal film, and charging the pixel electrode to the opposite polarity to the metal film Forming a layer containing a luminescent material in the vapor deposition chamber in the vapor deposition chamber in a portion surrounded by the bank;
前記発光性材料を備えた蒸着ボートに設けられた孔の外に配置されたリング状電極の内側に電場を形成し、前記孔から前記発光性材料が飛散する際に前記リング状電極の内側を通過させることにより、前記金属膜と同一の極性に前記発光性材料を帯電させることを特徴とする発光装置の作製方法。An electric field is formed inside a ring-shaped electrode disposed outside a hole provided in the vapor deposition boat provided with the luminescent material, and the inner side of the ring-shaped electrode is scattered when the luminescent material is scattered from the hole. A method for manufacturing a light-emitting device, wherein the light-emitting material is charged with the same polarity as that of the metal film by being passed through.
請求項1または請求項2において、蒸着法、イオンプレーティング法またはインクジェット法により前記発光性材料を含む層を形成することを特徴とする発光装置の作製方法。3. The method for manufacturing a light-emitting device according to claim 1 , wherein the layer containing the light-emitting material is formed by an evaporation method, an ion plating method, or an ink-jet method. 請求項2または請求項4において、前記バンクを形成する際に、前記金属膜の線幅は前記絶縁膜の線幅よりも狭くなるように形成することを特徴とする発光装置の作製方法。According to claim 2 or claim 4, when forming the banks, the line width of the metal film is a method for manufacturing a light emitting device, and forming to be narrower than the line width of the insulating film. 請求項1乃至のいずれか一において、前記バンクを形成する際に、前記金属膜がテーパー形状を有するように形成することを特徴とする発光装置の作製方法。In any one of claims 1 to 6, when forming the banks, a method for manufacturing a light emitting device, wherein the metal film is formed to have a tapered shape.
JP2001086520A 2000-03-27 2001-03-26 Method for manufacturing light emitting device Expired - Fee Related JP4637391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001086520A JP4637391B2 (en) 2000-03-27 2001-03-26 Method for manufacturing light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-85910 2000-03-27
JP2000085910 2000-03-27
JP2001086520A JP4637391B2 (en) 2000-03-27 2001-03-26 Method for manufacturing light emitting device

Publications (3)

Publication Number Publication Date
JP2001345179A JP2001345179A (en) 2001-12-14
JP2001345179A5 JP2001345179A5 (en) 2008-05-08
JP4637391B2 true JP4637391B2 (en) 2011-02-23

Family

ID=26588383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001086520A Expired - Fee Related JP4637391B2 (en) 2000-03-27 2001-03-26 Method for manufacturing light emitting device

Country Status (1)

Country Link
JP (1) JP4637391B2 (en)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295945C (en) * 2000-12-20 2007-01-17 皇家菲利浦电子有限公司 Electroluminescent color display panel
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
US7038377B2 (en) * 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
TWI280532B (en) 2002-01-18 2007-05-01 Semiconductor Energy Lab Light-emitting device
SG143063A1 (en) 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4627966B2 (en) * 2002-01-24 2011-02-09 株式会社半導体エネルギー研究所 Light emitting device and manufacturing method thereof
JP2003223992A (en) 2002-01-31 2003-08-08 Toyota Industries Corp Organic EL color display device
JP4183951B2 (en) * 2002-02-25 2008-11-19 株式会社半導体エネルギー研究所 Light emitting device
JP2003255858A (en) * 2002-02-28 2003-09-10 Sanyo Electric Co Ltd Display device
US7242140B2 (en) * 2002-05-10 2007-07-10 Seiko Epson Corporation Light emitting apparatus including resin banks and electronic device having same
JP4425531B2 (en) * 2002-08-21 2010-03-03 富士通株式会社 Organic EL device and manufacturing method thereof
AU2003260959A1 (en) 2002-09-11 2004-04-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and fabrication method of the same
JP2004111166A (en) * 2002-09-18 2004-04-08 Hitachi Ltd Substrate with bank for organic el element
KR100551046B1 (en) * 2003-08-28 2006-02-09 삼성에스디아이 주식회사 Organic EL element
US7764012B2 (en) * 2004-04-16 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Light emitting device comprising reduced frame portion, manufacturing method with improve productivity thereof, and electronic apparatus
JP4788144B2 (en) * 2005-01-20 2011-10-05 セイコーエプソン株式会社 Method for manufacturing light emitting device
KR100700653B1 (en) 2005-02-03 2007-03-27 삼성에스디아이 주식회사 Organic light emitting display device
JP4872263B2 (en) * 2005-08-03 2012-02-08 コニカミノルタホールディングス株式会社 Method for manufacturing organic electroluminescence device
TWI460851B (en) 2005-10-17 2014-11-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing same
JP4251329B2 (en) 2005-12-20 2009-04-08 カシオ計算機株式会社 Display device and manufacturing method thereof
US20240196712A1 (en) * 2021-02-19 2024-06-13 Semiconductor Energy Laboratory Co., Ltd. Display apparatus
JPWO2022180482A1 (en) * 2021-02-25 2022-09-01

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034447A1 (en) * 1996-03-12 1997-09-18 Idemitsu Kosan Co., Ltd. Organic electroluminescent element and organic electroluminescent display
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JP2000036391A (en) * 1998-07-16 2000-02-02 Toray Ind Inc Organic electroluminescent element and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034447A1 (en) * 1996-03-12 1997-09-18 Idemitsu Kosan Co., Ltd. Organic electroluminescent element and organic electroluminescent display
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JP2000036391A (en) * 1998-07-16 2000-02-02 Toray Ind Inc Organic electroluminescent element and manufacture thereof

Also Published As

Publication number Publication date
JP2001345179A (en) 2001-12-14

Similar Documents

Publication Publication Date Title
US6420834B2 (en) Light emitting device and a method of manufacturing the same
JP4637391B2 (en) Method for manufacturing light emitting device
KR100764185B1 (en) A method of forming a thin film and method of manufacturing an EL display device
JP6259488B2 (en) Display device
TW480722B (en) Manufacturing method of electro-optical device
JP5210473B2 (en) Display device
JP4647017B2 (en) Display device
CN1400673B (en) Electrooptical device and electronic equipment
JP4776792B2 (en) Light emitting device and electric appliance
JP4693262B2 (en) Passive matrix light emitting device
KR20010098431A (en) Self-light emitting device and method of manufacturing the same
JP4574039B2 (en) Method for manufacturing EL display device
JP4618918B2 (en) Method for manufacturing self-luminous device
JP4637390B2 (en) Method for manufacturing light emitting device
JP4408118B2 (en) Display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4637391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees